JP4151176B2 - 絶縁ゲート型パワーｉｃの製造方法、絶縁ゲート型パワーｉｃの製造装置及び絶縁ゲート型パワーｉｃモジュール - Google Patents
絶縁ゲート型パワーｉｃの製造方法、絶縁ゲート型パワーｉｃの製造装置及び絶縁ゲート型パワーｉｃモジュール Download PDFInfo
- Publication number
- JP4151176B2 JP4151176B2 JP31823399A JP31823399A JP4151176B2 JP 4151176 B2 JP4151176 B2 JP 4151176B2 JP 31823399 A JP31823399 A JP 31823399A JP 31823399 A JP31823399 A JP 31823399A JP 4151176 B2 JP4151176 B2 JP 4151176B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- chip
- chips
- insulated gate
- cell blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5438—Dispositions of bond wires the bond wires having multiple connections on the same bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/926—Multiple bond pads having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板の表面に電流制御用のゲート電極を備えた絶縁ゲート型パワーＩＣの製造方法、絶縁ゲート型パワーＩＣの製造装置及び絶縁ゲート型パワーＩＣモジュールに関する。
【０００２】
【従来の技術】
高耐圧、大電流用のパワーＩＣである例えばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）において、チップサイズを大形化すると、チップの外周部に設ける耐圧構造（例えばガードリング構造）が占める面積の割合を小さくすることができる。また、部品点数を削減できることから、組立構造を簡略化できると共に、コストを低減できるという効果を得ることができる。
【０００３】
一方、ＩＧＢＴを製造する半導体ウエハプロセスにおいては、例えばパーティクル等に起因して欠陥が発生することにより、ゲート・エミッタ間が短絡するという不良が発生することがある。そして、このような不良は、チップサイズが大きくなるほど、発生し易くなり、良品率（歩留まり）が低下するという問題点があった。
【０００４】
このような問題点を解消する技術として、特開平８−１９１１４５号公報に記載されたＩＧＢＴの製造方法がある。この方法では、ＩＧＢＴを複数のセルブロック（ゲートブロック）に分け、各ゲートブロックから各ブロック共通のゲートボンディングパッドへの配線取出しを二層配線構造とすることを提案している。上記方法の場合、半導体ウエハプロセスの途中、すなわち、各ブロック個別に設定された一層目ゲート配線の形成後、複数個のセルブロックについて、それぞれゲート・エミッタ間が短絡しているか否か、即ち、良否の判定を行い、その後、層間絶縁膜を形成し、良否の判定結果に従い、層間絶縁膜に設けた各ブロック毎のヴィアホールをディスペンサ等によりポリイミド液を滴下し、良品のセルブロックの一層目ゲート配線だけを二層目ゲート配線に接続し、不良品のセルブロックの一層目ゲート配線を二層目ゲート配線から切り離してソース電極に短絡するような２層配線を形成するように構成している。
【０００５】
この方法によれば、複数のセルブロックの中に不良ブロックがある場合でも、良品のセルブロックだけでＩＧＢＴを構成することができ、ＩＧＢＴが正常に動作するようになることから、良品率が低下することを防止できる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記公報の方法では、半導体ウエハプロセスの途中で、複数個のセルブロックについて良否の判定を行い、その後、良品のセルブロックだけを選択してゲートボンディングパッドに接続する多層配線構造を形成する半導体ウエハプロセスを実行しなければならないので、工程が非常に複雑になるという欠点があった。また、半導体ウエハプロセスの途中で、電気特性を計測してセルブロックの良否の判定を行うことは、実際にはかなり困難である（上記公報にも、その具体的方法は全く開示されていない）と共に、製造設備が汚染するため、上記公報の方法を実際に使用することは、ほとんど不可能であると考えられる。
【０００７】
これに対して、本出願人は、上記公報の方法の欠点を解消する構成を発明し、先に出願（特願平１１−２８８２５０号）している。この出願の構成では、複数のセルブロック毎に互いに独立するゲート電極をそれぞれ設け、これらゲート電極にそれぞれ接続される複数のゲートパッドを設ける構成とした。この構成によれば、複数のゲートパッドを利用することにより、周知の検査装置を使用して、複数のセルブロックの良否の判定を容易に行うことができる。そして、この構成の場合、良品のセルブロックのゲートパッドだけを、外部のゲート端子に例えばワイヤボンディングにより接続している。このため、複数のセルブロックの中に不良品がある場合でも、良品のセルブロックだけで半導体装置（絶縁ゲート型パワーＩＣ）を構成することができ、半導体装置が正常に動作するようになることから、良品率（歩留まり）が低下することを防止できる。
【０００８】
そして、上記構成の場合、半導体ウエハプロセスのプロセス数は従来構成と同じで済む。従って、半導体装置のチップサイズを大形化した場合でも、良品率が低下することを防止でき、しかも、半導体ウエハプロセスが複雑になることを防止できる。
【０００９】
さて、上記出願の構成では、複数のセルブロックのうちの良品のセルブロックのゲート電極に接続されたゲートパッドを外部のゲート端子にワイヤボンディングにより接続すると共に、不良品のセルブロックのゲート電極に接続されたゲートパッドを外部のグランド端子にワイヤボンディングにより接続している。この構成の場合、複数のゲートパッドのうちの、どのゲートパッドを外部のゲート端子またはグランド端子に接続するかを判別して決定する作業が面倒であり、接続誤りが起こるおそれがある。従って、上記出願の構成の場合、このような点が改善すべき課題であった。
【００１０】
そこで、本発明の目的は、チップサイズを大形化した場合でも、良品率が低下することを防止できると共に、半導体ウエハプロセスが複雑になることを防止でき、しかも、ゲートパッドをゲート端子またはグランド端子に接続する作業を容易に行うことができ、接続誤りを防止できる絶縁ゲート型パワーＩＣの製造方法、絶縁ゲート型パワーＩＣの製造装置及び絶縁ゲート型パワーＩＣモジュールを提供することにある。
【００１１】
【課題を解決するための手段】
請求項１の発明によれば、半導体基板の表面に複数のセルブロックを設け、これらセルブロックに互いに独立するゲート電極をそれぞれ設け、そして、半導体基板に各ゲート電極にそれぞれ接続された複数のゲートパッドを設けるように構成したので、チップサイズを大形化した場合でも、良品率が低下することを防止できると共に、半導体ウエハプロセスが複雑になることを防止できる。そして、請求項１の発明の場合、複数のセルブロックのうちの不良品のセルブロックの配置位置が同じものが集まるように絶縁ゲート型パワーＩＣのチップを仕分けするように構成したので、例えばワイヤボンディング装置のボンディングプログラムの作製が容易になり、ゲートパッドをゲート端子またはグランド端子に接続する作業を容易に行うことができる。
【００１２】
請求項２の発明によれば、仕分け工程において、チップを複数のトレイに選別して収納することが可能なチップ移載機を使用するように構成したので、チップを仕分けするための構成を容易に実現することができる。
【００１３】
請求項３の発明においては、ウエハアクセプタンステスト（ＷＡＴ）を実行するときに、チップを仕分けするためのチップ情報を獲得し、この獲得したチップ情報をチップ移載機へ与えるように構成した。この構成によれば、チップ移載機は上記獲得したチップ情報に基づいてチップを容易且つ確実に仕分けすることが可能となる。
【００１４】
請求項４の発明では、チップ移載機は、チップの特性を測定する機能を有することにより、チップを仕分けするためのチップ情報を自身で獲得することが可能なように構成されている。この構成によれば、チップの仕分けをより一層正確に実行することができるから、ゲートパッドをゲート端子またはグランド端子に接続する作業をより一層正確に行うことができる。
【００１５】
請求項５の発明においては、仕分け工程において、不良品のセルブロックの配置位置の情報の他に、チップのしきい値電圧Ｖｔｈ、コレクタエミッタ間電圧Ｖｃｅ（ｓａｔ）またはスイッチング特性のうちの少なくとも１つの情報に基づいてチップを仕分けするように構成した。この構成の場合、複数のチップを使用して絶縁ゲート型パワーＩＣモジュールを作製する場合に、特性ばらつきが少ない高品質な絶縁ゲート型パワーＩＣモジュールを作製することが可能となる。
【００１６】
請求項６、７、８の発明によれば、請求項５の発明の作用効果に加えて、請求項２、３、４の発明と同じ作用効果を得ることができる。また、請求項９、１０の発明によれば、請求項１、２の発明と同じ作用効果を得ることができる。
【００１７】
請求項１１の発明によれば、絶縁ゲート型パワーＩＣモジュールを作製するときに、請求項１の発明と同じ作用効果、即ち、例えばワイヤボンディング装置のボンディングプログラムの作製が容易になり、ゲートパッドをゲート端子またはグランド端子に接続する作業を容易に行うことができる。
【００１８】
【発明の実施の形態】
以下、本発明をＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）に適用した第１の実施例について、図１ないし図８を参照しながら説明する。まず、図５は本実施例のＩＧＢＴのチップ１の縦断面構造を概略的に示す縦断面模式図である。この図５に示すように、本実施例のＩＧＢＴはトレンチゲート型ＩＧＢＴである。このＩＧＢＴのチップ１は、半導体基板である例えばｐ＋基板（ｐ＋シリコン基板）２を備えており、このｐ＋基板２の上に、ｎ＋バッファ層３とｎ−ドリフト層４が順にエピタキシャル成長法を用いて形成されている。
【００１９】
そして、ｎ−ドリフト層４の上面には、ｐベース層５が形成されている。このｐベース層５には、多数のトレンチ６が上記ｐベース層５を貫通してｎ−ドリフト層４に達するように形成されている。トレンチ６の内部には、ゲート絶縁膜７を介してゲート電極８が形成されている。ゲート絶縁膜７は例えば酸化シリコン膜或いはＯＮＯ膜で形成されており、ゲート電極８は例えば多結晶シリコンで形成されている。
【００２０】
更に、ｐベース層５の表面におけるトレンチ６の上部に接する部分には、高濃度のｎ＋エミッタ層９が選択的に形成されている。そして、ｐベース層５の上面には、エミッタ電極１０がｐベース層５とｎ＋エミッタ層９に接するように形成されている。また、ｐ＋基板２の裏面（下面）には、コレクタ電極１１が形成されている。
【００２１】
ここで、上記した構成のＩＧＢＴのチップ１、即ち、半導体基板２の表面は、複数個（即ち、２個以上）のＩＧＢＴ領域であるセルブロック１２（１２ａ、１２ｂ、１２ｃ、………）に分割されるように構成されている（図４も参照）。即ち、ＩＧＢＴ１のチップの表面には、複数個のセルブロック１２（１２ａ、１２ｂ、１２ｃ、………）が設けられている。尚、セルブロック１２の個数については、ＩＧＢＴ１のチップのサイズによって好ましい数値が変化するが、本実施例の場合、図１に示すように、例えば６個設けるように構成したが、これに限られるものではなく、１０〜２０個程度設けることも好ましい。
【００２２】
そして、各セルブロック１２（１２ａ、１２ｂ、１２ｃ、………）に設けられているゲート電極８は、セルブロック毎に互いに独立する（即ち、電気的に分離される）ように構成されている。ここで、隣接する２つのセルブロック１２、１２の境界部分の縦断面模式図を、図６に示す。この図６に示すように、２つのセルブロック１２、１２の境界部分には、分離用の酸化膜（Ｓｉ０２膜）３１が形成されており、この酸化膜３１の上に、電気的に分離されたゲート電極８ａ、８ｂが形成されている。ゲート電極８ａ、８ｂ、８の上には、層間絶縁膜（Ｓｉ０２膜）３２が形成されている。そして、左側のゲート電極８ａは左側のセルブロック１２内の全てのゲート電極８に接続され、右側のゲート電極８ｂは右側のセルブロック１２内の全てのゲート電極８に接続されている。
【００２３】
尚、１個のセルブロック１２に設けられているＭＯＳＦＥＴセルの個数（即ち、ゲート電極８またはトレンチ６）の個数は、セルピッチ及びセルエリアのサイズ（セルブロックのサイズ）により変化するが、数百〜数千個程度である。これは、通常、セルピッチが数μｍ程度であり、セルエリアのサイズが数ｍｍ角程度であるためである。そして、１個のセルブロック１２内のゲート電極８は、図５に示すように、配線層１３により全て互いに接続されている。また、１個のセルブロック１２内のエミッタ電極１０も、図５に示すように、配線層１４により全て互いに接続されている。
【００２４】
さて、図４は、上記ＩＧＢＴのチップ１の平面構造を概略的に示す平面模式図である。この図４に示すように、ＩＧＢＴのチップ１はほぼ矩形平板状に構成されており、その表面における複数個のセルブロック１２（１２ａ、１２ｂ、１２ｃ、………）に対応する部位には、セルブロック１２とほぼ同じ形状の複数個のエミッタパッド１５（１５ａ、１５ｂ、１５ｃ、………）が設けられている。また、ＩＧＢＴ１のチップの表面における一辺部（図１中、上辺部）には、ほぼ正方形状の複数個のゲートパッド１６（１６ａ、１６ｂ、１６ｃ、………）が一列に並ぶように設けられている。
【００２５】
上記各エミッタパッド１５（１５ａ、１５ｂ、１５ｃ、………）は、図５において２点鎖線で示すように、各セルブロック１２内の多数のエミッタ電極１０に接続するように形成されており、前記配線層１４としての機能も有するものである。そして、各エミッタパッド１５は、チップ１の外部と電気的な導通をとるためのものであり、本実施例の場合、チップ１の外部に設けられたエミッタ端子３３（図８参照）にワイヤボンディングにより接続されている。尚、ＩＧＢＴのチップ１を例えば配線基板に取り付ける場合は、上記エミッタ端子３３は基板に設けられたエミッタ端子用の電極で構成され、ＩＧＢＴのチップ１を例えばリードフレームに取り付ける場合は、上記エミッタ端子３３はリードフレームに設けられたエミッタ端子用のリード部で構成される。
【００２６】
また、上記各ゲートパッド１６（１６ａ、１６ｂ、１６ｃ、………）は、前記配線層１３を介して各セルブロック１２内の多数のゲート電極８に接続されている。この場合、上記配線層１３は、横向きに引き出され、エミッタパッド１５の図４において上下方向の辺部（即ち、２個のエミッタパッド１５の間の部位）に沿うように配置され、各ゲートパッド１６に接続されている。
【００２７】
各ゲートパッド１６は、ＩＢＧＴのチップ１の外部と電気的な導通をとるためのものであり、本実施例の場合、チップ１の外部に設けられたゲート端子１７ （図７及び図８参照）に例えばワイヤボンディングにより接続されている。ここで、ゲート端子１７に接続するゲートパッド１６は、良品のセルブロック１２のゲート電極８に接続されているゲートパッドである。これにより、良品のセルブロック１２のゲート電極８（ゲートパッド１６）とゲート端子１７との間は、ボンディングワイヤ１８によって接続される構成となる。これにより、外部からゲート制御用の信号がゲート端子１７に与えられると、その信号は良品のセルブロック１２のゲート電極８に与えられ、良品のセルブロック１２内の素子が動作するようになる。
【００２８】
これに対して、不良品のセルブロック１２のゲート電極８に接続されているゲートパッド１６（１６ｂ）は、図７及び図８に示すように、チップの外部のグランド端子１９に例えばワイヤボンディングにより接続されている。これにより、不良品のゲートパッド１６（１６ｂ）とグランド端子１９との間は、ボンディングワイヤ１８によって接続される構成となる。この結果、不良品のセルブロック１２のゲート電極８（ゲートパッド１６ｂ）は、グランド電位（ＧＮＤ電位）に固定される構成となる。これにより、不良品のセルブロック１２のゲート電極８には、ゲート制御用の信号が与えられることがないから、不良品のセルブロック１２内の素子が動作することはない。
【００２９】
尚、ＩＧＢＴのチップ１を配線基板に取り付ける場合は、上記ゲート端子１７及び上記グランド端子１９は、配線基板に設けられた電極で構成される。また、ＩＧＢＴのチップ１をリードフレームに取り付ける場合は、上記ゲート端子１７及び上記グランド端子１９は、リードフレームに設けられたリード部で構成される。
【００３０】
次に、上記した構成のＩＧＢＴのチップ１を製造する工程、及び、上記ＩＧＢＴのチップ１を複数個（例えば６個）使用してＩＧＢＴモジュール３４（図８参照）を製造する工程について、図１、図２、図３を参照して説明する。
【００３１】
まず、図２に示すように、ウエハ３５に対して周知の半導体ウエハプロセスを実行することにより、デバイスを形成する工程を行う。この工程の実行により、ウエハ３５の上に図４〜図６に示すような構成のＩＧＢＴチップ１が多数形成される。
【００３２】
上記デバイス形成工程を行った後は、ウエハ３５上の各チップ１を検査する工程を実行する。この場合、まず、周知のテストエレメントグループウエハアクセプタンステスト（ＴＥＧＷＡＴ）を実行する。続いて、周知のウエハアクセプタンステスト（ＷＡＴ）を実行する。そして、このＷＡＴの実行時に、各チップ１について、複数個のセルブロック１２の各良否の判定を行うように構成されている。上記各セルブロック１２の良否の判定は、ゲート・エミッタ間の耐圧を測定する周知の検査装置を使用して行う。
【００３３】
具体的には、ＩＧＢＴチップ１にエミッタパッド１５及びゲートパッド１６が形成されているので、上記検査装置の検査用針を１番目のセルブロック１２ａのエミッタパッド１５及びゲートパッド１６に立てて（接続して）、ゲート電極８とエミッタ電極１０との間の耐圧を測定する。このとき、例えば２０Ｖ以上の耐圧があれば、そのセルブロック１２ａは良品であると判定し、そうでなければ （２０Ｖ未満の耐圧であれば）、そのセルブロック１２ａは不良品であると判定するようになっている。続いて、２番目以降のセルブロック１２ｂについても、同様にして、ゲート電極８とエミッタ電極１０との間の耐圧を順に測定していくように構成されている。
【００３４】
そして、全てのセルブロック１２について、ゲート電極８とエミッタ電極１０間の耐圧を測定して、良否の判定を完了したら、その良否の判定データを記憶し、次のチップ１について、同様にして、各セルブロック１２の良否の判定を行い、その良否の判定データを記憶する。以下、ウエハ３５上の全てのチップ１について、同様にして、各セルブロック１２の良否の判定を行い、その良否の判定データを記憶する。この場合、記憶した各チップ１の判定データが、各チップ１を仕分けするためのチップ情報となる。即ち、チップ情報が獲得される。この獲得されたチップ情報は、後述するチップ移載機３６（図３参照）へ与えられるように構成されている。
【００３５】
上記ＷＡＴを実行した後は、ウエハ３５を切断するダイシング工程を実行する。この後、上記切断されたチップ１を仕分けする工程、即ち、チップ１の複数のセルブロック１２のうちの不良品のセルブロック１２の配置位置が同じものが集まるようにチップ１を仕分けする仕分け工程を実行する。この場合、チップ１には、６個のセルブロック１２があるから、図１に示すように、左から１番目のセルブロック１２が不良であるチップ１のグループと、左から２番目のセルブロック１２が不良であるチップ１のグループと、………、左から６番目（右から１番目）のセルブロック１２が不良であるチップ１のグループと、全てのセルブロック１２が良品であるチップ１のグループとに仕分けされる。尚、不良のセルブロック１２が１個存在する場合について説明したが、不良のセルブロック１２が２個以上存在する場合についても、同様にして各グループに仕分けするように構成することも好ましい。
【００３６】
そして、本実施例では、上記仕分け工程において、チップ１を複数のトレイ３７（３７ａ、３７ｂ、３７ｃ、………）に選別して収納することが可能なチップ移載機３６を使用している。このチップ移載機３６は、図３に示すように、チップ１を仕分けしてトレイ３７に収納するハンドラ３８と、このハンドラ３８を駆動制御するハンドラコントローラ３９とから構成されている。上記ハンドラコントローラ３９は、前記ＷＡＴ工程時に獲得されたウエハ情報を受けて、このウエハ情報に基づいて制御信号をハンドラ３８に与えてこれを駆動するように構成されている。これにより、ウエハカットされたチップ１が、ピックアップされて、不良品のセルブロック１２の配置位置が同じものが集まるように仕分けされてトレイ３７に収納されるようになっている（図２及び図３参照）。
【００３７】
上記仕分け工程を実行した後は、上記仕分けしたチップを使用してＩＧＢＴモジュール３４を組み付ける工程を実行する。本実施例の場合、図８に示すように、ＩＧＢＴモジュール３４として、例えば６個のチップ１を使用した６ｉｎ１タイプＩＧＢＴモジュール３４を製造する。図８に示すＩＧＢＴモジュール３４の場合、左から２番目のセルブロック１２ｂが不良品であるチップ１を６個使用している。
【００３８】
具体的には、上記６個のチップ１を配線基板上に載置して半田付け固定する。そして、これら６個のチップ１について、良品のセルブロック１２のゲート電極８に接続されているゲートパッド１６を、チップ１の外部の（即ち、配線基板に設けられた）のゲート端子１７にワイヤボンディングにより接続すると共に、不良品のセルブロック１２のゲート電極８に接続されているゲートパッド１６を、チップ１の外部の（即ち、配線基板に設けられた）グランド端子１９にワイヤボンディングにより接続する。
【００３９】
そして、エミッタパッド１５を、チップ１の外部の（即ち、配線基板に設けられた）エミッタ端子３３にワイヤボンディングにより接続する。これにより、ＩＧＢＴモジュール３４の組み付けが完了する。この後、上記ＩＧＢＴモジュール３４、即ち、配線基板をパッケージに組み込む工程を実行すると、ＩＧＢＴモジュール３４の製造が完了する。
【００４０】
尚、上記した説明では、左から２番目のセルブロック１２ｂが不良品であるチップ１を６個使用する代わりに、他のセルブロック１２が不良品であるチップ１を６個使用してＩＧＢＴモジュール３４を製造するように構成しても良い。
【００４１】
このような構成の本実施例によれば、１個のＩＧＢＴのチップ１（半導体基板）の表面に複数のセルブロック１２を設け、これらセルブロック１２に互いに独立する複数のゲート電極８をそれぞれ設け、そして、ＩＧＢＴのチップ１に各ゲート電極８にそれぞれ接続されたボンディング用の複数のゲートパッド１６を設けた。これによって、複数のゲートパッド１６を利用することにより、周知の検査装置を使用して、複数のセルブロック１２の各良否の判定を容易に行うことができる。
【００４２】
そして、上記構成の場合、良品のセルブロック１２のゲートパッド１６だけを、外部のゲート端子１７に接続することが可能になる。このため、複数個のセルブロック１２の中に不良品がある場合でも、良品のセルブロック１２だけでＩＧＢＴ（絶縁ゲート型パワーＩＣ）を構成することができ、ＩＧＢＴが正常に動作するようになる。これにより、ＩＧＢＴのチップサイズを大形化した場合でも、良品率が低下することを防止できる。
【００４３】
しかも、上記構成の場合、多層配線構成とする必要がないため、半導体ウエハプロセスの工程数は、通常のＩＧＢＴの構成と同じで済む。というのは、ゲートパッド１６をセルブロック１２毎に設けることは、フォトマスクのパターン設計の変更で実現することができるためである。従って、ＩＧＢＴのチップサイズを大形化した場合でも、良品率が低下することを防止でき（即ち、歩留りを高くすることができ）、しかも、特開平８−１９１１４５号公報に提案された構成とは異なり、半導体ウエハプロセスが複雑になることを防止できる。
【００４４】
加えて、上記実施例では、チップ１の複数のセルブロック１２のうちの不良品のセルブロック１２の配置位置が同じものが集まるようにチップ１を仕分けする仕分け工程を実行するように構成したので、例えばワイヤボンディング装置のボンディングプログラムの作製が容易になり、ゲートパッド１６をゲート端子１７またはグランド端子１９に接続する作業を容易に行うことができる。
【００４５】
また、上記実施例では、チップ１を仕分けするに当たって、チップ１を複数のトレイ３７に選別して収納することが可能なチップ移載機３６を使用するように構成したので、チップ１を仕分けするための構成（製造設備）を容易に実現することができる。
【００４６】
更に、上記実施例では、ウエハアクセプタンステスト（ＷＡＴ）を実行するときに、チップ１を仕分けするためのチップ情報を獲得し、この獲得したチップ情報をチップ移載機３６へ与えるように構成した。この構成によれば、チップ移載機３６は、上記獲得したチップ情報に基づいてチップ１を容易且つ確実に仕分けすることができる。
【００４７】
図９は本発明の第２の実施例を示すものであり、第１の実施例と異なるところを説明する。尚、第１の実施例と同一部分には同一符号を付している。第２の実施例では、不良品のセルブロック１２のゲート電極８に接続されているゲートパッド１６（１６ｂ）を、図９に示すように、チップ１の内部のエミッタパッド１５（１５ｂ）に例えばワイヤボンディングにより接続するように構成した。これにより、ゲートパッド１６ｂとエミッタパッド１５ｂとの間は、ボンディングワイヤ１８によって接続される構成となる。この結果、不良品のセルブロック１２ｂのゲート電極８（ゲートパッド１６ｂ）は、エミッタパッド１５（１５ｂ）の電位、即ち、チップ外部のエミッタ端子３３の電位に固定される構成となる。
【００４８】
尚、エミッタ端子３３（エミッタパッド１５）は、通常、グランドに接続されるため、上記エミッタパッド１５の電位はグランド電位となる。これにより、不良品のセルブロック１２（１２ｂ）のゲート電極８には、ゲート制御用の信号が与えられることがないから、不良品のセルブロック１２内の素子が動作することはない。
【００４９】
また、上述した以外の第２の実施例の構成は、第１の実施例の構成と同じ構成となっている。従って、第２の実施例においても、第１の実施例と同じ作用効果を得ることができる。
【００５０】
尚、上記実施例では、不良品のセルブロック１２のゲート電極８を、チップ１の内部のエミッタパッド１５（１５ｂ）にワイヤーボンディングするように構成したが、チップ１の外部のエミッタ端子３３にワイヤーボンディングするように構成しても良い。更に、グランド端子１９とエミッタ端子３３を共通端子とするように構成しても良い。
【００５１】
図１０は本発明の第３の実施例を示すものであり、第１の実施例と異なるところを説明する。尚、第１の実施例と同一部分には同一符号を付している。第３の実施例では、不良品のセルブロック１２のゲート電極８に接続されているゲートパッド１６（１６ｂ）を、図１０に示すように、チップ１の内部に設けられたグランドパッド（グランド端子）４０に例えばワイヤボンディングにより接続するように構成した。これにより、ゲートパッド１６ｂとグランドパッド４０の間は、ボンディングワイヤ１８によって接続される構成となる。この結果、不良品のセルブロック１２ｂのゲート電極８（ゲートパッド１６ｂ）は、グランドパッド４０の電位に固定される構成となっている。
【００５２】
そして、上述した以外の第３の実施例の構成は、第１の実施例の構成と同じ構成となっている。従って、第３の実施例においても、第１の実施例と同じ作用効果を得ることができる。
【００５３】
図１１は本発明の第４の実施例を示すものであり、第１の実施例と異なるところを説明する。尚、第１の実施例と同一部分には同一符号を付している。第４の実施例では、チップ移載機３６に、チップ１の特性を測定する機能を持たせることにより、チップ１を仕分けするためのチップ情報をチップ移載機３６自身で獲得することが可能なように構成した。
【００５４】
具体的には、図１１に示すように、チップ１の特性を測定するテスタ（測定器）４１を備えると共に、ハンドラ３８の内部に測定用ターンテーブル４２を設けている。この構成の場合、ハンドラコントローラ３９は、ハンドラ３８を駆動制御することにより、ウエハカットされたチップ１をピックアップして測定用ターンテーブル４上に載せ、テスタ４１により上記チップ１の各セルブロック１２の良否の判定を行う。そして、テスタ４１は、この判定データ（即ち、チップ情報）をハンドラコントローラ３９へ与えるように構成されている。
【００５５】
そして、ハンドラコントローラ３９は、上記判定データに基づいてハンドラ３８を駆動制御する。これにより、測定用ターンテーブル４２上に載っているチップ１は、ピックアップされて、不良品のセルブロック１２の配置位置が同じものが集まるように仕分けされてトレイ３７に収納されるように構成されている。上述した以外の第４の実施例の構成は、第１の実施例の構成と同じ構成となっている。従って、第４の実施例においても、第１の実施例と同じ作用効果を得ることができる。
【００５６】
特に、第４の実施例では、ＷＡＴ工程時に、チップ１の各セルブロック１２の良否の判定を行う必要がなくなる。そして、検査装置からチップ移載機３６へチップ情報を送る必要もなくなる。この構成によれば、チップ情報の転送ミスも発生しないから、チップ１の仕分けをより一層正確に実行することができ、ゲートパッド１６をゲート端子１７またはグランド端子１９に接続する作業をより一層正確に行うことができる。
【００５７】
また、上記第４の実施例において、チップ移載機３６のテスタ４１によりチップ１の各セルブロック１２の良否を判定するときに、チップ１のしきい値電圧Ｖｔｈ、コレクタエミッタ間電圧Ｖｃｅ（ｓａｔ）またはスイッチング特性のうちの少なくとも１つ（好ましくは３つ全て）を測定するように構成しても良い。そして、チップ移載機３６によって、不良品のセルブロック１２の配置位置の情報の他に、チップ１のしきい値電圧Ｖｔｈ、コレクタエミッタ間電圧Ｖｃｅ（ｓａｔ）またはスイッチング特性のうちの少なくとも１つの情報に基づいてチップ１を仕分けするように構成した。
【００５８】
この構成によれば、複数（例えば６個）のチップ１を使用して絶縁ゲート型パワーＩＣモジュールを作製する場合に、特性ばらつきの少ない高品質なＩＧＢＴモジュール３４を作製することが可能となる。
【００５９】
尚、前記した第１〜第３の実施例において、ＷＡＴ工程時に、チップ１の各セルブロック１２の良否を判定する他に、チップ１のしきい値電圧Ｖｔｈ、コレクタエミッタ間電圧Ｖｃｅ（ｓａｔ）またはスイッチング特性のうちの少なくとも１つ（好ましくは３つ全て）を測定し、この測定結果もチップ情報に加えてチップ移載機３６へ送るように構成しても良い。そして、チップ移載機３６によりチップ１を仕分けするときには、不良品のセルブロック１２の配置位置の情報の他に、チップ１のしきい値電圧Ｖｔｈ、コレクタエミッタ間電圧Ｖｃｅ（ｓａｔ）またはスイッチング特性のうちの少なくとも１つの情報に基づいてチップを仕分けするように構成することが可能である。
【００６０】
図１２は本発明の第５の実施例を示すものであり、第１の実施例と異なるところを説明する。尚、第１の実施例と同一部分には同一符号を付している。第５の実施例では、図１２に示すように、不良品のセルブロック１２の配置位置を判別できる目印をチップ１に設けるように構成した。
【００６１】
具体的には、セルブロック１２が良品である場合、そのセルブロック１２のゲート電極８に接続されたゲートパッド１６の図１２中における上辺部の上側に、目印として例えば黒小丸４３を印刷により形成した。そして、セルブロック１２が不良品である場合、そのセルブロック１２のゲート電極８に接続されたゲートパッド１６の図１２中における右辺部の右側に、目印として例えば黒小丸４３を印刷により形成した。これにより、黒小丸４３の配置位置によりセルブロック１２が良品であるか不良品であるかが容易に判別できる。
【００６２】
そして、この構成の場合、チップ移載機３６に、チップ１に設けられた目印としての黒小丸４３の位置を認識できる画像認識装置を設けることが好ましく、この画像認識装置による認識結果（即ち、チップ情報）に基づいてチップ１の仕分けを実行するように構成されている。
【００６３】
尚、上記各実施例においては、不良品のセルブロック１２の配置位置が同じ６個のチップ１を使用してＩＧＢＴモジュール３４を構成したが、これに代えて、不良品のセルブロック１２の配置位置が異なるチップ１を含む６個のチップ１を使用してＩＧＢＴモジュール３４を構成しても良い。
【００６４】
また、上記各実施例においては、ＩＧＢＴモジュール３４として、例えば６個のチップ１を使用した６ｉｎ１タイプＩＧＢＴモジュール３４を製造する構成に適用したが、これに限られるものではなく、２ｉｎ１タイプＩＧＢＴモジュール、７ｉｎ１タイプＩＧＢＴモジュール、ＩＧＢＴディスクリートパッケージ等を製造する構成に適用しても良い。
【００６５】
更に、上記各実施例においては、ＩＧＢＴのチップ１に、複数のセルブロック１２の各エミッタ電極１０にそれぞれ接続された複数のエミッタパッド１５を設けるように構成しているが、ゲート電極８のみブロック別に独立とし、全セルブロック共通、あるいは、複数のセルブロック毎に共通のエミッタパッド１５を設けるようにしても良い。また、Ｐベース層５は、各セルブロック共通のシングルベースとしても良いし、各セルブロック毎あるいは複数のセルブロック毎に設定された島状ベースとしても良い。尚、島状ベースとした場合、ゲートオフ時に隣合う島状ベースからｎ−ドリフト層４側へ延びる空乏層が互いに連結するようにベース間距離を設定すれば、耐圧に優れた構成となる。
【００６６】
また、上記各実施例では、ゲートパッド１６と外部のゲート端子との接続、並びに、ゲートパッド１６と外部のグランド端子との接続を、ワイヤボンディングにより行う構成としたが、これに限られるものではなく、例えば半田接合や直接接合（圧着）等により行うように構成しても良い。
【００６７】
更に、上記各実施例では、複数個のゲートパッド１６をＩＧＢＴ１のチップの一辺部に並べて配置するように構成したが、これに限られるものではなく、複数個のゲートパッド１６の配置位置は、ゲートパッド１６を外部のゲート端子に接続する接続形態に対応するように設計すれば良い。また、上記各実施例では、ｎチャネルタイプのＩＧＢＴに適用した例を示したが、勿論、ｐチャネルタイプのものに適用しても良く、不良品のセルブロックのゲート電極８の電位もグランド電位に限らず、各セルのチャネルが反転しない電位に固定できれば良い。
【００６８】
更に、上記各実施例においては、本発明をＩＧＢＴに適用したが、これに限られるものではなく、半導体基板の表面に電流制御用のゲート電極を備えた絶縁ゲート型パワーＩＣ、例えばＭＯＳＦＥＴやＭＯＳ型の電界効果素子に適用しても良い。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示すものであり、不良品のセルブロックの配置位置を示すＩＧＢＴチップの平面図
【図２】ＩＧＢＴモジュールの製造工程を説明する図
【図３】チップ移載機のブロック図
【図４】ＩＧＢＴの部分平面模式図
【図５】ＩＧＢＴの縦断面模式図
【図６】ＩＧＢＴのセルブロックの境界部分の縦断面模式図
【図７】ゲートパッドとゲート端子またはグランド端子とをワイヤボンディングにより接続した状態を示す図４相当図
【図８】不良品のセルブロックの配置位置を示すＩＧＢＴチップの平面図、並びに、ＩＧＢＴモジュールの電気回路図
【図９】本発明の第２の実施例を示す図８相当図
【図１０】本発明の第３の実施例を示す図８相当図
【図１１】本発明の第４の実施例を示す図３相当図
【図１２】本発明の第５の実施例を示す図１相当図
【符号の説明】
１はＩＧＢＴのチップ（絶縁ゲート型パワーＩＣ）、２はｐ＋基板（半導体基板）、７はゲート絶縁膜、８はゲート電極、１０はエミッタ電極、１１はコレクタ電極、１２はセルブロック、１５はエミッタパッド、１６はゲートパッド、１７はゲート端子、１８はボンディングワイヤ、１９はグランド端子、３３はエミッタ端子、３４はＩＧＢＴモジュール（絶縁ゲート型パワーＩＣモジュール）、３５はウエハ、３６はチップ移載機、３７はトレイ、３８はハンドラ、３９はハンドラコントローラ、４１はテスタ、４２は測定用ターンテーブル、４３は黒小丸を示す。
【発明の属する技術分野】
本発明は、半導体基板の表面に電流制御用のゲート電極を備えた絶縁ゲート型パワーＩＣの製造方法、絶縁ゲート型パワーＩＣの製造装置及び絶縁ゲート型パワーＩＣモジュールに関する。
【０００２】
【従来の技術】
高耐圧、大電流用のパワーＩＣである例えばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）において、チップサイズを大形化すると、チップの外周部に設ける耐圧構造（例えばガードリング構造）が占める面積の割合を小さくすることができる。また、部品点数を削減できることから、組立構造を簡略化できると共に、コストを低減できるという効果を得ることができる。
【０００３】
一方、ＩＧＢＴを製造する半導体ウエハプロセスにおいては、例えばパーティクル等に起因して欠陥が発生することにより、ゲート・エミッタ間が短絡するという不良が発生することがある。そして、このような不良は、チップサイズが大きくなるほど、発生し易くなり、良品率（歩留まり）が低下するという問題点があった。
【０００４】
このような問題点を解消する技術として、特開平８−１９１１４５号公報に記載されたＩＧＢＴの製造方法がある。この方法では、ＩＧＢＴを複数のセルブロック（ゲートブロック）に分け、各ゲートブロックから各ブロック共通のゲートボンディングパッドへの配線取出しを二層配線構造とすることを提案している。上記方法の場合、半導体ウエハプロセスの途中、すなわち、各ブロック個別に設定された一層目ゲート配線の形成後、複数個のセルブロックについて、それぞれゲート・エミッタ間が短絡しているか否か、即ち、良否の判定を行い、その後、層間絶縁膜を形成し、良否の判定結果に従い、層間絶縁膜に設けた各ブロック毎のヴィアホールをディスペンサ等によりポリイミド液を滴下し、良品のセルブロックの一層目ゲート配線だけを二層目ゲート配線に接続し、不良品のセルブロックの一層目ゲート配線を二層目ゲート配線から切り離してソース電極に短絡するような２層配線を形成するように構成している。
【０００５】
この方法によれば、複数のセルブロックの中に不良ブロックがある場合でも、良品のセルブロックだけでＩＧＢＴを構成することができ、ＩＧＢＴが正常に動作するようになることから、良品率が低下することを防止できる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記公報の方法では、半導体ウエハプロセスの途中で、複数個のセルブロックについて良否の判定を行い、その後、良品のセルブロックだけを選択してゲートボンディングパッドに接続する多層配線構造を形成する半導体ウエハプロセスを実行しなければならないので、工程が非常に複雑になるという欠点があった。また、半導体ウエハプロセスの途中で、電気特性を計測してセルブロックの良否の判定を行うことは、実際にはかなり困難である（上記公報にも、その具体的方法は全く開示されていない）と共に、製造設備が汚染するため、上記公報の方法を実際に使用することは、ほとんど不可能であると考えられる。
【０００７】
これに対して、本出願人は、上記公報の方法の欠点を解消する構成を発明し、先に出願（特願平１１−２８８２５０号）している。この出願の構成では、複数のセルブロック毎に互いに独立するゲート電極をそれぞれ設け、これらゲート電極にそれぞれ接続される複数のゲートパッドを設ける構成とした。この構成によれば、複数のゲートパッドを利用することにより、周知の検査装置を使用して、複数のセルブロックの良否の判定を容易に行うことができる。そして、この構成の場合、良品のセルブロックのゲートパッドだけを、外部のゲート端子に例えばワイヤボンディングにより接続している。このため、複数のセルブロックの中に不良品がある場合でも、良品のセルブロックだけで半導体装置（絶縁ゲート型パワーＩＣ）を構成することができ、半導体装置が正常に動作するようになることから、良品率（歩留まり）が低下することを防止できる。
【０００８】
そして、上記構成の場合、半導体ウエハプロセスのプロセス数は従来構成と同じで済む。従って、半導体装置のチップサイズを大形化した場合でも、良品率が低下することを防止でき、しかも、半導体ウエハプロセスが複雑になることを防止できる。
【０００９】
さて、上記出願の構成では、複数のセルブロックのうちの良品のセルブロックのゲート電極に接続されたゲートパッドを外部のゲート端子にワイヤボンディングにより接続すると共に、不良品のセルブロックのゲート電極に接続されたゲートパッドを外部のグランド端子にワイヤボンディングにより接続している。この構成の場合、複数のゲートパッドのうちの、どのゲートパッドを外部のゲート端子またはグランド端子に接続するかを判別して決定する作業が面倒であり、接続誤りが起こるおそれがある。従って、上記出願の構成の場合、このような点が改善すべき課題であった。
【００１０】
そこで、本発明の目的は、チップサイズを大形化した場合でも、良品率が低下することを防止できると共に、半導体ウエハプロセスが複雑になることを防止でき、しかも、ゲートパッドをゲート端子またはグランド端子に接続する作業を容易に行うことができ、接続誤りを防止できる絶縁ゲート型パワーＩＣの製造方法、絶縁ゲート型パワーＩＣの製造装置及び絶縁ゲート型パワーＩＣモジュールを提供することにある。
【００１１】
【課題を解決するための手段】
請求項１の発明によれば、半導体基板の表面に複数のセルブロックを設け、これらセルブロックに互いに独立するゲート電極をそれぞれ設け、そして、半導体基板に各ゲート電極にそれぞれ接続された複数のゲートパッドを設けるように構成したので、チップサイズを大形化した場合でも、良品率が低下することを防止できると共に、半導体ウエハプロセスが複雑になることを防止できる。そして、請求項１の発明の場合、複数のセルブロックのうちの不良品のセルブロックの配置位置が同じものが集まるように絶縁ゲート型パワーＩＣのチップを仕分けするように構成したので、例えばワイヤボンディング装置のボンディングプログラムの作製が容易になり、ゲートパッドをゲート端子またはグランド端子に接続する作業を容易に行うことができる。
【００１２】
請求項２の発明によれば、仕分け工程において、チップを複数のトレイに選別して収納することが可能なチップ移載機を使用するように構成したので、チップを仕分けするための構成を容易に実現することができる。
【００１３】
請求項３の発明においては、ウエハアクセプタンステスト（ＷＡＴ）を実行するときに、チップを仕分けするためのチップ情報を獲得し、この獲得したチップ情報をチップ移載機へ与えるように構成した。この構成によれば、チップ移載機は上記獲得したチップ情報に基づいてチップを容易且つ確実に仕分けすることが可能となる。
【００１４】
請求項４の発明では、チップ移載機は、チップの特性を測定する機能を有することにより、チップを仕分けするためのチップ情報を自身で獲得することが可能なように構成されている。この構成によれば、チップの仕分けをより一層正確に実行することができるから、ゲートパッドをゲート端子またはグランド端子に接続する作業をより一層正確に行うことができる。
【００１５】
請求項５の発明においては、仕分け工程において、不良品のセルブロックの配置位置の情報の他に、チップのしきい値電圧Ｖｔｈ、コレクタエミッタ間電圧Ｖｃｅ（ｓａｔ）またはスイッチング特性のうちの少なくとも１つの情報に基づいてチップを仕分けするように構成した。この構成の場合、複数のチップを使用して絶縁ゲート型パワーＩＣモジュールを作製する場合に、特性ばらつきが少ない高品質な絶縁ゲート型パワーＩＣモジュールを作製することが可能となる。
【００１６】
請求項６、７、８の発明によれば、請求項５の発明の作用効果に加えて、請求項２、３、４の発明と同じ作用効果を得ることができる。また、請求項９、１０の発明によれば、請求項１、２の発明と同じ作用効果を得ることができる。
【００１７】
請求項１１の発明によれば、絶縁ゲート型パワーＩＣモジュールを作製するときに、請求項１の発明と同じ作用効果、即ち、例えばワイヤボンディング装置のボンディングプログラムの作製が容易になり、ゲートパッドをゲート端子またはグランド端子に接続する作業を容易に行うことができる。
【００１８】
【発明の実施の形態】
以下、本発明をＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）に適用した第１の実施例について、図１ないし図８を参照しながら説明する。まず、図５は本実施例のＩＧＢＴのチップ１の縦断面構造を概略的に示す縦断面模式図である。この図５に示すように、本実施例のＩＧＢＴはトレンチゲート型ＩＧＢＴである。このＩＧＢＴのチップ１は、半導体基板である例えばｐ＋基板（ｐ＋シリコン基板）２を備えており、このｐ＋基板２の上に、ｎ＋バッファ層３とｎ−ドリフト層４が順にエピタキシャル成長法を用いて形成されている。
【００１９】
そして、ｎ−ドリフト層４の上面には、ｐベース層５が形成されている。このｐベース層５には、多数のトレンチ６が上記ｐベース層５を貫通してｎ−ドリフト層４に達するように形成されている。トレンチ６の内部には、ゲート絶縁膜７を介してゲート電極８が形成されている。ゲート絶縁膜７は例えば酸化シリコン膜或いはＯＮＯ膜で形成されており、ゲート電極８は例えば多結晶シリコンで形成されている。
【００２０】
更に、ｐベース層５の表面におけるトレンチ６の上部に接する部分には、高濃度のｎ＋エミッタ層９が選択的に形成されている。そして、ｐベース層５の上面には、エミッタ電極１０がｐベース層５とｎ＋エミッタ層９に接するように形成されている。また、ｐ＋基板２の裏面（下面）には、コレクタ電極１１が形成されている。
【００２１】
ここで、上記した構成のＩＧＢＴのチップ１、即ち、半導体基板２の表面は、複数個（即ち、２個以上）のＩＧＢＴ領域であるセルブロック１２（１２ａ、１２ｂ、１２ｃ、………）に分割されるように構成されている（図４も参照）。即ち、ＩＧＢＴ１のチップの表面には、複数個のセルブロック１２（１２ａ、１２ｂ、１２ｃ、………）が設けられている。尚、セルブロック１２の個数については、ＩＧＢＴ１のチップのサイズによって好ましい数値が変化するが、本実施例の場合、図１に示すように、例えば６個設けるように構成したが、これに限られるものではなく、１０〜２０個程度設けることも好ましい。
【００２２】
そして、各セルブロック１２（１２ａ、１２ｂ、１２ｃ、………）に設けられているゲート電極８は、セルブロック毎に互いに独立する（即ち、電気的に分離される）ように構成されている。ここで、隣接する２つのセルブロック１２、１２の境界部分の縦断面模式図を、図６に示す。この図６に示すように、２つのセルブロック１２、１２の境界部分には、分離用の酸化膜（Ｓｉ０２膜）３１が形成されており、この酸化膜３１の上に、電気的に分離されたゲート電極８ａ、８ｂが形成されている。ゲート電極８ａ、８ｂ、８の上には、層間絶縁膜（Ｓｉ０２膜）３２が形成されている。そして、左側のゲート電極８ａは左側のセルブロック１２内の全てのゲート電極８に接続され、右側のゲート電極８ｂは右側のセルブロック１２内の全てのゲート電極８に接続されている。
【００２３】
尚、１個のセルブロック１２に設けられているＭＯＳＦＥＴセルの個数（即ち、ゲート電極８またはトレンチ６）の個数は、セルピッチ及びセルエリアのサイズ（セルブロックのサイズ）により変化するが、数百〜数千個程度である。これは、通常、セルピッチが数μｍ程度であり、セルエリアのサイズが数ｍｍ角程度であるためである。そして、１個のセルブロック１２内のゲート電極８は、図５に示すように、配線層１３により全て互いに接続されている。また、１個のセルブロック１２内のエミッタ電極１０も、図５に示すように、配線層１４により全て互いに接続されている。
【００２４】
さて、図４は、上記ＩＧＢＴのチップ１の平面構造を概略的に示す平面模式図である。この図４に示すように、ＩＧＢＴのチップ１はほぼ矩形平板状に構成されており、その表面における複数個のセルブロック１２（１２ａ、１２ｂ、１２ｃ、………）に対応する部位には、セルブロック１２とほぼ同じ形状の複数個のエミッタパッド１５（１５ａ、１５ｂ、１５ｃ、………）が設けられている。また、ＩＧＢＴ１のチップの表面における一辺部（図１中、上辺部）には、ほぼ正方形状の複数個のゲートパッド１６（１６ａ、１６ｂ、１６ｃ、………）が一列に並ぶように設けられている。
【００２５】
上記各エミッタパッド１５（１５ａ、１５ｂ、１５ｃ、………）は、図５において２点鎖線で示すように、各セルブロック１２内の多数のエミッタ電極１０に接続するように形成されており、前記配線層１４としての機能も有するものである。そして、各エミッタパッド１５は、チップ１の外部と電気的な導通をとるためのものであり、本実施例の場合、チップ１の外部に設けられたエミッタ端子３３（図８参照）にワイヤボンディングにより接続されている。尚、ＩＧＢＴのチップ１を例えば配線基板に取り付ける場合は、上記エミッタ端子３３は基板に設けられたエミッタ端子用の電極で構成され、ＩＧＢＴのチップ１を例えばリードフレームに取り付ける場合は、上記エミッタ端子３３はリードフレームに設けられたエミッタ端子用のリード部で構成される。
【００２６】
また、上記各ゲートパッド１６（１６ａ、１６ｂ、１６ｃ、………）は、前記配線層１３を介して各セルブロック１２内の多数のゲート電極８に接続されている。この場合、上記配線層１３は、横向きに引き出され、エミッタパッド１５の図４において上下方向の辺部（即ち、２個のエミッタパッド１５の間の部位）に沿うように配置され、各ゲートパッド１６に接続されている。
【００２７】
各ゲートパッド１６は、ＩＢＧＴのチップ１の外部と電気的な導通をとるためのものであり、本実施例の場合、チップ１の外部に設けられたゲート端子１７ （図７及び図８参照）に例えばワイヤボンディングにより接続されている。ここで、ゲート端子１７に接続するゲートパッド１６は、良品のセルブロック１２のゲート電極８に接続されているゲートパッドである。これにより、良品のセルブロック１２のゲート電極８（ゲートパッド１６）とゲート端子１７との間は、ボンディングワイヤ１８によって接続される構成となる。これにより、外部からゲート制御用の信号がゲート端子１７に与えられると、その信号は良品のセルブロック１２のゲート電極８に与えられ、良品のセルブロック１２内の素子が動作するようになる。
【００２８】
これに対して、不良品のセルブロック１２のゲート電極８に接続されているゲートパッド１６（１６ｂ）は、図７及び図８に示すように、チップの外部のグランド端子１９に例えばワイヤボンディングにより接続されている。これにより、不良品のゲートパッド１６（１６ｂ）とグランド端子１９との間は、ボンディングワイヤ１８によって接続される構成となる。この結果、不良品のセルブロック１２のゲート電極８（ゲートパッド１６ｂ）は、グランド電位（ＧＮＤ電位）に固定される構成となる。これにより、不良品のセルブロック１２のゲート電極８には、ゲート制御用の信号が与えられることがないから、不良品のセルブロック１２内の素子が動作することはない。
【００２９】
尚、ＩＧＢＴのチップ１を配線基板に取り付ける場合は、上記ゲート端子１７及び上記グランド端子１９は、配線基板に設けられた電極で構成される。また、ＩＧＢＴのチップ１をリードフレームに取り付ける場合は、上記ゲート端子１７及び上記グランド端子１９は、リードフレームに設けられたリード部で構成される。
【００３０】
次に、上記した構成のＩＧＢＴのチップ１を製造する工程、及び、上記ＩＧＢＴのチップ１を複数個（例えば６個）使用してＩＧＢＴモジュール３４（図８参照）を製造する工程について、図１、図２、図３を参照して説明する。
【００３１】
まず、図２に示すように、ウエハ３５に対して周知の半導体ウエハプロセスを実行することにより、デバイスを形成する工程を行う。この工程の実行により、ウエハ３５の上に図４〜図６に示すような構成のＩＧＢＴチップ１が多数形成される。
【００３２】
上記デバイス形成工程を行った後は、ウエハ３５上の各チップ１を検査する工程を実行する。この場合、まず、周知のテストエレメントグループウエハアクセプタンステスト（ＴＥＧＷＡＴ）を実行する。続いて、周知のウエハアクセプタンステスト（ＷＡＴ）を実行する。そして、このＷＡＴの実行時に、各チップ１について、複数個のセルブロック１２の各良否の判定を行うように構成されている。上記各セルブロック１２の良否の判定は、ゲート・エミッタ間の耐圧を測定する周知の検査装置を使用して行う。
【００３３】
具体的には、ＩＧＢＴチップ１にエミッタパッド１５及びゲートパッド１６が形成されているので、上記検査装置の検査用針を１番目のセルブロック１２ａのエミッタパッド１５及びゲートパッド１６に立てて（接続して）、ゲート電極８とエミッタ電極１０との間の耐圧を測定する。このとき、例えば２０Ｖ以上の耐圧があれば、そのセルブロック１２ａは良品であると判定し、そうでなければ （２０Ｖ未満の耐圧であれば）、そのセルブロック１２ａは不良品であると判定するようになっている。続いて、２番目以降のセルブロック１２ｂについても、同様にして、ゲート電極８とエミッタ電極１０との間の耐圧を順に測定していくように構成されている。
【００３４】
そして、全てのセルブロック１２について、ゲート電極８とエミッタ電極１０間の耐圧を測定して、良否の判定を完了したら、その良否の判定データを記憶し、次のチップ１について、同様にして、各セルブロック１２の良否の判定を行い、その良否の判定データを記憶する。以下、ウエハ３５上の全てのチップ１について、同様にして、各セルブロック１２の良否の判定を行い、その良否の判定データを記憶する。この場合、記憶した各チップ１の判定データが、各チップ１を仕分けするためのチップ情報となる。即ち、チップ情報が獲得される。この獲得されたチップ情報は、後述するチップ移載機３６（図３参照）へ与えられるように構成されている。
【００３５】
上記ＷＡＴを実行した後は、ウエハ３５を切断するダイシング工程を実行する。この後、上記切断されたチップ１を仕分けする工程、即ち、チップ１の複数のセルブロック１２のうちの不良品のセルブロック１２の配置位置が同じものが集まるようにチップ１を仕分けする仕分け工程を実行する。この場合、チップ１には、６個のセルブロック１２があるから、図１に示すように、左から１番目のセルブロック１２が不良であるチップ１のグループと、左から２番目のセルブロック１２が不良であるチップ１のグループと、………、左から６番目（右から１番目）のセルブロック１２が不良であるチップ１のグループと、全てのセルブロック１２が良品であるチップ１のグループとに仕分けされる。尚、不良のセルブロック１２が１個存在する場合について説明したが、不良のセルブロック１２が２個以上存在する場合についても、同様にして各グループに仕分けするように構成することも好ましい。
【００３６】
そして、本実施例では、上記仕分け工程において、チップ１を複数のトレイ３７（３７ａ、３７ｂ、３７ｃ、………）に選別して収納することが可能なチップ移載機３６を使用している。このチップ移載機３６は、図３に示すように、チップ１を仕分けしてトレイ３７に収納するハンドラ３８と、このハンドラ３８を駆動制御するハンドラコントローラ３９とから構成されている。上記ハンドラコントローラ３９は、前記ＷＡＴ工程時に獲得されたウエハ情報を受けて、このウエハ情報に基づいて制御信号をハンドラ３８に与えてこれを駆動するように構成されている。これにより、ウエハカットされたチップ１が、ピックアップされて、不良品のセルブロック１２の配置位置が同じものが集まるように仕分けされてトレイ３７に収納されるようになっている（図２及び図３参照）。
【００３７】
上記仕分け工程を実行した後は、上記仕分けしたチップを使用してＩＧＢＴモジュール３４を組み付ける工程を実行する。本実施例の場合、図８に示すように、ＩＧＢＴモジュール３４として、例えば６個のチップ１を使用した６ｉｎ１タイプＩＧＢＴモジュール３４を製造する。図８に示すＩＧＢＴモジュール３４の場合、左から２番目のセルブロック１２ｂが不良品であるチップ１を６個使用している。
【００３８】
具体的には、上記６個のチップ１を配線基板上に載置して半田付け固定する。そして、これら６個のチップ１について、良品のセルブロック１２のゲート電極８に接続されているゲートパッド１６を、チップ１の外部の（即ち、配線基板に設けられた）のゲート端子１７にワイヤボンディングにより接続すると共に、不良品のセルブロック１２のゲート電極８に接続されているゲートパッド１６を、チップ１の外部の（即ち、配線基板に設けられた）グランド端子１９にワイヤボンディングにより接続する。
【００３９】
そして、エミッタパッド１５を、チップ１の外部の（即ち、配線基板に設けられた）エミッタ端子３３にワイヤボンディングにより接続する。これにより、ＩＧＢＴモジュール３４の組み付けが完了する。この後、上記ＩＧＢＴモジュール３４、即ち、配線基板をパッケージに組み込む工程を実行すると、ＩＧＢＴモジュール３４の製造が完了する。
【００４０】
尚、上記した説明では、左から２番目のセルブロック１２ｂが不良品であるチップ１を６個使用する代わりに、他のセルブロック１２が不良品であるチップ１を６個使用してＩＧＢＴモジュール３４を製造するように構成しても良い。
【００４１】
このような構成の本実施例によれば、１個のＩＧＢＴのチップ１（半導体基板）の表面に複数のセルブロック１２を設け、これらセルブロック１２に互いに独立する複数のゲート電極８をそれぞれ設け、そして、ＩＧＢＴのチップ１に各ゲート電極８にそれぞれ接続されたボンディング用の複数のゲートパッド１６を設けた。これによって、複数のゲートパッド１６を利用することにより、周知の検査装置を使用して、複数のセルブロック１２の各良否の判定を容易に行うことができる。
【００４２】
そして、上記構成の場合、良品のセルブロック１２のゲートパッド１６だけを、外部のゲート端子１７に接続することが可能になる。このため、複数個のセルブロック１２の中に不良品がある場合でも、良品のセルブロック１２だけでＩＧＢＴ（絶縁ゲート型パワーＩＣ）を構成することができ、ＩＧＢＴが正常に動作するようになる。これにより、ＩＧＢＴのチップサイズを大形化した場合でも、良品率が低下することを防止できる。
【００４３】
しかも、上記構成の場合、多層配線構成とする必要がないため、半導体ウエハプロセスの工程数は、通常のＩＧＢＴの構成と同じで済む。というのは、ゲートパッド１６をセルブロック１２毎に設けることは、フォトマスクのパターン設計の変更で実現することができるためである。従って、ＩＧＢＴのチップサイズを大形化した場合でも、良品率が低下することを防止でき（即ち、歩留りを高くすることができ）、しかも、特開平８−１９１１４５号公報に提案された構成とは異なり、半導体ウエハプロセスが複雑になることを防止できる。
【００４４】
加えて、上記実施例では、チップ１の複数のセルブロック１２のうちの不良品のセルブロック１２の配置位置が同じものが集まるようにチップ１を仕分けする仕分け工程を実行するように構成したので、例えばワイヤボンディング装置のボンディングプログラムの作製が容易になり、ゲートパッド１６をゲート端子１７またはグランド端子１９に接続する作業を容易に行うことができる。
【００４５】
また、上記実施例では、チップ１を仕分けするに当たって、チップ１を複数のトレイ３７に選別して収納することが可能なチップ移載機３６を使用するように構成したので、チップ１を仕分けするための構成（製造設備）を容易に実現することができる。
【００４６】
更に、上記実施例では、ウエハアクセプタンステスト（ＷＡＴ）を実行するときに、チップ１を仕分けするためのチップ情報を獲得し、この獲得したチップ情報をチップ移載機３６へ与えるように構成した。この構成によれば、チップ移載機３６は、上記獲得したチップ情報に基づいてチップ１を容易且つ確実に仕分けすることができる。
【００４７】
図９は本発明の第２の実施例を示すものであり、第１の実施例と異なるところを説明する。尚、第１の実施例と同一部分には同一符号を付している。第２の実施例では、不良品のセルブロック１２のゲート電極８に接続されているゲートパッド１６（１６ｂ）を、図９に示すように、チップ１の内部のエミッタパッド１５（１５ｂ）に例えばワイヤボンディングにより接続するように構成した。これにより、ゲートパッド１６ｂとエミッタパッド１５ｂとの間は、ボンディングワイヤ１８によって接続される構成となる。この結果、不良品のセルブロック１２ｂのゲート電極８（ゲートパッド１６ｂ）は、エミッタパッド１５（１５ｂ）の電位、即ち、チップ外部のエミッタ端子３３の電位に固定される構成となる。
【００４８】
尚、エミッタ端子３３（エミッタパッド１５）は、通常、グランドに接続されるため、上記エミッタパッド１５の電位はグランド電位となる。これにより、不良品のセルブロック１２（１２ｂ）のゲート電極８には、ゲート制御用の信号が与えられることがないから、不良品のセルブロック１２内の素子が動作することはない。
【００４９】
また、上述した以外の第２の実施例の構成は、第１の実施例の構成と同じ構成となっている。従って、第２の実施例においても、第１の実施例と同じ作用効果を得ることができる。
【００５０】
尚、上記実施例では、不良品のセルブロック１２のゲート電極８を、チップ１の内部のエミッタパッド１５（１５ｂ）にワイヤーボンディングするように構成したが、チップ１の外部のエミッタ端子３３にワイヤーボンディングするように構成しても良い。更に、グランド端子１９とエミッタ端子３３を共通端子とするように構成しても良い。
【００５１】
図１０は本発明の第３の実施例を示すものであり、第１の実施例と異なるところを説明する。尚、第１の実施例と同一部分には同一符号を付している。第３の実施例では、不良品のセルブロック１２のゲート電極８に接続されているゲートパッド１６（１６ｂ）を、図１０に示すように、チップ１の内部に設けられたグランドパッド（グランド端子）４０に例えばワイヤボンディングにより接続するように構成した。これにより、ゲートパッド１６ｂとグランドパッド４０の間は、ボンディングワイヤ１８によって接続される構成となる。この結果、不良品のセルブロック１２ｂのゲート電極８（ゲートパッド１６ｂ）は、グランドパッド４０の電位に固定される構成となっている。
【００５２】
そして、上述した以外の第３の実施例の構成は、第１の実施例の構成と同じ構成となっている。従って、第３の実施例においても、第１の実施例と同じ作用効果を得ることができる。
【００５３】
図１１は本発明の第４の実施例を示すものであり、第１の実施例と異なるところを説明する。尚、第１の実施例と同一部分には同一符号を付している。第４の実施例では、チップ移載機３６に、チップ１の特性を測定する機能を持たせることにより、チップ１を仕分けするためのチップ情報をチップ移載機３６自身で獲得することが可能なように構成した。
【００５４】
具体的には、図１１に示すように、チップ１の特性を測定するテスタ（測定器）４１を備えると共に、ハンドラ３８の内部に測定用ターンテーブル４２を設けている。この構成の場合、ハンドラコントローラ３９は、ハンドラ３８を駆動制御することにより、ウエハカットされたチップ１をピックアップして測定用ターンテーブル４上に載せ、テスタ４１により上記チップ１の各セルブロック１２の良否の判定を行う。そして、テスタ４１は、この判定データ（即ち、チップ情報）をハンドラコントローラ３９へ与えるように構成されている。
【００５５】
そして、ハンドラコントローラ３９は、上記判定データに基づいてハンドラ３８を駆動制御する。これにより、測定用ターンテーブル４２上に載っているチップ１は、ピックアップされて、不良品のセルブロック１２の配置位置が同じものが集まるように仕分けされてトレイ３７に収納されるように構成されている。上述した以外の第４の実施例の構成は、第１の実施例の構成と同じ構成となっている。従って、第４の実施例においても、第１の実施例と同じ作用効果を得ることができる。
【００５６】
特に、第４の実施例では、ＷＡＴ工程時に、チップ１の各セルブロック１２の良否の判定を行う必要がなくなる。そして、検査装置からチップ移載機３６へチップ情報を送る必要もなくなる。この構成によれば、チップ情報の転送ミスも発生しないから、チップ１の仕分けをより一層正確に実行することができ、ゲートパッド１６をゲート端子１７またはグランド端子１９に接続する作業をより一層正確に行うことができる。
【００５７】
また、上記第４の実施例において、チップ移載機３６のテスタ４１によりチップ１の各セルブロック１２の良否を判定するときに、チップ１のしきい値電圧Ｖｔｈ、コレクタエミッタ間電圧Ｖｃｅ（ｓａｔ）またはスイッチング特性のうちの少なくとも１つ（好ましくは３つ全て）を測定するように構成しても良い。そして、チップ移載機３６によって、不良品のセルブロック１２の配置位置の情報の他に、チップ１のしきい値電圧Ｖｔｈ、コレクタエミッタ間電圧Ｖｃｅ（ｓａｔ）またはスイッチング特性のうちの少なくとも１つの情報に基づいてチップ１を仕分けするように構成した。
【００５８】
この構成によれば、複数（例えば６個）のチップ１を使用して絶縁ゲート型パワーＩＣモジュールを作製する場合に、特性ばらつきの少ない高品質なＩＧＢＴモジュール３４を作製することが可能となる。
【００５９】
尚、前記した第１〜第３の実施例において、ＷＡＴ工程時に、チップ１の各セルブロック１２の良否を判定する他に、チップ１のしきい値電圧Ｖｔｈ、コレクタエミッタ間電圧Ｖｃｅ（ｓａｔ）またはスイッチング特性のうちの少なくとも１つ（好ましくは３つ全て）を測定し、この測定結果もチップ情報に加えてチップ移載機３６へ送るように構成しても良い。そして、チップ移載機３６によりチップ１を仕分けするときには、不良品のセルブロック１２の配置位置の情報の他に、チップ１のしきい値電圧Ｖｔｈ、コレクタエミッタ間電圧Ｖｃｅ（ｓａｔ）またはスイッチング特性のうちの少なくとも１つの情報に基づいてチップを仕分けするように構成することが可能である。
【００６０】
図１２は本発明の第５の実施例を示すものであり、第１の実施例と異なるところを説明する。尚、第１の実施例と同一部分には同一符号を付している。第５の実施例では、図１２に示すように、不良品のセルブロック１２の配置位置を判別できる目印をチップ１に設けるように構成した。
【００６１】
具体的には、セルブロック１２が良品である場合、そのセルブロック１２のゲート電極８に接続されたゲートパッド１６の図１２中における上辺部の上側に、目印として例えば黒小丸４３を印刷により形成した。そして、セルブロック１２が不良品である場合、そのセルブロック１２のゲート電極８に接続されたゲートパッド１６の図１２中における右辺部の右側に、目印として例えば黒小丸４３を印刷により形成した。これにより、黒小丸４３の配置位置によりセルブロック１２が良品であるか不良品であるかが容易に判別できる。
【００６２】
そして、この構成の場合、チップ移載機３６に、チップ１に設けられた目印としての黒小丸４３の位置を認識できる画像認識装置を設けることが好ましく、この画像認識装置による認識結果（即ち、チップ情報）に基づいてチップ１の仕分けを実行するように構成されている。
【００６３】
尚、上記各実施例においては、不良品のセルブロック１２の配置位置が同じ６個のチップ１を使用してＩＧＢＴモジュール３４を構成したが、これに代えて、不良品のセルブロック１２の配置位置が異なるチップ１を含む６個のチップ１を使用してＩＧＢＴモジュール３４を構成しても良い。
【００６４】
また、上記各実施例においては、ＩＧＢＴモジュール３４として、例えば６個のチップ１を使用した６ｉｎ１タイプＩＧＢＴモジュール３４を製造する構成に適用したが、これに限られるものではなく、２ｉｎ１タイプＩＧＢＴモジュール、７ｉｎ１タイプＩＧＢＴモジュール、ＩＧＢＴディスクリートパッケージ等を製造する構成に適用しても良い。
【００６５】
更に、上記各実施例においては、ＩＧＢＴのチップ１に、複数のセルブロック１２の各エミッタ電極１０にそれぞれ接続された複数のエミッタパッド１５を設けるように構成しているが、ゲート電極８のみブロック別に独立とし、全セルブロック共通、あるいは、複数のセルブロック毎に共通のエミッタパッド１５を設けるようにしても良い。また、Ｐベース層５は、各セルブロック共通のシングルベースとしても良いし、各セルブロック毎あるいは複数のセルブロック毎に設定された島状ベースとしても良い。尚、島状ベースとした場合、ゲートオフ時に隣合う島状ベースからｎ−ドリフト層４側へ延びる空乏層が互いに連結するようにベース間距離を設定すれば、耐圧に優れた構成となる。
【００６６】
また、上記各実施例では、ゲートパッド１６と外部のゲート端子との接続、並びに、ゲートパッド１６と外部のグランド端子との接続を、ワイヤボンディングにより行う構成としたが、これに限られるものではなく、例えば半田接合や直接接合（圧着）等により行うように構成しても良い。
【００６７】
更に、上記各実施例では、複数個のゲートパッド１６をＩＧＢＴ１のチップの一辺部に並べて配置するように構成したが、これに限られるものではなく、複数個のゲートパッド１６の配置位置は、ゲートパッド１６を外部のゲート端子に接続する接続形態に対応するように設計すれば良い。また、上記各実施例では、ｎチャネルタイプのＩＧＢＴに適用した例を示したが、勿論、ｐチャネルタイプのものに適用しても良く、不良品のセルブロックのゲート電極８の電位もグランド電位に限らず、各セルのチャネルが反転しない電位に固定できれば良い。
【００６８】
更に、上記各実施例においては、本発明をＩＧＢＴに適用したが、これに限られるものではなく、半導体基板の表面に電流制御用のゲート電極を備えた絶縁ゲート型パワーＩＣ、例えばＭＯＳＦＥＴやＭＯＳ型の電界効果素子に適用しても良い。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示すものであり、不良品のセルブロックの配置位置を示すＩＧＢＴチップの平面図
【図２】ＩＧＢＴモジュールの製造工程を説明する図
【図３】チップ移載機のブロック図
【図４】ＩＧＢＴの部分平面模式図
【図５】ＩＧＢＴの縦断面模式図
【図６】ＩＧＢＴのセルブロックの境界部分の縦断面模式図
【図７】ゲートパッドとゲート端子またはグランド端子とをワイヤボンディングにより接続した状態を示す図４相当図
【図８】不良品のセルブロックの配置位置を示すＩＧＢＴチップの平面図、並びに、ＩＧＢＴモジュールの電気回路図
【図９】本発明の第２の実施例を示す図８相当図
【図１０】本発明の第３の実施例を示す図８相当図
【図１１】本発明の第４の実施例を示す図３相当図
【図１２】本発明の第５の実施例を示す図１相当図
【符号の説明】
１はＩＧＢＴのチップ（絶縁ゲート型パワーＩＣ）、２はｐ＋基板（半導体基板）、７はゲート絶縁膜、８はゲート電極、１０はエミッタ電極、１１はコレクタ電極、１２はセルブロック、１５はエミッタパッド、１６はゲートパッド、１７はゲート端子、１８はボンディングワイヤ、１９はグランド端子、３３はエミッタ端子、３４はＩＧＢＴモジュール（絶縁ゲート型パワーＩＣモジュール）、３５はウエハ、３６はチップ移載機、３７はトレイ、３８はハンドラ、３９はハンドラコントローラ、４１はテスタ、４２は測定用ターンテーブル、４３は黒小丸を示す。
Claims (11)
- 半導体基板の表面に設けられた複数のセルブロックと、これらセルブロックにそれぞれ設けられ互いに独立する複数のゲート電極と、前記半導体基板に設けられ前記各ゲート電極にそれぞれ接続された複数のゲートパッドとを備え、複数のセルブロックのうちの良品のセルブロックのゲート電極に接続されたゲートパッドを外部のゲート端子に接続すると共に、不良品のセルブロックのゲート電極に接続されたゲートパッドを外部のグランド端子または前記半導体基板に設けられたエミッタパッドに接続して成る絶縁ゲート型パワーＩＣを製造する方法において、
前記複数のセルブロックのうちの不良品のセルブロックの配置位置が同じものが集まるように前記絶縁ゲート型パワーＩＣのチップを仕分けする仕分け工程を備えたことを特徴とする絶縁ゲート型パワーＩＣの製造方法。 - 前記仕分け工程において、前記チップを複数のトレイに選別して収納することが可能なチップ移載機を使用することを特徴とする請求項１記載の絶縁ゲート型パワーＩＣの製造方法。
- ウエハアクセプタンステスト（ＷＡＴ）を実行するときに、前記チップを仕分けするためのチップ情報を獲得し、この獲得したチップ情報を前記チップ移載機へ与えるように構成したことを特徴とする請求項２記載の絶縁ゲート型パワーＩＣの製造方法。
- 前記チップ移載機は、前記チップの特性を測定する機能を有することにより、前記チップを仕分けするためのチップ情報を自身で獲得することが可能な構成となっていることを特徴とする請求項２記載の絶縁ゲート型パワーＩＣの製造方法。
- 前記仕分け工程において、不良品のセルブロックの配置位置の情報の他に、前記チップのしきい値電圧Ｖｔｈ、コレクタエミッタ間電圧Ｖｃｅ（ｓａｔ）またはスイッチング特性のうちの少なくとも１つの情報に基づいて前記チップを仕分けすることを特徴とする請求項１記載の絶縁ゲート型パワーＩＣの製造方法。
- 前記仕分け工程において、前記チップを複数のトレイに選別して収納することが可能なチップ移載機を使用することを特徴とする請求項５記載の絶縁ゲート型パワーＩＣの製造方法。
- ウエハアクセプタンステスト（ＷＡＴ）を実行するときに、前記チップを仕分けするためのチップ情報を獲得し、この獲得したチップ情報を前記チップ移載機へ与えるように構成したことを特徴とする請求項６記載の絶縁ゲート型パワーＩＣの製造方法。
- 前記チップ移載機は、前記チップの特性を測定する機能を有することにより、前記チップを仕分けするためのチップ情報を自身で獲得することが可能な構成となっていることを特徴とする請求項６記載の絶縁ゲート型パワーＩＣの製造方法。
- 半導体基板の表面に設けられた複数のセルブロックと、これらセルブロックにそれぞれ設けられ互いに独立する複数のゲート電極と、前記半導体基板に設けられ前記各ゲート電極にそれぞれ接続された複数のゲートパッドとを備え、複数のセルブロックのうちの良品のセルブロックのゲート電極に接続されたゲートパッドを外部のゲート端子に接続すると共に、不良品のセルブロックのゲート電極に接続されたゲートパッドを外部のグランド端子または前記半導体基板に設けられたエミッタパッドに接続して成る絶縁ゲート型パワーＩＣを製造する装置において、
前記複数のセルブロックのうちの不良品のセルブロックの配置位置が同じものが集まるように前記絶縁ゲート型パワーＩＣのチップを仕分けする仕分け装置を備えたことを特徴とする絶縁ゲート型パワーＩＣの製造装置。 - 前記仕分け装置として、前記チップを複数のトレイに選別して収納することが可能なチップ移載機を使用することを特徴とする請求項９記載の絶縁ゲート型パワーＩＣの製造装置。
- 半導体基板の表面に設けられた複数のセルブロックと、これらセルブロックにそれぞれ設けられ互いに独立する複数のゲート電極と、前記半導体基板に設けられ前記各ゲート電極にそれぞれ接続された複数のゲートパッドとを備え、複数のセルブロックのうちの良品のセルブロックのゲート電極に接続されたゲートパッドを外部のゲート端子に接続すると共に、不良品のセルブロックのゲート電極に接続されたゲートパッドを外部のグランド端子または前記半導体基板に設けられたエミッタパッドに接続して成る絶縁ゲート型パワーＩＣであって、前記複数のセルブロックのうちの不良品のセルブロックの配置位置が同じ絶縁ゲート型パワーＩＣだけを、複数使用して作製された絶縁ゲート型パワーＩＣモジュール。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31823399A JP4151176B2 (ja) | 1999-11-09 | 1999-11-09 | 絶縁ゲート型パワーｉｃの製造方法、絶縁ゲート型パワーｉｃの製造装置及び絶縁ゲート型パワーｉｃモジュール |
| US09/675,209 US6809348B1 (en) | 1999-10-08 | 2000-09-29 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31823399A JP4151176B2 (ja) | 1999-11-09 | 1999-11-09 | 絶縁ゲート型パワーｉｃの製造方法、絶縁ゲート型パワーｉｃの製造装置及び絶縁ゲート型パワーｉｃモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001135820A JP2001135820A (ja) | 2001-05-18 |
| JP4151176B2 true JP4151176B2 (ja) | 2008-09-17 |
Family
ID=18096921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31823399A Expired - Fee Related JP4151176B2 (ja) | 1999-10-08 | 1999-11-09 | 絶縁ゲート型パワーｉｃの製造方法、絶縁ゲート型パワーｉｃの製造装置及び絶縁ゲート型パワーｉｃモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4151176B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4557507B2 (ja) * | 2002-06-13 | 2010-10-06 | パナソニック株式会社 | 半導体デバイス及びその製造方法 |
| JP5696713B2 (ja) * | 2012-11-06 | 2015-04-08 | 株式会社デンソー | 半導体装置及びその検査方法 |
| JP6681948B2 (ja) * | 2018-07-17 | 2020-04-15 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置の評価方法 |
| CN113497131A (zh) * | 2020-04-01 | 2021-10-12 | 广东美的白色家电技术创新中心有限公司 | 功率芯片、其控制方法以及电器设备 |
-
1999
- 1999-11-09 JP JP31823399A patent/JP4151176B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001135820A (ja) | 2001-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9761663B2 (en) | Semiconductor device | |
| JP5696713B2 (ja) | 半導体装置及びその検査方法 | |
| JP5012908B2 (ja) | 半導体装置及びその製造方法 | |
| US11410892B2 (en) | Semiconductor device and method of inspecting semiconductor device | |
| JP2019114727A (ja) | パワーモジュールおよび電力変換装置 | |
| JP2010016103A (ja) | 半導体装置 | |
| US6809348B1 (en) | Semiconductor device and method for manufacturing the same | |
| JP4151176B2 (ja) | 絶縁ゲート型パワーｉｃの製造方法、絶縁ゲート型パワーｉｃの製造装置及び絶縁ゲート型パワーｉｃモジュール | |
| JP3695314B2 (ja) | 絶縁ゲート型パワーｉｃ | |
| JP4186346B2 (ja) | 半導体装置 | |
| JP4240694B2 (ja) | 半導体装置及びその製造方法 | |
| JP4449428B2 (ja) | 半導体装置の製造方法および半導体装置の試験方法 | |
| JP5568922B2 (ja) | 半導体装置およびその製造方法 | |
| JP4179491B2 (ja) | 半導体装置及びその製造方法、ならびにその特性評価方法 | |
| CN114520204A (zh) | 带有分段的芯片焊盘的具有横向功率晶体管的器件封装 | |
| JP2002110692A (ja) | 絶縁ゲート型パワーｉｃの製造方法、絶縁ゲート型パワーｉｃの検査方法及び絶縁ゲート型パワーｉｃの検査用のプローブ | |
| JP6894544B2 (ja) | 半導体装置の製造方法 | |
| JPH08191145A (ja) | 絶縁ゲート型半導体素子およびその製造方法 | |
| JP2002100776A (ja) | 電圧駆動型パワー素子 | |
| JP3575073B2 (ja) | 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置 | |
| JP2008010640A (ja) | 化合物半導体スイッチ回路装置 | |
| JP6681948B2 (ja) | 半導体装置の製造方法および半導体装置の評価方法 | |
| JPH0689929A (ja) | 集積回路装置の試験方法 | |
| JPH06291324A (ja) | 電力用半導体素子の製造方法 | |
| JPH0462943A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080529 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080623 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |