JP4151876B2

JP4151876B2 - Silicon wafer manufacturing method

Info

Publication number: JP4151876B2
Application number: JP2000238999A
Authority: JP
Inventors: 康夫小池
Original assignee: Sumco Corp
Current assignee: Sumco Corp
Priority date: 2000-08-07
Filing date: 2000-08-07
Publication date: 2008-09-17
Anticipated expiration: 2020-08-07
Also published as: JP2002057159A

Description

【０００１】
【産業上の利用分野】
この発明は、半導体素子基板として使用されるシリコンウェーハの製造方法に関し、さらに詳しくは、デバイス特性に悪影響を及ぼすウェーハ表面および表面近傍の結晶欠陥を低減し、デバイス製造工程において、特性劣化の要因である重金属をゲッタリングするのに必要な酸素析出物（ＢＭＤ；ＢＵＬＫＭＩＣＲＯＤＥＦＥＣＴ）をウェーハ内部に形成することが可能なシリコンウェーハの製造方法に関するものである。
【０００２】
【従来技術】
半導体デバイス製造工程では、D-RAMに代表される高温プロセスにおいて、Fe、Ni、Cu等の重金属による汚染を発生しやすい。これらの重金属汚染は、シリコンウェーハ表面および表面近傍に汚染欠陥を形成して、様々なデバイス特性を劣化させ、ひいては製品歩留まりを低下させる要因になる。このため、これらの汚染源である重金属は、デバイス活性領域となるウェーハ表面および表面近傍から取り除く必要がある。そこで、デバイス製造工程前のウェーハに低温熱処理を施して、内部に存在する酸素析出核を成長させて、重金属をゲッタリングするための酸素析出物を形成させる処理（以下、単に「IG処理」という）が行われている。
【０００３】
また、高集積化デバイスを作製するにあたって、ウェーハ表面および表面近傍における、更なる高品質化が要求されている。これに対応して、シリコンウェーハに1000℃を超える高温の熱処理を施して、ウェーハ表面および表面近傍の酸素を外方拡散させ、酸素起因による結晶欠陥が除去された無欠陥層（以下、「DZ層」という）を形成させることが行われている。
【０００４】
従来から、埋め込み拡散熱処理を有する高温デバイス製造工程においては、シリコンウェーハに1120℃〜1220℃の高温熱処理を施している。このため、ウェーハの表面および表面近傍にDZ層を形成させることが可能であることから、デバイス製造工程前に、DZ層を形成させる必要はなかった。しかし、最近のデバイス製造工程では、高エネルギーのイオン注入プロセスが導入され、熱処理温度の低温化が図られるようになり、DZ層の形成が困難になることから、デバイス製造工程前にウェーハにDZ層を形成することが必要になってきた。
【０００５】
通常、シリコンウェーハは、ＣＺ法により製造された単結晶から作製されるため、その内部には育成中に導入された酸素析出核が多数存在する。この酸素析出核は低温熱処理を受けると成長し、酸素析出物として顕在化して、ウェーハの汚染源である重金属をゲッタリングする機能を発揮する。
【０００６】
ところで、シリコンウェーハにDZ層を形成する高温熱処理（以下、「DZ処理」という）を施すと、内部に存在する酸素析出核は縮小、消滅してしまう。このため、DZ処理を施すと、酸素析出物の密度が低くなり、デバイス製造工程でのゲッタリング能力が乏しくなるという問題がある。
【０００７】
このような問題を解決するため、デバイス製造工程前のシリコンウェーハにDZ処理と、酸素析出核を成長させる、いわゆるIG処理との２段階の熱処理を施す処理（以下、「DZ-IG処理」という）が行われている。具体的な処理としては、１段目にウェーハにDZ処理を施し、その表面および表面近傍の酸素を外方拡散させて酸素起因による結晶欠陥を除去し、DZ層を形成させる。次いで、２段目としてウェーハにIG処理を施し、内部に存在する酸素析出核を成長させ、ゲッタリング源となる酸素析出物を形成するものである。
【０００８】
しかしながら、このDZ-IG処理法においても、シリコンウェーハに１段目のDZ処理温度が高温であるため、シリコンウェーハの内部に存在する酸素析出核が縮小、消滅してしまう。このため、２段目のIG処理を施したとしても、ウェーハ内部に形成される酸素析出物密度は低く、高密度の酸素析出物を成長させるためには、長時間のIG処理を施さなければならないという問題がある。
【０００９】
これに対し、デバイスユーザーからは、シリコンウェーハの高品質化と同時に、コスト低減の要求も厳しく、低コストで高品質のシリコンウェーハを製造することが要求されている。このため、上述のように、DZ処理後に長時間のIG処理を施すことは、処理工程の増加、生産コストの上昇を招き、ユーザーの要求に逆行することから、採用することができない。
【００１０】
一方、エピタキシャルウェーハは、デバイスを作製する表面のエピタキシャル膜には、酸素起因の欠陥やシリコン単結晶育成時に導入されるgrown-in欠陥(COPを含む)が存在しないことから、ＢやAs/Sb等を高濃度に含むシリコンウェーハとしても使用が可能になっており、ＭＰＵやフラッシュメモリー等の高性能デバイス、さらにはＭＯＳ、ＦＥＴ、ＩＧＢＴ等の高性能パワーデバイスに使用されるようになってきた。
【００１１】
しかしながら、エピタキシャルウェーハとして使用されるシリコンウェーハ表面そのものに、酸素起因の欠陥やgrown-in欠陥(COPを含む)が存在すると、エピタキシャル成長時に、これら欠陥を核としてエピタキシャル層に二次欠陥が形成され、デバイス特性を悪化させる問題がある。
【００１２】
また、最近の高集積・高密度デバイス製造工程での熱処理が低温化されつつあり、デバイス工程での汚染や結晶欠陥を防止するため、エピタキシャルウェーハでもIG処理が施されている。しかし、エピタキシャル成長温度は高温で行われることから、ウェーハ内部の酸素析出核が減少、消滅して、IG処理で形成される酸素析出物が少なくなり、デバイス製造工程においてゲッタリング能力が低下するという問題がある。
【００１３】
【発明が解決しようとする課題】
本発明は、上述した問題に鑑みなされたものであり、シリコンウェーハにIG処理を施すことなく、その表面および表面近傍にDZ層を形成し、デバイス製造工程において、汚染源である重金属のゲッタリング能力に優れたシリコンウェーハおよびその製造方法を提供することを目的としている。
【００１４】
【課題を解決するための手段】
本発明者らは、IG処理を行わなくてもデバイス製造工程において十分なゲッタリング能力を有するシリコンウェーハを提供することを目的に鋭意研究した結果、シリコン単結晶中に導入される酸素析出核は、酸素濃度が高くなるほど増加し、さらに、そのメカニズムは不明であるが、炭素濃度も高くなるほど酸素析出物密度も高くなることを明らかにした。
【００１５】
ところが、シリコンウェーハの炭素濃度のみを増加させても、酸素濃度が所定の濃度範囲を満たさない場合は、デバイス製造工程で低温熱処理を施しても、所望とする酸素析出物は得られないことが分かった。
【００１６】
言い換えると、シリコンウェーハ中の酸素濃度及び炭素濃度を意図的に導入、調整し、それぞれ所定の濃度範囲で制御することによって、シリコンウェーハにDZ処理の高温熱処理を施しても、その後のデバイス製造工程での低温熱処理により、酸素析出核が成長し、酸素析出物が十分に形成され、ウェーハの汚染源である重金属をゲッタリングできることを知見した。
【００１７】
本発明は、上記の知見に基づいて完成されたものであり、下記のシリコンウェーハの製造方法を要旨としている。
すなわち、酸素濃度が１１×１０¹⁷〜１７×１０¹⁷ａｔｏｍｓ／ｃｍ³（ＯＬＤＡＳＴＭ）、炭素濃度が１×１０¹⁶〜１５×１０¹⁶ａｔｏｍｓ／ｃｍ³（ＮＥＷＡＳＴＭ）の範囲に制御されたシリコンウェーハを不活性ガス雰囲気、若しくは不活性ガスおよび酸化性ガスとの混合ガス雰囲気、または水素ガス若しくは水素含有ガス雰囲気で１１００℃〜１３５０℃の温度で１時間〜１０時間の熱処理を施し、デバイス製造工程で９００℃の温度で１時間、７００℃の温度で２時間、１０００℃の温度で１時間、８００℃の温度で１時間、６００℃の温度で１時間、および７００℃の温度で１時間の熱処理を施した場合に、その内部に１×１０ ⁴ 個／ｃｍ ² 〜５×１０ ⁶ 個／ｃｍ ² の酸素析出物が形成されることを特徴とするシリコンウェーハの製造方法である。
【００１９】
【発明の実施の形態】
本発明が対象とするシリコンウェーハは、デバイス製造工程前にＩＧ処理を施さないが、シリコンウェーハ中の酸素濃度および炭素濃度を所定の濃度範囲で制御することによって、ＤＺ処理の高温熱処理を施して表面にＤＺ層を形成しているにも拘わらず、デバイス製造工程での低温熱処理を受けた場合に、１×１０⁴個／ｃｍ² 〜５×１０ ⁶ 個／ｃｍ ²の酸素析出物が形成されることを特徴とするシリコンウェーハである。
【００２０】
上述の通り、本発明では、DZ処理等の高温熱処理後、全くIG処理を施すことがないので、低コストのシリコンウェーハを製造することが可能になる。
【００２１】
本発明が対象とするシリコンウェーハは、５００℃〜１０００℃の温度で１時間〜２４時間の熱処理を施した場合に、具体的には、９００℃の温度で１時間、７００℃の温度で２時間、１０００℃の温度で１時間、８００℃の温度で１時間、６００℃の温度で１時間、および７００℃の温度で１時間の熱処理を施した場合に、内部に１×１０⁴個／ｃｍ²以上の酸素析出物が形成されるシリコンウェーハであり、これは低温熱処理のデバイス工程において、ゲッタリングする機能を発揮させるのに十分な酸素析出物が形成されていることを意味するものであるが、本発明が対象とするシリコンウェーハは何ら低温熱処理のデバイス工程の使用に限定されるものではなく、低温熱処理を含む高温熱処理のデバイス工程に本発明が対象とするシリコンウェーハを使用した場合にも、ウェーハ内部に１×１０⁴個／ｃｍ²以上の酸素析出物が形成され、十分なゲッタリング機能を発揮するものである。
一方、酸素析出物密度が高すぎると、過剰析出による強度低下も懸念されるので、その上限は５×１０ ⁶ 個／ｍ ² にする。
【００２２】
本発明の製造方法において、欠陥を低減または消滅させてＤＺ層を形成するため、シリコンウェーハを１１００℃〜１３５０℃の高温度で熱処理する。特に、１２８０℃〜１３５０℃の高温度で熱処理すると、ウェーハ表面近傍のｇｒｏｗｎ−ｉｎ欠陥を低減または消滅できるので望ましい。
【００２３】
このときの熱処理時間は、１時間〜10時間を確保する必要がある。１時間未満ではウェーハ表面にDZ層形成が不十分であり、10時間を超えると、処理温度が非常に高温であることから、ウェーハが軟化変形する恐れがあるからである。
【００２４】
本発明の製造方法では、ウェーハ表面状態を保護するため、熱処理時の雰囲気は不活性ガス（アルゴンガス、窒素ガス）雰囲気、または不活性ガスと酸化性ガス（酸素ガス）との混合ガス雰囲気で行う。しかし、高温熱処理を不活性ガスのみで行うと、ウェーハ表面状態が悪化する恐れがあるため、不活性ガス中に少量の酸化性ガスを加えた混合ガス雰囲気で処理することが特に望ましい。また、ｇｒｏｗｎ−ｉｎ欠陥の消滅を考慮すると、水素ガスまたは水素含有ガスの雰囲気で熱処理することが望ましい。
【００２５】
【実施例】
本発明の製造方法で得られたシリコンウェーハが、デバイス製造工程において発揮する効果を、実施例に基づいて説明する。そのため、本実施例では、デバイス製造工程を処理することを想定した評価熱処理をシリコンウェーハに施した後、その特性を測定した。
【００２６】
図１は、デバイス製造工程を想定した、評価熱処理の処理パターンを示す図である。図１に示すように、評価熱処理は、［X］；1100℃以上の熱処理が含まれる高温デバイス製造工程（以下、単に「Ｘ高温プロセス」という）および、［Y］;1100℃未満の熱処理で構成される低温デバイス製造工程（以下、「Ｙ低温プロセス」という）とに区別することができる。
（実施例１）
ＣＺ法法により引き上げられたｐ型<100>で、酸素濃度を14×10¹⁷atoms/cm³と一定とし、炭素濃度を１×10¹⁶atoms/cm³〜16×10¹⁶atoms/cm³の範囲で変動させ、比抵抗10Ω・cmのシリコンウェーハを作製した。
【００２７】
このときの高温熱処理としては、酸素ガスを３％含有させた窒素ガス雰囲気で、1100℃〜1350℃×１hrのDZ処理を行った。しかし、比較例の一部(No.13〜16）では高温熱処理を行わなかった。表１に、作製したシリコンウェーハのサンプル水準の条件を示す。
【００２８】
【表１】

まず、シリコンウェーハの汚染源である重金属をゲッタリングする機能を発揮するのに必要な、ウェーハ中の酸素析出物密度を確認した。そのため、Ni故意汚染を行ったシリコンウェーハの酸素析出物密度と酸化膜耐圧良品率との関係を調査した。Ni故意汚染に用いたシリコンウェーハは、サンプル水準Ｃのウェーハを使用し、酸素析出物密度を変動させるために、700℃×１〜８時間の酸素析出熱処理を追加したものであり、評価熱処理はＸ高温プロセスとした。評価熱処理の後、Ni汚染濃度１×10¹¹atoms/cm²の故意汚染を行い、ドライブイン熱処理を施した後、ウェーハ表面上にＭＯＳを作製して酸化膜耐圧の良品率を測定した。
【００２９】
図２は、Ni故意汚染を行ったシリコンウェーハの酸素析出物密度と酸化膜耐圧良品率の関係を示す図である。同図から明らかなように、酸素析出物密度が１×10⁴個/cm²以下になると、酸化膜耐圧の劣化がみられ、良品率が著しく低下する。
【００３０】
この劣化の原因は、酸素析出物密度が少ないために、全てのＮｉを酸素析出物でゲッタリングすることができず、ウェーハ表面にＮｉシリサイドが形成されたことによるものである。図２の結果から、このＮｉ故意汚染に対しても、酸素析出物密度が１×１０⁴個／ｃｍ²以上であれば、酸化膜耐圧の劣化が回避できることが分かる。しかし、酸素析出物密度が高すぎることによって、過剰析出による強度低下も懸念されるので、その上限は５×１０⁶個／ｍ²にする。
【００３１】
次に、表１に示すサンプル水準を用いて、評価熱処理後の酸素析出物密度とDZ層の厚さ（以下、「DZ厚」という）を測定した。具体的には、Ｘ高温プロセス、またはＹ低温プロセスを施したのち、酸素析出物全てを観察しやすいように1000℃×16hrの熱処理を酸化性ガス(100%)雰囲気で施した。熱処理後のサンプルを２分割し、選択エッチングを行い、ウェーハ断面を光学顕微鏡で観察し、酸素析出物密度とDZ厚を測定した。
【００３２】
図３は、実施例１のサンプル水準による評価熱処理後の酸素析出物密度を示す図である。前記図２に示すように、Ni故意汚染に対しても、酸素析出物密度が１×10⁴個/cm²以上であればゲッタリング効果が発揮できるので、本発明例Ａ〜Ｄ（No.１〜８）は、Ｘ高温プロセス、Ｙ低温プロセスのいずれであっても、１×10⁵個/cm²を超える酸素析出物が形成されており、十分なゲッタリング効果が期待できることが分かる。これに対し、比較例Ｅ、Ｆ（No.９〜12）およびＩ（No.17、18）では、炭素が添加されていない、あるいは炭素濃度が低いことから酸素析出物密度は１×10⁴個/cm²以下となり、十分なゲッタリング効果が期待できない。比較例Ｇ、Ｈ（No.13〜16）およびＪ（No.19、20）では、DZ処理が施されていない、あるいは炭素濃度が高すぎることから、５×10⁶個/cm²を超える酸素析出物が形成されており、過剰析出によりウェーハ強度の低下を起こす可能性が高い。
【００３３】
図４は、実施例１のサンプル水準による評価熱処理後のDZ層の厚さ（単に、「DZ厚」という）を示す図である。デバイスの活性領域となる表面近傍のDZ厚は、デバイスの構造にもよるが、少なくともウェーハ表面から10μm程度はデバイスの活性領域として使用されることから、その領域に欠陥を存在させないことが必要である。
【００３４】
図４から明らかなように、本発明例Ａ〜Ｄは、Ｘ高温プロセス、Ｙ低温プロセスのいずれであっても、DZ厚は20μm以上と良好である。これに対し、比較例Ｅ、ＦおよびＩは、DZ厚50μm以上確保できるが、前記図３に示すように炭素が添加されていない、若しくは炭素濃度不足から酸素析出物密度が確保できず、ゲッタリング効果が期待できない。比較例Ｇ、Ｈは、DZ処理が施されていないことから、DZ厚が10μm程度、若しくはそれ未満と狭く、デバイス特性へ悪影響を与える可能性がある。
【００３５】
したがって、本発明で規定する範囲においてのみ、酸素析出不足によるゲッタリング能力の低下や過剰析出によるウェーハ強度の低下などのない程良い酸素析出物密度に制御することが可能であり、また、デバイス活性領域の欠陥を低減・消滅させたシリコンウェーハを製造することができる。
（実施例２）
ＣＺ法により引き上げられたｐ型<100>で、酸素濃度を11×10¹⁷atoms/cm³〜18×10¹⁷atoms/cm³の範囲で変動させ、炭素濃度を２×10¹⁶atoms/cm³の一定で、比抵抗10Ω・cmのシリコンウェーハを作製した。高温熱処理は、酸素ガスを３％含有させた窒素ガス雰囲気で、1000℃x1hrと1200℃x1hrで実施した。表２に、作製したウェーハのサンプル水準を示す。
【００３６】
【表２】

実施例２では、各サンプルウェーハにＹ低温プロセスによる評価熱処理を施したのち、ウェーハ中の酸素析出物全てを観察しやすいように、1000℃×16hrの熱処理を酸化性ガス(100%)雰囲気で施した。低温熱処理後の各サンプルを２分割し、選択エッチングを行い、ウェーハ断面を光学顕微鏡で観察し、酸素析出物密度とDZ厚を測定した。
【００３７】
図５は、実施例２のサンプル水準による評価熱処理後の酸素析出物密度を示す図である。図６は、実施例２のサンプル水準による評価熱処理後のDZ厚を示す図である。両図から明らかなように、本発明例Ｋ、Ｌ（No.21、22）については、１×10⁴個/cm²以上の酸素析出物が形成されており、十分なゲッタリング効果が期待できると同時に、DZ厚に関しても20μm以上が確保されており良好である。
【００３８】
これに対し、比較例Ｍ（No.23）は、酸素析出物密度が１×10⁴個/cm²以下と酸素析出物密度が低く、十分なゲッタリング効果が期待できない。また、比較例Ｎ、Ｏ、Ｐ（No.24〜26）に関しては、十分な酸素析出物密度はあるものの、DZ厚が10μm未満と狭くデバイス特性に悪影響を及ぼす恐れがある。
【００３９】
上述の実施例１、２でのDZ処理時のガス雰囲気は、全て、酸素と窒素ガスの混合ガス雰囲気で行ったものであるが、この混合ガスを水素ガスに変えて行った場合には、酸素析出物密度についてはほぼ同程度の結果が得られ、DZ層内のgrown-in欠陥の消滅はより顕著に見られることを確認している。
【００４０】
【発明の効果】
本発明のシリコンウェーハの製造方法によれば、ＣＺ法により単結晶を引き上げる際に、酸素濃度および炭素濃度を制御することによって、ＤＺ処理後にＩＧ処理を施さなくとも、デバイス製造工程において酸素析出物密度を確保することができ、十分なゲッタリング効果を発揮することができる。しかも、ＩＧ処理工程が不要となるため、生産性が向上し、低コスト化が計れる。また、得られたウェーハは、エピタキシャルウェーハとして用いても、エピタキシャル層形成前に、既にウェーハ表面にＤＺ層が形成されているため、エピタキシャル層に欠陥を発生させることがなく、さらに、デバイス製造工程において同等のゲッタリング効果を発揮する。
【図面の簡単な説明】
【図１】デバイス製造工程を想定した評価熱処理の処理パターン図である。
【図２】 Ni故意汚染を行ったシリコンウェーハの酸素析出物密度と酸化膜耐圧良品率の関係を示す図である。
【図３】実施例１のサンプル水準による評価熱処理後の酸素析出物密度を示す図である。
【図４】実施例１のサンプル水準による評価熱処理後のＤＺ厚を示す図である。
【図５】実施例２のサンプル水準による評価熱処理後の酸素析出物密度を示す図である。
【図６】実施例２のサンプル水準による評価熱処理後のＤＺ厚を示す図である。[0001]
[Industrial application fields]
This invention relates to a method of manufacturing a silicon-way wafer used as a semiconductor element substrate, and more particularly, to reduce crystal defects adversely affect the wafer surface and near-surface on the device characteristics, in the device manufacturing process, degradation of transmission quality to a method of manufacturing; (BULK MICRO DEFECT BMD) can to form in the wafer silicon-way Ha heavy metals required oxygen precipitates for gettering is.
[0002]
[Prior art]
In a semiconductor device manufacturing process, contamination by heavy metals such as Fe, Ni, and Cu is likely to occur in a high-temperature process typified by D-RAM. Such heavy metal contamination forms contamination defects on and near the surface of the silicon wafer, thereby deteriorating various device characteristics and thus reducing the product yield. For this reason, it is necessary to remove the heavy metal, which is a source of contamination, from the wafer surface and the vicinity of the surface, which are the device active regions. Therefore, a low temperature heat treatment is performed on the wafer before the device manufacturing process to grow oxygen precipitate nuclei existing inside and form oxygen precipitates for gettering heavy metals (hereinafter simply referred to as “IG process”). ) Is done.
[0003]
Further, when manufacturing highly integrated devices, further higher quality is required on the wafer surface and in the vicinity of the surface. Correspondingly, a silicon wafer is subjected to a high-temperature heat treatment exceeding 1000 ° C. to diffuse out-diffusion of oxygen on the wafer surface and in the vicinity of the surface, thereby removing a crystal defect due to oxygen (hereinafter referred to as “DZ”). Forming a "layer").
[0004]
Conventionally, in a high-temperature device manufacturing process having a buried diffusion heat treatment, a high-temperature heat treatment of 1120 ° C. to 1220 ° C. is performed on a silicon wafer. For this reason, since it is possible to form a DZ layer on the surface of the wafer and in the vicinity of the surface, it was not necessary to form the DZ layer before the device manufacturing process. However, in recent device manufacturing processes, a high-energy ion implantation process has been introduced, and the heat treatment temperature has been lowered, making it difficult to form the DZ layer. It has become necessary to form layers.
[0005]
Usually, since a silicon wafer is produced from a single crystal produced by the CZ method, a large number of oxygen precipitation nuclei introduced during the growth exist inside the silicon wafer. The oxygen precipitation nuclei grow when subjected to low-temperature heat treatment, and are manifested as oxygen precipitates, thereby exhibiting the function of gettering heavy metals that are the contamination source of the wafer.
[0006]
By the way, when high temperature heat treatment (hereinafter referred to as “DZ treatment”) for forming a DZ layer on a silicon wafer is performed, oxygen precipitate nuclei existing inside are reduced and disappear. For this reason, when the DZ treatment is performed, there is a problem that the density of oxygen precipitates is lowered and the gettering ability in the device manufacturing process becomes poor.
[0007]
In order to solve such a problem, a silicon wafer before the device manufacturing process is subjected to a two-stage heat treatment of DZ treatment and so-called IG treatment for growing oxygen precipitation nuclei (hereinafter referred to as “DZ-IG treatment”). ) Is done. As a specific process, a DZ process is performed on the wafer in the first stage, oxygen on the surface and in the vicinity of the surface is diffused outwardly to remove crystal defects caused by oxygen, and a DZ layer is formed. Next, as a second stage, the wafer is subjected to IG treatment to grow oxygen precipitate nuclei existing inside to form an oxygen precipitate serving as a gettering source.
[0008]
However, even in this DZ-IG processing method, the first stage DZ processing temperature of the silicon wafer is high, so that the oxygen precipitation nuclei existing inside the silicon wafer shrink and disappear. For this reason, even if the second stage IG treatment is performed, the density of oxygen precipitates formed inside the wafer is low, and in order to grow a high density oxygen precipitate, a long time IG treatment must be performed. There is a problem of not becoming.
[0009]
On the other hand, device users are demanding to manufacture high-quality silicon wafers at low cost because of the strict demand for cost reduction at the same time as improving the quality of silicon wafers. For this reason, as described above, applying IG processing for a long time after DZ processing increases the number of processing steps and raises production costs, and cannot be adopted because it goes against user requests.
[0010]
On the other hand, since epitaxial wafers on the surface where devices are manufactured do not have oxygen-induced defects or grown-in defects (including COP) introduced during silicon single crystal growth, epitaxial wafers such as B and As / Sb It can be used as a silicon wafer containing a high concentration of silicon, etc., and has come to be used for high-performance devices such as MPU and flash memory, as well as high-performance power devices such as MOS, FET, and IGBT. .
[0011]
However, when there are oxygen-induced defects and grown-in defects (including COP) on the silicon wafer surface itself used as an epitaxial wafer, secondary defects are formed in the epitaxial layer with these defects as nuclei during epitaxial growth. There is a problem of deteriorating device characteristics.
[0012]
Further, the heat treatment in the recent high integration / high density device manufacturing process is being lowered in temperature, and the epitaxial wafer is also subjected to IG treatment in order to prevent contamination and crystal defects in the device process. However, since the epitaxial growth temperature is performed at a high temperature, oxygen precipitate nuclei inside the wafer are reduced and disappeared, and oxygen precipitates formed by IG processing are reduced, resulting in a decrease in gettering ability in the device manufacturing process. There is.
[0013]
[Problems to be solved by the invention]
The present invention has been made in view of the above-described problems, and forms a DZ layer on the surface and in the vicinity of the surface of the silicon wafer without subjecting it to IG treatment. In the device manufacturing process, the gettering ability of heavy metals that are contamination sources An object of the present invention is to provide an excellent silicon wafer and a method for manufacturing the same.
[0014]
[Means for Solving the Problems]
As a result of intensive research aimed at providing a silicon wafer having sufficient gettering capability in a device manufacturing process without performing IG processing, the present inventors have found that oxygen precipitation nuclei introduced into a silicon single crystal are The oxygen concentration increases as the oxygen concentration increases, and the mechanism is unknown. However, the oxygen precipitate density increases as the carbon concentration increases.
[0015]
However, even if only the carbon concentration of the silicon wafer is increased, if the oxygen concentration does not satisfy the predetermined concentration range, the desired oxygen precipitates may not be obtained even if low temperature heat treatment is performed in the device manufacturing process. I understood.
[0016]
In other words, by intentionally introducing and adjusting the oxygen concentration and carbon concentration in the silicon wafer and controlling each within a predetermined concentration range, even if the silicon wafer is subjected to high-temperature heat treatment of DZ processing, the subsequent device manufacturing process It was found that oxygen precipitation nuclei grow and oxygen precipitates are sufficiently formed by the low-temperature heat treatment at 1, and gettering heavy metals that are contamination sources of wafers.
[0017]
The present invention has been completed on the basis of the above findings, and the gist thereof is the following method for manufacturing a silicon wafer.
That is, silicon whose oxygen concentration is controlled in the range of 11 × 10 ^{17 to} 17 × 10 ¹⁷ atoms / cm ³ (OLD ASTM) and carbon concentration in the range of 1 × 10 ¹⁶ to 15 × 10 ¹⁶ atoms / cm ³ (NEW ASTM). the wafer inert gas atmosphere, or to facilities heat treatment of the inert gas and a mixed gas atmosphere of an oxidizing gas or 1 hour to 10 hours at a temperature of 1100 ° C. ~ 1350 ° C. in a hydrogen gas or a hydrogen-containing gas atmosphere, the device 1 hour at a temperature of 900 ° C., 2 hours at a temperature of 700 ° C., 1 hour at a temperature of 1000 ° C., 1 hour at a temperature of 800 ° C., 1 hour at a temperature of 600 ° C., and 1 at a temperature of 700 ° C. When a heat treatment is performed for a time, oxygen precipitates of 1 × 10 ⁴ pieces / cm ^{2 to} 5 × 10 ⁶ pieces / cm ² are formed therein . It is a manufacturing method.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
The silicon wafer targeted by the present invention is not subjected to IG treatment before the device manufacturing process, but is subjected to high-temperature heat treatment of DZ treatment by controlling the oxygen concentration and carbon concentration in the silicon wafer within a predetermined concentration range. Despite formation of a DZ layer on the surface, oxygen precipitates of 1 × 10 ⁴ pieces / cm ^{2 to} 5 × 10 ⁶ pieces / cm ² are formed when subjected to low-temperature heat treatment in the device manufacturing process. It is a silicon wafer characterized by being made.
[0020]
As described above, in the present invention, after the high temperature heat treatment such as the DZ treatment, the IG treatment is not performed at all, so that a low-cost silicon wafer can be manufactured.
[0021]
When the silicon wafer targeted by the present invention is heat-treated at a temperature of 500 ° C. to 1000 ° C. for 1 hour to 24 hours, specifically, a temperature of 900 ° C. for 1 hour and a temperature of 700 ° C. time 1 hour at a temperature of 1000 ° C., 1 hour at a temperature of 800 ° C., 1 hour at a temperature of 600 ° C., and when subjected to heat treatment for 1 hour at a temperature of 700 ° C., 1 × 10 ⁴ cells inside / This is a silicon wafer on which oxygen precipitates of cm ² or more are formed, which means that oxygen precipitates sufficient to exhibit the function of gettering are formed in the device process of low-temperature heat treatment. silico the case, a silicon wafer covered by the present invention is not in any way limited to the use of low-temperature heat treatment of the device process, the present invention in the device step of high temperature heat treatment including low-temperature heat treatment to target When using wafers also, 1 × 10 ⁴ cells in the wafer / cm ² or more oxygen precipitates are formed, is intended to exhibit sufficient gettering capability.
On the other hand, the oxygen precipitate density is too high, since the strength decrease due to excessive precipitation is concerned, the upper limit to 5 × 10 ⁶ cells / m ^2.
[0022]
In the manufacturing method of the present invention, the silicon wafer is heat-treated at a high temperature of 1100 ° C. to 1350 ° C. in order to reduce or eliminate defects and form a DZ layer. In particular, heat treatment at a high temperature of 1280 ° C. to 1350 ° C. is desirable because grown-in defects near the wafer surface can be reduced or eliminated.
[0023]
The heat treatment time at this time needs to ensure 1 hour-10 hours. If the time is less than 1 hour, the formation of the DZ layer is insufficient on the wafer surface. If the time is longer than 10 hours, the processing temperature is very high, and the wafer may be softened and deformed.
[0024]
In the manufacturing method of the present invention, in order to protect the wafer surface state, the atmosphere during the heat treatment is an inert gas (argon gas, nitrogen gas) atmosphere or a mixed gas atmosphere of an inert gas and an oxidizing gas (oxygen gas). It intends line. However, when only the inert gas to a high temperature heat treatment, because there is a possibility that the wafer surface condition worsens, it is particularly desirable to treat a mixed gas atmosphere by adding a small amount of oxidizing gas in the inert gas. In consideration of disappearance of grown-in defects, it is desirable to perform heat treatment in an atmosphere of hydrogen gas or hydrogen-containing gas.
[0025]
【Example】
The effect which the silicon wafer obtained with the manufacturing method of this invention exhibits in a device manufacturing process is demonstrated based on an Example. For this reason, in this example, the evaluation heat treatment assuming that the device manufacturing process is processed was applied to the silicon wafer, and then the characteristics were measured.
[0026]
FIG. 1 is a diagram showing a processing pattern of evaluation heat treatment assuming a device manufacturing process. As shown in FIG. 1, the evaluation heat treatment includes [X]; a high temperature device manufacturing process including heat treatment of 1100 ° C. or higher (hereinafter simply referred to as “X high temperature process”), and [Y]: heat treatment of less than 1100 ° C. It can be distinguished from the low temperature device manufacturing process (hereinafter referred to as “Y low temperature process”).
(Example 1)
P-type <100> pulled by the CZ method, oxygen concentration is constant at 14 × 10 ¹⁷ atoms / cm ^3, and carbon concentration is 1 × 10 ¹⁶ atoms / cm ^{3 to} 16 × 10 ¹⁶ atoms / cm ³ A silicon wafer having a specific resistance of 10 Ω · cm was produced by varying the range.
[0027]
As high-temperature heat treatment at this time, DZ treatment of 1100 ° C. to 1350 ° C. × 1 hr was performed in a nitrogen gas atmosphere containing 3% of oxygen gas. However, high temperature heat treatment was not performed in some of the comparative examples (Nos. 13 to 16). Table 1 shows the conditions of the sample level of the produced silicon wafer.
[0028]
[Table 1]

First, the density of oxygen precipitates in the wafer, which is necessary to exhibit the function of gettering heavy metals that are contamination sources of silicon wafers, was confirmed. Therefore, the relationship between the oxygen precipitate density of silicon wafers that were intentionally contaminated with Ni and the rate of non-defective oxide film was investigated. The silicon wafer used for Ni deliberate contamination is a sample level C wafer, and an oxygen precipitation heat treatment of 700 ° C. × 1 to 8 hours is added to vary the oxygen precipitate density. X high temperature process. After the evaluation heat treatment, intentional contamination with a Ni contamination concentration of 1 × 10 ¹¹ atoms / cm ² was performed, and after drive-in heat treatment, a MOS was fabricated on the wafer surface and the yield rate of the oxide film withstand voltage was measured.
[0029]
FIG. 2 is a graph showing the relationship between the oxygen precipitate density of a silicon wafer subjected to Ni intentional contamination and the oxide film withstand voltage non-defective rate. As is apparent from the figure, when the density of oxygen precipitates is 1 × 10 ⁴ pieces / cm ² or less, the breakdown voltage of the oxide film is deteriorated, and the yield rate is significantly reduced.
[0030]
The cause of this deterioration is that, because the density of oxygen precipitates is small, all Ni cannot be gettered by oxygen precipitates, and Ni silicide is formed on the wafer surface. From the results of FIG. 2, it can be seen that even with this Ni intentional contamination, if the oxygen precipitate density is 1 × 10 ⁴ pieces / cm ² or more, deterioration of the oxide film breakdown voltage can be avoided. However, by the oxygen precipitate density is too high, since the strength decrease due to excessive precipitation is concerned, the upper limit you to 5 × 10 ⁶ cells / m ^2.
[0031]
Next, using the sample levels shown in Table 1, the oxygen precipitate density after the evaluation heat treatment and the thickness of the DZ layer (hereinafter referred to as “DZ thickness”) were measured. Specifically, after performing the X high temperature process or the Y low temperature process, a heat treatment of 1000 ° C. × 16 hr was performed in an oxidizing gas (100%) atmosphere so that all the oxygen precipitates could be easily observed. The heat-treated sample was divided into two parts, selective etching was performed, the wafer cross section was observed with an optical microscope, and oxygen precipitate density and DZ thickness were measured.
[0032]
FIG. 3 is a graph showing the oxygen precipitate density after the evaluation heat treatment according to the sample level of Example 1. As shown in FIG. 2, since the gettering effect can be exhibited even when Ni is intentionally contaminated with an oxygen precipitate density of 1 × 10 ⁴ pieces / cm ² or more, Examples A to D (No. In 1 to 8), it is understood that oxygen precipitates exceeding 1 × 10 ⁵ pieces / cm ² are formed in any of the X high temperature process and the Y low temperature process, and a sufficient gettering effect can be expected. On the other hand, in Comparative Examples E, F (Nos. 9 to 12) and I (Nos. 17 and 18), the oxygen precipitate density was 1 × 10 ⁴ because no carbon was added or the carbon concentration was low. No more than gettering / cm ² and sufficient gettering effect cannot be expected In Comparative Examples G, H (Nos. 13 to 16) and J (Nos. 19 and 20), the DZ treatment is not performed or the carbon concentration is too high, and thus exceeds 5 × 10 ⁶ pieces / cm ² . Oxygen precipitates are formed, and there is a high possibility that the wafer strength will decrease due to excessive precipitation.
[0033]
FIG. 4 is a diagram showing the thickness of the DZ layer (simply referred to as “DZ thickness”) after the evaluation heat treatment according to the sample level of Example 1. The DZ thickness near the surface that becomes the active region of the device depends on the structure of the device, but at least about 10 μm from the wafer surface is used as the active region of the device, so there should be no defects in that region. is there.
[0034]
As is clear from FIG. 4, the inventive examples A to D have a good DZ thickness of 20 μm or more in both the X high temperature process and the Y low temperature process. In contrast, Comparative Examples E, F, and I can secure a DZ thickness of 50 μm or more, but as shown in FIG. 3, no carbon is added or oxygen precipitate density cannot be ensured due to insufficient carbon concentration. The ring effect cannot be expected. Since Comparative Examples G and H are not subjected to DZ treatment, the DZ thickness is as narrow as about 10 μm or less, which may adversely affect device characteristics.
[0035]
Therefore, it is possible to control the oxygen precipitate density so as not to cause a decrease in gettering ability due to insufficient oxygen precipitation or a decrease in wafer strength due to excessive precipitation only within the range specified in the present invention. A silicon wafer in which the defects in the region are reduced and eliminated can be manufactured.
(Example 2)
With p-type <100> pulled by the CZ method, the oxygen concentration is varied in the range of 11 × 10 ¹⁷ atoms / cm ³ to 18 × 10 ¹⁷ atoms / cm ³ , and the carbon concentration is 2 × 10 ¹⁶ atoms / cm ^3. A silicon wafer with a specific resistance of 10 Ω · cm was prepared. The high temperature heat treatment was performed at 1000 ° C. × 1 hr and 1200 ° C. × 1 hr in a nitrogen gas atmosphere containing 3% oxygen gas. Table 2 shows the sample level of the manufactured wafer.
[0036]
[Table 2]

In Example 2, after each sample wafer was subjected to an evaluation heat treatment by the Y low temperature process, a heat treatment of 1000 ° C. × 16 hr was performed in an oxidizing gas (100%) atmosphere so that all oxygen precipitates in the wafer could be easily observed. gave. Each sample after the low-temperature heat treatment was divided into two, subjected to selective etching, the wafer cross section was observed with an optical microscope, and the oxygen precipitate density and the DZ thickness were measured.
[0037]
FIG. 5 is a graph showing the oxygen precipitate density after the evaluation heat treatment according to the sample level of Example 2. 6 is a diagram showing the DZ thickness after the evaluation heat treatment according to the sample level of Example 2. FIG. As is clear from both figures, in the inventive examples K and L (Nos. 21 and 22), oxygen precipitates of 1 × 10 ⁴ pieces / cm ² or more are formed, and a sufficient gettering effect is expected. At the same time, the thickness of DZ is more than 20μm, which is good.
[0038]
On the other hand, in Comparative Example M (No. 23), the oxygen precipitate density is 1 × 10 ⁴ pieces / cm ² or less and the oxygen precipitate density is low, and a sufficient gettering effect cannot be expected. Further, regarding Comparative Examples N, O, and P (Nos. 24-26), although there is a sufficient oxygen precipitate density, the DZ thickness is as narrow as less than 10 μm, which may adversely affect device characteristics.
[0039]
The gas atmosphere at the time of DZ treatment in Examples 1 and 2 was all performed in a mixed gas atmosphere of oxygen and nitrogen gas, but when this mixed gas was changed to hydrogen gas, As for the oxygen precipitate density, almost the same results were obtained, and it was confirmed that the disappearance of grown-in defects in the DZ layer was more noticeable.
[0040]
【The invention's effect】
According to the manufacturing method of the silicon-way Ha of the invention, when pulling a single crystal by the CZ method, by controlling the oxygen concentration and the carbon concentration, without subjected to IG treatment after DZ process, oxygen precipitation in the device production process The object density can be secured and a sufficient gettering effect can be exhibited. In addition, since the IG treatment process is not required, productivity is improved and costs can be reduced. In addition, even if the obtained wafer is used as an epitaxial wafer, since the DZ layer is already formed on the wafer surface before the epitaxial layer is formed, no defects are generated in the epitaxial layer. Exhibits the same gettering effect.
[Brief description of the drawings]
FIG. 1 is a process pattern diagram of an evaluation heat treatment assuming a device manufacturing process.
FIG. 2 is a graph showing the relationship between the density of oxygen precipitates of a silicon wafer subjected to intentional contamination of Ni and the rate of non-defective oxide film.
3 is a graph showing the density of oxygen precipitates after evaluation heat treatment according to the sample level of Example 1. FIG.
4 is a diagram showing the DZ thickness after evaluation heat treatment according to the sample level of Example 1. FIG.
5 is a graph showing oxygen precipitate density after evaluation heat treatment according to the sample level of Example 2. FIG.
6 is a diagram showing the DZ thickness after evaluation heat treatment according to the sample level of Example 2. FIG.

Claims

A silicon wafer in which the oxygen concentration is controlled in the range of 11 × 10 ^{17 to} 17 × 10 ¹⁷ atoms / cm ³ (OLD ASTM) and the carbon concentration is in the range of 1 × 10 ¹⁶ to 15 × 10 ¹⁶ atoms / cm ³ (NEW ASTM). and facilities for heat treatment of 1 hour to 10 hours at a temperature of 1100 ° C. ~ 1350 ° C. in a mixed gas atmosphere or a hydrogen gas or a hydrogen-containing gas atmosphere, the inert gas atmosphere, or an inert gas and oxidizing gas, the device manufacturing process 1 hour at a temperature of 900 ° C, 2 hours at a temperature of 700 ° C, 1 hour at a temperature of 1000 ° C, 1 hour at a temperature of 800 ° C, 1 hour at a temperature of 600 ° C, and 1 hour at a temperature of 700 ° C A method for producing a silicon wafer, characterized in that, when heat treatment is performed , oxygen precipitates of 1 × 10 ⁴ pieces / cm ^{2 to} 5 × 10 ⁶ pieces / cm ² are formed therein .