JP4153263B2

JP4153263B2 - Signal processing circuit and ultrasonic diagnostic apparatus

Info

Publication number: JP4153263B2
Application number: JP2002241910A
Authority: JP
Inventors: 剛望月
Original assignee: Aloka Co Ltd
Current assignee: Hitachi Ltd
Priority date: 2002-08-22
Filing date: 2002-08-22
Publication date: 2008-09-24
Anticipated expiration: 2022-08-22
Also published as: JP2004073735A

Description

【０００１】
【発明の属する技術分野】
本発明は、データ列から最大値又は最小値を抽出する信号処理回路、及びその信号処理回路を用いた超音波診断装置に関する。
【０００２】
【従来の技術】
従来より、種々のフィルタが、観測された時系列データから不要なノイズや信号を除去するために用いられている。平滑化フィルタは最も代表的なものであり、非常に多くの場合に使用されている。この平滑化フィルタは、データ列に沿ってウィンドウを移動させつつ、そのウィンドウ内のデータの平均値を順次出力するものである。
【０００３】
平滑化フィルタは線形型フィルタの代表例である。平滑化フィルタは優れた特性を有するが、急激に変化する信号部位を抽出したい場合には、その信号波形を大きく変形させる点で好ましくない。このような急峻に変化するエッジ部分での信号波形の変形を抑えつつ、不要な信号を除去する特性を有するフィルタとして、非線形フィルタであるモルフォロジーフィルタが注目されている。モルフォロジーフィルタでは、例えば、入力信号の波形が上に凸の部分に対しては、その基本的な波形を変化させない一方で、下に凹んだ信号部分に対しては埋めてふたをしてしまう特性を有したクロージングフィルタ（Closing Filter）が考案されている。また逆の特性を有したモルフォロジーフィルタとしてオープニングフィルタ（Opening Filter）が考案されており、このフィルタは、入力信号の波形が下に凹んだ部分に対しては、その基本的な波形を変化させない一方で、上に凸の信号部分に対しては削ってしまう特性を有する。
【０００４】
クロージングフィルタ、オープニングフィルタは最大値抽出回路及び最小値抽出回路を組み合わせて構成することが可能である。ここで最大値抽出回路は、入力データ列に沿ってウィンドウを移動させ、そのウィンドウ内の最大値を順次出力するものであり、一方、最小値抽出回路は、入力データ列に沿ってウィンドウを移動させ、そのウィンドウ内の最小値を順次出力するものである。図４はクロージングフィルタの概略構成を示すブロック図である。クロージングフィルタ１００は、入力データ列を入力される最大値抽出回路１０２と、当該最大値抽出回路の出力データ列を入力される最小値抽出回路１０４とから構成される。一方、オープニングフィルタは、最大値抽出回路及び最小値抽出回路の接続順序をクロージングフィルタとは逆にして構成される。これらクロージングフィルタ、オープニングフィルタの特性は、ウィンドウのサイズを変えることにより大きく変化させることができる。
【０００５】
図５は、従来の第１の最大値抽出回路の模式的な構成図である。この回路は、ウィンドウのサイズに応じた数のデータを保持できるシフトレジスタ１１０と複数の比較器１１２とから構成される。シフトレジスタ１１０は、それぞれ１データを記憶可能な「ビット」と称する記憶回路が多段に接続されて構成され、シフトレジスタ１１０に順次入力されたデータは、クロックに同期して各ビットを順に一方向（図５において右方向）へ転送される。
【０００６】
シフトレジスタに記憶されたデータは各ビットそれぞれから読み出すことが可能である。一群の比較器１１２はシフトレジスタ１１０の各ビットから一斉に読み出された複数のデータの中から、トーナメント方式で最大値を検出して出力する。つまり、１段目の比較器１１２-1はシフトレジスタ１１０の隣接する２ビットごとに１つずつ設けられ、当該２ビットに保持されたデータを読み出し、それらのデータ値を比較して、いずれか値の大きなデータを出力する。２段目の比較器１１２-2は２つの１段目比較器１１２-1から出力されたデータを比較して、いずれか大きな値を出力する。このように比較器群の各段で順次、大きな値が選択され、最終的に残される１つの値が最大値である。シフトレジスタ１１０にデータが入力されるごとに、比較器群での最大値検出処理が行われ、フィルタ出力端子から出力される。
【０００７】
例えば、ウィンドウが２^k個のデータからなる場合には、比較器１１２はｋ段のトーナメント構成に組まれ、合計で２^k−１個必要となる。
【０００８】
図６は、従来の第２の最大値抽出回路の模式的な構成図である。この回路は、ウィンドウのサイズに応じた数の最大値記憶回路１２０、これら最大値記憶回路１２０の出力を選択する選択回路１２２、及び最大値記憶回路１２０のリセットと選択回路の切り替えとを制御する制御回路１２４から構成される。図７は、最大値記憶回路１２０のブロック構成図である。最大値記憶回路１２０は比較器１３０とシフトレジスタ１３２とから構成される。シフトレジスタ１３２は１段構成であり、比較器１３０の出力データを保持し、１クロック後に出力する遅延回路として機能する。比較器１３０は、最大値記憶回路１２０へ各クロックごとに入力されるデータと、シフトレジスタ１３２から出力されるデータとを入力され、それらの大小を比較し、比較結果としてそれら２つの入力データのいずれか大きい方を保持すると共に、これを出力する。この構成により、比較器１３０に保持される内容は、前回リセットされた後に入力されたデータのうちの最大値で漸次更新されると共に、その最大値が最大値記憶回路１２０から出力される。
【０００９】
制御回路１２４は、各最大値記憶回路１２０を、ウィンドウを構成する数のデータが入力される時間間隔でリセットする。このリセット周期は、各最大値記憶回路１２０に対し、互いに１クロックずつずらして設定され、制御回路１２４はリセット直前の最大値記憶回路１２０の出力データを選択して出力するように選択回路１２２を制御する。これにより、１データずつずれた各ウィンドウ内での最大値が順次出力される。
【００１０】
以上、最大値抽出回路の従来構成を説明したが、比較器１１２，１３０が２つの入力データのうちいずれか小さい方を出力するように構成すれば、それぞれ最小値抽出回路が得られる。
【００１１】
【発明が解決しようとする課題】
上述の従来の第１の最大値（又は最小値）抽出回路は、ウィンドウを構成するデータ個数とほぼ同じ数の比較器１１２を必要とし、また第２の最大値（又は最小値）抽出回路は、ウィンドウを構成するデータ個数と同じ数の最大値記憶回路１２０（又は最小値記憶回路）を必要とし、いずれも回路規模がウィンドウサイズと共に大きくなるという問題があった。また第１の従来回路では、シフトレジスタ１１０への１入出力クロックに同期して、比較器群によるｋ段の比較演算を行う必要がある。そのため比較器群は、シフトレジスタの駆動クロックのｋ倍のクロックで動作されることとなるという問題があった。
【００１２】
また、超音波診断装置も、その信号処理フィルタに上述の従来の最大値（又は最小値）抽出回路を採用することにより、装置が大規模化するという問題があった。
【００１３】
本発明は上記問題点を解決するためになされたもので、小さな規模の回路で最大値又は最小値を抽出可能な信号処理回路、及び当該信号処理回路を用いることにより小型化、低コスト化される超音波診断装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明に係る信号処理回路は、所定の選択条件に従って動作する段階的に接続されたｎ段（ｎは２以上の整数である）の比較部を有し、第１段比較部は、現在の入力データとそれよりも１つ前の入力データとの大小を比較して、いずれか一方を選択データとして出力し、第ｋ段比較部（ｋは２≦ｋ≦ｎなる整数である）は、第（ｋ−１）段比較部から出力された選択データとそれよりも２^k-1個前の選択データとを比較して、いずれか一方を選択データとして出力し、前記ｎ段の比較部は、それら全体として、前記第１段比較部に順次入力された２ⁿ個のデータ中の最大値又は最小値を抽出する。
【００１５】
本発明の好適な態様の信号処理回路においては、前記選択条件が、比較される２つのデータのうち大きい方を選択することであり、これにより前記ｎ段の比較部は、前記第１段比較部に順次入力された２ⁿ個のデータ中の最大値を抽出する。
【００１６】
この最大値を抽出する態様に即して述べれば、本発明の信号処理装置は、２ⁿ個のデータ中の最大値の抽出をｎ個の比較部で行うことができる。すなわち最大値の探索範囲であるウィンドウの幅が２ⁿである場合には、ｎ個の比較部だけで最大値を抽出することができる。そのことを、ｎ＝３（すなわちウィンドウの幅が８）の場合について、次の表１に示す具体例を用いて説明する。
【００１７】
【表１】

この表において、“ｉ”と記す左から１番目の列は、装置を駆動するクロックのカウントに相当し、時刻を表す。また“Ｄ₀(i)”と記す左から２番目の列はｉ番目のクロックでの１段目の比較部への入力データであり、さらに各々、“Ｄ₁(i)”、“Ｄ₂(i)”、“Ｄ₃(i)”と記す左から３番目、４番目、５番目の列はそれぞれ第１段比較部、第２段比較部、第３段比較部からのｉ番目のクロックでの出力を表している。ウィンドウに含まれるデータは１個ずつ第１段比較部に入力される。ウィンドウがＤ₀(1)〜Ｄ₀(8)（すなわち、表１に示すデータ“30”，“31”，“0”，“33”，“34”，“0”，“0”，“37”）を含む場合、第１段比較部は、Ｄ₀(1)及びＤ₀(2)、Ｄ₀(2)及びＤ₀(3)、…、Ｄ₀(7)及びＤ₀(8)に対し、それぞれ大小比較を行い、いずれか大きい方の値（比較される２つのデータの値が等しい場合にはその値）を選択して、Ｄ₁(2)、Ｄ₁(3)、…、Ｄ₁(7)として“31”，“31”，“33”，“34”，“34”，“0”，“37”を出力する。第２段比較部は、Ｄ₁(2)及びＤ₁(4)、Ｄ₁(3)及びＤ₁(5)、…、Ｄ₁(6)及びＤ₁(8)に対し、それぞれ大小比較を行い、いずれか大きい方の値を選択して、Ｄ₂(4)、Ｄ₂(5)、…、Ｄ₂(8)として“33”，“34”，“34”，“34”，“37”を出力する。ここで、例えばＤ₂(4)はＤ₁(2)及びＤ₁(4)のいずれか大きい方であり、さらにＤ₁(2)はＤ₀(1)及びＤ₀(2)のいずれか大きい方、またＤ₁(4)はＤ₀(3)及びＤ₀(4)のいずれか大きい方であるので、結局、Ｄ₂(4)は４個のデータＤ₀(1)〜Ｄ₀(4)のうちの最大値となる。同様に、Ｄ₂(8)は４個のデータＤ₀(5)〜Ｄ₀(8)のうちの最大値となる。また、第３段比較部は、Ｄ₂(4)及びＤ₂(8)の大小比較を行い、いずれか大きい方の値を選択して、Ｄ₃(8)として“37”を出力する。上述のように、Ｄ₂(4)はＤ₀(1)〜Ｄ₀(4)のうちの最大値であり、Ｄ₂(8)はＤ₀(5)〜Ｄ₀(8)のうちの最大値であるので、結局、第３段比較部から出力されるＤ₃(8)はＤ₀(1)〜Ｄ₀(8)のうちの最大値となる。以上、例示したように２³個のデータを含むウィンドウ内の最大値が、３段に接続された３個の比較部で抽出される。このことから理解されるように、ウィンドウ幅２ⁿのデータ列に対しては、ｎ段の比較部で最大値を抽出することができる。
【００１８】
またウィンドウ幅が２ⁿでなく、２ⁿ＋α（ここでα＜２ⁿ）である場合には、２ⁿ個中の最大値Ｖ₁を前記ｎ段の比較部で求め、残るα個中の最大値Ｖ₂を前記ｎ段の比較部とは別途に設けた付加的な比較部で求め、最後にＶ₁とＶ₂とのいずれか大きい方を選択するように構成される。この付加的な比較部は、周知の最大値抽出回路を用いて構成することもできるし、αを２^m1＋２^m2＋…（ｍ１，ｍ２＜ｎ）の形式に分解し、前記ｎ段の比較部と同様の構成であって、より段数が低い（すなわちｍ１段、ｍ２段、…の）比較部を用いて構成することもできる。
【００１９】
以上、最大値を抽出する信号処理回路を例にその構成を説明したが、最小値を抽出する本発明の他の好適な態様の信号処理回路も同様である。その場合には、前記選択条件が、比較される２つのデータのうち小さい方を選択することであり、これにより前記ｎ段の比較部は、前記第１段比較部に順次入力された２ⁿ個のデータ中の最小値を抽出する。
【００２０】
他の本発明に係る信号処理回路は、前記第ｋ段比較部が、前記第（ｋ−１）段比較部から出力された選択データを２^k-1個分保持して遅延出力するデータ保持手段と、前記第（ｋ−１）段比較部から現在出力された選択データと、前記データ保持手段から遅延出力された２^k-1個前の選択データとの大小を比較する比較器とを有する。
【００２１】
１組の２ⁿ個のデータ中の最大値又は最小値を抽出するだけならば、各段の比較部の出力データは全部は必要ではない。例えば、最大値の抽出に関する上記説明に基づいて述べれば、２ⁿ個のデータＤ₀(ｉ)（ｉ＝１〜２ⁿ）からなるウィンドウＷ(1)中の最大値を求める際に、第ｎ段比較部は第（ｎ−１）段比較部の一連の出力データのうちＤ_n-1(2ⁿ)及びそれより2^n-1クロック前に得られたＤ_n-1(2^n-1)を比較するだけで足りる。最大値の検出に必要なデータを順次、前段へ遡ると、第ｋ段比較部は第（ｋ−１）段比較部の一連の出力データのうち２^k-1−１個おきのデータＤ_k-1(2ⁿ−λ・2^k-1)（λ＝０，１，…，２^n-k）のみを用いている。ここで、ウィンドウを順次ずらし、各ウィンドウ位置で、そのウィンドウに含まれる最大値又は最小値を抽出する場合には、各段の比較部にて必要とされるデータも順次シフトする。例えば、ウィンドウＷ(1)からデータ１個分シフトしたウィンドウＷ(2)、すなわちデータＤ₀(ｉ)（ｉ＝２〜２ⁿ＋１）からなるウィンドウに対する最大値を求める際には、各段の比較部で必要とされるデータもウィンドウＷ(1)に対する処理で必要とされたものから１個ずつずれる。第ｋ段比較部はウィンドウＷ(1)に対してはＤ_k-1(2ⁿ−λ・2^k-1)を用いたが、ウィンドウＷ(2)に対してはＤ_k-1(2ⁿ−λ・2^k-1＋１)を用いる。ここで述べる他の本発明に係る信号処理回路では、各段の比較部が前段比較部から出力されたデータを所定個数の過去分まで保持して遅延出力することで、順次シフトして設定されるウィンドウにおける最大値又は最小値を順次、抽出することができる。具体的には第ｋ段比較部は第（ｋ−１）段比較部から出力されたデータを２^k-1個前のものまで、データ保持手段に保持する。例えば、第（ｋ−１）段比較部から現在出力されたデータをＤ_k-1(ｊ)とすると、その時点でデータ保持手段にはＤ_k-1(ξ)（ξ＝ｊ−2^k-1〜ｊ−１)が保持される。そして第ｋ段比較部は新たに出力されたＤ_k-1(ｊ)と、データ保持手段に保持されたもののうち最も古いＤ_k-1(ｊ−2^k-1)とを比較してＤ_k(ｊ)を出力する一方、Ｄ_k-1(ｊ)をデータ保持手段に格納する。ウィンドウを順次シフトする場合、この段階で最も古いＤ_k-1(ｊ−2^k-1)は不要となるのでデータ保持手段から削除することができる。データ保持手段は例えば、メモリで構成することができる。またウィンドウを順次シフトする場合、データ保持手段に保持されたデータは古いものから順番に使用されるので、データ保持手段は遅延回路で構成することができ、その遅延回路としては例えばシフトレジスタを用いることができる。
【００２２】
さらに他の本発明に係る信号処理回路は、二次元のデータアレイに対して二次元のウィンドウを設定し、その二次元のウィンドウ内の複数のデータの中から、所定の選択条件に従って最大値又は最小値を抽出するものであって、前記ウィンドウ内における各データ列ごとに、データ列を構成する複数のデータを順次入力して、それらの中から最大値又は最小値を抽出し、その抽出されたデータを出力する第１抽出部と、前記第１抽出部によって各データ列ごとに抽出された複数のデータを順次入力して、それらの中から最大値又は最小値を抽出し、その抽出されたデータを出力する第２抽出部とを有し、前記第１抽出部は、段階的に接続されたｎ段（ｎは２以上の整数である）の第１比較部を有し、第１段の第１比較部は、現在の入力データとそれよりも１つ前の入力データとの大小を比較して、いずれか一方を選択データとして出力し、第ｋ段の第１比較部（ｋは２≦ｋ≦ｎなる整数である）は、第（ｋ−１）段の第１比較部から出力された選択データとそれよりも２^k-1個前の選択データとを比較して、いずれか一方を選択データとして出力し、前記ｎ段の第１比較部は、それら全体として、前記第１段の第１比較部に順次入力された複数のデータ中の最大値又は最小値を抽出して、その抽出されたデータを出力し、前記第２抽出部は、段階的に接続されたｍ段（ｍは２以上の整数である）の第２比較部を有し、第１段の第２比較部は、現在の入力データとそれよりも１つ前の入力データとの大小を比較して、いずれか一方を選択データとして出力し、第ｋ段の第２比較部（ｋは２≦ｋ≦ｍなる整数である）は、第（ｋ−１）段の第２比較部から出力された選択データとそれよりも２^k-1個前の選択データとを比較して、いずれか一方を選択データとして出力し、前記ｍ段の比較部は、それら全体として、前記第１段の第２比較部に順次入力された複数のデータ中の最大値又は最小値を抽出する。
【００２３】
本発明に係る超音波診断装置は、超音波の送受波によって得られた受信データ列に対してウィンドウを設定し、前記ウィンドウ内の複数の受信データの中から、最大値又は最小値を抽出して、その抽出された受信データを出力する抽出部と、前記抽出部から順次出力される受信データを用いて超音波画像を生成する画像生成部とを有し、前記抽出部は、所定の選択条件に従って動作する段階的に接続されたｎ段（ｎは２以上の整数である）の比較部を有し、第１段比較部は、現在の入力受信データとそれよりも１つ前の入力受信データとの大小を比較して、いずれか一方を選択受信データとして出力し、第ｋ段比較部（ｋは２≦ｋ≦ｎなる整数である）は、第（ｋ−１）段比較部から出力された選択受信データとそれよりも２^k-1個前の選択受信データとを比較して、いずれか一方を選択受信データとして出力し、前記ｎ段の比較部は、それら全体として、前記第１段比較部に順次入力された２ⁿ個の受信データ中の最大値又は最小値を抽出する。
【００２４】
本発明によれば、一連の受信データに沿って、所定のウィンドウを順次シフトさせて設定する。そして上述の最大値又は最小値を抽出する本発明に係る信号処理回路を用いて各ウィンドウ位置での、そのウィンドウに含まれるデータの最大値又は最小値が抽出され、その抽出値を用いて超音波画像が生成される。
【００２５】
本発明の好適な態様の超音波診断装置においては、前記選択条件が、比較される２つのデータのうち大きい方を選択する条件であり、これにより前記ｎ段の比較部は、前記第１段比較部に順次入力された２ⁿ個のデータ中の最大値を抽出する。また本発明の他の好適な態様の超音波診断装置においては、前記選択条件が、比較される２つのデータのうち小さい方を選択する条件であり、これにより前記ｎ段の比較部は、前記第１段比較部に順次入力された２ⁿ個のデータ中の最小値を抽出する。
【００２６】
他の本発明に係る超音波診断装置は、超音波の送受波によって得られた受信データ列に対して第１ウィンドウを設定し、前記第１ウィンドウ内の複数の受信データの中から、最大値又は最小値の一方を抽出して、その抽出された選択データを出力する第１抽出部と、前記第１抽出部から得られる選択データ列に対して第２ウィンドウを設定し、前記第２ウィンドウ内の複数の選択データの中から、最大値又は最小値の他方を抽出して、その抽出された選択受信データを出力する第２抽出部と、前記第２抽出部から順次出力される選択受信データを用いて超音波画像を生成する画像生成部とを有し、前記第１抽出部は、所定の第１選択条件に従って動作する段階的に接続されたｎ段（ｎは２以上の整数である）の第１比較部を有し、第１段の前記第１比較部は、現在の入力受信データとそれよりも１つ前の入力受信データとの大小を比較して、いずれか一方を選択データとして出力し、第α段の前記第１比較部（αは２≦α≦ｎなる整数である）は、第（α−１）段の前記第１比較部から出力された選択データとそれよりも２^α ^-1個前の選択データとの大小を比較して、いずれか一方を選択データとして出力し、前記第２抽出部は、所定の第２選択条件に従って動作する段階的に接続されたｍ段（ｍは２以上の整数である）の第２比較部を有し、第１段の前記第２比較部は、現在入力された選択データとそれよりも１つ前に入力された選択データとの大小を比較して、いずれか一方を選択データとして出力し、第β段の前記第２比較部（βは２≦β≦ｍなる整数である）は、第（β−１）段の前記第２比較部から出力された選択データとそれより２^β ^-1個前の選択データとの大小を比較して、いずれか一方を選択データとして出力し、前記第１選択条件は、比較される２つのデータのうち大きい方又は小さい方のいずれか一方を選択する条件であり、前記第２選択条件は、比較される２つのデータのうち大きい方又は小さい方のいずれか他方を選択する条件であることである。
【００２７】
本発明によれば、例えば、第１抽出部が一連の受信データに対して順次シフトしてウィンドウ（第１ウィンドウ）を設定し、各ウィンドウ位置にてそのウィンドウに含まれる受信データの最大値を抽出する。一方、第２抽出部は第１抽出部から出力される最大値データの列に対して順次シフトしてウィンドウ（第２ウィンドウ）を設定し、各ウィンドウ位置にてそのウィンドウに含まれる最大値データのうちの最小値を抽出する。すなわち、第１抽出部及び第２抽出部は受信データに対するクロージングフィルタを構成する。また第１抽出部が最小値を抽出し、第２抽出部が最大値を抽出する構成では、それらは受信データに対するオープニングフィルタを構成する。これら第１抽出部、第２抽出部がそれぞれ上述の本発明に係る最大値又は最小値を抽出する信号処理回路により、簡素な構成で実現される。
【００２８】
【発明の実施の形態】
次に、本発明の実施形態について図面を参照して説明する。
【００２９】
図１は、本発明の実施形態である超音波診断装置の概略のブロック構成図である。本装置は、被検体内を三次元表示するものであり、特に血管を三次元表示する機能を有する。
【００３０】
超音波探触子２０は、例えばリニアアレイ型の超音波振動子を有し、その超音波振動子を電子走査（リニア走査、セクタ走査）することによって、走査面が形成される。この走査面を当該面の法線方向へ例えば機械的に走査することによって、三次元空間でのエコーデータが取得される。ここで、超音波探触子２０の機械的な走査は図示しない駆動部によって行われている。
【００３１】
送信器２２は超音波探触子２０に対して送信信号を供給する。振動子アレイを構成する個々の振動子が発する超音波の合成により超音波ビームが形成されるように、送信器２２は各振動子へ位相をずらして励振パルスを供給する。
【００３２】
受信器２４は超音波探触子２０の各振動子から出力された受信信号を整相加算し、被検体の表面から深さ方向に延びる音線に沿った受信信号を出力する。
【００３３】
検波器２６は、受信器２４から出力される受信信号を検波して、ベースバンドの受信信号を抽出する。受信信号は、受信器２４又は検波器２６にてＡＤ（Analog-to-Digital）変換され、検波器２６からは受信信号がデジタルデータとして出力される。
【００３４】
モルフォロジーフィルタ部２８は、検波器２６から入力された受信信号に対し、その時間軸方向に関する一次元のクロージング処理又はオープニング処理を行うモルフォロジーフィルタを備えている。
【００３５】
メモリ部３０は、モルフォロジーフィルタ部２８から音線に沿って出力されるデータを記憶する。メモリ部３０には、超音波探触子２０により走査された三次元空間に対応したデータが格納される。
【００３６】
三次元画像構築部３２は、メモリ部３０に格納された三次元のデータ空間に対して、複数の視線を設定する。そして、各視線に沿ってボリュームレンダリング法などによる三次元画像生成処理を行い、視線ごとに三次元画像の画素値が求められる。
【００３７】
フレームバッファ３４は、三次元画像構築部３２から視線ごとに出力される画素値を順次記憶する。これによりフレームバッファ３４には、一画面分の三次元画像が格納される。
【００３８】
表示部３６は、フレームバッファ３４に格納された画像データを所定の順序・速度で読み出し、画像表示する。
【００３９】
図２はモルフォロジーフィルタ部２８の概略構成を示すブロック図である。モルフォロジーフィルタ５０は、入力された所定幅のデータ列において最大値を検出する最大値演算回路５２と、入力された所定幅のデータ列において最小値を検出する最小値演算回路５４とから構成される。ここでは、最大値演算回路５２の後に最小値演算回路５４を直列接続し、これらの直列接続体がモルフォロジーフィルタ５０を構成する。この構成のモルフォロジーフィルタ５０は、ウィンドウ幅の谷部を埋めるクロージング処理を行う。さらに、モルフォロジーフィルタ部２８は、モルフォロジーフィルタ５０での処理時間に応じた遅延を生じる遅延回路５６及び減算回路５８を備える。
【００４０】
検波器２６から入力されたデータ列は、モルフォロジーフィルタ５０及び遅延回路５６にそれぞれ入力される。そして、減算回路５８は、モルフォロジーフィルタ５０の出力データから、遅延回路５６の出力データを減算し、これをモルフォロジーフィルタ部２８から出力する。
【００４１】
ここで血管内部は血液であり、このほぼ一様な液体からのエコーは非常に微弱である。そのため血管部位での受信信号の波形は急峻に落ち込んで谷部を形成し、その谷部の幅は血管のサイズに対応して比較的狭い。モルフォロジーフィルタ５０のウィンドウ幅をこの谷部の幅に応じて設定することにより、その谷部が埋められた信号がモルフォロジーフィルタ５０から出力される。
【００４２】
遅延回路５６は検波器２６から出力された元の受信信号と、モルフォロジーフィルタ５０の出力信号とを同期させる。しかる後、減算回路５８にて、モルフォロジーフィルタ５０の出力信号から元の受信信号を減算して差分信号を生成することで、その差分信号には血管部位に対応する谷部の信号波形が反転された形で抽出される。すなわち、血管部位にて大きな信号値を有する信号が生成され、これを用いて超音波画像を生成することにより、血管が見やすく表示された画像が得られる。
【００４３】
図３は、最大値演算回路５２又は最小値演算回路５４となる信号処理回路の模式的なブロック構成図である。この信号処理回路は、ウィンドウ幅２ⁿのデータ列中の最大値又は最小値を抽出するものであり、図３に示す例ではｎ＝６である。この信号処理回路は、比較器７０及びシフトレジスタ７２からなる比較部が多段に接続されて構成される。その段数はｎ＝６に対応して６段である。第ｋ段比較部（ｋ＝１〜６）は比較器７０-kとシフトレジスタ７２-kとで構成される。各比較器７０は２個のデータを入力され、それらの大小関係を比較し、いずれか一方のデータを出力する。最大値演算回路５２では各比較器７０は２個の入力データのうち大きい方（２個のデータが同じ値である場合には、その値）を出力する。一方、最小値演算回路５４では各比較器７０は２個の入力データのうち小さい方（２個のデータが同じ値である場合には、その値）を出力する。またシフトレジスタ７２-kは２^k-1段のビットで構成され、入力されるデータを順に２^k-1個保持することができる。シフトレジスタ７２中の最も古いデータは新たなデータの入力に同期して出力され、シフトレジスタ７２の記憶内容は順次更新される。このようにシフトレジスタ７２は入力データ２^k-1個分の遅延を生じる遅延回路として機能する。
【００４４】
以下、当該信号処理回路が最大値演算回路５２を構成する場合を説明する。以下の説明において、ｉは装置のクロックカウントを表す変数である。このクロックカウントは時刻に対応付けられ、以下の説明で“時刻ｉ”は“クロックカウントがｉとなる時刻”を意味する。そして、カウント値ｉにおけるこの信号処理回路への入力データをＤ₀(ｉ)、また各段の比較器７０-kの出力データをＤ_k(ｉ)と表記する。
【００４５】
時刻ｊにおいて、データＤ₀(ｊ)は第１段比較部を構成する比較器７０-1及びシフトレジスタ７２-1にそれぞれ入力される。ｊ≧２なる時刻ｊでは、シフトレジスタ７２-1は先行して入力された１個のデータＤ₀(ｊ−1)を保持している。そして、シフトレジスタ７２-1はデータＤ₀(ｊ)の入力に同期して、保持しているデータＤ₀(ｊ−1)を出力する。比較器７０-1は最大値演算回路５２に入力されるデータＤ₀(ｊ)と、シフトレジスタ７２-1から出力される遅延されたデータＤ₀(ｊ−1)とを入力される。比較器７０-1は入力されたＤ₀(ｊ−1)とＤ₀(ｊ)との大小を比較して、いずれか大きい方を、時刻ｊにおける出力データＤ₁(ｊ)とする。すなわち、第１段比較部は、Ｄ₀(ｉ)（ｉ＝１，２，３，…２ⁿ-1，２ⁿ，…）を入力されると、Ｄ₀(1)及びＤ₀(2)、Ｄ₀(2)及びＤ₀(3)、…、Ｄ₀(2ⁿ-1)及びＤ₀(2ⁿ)、…に対し、それぞれ大小比較を行い、いずれか大きい方の値を選択して、Ｄ₁(2)、Ｄ₁(3)、…、Ｄ₁(2ⁿ)、…を出力する。
【００４６】
時刻ｊにて比較器７０-1から出力されたデータＤ₁(ｊ)は第２段比較部を構成する比較器７０-2及びシフトレジスタ７２-2にそれぞれ入力される。ｊ≧４なる時刻ｊでは、シフトレジスタ７２-2は先行して入力された２個のデータＤ₁(ｊ−2)、Ｄ₁(ｊ−1)を保持している。シフトレジスタ７２-2は、データＤ₁(ｊ)の入力タイミングに同期して、最先に格納されたデータＤ₁(ｊ−2)を出力する。比較器７０-2は、比較器７０-1から出力されるデータＤ₁(ｊ)と、シフトレジスタ７２-2から出力される遅延されたデータＤ₁(ｊ−2)とを入力される。比較器７０-2は入力されたＤ₁(ｊ)とＤ₁(ｊ−2)との大小を比較して、いずれか大きい方を、時刻ｊにおける出力データＤ₂(ｊ)とする。すなわち、第２段比較部は、Ｄ₁(ｉ)（ｉ＝２，３，４，…）を入力されると、Ｄ₁(2)及びＤ₁(4)、Ｄ₁(3)及びＤ₁(5)、…に対し、それぞれ大小比較を行い、いずれか大きい方の値を選択して、Ｄ₂(4)、Ｄ₂(5)、…を出力する。
【００４７】
以上、第１段比較部及び第２段比較部に関して説明したのと同様の処理が、第３〜６段比較部においても行われる。一般化して、第ｋ段比較部（ｋ＝２〜６）に関して述べれば、時刻ｉ≧２^k-1にて比較器７０-(k-1)から出力されるデータ列Ｄ_k-1(ｉ)は第ｋ段比較部を構成する比較器７０-k及びシフトレジスタ７２-kにそれぞれ入力される。ある時刻ｊにおいて、シフトレジスタ７２-kは２^k-1個のデータＤ_k-1(ξ)（ξ＝ｊ−２^k-1〜ｊ−1）を保持し、データＤ_k-1(ｊ)の入力タイミングに同期して、最先に格納されたデータＤ_k-1(ｊ−２^k-1)を出力する。例えば、第（ｋ−１）段比較部から第ｋ段比較部へのデータ入力をｋ＝４の場合について具体的に述べれば、時刻ｊでは、第３段比較部の比較器７０-3から第４段比較部の比較器７０-4にデータＤ₃(ｊ)が入力されると共に、シフトレジスタ７２-4からは最先に格納されたデータＤ₃(ｊ−２³)が出力される（図３参照）。このように、比較器７０-kは、比較器７０-(k-1)から順次出力されるデータＤ_k-1(ｊ)と、シフトレジスタ７２-kから順次出力される遅延されたデータＤ_k-1(ｊ−2^k-1)とを入力される。比較器７０-kはこれら入力された２つのデータの大小を比較して、いずれか大きい方を時刻ｊにおける出力データＤ_k(ｊ)とする。すなわち、第ｋ段比較部は、Ｄ_k-1(ｉ)（ｉ＝２^k-1，２^k-1＋１，２^k-1＋２，…）を入力されると、Ｄ_k-1(２^k-1)及びＤ_k-1(2^k)、Ｄ_k-1(２^k-1+1)及びＤ_k-1(2^k+1)、…に対し、それぞれ大小比較を行い、いずれか大きい方の値を選択して、Ｄ_k(2^k)、Ｄ_k(2^k+1)、…を出力する。
【００４８】
以上の構成により、第１段比較部にウィンドウを構成する６４個のＤ₀(ξ)（ξ＝ｊ−２⁶＋１〜ｊ）が入力されると、最終段である第６段比較部からは、当該ウィンドウ内のデータＤ₀のうちの最大値がＤ₆（ｊ）として出力される。また、第１段比較部に次のデータＤ₀(ｊ+1)が入力されると、ウィンドウ位置は１データずれることとなり、そのウィンドウに含まれる６４個のＤ₀(ξ)（ξ＝ｊ−２⁶＋2〜ｊ＋1）のうちの最大値がＤ₆(ｊ+1)として出力される。このようにして最大値演算回路５２へのデータの入力に同期して、ウィンドウが順次シフトされ、その各ウィンドウ内の最大値が最大値演算回路５２から順次出力される。
【００４９】
上述の最大値演算回路５２及び最小値演算回路５４を構成する信号処理回路は、一次元のデータ列に設定された一次元のウィンドウ内でのデータの最大値又は最小値を抽出するものであった。しかしながら、この信号処理回路を用いて、二次元のウィンドウ内でのデータの最大値又は最小値を抽出するフィルタを構成することもできる。
【００５０】
例えば、本発明の信号処理回路である最大値演算回路を用いて構成される二次元最大値抽出フィルタの構成を説明する。ここで述べる二次元最大値抽出フィルタの例は、３段（すなわちｎ＝３）の比較部で構成された最大値演算回路を用いて、８×８の大きさを有する二次元ウィンドウ内での最大値を抽出する。この二次元最大値抽出フィルタは、元の二次元データ群Ｄ₀(ｘ，ｙ)（ｘ＝１，２，３，…；ｙ＝１，２，３，…）から、例えば、まず行方向（ｘが変化する方向）に並ぶデータ群を読み出して、最大値演算回路に入力する。この処理を、行の位置ｙを変えて、各行データ群について実行する。これにより得られた二次元データ群をＤ₁(ｘ，ｙ)としてメモリに格納する。Ｄ₁(ｘ，ｙ’)は第ｙ’行に並ぶ８個のデータＤ₀(η，ｙ’)（η＝ｘ〜ｘ＋７）のうちの最大値である。次にＤ₁(ｘ，ｙ)から列方向（ｙが変化する方向）に並ぶデータ群を読み出して、最大値演算回路に入力する。この処理を、列の位置ｘを変えて、各列データ群について実行する。これにより得られた二次元データ群がＤ₂(ｘ，ｙ)としてメモリに格納される。Ｄ₂(ｘ’，ｙ)はＤ₁(ｘ，ｙ)の第ｘ’列に並ぶ８個のデータＤ₁(ｘ’，ξ)（ξ＝ｙ〜ｙ＋７）のうちの最大値である。このように生成されたＤ₂(ｘ，ｙ)が８×８のウィンドウ内のデータＤ₀(η，ξ)（η＝ｘ〜ｘ＋７；ξ＝ｙ〜ｙ＋７）のうちの最大値からなる二次元データ群として、二次元最大値抽出フィルタから出力される。同様の原理で、二次元最小値抽出フィルタも構成することができる。これら二次元最大値抽出フィルタと二次元最小値抽出フィルタとを組み合わせて、二次元のモルフォロジーフィルタを構成し、超音波画像に対して、クロージング処理やオープニング処理を施すことができる。
【００５１】
【発明の効果】
本発明の信号処理回路によれば、小さな回路規模で最大値又は最小値の抽出を行うことができる。またそれを用いた超音波診断装置の小型化、低コスト化が図られる。
【図面の簡単な説明】
【図１】本発明の実施形態である超音波診断装置の概略のブロック構成図である。
【図２】モルフォロジーフィルタ部の概略構成を示すブロック図である。
【図３】最大値演算回路又は最小値演算回路となる信号処理回路の模式的なブロック構成図である。
【図４】クロージングフィルタの概略構成を示すブロック図である。
【図５】従来の第１の最大値抽出回路の模式的な構成図である。
【図６】従来の第２の最大値抽出回路の模式的な構成図である。
【図７】図６の最大値抽出回路に用いられる最大値記憶回路のブロック構成図である。
【符号の説明】
２０超音波探触子、２２送信器、２４受信器、２６検波器、２８モルフォロジーフィルタ部、３０メモリ部、３２三次元画像構築部、３４フレームバッファ、３６表示部、５０モルフォロジーフィルタ、５２最大値演算回路、５４最小値演算回路、５６遅延回路、５８減算回路、７０比較器、７２シフトレジスタ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a signal processing circuit for extracting a maximum value or a minimum value from a data string, and an ultrasonic diagnostic apparatus using the signal processing circuit.
[0002]
[Prior art]
Conventionally, various filters are used to remove unnecessary noise and signals from observed time-series data. The smoothing filter is the most typical one and is used very often. The smoothing filter sequentially outputs an average value of data in the window while moving the window along the data string.
[0003]
The smoothing filter is a typical example of a linear filter. The smoothing filter has excellent characteristics, but when it is desired to extract a rapidly changing signal part, it is not preferable in that the signal waveform is greatly deformed. A morphological filter, which is a non-linear filter, has attracted attention as a filter having a characteristic of removing an unnecessary signal while suppressing the deformation of the signal waveform at such a sharply changing edge portion. For example, a morphological filter does not change the basic waveform of an input signal with an upwardly convex waveform, but fills the lid with a concaved signal. A closing filter having a filter has been devised. In addition, an opening filter has been devised as a morphological filter having the opposite characteristics, and this filter does not change the basic waveform for the portion where the waveform of the input signal is recessed downward. Thus, it has a characteristic that the signal portion convex upward is cut off.
[0004]
The closing filter and the opening filter can be configured by combining a maximum value extraction circuit and a minimum value extraction circuit. Here, the maximum value extraction circuit moves the window along the input data string and sequentially outputs the maximum value in the window, while the minimum value extraction circuit moves the window along the input data string. The minimum value in the window is sequentially output. FIG. 4 is a block diagram showing a schematic configuration of the closing filter. The closing filter 100 includes a maximum value extraction circuit 102 to which an input data string is input, and a minimum value extraction circuit 104 to which an output data string of the maximum value extraction circuit is input. On the other hand, the opening filter is configured by reversing the connection order of the maximum value extraction circuit and the minimum value extraction circuit from that of the closing filter. The characteristics of these closing filters and opening filters can be greatly changed by changing the window size.
[0005]
FIG. 5 is a schematic configuration diagram of a conventional first maximum value extraction circuit. This circuit includes a shift register 110 that can hold a number of data corresponding to the size of the window and a plurality of comparators 112. The shift register 110 is configured by connecting storage circuits called “bits” each capable of storing one data in multiple stages, and the data sequentially input to the shift register 110 is unidirectional in order for each bit in synchronization with the clock. (Rightward in FIG. 5).
[0006]
The data stored in the shift register can be read from each bit. A group of comparators 112 detects and outputs a maximum value by a tournament method from a plurality of data simultaneously read from each bit of the shift register 110. That is, the first-stage comparator 112-1 is provided for every two adjacent bits of the shift register 110, reads the data held in the two bits, compares the data values, and either Output large data. The second-stage comparator 112-2 compares the data output from the two first-stage comparators 112-1, and outputs the larger value. In this way, a large value is sequentially selected at each stage of the comparator group, and one value that is finally left is the maximum value. Each time data is input to the shift register 110, a maximum value detection process is performed in the comparator group and output from the filter output terminal.
[0007]
For example, if the window is 2^kIn the case of data, the comparator 112 is organized in a k-stage tournament structure, for a total of 2^k-1 is required.
[0008]
FIG. 6 is a schematic configuration diagram of a conventional second maximum value extraction circuit. This circuit controls the maximum value storage circuits 120 corresponding to the size of the window, the selection circuit 122 that selects the output of these maximum value storage circuits 120, and the reset of the maximum value storage circuit 120 and the switching of the selection circuit. The control circuit 124 is configured. FIG. 7 is a block diagram of the maximum value storage circuit 120. The maximum value storage circuit 120 includes a comparator 130 and a shift register 132. The shift register 132 has a one-stage configuration and functions as a delay circuit that holds the output data of the comparator 130 and outputs it after one clock. The comparator 130 receives the data input to the maximum value storage circuit 120 at each clock and the data output from the shift register 132, compares the magnitudes thereof, and compares the two input data as a comparison result. Hold whichever is larger and output it. With this configuration, the content held in the comparator 130 is gradually updated with the maximum value of the data input after the previous reset, and the maximum value is output from the maximum value storage circuit 120.
[0009]
The control circuit 124 resets each maximum value storage circuit 120 at time intervals when the number of data constituting the window is input. This reset cycle is set for each maximum value storage circuit 120 so as to be shifted from each other by one clock. The control circuit 124 selects the output data of the maximum value storage circuit 120 immediately before the reset and outputs it. Control. As a result, the maximum value in each window shifted by one data is sequentially output.
[0010]
The conventional configuration of the maximum value extraction circuit has been described above. However, if the

comparators

112 and 130 are configured to output the smaller one of the two input data, a minimum value extraction circuit can be obtained.
[0011]
[Problems to be solved by the invention]
The conventional first maximum (or minimum) extraction circuit described above requires as many comparators 112 as the number of data constituting the window, and the second maximum (or minimum) extraction circuit is The maximum value storage circuits 120 (or minimum value storage circuits) of the same number as the number of data constituting the window are required, and all of them have a problem that the circuit scale increases with the window size. In the first conventional circuit, it is necessary to perform k-stage comparison operations by the comparator group in synchronization with one input / output clock to the shift register 110. Therefore, there is a problem that the comparator group is operated with a clock that is k times the drive clock of the shift register.
[0012]
Also, the ultrasonic diagnostic apparatus has a problem that the apparatus becomes large-scale by adopting the above-described conventional maximum value (or minimum value) extraction circuit for the signal processing filter.
[0013]
The present invention has been made to solve the above-described problems, and a signal processing circuit capable of extracting the maximum value or the minimum value with a small-scale circuit, and a reduction in size and cost by using the signal processing circuit. It is an object to provide an ultrasonic diagnostic apparatus.
[0014]
[Means for Solving the Problems]
The signal processing circuit according to the present invention includes n stages (n is an integer of 2 or more) connected in stages that operate according to a predetermined selection condition. The input data is compared with the previous input data, and one of them is output as selection data. The k-th stage comparison unit (k is an integer satisfying 2 ≦ k ≦ n) Selection data output from the (k−1) th stage comparison unit and 2 more than that^k-1Compared with the previous selection data, one of them is output as the selection data, and the n-stage comparison unit as a whole is sequentially input to the first-stage comparison unit 2ⁿThe maximum value or minimum value is extracted from each piece of data.
[0015]
In the signal processing circuit according to a preferred aspect of the present invention, the selection condition is to select a larger one of the two data to be compared, so that the n-stage comparison unit can perform the first-stage comparison. 2 entered in sequenceⁿExtract the maximum value from the data.
[0016]
If it describes in connection with the aspect which extracts this maximum value, the signal processing apparatus of this invention will be 2ⁿExtraction of the maximum value from the pieces of data can be performed by the n comparison units. That is, the width of the window that is the maximum search range is 2ⁿIn this case, the maximum value can be extracted by only n comparison units. This will be described using the specific example shown in Table 1 below in the case of n = 3 (that is, the window width is 8).
[0017]
[Table 1]

In this table, the first column from the left labeled “i” corresponds to the count of clocks that drive the device, and represents the time. Also "D₀The second column from the left labeled (i) ”is the input data to the first stage comparison unit at the i-th clock.₁(i) ”,“ D₂(i) ”,“ D_ThreeThe third, fourth, and fifth columns from the left denoted by (i) "represent the outputs at the i-th clock from the first-stage comparison unit, second-stage comparison unit, and third-stage comparison unit, respectively. The data contained in the window is input to the first stage comparison unit one by one.₀(1) -D₀(8) (In other words, if the data shown in Table 1 is “30”, “31”, “0”, “33”, “34”, “0”, “0”, “37”) The comparison unit is D₀(1) and D₀(2), D₀(2) and D₀(3) ... D₀(7) and D₀A comparison is made for (8), and the larger value (or the value if the two compared data values are equal) is selected and D is selected.₁(2), D₁(3) ... D₁As (7), “31”, “31”, “33”, “34”, “34”, “0”, “37” are output. The second stage comparator is D₁(2) and D₁(4), D₁(3) and D₁(5), ..., D₁(6) and D₁Compare (8) with each size, select the larger value, and select D₂(4), D₂(5), ..., D₂Outputs “33”, “34”, “34”, “34”, “37” as (8). Here, for example, D₂(4) is D₁(2) and D₁(4), whichever is greater, and D₁(2) is D₀(1) and D₀(2), whichever is greater, or D₁(4) is D₀(3) and D₀(4) whichever is greater, after all, D₂(4) is four pieces of data D₀(1) -D₀It is the maximum value of (4). Similarly, D₂(8) is four data D₀(5) -D₀This is the maximum of (8). In addition, the third stage comparison unit is D₂(4) and D₂Compare the magnitudes of (8), select the larger value, and select D_Three(37) is output as (8). As mentioned above, D₂(4) is D₀(1) -D₀The maximum value of (4), D₂(8) is D₀(5) -D₀Since it is the maximum value of (8), D is output from the third stage comparison unit after all._Three(8) is D₀(1) -D₀This is the maximum of (8). As illustrated above, 2^ThreeThe maximum value in the window including the data is extracted by three comparison units connected in three stages. As can be seen from this, window width 2ⁿThe maximum value can be extracted for n data columns by the n-stage comparison unit.
[0018]
The window width is 2ⁿNot 2ⁿ+ Α (where α <2ⁿ), 2ⁿMaximum value V₁Is obtained by the n-stage comparison unit, and the maximum value V among the remaining α values is obtained.₂Is obtained by an additional comparison unit provided separately from the n-stage comparison unit, and finally V₁And V₂And whichever is larger is configured. This additional comparison unit can be configured using a known maximum value extraction circuit, and α is set to 2^m1+2^m2+ ... (m1, m2 <n) You can also
[0019]
The configuration of the signal processing circuit for extracting the maximum value has been described above as an example, but the signal processing circuit of another preferred aspect of the present invention for extracting the minimum value is the same. In that case, the selection condition is to select the smaller one of the two data to be compared, whereby the n-stage comparison unit is sequentially input to the first-stage comparison unit 2ⁿExtract the minimum value from the data.
[0020]
In another signal processing circuit according to the present invention, the k-th stage comparison unit outputs the selection data output from the (k−1) -th stage comparison unit to 2^k-1Data holding means for holding and outputting delayed data, selection data currently output from the (k−1) -th stage comparison unit, and 2 delayed output from the data holding means^k-1And a comparator for comparing the magnitude with the previous selection data.
[0021]
1 set of 2ⁿIf only the maximum value or the minimum value in each piece of data is extracted, not all the output data of the comparison unit at each stage is necessary. For example, if based on the above description regarding the extraction of the maximum value, 2ⁿPieces of data D₀(i) (i = 1-2ⁿ) Is obtained from the series of output data of the (n−1) -th stage comparison unit when the maximum value in the window W (1) consisting of_n-1(2ⁿ) And 2 more^n-1D obtained before clock_n-1(2^n-1) Is sufficient. When the data necessary for detection of the maximum value is sequentially traced back to the previous stage, the k-th stage comparison unit outputs 2 of the series of output data of the (k−1) -th stage comparison unit.^k-1Every other data D_k-1(2ⁿ-Λ ・ 2^k-1) (Λ = 0, 1, ..., 2^nk) Only. Here, when the windows are sequentially shifted and the maximum value or the minimum value included in the window is extracted at each window position, the data required by the comparison unit at each stage is also sequentially shifted. For example, window W (2) shifted by one data from window W (1), that is, data D₀(i) (i = 2 to 2ⁿWhen obtaining the maximum value for the window consisting of +1), the data required in the comparison unit at each stage is also shifted one by one from that required for the processing for the window W (1). The k-th stage comparator compares D for window W (1)._k-1(2ⁿ-Λ ・ 2^k-1), But D for window W (2)_k-1(2ⁿ-Λ ・ 2^k-1+1) is used. In the signal processing circuit according to another embodiment of the present invention described here, the comparison unit at each stage holds the data output from the previous comparison unit up to a predetermined number of past times and delays and outputs it, so that the data is sequentially shifted and set. The maximum value or the minimum value in the window can be extracted sequentially. Specifically, the k-th stage comparison unit uses the data output from the (k−1) -th stage comparison unit as 2^k-1Up to the previous one is held in the data holding means. For example, the data currently output from the (k−1) -th stage comparison unit is D_k-1If (j), the data holding means at that time is D_k-1(ξ) (ξ = j−2^k-1~ J-1) are retained. The k-th comparison unit outputs the newly output D_k-1(j) and the oldest D held in the data holding means_k-1(j-2^k-1) And D_kD while outputting (j)_k-1(j) is stored in the data holding means. If the windows are shifted sequentially, the oldest D at this stage_k-1(j-2^k-1) Becomes unnecessary and can be deleted from the data holding means. The data holding means can be constituted by a memory, for example. When the windows are sequentially shifted, the data held in the data holding means is used in order from the oldest, so the data holding means can be constituted by a delay circuit, and a shift register is used as the delay circuit, for example. be able to.
[0022]
Still another signal processing circuit according to the present invention sets a two-dimensional window for a two-dimensional data array, and selects a maximum value or a plurality of data in the two-dimensional window according to a predetermined selection condition. The minimum value is extracted, and for each data string in the window, a plurality of data constituting the data string is sequentially input, and the maximum value or the minimum value is extracted from them and extracted. The first extraction unit that outputs the data and the plurality of data extracted for each data string by the first extraction unit are sequentially input, and the maximum value or the minimum value is extracted from them, and the extracted A first extraction unit that outputs data, and the first extraction unit includes first comparison units of n stages (n is an integer equal to or greater than 2) connected in stages. The first comparator in the stage is the current input data Compare the size with the previous input data before that, and output either one as selection data, and the k-th first comparison unit (k is an integer satisfying 2 ≦ k ≦ n) Selection data output from the first comparison unit of the (k-1) th stage and 2 more than that^k-1Compared with the previous selection data, one of them is output as selection data, and the n-th first comparison unit is a plurality of data sequentially input to the first comparison unit in the first stage as a whole. The maximum value or the minimum value in the data is extracted and the extracted data is output, and the second extraction unit is connected to the m stages (m is an integer of 2 or more) connected in stages. The second comparison unit in the first stage compares the current input data with the previous input data and outputs either one as selection data. The k-th second comparison unit (k is an integer satisfying 2 ≦ k ≦ m) includes the selection data output from the (k−1) -th second comparison unit and 2^k-1Compared with the previous selection data, and outputs one of them as selection data, and the m-stage comparison unit as a whole is a plurality of data sequentially input to the second comparison unit of the first stage. Extract the maximum or minimum value.
[0023]
The ultrasonic diagnostic apparatus according to the present invention sets a window for a received data sequence obtained by transmitting and receiving ultrasonic waves, and extracts a maximum value or a minimum value from a plurality of received data in the window. An extraction unit that outputs the extracted reception data; and an image generation unit that generates an ultrasound image using the reception data sequentially output from the extraction unit. It has n stages (n is an integer of 2 or more) connected in stages that operate according to the conditions, and the first stage comparator has the current input received data and the previous input. The received data is compared with the received data, and one of them is output as the selected received data. The k-th stage comparison unit (k is an integer satisfying 2 ≦ k ≦ n) is the (k−1) -th stage comparison unit. Selected reception data output from, and 2 more than that^k-1Compared with the previous selected received data, one of them is output as the selected received data, and the n-stage comparison section is sequentially input to the first-stage comparison section as a whole.ⁿThe maximum value or the minimum value is extracted from the received data.
[0024]
According to the present invention, a predetermined window is sequentially shifted and set along a series of received data. Then, using the signal processing circuit according to the present invention for extracting the maximum value or the minimum value described above, the maximum value or the minimum value of the data included in the window at each window position is extracted, and the extracted value is used as a super value. A sound image is generated.
[0025]
In the ultrasonic diagnostic apparatus according to a preferred aspect of the present invention, the selection condition is a condition for selecting a larger one of the two data to be compared, whereby the n-stage comparison unit is configured to select the first stage. 2 sequentially input to the comparison unitⁿExtract the maximum value from the data. In the ultrasonic diagnostic apparatus according to another preferred aspect of the present invention, the selection condition is a condition for selecting a smaller one of the two data to be compared. 2 sequentially input to the first stage comparatorⁿExtract the minimum value from the data.
[0026]
In another ultrasonic diagnostic apparatus according to the present invention, a first window is set for a received data sequence obtained by transmitting and receiving ultrasonic waves, and a maximum value is selected from a plurality of received data in the first window. Alternatively, a first extraction unit that extracts one of the minimum values and outputs the extracted selection data; and a second window is set for the selection data string obtained from the first extraction unit, and the second window A second extraction unit for extracting the other of the maximum value and the minimum value from a plurality of selection data and outputting the extracted selection reception data; and selection reception sequentially output from the second extraction unit And an image generation unit that generates an ultrasonic image using data, wherein the first extraction unit is connected in stages that operate according to a predetermined first selection condition (n is an integer of 2 or more). 1) the first comparison unit and before the first stage The first comparison unit compares the current input reception data with the previous input reception data and outputs one of them as selection data. The first comparison unit in the α-th stage ( α is an integer satisfying 2 ≦ α ≦ n), and the selection data output from the first comparison unit in the (α−1) -th stage and 2 more than that.^α ^-1Compare the size with the previous selection data, and output either one as selection data. The second extraction unit is connected in m stages (m is a stepwise connection) operating according to a predetermined second selection condition. The second comparison unit is an integer of 2 or more, and the second comparison unit in the first stage determines the magnitude of the currently input selection data and the selection data input immediately before it. In comparison, either one is output as selection data, and the second comparison unit in the β-th stage (β is an integer satisfying 2 ≦ β ≦ m) performs the second comparison in the (β−1) -th stage. Data output from the section and 2 from it^β ^-1Compares the size with the previous selection data and outputs one of them as selection data, and the first selection condition selects either the larger or the smaller of the two data to be compared. The second selection condition is a condition for selecting either the larger or the smaller of the two data to be compared.
[0027]
According to the present invention, for example, the first extraction unit sequentially shifts a series of received data to set a window (first window), and sets the maximum value of the received data included in the window at each window position. Extract. On the other hand, the second extraction unit sequentially shifts the maximum value data output from the first extraction unit to set a window (second window), and the maximum value data included in the window at each window position. The minimum value is extracted. That is, the first extraction unit and the second extraction unit constitute a closing filter for received data. In the configuration in which the first extraction unit extracts the minimum value and the second extraction unit extracts the maximum value, they constitute an opening filter for the received data. Each of the first extraction unit and the second extraction unit is realized with a simple configuration by the signal processing circuit for extracting the maximum value or the minimum value according to the present invention described above.
[0028]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings.
[0029]
FIG. 1 is a schematic block diagram of an ultrasonic diagnostic apparatus according to an embodiment of the present invention. This apparatus displays the inside of a subject three-dimensionally, and particularly has a function of displaying blood vessels three-dimensionally.
[0030]
The ultrasonic probe 20 has, for example, a linear array type ultrasonic transducer, and a scanning plane is formed by electronic scanning (linear scanning, sector scanning) of the ultrasonic transducer. By, for example, mechanically scanning the scanning surface in the normal direction of the surface, echo data in a three-dimensional space is acquired. Here, the mechanical scanning of the ultrasonic probe 20 is performed by a drive unit (not shown).
[0031]
The transmitter 22 supplies a transmission signal to the ultrasonic probe 20. The transmitter 22 supplies excitation pulses with a phase shift to each transducer so that an ultrasonic beam is formed by synthesizing the ultrasonic waves generated by the individual transducers constituting the transducer array.
[0032]
The receiver 24 performs phasing addition of the reception signals output from each transducer of the ultrasonic probe 20 and outputs a reception signal along a sound ray extending in the depth direction from the surface of the subject.
[0033]
The detector 26 detects a reception signal output from the receiver 24 and extracts a baseband reception signal. The received signal is AD (Analog-to-Digital) converted by the receiver 24 or the detector 26, and the received signal is output as digital data from the detector 26.
[0034]
The morphological filter unit 28 includes a morphological filter that performs one-dimensional closing processing or opening processing on the reception signal input from the detector 26 in the time axis direction.
[0035]
The memory unit 30 stores data output from the morphological filter unit 28 along the sound ray. The memory unit 30 stores data corresponding to the three-dimensional space scanned by the ultrasonic probe 20.
[0036]
The three-dimensional image construction unit 32 sets a plurality of lines of sight with respect to the three-dimensional data space stored in the memory unit 30. Then, a three-dimensional image generation process such as a volume rendering method is performed along each line of sight, and a pixel value of the three-dimensional image is obtained for each line of sight.
[0037]
The frame buffer 34 sequentially stores pixel values output from the 3D image construction unit 32 for each line of sight. Thus, the frame buffer 34 stores a three-dimensional image for one screen.
[0038]
The display unit 36 reads the image data stored in the frame buffer 34 in a predetermined order and speed, and displays the image.
[0039]
FIG. 2 is a block diagram showing a schematic configuration of the morphological filter unit 28. The morphological filter 50 includes a maximum value calculation circuit 52 that detects a maximum value in an input data string having a predetermined width, and a minimum value calculation circuit 54 that detects a minimum value in the input data string of a predetermined width. . Here, the minimum value calculation circuit 54 is connected in series after the maximum value calculation circuit 52, and these serially connected bodies constitute the morphological filter 50. The morphological filter 50 having this configuration performs a closing process to fill a valley of the window width. Further, the morphological filter unit 28 includes a delay circuit 56 and a subtraction circuit 58 that generate a delay corresponding to the processing time in the morphological filter 50.
[0040]
The data string input from the detector 26 is input to the morphological filter 50 and the delay circuit 56, respectively. Then, the subtraction circuit 58 subtracts the output data of the delay circuit 56 from the output data of the morphological filter 50 and outputs this from the morphological filter unit 28.
[0041]
Here, the inside of the blood vessel is blood, and the echo from this almost uniform liquid is very weak. For this reason, the waveform of the received signal at the blood vessel site falls steeply to form a valley, and the width of the valley is relatively narrow corresponding to the size of the blood vessel. By setting the window width of the morphological filter 50 according to the width of the valley, a signal in which the valley is filled is output from the morphological filter 50.
[0042]
The delay circuit 56 synchronizes the original received signal output from the detector 26 with the output signal of the morphological filter 50. Thereafter, the subtraction circuit 58 subtracts the original received signal from the output signal of the morphological filter 50 to generate a difference signal, and the signal waveform of the valley corresponding to the blood vessel site is inverted in the difference signal. Extracted in the form. That is, a signal having a large signal value is generated at a blood vessel site, and an ultrasonic image is generated using the signal, thereby obtaining an image in which blood vessels are displayed in an easy-to-see manner.
[0043]
FIG. 3 is a schematic block diagram of a signal processing circuit that becomes the maximum value calculation circuit 52 or the minimum value calculation circuit 54. This signal processing circuit has a window width of 2ⁿIn the example shown in FIG. 3, n = 6. This signal processing circuit is configured by connecting comparators composed of a comparator 70 and a shift register 72 in multiple stages. The number of stages is 6 corresponding to n = 6. The k-th comparison unit (k = 1 to 6) includes a comparator 70-k and a shift register 72-k. Each comparator 70 receives two pieces of data, compares the magnitude relationship between them, and outputs one of the data. In the maximum value calculation circuit 52, each comparator 70 outputs the larger one of the two pieces of input data (or the value when the two pieces of data have the same value). On the other hand, in the minimum value calculation circuit 54, each comparator 70 outputs the smaller one of the two input data (or the value when the two data have the same value). The shift register 72-k is 2^k-1It is composed of stages of bits, and the input data is sequentially 2^k-1Can be held. The oldest data in the shift register 72 is output in synchronization with the input of new data, and the stored contents of the shift register 72 are sequentially updated. In this way, the shift register 72 receives the input data 2^k-1It functions as a delay circuit that generates a delay of one piece.
[0044]
Hereinafter, a case where the signal processing circuit constitutes the maximum value calculation circuit 52 will be described. In the following description, i is a variable representing the clock count of the device. This clock count is associated with time, and in the following description, “time i” means “time when the clock count becomes i”. The input data to the signal processing circuit at the count value i is represented by D₀(i) The output data of the comparator 70-k at each stage is D_kIndicated as (i).
[0045]
At time j, data D₀(j) is input to the comparator 70-1 and the shift register 72-1 constituting the first stage comparison unit, respectively. At time j where j ≧ 2, the shift register 72-1 receives one piece of data D input in advance.₀(j−1) is held. The shift register 72-1 stores the data D₀Data D held in synchronization with the input of (j)₀(j−1) is output. The comparator 70-1 receives data D input to the maximum value calculation circuit 52.₀(j) and the delayed data D output from the shift register 72-1.₀(j−1) is input. The comparator 70-1 receives the input D₀(j−1) and D₀Comparing the magnitude with (j), the larger one is the output data D at time j₁(j). That is, the first stage comparison unit is D₀(i) (i = 1, 2, 3,... 2ⁿ-1,2ⁿ, ...) is entered, D₀(1) and D₀(2), D₀(2) and D₀(3) ... D₀(2ⁿ-1) and D₀(2ⁿ),... Are compared, and the larger value is selected.₁(2), D₁(3) ... D₁(2ⁿ), ... are output.
[0046]
Data D output from comparator 70-1 at time j₁(j) is input to the comparator 70-2 and the shift register 72-2 constituting the second stage comparison unit, respectively. At time j where j ≧ 4, the shift register 72-2 receives two pieces of data D input in advance.₁(j-2), D₁(j−1) is held. The shift register 72-2 stores the data D₁The data D stored first in synchronization with the input timing of (j)₁(j-2) is output. The comparator 70-2 receives the data D output from the comparator 70-1.₁(j) and the delayed data D output from the shift register 72-2₁(j-2) is input. The comparator 70-2 receives the input D₁(j) and D₁Compare the magnitude with (j-2), and the larger one is the output data D at time j.₂(j). That is, the second stage comparison unit is D₁(i) When (i = 2, 3, 4,...) is input, D₁(2) and D₁(4), D₁(3) and D₁(5)... Are compared with each other, the larger value is selected, and D₂(4), D₂(5), ... are output.
[0047]
As described above, the same processing as described for the first stage comparison unit and the second stage comparison unit is also performed in the third to sixth stage comparison units. Generally speaking, regarding the k-th stage comparison unit (k = 2 to 6), time i ≧ 2^k-1The data string D output from the comparator 70- (k-1) at_k-1(i) is input to each of the comparator 70-k and the shift register 72-k constituting the k-th stage comparison unit. At a certain time j, the shift register 72-k is 2^k-1Pieces of data D_k-1(ξ) (ξ = j−2^k-1~ J-1) and data D_k-1The data D stored first in synchronization with the input timing of (j)_k-1(j-2^k-1) Is output. For example, when the data input from the (k−1) -th stage comparison unit to the k-th stage comparison unit is specifically described as k = 4, at time j, from the comparator 70-3 of the third-stage comparison unit. Data D is input to the comparator 70-4 of the fourth stage comparison unit._Three(j) is input, and the data D stored first from the shift register 72-4_Three(j-2^Three) Is output (see FIG. 3). In this way, the comparator 70-k outputs the data D sequentially output from the comparator 70- (k-1)._k-1(j) and delayed data D sequentially output from the shift register 72-k_k-1(j-2^k-1). The comparator 70-k compares the magnitudes of these two input data, and the greater one is output data D at time j._k(j). That is, the k-th stage comparison unit is D_k-1(i) (i = 2^k-1, 2^k-1+1, 2^k-1+2, ...), D_k-1(2^k-1) And D_k-1(2^k), D_k-1(2^k-1+1) and D_k-1(2^k+1),... Are compared, and the larger value is selected, and D_k(2^k), D_k(2^k+1), ... are output.
[0048]
With the above configuration, 64 Ds constituting the window in the first stage comparison unit.₀(ξ) (ξ = j−2⁶+1 to j) are input, the data D in the window is received from the sixth stage comparison unit which is the last stage.₀The maximum value is D₆(J) is output. Also, the first stage comparison unit receives the next data D₀When (j + 1) is input, the window position is shifted by one data, and the 64 D included in the window.₀(ξ) (ξ = j−2⁶+2 to j + 1) is the maximum value D₆It is output as (j + 1). In this way, the windows are sequentially shifted in synchronization with the input of data to the maximum value calculation circuit 52, and the maximum value in each window is sequentially output from the maximum value calculation circuit 52.
[0049]
The signal processing circuits constituting the above-described maximum value calculation circuit 52 and minimum value calculation circuit 54 extract the maximum value or minimum value of data in a one-dimensional window set in a one-dimensional data string. It was. However, a filter for extracting the maximum value or the minimum value of data within a two-dimensional window can be configured using this signal processing circuit.
[0050]
For example, the configuration of a two-dimensional maximum value extraction filter configured using a maximum value arithmetic circuit that is a signal processing circuit of the present invention will be described. The example of the two-dimensional maximum value extraction filter described here uses a maximum value arithmetic circuit composed of three stages (that is, n = 3) of comparison units, and in a two-dimensional window having a size of 8 × 8. Extract the maximum value. This two-dimensional maximum value extraction filter uses the original two-dimensional data group D₀From (x, y) (x = 1, 2, 3,...; y = 1, 2, 3,...), for example, first, a data group arranged in the row direction (direction in which x changes) is read, and the maximum value is read. Input to the arithmetic circuit. This process is executed for each row data group while changing the row position y. The two-dimensional data group thus obtained is represented by D₁Store in memory as (x, y). D₁(x, y ') is 8 data D arranged in the y'th row₀It is the maximum value among (η, y ′) (η = x to x + 7). Then D₁A data group arranged in the column direction (direction in which y changes) is read from (x, y) and input to the maximum value calculation circuit. This process is executed for each column data group by changing the column position x. The two-dimensional data group obtained by this is D₂Stored in memory as (x, y). D₂(x ', y) is D₁Eight data D arranged in the x'th column of (x, y)₁It is the maximum value among (x ′, ξ) (ξ = y to y + 7). D generated in this way₂Data D in a window where (x, y) is 8x8₀It is output from the two-dimensional maximum value extraction filter as a two-dimensional data group consisting of the maximum values of (η, ξ) (η = x to x + 7; ξ = y to y + 7). A two-dimensional minimum value extraction filter can be configured based on the same principle. The two-dimensional maximum value extraction filter and the two-dimensional minimum value extraction filter are combined to form a two-dimensional morphological filter, and a closing process and an opening process can be performed on the ultrasonic image.
[0051]
【The invention's effect】
According to the signal processing circuit of the present invention, the maximum value or the minimum value can be extracted with a small circuit scale. In addition, it is possible to reduce the size and cost of an ultrasonic diagnostic apparatus using the same.
[Brief description of the drawings]
FIG. 1 is a schematic block diagram of an ultrasonic diagnostic apparatus according to an embodiment of the present invention.
FIG. 2 is a block diagram showing a schematic configuration of a morphological filter section.
FIG. 3 is a schematic block configuration diagram of a signal processing circuit serving as a maximum value calculation circuit or a minimum value calculation circuit.
FIG. 4 is a block diagram showing a schematic configuration of a closing filter.
FIG. 5 is a schematic configuration diagram of a conventional first maximum value extraction circuit.
FIG. 6 is a schematic configuration diagram of a second conventional maximum value extraction circuit.
7 is a block configuration diagram of a maximum value storage circuit used in the maximum value extraction circuit of FIG. 6;
[Explanation of symbols]
20 ultrasonic probe, 22 transmitter, 24 receiver, 26 detector, 28 morphological filter section, 30 memory section, 32 3D image construction section, 34 frame buffer, 36 display section, 50 morphological filter, 52 maximum value Arithmetic circuit, 54 Minimum value arithmetic circuit, 56 Delay circuit, 58 Subtractor circuit, 70 Comparator, 72 Shift register.

Claims

N stages (n is an integer of 2 or more) connected in stages that operate according to a predetermined selection condition;
The first stage comparison unit compares the current input data with the previous input data and outputs either one as selection data.
The k-th stage comparison unit (k is an integer satisfying 2 ≦ k ≦ n) is the selection data output from the (k−1) -th stage comparison unit and 2 output from the (k−1) -th stage comparison unit. Compare with ^k-1 previous selection data, and output either one as selection data,
The n-stage comparison unit extracts a maximum value or a minimum value from 2 ⁿ pieces of data sequentially input to the first-stage comparison unit as a whole.

The signal processing circuit according to claim 1,
The predetermined selection condition is a condition for selecting a larger one of the two data to be compared,
The n-stage comparison unit extracts a maximum value from 2 ⁿ pieces of data sequentially input to the first-stage comparison unit as a whole.

The signal processing circuit according to claim 1,
The predetermined selection condition is a condition for selecting a smaller one of the two data to be compared,
The n-stage comparison unit extracts a minimum value from 2 ⁿ pieces of data sequentially input to the first-stage comparison unit.

The signal processing circuit according to any one of claims 1 to 3,
The k-th stage comparison unit includes:
Data holding means for holding ^2k-1 selection data output from the (k-1) -th stage comparison unit and delay-outputting the selected data;
A comparator for comparing the size of the selection data currently output from the (k−1) -th stage comparison unit and the 2 ^k−1 previous selection data delayed output from the data holding means;
A signal processing circuit comprising:

A signal processing circuit that sets a two-dimensional window for a two-dimensional data array and extracts a maximum value or a minimum value from a plurality of data in the two-dimensional window according to a predetermined selection condition,
A first extraction unit that sequentially inputs a plurality of data constituting the data string for each data string in the window, extracts a maximum value or a minimum value from them, and outputs the extracted data; ,
A plurality of data sequentially extracted by the first extraction unit for each data string, a maximum value or a minimum value is extracted from them, and a second extraction unit that outputs the extracted data;
Have
The first extraction unit includes first comparison units of n stages (n is an integer of 2 or more) connected in stages,
The first comparison unit in the first stage compares the current input data with the previous input data and outputs either one as selection data.
The k-th first comparison unit (k is an integer satisfying 2 ≦ k ≦ n) and the selection data output from the (k−1) -th first comparison unit and the (k−1) -th step Compare with 2 ^k-1 previous selection data output from the first comparison unit, and output either one as selection data,
The n-stage first comparison unit extracts, as a whole, the maximum value or the minimum value from the plurality of data sequentially input to the first-stage first comparison unit, and outputs the extracted data. And
The second extraction unit includes m comparison stages (m is an integer of 2 or more) connected in stages,
The second comparison unit of the first stage compares the current input data with the previous input data and outputs either one as selection data,
The k-th second comparison unit (k is an integer satisfying 2 ≦ k ≦ m) and the selection data output from the (k−1) -th second comparison unit and the (k−1) -th step Compare with ^2k-1 previous selection data output from the second comparison unit, and output either one as selection data,
The m-stage comparison unit extracts a maximum value or a minimum value in a plurality of data sequentially input to the second comparison unit of the first stage as a whole.
A signal processing circuit.

A window is set for the received data sequence obtained by ultrasonic transmission / reception, the maximum value or the minimum value is extracted from a plurality of received data in the window, and the extracted received data is output. An extractor to perform,
An image generation unit that generates an ultrasonic image using reception data sequentially output from the extraction unit;
Have
The extraction unit has n stages (n is an integer of 2 or more) connected in stages that operate according to a predetermined selection condition,
The first stage comparison unit compares the current input received data with the input received data immediately before it, and outputs either one as selected received data,
The k-th stage comparison unit (k is an integer satisfying 2 ≦ k ≦ n) is output from the selected reception data output from the (k−1) -th stage comparison unit and the (k−1) -th stage comparison unit. Compare with ^2k-1 previous selected received data and output either one as selected received data,
The n-stage comparison unit extracts a maximum value or a minimum value in 2 ⁿ pieces of received data sequentially input to the first-stage comparison unit as a whole.
An ultrasonic diagnostic apparatus.

The ultrasonic diagnostic apparatus according to claim 6,
The predetermined selection condition is a condition for selecting a larger one of two received data to be compared,
The n-stage comparison unit extracts, as a whole, a maximum value from 2 ⁿ received data sequentially input to the first-stage comparison unit.

The ultrasonic diagnostic apparatus according to claim 6,
The predetermined selection condition is a condition for selecting a smaller one of two received data to be compared,
The n-stage comparison unit extracts a minimum value from 2 ⁿ pieces of received data sequentially input to the first-stage comparison unit as a whole.

A first window is set for a received data string obtained by ultrasonic wave transmission / reception, and one of a maximum value and a minimum value is extracted from a plurality of received data in the first window, and the extraction is performed. A first extraction unit for outputting selected selection data;
A second window is set for the selection data string obtained from the first extraction unit, and the other of the maximum value and the minimum value is extracted from the plurality of selection data in the second window, and the extracted data is extracted. A second extraction unit for outputting the selected reception data;
An image generation unit that generates an ultrasonic image using the selective reception data sequentially output from the second extraction unit;
Have
The first extraction unit includes first comparison units of n stages (n is an integer equal to or greater than 2) connected in stages that operate according to a predetermined first selection condition.
The first comparison unit in the first stage compares the current input reception data with the previous input reception data and outputs either one as selection data,
The first comparison unit of the alpha stage (alpha is 2 ≦ α ≦ n becomes an integer), the (alpha-1) and selects data output from the first comparison unit of the stage first (alpha-1) Comparing the size with the 2 ^α−1 previous selection data output from the first comparison unit of the stage, and outputting either one as selection data;
The second extraction unit includes m comparison-staged second comparison units (m is an integer equal to or greater than 2) connected in stages, which operate according to a predetermined second selection condition.
The second comparison unit in the first stage compares the currently input selection data with the selection data input immediately before it, and outputs either one as selection data,
The second comparison unit in the β-th stage (β is an integer satisfying 2 ≦ β ≦ m) and the selection data output from the second comparison unit in the (β-1) -th stage and the (β−1) -th Comparing the size with the 2 ^β−1 previous selection data output from the second comparison unit of the stage, and outputting either one as selection data;
The first selection condition is a condition for selecting either the larger or the smaller of the two data to be compared,
The second selection condition is a condition for selecting one of the two data to be compared, whichever is larger or smaller,
An ultrasonic diagnostic apparatus characterized by the above.