Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4154555B2 - Photosensor array and two-dimensional image reader - Google Patents
[go: Go Back, main page]

JP4154555B2 - Photosensor array and two-dimensional image reader - Google Patents

Photosensor array and two-dimensional image reader Download PDF

Info

Publication number
JP4154555B2
JP4154555B2 JP2000107468A JP2000107468A JP4154555B2 JP 4154555 B2 JP4154555 B2 JP 4154555B2 JP 2000107468 A JP2000107468 A JP 2000107468A JP 2000107468 A JP2000107468 A JP 2000107468A JP 4154555 B2 JP4154555 B2 JP 4154555B2
Authority
JP
Japan
Prior art keywords
gate
semiconductor layer
photosensor
photoelectric conversion
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000107468A
Other languages
Japanese (ja)
Other versions
JP2001291856A (en
Inventor
誠 佐々木
和広 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2000107468A priority Critical patent/JP4154555B2/en
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to AU61828/00A priority patent/AU756447B2/en
Priority to HK02100622.4A priority patent/HK1041366B/en
Priority to CNB008015880A priority patent/CN1316636C/en
Priority to DE60041627T priority patent/DE60041627D1/en
Priority to EA200100409A priority patent/EA003343B1/en
Priority to EP00948313A priority patent/EP1118126B1/en
Priority to PCT/JP2000/005104 priority patent/WO2001009960A1/en
Priority to AT00948313T priority patent/ATE424043T1/en
Priority to CA002346032A priority patent/CA2346032C/en
Priority to KR1020017004227A priority patent/KR20010075560A/en
Priority to US09/630,242 priority patent/US6670595B1/en
Priority to TW089115401A priority patent/TW465105B/en
Priority to NO20011640A priority patent/NO20011640L/en
Publication of JP2001291856A publication Critical patent/JP2001291856A/en
Application granted granted Critical
Publication of JP4154555B2 publication Critical patent/JP4154555B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、フォトセンサアレイ及び2次元画像の読取装置に関し、特に、ダブルゲート構造を有する薄膜トランジスタによる光電変換素子(フォトセンサ)を2次元配列して構成されるフォトセンサアレイ、及び、そのフォトセンサアレイを利用した2次元画像の読取装置に関する。
【0002】
【従来の技術】
従来、印刷物や写真、あるいは、指紋等の微細な凹凸の形状等を読み取る2次元画像の読取装置として、光電変換素子(フォトセンサ)をマトリクス状に配列して構成されるフォトセンサアレイを有する構造のものがある。このようなフォトセンサアレイとして、一般に、CCD(Charge Coupled Device)等の固体撮像デバイスが用いられている。
【0003】
CCDは、周知の通り、フォトダイオードや薄膜トランジスタ(TFT:Thin Film Transistor)等のフォトセンサをマトリクス状に配列した構成を有し、各フォトセンサの受光部に照射された光量に対応して発生する電子−正孔対の量(電荷量)を、水平走査回路及び垂直走査回路により検出し、照射光の輝度を検知している。
このようなCCDを用いたフォトセンサシステムにおいては、走査された各フォトセンサを選択状態にするための選択トランジスタを個別に設ける必要があるため、画素数が増大するにしたがってシステム自体が大型化するという問題を有している。
【0004】
そこで、近年、このような問題を解決するための構成として、フォトセンサ自体にフォトセンス機能と選択トランジスタ機能とを持たせた、いわゆる、ダブルゲート構造を有する薄膜トランジスタ(以下、ダブルゲート型フォトセンサという)を画像読取装置に適用して、システムの小型化、及び、画素の高密度化を図る試みがなされている。
【0005】
このようなフォトセンサを用いた画像読取装置は、概略、ガラス基板の一面側にトップゲート電極及びボトムゲート電極を備えたダブルゲート型フォトセンサをマトリクス状に形成して、フォトセンサアレイを構成し、例えば、ガラス基板の背面側に設けられた光源から照射光を照射して、フォトセンサアレイ上方の検知面に載置された指から指紋等の2次元画像の画像パターンに応じた反射光を、ダブルゲート型フォトセンサにより明暗情報として検出し、2次元画像を読み取るものである。
【0006】
ここで、フォトセンサアレイによる画像の読み取り動作は、リセットパルスの印加による初期化終了時から読み出しパルスが印加されるまでの光蓄積期間において、各ダブルゲート型フォトセンサ毎に蓄積されるキャリヤ(正孔)の蓄積量に基づいて、明暗情報が検出される。なお、ダブルゲート型フォトセンサ、及び、フォトセンサアレイの具体的な構成及び動作については、後述する。
【0007】
【発明が解決しようとする課題】
ところで、上述したような2次元画像の読取装置に適用されるフォトセンサシステムにおいては、例えば指の凹凸等による照射光の反射の違いを、可視光波長域が入射されると励起するa−Si半導体層に生成されるキャリアを利用して検出するが、このキャリアを蓄積するためのトップゲート電極は、指のような被検物と半導体層との間に介在しているため反射光を透過する性質を有しなければならないためITOのような透明電極を用いなければならない。トップゲート電極は、駆動回路の端子と接続するためのトップゲートラインと一体化されて形成されているが、ITOは一般に抵抗率が高いために配線として用いると信号の伝搬遅延を生じやすいという問題があった。
【0008】
また、ダブルゲートトランジスタは、トップゲートラインの他にドレイン電極に接続されたドレインライン、ソース電極に接続されたソースライン(接地ライン)、ボトムゲート電極に接続されたボトムゲートラインと多数の配線を要しているため、トップゲートラインとこれらの間の重なり容量のため、さらに遅延しやすいという問題があった。
【0009】
そこで、本発明は、上述した問題点を解決し、信号の遅延を抑制し、良好に駆動することができるフォトセンサアレイ及び2次元画像の読取装置を提供することを目的とする。
【0010】
【課題を解決するための手段】
請求項1記載のフォトセンサアレイは、励起光によりキャリアを生成する半導体層と、前記半導体層の両端にそれぞれ設けられたソース、ドレイン電極と、第1ゲート絶縁膜を介し前記半導体層の下方に設けられた第1ゲート電極と、第2ゲート絶縁膜を介し前記半導体層の上方に設けられた第2ゲート電極と、を各々備え、所定方向に互いに離間して配置された複数の光電変換素子と、各光電変換素子の前記第1ゲート電極を接続する第1ゲートラインと、各光電変換素子の前記第2ゲート電極を接続する第2ゲートラインと、を有し、前記第2ゲートラインは2本に分岐されている領域を有し、該領域において前記第1ゲートラインと重ならないことを特徴とする。
【0011】
請求項1記載の発明によれば、第1ゲートラインと第2ゲートラインとの間に重ならない部分があるので、第1ゲートラインおよび第2ゲートライン間に生じる寄生容量を低減することができるので、第1ゲートライン又は第2ゲートライントップへの印加電圧のバラツキや読み取り動作信号の遅延を抑制して、迅速に信号を出力することができるとともに、寄生容量による信号電位の低減を抑制することができるので、一層良好な画像の読み取り動作を実現することができる。
また、請求項2記載の発明によれば、該半導体層のソース、ドレイン電極間の励起光が入射される有効領域が、容易に所定の形状比率を満たすように構成することが可能になり、光検知領域の偏りを改善するように任意に配置することができる。したがって、半導体層の入射有効領域を最適な形状比率になるように設定することができるので、励起光の入射量が微量であっても十分ソース−ドレイン電流を流すことができ、良好な受光感度を実現することができる。
上記光電変換素子は、前記複数の半導体層のソース電極が互いに接続され、前記複数の半導体層のドレイン電極が互いに接続されていてもよい。
【0012】
請求項2記載のフォトセンサアレイにおいて、複数の半導体層のソース電極は互いに接続され、複数の半導体層のドレイン電極は互いに接続されていてもよく、ソース電極又はドレイン電極が、複数の半導体層のうち隣接する2つに跨って形成されていてもよい。
また、複数の光電変換素子の各々の複数の半導体層が、半導体層のチャネル長方向に並んで配列されてもよい。
【0013】
さらに、複数の光電変換素子がデルタ配列されていれば、2次元的に隣接する光電変換素子間の距離をより均等にすることができるため、同じ被写体をフォトセンサアレイに対し平面的に異なる角度で載置したときの、方向に応じて異なる受光感度の不均一さによる光情報のずれを抑制することができるので、被写体が載置する角度の制限が少なくて済み、一層の画像読み取り特性に優れたフォトセンサアレイを実現することができる。
【0014】
請求項8記載の2次元画像の読取装置は、励起光によりキャリアを生成する半導体層と、該半導体層の各々の両端にそれぞれ設けられ、前記半導体層における前記励起光の入射有効領域を規定するソース、ドレイン電極と、第1ゲート絶縁膜を介し前記半導体層の下方に設けられた第1ゲート電極と、第2ゲート絶縁膜を介し前記半導体層の上方に設けられた第2ゲート電極と、を各々備えた複数の光電変換素子と、前記光電変換素子の前記第1ゲート電極に接続された第1ゲートラインと、前記光電変換素子の前記第2ゲート電極に接続された第2ゲートラインと、前記光電変換素子の前記ドレイン電極に接続されたドレインラインと、前記第1ゲートラインに接続された第1ゲートドライバと、前記第2ゲートラインに接続された第2ゲートドライバと、前記ドレインラインに接続され、前記光電変換素子への励起光の入射に応じて変位される電圧を読み取るスイッチと、を有し、前記第2ゲートラインは2本に分岐されている領域を有し、該領域において前記第1ゲートラインと重ならないことを特徴とする。
【0015】
請求項8記載の2次元画像の読取装置は、第1ゲートドライバ並びに第2ゲートドライバにより各光電変換素子を任意に選択し、各光電変換素子により変位されたドレインラインの電圧をスイッチが読み取る時に信号伝搬の遅延を抑制できるので、光電変換素子の数が膨大であっても迅速かつ精度よくマトリクス駆動することが可能になり、このため良好な2次元画像を得ることができる。
【0016】
【発明の実施の形態】
以下に、本発明に係る光電変換素子、フォトセンサアレイ及び2次元画像の読取装置の実施の形態について詳しく説明する。
まず、本発明に係る画像読取装置に適用されるダブルゲート型フォトセンサについて、図面を参照して説明する。
図1は、ダブルゲート型フォトセンサの構造を示す概略断面図である。
【0017】
図1(a)に示すように、ダブルゲート型フォトセンサ10は、可視光が入射されると電子−正孔対が生成されるアモルファスシリコン等の半導体層(チャネル層)11と、半導体層11の両端にそれぞれ設けられたnシリコン層17、18と、nシリコン層17、18上に形成されたクロム、クロム合金、アルミ、アルミ合金等の可視光に対し不透明のソース電極12及びドレイン電極13と、半導体層11の上方(図面上方)にブロック絶縁膜14及び上部(トップ)ゲート絶縁膜15を介して形成されたITO(Indium-Tin-Oxide:インジウム−スズ酸化物)からなる可視光に対し透過性を示すトップゲート電極21と、半導体層11の下方(図面下方)に下部(ボトム)ゲート絶縁膜16を介して形成されたクロム、クロム合金、アルミ、アルミ合金等の可視光に対し不透明なボトムゲート電極22と、を有して構成されている。
【0018】
なお、図1(a)において、トップゲート電極21、トップゲート絶縁膜15、ボトムゲート絶縁膜16、及び、トップゲート電極21上に設けられる保護絶縁膜20は、いずれも半導体層11を励起する可視光に対して透過率の高い材質により構成され、一方、ボトムゲート電極22は、可視光の透過を遮断する材質により構成されることにより、図面上方から入射する照射光のみを検知する構造を有している。
【0019】
すなわち、ダブルゲート型フォトセンサ10は、半導体層11を共通のチャネル領域として、半導体層11、ソース電極12、ドレイン電極13及びトップゲート電極21により形成される上部MOSトランジスタと、半導体層11、ソース電極12、ドレイン電極13及びボトムゲート電極22により形成される下部MOSトランジスタとからなる2つのMOSトランジスタを組み合わせた構造が、ガラス基板等の透明な絶縁性基板19上に形成されている。
そして、このようなダブルゲート型フォトセンサ10は、一般に、図1(b)に示すような等価回路により表される。ここで、TGはトップゲート端子、BGはボトムゲート端子、Sはソース端子、Dはドレイン端子である。
【0020】
次に、上述したダブルゲート型フォトセンサを2次元配列して構成されるフォトセンサシステムについて、図面を参照して簡単に説明する。
図2は、ダブルゲート型フォトセンサを2次元配列して構成されるフォトセンサシステムの概略構成図である。
図2に示すように、フォトセンサシステムは、大別して、多数のダブルゲート型フォトセンサ10を、例えば、n行×m列のマトリクス状に配列したフォトセンサアレイ100と、各ダブルゲート型フォトセンサ10のトップゲート端子TG(トップゲート電極21)及びボトムゲート端子BG(ボトムゲート電極22)を各々行方向に接続したトップゲートライン101及びボトムゲートライン102と、トップゲートライン101及びボトムゲートライン102に各々接続されたトップゲートドライバ111及びボトムゲートドライバ112と、各ダブルゲート型フォトセンサのドレイン端子D(ドレイン電極13)を列方向に接続したドレインライン103と、ドレインライン103に接続されたコラムスイッチ113と、ソース端子S(ソース電極12)を列方向に接続し接地されたソースライン104と、を有して構成される。トップゲートライン101は、トップゲート電極21とともにITOで形成され、ボトムゲートライン102、ドレインライン103並びにソースライン104はそれぞれボトムゲート電極22、ドレイン電極13、ソース電極12と同一の材料で且つ一体的に形成されている。ここで、φtg及びφbgは、それぞれリセットパルスφT1、φT2、…φTi、…φTn、及び、読み出しパルスφB1、φB2、…φBi、…φBnを生成するための制御信号、φpgは、プリチャージ電圧Vpgを印加するタイミングを制御するプリチャージ信号である。
【0021】
このような構成において、トップゲートドライバ111からトップゲート端子TGに電圧を印加することによりフォトセンス機能が実現され、ボトムゲートドライバ112からボトムゲート端子BGに電圧を印加し、ドレインライン103を介して検出信号を出力回路部113に取り込んでシリアルデータ又はパラデータとして出力(Vout)することにより選択読み出し機能が実現される。
【0022】
次に、上述したフォトセンサシステムの駆動制御方法について、図面を参照して説明する。
図3は、フォトセンサシステムの駆動制御方法の一例を示すタイミングチャートであり、図4は、ダブルゲート型フォトセンサの動作概念図であり、図5は、フォトセンサシステムの出力電圧の光応答特性を示す図である。
まず、リセット動作においては、図3、図4(a)に示すように、i番目の行のトップゲートライン101にパルス電圧(リセットパルス;例えばVtg=+15Vのハイレベル)φTiを印加して、各ダブルゲート型フォトセンサ10の半導体層11及びブロック絶縁膜14における半導体層11との界面近傍に蓄積されているキャリア(ここでは、正孔)を放出する(リセット期間Treset)。
【0023】
次いで、光蓄積動作においては、図3、図4(b)に示すように、トップゲートライン101にローレベル(例えばVtg=−15V)のバイアス電圧φTiを印加することにより、リセット動作を終了し、キャリヤ蓄積動作による光蓄積期間Taがスタートする。光蓄積期間Taにおいては、トップゲート電極側から入射した光量に応じて半導体層11で生成された電子−正孔対が生成され、半導体層11及びブロック絶縁膜14における半導体層11との界面近傍、すなわちチャネル領域周辺に正孔が蓄積される。
【0024】
そして、プリチャージ動作においては、図3、図4(c)に示すように、光蓄積期間Taに並行して、プリチャージ信号φpgに基づいてドレインライン103に所定の電圧(プリチャージ電圧)Vpgを印加し、ドレイン電極13に電荷を保持させる(プリチャージ期間Tprch)。
次いで、読み出し動作においては、図3、図4(d)に示すように、プリチャージ期間Tprchを経過した後、ボトムゲートライン102にハイレベル(例えばVbg=+10V)のバイアス電圧(読み出し選択信号;以下、読み出しパルスという)φBiを印加することにより、ダブルゲート型フォトセンサ10をON状態にする(読み出し期間Tread)。
【0025】
ここで、読み出し期間Treadにおいては、チャネル領域に蓄積されたキャリア(正孔)が逆極性のトップゲート端子TGに印加されたVtg(−15V)を緩和する方向に働くため、ボトムゲート端子BGのVbgによりnチャネルが形成され、ドレイン電流に応じてドレインライン103のドレインライン電圧VDは、図5(a)に示すように、プリチャージ電圧Vpgから時間の経過とともに徐々に低下する傾向を示す。
【0026】
すなわち、光蓄積期間Taにおける光蓄積状態が暗状態で、チャネル領域にキャリヤ(正孔)が蓄積されていない場合には、図4(e)、図5(a)に示すように、トップゲートTGに負バイアスをかけることによって、ボトムゲートBGの正バイアスが打ち消され、ダブルゲート型フォトセンサ10はOFF状態となり、ドレイン電圧、すなわち、ドレインライン103の電圧VDが、ほぼそのまま保持されることになる。
【0027】
一方、光蓄積状態が明状態の場合には、図4(d)、図5(a)に示すように、チャネル領域に入射光量に応じたキャリヤ(正孔)が捕獲されているため、トップゲートTGの負バイアスを打ち消すように作用し、この打ち消された分だけボトムゲートBGの正バイアスによって、ダブルゲート型フォトセンサ10はON状態となる。そして、この入射光量に応じたON抵抗に従って、ドレインライン103の電圧VDは、低下することになる。
【0028】
したがって、図5(a)に示したように、ドレインライン103の電圧VDの変化傾向は、トップゲートTGへのリセットパルスφTiの印加によるリセット動作の終了時点から、ボトムゲートBGに読み出しパルスφBiが印加されるまでの時間(光蓄積期間Ta)に受光した光量に深く関連し、蓄積されたキャリアが少ない場合には緩やかに低下する傾向を示し、また、蓄積されたキャリアが多い場合には急峻に低下する傾向を示す。そのため、読み出し期間Treadがスタートして、所定の時間経過後のドレインライン103の電圧VDを検出することにより、あるいは、所定のしきい値電圧を基準にして、その電圧に至るまでの時間を検出することにより、照射光の光量が換算される。
【0029】
上述した一連の画像読み取り動作を1サイクルとして、i+1番目の行のダブルゲート型フォトセンサ10にも同等の処理手順を繰り返すことにより、ダブルゲート型フォトセンサ10を2次元のセンサシステムとして動作させることができる。
なお、図3に示したタイミングチャートにおいて、プリチャージ期間Tprchの経過後、図4(f)、(g)に示すように、ボトムゲートライン102にローレベル(例えばVbg=0V)を印加した状態を継続すると、ダブルゲート型フォトセンサ10はOFF状態を持続し、図5(b)に示すように、ドレインライン103の電圧VDは、プリチャージ電圧Vpgを保持する。このように、ボトムゲートライン102への電圧の印加状態により、ダブルゲート型フォトセンサ10の読み出し状態を選択する選択機能が実現される。
【0030】
図6は、上述したようなフォトセンサシステムを適用した2次元画像の画像読取装置の要部断面図である。
図6に示すように、指紋等の2次元画像を読み取る画像読取装置においては、ダブルゲート型フォトセンサ10のガラス基板(絶縁性基板)19下方側に設けられたバックライト(面光源)30から照射光R1を入射させ、この照射光R1がダブルゲート型フォトセンサ10の形成領域を除く、透明な絶縁性基板19と絶縁膜15、16、20を透過して、保護絶縁膜20上の被写体40に照射される。
【0031】
そして、被写体40の画像パターン(あるいは、凹凸パターン)によって決まる反射率(明暗情報)に応じた反射光R2が、透明な絶縁膜20、15、14及びトップゲート電極21を透過して半導体層11に入射することにより、被写体40の画像パターンに対応したキャリヤが蓄積され、上述した一連の駆動制御方法にしたがって、被写体40の画像パターンを明暗情報として読み取ることができる。
【0032】
次に、本発明に係る光電変換素子、フォトセンサアレイおよび2次元画像の読取装置について、図面を参照して説明する。なお、以下に示す実施形態においては、光電変換素子(フォトセンサ)として、上述したダブルゲート型フォトセンサを適用し、トップゲート電極を第1ゲート電極として電圧を印加することにより、フォトセンス機能を実現するとともに、ボトムゲート電極を第2ゲート電極として電圧を印加することにより、チャネル領域に蓄積された電荷量を読み出す機能を実現するものとして説明する。
【0033】
図7、図10は、本発明に係るフォトセンサアレイに適用されるダブルゲート型フォトセンサを示す概略構成図である。ここで、図7は、後述する図10のA−A線での断面図である。
図7に示すように、本実施形態に係るダブルゲート型フォトセンサ10Aは、並列に配置された可視光が入射されると電子−正孔対を発生するアモルファスシリコン等の半導体層11a、11bと、各半導体層11a、11bの両端にそれぞれ設けられたnシリコン層17a、17b及び18a、18bと、各半導体層11a、11b間のnシリコン層18a、18b上に跨って形成された単一のドレイン電極13と、各半導体層11a、11bを挟んでドレイン電極13に対向してnシリコン層17a、17b上に形成された個別のソース電極12a、12bと、半導体層11a、11bの上方(図面上方)にブロック絶縁膜14a、14b及びトップゲート絶縁膜15を介して、各半導体層11a、11bに対して共通に形成された単一のトップゲート電極21と、各半導体層11a、11bの下方(図面下方)にボトムゲート絶縁膜16を介して、各半導体層11a、11bに対して共通に形成された単一のボトムゲート電極22と、を有し、これらの構成がガラス基板等の絶縁性基板19上に形成されている。
【0034】
ここで、ソース電極12a、12bは、図10に示すように、共通のソース配線12Mから半導体層11a、11bの長手方向(図面左右方向)に沿って櫛歯状に突出して形成され、また、ドレイン電極13は、ソース配線12Mに対向するドレイン配線13Mから半導体層11a、11bの長手方向(図面左右方向)に沿ってソース配線12M方向に突出して形成されている。すなわち、これらのソース電極12a、12b及びドレイン電極13は、それぞれ個別の半導体層11a、11bを挟んで対向するように相互に組み込み形成されている。
【0035】
なお、図7において、ブロック絶縁膜14a、14b、トップゲート絶縁膜15、ボトムゲート絶縁膜16、トップゲート電極21上に設けられた保護絶縁膜20は、窒化シリコン等の透光性の絶縁膜からなり、また、トップゲート電極21及びトップゲートライン101はITO等の透光性の材料からなり、ともに可視光に対し高い透過率を示す。一方、少なくともボトムゲート電極22及びボトムゲートライン102は、Cr等の光の透過を遮断する材質により構成されている。
【0036】
すなわち、ダブルゲート型フォトセンサ10Aは、半導体層11aを共通のチャネル領域として、半導体層11a、ソース電極12a、ドレイン電極13、トップゲート絶縁膜15及びトップゲート電極21により形成される第1の上部MOSトランジスタと、半導体層11a、ソース電極12a、ドレイン電極13、ボトムゲート絶縁膜16及びボトムゲート電極22により形成される第1の下部MOSトランジスタと、からなる第1のダブルゲート型フォトセンサ、及び、半導体層11bを共通のチャネル領域として、半導体層11b、ソース電極12b、ドレイン電極13、トップゲート絶縁膜15及びトップゲート電極21により形成される第2の上部MOSトランジスタと、半導体層11b、ソース電極12b、ドレイン電極13、ボトムゲート絶縁膜16及びボトムゲート電極22により形成される第2の下部MOSトランジスタと、からなる第2のダブルゲート型フォトセンサを、並列に連結配置した構成が、絶縁性基板19上に形成されている。
【0037】
特に、第1及び第2のダブルゲート型フォトセンサを構成するトップゲート電極21とボトムゲート電極22を、各々共通電極により構成し、かつ、ソース電極12a、12bを共通のソース配線12Mから突出形成した構成を有しているので、フォトセンサ部となる半導体層が1素子当たりに2個のダブルゲート型フォトセンサを、上述した駆動制御方法を適用して、1素子当たり1個の半導体層のダブルゲート型フォトセンサと同様に動作させることができる。
【0038】
ここで、上述したような構成を有するダブルゲート型フォトセンサにおける半導体層への励起光の実質的な入射領域(入射有効領域)の形状と、ダブルゲート型フォトセンサの受光感度との関係について、1個の半導体層の構成と比較しながら説明し、本発明に係る光電変換素子(ダブルゲート型フォトセンサ)について、詳しく説明する。
【0039】
図8(a)は、図1に示す1素子当たりにフォトセンサ部となる半導体層が1個のダブルゲート型フォトセンサの入射有効領域を示す図であり、図8(b)は、フォトセンサアレイにおける配置構造を示す図であり、図9は、図8(a)に示した構成における受光感度のバラツキ(分布特性;以下、「光検知領域の広がり」という)を示す概念図であり、図10は、1素子当たりにフォトセンサ部となる半導体層が2個のダブルゲート型フォトセンサの入射有効領域を上方向から示す概略図であり、図11は、図10に示すダブルゲート型フォトセンサにおける光検知領域の広がりを示す概略図であり、図12は、1素子当たりにフォトセンサ部となる半導体層が3個のダブルゲート型フォトセンサをマトリクス状に配置したフォトセンサアレイの平面構成図である。ここで、図9、図11に示した光検知領域の広がりは、半導体層(詳しくは、チャネル領域)を中心として、所定の受光感度が得られる領域を模式的に示したものであって、受光感度の分布範囲を厳密に示すものではない。
【0040】
図8、図12に示したフォトセンサアレイ100,100Aにおいては、各トップゲートライン101が、各行毎に配列されたダブルゲート型フォトセンサ10,10Aのトップゲート電極21間を接続し、ボトムゲートライン102が、各行毎に配列されたダブルゲート型フォトセンサ10,10Aのボトムゲート電極22間を接続している。同一行におけるトップゲートライン101とボトムゲートライン102とは、隣接するダブルゲート型フォトセンサ10(又は10A)間で互いに平面的に重ならないように(重なりを回避するように)形成されている。
【0041】
すなわち、1本のボトムゲートライン102の列方向の上下に2本に分岐されたトップゲートライン101がボトムゲートライン102と重ならないように配置されている。このような構成により、トップゲートライン101およびボトムゲートライン102を構成する各導電層相互が対向することがないので、トップゲートライン101およびボトムゲートライン102間に生じる寄生容量を低減することができ、トップゲートライン101およびボトムゲートライン102への印加電圧のバラツキや読み取り動作信号の遅延を抑制して、一層良好な画像の読み取り動作を実現することができる。
【0042】
また、光量に応じて流れるドレイン電流Idsは下記のように定義できる。
Ids ∝ W/L ……(1)
ここで図1、8に示すようにW、Lはそれぞれ半導体層のチャネル幅、チャネル長である。プリチャージされたドレイン電圧の変位を読み込むためには、比W/Lは、3.0以上が望ましく、7.0以上がより望ましい。また、一般に、上述したようなダブルゲート型フォトセンサを用いて、外部から入射される励起光に応じて電荷を蓄積するフォトセンサとして機能させる場合、その受光感度は、ソース、ドレイン電極12、13から露出された半導体層に入射される励起光の入射有効領域の形状、すなわち、実質的に半導体層のチャネル長L方向およびチャネル幅W方向の長さに大きく依存することが判明している。
【0043】
ソース、ドレイン電極12、13は可視光に対し不透明であるため、半導体層11のうちドレイン電流Idsに有効なキャリアが形成される領域である入射有効領域は、ソース、ドレイン電極12、13間に囲まれた領域であり、この領域は、x方向におけるソース、ドレイン電極12、13間の距離K及びy方向におけるチャネル幅Wで定義される。
【0044】
このように、フォトセンサの感度領域は、チャネル幅W及びチャネル長方向の長さKに依存し、トランジスタのソース−ドレイン電流値Idsは、半導体層11のチャネル幅W及びチャネル長Lの比に依存しているため、ダブルゲート型フォトセンサ10のドレイン電流を向上させるためには、比W/Lの設計値をできるだけ大きく設計する必要があるが、比W/Lを大きくすると、図1、図8のダブルゲート型フォトセンサでは、その平面構造は、必然的にチャネル幅方向の長さW(または、半導体層11の長手方向の寸法)が大きく、チャネル長方向の長さK(または、半導体層11の幅方向の寸法)が短い長方形形状となり、これに伴って、高い受光感度を有する光検知領域の広がりがx方向に比較してy方向に偏ることになる。
【0045】
具体的には、半導体層11の入射有効領域が、長方形形状となるため、図9に示すように、その光検知領域の広がりは、必然的に半導体層11の長手方向(図面上下方向;y方向)に延伸する縦長の領域Ep(半導体層11の入射有効領域の略相似形)となり、図面左右方向(x方向)については、所望の受光感度が得られる領域がy方向に対し相対的に狭くなる。
したがって、x、y方向における光検知領域の広がりの偏りに起因して、被写体からの明暗情報(読み取り画像)が歪んだ状態で読み取られることになり、高い受光感度と、歪みを抑制した画像情報の読み取りとを同時に実現することができないという問題を有していた。
【0046】
なお、このようなダブルゲート型フォトセンサ10により構成されるフォトセンサアレイ100の平面構成は、例えば、図8(b)に示すように、ダブルゲート型フォトセンサ10相互が、直交するx、yの2方向(行、列方向)にそれぞれ所定のピッチPspで等間隔に格子(マトリクス)状に配置され、さらに、格子内部の素子間領域Rpを通して、絶縁性基板(ガラス基板)面側からの光が被写体に照射されるように考慮されている。そのため、被写体に十分な量の光を照射するためには、素子間領域Rpを極力大きく確保する必要もある。
【0047】
これに対して、本実施形態におけるダブルゲート型フォトセンサ10Aにおいては、図10に示すように、2個の半導体層11a、11bが、幅方向(長手方向)を対向させて、並行に連結配置された構成を有しているので、ソース電極12a、12b、ドレイン電極13により半導体層11a、11bにおける入射有効領域のチャネル幅方向の長さをW、チャネル長方向の長さを各々K1、K2とした場合、半導体層11a、11bの入射有効領域の長手寸法(チャネル幅方向の長さ)は“W”に保持され、半導体層11aの入射有効領域の幅寸法(チャネル長方向の長さ)を加算(K1+K2)したダブルゲート型フォトセンサとして取り扱うことができる。よって、その受光感度は、チャネル幅方向の長さWとチャネル長方向の長さの総和(K1+K2)との比W/(K1+K2)に依存することになる。
【0048】
そして、この場合、各半導体層11a、11bにおける入射有効領域の形状(長さW×K1からなる矩形領域と、長さW×K2からなる矩形領域との合成形状)が、正方形状に近似するほど、半導体層11a、11bへの励起光の入射角度による受光感度のバラツキが補正されることになる。
すなわち、チャネル幅方向の長さWとチャネル長方向の長さの総和(K1+K2)との比W/(K1+K2)が1に近づくほど、図11に示すように、x方向(矢印A;詳しくは、x方向を中心にして、それぞれ±45°の角度を有する領域)から半導体層11a、11bに入射する光の感度と、y方向(矢印B;詳しくは、y方向を中心にして、それぞれ±45°の角度を有する領域)から半導体層11a、11bに入射する光の感度がより等しくなるように作用して、受光感度のバラツキ(方向性)が補正され、光検知領域の広がりは、x、y方向に略均等な広がり(略正方形状に近づいた矩形)を有する領域Eaを得ることができる。
【0049】
ここで、ダブルゲート型フォトセンサの受光感度を左右する、チャネル幅方向の長さWとチャネル長方向の長さの総和(K1+K2)との比W/(K1+K2)において、チャネル長方向の長さの総和(K1+K2)は、1素子中に形成される半導体層の数に応じて、各半導体層における入射有効領域のチャネル長方向の長さKiの総和ΣKiと置き換えることができる。
そして、発明者が鋭意検討した結果、反射光の指向性の平準化のためには、このチャネル幅方向の長さWとチャネル長方向の長さの総和ΣKiとの比W/ΣKiが、1.0≦W/ΣKi≦10(より望ましくは、W/ΣKi≦8.0)の条件を有するとき、入射有効領域への励起光の入射角度に対する受光感度のバラツキが適切に抑制、補正されて、受光感度が最適になることが判明した。
【0050】
これは、図8(a)、(b)に示す構造でも同様であるが、図10の場合より入射光の指向性の平準化ができることはいうまでもない。また、上記条件に加え、図11において複数の半導体層の入射有効領域のx方向の両外端部で定義される2辺とy方向の両外端部で定義される2辺(ソース電極12aと半導体層11aの入射有効領域との境界線、ソース電極12bと半導体層11bの入射有効領域との境界線、)とで囲まれた矩形の形が正方形に近い方が、受光感度バランスの観点からさらに望ましい。
【0051】
また、図10に示すダブルゲート型フォトセンサ10Aにおいて、2個の半導体層11a、11bにおける入射有効領域のチャネル長方向の長さK1=K2=Kになるように設定することにより、上記(1)式に基づいて、ソース−ドレイン電流Idsを、図8に示すダブルゲートトランジスタに比較して理論上2倍に設定することができるので、受光感度を顕著に向上させることができる。
したがって、このようなダブルゲート型フォトセンサ10Aを、図12に示すように、マトリクス状に配置してフォトセンサアレイ100Aを構成することにより、光検知領域の広がりを均一化して、2次元画像の読み取り時における歪みを抑制しつつ、高い受光感度を有する光受光部を備えたフォトセンサアレイ、及び、2次元画像の読取装置を実現することができる。
【0052】
また、上述したダブルゲート型フォトセンサ10Aによれば、受光感度を大幅に高めたことにより、フォトセンサ10に比較して、小さな入射光量であっても、明暗情報の読み取り動作を良好に行うことができるので、読取装置に付設される面光源の照度を低減(抑制)することができ、2次元画像の読取装置の消費電力を低減することができる。あるいは、フォトセンサ10Aと同等の面光源の照度を適用した場合には、受光感度が向上した分、光蓄積時間を大幅に短縮することができ、2次元画像の読み取り性能に優れた読取装置を提供することができる。
【0053】
さらに、受光感度が大幅に向上したことにより、フォトセンサ10Aと同等の入射光量に対して、過度の光オン電流が生じるため、このようなオン電流を抑制する目的で、トップゲート及びボトムゲートの両電極に印加する駆動電圧を低下させて動作を制御することができるので、駆動電圧の低減によって、ダブルゲート型フォトセンサの特性の経時的な劣化を抑制し、フォトセンサアレイの信頼性を長く持続(延命)させることもできる。
【0054】
図13は、本発明に係るフォトセンサアレイに適用される他のダブルゲート型フォトセンサの概略構成図であり、図14は、そのダブルゲート型フォトセンサをマトリクス状に配置したフォトセンサアレイの平面構成図である。ここで、上述した実施形態と同等の構成については、同一の符号を付して、その説明を簡略化する。
【0055】
図13に示すように、本実施形態に係るダブルゲート型フォトセンサ10Bは、並列に配置されたアモルファスシリコン等の半導体層11a、11b、11cと、半導体層11aと11b間を連結して形成された単一のドレイン電極13aと、半導体層11bと11c間を連結して形成された単一のソース電極12bと、半導体層11aを挟んでドレイン電極13aに対向して形成されたソース電極12aと、半導体層11cを挟んでソース電極12bに対向して形成されたドレイン電極13bと、半導体層11aとソース電極12aとの間に介在するnシリコン層17aと、半導体層11aとドレイン電極13aとの間に介在するnシリコン層18aと、半導体層11bとドレイン電極13aとの間に介在するnシリコン層17bと、半導体層11bとソース電極12bとの間に介在するnシリコン層18bと、半導体層11cとソース電極12bとの間に介在するnシリコン層17cと、半導体層11cとドレイン電極13bとの間に介在するnシリコン層18cと、半導体層11a、11b、11cの上方(図面上方)にトップゲート絶縁膜15を介して、各半導体層11a、11b、11cに対して共通に形成された単一のトップゲート電極21と、各半導体層11a、11b、11cの下方(図面下方)にボトムゲート絶縁膜16を介して、各半導体層11a、11b、11cに対して共通に形成された単一のボトムゲート電極22と、を有し、これらの構成がガラス基板等の絶縁性基板19上に形成されている。
【0056】
なお、各絶縁膜や電極の材質、また、その他の構成については、上述した図1、図7に示す実施形態と同等であるので、説明を省略する。
すなわち、ダブルゲート型フォトセンサ10Bは、半導体層11aを共通のチャネル領域として、半導体層11a、ソース電極12a、ドレイン電極13a、トップゲート絶縁膜15、ボトムゲート絶縁膜16、トップゲート電極21及びボトムゲート電極22により構成される第1のダブルゲート型フォトセンサと、半導体層11bを共通のチャネル領域として、半導体層11b、ソース電極12b、ドレイン電極13a、トップゲート絶縁膜15、ボトムゲート絶縁膜16、トップゲート電極21及びボトムゲート電極22により構成される第2のダブルゲート型フォトセンサと、半導体層11cを共通のチャネル領域として、半導体層11c、ソース電極12b、ドレイン電極13b、トップゲート絶縁膜15、ボトムゲート絶縁膜16、トップゲート電極21及びボトムゲート電極22により構成される第3のダブルゲート型フォトセンサとを、並列に連結配置した構成が、絶縁性基板19上に形成されている。
【0057】
特に、第1乃至第3の各ダブルゲート型フォトセンサを構成するトップゲート電極21とボトムゲート電極22を、各々共通電極により構成し、かつ、ソース電極12a、12bを共通のソース配線12Mから突出形成し、また、ドレイン電極13a、13bを共通のドレイン配線13Mから突出形成した構成を有しているので、3個のダブルゲート型フォトセンサを、上述した駆動制御方法を適用して、1個のダブルゲート型フォトセンサとして動作させることができる。
【0058】
このような構成を有するダブルゲート型フォトセンサ10Aによれば、チャネル領域を構成する半導体層11a、11b、11cが、各々幅方向(長手方向)を対向させて、並行に連結配置されているので、各半導体層11a、11b、11cにおける入射有効領域のチャネル幅方向の長さをWに保持したまま、入射有効領域のチャネル長方向の長さをK3、K4、K5(たとえば、K3=K4=K5=K)として、3倍(3×K3)に設定したダブルゲート型フォトセンサとして取り扱うことができる。
したがって、上記(1)式より、ソース−ドレイン電流Idsを、図8に示すダブルゲートトランジスタに比較して理論上3倍に設定することができるので、受光感度を顕著に向上させることができる。
【0059】
加えて、各半導体層11a、11b、11cが、長手方向を対向させて並列に配置されているので、光検知領域の広がりを半導体層の長さ方向(図面上下方向)に一層拡大して、より正方形化することができる。
そのため、上述した図1、図7に示す実施形態と同様に、このようなダブルゲート型フォトセンサ10Bを、図14に示すように、マトリクス状に配置してフォトセンサアレイ100Bを構成することにより、光検知領域の広がりを一層均一化して、2次元画像の読み取り時における歪みを抑制し、さらに、高い受光感度を有する光受光部を備えたフォトセンサアレイ、及び、2次元画像の読取装置を実現することができる。
【0060】
なお、図1、図7、図13に示す実施形態においては、ダブルゲート型フォトセンサ10、10A、10Bは、半導体層(あるいは、ダブルゲート型フォトセンサ)を1〜3個、並列に連結配置した構成を示したが、本発明は、この形態に限定されるものではない。したがって、連結配置する半導体層の個数に応じて、光受光感度を任意に設定することができる。
ここで、図12又は図14に示したように、ダブルゲート型フォトセンサ10A、10Bをマトリクス状に配置してフォトセンサアレイ100A、100Bを構成し、2次元画像の読取装置に適用した場合、マトリクスの格子内部の素子間領域Ra、Rbを通して、絶縁性基板(ガラス基板)19側からの光が被写体に照射されるので、被写体への照射光量を十分に確保するように素子間領域Ra、Rbを設定した上で、光受光部の形成領域に連結配置される半導体層(ダブルゲート型フォトセンサ)の数を任意に設定する必要がある。
【0061】
図15は、本発明に係るフォトセンサアレイのさらに他の実施形態を示す概略構成図であり、図16は、本実施形態に係るフォトセンサアレイを適用した2次元画像の読取装置の概略構成図である。なお、図16においては、図示の都合上、ダブルゲート型フォトセンサを簡略化して示す。
図15に示すように、本実施形態に係るフォトセンサアレイ100Cは、上述した図10に示す実施形態と同等のダブルゲート型フォトセンサ10Cを有し、各ダブルゲート型フォトセンサ10Cが、2次元平面に連続して設定された、一辺がPsa(=Psp:図8(b)に示したダブルゲート型フォトセンサ10相互のピッチ)の仮想の正三角形の各頂点位置に配置された、いわゆるデルタ配列されている。
【0062】
すなわち、図8(b)に示したフォトセンサアレイ100におけるダブルゲート型フォトセンサ10の配置と対比すると、図8(b)におけるフォトセンサアレイ100の場合には、ダブルゲート型フォトセンサ10相互が、x、yの直交する2方向にのみ、均等な寸法Pspだけ離間するように配置されているため、マトリクスに対応するx、y方向に対して、斜め方向(0°、90°、180°、270°以外の適当な角度。例えば、45°や60°方向)においては、ダブルゲート型フォトセンサ10相互のピッチがx、y方向に対して増大して不均一となり(例えば、45°の場合にはPspの√2倍)、斜め方向に載置された被写体に対して、均一かつ高精度な読み取り動作を実現することができないという問題を有していた。
【0063】
これに対して、本実施形態に係るフォトセンサアレイ100Cにおいては、2次元平面に連続して設定された各正三角形の各頂点位置に光受光部となるダブルゲート型フォトセンサ10Cが配置されているので、x方向に均等にダブルゲート型フォトセンサ10Cが配置されるとともに、斜め方向(60°、120°、240°、300°)にも、均等にダブルゲート型フォトセンサ10Cが配置されることになり、光受光部相互間のピッチがPsaに均一化される。
【0064】
したがって、2次元平面上に配置される全てのダブルゲート型フォトセンサが、略全周方向に隣接するダブルゲート型フォトセンサに対し等間隔なピッチPsaで配置されることになるので、読み取り対象となる2次元画像がx、y方向に対して斜めに載置された場合であっても、画像読み取り時の歪みを抑制しつつ、高い読み取り精度で正確に読み取ることができる。
また、各ダブルゲート型フォトセンサがデルタ配列されているので、x方向のピッチを図8(b)のフォトセンサと同等のPsa(=Psp)に設定した場合、y方向のピッチPsbは、次式により表される。
Psb=Psa×sin60° ……(2)
【0065】
このように、y方向のピッチPsbは、x方向のピッチPsa(=Psp)よりも短くなるため、図8(b)のフォトセンサの平面領域Mpに比較して、y方向に縮小された平面領域Mcで、同数のダブルゲート型フォトセンサを配置することができ、2次元画像の読取装置の小型化を図ることができる。換言すれば、図8(b)のフォトセンサと同等の平面領域に、図8(b)のフォトセンサの構成に比較して、1/sin60°倍(≒1.15倍)の数のダブルゲート型フォトセンサを配置することができ、高密度化を図ることができる。
なお、デルタ配列においては、各光受光部を構成するダブルゲート型フォトセンサとして、図10の実施形態に示した構成を適用したが、図8(a)や図13(a)に示す実施形態や他の構成のダブルゲート型フォトセンサを適用してもよいことはいうまでもない。
【0066】
以上説明したダブルゲート型フォトセンサアレイ100、100A、100B、100Cは、同一行におけるトップゲートライン101とボトムゲートライン102とは、隣接するダブルゲート型フォトセンサ10(又は、10A、10B、10Cのいずれか)間で互いに平面的に重ならないように(重なりを回避するように)形成されている。すなわち、1本のボトムゲートライン102の列方向の上下に2本に分岐されたトップゲートライン101が、ボトムゲートライン102と重ならないように配置されている。
【0067】
このような構成により、トップゲートライン101およびボトムゲートライン102を構成する各導電層相互が対向することがないので、トップゲートライン101およびボトムゲートライン102間に生じる寄生容量を低減することができ、トップゲートライン101およびボトムゲートライン102への印加電圧のバラツキや読み取り動作信号の遅延を抑制して、一層良好な画像の読み取り動作を実現することができる。また、上記各実施形態では、隣接するダブルゲート型フォトセンサ間では、トップゲートライン101およびボトムゲートライン102が全く重なっていないが、伝搬遅延抑制のためにトップゲートライン101の配線幅をより広くして、ボトムゲートライン102との間に部分的に重なる領域と重ならない領域を設けても、伝搬遅延抑制の効果をもたらす。また、逆に、ボトムゲートライン102に、トップゲートライン101と部分的に重なる領域と重ならない領域を設けても、伝搬遅延抑制の効果があるあることはいうまでもない。
【0068】
このようなフォトセンサアレイを、図16に示すような2次元画像の読取装置(図では、指紋読取装置)に適用することにより、フォトセンサアレイ100Mのガラス基板側に設けられた面光源30から、素子間領域の透明な絶縁膜を透過して、指等の被写体40aに照射された光Rの反射光が、マトリクス状に配置された各ダブルゲート型フォトセンサ10Mに入射され、上述したように、読み取り時の歪みを低減しつつ、高精度、かつ、短時間で被写体40aの明暗情報の読み取りを実行することができる。
また、フォトセンサアレイ100Mにおける受光感度を大幅に向上することができるため、相対的に面光源の照度を低減することができ、読取装置の消費電力を削減することができる。
【0069】
【発明の効果】
請求項1記載の発明によれば、第1ゲートラインと第2ゲートラインとの間に重ならない部分があるので、第1ゲートラインおよび第2ゲートライン間に生じる寄生容量を低減することができ、第1ゲートライン又は第2ゲートライントップへの印加電圧のバラツキや読み取り動作信号の遅延を抑制して、一層良好な画像の読み取り動作を実現することができる。
【0070】
請求項2記載の発明によれば、半導体層を複数設けることにより、光検知領域の偏りを改善するように任意に配置することができる。したがって、容易に半導体層の入射有効領域を最適な形状比率になるように設定することができるので、励起光の入射量が微量であっても十分ソース−ドレイン電流を流すことができ、良好な受光感度を実現することができる。
また、上記光電変換素子は、前記複数の半導体層のソース電極が互いに接続され、前記複数の半導体層のドレイン電極が互いに接続されていてもよい。
【0071】
さらに、上記フォトセンサアレイにおいて、複数の光電変換素子がデルタ配列されていれば、2次元的に隣接する光電変換素子間の距離をより均等にすることができるため、同じ被写体をフォトセンサアレイに対し平面的に異なる角度で載置したときの、方向に応じて異なる受光感度の不均一さによる光情報のずれを抑制することができるので、被写体が載置する角度の制限が少なくて済み、一層の画像読み取り特性に優れたフォトセンサアレイを実現することができる。さらに、読取装置の小型化、あるいは、光受光部の高密度化による読み取り精度の向上を図ることができる。
【0072】
請求項8記載の2次元画像の読取装置によれば、第1ゲートドライバ並びに第2ゲートドライバにより各光電変換素子を任意に選択し、各光電変換素子により変位されたドレインラインの電圧をスイッチが読み取る時に信号伝搬の遅延を抑制できるので、光電変換素子の数が膨大であっても迅速かつ精度よくマトリクス駆動することが可能になり、このため良好な2次元画像を得ることができる。
【図面の簡単な説明】
【図1】本発明に適用されるダブルゲート型フォトセンサの構造を示す断面図である。
【図2】本発明に適用されるダブルゲート型フォトセンサを2次元配列して構成されるフォトセンサシステムの概略構成図である。
【図3】フォトセンサシステムの駆動制御方法の一例を示すタイミングチャートである。
【図4】ダブルゲート型フォトセンサの動作概念図である。
【図5】フォトセンサシステムの出力電圧の光応答特性を示す図である。
【図6】上述したフォトセンサシステムを適用した2次元画像の画像読取装置の要部断面図である。
【図7】本発明に係るフォトセンサアレイに適用されるフォトセンサ部となる半導体層が1素子当たりに2個のダブルゲート型フォトセンサを示す概略構成図である。
【図8】1素子当たりにフォトセンサ部となる半導体層が1個のダブルゲート型フォトセンサの入射有効領域と、フォトセンサアレイにおける配置構造を示す図である。
【図9】図8に示すダブルゲート型フォトセンサの受光感度のバラツキを示す概念図である。
【図10】1素子当たりにフォトセンサ部となる半導体層が2個のダブルゲート型フォトセンサの入射有効領域を示す概略図である。
【図11】図10に示すダブルゲート型フォトセンサにおける光検知領域の広がりを示す概略図である。
【図12】本実施形態に係るダブルゲート型フォトセンサをマトリクス状に配置したフォトセンサアレイの平面構成図である。
【図13】本発明に係るフォトセンサアレイに適用される他のダブルゲート型フォトセンサを示す概略構成図である。
【図14】本実施形態に係るダブルゲート型フォトセンサをマトリクス状に配置したフォトセンサアレイの平面構成図である。
【図15】本発明に係るフォトセンサアレイのさらに他の実施形態を示す概略構成図である。
【図16】本実施形態に係るフォトセンサアレイを適用した2次元画像の読取装置の概略構成図である。
【符号の説明】
10、10A、10B、10C ダブルゲート型フォトセンサ
11a、11b、11c 半導体層
12a、12b ソース電極
13、13a、13b ドレイン電極
14a、14b ブロック絶縁膜
15 トップゲート絶縁膜
16 ボトムゲート絶縁膜
17、18 n+シリコン層
19 絶縁性基板
20 保護絶縁膜
21 トップゲート電極
22 ボトムゲート電極
100A、100B、100C フォトセンサアレイ
101 トップゲートライン
102 ボトムゲートライン
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a photosensor array and a two-dimensional image reading device, and in particular, a photosensor array configured by two-dimensionally arranging photoelectric conversion elements (photosensors) using thin film transistors having a double gate structure, and the photosensor. The present invention relates to a two-dimensional image reading apparatus using an array.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, a structure having a photosensor array configured by arranging photoelectric conversion elements (photosensors) in a matrix form as a two-dimensional image reading device that reads a printed matter, a photograph, or the shape of fine irregularities such as fingerprints There are things. In general, a solid-state imaging device such as a CCD (Charge Coupled Device) is used as such a photosensor array.
[0003]
As is well known, a CCD has a configuration in which photosensors such as photodiodes and thin film transistors (TFTs) are arranged in a matrix, and is generated corresponding to the amount of light irradiated to the light receiving portion of each photosensor. The amount of electron-hole pairs (charge amount) is detected by a horizontal scanning circuit and a vertical scanning circuit, and the brightness of the irradiation light is detected.
In such a photosensor system using a CCD, it is necessary to individually provide a selection transistor for selecting each scanned photosensor, so that the system itself increases in size as the number of pixels increases. Has the problem.
[0004]
Therefore, in recent years, as a configuration for solving such problems, a thin film transistor having a so-called double gate structure (hereinafter referred to as a double gate type photosensor) in which the photosensor itself has a photosense function and a select transistor function. ) Is applied to an image reading apparatus to try to reduce the size of the system and increase the density of pixels.
[0005]
In general, an image reading apparatus using such a photosensor forms a photosensor array by forming a double gate type photosensor having a top gate electrode and a bottom gate electrode on one side of a glass substrate in a matrix. For example, irradiation light is irradiated from a light source provided on the back side of the glass substrate, and reflected light corresponding to an image pattern of a two-dimensional image such as a fingerprint from a finger placed on the detection surface above the photosensor array The light is detected as light / dark information by a double gate type photosensor, and a two-dimensional image is read.
[0006]
Here, the image reading operation by the photosensor array is performed by the carrier (correction) stored in each double-gate photosensor during the light accumulation period from the end of initialization by applying the reset pulse until the reading pulse is applied. Brightness / darkness information is detected based on the accumulated amount of holes). Note that specific configurations and operations of the double-gate photosensor and the photosensor array will be described later.
[0007]
[Problems to be solved by the invention]
By the way, in the photo sensor system applied to the two-dimensional image reading apparatus as described above, for example, a-Si that excites the difference in reflection of irradiated light due to unevenness of a finger or the like when a visible light wavelength region is incident. Detection is performed using carriers generated in the semiconductor layer, and the top gate electrode for accumulating the carriers is interposed between the test object such as a finger and the semiconductor layer, so that the reflected light is transmitted. Therefore, a transparent electrode such as ITO must be used. The top gate electrode is formed integrally with the top gate line for connecting to the terminal of the drive circuit. However, since ITO generally has a high resistivity, it tends to cause a signal propagation delay when used as a wiring. was there.
[0008]
In addition to the top gate line, the double gate transistor includes a drain line connected to the drain electrode, a source line connected to the source electrode (ground line), a bottom gate line connected to the bottom gate electrode, and a number of wirings. Therefore, there is a problem that the delay is more likely due to the overlapping capacity between the top gate line and the top gate line.
[0009]
Accordingly, an object of the present invention is to solve the above-described problems, to provide a photosensor array and a two-dimensional image reading device that can suppress signal delay and can be driven satisfactorily.
[0010]
[Means for Solving the Problems]
2. The photosensor array according to claim 1, wherein a semiconductor layer that generates carriers by excitation light, source and drain electrodes respectively provided at both ends of the semiconductor layer, and a first gate insulating film are provided below the semiconductor layer. A plurality of photoelectric conversion elements each provided with a first gate electrode provided and a second gate electrode provided above the semiconductor layer with a second gate insulating film interposed therebetween, and spaced apart from each other in a predetermined direction A first gate line that connects the first gate electrodes of each photoelectric conversion element, and a second gate line that connects the second gate electrode of each photoelectric conversion element, The second gate line has a region branched into two, and does not overlap the first gate line in the region. It is characterized by that.
[0011]
According to the first aspect of the present invention, since there is a portion that does not overlap between the first gate line and the second gate line, the parasitic capacitance generated between the first gate line and the second gate line can be reduced. Therefore, it is possible to quickly output a signal by suppressing variations in applied voltage to the first gate line or the top of the second gate line and a delay of a read operation signal, and to suppress a reduction in signal potential due to parasitic capacitance. Therefore, a better image reading operation can be realized.
Further, according to the invention of claim 2, it is possible to configure the effective region where the excitation light between the source and drain electrodes of the semiconductor layer is incident so as to easily satisfy a predetermined shape ratio. Arbitrary arrangement can be made so as to improve the bias of the light detection region. Therefore, since the effective incident area of the semiconductor layer can be set to have an optimal shape ratio, a sufficient source-drain current can flow even if the incident amount of excitation light is very small, and good light receiving sensitivity. Can be realized.
In the photoelectric conversion element, source electrodes of the plurality of semiconductor layers may be connected to each other, and drain electrodes of the plurality of semiconductor layers may be connected to each other.
[0012]
3. The photosensor array according to claim 2, wherein the source electrodes of the plurality of semiconductor layers may be connected to each other, the drain electrodes of the plurality of semiconductor layers may be connected to each other, and the source electrode or the drain electrode may be connected to the plurality of semiconductor layers. It may be formed across two adjacent ones.
In addition, the plurality of semiconductor layers of each of the plurality of photoelectric conversion elements may be arranged side by side in the channel length direction of the semiconductor layer.
[0013]
Furthermore, if a plurality of photoelectric conversion elements are arranged in a delta arrangement, the distance between the two-dimensionally adjacent photoelectric conversion elements can be made more uniform, so that the same subject is at a different angle in plan with respect to the photosensor array. Since the shift of optical information due to non-uniformity of the light receiving sensitivity that differs depending on the direction when placed on the camera can be suppressed, the angle on which the subject is placed can be reduced and the image reading characteristics can be further improved. An excellent photosensor array can be realized.
[0014]
9. The two-dimensional image reading device according to claim 8, wherein the two-dimensional image reading device is provided at each end of each of the semiconductor layers that generate carriers by excitation light, and defines an effective incident area of the excitation light in the semiconductor layer. A source and drain electrode; a first gate electrode provided below the semiconductor layer via a first gate insulating film; and a second gate electrode provided above the semiconductor layer via a second gate insulating film; A plurality of photoelectric conversion elements each including: a first gate line connected to the first gate electrode of the photoelectric conversion element; a second gate line connected to the second gate electrode of the photoelectric conversion element; A drain line connected to the drain electrode of the photoelectric conversion element; a first gate driver connected to the first gate line; and a second gate connected to the second gate line. Has a DOO driver, which is connected to a drain line, and a switch for reading the voltage is displaced in response to the incidence of the excitation light to the photoelectric conversion element, The second gate line has a region branched into two, and does not overlap the first gate line in the region. It is characterized by that.
[0015]
9. The two-dimensional image reading apparatus according to claim 8, wherein each photoelectric conversion element is arbitrarily selected by the first gate driver and the second gate driver, and the switch reads the voltage of the drain line displaced by each photoelectric conversion element. Since the delay of signal propagation can be suppressed, matrix driving can be performed quickly and accurately even if the number of photoelectric conversion elements is enormous, and a good two-dimensional image can be obtained.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of a photoelectric conversion element, a photosensor array, and a two-dimensional image reading apparatus according to the present invention will be described in detail below.
First, a double gate type photosensor applied to an image reading apparatus according to the present invention will be described with reference to the drawings.
FIG. 1 is a schematic cross-sectional view showing the structure of a double gate type photosensor.
[0017]
As shown in FIG. 1A, a double-gate photosensor 10 includes a semiconductor layer (channel layer) 11 such as amorphous silicon in which electron-hole pairs are generated when visible light is incident, and a semiconductor layer 11. N provided at both ends of each + Silicon layers 17, 18 and n + Source electrode 12 and drain electrode 13 that are opaque to visible light, such as chromium, chromium alloy, aluminum, aluminum alloy, etc., formed on silicon layers 17, 18, and block insulating film 14 above semiconductor layer 11 (upward in the drawing). And a top gate electrode 21 made of ITO (Indium-Tin-Oxide) formed through the upper (top) gate insulating film 15 and having transparency to visible light; And a bottom gate electrode 22 that is opaque to visible light, such as chromium, chromium alloy, aluminum, aluminum alloy, or the like, which is formed via a lower (bottom) gate insulating film 16 (lower in the drawing). .
[0018]
In FIG. 1A, the top gate electrode 21, the top gate insulating film 15, the bottom gate insulating film 16, and the protective insulating film 20 provided on the top gate electrode 21 all excite the semiconductor layer 11. The bottom gate electrode 22 is made of a material that blocks the transmission of visible light while being made of a material having a high transmittance with respect to visible light. Have.
[0019]
That is, the double-gate photosensor 10 uses the semiconductor layer 11 as a common channel region, the upper MOS transistor formed by the semiconductor layer 11, the source electrode 12, the drain electrode 13, and the top gate electrode 21, the semiconductor layer 11, and the source. A structure in which two MOS transistors including a lower MOS transistor formed by the electrode 12, the drain electrode 13, and the bottom gate electrode 22 are combined is formed on a transparent insulating substrate 19 such as a glass substrate.
Such a double gate type photosensor 10 is generally represented by an equivalent circuit as shown in FIG. Here, TG is a top gate terminal, BG is a bottom gate terminal, S is a source terminal, and D is a drain terminal.
[0020]
Next, a photo sensor system configured by two-dimensionally arranging the above-described double gate type photo sensors will be briefly described with reference to the drawings.
FIG. 2 is a schematic configuration diagram of a photosensor system configured by two-dimensionally arranging double gate type photosensors.
As shown in FIG. 2, the photosensor system is roughly divided into a photosensor array 100 in which a large number of double-gate photosensors 10 are arranged in a matrix of, for example, n rows × m columns, and each double-gate photosensor. 10 top gate terminals TG (top gate electrode 21) and bottom gate terminal BG (bottom gate electrode 22) connected in the row direction, respectively, and top gate line 101 and bottom gate line 102 The top gate driver 111 and the bottom gate driver 112 connected to each other, the drain line 103 connecting the drain terminal D (drain electrode 13) of each double gate type photosensor in the column direction, and the column connected to the drain line 103 Switch 113 and source terminal Configured to include a source line 104 connected to (source electrode 12) in the column direction ground, the. The top gate line 101 is formed of ITO together with the top gate electrode 21, and the bottom gate line 102, the drain line 103, and the source line 104 are made of the same material and integrated with the bottom gate electrode 22, the drain electrode 13, and the source electrode 12, respectively. Is formed. Here, φtg and φbg are control signals for generating reset pulses φT1, φT2,... ΦTi,... ΦTn and read pulses φB1, φB2,. This is a precharge signal for controlling the timing of application.
[0021]
In such a configuration, a photo sensing function is realized by applying a voltage from the top gate driver 111 to the top gate terminal TG, and a voltage is applied from the bottom gate driver 112 to the bottom gate terminal BG, via the drain line 103. The selective readout function is realized by taking the detection signal into the output circuit unit 113 and outputting it as serial data or paradata (Vout).
[0022]
Next, a drive control method for the above-described photosensor system will be described with reference to the drawings.
FIG. 3 is a timing chart showing an example of a drive control method of the photo sensor system, FIG. 4 is an operation conceptual diagram of a double gate type photo sensor, and FIG. 5 is a light response characteristic of an output voltage of the photo sensor system. FIG.
First, in the reset operation, as shown in FIGS. 3 and 4A, a pulse voltage (reset pulse; for example, a high level of Vtg = + 15V) φTi is applied to the top gate line 101 of the i-th row, Carriers (here, holes) accumulated in the vicinity of the interface between the semiconductor layer 11 of each double-gate photosensor 10 and the semiconductor layer 11 in the block insulating film 14 are released (reset period Treset).
[0023]
Next, in the optical storage operation, as shown in FIGS. 3 and 4B, the reset operation is completed by applying a low level (for example, Vtg = −15 V) bias voltage φTi to the top gate line 101. Then, the light accumulation period Ta by the carrier accumulation operation starts. In the light accumulation period Ta, electron-hole pairs generated in the semiconductor layer 11 are generated according to the amount of light incident from the top gate electrode side, and the vicinity of the interface between the semiconductor layer 11 and the block insulating film 14 with the semiconductor layer 11 is generated. That is, holes are accumulated around the channel region.
[0024]
In the precharge operation, as shown in FIGS. 3 and 4 (c), a predetermined voltage (precharge voltage) Vpg is applied to the drain line 103 based on the precharge signal φpg in parallel with the optical storage period Ta. Is applied to hold the charge in the drain electrode 13 (precharge period Tprch).
Next, in the read operation, as shown in FIGS. 3 and 4D, after the precharge period Tprch has elapsed, a high level (for example, Vbg = + 10 V) bias voltage (read selection signal; By applying φBi (hereinafter referred to as a read pulse), the double gate photosensor 10 is turned on (read period Tread).
[0025]
Here, in the read period Tread, carriers (holes) accumulated in the channel region work in a direction to relax Vtg (−15 V) applied to the reverse polarity top gate terminal TG. An n-channel is formed by Vbg, and the drain line voltage VD of the drain line 103 tends to gradually decrease with time from the precharge voltage Vpg as shown in FIG.
[0026]
That is, when the light accumulation state in the light accumulation period Ta is dark and carriers (holes) are not accumulated in the channel region, as shown in FIGS. 4 (e) and 5 (a), the top gate By applying a negative bias to TG, the positive bias of the bottom gate BG is canceled, the double-gate photosensor 10 is turned off, and the drain voltage, that is, the voltage VD of the drain line 103 is held almost as it is. Become.
[0027]
On the other hand, when the light accumulation state is a bright state, as shown in FIGS. 4D and 5A, carriers (holes) corresponding to the amount of incident light are trapped in the channel region. The double gate type photosensor 10 is turned on by the positive bias of the bottom gate BG by acting to cancel the negative bias of the gate TG. Then, the voltage VD of the drain line 103 decreases according to the ON resistance corresponding to the amount of incident light.
[0028]
Therefore, as shown in FIG. 5A, the change tendency of the voltage VD of the drain line 103 is that the read pulse φBi is applied to the bottom gate BG from the end of the reset operation by applying the reset pulse φTi to the top gate TG. It is deeply related to the amount of light received in the time until application (light accumulation period Ta), and shows a tendency to decrease slowly when the number of accumulated carriers is small, and is steep when there are many accumulated carriers. Shows a tendency to decrease. Therefore, the time until reaching the voltage is detected by detecting the voltage VD of the drain line 103 after the elapse of a predetermined time from the start of the read period Tread or based on the predetermined threshold voltage. By doing so, the amount of irradiation light is converted.
[0029]
The above-described series of image reading operations is set as one cycle, and the double gate photosensor 10 is operated as a two-dimensional sensor system by repeating the same processing procedure for the i + 1th row double gate photosensor 10. Can do.
In the timing chart shown in FIG. 3, after the precharge period Tprch has elapsed, a low level (for example, Vbg = 0 V) is applied to the bottom gate line 102 as shown in FIGS. Is continued, the double gate type photosensor 10 is kept in the OFF state, and the voltage VD of the drain line 103 maintains the precharge voltage Vpg as shown in FIG. 5B. As described above, the selection function of selecting the readout state of the double gate type photosensor 10 is realized by the application state of the voltage to the bottom gate line 102.
[0030]
FIG. 6 is a cross-sectional view of a main part of a two-dimensional image reading apparatus to which the above-described photosensor system is applied.
As shown in FIG. 6, in an image reading apparatus that reads a two-dimensional image such as a fingerprint, from a backlight (surface light source) 30 provided on the lower side of a glass substrate (insulating substrate) 19 of a double gate type photosensor 10. The irradiation light R1 is incident, and the irradiation light R1 passes through the transparent insulating substrate 19 and the insulating films 15, 16, and 20 except for the formation region of the double-gate photosensor 10, and the subject on the protective insulating film 20 40 is irradiated.
[0031]
Then, the reflected light R2 corresponding to the reflectance (brightness information) determined by the image pattern (or uneven pattern) of the subject 40 passes through the transparent insulating films 20, 15, 14 and the top gate electrode 21, and the semiconductor layer 11 , The carrier corresponding to the image pattern of the subject 40 is accumulated, and the image pattern of the subject 40 can be read as light / dark information according to the series of drive control methods described above.
[0032]
Next, a photoelectric conversion element, a photosensor array, and a two-dimensional image reading apparatus according to the present invention will be described with reference to the drawings. In the embodiment described below, the above-mentioned double gate type photosensor is applied as a photoelectric conversion element (photosensor), and a photofunction is provided by applying a voltage using the top gate electrode as a first gate electrode. A description will be given assuming that the function of reading the amount of charge accumulated in the channel region is realized by applying a voltage using the bottom gate electrode as the second gate electrode.
[0033]
7 and 10 are schematic configuration diagrams showing a double gate type photosensor applied to the photosensor array according to the present invention. Here, FIG. 7 is a sectional view taken along line AA of FIG. 10 described later.
As shown in FIG. 7, the double-gate photosensor 10A according to this embodiment includes semiconductor layers 11a and 11b made of amorphous silicon or the like that generate electron-hole pairs when visible light arranged in parallel is incident thereon. N provided at both ends of each of the semiconductor layers 11a and 11b + N between the silicon layers 17a, 17b and 18a, 18b and the respective semiconductor layers 11a, 11b + A single drain electrode 13 formed over the silicon layers 18a and 18b and n facing the drain electrode 13 across the semiconductor layers 11a and 11b. + The individual source electrodes 12a and 12b formed on the silicon layers 17a and 17b, and the respective semiconductor layers via the block insulating films 14a and 14b and the top gate insulating film 15 above the semiconductor layers 11a and 11b (upward in the drawing). A single top gate electrode 21 formed in common to 11a and 11b and a bottom gate insulating film 16 below each semiconductor layer 11a and 11b (downward in the drawing) to each semiconductor layer 11a and 11b And a single bottom gate electrode 22 formed in common, and these structures are formed on an insulating substrate 19 such as a glass substrate.
[0034]
Here, as shown in FIG. 10, the source electrodes 12a and 12b are formed so as to protrude from the common source wiring 12M along the longitudinal direction (the horizontal direction in the drawing) of the semiconductor layers 11a and 11b in a comb shape, The drain electrode 13 is formed to protrude from the drain wiring 13M facing the source wiring 12M in the direction of the source wiring 12M along the longitudinal direction of the semiconductor layers 11a and 11b (the horizontal direction in the drawing). That is, the source electrodes 12a and 12b and the drain electrode 13 are formed so as to be opposed to each other with the individual semiconductor layers 11a and 11b interposed therebetween.
[0035]
In FIG. 7, the protective insulating film 20 provided on the block insulating films 14a and 14b, the top gate insulating film 15, the bottom gate insulating film 16, and the top gate electrode 21 is a light-transmitting insulating film such as silicon nitride. Further, the top gate electrode 21 and the top gate line 101 are made of a light-transmitting material such as ITO, and both show high transmittance for visible light. On the other hand, at least the bottom gate electrode 22 and the bottom gate line 102 are made of a material that blocks transmission of light such as Cr.
[0036]
That is, the double gate type photosensor 10A has a first upper portion formed by the semiconductor layer 11a, the source electrode 12a, the drain electrode 13, the top gate insulating film 15, and the top gate electrode 21, with the semiconductor layer 11a as a common channel region. A first double-gate photosensor comprising a MOS transistor and a first lower MOS transistor formed by a semiconductor layer 11a, a source electrode 12a, a drain electrode 13, a bottom gate insulating film 16 and a bottom gate electrode 22, and The second upper MOS transistor formed of the semiconductor layer 11b, the source electrode 12b, the drain electrode 13, the top gate insulating film 15, and the top gate electrode 21, the semiconductor layer 11b, the source Electrode 12b, drain electrode 13 A configuration in which a second double-gate photosensor composed of a second lower MOS transistor formed by the bottom gate insulating film 16 and the bottom gate electrode 22 is connected in parallel is formed on the insulating substrate 19. ing.
[0037]
In particular, the top gate electrode 21 and the bottom gate electrode 22 constituting the first and second double gate type photosensors are each constituted by a common electrode, and the source electrodes 12a and 12b are formed so as to protrude from the common source wiring 12M. Therefore, the semiconductor layer serving as the photosensor portion has two double-gate photosensors per element, and the above-described drive control method is applied to each semiconductor layer. It can be operated in the same manner as a double gate type photosensor.
[0038]
Here, regarding the relationship between the shape of the substantial incident region (incidence effective region) of the excitation light to the semiconductor layer in the double-gate photosensor having the above-described configuration and the light receiving sensitivity of the double-gate photosensor, The photoelectric conversion element (double gate type photosensor) according to the present invention will be described in detail while comparing with the structure of one semiconductor layer.
[0039]
FIG. 8A is a diagram showing an effective incidence area of a double-gate photosensor having one semiconductor layer as a photosensor unit per element shown in FIG. 1, and FIG. 8B is a photosensor. FIG. 9 is a conceptual diagram showing variation in light receiving sensitivity (distribution characteristics; hereinafter referred to as “expansion of photodetection region”) in the configuration shown in FIG. 8A. FIG. 10 is a schematic diagram showing the incidence effective region of a double gate type photosensor having two semiconductor layers as a photo sensor unit per element from above, and FIG. 11 is a diagram showing the double gate type photo sensor shown in FIG. FIG. 12 is a schematic diagram showing the spread of a light detection region in a sensor. FIG. 12 is a photosensor array in which a double gate type photosensor having three semiconductor layers serving as a photosensor unit per element is arranged in a matrix. It is a plan view of a. Here, the spread of the light detection region shown in FIG. 9 and FIG. 11 schematically shows a region where a predetermined light receiving sensitivity can be obtained around the semiconductor layer (specifically, the channel region), It does not strictly indicate the light receiving sensitivity distribution range.
[0040]
In the photosensor arrays 100 and 100A shown in FIGS. 8 and 12, each top gate line 101 connects between the top gate electrodes 21 of the double gate type photosensors 10 and 10A arranged for each row, and a bottom gate. A line 102 connects between the bottom gate electrodes 22 of the double-gate photosensors 10 and 10A arranged for each row. The top gate line 101 and the bottom gate line 102 in the same row are formed so as not to overlap each other between adjacent double gate type photosensors 10 (or 10A) (to avoid overlapping).
[0041]
That is, the top gate line 101 branched into two vertically above and below in the column direction of one bottom gate line 102 is arranged so as not to overlap the bottom gate line 102. With such a configuration, since the conductive layers constituting the top gate line 101 and the bottom gate line 102 do not face each other, the parasitic capacitance generated between the top gate line 101 and the bottom gate line 102 can be reduced. Further, it is possible to realize a better image reading operation by suppressing variations in applied voltages to the top gate line 101 and the bottom gate line 102 and delays in the reading operation signal.
[0042]
Further, the drain current Ids flowing according to the amount of light can be defined as follows.
Ids ∝ W / L (1)
Here, as shown in FIGS. 1 and 8, W and L are the channel width and channel length of the semiconductor layer, respectively. In order to read the displacement of the precharged drain voltage, the ratio W / L is desirably 3.0 or more, and more desirably 7.0 or more. In general, when the double gate photosensor as described above is used to function as a photosensor that accumulates electric charges according to excitation light incident from the outside, the light receiving sensitivity thereof is the source and drain electrodes 12 and 13. It has been found that it depends greatly on the shape of the incident effective region of the excitation light incident on the semiconductor layer exposed from the surface, that is, substantially the length of the semiconductor layer in the channel length L direction and the channel width W direction.
[0043]
Since the source and drain electrodes 12 and 13 are opaque to visible light, the incident effective region, which is a region where carriers effective for the drain current Ids are formed, in the semiconductor layer 11 is between the source and drain electrodes 12 and 13. The region is surrounded by a distance K between the source and drain electrodes 12 and 13 in the x direction and a channel width W in the y direction.
[0044]
Thus, the sensitivity region of the photosensor depends on the channel width W and the length K in the channel length direction, and the source-drain current value Ids of the transistor is a ratio of the channel width W and the channel length L of the semiconductor layer 11. Therefore, in order to improve the drain current of the double gate type photosensor 10, it is necessary to design the design value of the ratio W / L as large as possible, but when the ratio W / L is increased, FIG. In the double-gate photosensor of FIG. 8, the planar structure inevitably has a length W in the channel width direction (or a dimension in the longitudinal direction of the semiconductor layer 11) and a length K in the channel length direction (or The dimension of the semiconductor layer 11 in the width direction becomes a short rectangular shape, and accordingly, the spread of the light detection region having high light receiving sensitivity is biased in the y direction compared to the x direction.
[0045]
Specifically, since the effective incident area of the semiconductor layer 11 has a rectangular shape, as shown in FIG. 9, the spread of the light detection area inevitably extends in the longitudinal direction of the semiconductor layer 11 (the vertical direction in the drawing; y In the horizontal direction (x direction) of the drawing, the region where the desired light receiving sensitivity is obtained is relatively relative to the y direction. Narrow.
Therefore, the light / dark information (read image) from the subject is read in a distorted state due to the uneven spread of the light detection region in the x and y directions, and the image information with high light receiving sensitivity and distortion is suppressed. There is a problem that it is impossible to simultaneously read data.
[0046]
Note that the planar configuration of the photosensor array 100 constituted by such a double gate type photosensor 10 is, for example, x, y in which the double gate type photosensors 10 are orthogonal to each other as shown in FIG. In two directions (row and column directions) at predetermined pitches Psp and arranged in a lattice (matrix) shape at equal intervals, and further from the surface of the insulating substrate (glass substrate) through the inter-element region Rp inside the lattice. Consideration is given so that the subject is irradiated with light. Therefore, in order to irradiate the subject with a sufficient amount of light, it is necessary to secure the inter-element region Rp as large as possible.
[0047]
On the other hand, in the double gate type photosensor 10A according to the present embodiment, as shown in FIG. 10, two semiconductor layers 11a and 11b are connected in parallel with the width direction (longitudinal direction) facing each other. Therefore, the source electrodes 12a and 12b and the drain electrode 13 make the effective width of the incident regions in the semiconductor layers 11a and 11b W in the channel width direction, and the lengths in the channel length direction K1 and K2, respectively. In this case, the longitudinal dimension (length in the channel width direction) of the incident effective region of the semiconductor layers 11a and 11b is maintained at “W”, and the width dimension (length in the channel length direction) of the incident effective region of the semiconductor layer 11a. Can be handled as a double-gate photosensor obtained by adding (K1 + K2). Therefore, the light receiving sensitivity depends on the ratio W / (K1 + K2) between the length W in the channel width direction and the total length (K1 + K2) in the channel length direction.
[0048]
In this case, the shape of the incident effective region in each of the semiconductor layers 11a and 11b (the combined shape of the rectangular region having the length W × K1 and the rectangular region having the length W × K2) approximates a square shape. As a result, the variation in the light receiving sensitivity due to the incident angle of the excitation light to the semiconductor layers 11a and 11b is corrected.
That is, as the ratio W / (K1 + K2) between the length W in the channel width direction and the sum (K1 + K2) of the lengths in the channel length direction approaches 1, as shown in FIG. 11, the x direction (arrow A; , The sensitivity of light incident on the semiconductor layers 11a and 11b from the region having an angle of ± 45 ° with respect to the x direction, respectively, and the y direction (arrow B; more specifically, ± with the y direction as the center) The sensitivity of the light incident on the semiconductor layers 11a and 11b from the region having an angle of 45 ° is more equal, and the variation (direction) of the light receiving sensitivity is corrected. Thus, it is possible to obtain a region Ea having a substantially uniform spread (a rectangle approaching a substantially square shape) in the y direction.
[0049]
Here, in the ratio W / (K1 + K2) of the length W in the channel width direction and the sum of the lengths in the channel length direction (K1 + K2) that influences the light receiving sensitivity of the double gate type photosensor, the length in the channel length direction Can be replaced with the sum ΣKi of the length Ki in the channel length direction of the incident effective region in each semiconductor layer in accordance with the number of semiconductor layers formed in one element.
As a result of intensive studies by the inventor, the ratio W / ΣKi between the length W in the channel width direction and the total sum ΣKi in the channel length direction is 1 for leveling the directivity of the reflected light. 0.0 ≦ W / ΣKi ≦ 10 (more desirably, W / ΣKi ≦ 8.0), the variation in the light receiving sensitivity with respect to the incident angle of the excitation light to the incident effective region is appropriately suppressed and corrected. It has been found that the light receiving sensitivity is optimal.
[0050]
This is the same in the structures shown in FIGS. 8A and 8B, but it is needless to say that the directivity of incident light can be leveled compared with the case of FIG. In addition to the above conditions, in FIG. 11, two sides defined by both outer ends in the x direction and two sides defined by both outer ends in the y direction (source electrode 12a) of the incident effective regions of the plurality of semiconductor layers. And the boundary line between the incident effective region of the semiconductor layer 11a and the boundary line between the source electrode 12b and the effective incident region of the semiconductor layer 11b) is closer to the square, the viewpoint of the balance of light receiving sensitivity. More desirable from.
[0051]
Further, in the double gate type photosensor 10A shown in FIG. 10, the length (K1 = K2 = K in the channel length direction of the incident effective region in the two semiconductor layers 11a and 11b is set to be (1 ), The source-drain current Ids can theoretically be set to double that of the double-gate transistor shown in FIG. 8, so that the light receiving sensitivity can be remarkably improved.
Therefore, by arranging such a double gate type photosensor 10A in a matrix form as shown in FIG. 12 to form a photosensor array 100A, the spread of the light detection region is made uniform, and a two-dimensional image is formed. It is possible to realize a photosensor array including a light receiving unit having high light receiving sensitivity while suppressing distortion at the time of reading, and a two-dimensional image reading device.
[0052]
Further, according to the double gate type photosensor 10A described above, the light receiving sensitivity is significantly increased, so that the light / dark information reading operation can be satisfactorily performed even when the amount of incident light is small compared to the photosensor 10. Therefore, the illuminance of the surface light source attached to the reading apparatus can be reduced (suppressed), and the power consumption of the two-dimensional image reading apparatus can be reduced. Alternatively, when the illuminance of the surface light source equivalent to that of the photosensor 10A is applied, the light storage time can be greatly shortened by the improvement in the light receiving sensitivity, and a reading device with excellent two-dimensional image reading performance can be obtained. Can be provided.
[0053]
Furthermore, since the light receiving sensitivity is greatly improved, an excessive light on-current is generated for the same amount of incident light as that of the photosensor 10A. For the purpose of suppressing such on-current, the top gate and the bottom gate Operation can be controlled by lowering the drive voltage applied to both electrodes. By reducing the drive voltage, deterioration of the characteristics of the double-gate photosensor over time is suppressed, and the reliability of the photosensor array is increased. It can also be sustained (prolonged life).
[0054]
FIG. 13 is a schematic configuration diagram of another double-gate type photosensor applied to the photosensor array according to the present invention. FIG. 14 is a plan view of the photosensor array in which the double-gate type photosensors are arranged in a matrix. It is a block diagram. Here, about the structure equivalent to embodiment mentioned above, the same code | symbol is attached | subjected and the description is simplified.
[0055]
As shown in FIG. 13, the double-gate photosensor 10B according to the present embodiment is formed by connecting semiconductor layers 11a, 11b, and 11c such as amorphous silicon arranged in parallel and the semiconductor layers 11a and 11b. The single drain electrode 13a, the single source electrode 12b formed by connecting the semiconductor layers 11b and 11c, and the source electrode 12a formed facing the drain electrode 13a across the semiconductor layer 11a A drain electrode 13b formed opposite to the source electrode 12b with the semiconductor layer 11c interposed therebetween, and n interposed between the semiconductor layer 11a and the source electrode 12a + N interposed between the silicon layer 17a, the semiconductor layer 11a and the drain electrode 13a + N interposed between the silicon layer 18a, the semiconductor layer 11b, and the drain electrode 13a + N interposed between the silicon layer 17b, the semiconductor layer 11b, and the source electrode 12b + N interposed between the silicon layer 18b, the semiconductor layer 11c, and the source electrode 12b + N interposed between the silicon layer 17c, the semiconductor layer 11c, and the drain electrode 13b + A single top gate electrode formed in common to each of the semiconductor layers 11a, 11b, and 11c via the top gate insulating film 15 above the silicon layer 18c and the semiconductor layers 11a, 11b, and 11c (upward in the drawing) 21 and a single bottom gate electrode 22 formed in common to the semiconductor layers 11a, 11b, and 11c via the bottom gate insulating film 16 below the semiconductor layers 11a, 11b, and 11c (downward in the drawing). These structures are formed on an insulating substrate 19 such as a glass substrate.
[0056]
In addition, about the material of each insulating film and an electrode, and another structure, since it is equivalent to embodiment mentioned above in FIG. 1, FIG. 7, description is abbreviate | omitted.
That is, the double-gate photosensor 10B has the semiconductor layer 11a as a common channel region, the semiconductor layer 11a, the source electrode 12a, the drain electrode 13a, the top gate insulating film 15, the bottom gate insulating film 16, the top gate electrode 21, and the bottom. The semiconductor layer 11b, the source electrode 12b, the drain electrode 13a, the top gate insulating film 15, and the bottom gate insulating film 16 with the first double gate type photosensor constituted by the gate electrode 22 and the semiconductor layer 11b as a common channel region. The semiconductor layer 11c, the source electrode 12b, the drain electrode 13b, and the top gate insulating film with the second double gate type photosensor constituted by the top gate electrode 21 and the bottom gate electrode 22 and the semiconductor layer 11c as a common channel region 15. Bottom gate insulating film 1 And a third double-gate photo-sensor composed of the top gate electrode 21 and the bottom gate electrode 22, configuration linked disposed in parallel, are formed on the insulating substrate 19.
[0057]
In particular, the top gate electrode 21 and the bottom gate electrode 22 constituting each of the first to third double gate type photosensors are each constituted by a common electrode, and the source electrodes 12a and 12b protrude from the common source wiring 12M. In addition, since the drain electrodes 13a and 13b are formed so as to protrude from the common drain wiring 13M, three double-gate photosensors are applied by applying the drive control method described above. It can be operated as a double gate type photosensor.
[0058]
According to the double-gate photosensor 10A having such a configuration, the semiconductor layers 11a, 11b, and 11c constituting the channel region are connected and arranged in parallel with the width direction (longitudinal direction) facing each other. The length of the incident effective region in the channel length direction of each semiconductor layer 11a, 11b, 11c is kept at W, and the length of the incident effective region in the channel length direction is K3, K4, K5 (for example, K3 = K4 = K5 = K) and can be handled as a double gate type photosensor set to 3 times (3 × K3).
Therefore, from the above equation (1), the source-drain current Ids can theoretically be set to three times that of the double gate transistor shown in FIG. 8, so that the light receiving sensitivity can be remarkably improved.
[0059]
In addition, since the semiconductor layers 11a, 11b, and 11c are arranged in parallel with the longitudinal direction facing each other, the spread of the light detection region is further expanded in the length direction of the semiconductor layer (the vertical direction in the drawing), It can be made more square.
Therefore, similarly to the embodiment shown in FIGS. 1 and 7, the double gate type photosensor 10B is arranged in a matrix as shown in FIG. 14 to constitute the photosensor array 100B. A photosensor array including a light receiving unit having a high light receiving sensitivity, and a reading device for a two-dimensional image, which further uniformizes the spread of the light detection region and suppresses distortion during reading of the two-dimensional image. Can be realized.
[0060]
In the embodiment shown in FIGS. 1, 7, and 13, the double-gate photosensors 10, 10A, and 10B are connected in parallel by 1 to 3 semiconductor layers (or double-gate photosensors). However, the present invention is not limited to this form. Therefore, the light receiving sensitivity can be arbitrarily set according to the number of semiconductor layers to be connected and arranged.
Here, as shown in FIG. 12 or FIG. 14, when the double-gate photosensors 10A and 10B are arranged in a matrix to form the photosensor arrays 100A and 100B, and applied to a two-dimensional image reader, Since light from the insulating substrate (glass substrate) 19 side is irradiated to the subject through the inter-element regions Ra and Rb in the matrix lattice, the inter-element region Ra, After setting Rb, it is necessary to arbitrarily set the number of semiconductor layers (double gate type photosensors) connected and arranged in the formation region of the light receiving portion.
[0061]
FIG. 15 is a schematic configuration diagram showing still another embodiment of the photosensor array according to the present invention, and FIG. 16 is a schematic configuration diagram of a two-dimensional image reading apparatus to which the photosensor array according to this embodiment is applied. It is. In FIG. 16, for the convenience of illustration, a double gate type photosensor is shown in a simplified manner.
As shown in FIG. 15, the photosensor array 100C according to the present embodiment has a double-gate photosensor 10C equivalent to the embodiment shown in FIG. 10, and each double-gate photosensor 10C is two-dimensional. A so-called delta in which one side is set at each vertex position of a virtual equilateral triangle of Psa (= Psp: the pitch between the double-gate photosensors 10 shown in FIG. 8B) set continuously in a plane. It is arranged.
[0062]
That is, in contrast to the arrangement of the double gate type photosensors 10 in the photosensor array 100 shown in FIG. 8B, in the case of the photosensor array 100 in FIG. , X, y are arranged so as to be spaced apart by an equal dimension Psp only in two orthogonal directions, so that they are oblique directions (0 °, 90 °, 180 °) with respect to the x, y directions corresponding to the matrix. At an appropriate angle other than 270 ° (for example, 45 ° or 60 ° direction), the pitch between the double-gate photosensors 10 increases in the x and y directions and becomes non-uniform (for example, 45 °). In some cases, it is √2 times Psp), and there is a problem that a uniform and highly accurate reading operation cannot be realized for a subject placed in an oblique direction.
[0063]
On the other hand, in the photosensor array 100C according to the present embodiment, a double-gate photosensor 10C serving as a light receiving unit is disposed at each vertex position of each equilateral triangle set continuously in a two-dimensional plane. Therefore, the double gate type photosensors 10C are arranged equally in the x direction, and the double gate type photosensors 10C are arranged equally in the oblique directions (60 °, 120 °, 240 °, 300 °). As a result, the pitch between the light receiving parts is equalized to Psa.
[0064]
Therefore, all the double gate type photosensors arranged on the two-dimensional plane are arranged at a pitch Psa that is equidistant from the double gate type photosensors adjacent to each other in the substantially entire circumferential direction. Even when the obtained two-dimensional image is placed obliquely with respect to the x and y directions, it can be accurately read with high reading accuracy while suppressing distortion during image reading.
Since the double gate type photosensors are arranged in a delta arrangement, when the pitch in the x direction is set to Psa (= Psp) equivalent to that of the photosensor in FIG. 8B, the pitch Psb in the y direction is It is expressed by the formula.
Psb = Psa × sin60 ° (2)
[0065]
Thus, since the pitch Psb in the y direction is shorter than the pitch Psa (= Psp) in the x direction, the plane is reduced in the y direction compared to the plane region Mp of the photosensor in FIG. In the region Mc, the same number of double-gate photosensors can be arranged, and the two-dimensional image reader can be downsized. In other words, in a plane area equivalent to that of the photosensor of FIG. 8B, double the number of 1 / sin 60 ° times (≈1.15 times) compared to the photosensor configuration of FIG. A gate-type photosensor can be provided, and the density can be increased.
In the delta arrangement, the configuration shown in the embodiment of FIG. 10 is applied as the double gate type photosensor that constitutes each light receiving unit, but the embodiment shown in FIG. 8A and FIG. 13A is used. Needless to say, a double-gate photosensor having another configuration may be applied.
[0066]
In the double-gate photosensor arrays 100, 100A, 100B, and 100C described above, the top gate line 101 and the bottom gate line 102 in the same row are adjacent to the double-gate photosensors 10 (or 10A, 10B, and 10C). Any one of them is formed so as not to overlap each other in a plane (to avoid overlapping). That is, the top gate line 101 branched into two vertically below the column direction of one bottom gate line 102 is arranged so as not to overlap the bottom gate line 102.
[0067]
With such a configuration, since the conductive layers constituting the top gate line 101 and the bottom gate line 102 do not face each other, the parasitic capacitance generated between the top gate line 101 and the bottom gate line 102 can be reduced. Further, it is possible to realize a better image reading operation by suppressing variations in applied voltages to the top gate line 101 and the bottom gate line 102 and delays in the reading operation signal. In each of the above embodiments, the top gate line 101 and the bottom gate line 102 do not overlap at all between adjacent double gate type photosensors, but the wiring width of the top gate line 101 is made wider to suppress propagation delay. Thus, even if a region that does not overlap with the region partially overlapping with the bottom gate line 102 is provided, the effect of suppressing propagation delay is brought about. Conversely, it goes without saying that even if the bottom gate line 102 is provided with a region that does not overlap with the region that partially overlaps the top gate line 101, there is an effect of suppressing propagation delay.
[0068]
By applying such a photosensor array to a two-dimensional image reading apparatus (fingerprint reading apparatus in the figure) as shown in FIG. 16, the surface light source 30 provided on the glass substrate side of the photosensor array 100M is used. The reflected light of the light R that is transmitted through the transparent insulating film in the inter-element region and applied to the subject 40a such as a finger is incident on each double-gate photosensor 10M arranged in a matrix, as described above. In addition, it is possible to read the light / dark information of the subject 40a with high accuracy and in a short time while reducing distortion at the time of reading.
In addition, since the light receiving sensitivity in the photosensor array 100M can be significantly improved, the illuminance of the surface light source can be relatively reduced, and the power consumption of the reading apparatus can be reduced.
[0069]
【The invention's effect】
According to the first aspect of the invention, since there is a portion that does not overlap between the first gate line and the second gate line, it is possible to reduce the parasitic capacitance generated between the first gate line and the second gate line. Further, it is possible to realize a better image reading operation by suppressing variations in applied voltage to the first gate line or the top of the second gate line and delaying a reading operation signal.
[0070]
According to the invention described in claim 2, by providing a plurality of semiconductor layers, it can be arbitrarily arranged so as to improve the bias of the light detection region. Therefore, since the effective incident area of the semiconductor layer can be easily set to have an optimum shape ratio, even if the incident amount of excitation light is very small, a sufficient source-drain current can flow, which is favorable. Light receiving sensitivity can be realized.
In the photoelectric conversion element, source electrodes of the plurality of semiconductor layers may be connected to each other, and drain electrodes of the plurality of semiconductor layers may be connected to each other.
[0071]
Further, in the above photosensor array, if a plurality of photoelectric conversion elements are arranged in a delta arrangement, the distance between the two-dimensionally adjacent photoelectric conversion elements can be made more uniform. On the other hand, it is possible to suppress the shift of optical information due to non-uniformity of the light receiving sensitivity that differs depending on the direction when placed at different angles on a plane, so there is less restriction on the angle on which the subject is placed, It is possible to realize a photosensor array having excellent image reading characteristics. Furthermore, the reading accuracy can be improved by downsizing the reading device or increasing the density of the light receiving unit.
[0072]
According to the two-dimensional image reading apparatus according to claim 8, each photoelectric conversion element is arbitrarily selected by the first gate driver and the second gate driver, and the voltage of the drain line displaced by each photoelectric conversion element is switched by the switch. Since signal propagation delay can be suppressed when reading, matrix driving can be performed quickly and accurately even when the number of photoelectric conversion elements is enormous, and a good two-dimensional image can be obtained.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a structure of a double gate type photosensor applied to the present invention.
FIG. 2 is a schematic configuration diagram of a photosensor system configured by two-dimensionally arranging double-gate photosensors applied to the present invention.
FIG. 3 is a timing chart showing an example of a drive control method of the photosensor system.
FIG. 4 is an operation conceptual diagram of a double gate type photosensor.
FIG. 5 is a diagram showing a light response characteristic of an output voltage of the photosensor system.
FIG. 6 is a cross-sectional view of a main part of a two-dimensional image reading apparatus to which the above-described photosensor system is applied.
FIG. 7 is a schematic configuration diagram showing two double-gate photosensors for each semiconductor layer serving as a photosensor unit applied to the photosensor array according to the present invention.
FIG. 8 is a diagram showing an incident effective region of a double-gate photosensor having one semiconductor layer serving as a photosensor unit per element and an arrangement structure in the photosensor array.
9 is a conceptual diagram showing variations in light receiving sensitivity of the double-gate photosensor shown in FIG.
FIG. 10 is a schematic diagram showing an incident effective region of a double-gate photosensor having two semiconductor layers serving as a photosensor unit per element.
11 is a schematic view showing the spread of a light detection region in the double-gate photosensor shown in FIG.
FIG. 12 is a plan configuration diagram of a photosensor array in which double-gate photosensors according to the present embodiment are arranged in a matrix.
FIG. 13 is a schematic configuration diagram showing another double gate type photosensor applied to the photosensor array according to the present invention.
FIG. 14 is a plan configuration diagram of a photosensor array in which double-gate photosensors according to the present embodiment are arranged in a matrix.
FIG. 15 is a schematic configuration diagram showing still another embodiment of the photosensor array according to the present invention.
FIG. 16 is a schematic configuration diagram of a two-dimensional image reading apparatus to which the photosensor array according to the present embodiment is applied.
[Explanation of symbols]
10, 10A, 10B, 10C Double gate type photo sensor
11a, 11b, 11c Semiconductor layer
12a, 12b Source electrode
13, 13a, 13b Drain electrode
14a, 14b Block insulating film
15 Top gate insulating film
16 Bottom gate insulating film
17, 18 n + Silicon layer
19 Insulating substrate
20 Protective insulating film
21 Top gate electrode
22 Bottom gate electrode
100A, 100B, 100C Photosensor array
101 Top gate line
102 Bottom gate line

Claims (8)

励起光によりキャリアを生成する半導体層と、
前記半導体層の両端にそれぞれ設けられたソース、ドレイン電極と、
第1ゲート絶縁膜を介し前記半導体層の下方に設けられた第1ゲート電極と、
第2ゲート絶縁膜を介し前記半導体層の上方に設けられた第2ゲート電極と、
を各々備え、所定方向に互いに離間して配置された複数の光電変換素子と、
各光電変換素子の前記第1ゲート電極を接続する第1ゲートラインと、
各光電変換素子の前記第2ゲート電極を接続する第2ゲートラインと、
を有し、
前記第2ゲートラインは2本に分岐されている領域を有し、該領域において前記第1ゲートラインと重ならないことを特徴とするフォトセンサアレイ。
A semiconductor layer that generates carriers by excitation light; and
Source and drain electrodes respectively provided at both ends of the semiconductor layer;
A first gate electrode provided below the semiconductor layer via a first gate insulating film;
A second gate electrode provided above the semiconductor layer via a second gate insulating film;
A plurality of photoelectric conversion elements arranged separately from each other in a predetermined direction;
A first gate line connecting the first gate electrodes of each photoelectric conversion element;
A second gate line connecting the second gate electrodes of each photoelectric conversion element;
Have
2. The photosensor array according to claim 1, wherein the second gate line has a region branched into two, and does not overlap the first gate line in the region .
前記各光電変換素子の前記半導体層は複数に分離され、前記複数の半導体層にはそれぞれ前記ソース、ドレイン電極が設けられ、前記ソース電極は互いに接続され、前記ドレイン電極は互いに接続されていることを特徴とする請求項1記載のフォトセンサアレイ。  The semiconductor layer of each photoelectric conversion element is divided into a plurality of layers, and the plurality of semiconductor layers are provided with the source and drain electrodes, the source electrodes are connected to each other, and the drain electrodes are connected to each other. The photosensor array according to claim 1. 前記半導体層における前記入射有効領域のチャネル長方向の長さの総和に対する、前記入射有効領域のチャネル幅方向の長さの比が、1.0以上かつ10以下であることを特徴とする請求項1又は2に記載のフォトセンサアレイ。Claim wherein the channel length direction of the incident effective region of the semiconductor layer to the sum of the length, the ratio of the length of the channel width direction of the incident effective region, which is characterized in that 1.0 or more and 10 or less 3. The photosensor array according to 1 or 2. 前記第2ゲートラインは、可視光に対し透過性を示すことを特徴とする請求項1乃至3のいずれかに記載のフォトセンサアレイ。  The photosensor array according to claim 1, wherein the second gate line is transmissive to visible light. 前記ソース電極又はドレイン電極は、可視光に対し不透明であることを特徴とする請求項1乃至4のいずれかに記載のフォトセンサアレイ。  The photosensor array according to claim 1, wherein the source electrode or the drain electrode is opaque to visible light. 前記複数の光電変換素子の各々の前記複数の半導体層は、半導体層のチャネル長方向に並んで配列されることを特徴とする請求項2記載のフォトセンサアレイ。  The photosensor array according to claim 2, wherein the plurality of semiconductor layers of each of the plurality of photoelectric conversion elements are arranged side by side in the channel length direction of the semiconductor layer. 前記複数の光電変換素子は、デルタ配列されていることを特徴とする請求項2乃至6のいずれかに記載のフォトセンサアレイ。  The photosensor array according to claim 2, wherein the plurality of photoelectric conversion elements are arranged in a delta arrangement. 励起光によりキャリアを生成する半導体層と、該半導体層の各々の両端にそれぞれ設けられ、前記半導体層における前記励起光の入射有効領域を規定するソース、ドレイン電極と、第1ゲート絶縁膜を介し前記半導体層の下方に設けられた第1ゲート電極と、第2ゲート絶縁膜を介し前記半導体層の上方に設けられた第2ゲート電極と、を各々備えた複数の光電変換素子と、
前記光電変換素子の前記第1ゲート電極に接続された第1ゲートラインと、
前記光電変換素子の前記第2ゲート電極に接続された第2ゲートラインと、
前記光電変換素子の前記ドレイン電極に接続されたドレインラインと、
前記第1ゲートラインに接続された第1ゲートドライバと、
前記第2ゲートラインに接続された第2ゲートドライバと、
前記ドレインラインに接続され、前記光電変換素子への励起光の入射に応じて変位される電圧を読み取るスイッチと、
を有し、
前記第2ゲートラインは2本に分岐されている領域を有し、該領域において前記第1ゲートラインと重ならないことを特徴とする2次元画像の読取装置。
A semiconductor layer that generates carriers by excitation light; and a source and drain electrode that are provided at both ends of each of the semiconductor layers and that define an effective incident area of the excitation light in the semiconductor layer; and a first gate insulating film A plurality of photoelectric conversion elements each including a first gate electrode provided below the semiconductor layer and a second gate electrode provided above the semiconductor layer via a second gate insulating film;
A first gate line connected to the first gate electrode of the photoelectric conversion element;
A second gate line connected to the second gate electrode of the photoelectric conversion element;
A drain line connected to the drain electrode of the photoelectric conversion element;
A first gate driver connected to the first gate line;
A second gate driver connected to the second gate line;
A switch that is connected to the drain line and reads a voltage that is displaced according to incidence of excitation light on the photoelectric conversion element;
Have
The two- dimensional image reading apparatus, wherein the second gate line has a region branched into two, and does not overlap the first gate line in the region .
JP2000107468A 1999-08-02 2000-04-10 Photosensor array and two-dimensional image reader Expired - Fee Related JP4154555B2 (en)

Priority Applications (14)

Application Number Priority Date Filing Date Title
JP2000107468A JP4154555B2 (en) 2000-04-10 2000-04-10 Photosensor array and two-dimensional image reader
KR1020017004227A KR20010075560A (en) 1999-08-02 2000-07-28 Photosensor and photosensor system
CNB008015880A CN1316636C (en) 1999-08-02 2000-07-28 Photosensor and photosensor system
DE60041627T DE60041627D1 (en) 1999-08-02 2000-07-28 Photosensor und photosensorsystem
EA200100409A EA003343B1 (en) 1999-08-02 2000-07-28 Photosensor and photosensor system
EP00948313A EP1118126B1 (en) 1999-08-02 2000-07-28 Photosensor and photosensor system
PCT/JP2000/005104 WO2001009960A1 (en) 1999-08-02 2000-07-28 Photosensor and photosensor system
AT00948313T ATE424043T1 (en) 1999-08-02 2000-07-28 PHOTOSENSOR AND PHOTOSENSOR SYSTEM
AU61828/00A AU756447B2 (en) 1999-08-02 2000-07-28 Photosensor and photosensor system
HK02100622.4A HK1041366B (en) 1999-08-02 2000-07-28 Photosensor and photosensor system
CA002346032A CA2346032C (en) 1999-08-02 2000-07-28 Photosensor and photosensor system
US09/630,242 US6670595B1 (en) 1999-08-02 2000-07-31 Photosensor and photosensor system
TW089115401A TW465105B (en) 1999-08-02 2000-08-01 Photosensor and photosensor system
NO20011640A NO20011640L (en) 1999-08-02 2001-03-30 Light sensor and light sensor system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000107468A JP4154555B2 (en) 2000-04-10 2000-04-10 Photosensor array and two-dimensional image reader

Publications (2)

Publication Number Publication Date
JP2001291856A JP2001291856A (en) 2001-10-19
JP4154555B2 true JP4154555B2 (en) 2008-09-24

Family

ID=18620455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000107468A Expired - Fee Related JP4154555B2 (en) 1999-08-02 2000-04-10 Photosensor array and two-dimensional image reader

Country Status (1)

Country Link
JP (1) JP4154555B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4831456B2 (en) * 2004-09-16 2011-12-07 カシオ計算機株式会社 Image reading device
JP4947404B2 (en) * 2004-10-13 2012-06-06 カシオ計算機株式会社 Photosensor and manufacturing method thereof
CN114078886B (en) * 2020-08-12 2025-08-12 京东方科技集团股份有限公司 Sensing substrate and electronic device

Also Published As

Publication number Publication date
JP2001291856A (en) 2001-10-19

Similar Documents

Publication Publication Date Title
KR100428405B1 (en) Photo sensor array and method for manufacturing the same
US6670595B1 (en) Photosensor and photosensor system
US7462863B2 (en) Thin film phototransistor, active matrix substrate using the phototransistor, and image scanning device using the substrate
US8154640B2 (en) Sub-pixels, unit pixels, image sensors and methods of operating the same
CN102419815A (en) Photosensor
JP3765466B2 (en) Photoelectric conversion element and photosensor array
JP3951088B2 (en) Photosensor array and two-dimensional image reader
JP3674942B2 (en) Photoelectric conversion element, photosensor array, and two-dimensional image reading apparatus
JP3587131B2 (en) Photosensor array and method of manufacturing the same
JP4154555B2 (en) Photosensor array and two-dimensional image reader
JP4203783B2 (en) 2D image reader
JP2001092951A (en) Two-dimensional image reading device
JP4019250B2 (en) Photosensor system and photosensor drive control method in photosensor system
JP4947404B2 (en) Photosensor and manufacturing method thereof
JP4923405B2 (en) Photosensor and image reading apparatus
JP7178597B2 (en) Solid-state image sensor
JP4253835B2 (en) Image reading device
JP3713701B2 (en) Photosensor device and drive control method thereof
JPH06339084A (en) Solid-state image pickup element
JP2002077521A (en) Two-dimensional image reading apparatus and sensitivity correction method thereof
JP2003142671A (en) Solid-state imaging device
JPH08149379A (en) Image sensor and its driving method
JP2005077913A (en) Display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080611

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080624

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130718

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees