JP4156500B2

JP4156500B2 - 基板上にナノ積層体を形成する方法

Info

Publication number: JP4156500B2
Application number: JP2003400729A
Authority: JP
Inventors: オメル・エイチ・ドクマシ; オレグ・グルシェンコフ; マイケル・ベルヤンスキ; ブルース・ビー・ドリス
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 2003-01-07
Filing date: 2003-11-28
Publication date: 2008-09-24
Anticipated expiration: 2023-11-28
Also published as: US20040129941A1; US6764883B1; US20040171177A1; JP2004214631A

Description

本発明は、一般に、高速半導体マイクロプロセッサ、特定用途向け集積回路（ＡＳＩＣ）および他の高速集積回路デバイスの製造に関する。より詳細には、本発明は、層状超薄型アモルファス構造を形成する技術に関する。特に、本発明は、アモルファス・シリコンおよびその熱酸化物の超薄層を含む均一な層状構造を形成するための新規な方法に関する。有用な実施形態は、ハード・マスクの製造方法およびシリコン・オン・インシュレータの薄い多結晶層を製造するための方法を含む。

半導体の超薄層は、種々の電子デバイスで使用される。例えば、種々の量子井戸および超格子構造は、高電子移動度トランジスタ（ＨＥＭＴ）、レーザ・ダイオード、発光ダイオード、および光検出器で使用されてきた。このような構造は、単結晶半導体の超薄層（２００Å未満）を含む。この構造は、周知の格子整合およびエピタキシャル技術により製造される。

金属−絶縁体−半導体（ＭＩＳ）構造は、ＭＩＳＦＥＴの電力消費が少なく、成熟プロセス技術があるので、大部分のロジック、メモリおよびディスプレイ回路で使用されている。ＭＩＳＦＥＴの性能は、ＭＩＳＦＥＴをＳＯＩ（シリコン・オン・インシュレータ）基板上に形成すれば改善することができる。ＳＯＩ基板の半導体層が１００Å未満の薄さである場合には、短チャネルＭＩＳＦＥＴの性能をさらに改善することができる。半導体の超薄層を有する絶縁体−半導体−絶縁体構造は、非常に望ましいものであることははっきりしている。

アモルファスおよび多結晶半導体は、薄膜トランジスタ（ＴＦＴ）で使用される。現在、ＴＦＴは、種々のディスプレイ・パネルで使用されている。ＴＦＴは、また、能動デバイスが順次積み重ねられる三次元（３Ｄ）集積回路で使用することができる。

ＴＦＴの性能を改善できる１つの方法は、単結晶ＭＩＳＦＥＴの方法、すなわち、そのチャネルの厚さを１００Å未満に薄くする方法に似ている。しかし、絶縁体上にアモルファスまたは多結晶半導体の均一な超薄層を形成できるプロセスはまだない。異なる格子構造のために、アモルファス膜上への多結晶膜の堆積は、プロセスのスタート時のアイランド成長によって行われる。例えば、多結晶シリコンの連続膜を形成するために、多結晶シリコンを少なくとも１５０〜２００Åの厚さに堆積しなければならない。アモルファス・シリコン膜を堆積すると状況は幾分改善されるが、均一な薄膜の厚さは依然として１００〜１５０Åより厚く制限される。

従って、アモルファスおよび多結晶シリコンの均一で超薄層、および関連した層構造形成方法の技術が必要になる。

１９６０年に発明されて以来、シリコンの熱酸化は、現在の集積回路を可能にするプロセスであると考えられている。４０年以上にわたる広範な研究により、熱酸化の種々の側面および集積回路および他のマイクロ構造形成への適用に関する広範な技術がある。半導体上の誘電体を形成するための他の方法から熱酸化を区別する熱酸化のいくつかの重要な特性がある。これらの特性は、（１）シリコンと酸化シリコンとの間の電気的にほぼ完全な界面、（２）酸化物の高い誘電率、（３）酸化膜の均一性の優れた制御である。これらの特性により、熱酸化物は、ゲート絶縁膜、種々のＬＯＣＯＳ（local isolation of silicon：シリコンの局所隔離）構造の絶縁体、種々のＩＴ（isolation trench：隔離トレンチ）構造用の絶縁体、ゲート側壁絶縁体／スペーサ、イオン注入用のスクリーン酸化物等として使用されてきた。

アモルファスおよび多結晶シリコン含有材料の熱酸化も、ＩＣ製造において広く使用されてきた。このような応用としては、ポリ・バッファード（poly buffered）ＬＯＣＯＳ、ゲート側壁絶縁体／スペーサ、ＴＦＴ用のゲート絶縁膜および他の用途等がある。

アモルファスおよび多結晶シリコン含有材料の低温酸化も、当業者にとって周知のものである。下記の特許発明は低温酸化に関連する。

ドブジンスキー他の米国特許第５，４１２，２４６号は、低プラズマ電力で行われるシリコンおよび窒化シリコンのプラズマ援用酸化を開示している。ドブジンスキー他は、高電力プラズマ酸化は、成長した酸化膜に損傷を与える恐れがあると記述している。それ故、高品質の酸化膜を生成させるために低プラズマ電力プロセスが選択された。ドブジンスキー他は、また、ドーピングされたゲート上に、酸化物スペーサを形成するための低温方法のような有用ないくつかの実施形態も開示している。しかし、ドブジンスキー他は、アモルファスまたは多結晶シリコン含有半導体の超薄層を有するナノ積層体(nanolaminate)を形成するための方法については教示していない。

ニーリィ他の米国特許第５，４４３，８６３号は、低温プラズマ援用酸化プロセスを開示している。プラズマは、マイクロ波プラズマ電気放電の処理ゾーンの上流で生成される。ニーリィ他は、このような酸化プロセスを３００℃未満の温度で実行することができることを教示している。ニーリィ他は、低温で炭化シリコン膜の酸化が行われる有用な実施形態を開示している。しかし、ニーリィ他は、アモルファスまたは多結晶シリコン含有半導体の超薄層を有するナノ積層体を形成するための方法は何も教示していない。

タークル他の米国特許第５，７３８，９０９号は、半導体基板上に薄い酸化膜を形成する方法を開示している。タークル他は、酸化物の成長速度を速くするために、オゾンの雰囲気内で酸化プロセスの一部を実行する方法を教示している。加えて、タークル他は、紫外線照射が、酸化プロセスをさらに加速することを教示している。しかし、タークル他は、アモルファスまたは多結晶シリコン含有半導体の超薄層を有するナノ積層体を形成するための方法は何も教示していない。

ハン他の米国特許第５，７００，６９９号は、薄膜トランジスタ（ＴＦＴ）用のゲート酸化膜を形成するための方法を開示している。ゲート酸化膜は、プラズマ援用酸化により形成される。プラズマは電子サイクロトロン共鳴（ＥＣＥ）電気放電により生成される。堆積されたポリシリコン層の厚さの好適な範囲は２，０００〜４，０００Åである。はっきりしていることは、この範囲では超薄型構造からほど遠いということである。それ故、ハン他は、アモルファスまたは多結晶シリコン含有半導体の超薄層を有するナノ積層体を形成するための方法は何も教示していない。

サトウの米国特許第５，２３８，８４９号は、バイポーラ・トランジスタを製造するための方法を開示している。サトウは、単結晶ベースと多結晶エミッタとの間で酸化物層を形成するための方法を開示している。この層は、酸素イオンにより形成され、不足当量(substoichiometric)シリコン酸化物となる。サトウは、多結晶膜の酸化について教示していないし、アモルファスまたは多結晶シリコン含有半導体の超薄層を有するナノ積層体を形成するための方法も教示していない。

明らかに、アモルファスおよび多結晶シリコンおよび関連する層構造の均一な超薄層を形成する技術が依然として求められているということである。本発明は、このようなナノ積層体を製造するための方法に関する。
米国特許第５，４１２，２４６号米国特許第５，４４３，８６３号米国特許第５，７３８，９０９号米国特許第５，７００，６９９号米国特許第５，２３８，８４９号 Horst Zimmerman、Integrated Silicon Optoelectronics(Springer-Verlag,2000)、１４５〜１５９ページ

本発明の１つの目的は、アモルファスまたは多結晶シリコンの薄く均一な層を有するナノ積層体を生成する方法を提供することである。

本発明のもう１つの目的は、アモルファスまたは多結晶シリコンの薄く均一な層を有するナノ積層体を含むハード・マスクを形成する方法を提供することである。

本発明の上記および他の目的は、本発明の方法により達成される。１つの側面においては、本発明は、基板上にシリコン含有材料および酸化物のナノ積層体を形成するための方法である。この方法は、基板上にアモルファス・シリコン含有材料を含む最初の厚さを有する膜を堆積する工程と、原子酸素と分子酸素との比率が約０．００００１〜１００で、原子酸素および分子酸素を含むガス混合物に基板を露出させることにより、アモルファス・シリコンを含む膜を酸化する工程と、それにより、酸化後に、膜が最初の厚さより薄い最終的な厚さを有するように、膜上に酸化物層を形成する工程と、例えば、選択的湿式化学剥離プロセスを用いて酸化物を除去する工程とを含む。

他の側面においては、本発明は、基板上にパターン化されたハード・マスクを形成するための方法を提供する。上記パターン化されたハード・マスクは、シリコン含有材料および酸化物のナノ積層体を含む。この方法は、基板上にアモルファス・シリコン含有材料を含む最初の厚さの膜を堆積する工程と、原子酸素と分子酸素との比率が約０．００００１〜１００で、原子酸素および分子酸素を含むガス混合物に基板を露出させることによりアモルファス・シリコン含有膜を酸化する工程と、それにより、酸化後に、膜が最初の厚さより薄い最終的な厚さを有するように、膜上に酸化物層を形成する工程と、リソグラフィー・プロセスを用いて酸化物層をパターニングする工程と、それにより、アモルファス・シリコン含有膜の予め選択した領域を露出する工程とを含む。

さらに他の側面においては、本発明は半導体構造に関する。この構造は、基板と、基板上のシリコン含有膜とを含み、該シリコン含有膜は、約１００Å未満、好適には、約８０Å未満、より好適には、約５０Å未満の厚さを有し、好適には、１シグマ標準偏差で、約３Åより優れた均一性を有する。シリコン含有膜は、アモルファスであっても、多結晶であってもよい。半導体構造は、さらに、シリコン含有膜上にパターン化された熱酸化膜を含むことができ、このパターン化された熱酸化膜は、少なくとも約５０Åの厚さを有する。この構造は、さらに、シリコン含有膜上の絶縁層、絶縁層上の電極層を備えることができ、この電極には、絶縁層を横切って電界が生成されるように、シリコン含有膜に対して電気バイアスがかけられる。

新規であると信ずる本発明の機能、および本発明の特徴である構成要素については、特許請求の範囲に詳細に記載されている。図面は説明のためのものであって、正確に縮尺されたものではない。さらに、同じ参照番号は、図面内の同じ構造を表す。一方、本発明自身は、機構に関しても動作方法に関しても、図面を参照しながら、下記の詳細な説明を読めば最もよく理解することができるだろう。

添付の図面を参照しながら、本発明について以下に説明する。図面中、構造の種々の態様を、本発明をもっとはっきりと説明し、図示するために、簡略図に示してある。例えば、図面の縮尺は正確なものではない。加えて、構造の種々の態様の垂直断面図は長方形で示している。しかし、当業者であれば、実際の構造の場合には、これらの態様はもっとテーパ状の構造で具体化されることがあり得ることを理解できるであろう。さらに、本発明は任意の特定形状の構成に制限されない。

図１のＡと図１のＢは、均一なシリコン／酸化物ナノ積層体を生成する際の難しい点を示す。図１のＡの場合には、アモルファス・シリコン１１０の比較的薄い層が、シリコンまたはＳＯＩ基板などの基板１００上に堆積される。図１のＢの場合には、図１のＡの構造に対して熱酸化が行われ、熱酸化層１３０が成長し、アモルファス・シリコン（ａ−Ｓｉ）層１１０を粒界(grain boundary)１２５を有する多結晶シリコン層１２０に変化させる。

基板１００上に、アモルファス・シリコン１１０の比較的薄い層を堆積することができるが、アモルファス・シリコンに対して高温熱酸化を行うと、温度が上昇している間にその結晶化が起こる。シリコンの場合には、通常の結晶化の温度範囲は約５２０〜６００℃である。結晶化プロセスは、薄いアモルファス・シリコン１１０を増強し、ポリシリコン層１２０内部に大きな厚さのばらつきを起こす恐れがある。さらに、ポリシリコン粒界１２５が酸化の初期の段階で形成されるので、酸素は粒界内部に深く自由に移動することができる。それ故、薄く均一なシリコン／酸化物ナノ積層体を形成するのは難しい。

図２のＡと図２のＢは、表面酸化物の薄い層を有する任意のアモルファス・シリコン層を示す。図２のＡの場合には、アモルファス・シリコン１１０の比較的薄い層が、シリコンまたはＳＯＩ基板のような基板１００上に堆積される。アモルファス・シリコン膜１１０が低温で水分にふれると、自然酸化物（native oxide）１４０の非常に薄い膜を形成することができる。表面（自然）酸化物１４０の厚さは約２０Å以上にはならない。加えて、表面酸化物１４０の均一性は、一般に、熱酸化物の均一性と比較すると遥かに悪い。

本発明の１つの実施形態に基づいて、ほぼ均一なナノ積層体を生成する方法は、比較的厚い均一なアモルファス・シリコン膜（厚さ約１００〜２００Å、好適には約１５０Å）を堆積する工程と、原子酸素を用いてアモルファス膜のかなりの部分を酸化する工程と、高選択比のエッチングにより、酸化物を剥離する工程と、アモルファス・シリコンの上面に膜を形成する工程とを含む。図３のA〜図３のDは、この方法を示す。

図３のAは、シリコンまたはＳＯＩ基板などの基板２００上に堆積された、アモルファス・シリコン２１０の比較的薄い層を示す。代わりに、層２１０は、ＳｉＧｅまたはＳｉＧｅＣのようなシリコン含有材料を含むことができる。アモルファス・シリコン層２１０の最初の厚さは∂である。図３のＢの場合には、図３のＡの構造は、原子酸素にさらされ、厚さ∂２を有する厚い熱酸化物２３０を形成し、さらに最終的な厚さが∂１である薄くされたアモルファス・シリコン層２１０を形成する。ここで、∂１＜∂であり、∂１＋∂
２＞∂である。

例えば、最終的な厚さが５０Åのアモルファス・シリコン膜を形成するために、初期の厚さが１５０Åであるアモルファス・シリコン膜が、２００Åの厚さの酸化シリコンを形成するために、原子酸素で酸化される。堆積された１５０Åの厚さのアモルファス・シリコン膜の一般的な均一性は、１シグマ標準偏差で３Åである。一方、２００Åの厚さの酸化膜に対する均一性パラメータは、１シグマ標準偏差で約１Åである。５０Åの厚さのアモルファス・シリコン層の結果として得られる均一性パラメータは、１シグマ標準偏差で３．１６Åである。

アモルファス・シリコン層２１０は、好適には、アモルファス・シリコンの結晶化温度未満の温度（すなわち、約５２０℃未満）で、原子酸素含有混合物に層を露出させることにより酸化することができる。原子酸素含有混合物は、好適には、ゲートがプラズマに直接触れないように、化学、光化学または遠隔プラズマ・プロセスで発生することが好ましい。例えば、原子酸素はプラズマ放電内で発生することができる。効率的なプラズマ放電は、１０％程度の比較的高い解離率で、通常１〜２００ミリトールの低い圧力で動作する。実際には、最適化した低圧放電でほとんどすべての分子酸素を簡単に解離することができる。

従って、解離率は、０．０００１〜１００％の範囲で変えることができる。解離率αは、酸素分子の元の数または酸素分子の数に酸素原子の数の半分を加えた数に対する解離した酸素分子または酸素原子の半分の数として定義される。

分子酸素に対する原子酸素の比率は、下式に示すように解離率に関係する。

αが小さい場合には、分子酸素に対する原子酸素の比率は、単に２αである。解離率が１または１００％に近づくと、分子酸素に対する原子酸素の比率は無限大に近づく。

実際には、解離率を９８％以上にするのは非常に難しい。それ故、分子酸素に対する原子酸素の比率の限度を１００とすることができる。さらに、このような解離率にしなければならない特別な技術的必要性はない。実際には、０．８という解離率は、高電子密度の放電において観察される０．１〜０．４という通常の範囲と比較すると、非常に高い解離率であると考えられる。それ故、分子酸素に対する原子酸素の比率の好適な範囲は、約０．００００１〜１０である。

原子酸素の濃度は多くの方法で測定することができる。原子酸素の濃度の１つの指標は、化学反応の速度（酸化物の成長速度）である。原子酸素の化学ポテンシャル（約２ｅＶ）が高いと、３００〜１５００Ｋの必要な温度範囲で、化学反応が３０倍程度スピードアップする。プラズマ内の様々な種(species)のｐｐｍレベルおよびｐｐｂレベルを測定するために、プラズマの分光学を用いることもできる。

混合物内の原子酸素の量は、（ａ）基板上に衝突する原子酸素流束（ｊ）、または（ｂ）基板に近接した原子酸素の分圧（ｐ）、または（ｃ）基板に近接した原子酸素の濃度（ｎ）で指定することができる。パラメータ（ｂ）および（ｃ）は、完全気体（ボルツマン）の関係式により関連づけられる。

ｐ＝ｎｋＴ
ここで、Ｔはガス温度であり、ｋはボルツマン定数である。これらのものは、原子酸素の平均自由行程が、固有のチャンバの寸法より遥かに短い場合には、原子酸素量の測定に用いることができる。加えて、上記パラメータ（ａ）は、周知の下記の関係式により（ｃ）に関連づけられる。

ｊ＝ｎｖ／４
ここで、ｖは酸素原子の平均速度である。分子ビーム・チャンバ内においては、平均自由行程は、固有のチャンバの寸法より長い。これらのチャンバ内においては、原子酸素は原子／分子ビームの形で伝搬され、圧力の概念は適当ではない。この場合、原子酸素量を記述するために、パラメータ（ａ）を使用することができる。約０．５〜２ミリトール（mm Torr）の圧力でかつ約４００〜４５０℃の温度で、原子酸素にシリコン含有層を露出すると微分酸化物成長速度（differential oxide growth rate）が約０．５〜１Å／秒になることが発見された。

図３のＣは、薄い多結晶シリコン層および関連するナノ積層体の形成方法を示す。図３のＢの構造に対して結晶化アニール（焼きなまし）が行われ、粒界２２５を有する薄い多結晶層２２０が形成される。多結晶層２２０は、硬質(rigid)層、すなわち、基板２００と熱酸化物２３０の間でスライスされる。封止硬質層が存在するので、ポリシリコンを形成することはできない。多結晶粒界の大きさは、アニールの温度および時間に正比例する。温度が高ければ高いほど、またアニール時間が長ければ長いほど、粒界は大きくなる。より大きな粒界は、粒界の散乱またはもれ効果の少ない高速トランジスタの形成に有用である。結晶化アニール温度および時間は、約６００〜約１０５０℃の範囲および約１秒〜約４時間の範囲内でそれぞれ変えることができる。

図３のDにおいて、厚い熱酸化物層２３０が、すでに除去されていて、薄い多結晶シリコン層２２０および関連するナノ積層体が残っている。熱酸化物の層２３０を除去するために、非常に選択的なＨＦをベースとする湿式剥離を用いることができる。この剥離は任意選択であるが、好適には、シリコン／酸化物ナノ積層体以外の構造を生成するための剥離を含むことが好ましい。剥離の次に、通常、材料の低温堆積が行われる。この一番上の材料としては、シリコン・オキシナイトライド（ＳｉＯ_ｘＮ_ｙ）、窒化シリコン（Ｓｉ_３Ｎ_４）、シリコンを多く含む窒化シリコン（ＳｉＮ_ｘ、但し、ｘ＜０．７５）および／または金属をベースとする酸化物（例えば、ＨｆＯ_２、ＺｒＯ_２、Ａｌ_２Ｏ_３）、およびオキシナイトライドおよびシリケートのようなそれらに近い誘導化合物の薄い層を使用することができる。

図４のAと図４のＢは、ハード・マスクの形成プロセスを示す。図４のAにおいて、図３のＢの構造が、標準のリソグラフィー技術によりパターン化される。例えば、フォトレジスト層２４０が、熱酸化物層２３０上に堆積され、フォトレジスト層２４０がパターン化される。図４のＢにおいて、熱酸化物２３０の予め選択し、露出した領域が、アモルファス・シリコン層２１０で止まるまでエッチングされる。酸化物のエッチングの後で、レジスト２４０が通常剥離される。結果として得られるアモルファス・シリコン／酸化物ハード・マスク構造は、基板の他の材料を保護するため、また選択するために使用することができる。シリコン／シリコン酸化物ハード・マスクの重要な利点は、非常に薄くできることである。

図５のＡ〜図５のＢに示す他の実施形態の場合には、図３のＣに示す結晶化アニールが省略され、その結果、均一な薄いアモルファス層が形成される。より詳細に説明すると、図５のAは、厚さ∂２の厚い熱酸化物２３０を含み、さらに厚さ∂１の薄くなったアモルファス・シリコン層２１０を含む図３のＢの構造を示す。ここで、∂１＜∂であり、∂１＋∂２＞∂である。図５のＢにおいて、厚い熱酸化物層２３０は、図３のＤに示す剥離工程を用いることができる同じ方法により、すでに剥離されていて、薄いアモルファス・シリコン層２１０と関連するナノ積層体が残っている。

薄いシリコン・ナノ積層体は、このナノ積層体が実質的な量子効果、すなわち、薄いシリコン層２１０または２２０が個々の量子準位がかなり違う量子井戸を形成する場合には特に有用である。大部分の有用な電気的および光学デバイスは、室温または室温付近（約２７５Ｋ〜３５０Ｋ）で動作するので、量子準位は、この温度範囲に関連する固有エネルギーｋＴより大きく離れていなければならない。量子準位の分離は、下記の周知の関係式により、量子井戸の幅（層２１０または２２０の厚さ）に関連づけられる。

ここで、Ｅ_ｎはｎ番目のエネルギー準位であり、ｈはプランク定数であり、ｍ^＊は実効電子／正孔質量であり、Ｌは無限に深い量子井戸の場合は量子井戸の幅、または有限の深さの量子井戸の場合には、実効量子井戸の幅である。約１ｅＶの一般的な量子井戸およびシリコンの伝導帯内の０．２ｍ_０および０．９２ｍ_０（ここで、ｍ_０は自由電子の質量）の一般的な電子質量に対して、Ｌは層２１０または２２０の厚さに近い値となる。ｎ＝１、ｍ^＊＝０．２ｍ_０、およびＥ_１＞ｋＴ＝０．０３ｅＶとすると、Ｌ＜８０Åの量子井戸幅の有用な範囲を達成することができる。本発明の方法を使用すれば、このようなアモルファスまたは多結晶シリコン層を形成することができる。

量子井戸をベースとするデバイスは、量子井戸幅の変化に敏感である。何故なら、幅が変化すると、量子井戸のエネルギー準位がシフトし、従ってデバイスの特性が予測できなくなるからである。実際の光学的および電子量子井戸をベースとするデバイスの量子準位の許容できる変動ΔＥ_ｎは、熱エネルギーｋＴ程度である。このことにより、層２１０または２２０の厚さに対する許容変動ΔＬは下式のように定義される。

最も低いエネルギー準位（ｎ＝１、ｍ^＊＝０．９２ｍ_０）および１０ÅのΔＬ（本発明の方法により達成することができる）の場合には、ΔＥ_１＜０．０３ｅＶという条件により、ＬはＬ＞３０Åに制限される。

量子井戸ナノ積層体に基づく有用で新規なデバイスの１つは、シリコンのバンドギャップのエネルギーを超えないエネルギーで光を効率的に吸収するシリコンをベースとする光検出器である。一般に、光の吸収および放射のような光学的プロセスは、その間接的バンドギャップのためにシリコンをベースとする結晶内ではそれほど効率的ではない。この理由から、大部分の光学デバイスは、直接バンドギャップを有するＩＩＩ−Ｖ族化合物半導体から作られる。サブバンド間光遷移（intersubband optical transition）、すなわち、伝導帯または価電子帯内で起こる遷移は、バンドギャップのタイプに依存しないで、間接バンドギャップ半導体から光学デバイスを製造するために使用される。通常のサブバンド間光学デバイスは、光プロセスの効率を改善するために量子井戸を使用する。さらに、サブバンド間プロセスの光の波長またはエネルギーは、例えば、量子井戸の幅を変化させて、量子井戸内のエネルギー準位をシフトすることにより調整することができる。サブバンド間光学デバイスは、活性材料（active material）のバンドギャップより小さい光エネルギーで動作することができる。従って、サブバンド間光遷移は、シリコンをベースとする光学デバイスの２つの重要な問題、すなわち、（１）間接バンドギャップの存在、および（２）放射光および／または吸収光のエネルギー（波長）への制限を回避する。純粋なシリコンの場合には、この波長制限により、どの実際の光学デバイスも約１μｍより長い波長では動作することができない。一方、純粋なゲルマニウムの場合には、動作範囲は約１．５μｍ未満の波長に制限される。１．３μｍおよび１．５５μｍの光は、光ファイバを介して長距離光データ伝送のために広く使用されているので、上記波長範囲で動作することができるシリコンをベースとする光学デバイスに対する必要性が引き続きある。シリコンをベースとする光学デバイス、およびサブバンド間ヘテロエピタキシャル・シリコン・ゲルマニウム（ＳｉＧｅ）光検出器についてのより詳細なデータについては、ホルスト・ジンマーマン著(Horst Zimmerman)Integrated Silicon Optoelectronics（集積シリコン・オプトエレクトロニクス）(Springer-Verlag,2000)の１４５〜１５９ページを参照されたい。

周知のヘテロエピタキシャル量子井戸構造とは対照的に、本発明の構造は、超薄型の均一なアモルファスまたは多結晶ナノ積層体を用いる。そのアモルファスの特性のために、ナノ積層体は任意の基板上に形成することができる。例えば、基板２００は、相互接続の複数の層を有する集積回路を含むことができる。

図６は、本発明によるナノ積層体に基づき、これを内蔵する新規な光検出器である。光検出器構造は、基板２００、吸収伝導量子井戸２１０／２２０、薄い絶縁層２５０、および電極層２６０を備える。吸収伝導量子井戸２１０／２２０は、アモルファス（２１０）か多結晶（２２０）である。動作中、電極層２６０は、導電層２１０／２２０に対してある電位にバイアスされ、絶縁層２５０を横ぎって電界を生成する。光がない場合には、層２１０／２２０と２６０との間の暗電流は、絶縁層２５０を通る荷電粒子（通常は電子である）のトンネル効果および／または熱放射によるものである。暗電流は、熱エネルギーｋＴと比較すると、層２５０と２１０／２２０間の大きな伝導帯の不連続のために比較的小さい。光が存在する場合には、キャリヤは、層２１０／２２０内部のより低い量子準位から、絶縁層２５０の伝導帯エッジより上、または絶縁層２５０の伝導帯エッジに近い上位の量子準位に励起される。励起されたキャリヤは、次に絶縁層２５０の電界により一掃され、光生成電流が層２１０／２２０と２６０間に発生する。

基板２００は、光検出器の吸収層の下に絶縁表面（通常は酸化シリコン）を有する。シリコンをベースとする（例えば、Ｓｉ、ＳｉＧｅまたはＳｉＧｅＣ）吸収層２１０／２２０は、本発明の方法により形成される。層２１０／２２０の厚さは、層内に明確に量子準位を生成するために、約３０Å乃至約８０Åである。層２１０／２２０は、例えば、堆積プロセス中にドーピングを行うことにより導電性にすることができる。体積濃度で１×１０^１８〜１×１０^２１ｃｍ^−３のリン（Ｐ）またはヒ素（Ａｓ）で、ｎ型ドーピングを行うことが好ましい。別の方法としては、電極２６０に実質的な電気バイアスをかけることにより、逆電荷を形成して層２１０／２２０を導電性にすることができる。電極２６０に正のバイアスをかけることが好ましい。層２１０／２２０のｎ型ドーピングの場合には、絶縁層２５０を横切る電圧は、比較的低い（例えば、約１Ｖまたはそれ以下）ものでよい。この場合、デバイスは累積効果で動作する。絶縁層２５０は、層２１０／２２０に対する伝導帯の不連続が、吸収された光のエネルギーにほぼ等しくなるように選択される。この要件により、長い波長のデバイスは難しくなる。何故なら、窒化シリコン（Ｓｉ_３Ｎ_４）および二酸化シリコン（ＳｉＯ_２）のような一般的な絶縁材料は、シリコンに対して大きな伝導帯の不連続（通常、２〜３ｅＶ）を有しているからである。しかし、シリコンに対して小さい伝導帯の不連続を有する絶縁材料もある。このような絶縁材料としては、シリコンを多く含む窒化シリコン、およびハフニウム、ジルコニウム、タングステン、酸化タンタル、およびそれに近い化合物ケイ酸塩およびオキシナイトライドなどのいくつかの遷移金属酸化物等が含まれる。絶縁層２５０の好適な厚さは、約１０Å乃至約１００Åである。

わかりやすくするために、図６には、層２１０／２２０および２６０への電気接点、電極２６０と層２１０／２２０への接点間の分離構造、および光結合構造は示していない。しかし、これらの構造は最終的な光検出器構造においては存在することを意図している。結合した光の好適な伝搬方向は、（ｘ，ｙ）面内で、量子井戸に平行な方向である。光検出器の好適な長さは、約１μｍ乃至約１００μｍである。光検出器の好適な幅は、約１０μｍ乃至約０．１μｍである。層２１０／２２０への接点は、電極の対向側上の接点間の距離を最小にするために、電極２６０の長辺側に沿って配置することができる。電極２６０が狭くなればなるほど、接点間の距離が短くなり、検出速度は速くなる。光検出器の出力電流は、一般に、増幅器および検出回路に結合させる。

図６に示す基本的な光検出器構造は、また、光を生成するために用いることもできる。この実施形態の場合には、そのフェルミ準位を層２１０／２２０の上位の量子準位に整合するために、電極２６０に負のバイアスが印加される。電極２６０からの電子は、トンネル効果により、層２５０を介して上位の量子準位に効率的に結合され、次に光子を放出することにより、より低い量子準位に緩和する。放出された光子の数は、層２５０を通るトンネル電流に比例するので、効率的なトンネル効果が行われるように、層はかなり薄いものでなければならない。発光デバイスの場合には、絶縁層２５０の好適な厚さは、約６Å乃至約２５Åの範囲である。

層２１０／２２０内部の荷電粒子（電子）の一部は、また、基板２００内にトンネル効果により到着することができる。基板２００へのトンネル効果の効率は、基板２００の表面上の絶縁層の厚さおよび絶縁層の下の利用可能な空の電子状態の数に依存する。好適には、層２１０／２２０のもっと低い量子井戸準位に位置する電子に対して、基板２００へのトンネル電流を最大にすることができる。これは、好適には、層２１０／２２０のより低い量子井戸準位のエネルギーに近いエネルギーで、基板内の利用可能な電子状態の数を増大することにより、また、基板表面の絶縁膜を約２０Å未満に、好適には、約８〜１０Åに薄くすることにより達成することができる。その上面の光デバイス構造と結合している、このような基板の特性を供給することができる１つの可能な構造は、相互に上面を積み重ねた２つのナノ積層体である。この実施形態の場合には、下のナノ積層膜は、基板２００の一部になる。その層２１０／２２０の厚さおよび材料は、その上面のデバイスのナノ積層体のより低い量子準位に対して、空の共鳴量子準位を供給するために選択される。基板のナノ積層体の共鳴準位は、動作のためにバイアスをかけたとき、デバイスのナノ積層体のより下位の量子準位と同じエネルギーに位置する。デバイスのナノ積層体の上位の量子準位は共鳴準位を有していないので、下位の量子準位からの電子に対して好適なトンネル効果を達成することができる。発光層の下位の量子準位から電子を効率的に除去することにより、光学的利得および関連する誘導放出が行われる。低損失の光フィードバックと結合される場合には、レーザとなる。

ナノ積層膜をベースとする光検出器、発光体、および従来の光導波路を、オンチップ光ネットワークに組み込むことができる。このような光ネットワークの形成は、主として下に位置する基板２００の材料および製造プロセスから分離される。

特定の好適な実施形態および他の代替の実施形態を参照しながら本発明を説明してきたが、当業者であれば、上記の説明を読めば多くの変形、修正および変更を思い付くことは明らかである。それ故、本特許請求の範囲は、このようなすべての変形、修正および変更を本発明の真の精神および範囲内に入るものとして採用することを意図している。

まとめとして、本発明の構成に関して以下の事項を開示する。

（１）基板上にシリコン含有材料および酸化物のナノ積層体(nanolaminate)を形成するための方法であって、
前記基板上にアモルファス・シリコンを含む、最初の厚さを有する膜を堆積する工程と、
原子酸素と分子酸素との比率が約０．００００１〜１００の割合で、原子酸素および分子酸素を含むガス混合物に前記基板を露出させることによりアモルファス・シリコン含有膜を酸化し、それにより、前記膜上に酸化物層を形成する工程であって、酸化後に、前記膜が前記最初の厚さより薄い最終的な厚さを有する工程と、
酸化物を除去する工程を含む方法。
（２）前記膜の前記最初の厚さが約１００〜２００Åである、上記（１）に記載の方法。
（３）前記膜の前記最終的な厚さが１００Åより薄い、上記（１）に記載の方法。
（４）前記膜の前記最初の厚さが約１５０Åであり、前記膜の前記最終的な厚さが約５０Åである、上記（１）に記載の方法。
（５）アモルファス・シリコン含有膜の酸化後に、多結晶シリコンを含む膜を形成するためにアモルファス・シリコン含有膜をアニールする工程をさらに含む、上記（１）に記載の方法。
（６）前記酸化物が選択的湿式化学剥離プロセスにより除去される、上記（１）に記載の方法。
（７）前記酸化物がフッ化水素酸（ＨＦ）により除去される、上記（６）に記載の方法。
（８）基板上にパターン化されたハード・マスクを形成するための方法であって、該パターン化されたハード・マスクがシリコン含有材料のナノ積層体および酸化物を含み、
前記基板上にアモルファス・シリコンを含む膜を堆積する工程であって、前記膜が最初の厚さを有する工程と、
原子酸素と分子酸素との比率が約０．００００１〜１００の割合で、原子酸素および分子酸素を含むガス混合物に前記基板を露出させることによりアモルファス・シリコン含有膜を酸化し、それにより、前記膜上に酸化物層を形成する工程であって、酸化後、前記膜が前記最初の厚さより薄い最終的な厚さを有する工程と、
リソグラフィー・プロセスを用いて前記酸化物層をパターン化し、それにより、前記アモルファス・シリコン含有膜の予め選択した領域を露出する工程を含む方法。
（９）半導体構造であって、
基板と、
前記基板上の多結晶シリコン含有膜とを含み、前記シリコン含有膜が約１００Å未満の厚さを有し、厚さのばらつきが約３０％未満である構造。
（１０）前記シリコン含有膜が約５０Åの厚さを有する、上記（９）に記載の構造。
（１１）前記シリコン含有膜上に、少なくとも約２００Åの厚さを有するパターン化された熱酸化膜をさらに備える、上記（９）に記載の構造。
（１２）さらに、
前記シリコン含有膜上の絶縁層と、
前記絶縁層上の電極層とを備え、該電極層には、前記絶縁層を横切って電界が生成されるように、前記シリコン含有膜に対して電気バイアスが印加される、上記（９）に記載の構造。
（１３）前記シリコン含有膜が約３０Å乃至約８０Åの厚さを有する、上記（１２）に記載の構造。
（１４）前記シリコン含有膜がドーピングされる、上記（１２）に記載の構造。
（１５）前記絶縁層は、シリコンを多く含む窒化シリコン、酸化ハフニウム、酸化ジルコニウム、酸化タングステン、酸化タンタル、ケイ酸ハフニウム、ケイ酸ジルコニウム、ケイ酸タングステン、ケイ酸タンタル、オキシナイトライド・ハフニウム、オキシナイトライド・ジルコニウム、オキシナイトライド・タングステン、およびオキシナイトライド・タンタルからなるグループから選択された材料を含む、上記（１２）に記載の構造。
（１６）前記電極の電気バイアスが、前記シリコン含有膜に対して正のバイアスである、上記（１２）に記載の構造。
（１７）前記絶縁層が約１０Å乃至約１００Åの厚さを有する、上記（１６）に記載の構造。
（１８）前記電極の電気バイアスが、前記シリコン含有膜に対して負のバイアスである、上記（１２）に記載の構造。
（１９）前記絶縁層が約６Å乃至約２５Åの厚さを有する、上記（１８）に記載の構造。

シリコン／酸化物ナノ積層体を形成するための従来技術による方法である。アモルファス・シリコン層上の表面酸化物の形成を示す。均一な多結晶ナノ積層体を形成する本発明の方法の１つの実施形態である。ハード・マスクを形成する本発明の方法の他の実施形態である。均一なアモルファス・ナノ積層体を形成する本発明の方法の他の実施形態である。本発明のナノ積層体をベースとし、それを内蔵する新規な光検出器の構造である。

符号の説明

１００、２００基板
１１０アモルファス・シリコン層
１２０多結晶シリコン層
１２５ポリシリコン粒界
１３０熱酸化物層
１４０表面酸化物
２１０アモルファス・シリコン層
２２０多結晶シリコン（ポリシリコン）層
２３０熱酸化物層
２４０フォトレジスト層
２５０絶縁層
２６０電極層

Claims

基板上にナノ積層体(nanolaminate)を形成するための方法であって、
前記基板上に最初の厚さを有するアモルファス・シリコン膜を堆積する工程と、
前記アモルファス・シリコン膜の結晶化温度未満の温度において、分子酸素に対する原子酸素の比率が０．００００１〜１０の割合で前記原子酸素および前記分子酸素を含むガス混合物に、前記基板を露出させることにより前記アモルファス・シリコン膜を酸化して、前記シリコン膜上に酸化物層を形成する工程であって、前記酸化後に前記アモルファス・シリコン膜が前記最初の厚さより薄く、１００Å未満の最終的な厚さを有する工程と、
前記酸化物層を除去する工程と、を含む方法。
前記基板はシリコン基板またはＳＯＩ基板である、請求項１に記載の方法。
前記アモルファス・シリコン膜はＳｉ、ＳｉＧｅ、およびＳｉＧｅＣからなる群の材料から選択される、請求項１に記載の方法。
前記ガス混合物の前記原子酸素は１〜２００ミリトールの圧力のプラズマ放電で分子酸素を解離して生成する、請求項１に記載の方法。
前記酸化物層を形成する工程の後に、粒界を有する多結晶シリコン膜を形成するために前記アモルファス・シリコン膜をアニールする工程をさらに含む、請求項１に記載の方法。
前記アニールは６００乃至１０５０℃で１秒乃至４時間行われる、請求項５に記載の方法。
前記酸化物層を除去する工程は、フッ化水素酸（ＨＦ）による選択的湿式化学剥離プロセスで行われる、請求項１に記載の方法。
前記酸化物層を除去する工程の後に、シリコン・オキシナイトライド（ＳｉＯ_ｘＮ_ｙ）、窒化シリコン（Ｓｉ_３Ｎ_４）、シリコンを多く含む窒化シリコン（ＳｉＮ_ｘ、但し、ｘ＜０．７５）、ＨｆＯ_２、ＺｒＯ_２、Ａｌ_２Ｏ_３からなる群から選択される材料を用いて、前記基板の表面に絶縁層を形成する工程をさらに含む、請求項１乃至７のいずれかに記載の方法。
前記絶縁層が１０Å乃至１００Åの厚さを有する、請求項８に記載の方法。
前記絶縁層の上に電極層を形成する工程をさらに含む、請求項８に記載の方法。
基板上にパターン化されたハード・マスクを形成するための方法であって、
前記基板上に最初の厚さを有するアモルファス・シリコン膜を堆積する工程と、
前記アモルファス・シリコンの結晶化温度未満の温度において、分子酸素に対する原子酸素の比率が０．００００１〜１０の割合で、原子酸素および分子酸素を含むガス混合物に前記基板を露出させることによりアモルファス・シリコン膜を酸化し、それにより、前記膜上に酸化物層を形成する工程であって、酸化後に、前記アモルファス・シリコン膜が前記最初の厚さより薄く、１００Å未満の最終的な厚さを有する工程と、
リソグラフィー・プロセスを用いて前記酸化物層をパターン化し、それにより、前記アモルファス・シリコン膜の予め選択した領域を露出する工程と、
を含む方法。