JP4157966B2 - コンデンサ構造体、コンデンサ構造体作製方法、誘電体材料を含む構造物の作製方法 - Google Patents

Description

本発明はコンデンサ構造体及びコンデンサ構造体の作製方法に関する。本発明はさらに、誘電体材料を含む構造物の作製方法にも関する。

半導体構造体への酸化物誘電体の組み込みは猶関心事にある。前記誘電体の中で特に関心の高いものは一般式ＭＯｚで表される材料であり、式中Ｍは金属、Ｏは酸素、そしてｚは０より大きく８以下の数を表す。前記金属としては、例えばハフニウム等の遷移金属、あるいは例えばアルミニウム等の非遷移金属を用いることが可能である。かかる誘電体材料は、例えばコンデンサ構造体中に用いることができる。

金属酸化物誘電体を用いるに際しての困難性は、誘電体材料と該誘電体材料に近接した構造との間に拡散が生じ、かかる拡散が前記誘電体材料及び／または前記誘電体材料に近接した構造の特性に対して不利な影響を与えることである。例えば、導電性構造体が導電性にドープされたシリコンから成り、且つ該導電性にドープされたシリコン上へＭＯｚが直接形成される場合、ＭＯｚから生ずる酸素とシリコンとの相互作用によってシリコンが酸化される可能性がある。酸化されたシリコンには導電性にドープされたシリコンのもつ望ましい導電特性はもはやない。

上記問題点は、金属窒化物バリア層を用いることにより改善あるいは防止することが可能である。前記金属窒化物は一般式ＭＮｙによって表され、式中、Ｍは金属、Ｎは窒素、及びｙは０より大きく典型的には８未満の数である。金属窒化物は金属酸化物誘電体への及び／または金属酸化物からの拡散を緩和あるいはしばしば止めることから、金属窒化物はしばしば拡散バリア層として注目されている。米国特許５，７４１，７２１には金属窒化物バリア層上へ金属酸化物誘電体材料が形成された例示的構造に関する記載がある。前記特許５，７４１，７２１では特に、金属窒化物層を半導体基板上へ形成し、次いで該金属窒化物層の表面を酸化させて金属酸化物誘電体材料を形成する方法が記載されている。

前記米国特許５，７４１，７２１に記載されている方法を各種の半導体製作方法へ取り入れることは困難であると考えられる。従って、拡散バリア層に隣接して金属酸化物材料を形成する別法が開発されることが望ましい。

一観点において、本発明は誘電体材料を含む構造物の作製方法に関する。ＭＣｘ、ＭＢｑ及びＭＮｙの１または２以上を含む層が形成される。前記式中、Ｍは金属、そしてｑ、ｘ及びｙは０より大きい数を表す。ＭＯｚを含む誘電体材料が前記層上へあるいは前記層へ直接接するように形成される。なおｚは０より大きい数を表す。特定の態様において、前記層及び前記誘電体材料は共通した金属（例えばハフニウムまたはアルミニウム）を含むこともできる。

別の一観点において、本発明はコンデンサ構造体の作製方法に関する。半導体基板上へ第一導電性材料が形成される。前記第一導電性材料上へ中間層が形成される。前記中間層に含まれる支配的成分は金属組成物及び、硼素、窒素及び炭素の１または２以上である。前記中間層上へあるいはそれに直接接するように誘電体層が蒸着され、この誘電体層の支配的成分は金属組成物及び酸素である。次いで前記誘電体層上へ第二導電性材料が形成される。前記第二導電性材料は前記第一導電性材料と容量的に結合される。

さらに別の一観点において、本発明はコンデンサ構造体に関する。この構造体には第一導電性材料及び前記第一導電性材料上の第一中間層が含まれる。前記第一中間層の支配的成分はアルミニウム組成物及び、硼素、窒素及び炭素の１または２以上である。前記第一中間層上へ直接接して誘電体材料がある。この誘電体材料の支配的成分はアルミニウム組成物及び酸素である。前記誘電体材料上には第二中間層があり、この第二中間層の支配的成分はアルミニウム組成物及び、硼素、窒素及び炭素の１または２以上である。前記第二中間層上には第二導電性材料がある。前記第二導電性材料は前記第一導電性材料と容量的に結合される。前記コンデンサ構造体を動的ランダムアクセスメモリ（ＤＲＡＭ）セル中へ組み込むことが可能である。このようなＤＲＡＭセルは電子装置において利用可能である。

以下に本発明の好ましい実施態様について添付図面を参照しながら説明する。

本発明には、構造体中において金属炭化物、金属硼化物及び／または金属窒化物を含む層が金属酸化物誘電体材料に近接して設けられた該構造体が含まれる。前記金属炭化物は一般式ＭＣｘで表すことができ、式中Ｍは金属、Ｃは炭素、そしてｘは０より大きい数であるが典型的には８未満の数である。前記金属硼化物は一般式ＭＢｑで表すことができ、式中Ｍは金属、Ｂは硼素、そしてｑは０より大きい数であるが典型的には８未満の数である。前記金属窒化物は一般式ＭＮｙで表すことができ、式中Ｍは金属、Ｎは窒素、そしてｙは０より大きい数であるが典型的には８未満の数である。また、前記金属酸化物は一般式ＭＯｚで表すことができ、Ｍは金属、Ｏは酸素、そしてｚは０より大きい数であるが典型的には８未満の数である。

前記金属酸化物誘電体材料は前記金属炭化物、金属硼化物及び／または金属窒化物を含む層と共通した金属を含むことから、前記誘電体材料が前記金属炭化物、金属硼化物及び／または金属窒化物を含む層と直接接している場合、より改善された前記誘電体材料の積重ねを得ることが可能である。前記金属炭化物、金属硼化物及び／または金属窒化物を含む層を金属酸化物誘電体材料と他の材料との間のバリア層として用いることも可能であり、及び／または蒸着処理過程において前記金属酸化物誘電体材料を成長させるために用いられる核形成層として用いることも可能である。前記金属酸化物、金属炭化物、金属硼化物及び金属窒化物の金属の例としてはアルミニウム、ハフニウム及びランタン系金属があり、前記ランタン系金属は本願開示及び特許請求の範囲においてランタン及びランタン系列元素として解釈されてよい。

本発明には、前記金属炭化物、金属硼化物及び／または金属窒化物を含む層を前記金属酸化物誘電体層とともに形成する方法が含まれる。本発明にはさらに、前記金属炭化物、金属硼化物及び／または金属窒化物を含む層を前記金属酸化物誘電体層と組み合わせて用いる構造体が含まれ、かかる構造体の例としてコンデンサ構造体を挙げることができる。

本発明に従った例示的加工処理方法について図１〜５を参照しながら説明する。この例示的加工処理では例示的コンデンサ構造体が作製される。

図１には本発明に従った例示的加工処理の予備的加工段階にある半導体ウェハー片１０が図示されている。このウェハー片には半導体基板１２が含まれている。この基板１２は例えばバックグラウンドｐ型ドーパントを用いて軽度にドープされた単結晶シリコンから構成することができる。特許請求の範囲の解釈を補うため、用語「半導性基板」及び「半導体基板」は、下記に限定されないが、半導性ウェハー（単体あるいは他材料を上部に含む組合せ品のいずれか）等の半導性材料本体及び半導性材料層（単体あるいは他材料を含む組合せ品のいずれか）を含めた半導性材料を含むいずれかの構造体と定義される。用語「基板」とは、下記に限定されないが、上記半導性基板を含むいずれかの支持構造体を言う。

トランジスタ装置１４は基板１２に支持されて図示されている。トランジスタ装置１４には基板中へ延びる一対のソース／ドレイン部分１６及び１８が含まれている。前記ソース／ドレイン部分のそれぞれには基板１２中へ相対的に深く延びる重度ドープ部分２０と基板１２中へ前記重度ドープ部分よりも少ない深さに延びる軽度ドープ部分２２が含まれている。前記ソース／ドレイン部分１６及び１８間にはチャネル部分２４があり、前記チャネル部分上にトランジスタゲート２６がある。トランジスタゲート２６には、絶縁材料２８（例えば二酸化珪素を用いることができ、ゲート酸化物と呼ぶ）、前記絶縁材料上の導電性材料３０（この導電性材料は１または２以上の層から構成でき、特定の態様においては導電性にドープされたシリコン及び／または各種金属から構成される）、及び前記導電性材料上の電気絶縁性キャップ３２（この絶縁性キャップ３２は例えば窒化珪素及び／または二酸化珪素から構成できる）が含まれている。

ゲート２６の側壁に沿ってかつ軽度ドープ部分２２上方へ一対の側壁スペーサ３４及び３６が延びている。スペーサ３４及び３６は、いずれか適する電気絶縁性材料、例えば二酸化珪素及び／または窒化珪素等で構成することができる。トランジスタ構造体１４は例示的な従来型構造のものであり、従来方法を用いて作製可能である。このトランジスタ構造体１４に代えて他のトランジスタ構造体を用いることも可能である。

ソース／ドレイン部分１６上方には導電性ペデスタル３８が設けられている。ペデスタル３８は、例えば導電性にドープされたシリコン及び／または各種金属を含めたいずれか適する導電性材料から構成可能である。ペデスタル３８には電気接続点を画定する上面４０が設けられている。かかるペデスタル３８の設置は任意的なものと理解される。ペデスタル３８を設けない場合には、前記電気接続点がソース／ドレイン部分１６に対応する拡散部分の上面になると考えることができる。

トランジスタ１４の上方には電気絶縁性材料４２が設けられ、この絶縁材料４２を貫通するように開口部４４が設けられ電気接続点４０が露出するようになっている。絶縁材料４２は例えば硼燐珪酸ガラス（ＢＰＳＧ）を含めたいずれか適する材料で構成可能である。

次に図２に示されているように、絶縁材料４２の上面上及び開口部４４上には導電性材料４６が提供される。この導電性材料４６は最終的には本発明の例示的観点に従って作製されるコンデンサ構造体中のコンデンサ電極として利用することができる。この導電性材料４６は例えば導電性にドープされたシリコン及び／または各種の金属を含めたいずれか適する導電性材料から構成可能である。この導電性材料４６が金属から成る場合、該金属は元素の形態あるいは導電性化合物の形態で用いることが可能である。この導電性材料から成る層４６を、下記説明においてこの層４６に後続して形成される導電性材料とこの層４６を区別するため第一導電性材料と呼ぶ。

前記層４６は滑らかな外面をもつように図示されているが、本発明の特定の態様において前記層４６の外面が粗く（でこぼこ状に）形成されていてもよいことを理解されたい。例えば、前記層４６が導電性にドープされたシリコンから成る場合、前記層４６の外面が半球状のシリコン粒子から成っていてもよく、この場合前記外面はでこぼこ状となろう。

導電性材料４６上にはバリア層４８が形成される。このバリア層４８には金属炭化物（ＭＣｘ）、金属硼化物（ＭＢｑ）及び金属窒化物（ＭＮｙ）の１または２以上が含まれている。前記バリア層４８に用いる金属としては、遷移金属（例えばハフニウム、チタン、タンタル、ランタン系金属等）あるいは非遷移金属（例えばアルミニウム等）を用いることができる。バリア層４８は導電性であるように示されているが、該バリア層４８は代替例において電気絶縁性とすることも可能である。前記層４８の導電性は該層に用いられる特定の金属組成物に依存して異なるが、前記層４８への使用に適するある種の金属炭化物及び／または金属窒化物は導電性であるよりもむしろ電気絶縁性であることを理解されたい。前記層４８が導電性である場合、本発明のいくつかの態様においては前記層４６を省略することが可能である。前記層４６が省略される場合、前記材料４８を電気接続点４０へ物理的に接触させることが可能である。

前記層４８は、好ましくは該層４８の片側上へ設けられる誘電体材料（以下において説明）に付随する物質と、該層４８の他方側上へ設けられる別の構造（例えば前記層４６等）からの物質との反応を妨げるバリアとなることから、前記層４８は「バリア」と呼ばれる。しかしながら、本発明には、前記層４８がバリア層の代わりに、あるいはそれに加えて別の物理的特徴に関して用いられる観点も含まれることを理解されたい。例えば、前記層４８上へ形成される誘電体材料には典型例として前記層４８に含まれる金属窒化物、金属硼化物及び/または金属炭化物と共通した金属をもつ金属酸化物が含まれる。金属酸化物誘電体材料とその下にある金属窒化物、金属硼化物及び／または金属炭化物材料とが共通した金属をもつことによる好ましい積重ね特性を得るために前記層４８を用いることが可能である。前記層４８は下記説明においてはバリア層よりもむしろ中間層と言えるものであり、また以下において説明する本発明の別の観点においては、前記層４８は拡散バリア層と言えるものである。

前記層４８は金属炭化物、金属硼化物及び／または金属窒化物のうちのいずれ適した組成とすることができる。特定の態様において、前記層４８をほぼあるいは全く金属炭化物から成るように構成でき、また別の態様において前記層４８をほぼあるいは全く金属硼化物から成るように構成でき、またさらに別の態様において前記層４８を金属窒化物を含み、あるいはそれから成るように構成することができる。また特定の態様では、前記層４８をハフニウム炭化物及び／またはハフニウム窒化物を含み、あるいはほぼそれから成るように、あるいは全くそれから成るように構成することができる。また別の態様において、前記層４８をアルミニウム炭化物及び／またはアルミニウム窒化物を含み、あるいはほぼそれから成り、あるいは全くそれらから成るように構成することも可能である。さらに別の態様において、前記層４８をランタン系金属炭化物の１または２以上及び／またはランタン系金属窒化物の１または２以上を含み、あるいはそれらから成るように構成することも可能である。しかしながら、前記層４８に用いられる金属を例えばハフニウム、ランタンあるいはアルミニウムを含めて適する金属のいずれかとすることができることを強調したい。但し、前記金属は例示されたハフニウム、アルミニウム及びランタン系金属のうちの金属に限定されない。

前記層４８の厚さはいずれか適する厚さに構成することができ、該厚さの典型例としては約５Å〜約２００Åの範囲内である。前記層４８はいずれか適する方法を用いて形成可能であり、その典型例として、化学蒸着（ＣＶＤ）及び／または原子層蒸着（ＡＬＤ）を用いて形成される。

前記層４８は一層のみ図示されているが、金属炭化物、金属硼化物及び／または金属窒化物を含む複数層を形成することも可能であることを理解されたい。複数層が形成される場合、該複数層内部の金属はその積重ねの範囲内で多様に変化していてもよい。以下に述べる加工処理において、金属窒化物、金属硼化物及び／または金属炭化物を含む１または２以上の層上へ酸化物材料が形成される。金属窒化物、金属硼化物及び／または金属炭化物を含む多層積重ねの最上層には、好ましくは該最上層に接触する前記金属酸化物の金属と共通した金属が含まれる。

次に図３では、前記層４６及び４８は開口部４４内部には保持されているが、絶縁材料４２の上面上からは取り除かれている。前記絶縁材料４２の上面上からの前記層４６及び４８の除去は、例えば化学的及び機械的研磨を行うことによって適切に実施することができる。

図４では、絶縁材料４２上面上及び開口部４４内のバリア層４８表面上へ誘電材材料５０が蒸着されている。この誘電材材料５０は図に示すように前記層４８上面へ直接接するように形成可能である。前記層５０は金属酸化物（ＭＯｚ）から成り、前記層４８の金属窒化物（ＭＮｙ）、金属硼化物（ＭＢｑ）及び／または金属炭化物（ＭＣｘ）と共通する少なくとも金属１種を含んでいる。前記層５０は、例えば前記層４８の金属と共通した金属を含む単一金属酸化物から成るか、あるいはその部分集合だけに前記層４８の１または２以上の金属と共通した金属が含まれる複数の金属酸化物から成るか、あるいはそのすべてに前記層４８の金属と共通する金属が含まれる複数の金属酸化物から成る。特定の例示的態様においては、前記層４８はハフニウム窒化物及びハフニウム炭化物の一方または双方を含み、あるいはほぼそれらから成り、あるいは全くそれから成るように構成可能であり、また前記層５０はハフニウム酸化物を含み、あるいはほぼそれから成り、あるいは全くそれからに成るように構成可能である。別の例示的態様においては、前記層４８は１または２以上のランタン系金属窒化物及び／または１または２以上のランタン系金属炭化物を含み、あるいはほぼそれらから成り、あるいは全くそれらから成るように構成可能であり、また前記層５０は１または２以上のランタン系金属酸化物を含み、あるいはほぼそれらから成り、あるいは全くそれらから成るように構成可能である。また別の例示的態様において、前記層４８はアルミニウム窒化物及び／またはアルミニウム炭化物を含み、あるいはほぼそれらから成り、あるいは全くそれらから成るように構成可能であり、また前記層５０はアルミニウム酸化物を含み、あるいはほぼそれから成り、あるいは全くそれから成るように構成可能である。また別の例示的態様において、前記層４８は金属組成物と窒素、硼素または炭素を主に含むように構成可能であり、なおここで用語「主に含む」とは、前記層の５０原子％以上が言及された組成物であることを指す。上記態様においては、誘電体材料５０は金属組成物及び酸素が主に含まれるように構成可能である。誘電体材料５０は典型例として、約２０Å〜約６０Åの範囲内の厚さに形成される。

前記層５０は１層のみ示されているが、金属酸化物を含む複数の層を形成できることを理解されたい。前記層が複数形成された場合、該複数層中の金属は該複数層の積重ね範囲内で多様に変化してもよい。金属酸化物の複数層の積重ねの下層（すなわち、前記層４８の金属炭化物、金属硼化物及び／または金属窒化物と接触している金属酸化物積重ねの層）には、好ましくは該下層に接触している金属炭化物、金属硼化物及び／または金属窒化物と共通した金属が含まれる。

本発明のいくつかの態様において、前記金属酸化物層５０を前記層４８の金属窒化物、金属硼化物及び／または金属炭化物と共に共通の蒸着処理において形成することが可能である。かかる態様においては、図３に示した加工処理は省略される（特に前記層４６及び４８の誘電体材料５０形成前のパターン化は行われない）。例示的な一方法においては、前記層４８は反応室内においてＣＶＤ及びＡＬＤの一方あるいは両方を用いて形成され、次いで誘電体材料５０が前記層４８の蒸着に用いられた同一反応室内において現場でＣＶＤ及びＡＬＤの一方あるいは両方を用いて蒸着される。なお前記用語「現場で」は、前記層４８の蒸着及び前記層５０の蒸着中、反応室内の減圧状態が中断されないことを示すために用いられている。

前記層４８及び５０は共通の金属を含むため、前記層４８及び５０の蒸着は中断のない連続処理によって実施可能である。特に、前記層４８の蒸着は金属含有前駆体を炭素、硼素及び窒素の１または２以上の前駆体と混合して反応室内へ流し込むことによって実施可能である。前記層４８が所望の厚さに形成された後、窒素、硼素及び／または炭素前駆体の流れが酸素前駆体の流れに置き換えられて前記層５０の形成が開始される。前記層４８の形成に用いられる処理方法がＡＬＤ法であるならば、前記層４８は金属含有前駆体を炭素、硼素及び／または窒素前駆体の順で交互に反応室内へ流し込んで所望の金属窒化物、金属硼化物及び／または金属炭化物材料層を積み重ねることによって形成可能である。前記層４８が所望の厚さまで積み重ねられたら、窒素、硼素及び／または炭素前駆体の流れは酸素前駆体の流れに置き換えられる。次いで金属前駆体を酸素前駆体とともに交互に連続して流し込むことにより誘電体材料５０の積重ね層を形成することができる。

次に図５を参照しながら化学蒸着及び／または原子層蒸着に使用可能な反応室について例示的に説明する。図５は反応室１０２を含む装置１００の断面図である。反応室内にはウェハー支持体１０４が設けられ、ウェハー基板１０６を支持するように図示されている。装置１００には反応室１０２中へ広がる流入口１０８と反応室から外へ広がる流出口１１０が設けられている。流入口１０８及び流出口１１０はバルブ１１２及び１１４によってそれぞれ制御可能に遮断される。

実際の動作では、前駆体が流入口１０８を通して（図５では矢印１１６で示されるように）反応室内へ流し込まれ、該前駆体を用いて基板１０６の露出面上へ所望の層（図示せず）が形成される。反応副生物及び／または未反応前駆体は（図５では矢印１１８で示されるように）反応室１０２から流出口１１０を通して適当回数除去される。ＣＶＤ法の場合、２以上の前駆体が反応室１０２内へ導入されて互いに反応し、基板１０６上へ所望の層が形成される。ＡＬＤ法においては、前駆体が連続的に反応室１０２内へ導入され、該反応室内で互いに分離される。従ってＡＬＤ法では反応室１０２内における前駆体同士の反応は起こらず（または検出可能な反応は起こらず）、むしろ各前駆体は基板１０６表面上へのそれぞれの単層形成に用いられる。

図４に示すように、誘電体材料５０上には第二バリア層５２が形成される。この第二バリア層は、前記第一バリア層４８と同様に、金属窒化物、金属硼化物及び／または金属炭化物から構成可能であり、また誘電体材料５０と共通した金属を含ませることが可能である。特定の態様では、第二バリア層を第一バリア層の金属と同一金属で構成することができる。第二バリア層５２は、第一バリア層４８と同様に、そのバリア特性に加えて、あるいはそれに代わる他の特性に関して利用可能であることを取り上げれば、バリア層と言うよりも中間層と言うべき場合がある。

前記層５２は導電性層として図示されているが、それに代えて前記層５２を該層５２中に用いられる特定の組成に基づいて電気絶縁性に構成することも可能である。

前記層５２は前記層５０の形成に用いられる方法と共通であるＣＶＤ法及び／またはＡＬＤ法において形成することが可能である。言い換えれば、前記層５２は前記層５０の蒸着に用いられる反応室と同一の反応室において形成可能であり、また特定の態様においては、前記層５２は前記層５０を形成する処理に連続して前記層５０に関して現場で形成される。本発明のいくつかの態様において、前記層４８、５０及び５２のすべてを連続した蒸着処理（例えばＣＶＤ及び／またはＡＬＤを用いた蒸着処理等）において形成することが可能である。特に、前記層４８の蒸着の開始から前記層５２の蒸着の終了までの期間中反応室の減圧状態を中断させることなく、前記層４８、５０及び５２を共通の反応室内で形成することが可能である。

前記層５２上へ第二導電性電極５４が形成される。前記電極５４は導電性にドープされたシリコン、及び／または各種金属及び／または金属組成物を含み、あるいはほぼそれらから成り、あるいは全てそれらから成るように構成可能である。前記層５２が導電性である態様では、前記層５４は省略可能であり、そして前記層５２を第二電極として利用することが可能である。しかしながら、例え前記層５２が導電性であっても、前記層５２を相対的に薄く形成し（例えば厚さとして約５Å〜約２００Åの範囲内）、及び前記層５２を別の導電性材料５４と組み合わせてコンデンサ電極として用いることが有利である。

前記層４６、４８、５０、５２及び５４の全体によってコンデンサ構造体６０が画定される。導電性材料４６及び４８はコンデンサの第一電極と考えることができ、他方導電性材料５２及び５４はコンデンサの第二電極と考えることができる。前記第二電極は前記第一電極と容量的に結合され、また誘電体材料５０によって前記第一電極から間隔が空けられている。前記層４８及び５２に誘電体材料が含まれる構造体の場合、前記層４８、５０及び５２はそれら全体で、前記層４６によって規定される第一コンデンサ電極を前記層５４によって規定される第二コンデンサ電極から分離する誘電体材料となることができる。

コンデンサ構造体６０をＤＲＡＭセル中へ組み込むことが可能である。とりわけ、前記ソース／ドレイン部分１８をビット線７０へ接続可能である。従って、コンデンサ構造体６０をトランジスタ１４を介してビット線７０とゲートテッドに接続可能である。

かかるアプローチによって多くの利点を与えることができる。例えば、本発明により、前記蒸着を底部セル板を酸化しない（すなわち電極４６を酸化しない）還元作用を用いて開始できるため、（より緻密で品質のよい酸化物被膜の付与が可能な）高温酸化物蒸着実施能を付与することができる。底部酸素バリア（窒化物、硼化物及び／または炭化物）の蒸着後（すなわち層４８の蒸着後）に、前記作用を酸化作用に代え、さらに誘電蒸着を行うことにより前記材料５０を形成することが可能である。本発明の方法論によってささらに、窒化物、硼化物及び／または炭化物層間に金属酸化物に対する良好な格子適合を得ることが可能となる。また、前記層４８は、前記層５０が前記層４６に直接接するように設けられた場合に起こる下側層４６の酸化を防止することができる。さらに、アルミニウム酸化物が前記誘電体材料として用いられ、及びアルミニウム炭化物及び／または窒化物が前記層４８及び５２に用いられる適用においては、前記層４８及び５２は電気絶縁性であることが分かる。前記層４８及び５２の誘電率は、他の絶縁性窒化物、例えば窒化珪素等を用いて得られる品質よりもより良好な品質（より良い誘電率）をもつ誘電体材料を得ることを可能とするアルミニウム酸化物層５０の誘電率に匹敵する。

前記窒化物、硼化物及び／または炭化物層４８及び４２の厚さは、所望される用途あるいは前記層の用途の組合せによって変動することが理解されよう。例えば、前記層４８及び５２がコンデンサ構造体の単独電極として用いられる場合、前記層は好ましくは相対的に厚く（すなわち約５０Å以上の厚さに）形成される。これと対照的に、前記層がコンデンサ電極中に他の導電性材料と組み合わせて用いられる場合は、例えば約１０Å未満の厚さ、もしくは約５Å未満の厚さまで極めて薄く形成される可能性もある。

本発明の方法論に従って作製された構造体を含む装置（上記したＤＲＡＭセル等）は、例えばコンピュータシステム及び他の電子システムを含めて多様な組立品へ利用可能である。

図６は、例示であって限定する意図ではない、本発明の一観点に従ったコンピュータシステム４００の実施態様を説明するための図である。このコンピュータシステム４００にはモニター４０１あるいは他の通信出力装置、キーボード４０２あるいは他の通信入力装置、及びマザーボード４０４が含まれている。マザーボード４０４にはマイクロプロセッサ４０６あるいは他のデータ処理装置、及び少なくとも１個のメモリ装置４０８を備えることができる。メモリ装置４０８は、例えば図４を参照して説明したＤＲＡＭセル等を含めて前述した本発明に従った種々態様のもので構成可能である。メモリ装置４０８はメモリセルのアレイから構成でき、該アレイをその中の個々のメモリセルへアクセスするためのアドレス回路構成と結合させることが可能である。さらに、前記メモリセルアレイを前記メモリセルからデータを読み取るための読み取り回路へ連結することも可能である。前記アドレス及び読み取り回路を用いてメモリ装置４０８とプロセッサ４０６との間で情報伝達を行うことが可能である。かかる構成を図７に示したマザーボード４０４のブロック図において示す。この図では前記アドレス回路は符号４１０で示され、また前記読み取り回路は符号４１２で示されている。

本発明の特定の態様において、メモリ装置４０８はメモリモジュールと対応可能である。例えば、シングルインラインメモリモジュール（ＳＩＭＭ）及びデュアルインラインメモリモジュール（ＤＩＭＭ）を本発明に教示された実施において用いることが可能である。メモリ装置を、該メモリ装置のメモリセルから読み取り及びメモリセルへ書き込む異なる方法を提供する種々タイプの設計へ組み込むことも可能である。かかる方法の一つとしてページモード操作がある。ＤＲＡＭ中におけるページモード操作はメモリセルアレイの行へアクセスし及び同アレイの異なる列へランダムにアクセスする方法によって規定される。前記行及び列の交差部分に記憶されたデータは、列へのアクセスが行われている間に読み取り及び出力させることが可能である。

前記メモリ装置に代替する装置として、アドレス指定された列が閉じられた後にメモリアレイアドレスに記憶されたデータを出力として有効とする拡張データ出力（ＥＤＯ）メモリがある。このメモリは、メモリ出力データがメモリバス上で有効である時間を減ずることなくアクセス信号をより短くさせることによって通信速度をある程度速めることが可能である。また代替可能な他の装置として、ＳＤＲＡＭ、ＤＤＲ ＳＤＲＡＭ、ＳＬＤＲＡＭ、ＶＲＡＭ及びダイレクトＲＤＲＡＭ、さらにＳＲＡＭ及びフラッシュメモリ等を挙げることができる。

図８は本発明に従った例示的電子装置７００の種々実施態様のハイレベル構成を表した略ブロック図である。この装置７００は、例えばコンピュータシステム、プロセス制御システム、あるいはプロセッサ及び付随メモリを用いるいずれか他のシステムであってもよい。前記電子装置７００には、プロセッサあるいは算術論理演算器（ＡＬＵ）７０２、制御装置７０４、メモリ装置７０６、及び入力／出力（Ｉ／Ｏ）装置７０８が含まれている。電子装置７００は通常、プロセッサ７０２によってデータに対して実行される操作と、プロセッサ７０２、メモリ装置７０６及びＩ／Ｏ装置７０８相互間における他の相互作用を特定する生得な一連の命令を有している。前記制御装置７０４は、メモリ装置７０６から取り出され及び実行される命令を生じさせる一連の操作を連続的に循環させることによってプロセッサ７０２、メモリ装置７０６及びＩ／Ｏ装置７０８のすべての操作を統合している。種々異なる実施態様において、前記メモリ装置７０６には、下記に限定されないが、ランダムアクセスメモリ（ＲＡＭ）、読出し専用メモリ（ＲＯＭ）、及びフロッピィーディスクドライブ及びコンパクトディスクＣＤ−ＲＯＭドライブ等の周辺機器が含まれる。当業者は、本願開示を読んで理解した上で、図示された電気構成部品のいずれもが本発明の種々観点に従ったＤＲＡＭセルを含むように作製可能であることを理解するであろう。

図９は例示的電子装置８００の種々実施態様におけるハイレベル構成を示す略ブロック図である。この電子装置８００には、メモリセルアレイ８０４を備えるメモリ装置８０２、アドレスデコーダ８０６、行アクセス回路８０８、列アクセス回路８１０、操作制御のための読み取り／書込み制御回路８１２、及び入力／出力回路８１４が含まれている。前記メモリ装置８０２にはさらに電力回路８１６、及びメモリセルが低閾値導電状態にあるか、それとも高閾値非導電状態にあるかを検知する電流センサ等のセンサ８２０が含まれている。図示された電力回路８１６には電力供給回路８８０、基準電圧を与える回路構成８８２、第一ワード線へパルスを与える回路構成８８４、第二ワード線へパルスを与える回路構成８８６、及びビット線へパルスを与える回路構成８８８が含まれている。電子装置８００にはさらにプロセッサ８２２、あるいはメモリアクセスのためのメモリ制御器が含まれている。

前記メモリ装置８０２はプロセッサ８２２から配線あるいは金属被覆線を通して制御信号８２４を受け取る。Ｉ／Ｏ線を介してアクセスされたデータはメモリ装置８０２を用いて記憶される。回路構成及び制御信号をさらに与えることができること、及び本発明に焦点をあわせるためにメモリ装置８０２が簡略化されていることは当業者の理解するところである。プロセッサ８２２あるいはメモリ装置８０２の少なくとも一方へ本願開示において既に説明したタイプのＤＲＡＭセルを含ませることが可能である。

本願開示において図示された種々システムは、本発明に係る回路構成及び構成への多様な適用について全般的理解を与えることを意図したものであり、本発明の観点に従ったメモリセルを用いる電子装置のすべての素子及び特徴の完全な記載を与えることを意図したものではない。プロセッサとメモリ装置との間の通信時間を減ずるために、種々電子システムを単一ユニットの処理装置中で作製可能であること、さらには単一半導体チップ上作製可能であることは当業者の理解するところである。

メモリセルに関する適用としては、メモリモジュール、デバイスドライバ、電力モジュール、通信モデム、プロセッサモジュール、及びアプリケーション特有モジュールを挙げることができ、また多層マルチチップモジュールへも適用される。前記回路構成はさらに、時計、テレビ、携帯電話、パーソナルコンピュータ、自動車、産業制御システム、航空機、その他の種々電子システムの下位構成部品としても適用可能である。

本発明に従った例示的方法の予備的加工段階における半導体ウェハー片の略断面図である。 図１に示した段階に後続する加工段階における図１のウェハー片を示した図である。 図２に示した段階に後続する加工段階における図１のウェハー片を示した図である。 図３に示した段階に後続する加工段階における図１のウェハー片を示した図である。 本発明の種々例示的観点に従った蒸着の実施に利用可能な装置の略断面図である。 本発明の例示的用途について説明するためのコンピュータの概略図である。 図６に示したコンピュータのマザーボードの著しい特徴を示すブロック図である。 本発明の例示的観点に従った電子装置のハイレベルブロック図である。 本発明の一観点に従った例示的電子装置の略ブロック図である。

Claims (4)

1. 半導体基板を設けることと、
   前記半導体基板上に第一導電性材料を形成することと、
   前記第一導電性材料上に、アルミニウム炭化物から成る中間層を形成することと、
   前記中間層に対して、アルミニウム及び酸素からなる組成物を５０原子％以上含む誘電体層を直接蒸着することと、
   前記誘電体層上に、前記第一導電性材料と容量的に結合されている第二導電性材料を形成することと、
   を含む、コンデンサ構造体の作製方法。
2. 半導体基板を設けることと、
   前記半導体基板上に第一導電性材料を形成することと、
   前記第一導電性材料上に、アルミニウム炭化物から成る第一中間層を形成することと、
   前記第一中間層に対して、アルミニウム及び酸素からなる組成物を５０原子％以上含む誘電体層を直接蒸着することと、
   前記誘電体層上に、アルミニウム炭化物から成る第二中間層を形成することと、
   前記第二中間層上に、前記第一導電性材料と容量的に結合されている第二導電性材料を形成することと、
   を含む、コンデンサ構造体の作製方法。
3. 半導体基板を設けることと、
   前記半導体基板上に第一導電性材料を形成することと、
   前記第一導電性材料上に、ランタン系金属炭化物から成る第一中間層を形成することと、
   前記第一中間層に対して、ランタン系金属及び酸素からなる組成物を５０原子％以上含む誘電体層を直接蒸着することと、
   前記誘電体層上に、ランタン系金属炭化物から成る第二中間層を形成することと、
   前記第二中間層上に、前記第一導電性材料と容量的に結合されている第二導電性材料を形成することと、
   を含む、コンデンサ構造体の作製方法。
4. 第一導電性材料と、
   前記第一導電性材料上の、アルミニウム炭化物から成る第一中間層と、
   前記第一中間層上に直接接している、アルミニウム酸化物から成る誘電体材料と、
   前記誘電体材料上の、アルミニウム炭化物から成る第二中間層と、
   前記第一導電性材料と容量的に結合されている、前記第二中間層上の第二導電性材料と、を備えるコンデンサ構造体。