JP4159213B2 - フリップチップ実装方法 - Google Patents
フリップチップ実装方法 Download PDFInfo
- Publication number
- JP4159213B2 JP4159213B2 JP32670599A JP32670599A JP4159213B2 JP 4159213 B2 JP4159213 B2 JP 4159213B2 JP 32670599 A JP32670599 A JP 32670599A JP 32670599 A JP32670599 A JP 32670599A JP 4159213 B2 JP4159213 B2 JP 4159213B2
- Authority
- JP
- Japan
- Prior art keywords
- flip chip
- gold
- substrate
- bump
- mounting method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
- H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はフリップチップ実装方法に係り、Ａｕ−Ａｕ接続による実装に関するものである。
【０００２】
【従来の技術】
近年の電子機器は、高性能化あるいは小型軽量化を図ることで新たな需要を喚起する傾向が強くなっていて、それに伴ない電子部品の形状、部品を搭載する基板およびその実装方法はお互いに要求を満たすべく大きく変化している。フリップチップ実装もその流れに沿ったものであり、また、チップの電極間ピッチもますます狭くなっている。こうした状況下で、はんだを使用せず狭ピッチ実装が可能なＡｕ−Ａｕ接続による実装が定着してきた。
【０００３】
フリップチップを基板上にＡｕ−Ａｕ接続により実装する場合の一般的な方法を図３（ａ）に示す。フリップチップ１の電極２に金バンプ３を形成し、該バンプ高さを揃えるためのレベリングを行ない、基板４のパッド列内周に絶縁ペースト７をディスペンサなどで多点塗布し、基板の金めっきパッド５上に前記フリップチップ１の金バンプ３を一定時間押圧加熱し、前記絶縁ペースト７の冷却にともなう収縮硬化で金バンプ３と金めっきパッド５が互いに押圧されることで電気的接続を図るものである。
【０００４】
【発明が解決しようとする課題】
しかしながら、前記実装方法は、基板の仕上がりとフリップチップの金バンプの仕上がりが理想的な場合は問題ないが、実際には基板の反りや金バンプ高さのバラツキがあるため、図３（ｂ）のように接続不良１１が発生する可能性があり、接続信頼性が損なわれるという問題があった。
本発明は、上記課題を解決するためになされたもので、基板に反りがあっても、フリップチップの金バンプ高さが不揃いでも、安定した接続を保証するフリップチップ実装方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１のフリップチップ実装方法は、フリップチップ電極に金バンプを形成し、基板上に絶縁ペーストをディスペンスし、前記フリップチップを基板パッド上に加熱加圧するフリップチップ実装方法であって、次の工程からなり、互いのバンプを変形して接触面を増加することを特徴とする。
ａ）前記基板パッド上にワイヤバンピング法により金バンプを形成する工程
ｂ）前記工程で形成された金バンプの中央部に凹部を形成する工程
ｃ）前記フリップチップ電極にワイヤバンピング法により金バンプを形成する工程
ｄ）前記基板パッドの内周に前記絶縁ペーストをディスペンスする工程
ｅ）前記フリップチップを前記基板パッドに位置合わせし、加圧加熱する工程
【０００６】
請求項１のフリップチップ実装方法によれば、フリップチップ電極上に形成した金バンプがその高さの均一性を欠いても、基板パッド上の中央部に凹みのある金バンプに、先端の尖ったフリップチップ電極上の金バンプを押し付けるので、互いのバンプは変形して接触面を増加させるから、全端子の確実な電気的接続を図ることができる。
【０００７】
【発明の実施の形態】
図１は本発明の一実施形態を示す側面模式図で、図１（ａ）は接続前の形状を、図１（ｂ）は接続後の形状を示す。１はフリップチップ、２はフリップチップ１の電極、３は該電極２に形成した金バンプ、４は基板、５は基板４上に前記フリップチップ１の電極２に対応する位置に形成したパッドで金めっきを施したもの、６は該パッド５にバンピングし中央部をツールにより凹ませた金バンプ、７は絶縁ペーストを示す。
【０００８】
フリップチップ電極２の直径および基板パッド５の直径を１００μｍとした場合の実装方法の実施例を図２により説明する。図２（ａ）で、０．３μｍ厚の金めっきを施した基板４のパッド５上に、φ２５μｍの金ワイヤを用いてワイヤバンピング法により金バンプ６を形成し、レベリングツール８で金バンプ６先端を平坦化し、図２（ｂ）で示すように、前記平坦化した金バンプ６を更に先端径３６μｍの針状ツール９を用いて約８０ｇで加圧し、凹状の窪みを形成する。
次いで、図２（ｃ）に示すように、フリップチップの電極２にφ２５μｍの金ワイヤを用いてワイヤバンピング法により金バンプ３を形成し、図２（ｄ）のように、基板４のパッド列１０の内周に絶縁ペースト７をディスペンス方式により５点塗布し、図２（ｅ）のフリップチップのバンプ３と基板のパッド５を位置合わせし、図では省略するが、フリップチップボンダーにてバンプ１個あたり７０ｇの加圧状態で２５０℃１５秒間加熱する。
【０００９】
基板パッド上の中央部に凹みのある金バンプ６に、先端の尖ったフリップチップ電極上の金バンプ３を押し付けるので、互いのバンプは変形して接触面を増加させる。更に、絶縁ペースト７が収縮しながら硬化することで、前記バンプ同志は押し合った状態で固定され、電気的に良好な接触を得る。
上記の実例数値は一例であり、電極寸法やバンプ形成用金ワイヤ径などの条件の違いにより最適値を選定する。
【００１０】
【発明の効果】
本発明によれば、フリップチップ電極側と基板パッド側の両方に金バンプが形成され、更に、該金バンプ形状はフリップチップ電極側が凸状、基板パッド側が凹状であるため、基板の反りや金バンプ高さのバラツキがあっても両金バンプ双方を押圧した際の接触面積が広く電気的物理的接続が確実で、信頼性の高いフリップチップ実装を可能にする。
【図面の簡単な説明】
【図１】図１は本発明の一実施形態を示す側面模式図である。
（ａ）は接続前の形状
（ｂ）は接続後の形状
【図２】図２は本発明による実装方法の実施例である。
（ａ）は基板のパッド上に金バンプを形成し、レベリングで先端を平坦化
（ｂ）は基板のパッド上の金バンプに凹状の窪みを形成
（ｃ）はフリップチップの電極上に金バンプを形成
（ｄ）はパッド列の内周に絶縁ペースト塗布
（ｅ）フリップチップのバンプを基板のパッドに位置合わせし、加圧加熱
【図３】図３は従来方法のＡｕ−Ａｕ接続によるフリップチップ実装を示す側面模式図である。
（ａ）は正常な接続状態
（ｂ）は接続不良の状態
【符号の説明】
１ フリップチップ
２ フリップチップの電極
３ フリップチップの電極に形成した金バンプ
４ 基板
５ 基板のパッド（金めっき）
６ 基板のパッドにバンピングし、中央部をツールにより凹ませた金バンプ
７ 絶縁ペースト
８ レベリングツール
９ 針状ツール
１０ パッド列
１１ 接続不良
【発明の属する技術分野】
本発明はフリップチップ実装方法に係り、Ａｕ−Ａｕ接続による実装に関するものである。
【０００２】
【従来の技術】
近年の電子機器は、高性能化あるいは小型軽量化を図ることで新たな需要を喚起する傾向が強くなっていて、それに伴ない電子部品の形状、部品を搭載する基板およびその実装方法はお互いに要求を満たすべく大きく変化している。フリップチップ実装もその流れに沿ったものであり、また、チップの電極間ピッチもますます狭くなっている。こうした状況下で、はんだを使用せず狭ピッチ実装が可能なＡｕ−Ａｕ接続による実装が定着してきた。
【０００３】
フリップチップを基板上にＡｕ−Ａｕ接続により実装する場合の一般的な方法を図３（ａ）に示す。フリップチップ１の電極２に金バンプ３を形成し、該バンプ高さを揃えるためのレベリングを行ない、基板４のパッド列内周に絶縁ペースト７をディスペンサなどで多点塗布し、基板の金めっきパッド５上に前記フリップチップ１の金バンプ３を一定時間押圧加熱し、前記絶縁ペースト７の冷却にともなう収縮硬化で金バンプ３と金めっきパッド５が互いに押圧されることで電気的接続を図るものである。
【０００４】
【発明が解決しようとする課題】
しかしながら、前記実装方法は、基板の仕上がりとフリップチップの金バンプの仕上がりが理想的な場合は問題ないが、実際には基板の反りや金バンプ高さのバラツキがあるため、図３（ｂ）のように接続不良１１が発生する可能性があり、接続信頼性が損なわれるという問題があった。
本発明は、上記課題を解決するためになされたもので、基板に反りがあっても、フリップチップの金バンプ高さが不揃いでも、安定した接続を保証するフリップチップ実装方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１のフリップチップ実装方法は、フリップチップ電極に金バンプを形成し、基板上に絶縁ペーストをディスペンスし、前記フリップチップを基板パッド上に加熱加圧するフリップチップ実装方法であって、次の工程からなり、互いのバンプを変形して接触面を増加することを特徴とする。
ａ）前記基板パッド上にワイヤバンピング法により金バンプを形成する工程
ｂ）前記工程で形成された金バンプの中央部に凹部を形成する工程
ｃ）前記フリップチップ電極にワイヤバンピング法により金バンプを形成する工程
ｄ）前記基板パッドの内周に前記絶縁ペーストをディスペンスする工程
ｅ）前記フリップチップを前記基板パッドに位置合わせし、加圧加熱する工程
【０００６】
請求項１のフリップチップ実装方法によれば、フリップチップ電極上に形成した金バンプがその高さの均一性を欠いても、基板パッド上の中央部に凹みのある金バンプに、先端の尖ったフリップチップ電極上の金バンプを押し付けるので、互いのバンプは変形して接触面を増加させるから、全端子の確実な電気的接続を図ることができる。
【０００７】
【発明の実施の形態】
図１は本発明の一実施形態を示す側面模式図で、図１（ａ）は接続前の形状を、図１（ｂ）は接続後の形状を示す。１はフリップチップ、２はフリップチップ１の電極、３は該電極２に形成した金バンプ、４は基板、５は基板４上に前記フリップチップ１の電極２に対応する位置に形成したパッドで金めっきを施したもの、６は該パッド５にバンピングし中央部をツールにより凹ませた金バンプ、７は絶縁ペーストを示す。
【０００８】
フリップチップ電極２の直径および基板パッド５の直径を１００μｍとした場合の実装方法の実施例を図２により説明する。図２（ａ）で、０．３μｍ厚の金めっきを施した基板４のパッド５上に、φ２５μｍの金ワイヤを用いてワイヤバンピング法により金バンプ６を形成し、レベリングツール８で金バンプ６先端を平坦化し、図２（ｂ）で示すように、前記平坦化した金バンプ６を更に先端径３６μｍの針状ツール９を用いて約８０ｇで加圧し、凹状の窪みを形成する。
次いで、図２（ｃ）に示すように、フリップチップの電極２にφ２５μｍの金ワイヤを用いてワイヤバンピング法により金バンプ３を形成し、図２（ｄ）のように、基板４のパッド列１０の内周に絶縁ペースト７をディスペンス方式により５点塗布し、図２（ｅ）のフリップチップのバンプ３と基板のパッド５を位置合わせし、図では省略するが、フリップチップボンダーにてバンプ１個あたり７０ｇの加圧状態で２５０℃１５秒間加熱する。
【０００９】
基板パッド上の中央部に凹みのある金バンプ６に、先端の尖ったフリップチップ電極上の金バンプ３を押し付けるので、互いのバンプは変形して接触面を増加させる。更に、絶縁ペースト７が収縮しながら硬化することで、前記バンプ同志は押し合った状態で固定され、電気的に良好な接触を得る。
上記の実例数値は一例であり、電極寸法やバンプ形成用金ワイヤ径などの条件の違いにより最適値を選定する。
【００１０】
【発明の効果】
本発明によれば、フリップチップ電極側と基板パッド側の両方に金バンプが形成され、更に、該金バンプ形状はフリップチップ電極側が凸状、基板パッド側が凹状であるため、基板の反りや金バンプ高さのバラツキがあっても両金バンプ双方を押圧した際の接触面積が広く電気的物理的接続が確実で、信頼性の高いフリップチップ実装を可能にする。
【図面の簡単な説明】
【図１】図１は本発明の一実施形態を示す側面模式図である。
（ａ）は接続前の形状
（ｂ）は接続後の形状
【図２】図２は本発明による実装方法の実施例である。
（ａ）は基板のパッド上に金バンプを形成し、レベリングで先端を平坦化
（ｂ）は基板のパッド上の金バンプに凹状の窪みを形成
（ｃ）はフリップチップの電極上に金バンプを形成
（ｄ）はパッド列の内周に絶縁ペースト塗布
（ｅ）フリップチップのバンプを基板のパッドに位置合わせし、加圧加熱
【図３】図３は従来方法のＡｕ−Ａｕ接続によるフリップチップ実装を示す側面模式図である。
（ａ）は正常な接続状態
（ｂ）は接続不良の状態
【符号の説明】
１ フリップチップ
２ フリップチップの電極
３ フリップチップの電極に形成した金バンプ
４ 基板
５ 基板のパッド（金めっき）
６ 基板のパッドにバンピングし、中央部をツールにより凹ませた金バンプ
７ 絶縁ペースト
８ レベリングツール
９ 針状ツール
１０ パッド列
１１ 接続不良
Claims (1)
- フリップチップ電極に金バンプを形成し、基板上に絶縁ペーストをディスペンスし、前記フリップチップを基板パッド上に加熱加圧するフリップチップ実装方法であって、次の工程からなり、互いのバンプを変形して接触面を増加することを特徴とするフリップチップ実装方法。
ａ）前記基板パッド上にワイヤバンピング法により金バンプを形成する工程
ｂ）前記工程で形成された金バンプの中央部に凹部を形成する工程
ｃ）前記フリップチップ電極にワイヤバンピング法により金バンプを形成する工程
ｄ）前記基板パッドの内周に前記絶縁ペーストをディスペンスする工程
ｅ）前記フリップチップを前記基板パッドに位置合わせし、加圧加熱する工程
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32670599A JP4159213B2 (ja) | 1999-11-17 | 1999-11-17 | フリップチップ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32670599A JP4159213B2 (ja) | 1999-11-17 | 1999-11-17 | フリップチップ実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001144143A JP2001144143A (ja) | 2001-05-25 |
| JP4159213B2 true JP4159213B2 (ja) | 2008-10-01 |
Family
ID=18190760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32670599A Expired - Fee Related JP4159213B2 (ja) | 1999-11-17 | 1999-11-17 | フリップチップ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4159213B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3549017B2 (ja) | 2000-07-21 | 2004-08-04 | 松下電器産業株式会社 | フリップチップ実装方法 |
| JP2006156544A (ja) * | 2004-11-26 | 2006-06-15 | Denso Corp | 基板の実装構造およびその実装方法 |
| KR20090094698A (ko) * | 2008-03-03 | 2009-09-08 | 삼성전기주식회사 | 패키지 기판 제조방법 및 반도체 패키지 제조방법 |
| JP2013098701A (ja) * | 2011-10-31 | 2013-05-20 | Daishinku Corp | 圧電振動デバイスおよび圧電振動デバイスの製造方法 |
-
1999
- 1999-11-17 JP JP32670599A patent/JP4159213B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001144143A (ja) | 2001-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100239286B1 (ko) | 반도체장치 및 그실장방법 | |
| US7703657B2 (en) | Device for mounting electric component | |
| JP5366674B2 (ja) | 実装構造体および実装方法 | |
| US6538335B2 (en) | Semiconductor apparatus and a semiconductor device mounting method | |
| JPH0521523A (ja) | 半導体装置実装用基板 | |
| JP4159213B2 (ja) | フリップチップ実装方法 | |
| JPH0997816A (ja) | 半導体装置の実装方法および実装構造 | |
| US20030036220A1 (en) | Printed circuit board having plating conductive layer with bumps and its manufacturing method | |
| US6881612B2 (en) | Method of bonding a semiconductor element to a substrate | |
| JP3022151B2 (ja) | ワイヤボンディング装置用のキャピラリー及びそのキャピラリーを用いた電気的接続バンプの形成方法 | |
| US6806562B2 (en) | Device with at least one semiconductor component and a printed circuit board and method of establishing an electromechanical connection between the two | |
| JP2002170853A (ja) | フリップチップ実装方法 | |
| JP4934831B2 (ja) | 半導体パッケージの製造方法 | |
| JP2003188212A (ja) | 半導体装置及びその製造方法 | |
| JP5152157B2 (ja) | 半導体装置の製造方法 | |
| JP2002118210A (ja) | 半導体装置用インタポーザ及びこれを用いた半導体装置 | |
| US7176580B1 (en) | Structures and methods for wire bonding over active, brittle and low K dielectric areas of an IC chip | |
| JPH07153796A (ja) | 半導体実装装置およびその製造方法 | |
| JPH11204572A (ja) | 半導体装置の実装構造体及びその製造方法 | |
| JP2009032948A (ja) | Ｉｃチップ及びｉｃチップの実装方法 | |
| JPH09167771A (ja) | バンプ構造 | |
| JPH09246273A (ja) | バンプ構造 | |
| JP2008177404A (ja) | 半導体装置、半導体モジュールおよびその製造方法 | |
| JPH08186117A (ja) | ワイヤボンディング装置用キャピラリーとバンプの形成方法 | |
| JPH0888249A (ja) | フェイスダウンボンディング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060515 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080715 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4159213 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |