JP4161682B2 - 論理回路の設計方法およびcadプログラム - Google Patents
論理回路の設計方法およびcadプログラム Download PDFInfo
- Publication number
- JP4161682B2 JP4161682B2 JP2002316981A JP2002316981A JP4161682B2 JP 4161682 B2 JP4161682 B2 JP 4161682B2 JP 2002316981 A JP2002316981 A JP 2002316981A JP 2002316981 A JP2002316981 A JP 2002316981A JP 4161682 B2 JP4161682 B2 JP 4161682B2
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- design
- site
- encryption key
- gate level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Storage Device Security (AREA)
Description
【発明の属する技術分野】
本発明は、論理回路の設計方法に関し、特に、高性能な論理回路を短期間に設計するための設計方法に関する。
【0002】
【従来の技術】
論理回路の設計においては、HDL(Hardware Description Language)と呼ばれる論理記述言語により論理機能をレジスタトランスファレベルや動作レベルで記述し、記述されたレジスタトランスファレベルや動作レベルの論理を論理合成CADツールを用いてゲートレベルの論理に変換する方法が現在最も一般的である。レジスタトランスファレベルとは、必要なレジスタや演算器,および, それらをつなぐデータパスや制御パスを明示的に記述するものであり、現在、論理回路の設計で最も多く使用されている論理回路の記述レベルである。動作レベルとは、レジスタトランスファレベルよりも抽象度の高い記述レベルであり、ソフトウェア言語と同様に制御構造を記述し、回路要素であるレジスタや演算器は明示的に記述しない。別名でアルゴリズムレベルやビヘイビアレベルとも呼ばれる。
【0003】
セルと呼ばれる回路素子は、一般的にはAND論理やOR論理といったプリミティブな論理機能を有し、予め設計されており、論理合成CADツールは、各セルの論理機能、レイアウトサイズ、ディレイ、消費電力等の特性をそのライブラリに保存している。レジスタトランスファレベルや動作レベルで記述された論理機能を、AND、OR、NOT等の論理関数に変換し、論理関数に対してこのライブラリのセルを割り当てることによって、レジスタトランスファレベルや動作レベルで記述された論理機能から、セルの接続関係で記述された論理回路、すなわち、ゲートレベル論理回路が得られる。ゲートレベル論理回路は、以降の設計過程であるレイアウト工程に渡される。
【0004】
以上の論理合成過程においては、ライブラリのセルの割り当てにあたって合成制約条件が与えられる。第1に論理回路の設計仕様である、回路面積、動作速度、消費電力等の目標値である。それらの条件を満足するように論理回路の構造を決定する必要がある。第2に論理回路の外部条件である。例えば、論理合成の対象である論理回路の入力ポートを駆動するセルの負荷容量、論理回路の出力ポートにつながる配線やセルの負荷容量、上記入力ポートに信号が到達する時刻、上記出力ポートから外部のフリップフロップに到着するのに要する時間等がこの外部条件に含まれる。第3に、レイアウトされた論理回路の配線負荷である。例えば、仮想配線負荷モデルに基づき仮定された配線負荷がファンアウト1個あたりの負荷容量として与えられる。
【0005】
【発明が解決しようとする課題】
このように、論理合成過程は、HDLで記述された論理回路、合成制約条件、セルライブラリを与えられ、論理構造の最適化処理およびセルの割り当て処理を行い、論理回路のゲートレベル論理回路を出力する。ここで、レジスタトランスファレベルや動作レベルでの論理回路の設計においては、通常、目的とする論理機能の実現を主眼としており、論理回路が実際の半導体素子として実現された場合の物理的な特性である回路面積、動作速度、消費電力等に関する留意は十分になされないことが多い。そのため、HDL記述の修正、論理合成及び論理合成の結果得られるゲートレベル論理回路の回路面積、動作速度、消費電力等の評価を何度か繰り返すことで、目標仕様に近づけていく。
【0006】
この際に、同じHDL記述からスタートしても、使用する論理合成CADツールの違いでゲートレベル論理回路とその特性は当然異なってくる。
【0007】
ところで、パーソナルコンピュータに代表されるようにデジタル情報機器の進展は目覚しく、その心臓とも言える半導体チップに要求される性能は、年々急激に大きくなっている。動作周波数は1GHzを上回るようになるとともに、携帯電話などのバッテリ駆動型の携帯情報機器では、電池寿命を延ばすために半導体チップに対して、低消費電力化の要求も著しい。論理回路の設計においては、これらの厳しい要求仕様に応えるように設計をしなくてはならない。そのため、設計資産の流通や論理記述レベルの抽象度を上げることにより設計期間を短縮できたとしても、所望の性能を得るための論理合成過程の設計期間が増大してしまい、半導体チップ全体としての設計期間を十分に短縮できないという問題が生じる。典型的な例として、半導体チップの目標動作周波数を達成するためには、論理回路内の全ての信号経路遅延を目標サイクル以内に納める必要があり、仮にたった一つのディレイ違反の信号経路が存在するだけでも目標周波数は実現できない。そのために論理回路のディレイ設計は、論理合成過程の中でも最も設計期間を要するようになっている。
【0008】
このような設計作業を軽減するために、高度な機能や性能を持つ論理合成CADツールが数多く販売されている。論理合成CADの行う処理は組み合わせ最適化問題といわれ、膨大な解候補の中からより設計目標に近い良い答えを探す問題であるため、実用時間内に全ての答えを評価して最良のものを選択することはできない。それぞれの論理合成CADツールではアルゴリズムを工夫することで、よい答えを探す能力を向上するように開発されている。そのため、設計データAではCADツールAの方が良い回路を生成するが、設計データBではCADツールBの方が性能の高い回路が生成できるということが多々生じる。そのために一つの設計サイトで多くの種類の論理合成CADツールを購入するのは、費用が大きくなり現実的ではない。
【0009】
近年、様々なソフトウェア分野で、アプリケーション・サービス・プロバイダーと呼ばれる事業形態が取られ始めている。従来のようにソフトウェアを各企業で必要数購入して独自に運用管理するのでなく、ソフトウェアを提供するプロバイダーのサーバにインターネットを利用してアクセスし、ネットワークを通じて必要な時だけソフトウェアを利用し、その対価として使用料金を支払うという形態である。
【0010】
しかし、論理回路設計にこの形態を適用すると、機密性を必要とする設計データそのものが入出力のためにネットワークを通じて転送されることになるため、設計データの機密保持の点で問題があった。また、入出力データの規模が大きいために通信のためのコストおよび時間が大きくなり、迅速な設計や繰り返して実行する設計には適合しないという問題があった。さらに、使用料金を支払ってソフトウェアを利用して得られた回路特性が十分満足できないものであった場合に、その使用料金が全く無駄になってしまうという問題があった。特に、上述のように、HDL記述の修正、論理合成及び論理合成の結果得られるゲートレベル論理回路の回路面積、動作速度、消費電力等の評価を何度か繰り返して目標仕様に近づけていく場合、その試行錯誤の過程でのソフトウェア使用料金の発生が多くなるため、目標仕様に到達するまでの使用料金が膨大になるという問題があった。
【0011】
そこで、本発明は上記の問題点に鑑み、高度なセキュリティ対策を実施しなくても機密性を確保できる論理回路の設計方法およびCADプログラムの提供を目的とする。また、迅速な設計や繰り返して実行する設計にも適合した論理回路の設計方法およびCADプログラムの提供を目的とする。さらに、目標仕様である回路面積、動作速度、消費電力等を達成するための論理設計期間の増大を抑え、所望する性能の論理回路を短期間に設計可能な論理回路の設計方法およびCADプログラムを安価に提供することを目的とする。
【0012】
【課題を解決するための手段】
本願によって開示される発明のうち代表的なものの概要を簡単に説明すれば、以下の通りである。
【0013】
すなわち、本発明に係る論理合成CADプログラムは、レジスタトランスファレベルまたは動作レベルの論理回路を入力としてゲートレベル論理回路を生成する第1のサブプログラムと、生成された上記ゲートレベル論理回路の回路特性レポートを出力する第2のサブプログラムと、生成された上記ゲートレベル論理回路を暗号化して出力する第3のサブプログラムと、生成された上記ゲートレベル論理回路に対応する第1の暗号鍵を出力する第4のサブプログラムと、上記第1の暗号鍵に基づき生成された第2の暗号鍵を入力として上記暗号化されたゲートレベル論理回路を復号化して上記ゲートレベル論理回路を出力する第5のサブプログラムとを具備して成ることを特徴とする。
【0014】
また、本発明に係る論理回路の設計方法は、設計サイトと論理合成CADプログラム提供サイトとの間の情報送受を通して、レジスタトランスファレベルまたは動作レベルの論理回路を記述し、論理合成CADプログラムを用いてゲートレベル論理回路を生成する論理回路の設計方法であって、上記論理合成CADプログラムは、上記レジスタトランスファレベルまたは動作レベルの論理回路を入力として上記ゲートレベル論理回路を生成する機能と、生成された上記ゲートレベル論理回路の回路特性をレポートとして出力する機能と、生成された上記ゲートレベル論理回路を暗号化して出力する機能と、生成された上記ゲートレベル論理回路に対応する第1の暗号鍵を出力する機能と、上記暗号化されたゲートレベル論理回路と上記第1の暗号鍵から生成された第2の暗号鍵とを入力として上記暗号化されたゲートレベル論理回路を復号化して上記ゲートレベル論理回路を出力する機能とを備え、上記設計サイトは、論理合成CADプログラム提供サイトから上記論理合成CADプログラムを無償で入手し、設計サイトでレジスタトランスファレベルまたは動作レベルの論理回路を入力として上記論理合成CADプログラムを使用して得られる論理回路の回路特性レポートを参照し、回路特性が所望のものであった場合に、上記論理合成CADプログラム提供サイトに上記第1の暗号鍵を送付し、上記論理合成CADプログラム提供サイトは、上記設計サイトから送付された第1の暗号鍵に基づき上記設計サイトに対する上記論理合成CADプログラムの使用料金を発生させ、上記第1の暗号鍵を加工することにより得られる上記第2の暗号鍵を上記設計サイトに送付し、上記設計サイトは、上記暗号化されたゲートレベル論理回路と上記第2の暗号鍵とを入力として、上記論理合成CADプログラムを用いて上記暗号化されたゲートレベル論理回路を復号化することを特徴とする。
【0015】
設計サイトでは最終的な出力であるゲートレベル論理回路は利用できないように暗号化して出力するが、その回路特性は自由に入手できるために何度でもCADプログラムを実行して結果を得る試行錯誤に用いることができる。その際には使用料金が発生しないため、設計サイトの設計コストを抑制できる。設計サイトが回路特性のレポートに納得し、ゲートレベル論理回路を入手したい場合は、CADプログラム提供サイトに第1の暗号鍵を送付する。第1の暗号鍵は、そのままでは、ゲートレベル論理回路を復号化できないように加工されている。CADプログラム提供サイトでは、第1の暗号鍵を加工し、ゲートレベル論理回路を復号化できる第2の暗号鍵を生成する。CADプログラム提供サイトから設計サイトに第2の暗号鍵を送付する。設計サイトでは、第2の暗号鍵によりゲートレベル論理回路を復号化して設計に用いることが可能となる。論理合成CADプログラム自身は無償で配布しているが、第2の暗号鍵を送付する際に使用料金が発生する。これにより、CADプログラム提供サイトはプログラム使用の対価を得ることができる。
【0016】
また、第1および第2の暗号鍵は設計データや設計サイト固有の情報を含むために、特性の設計データや特定の設計サイトでの復号化のみに使用可能であるために、不正使用のリスクを回避できる。また、設計サイトとCADプログラム提供サイトの間をネットワークで接続し、ネットワークを介して上記手続きを行う構成も可能である。ネットワークでの暗号鍵の授受により、迅速に設計を行うことができる。また、実際の設計データそのものを転送するわけでないので、高度なセキュリティ対策を必要としない。さらに、CADプログラム提供サイトに予め使用料金をプリチャージすることにより、暗号鍵入手の度に料金の授受を行わないことも可能である。その場合、設計サイトは残金の確認を行い、必要に応じて追加チャージできる。
【0017】
【発明の実施の形態】
以下、本発明の実施例について、図面を参照しながら説明する。
【0018】
図1は、本発明の設計方法の実施例を示している。本図では、設計サイト11とCADプログラムの提供サイト12の間はネットワークで接続されており、ネットワークを介して設計が行われる例を示している。図で、設計サイトの下にある箱は設計サイトで行われる処理、CADプログラム提供サイトの下にある箱はCADプログラム提供サイトで行われる処理、ネットワークの下にある箱はネットワークを介して通信される情報を示している。まず、設計サイトは、CADプログラム提供サイトからCADプログラムを無償でダウンロードして入手する(101)。当然、設計サイトが既にCADプログラムを入手している場合はこの通信は不要である。ダウンロード以外にも、光学媒体や磁気媒体によって入手しても良い。設計サイトでレジスタトランスファレベルの論理回路の設計を行う(102)。次に論理合成CADプログラムを用いて論理合成を行い、所望の回路特性(回路面積、動作速度、消費電力等)が得られるかを確認する(103)。図では102,103の処理を各1回のみ示しているが、一度で所望の回路特性が得られない場合は何度か実行することもある。しかし、CADプログラムを用い、論理合成を行った結果の回路特性を確認するだけなら何度使用しても使用料金は必要がない。CADプログラムは、論理合成結果のゲートレベル論理回路は暗号化して出力するために、そのまま設計に使用することはできない。設計サイトで回路特性の結果を確認して満足した場合には、CADプログラムが出力した第1の暗号鍵と設計サイトのユーザ情報を送付する(104)。ユーザ情報とは、設計サイトが誰なのかをCADプログラム提供サイトに対して示すものである。予めユーザのIDやパスワードを登録する方法を用いても良い。CADプログラム提供サイトでは、ユーザの確認を行い、料金の計算を行う(105)。料金は、全てのユーザに対して一律に設定されていても良いが、設計サイトとの事前の契約により設計サイト毎に個別に設定されていても良い。あるいは、これまでの使用履歴から割引などの設定を行うことも可能である。または、第1のキーに設計データの規模情報を埋め込むことにより、規模に応じた料金を設定することもできる。料金を計算した後、設計サイトに対して料金の表示と最終的な同意の確認を取る(106)。それを見て設計サイトが納得できる場合は同意を送信する(107)。これを受けて、CADプログラム提供サイトで第1の暗号鍵から第2の暗号鍵を生成し、ユーザの使用履歴のデータベースを更新する(108)。さらに、生成した第2の暗号鍵を設計サイトに送信する(109)。設計サイトでは受信した第2の暗号鍵とCADプログラムを用いて、暗号化されているゲートレベル論理回路を解凍して入手する(110)。このゲートレベルを用いて設計サイトではレイアウトなどの下流の設計工程を行うことになる。本図では料金の授受は省略されているが、第2の暗号鍵の送信と同時に電子決済を行うことも可能であるし、使用履歴を保管し一定の期間の使用料金をまとめて請求および支払いを行っても良い。
【0019】
図2に本発明の論理合成CADプログラムの構成を示す。本実施例論理合成CADプログラム201は、論理合成サブプログラム201と、ゲートレベル論理回路の回路特性を計算しレポートととして出力する回路特性計算およびレポートサブプログラム202と、生成したゲートレベル論理回路を暗号化して出力するゲートレベル論理回路暗号化サブプログラム203と、暗号化されたゲートレベル論理回路を復号化するために必要な第1の暗号鍵を出力する第1の暗号鍵生成サブプログラム204と、暗号化されたゲートレベル論理回路を復号化に必要な第2の暗号鍵を入力として暗号化されたゲートレベル論理回路を復号化して出力するゲートレベル論理回路復号化サブプログラム205から構成される。本実施例ではレジスタトランスファレベルの論理回路21を入力として、暗号化ゲートレベル論理回路22と第1の暗号鍵23と回路特性レポート26を出力している。その他、論理合成に必要なライブラリや設計制約条件は本図では省略されている。また、暗号化ゲートレベル論理回路と第2の暗号鍵24を入力として、ゲート論理回路復号化サブプログラムにより、復号化されたゲートレベル論理回路25を出力する。特性計算およびレポートサブプログラムは、回路面積、回路の動作周波数、消費電力といった回路特性を計算し、出力する機能を持つものであり、例えば、動作周波数は公知の技術であるスタティックタイミングツールを用いることで実現可能であり、消費電力についてもスタティックな電力解析ツールや、ベンチマークデータによるシミュレーションにより解析可能である。
【0020】
図3を用いて、本発明に実施例におけるゲートレベル論理回路の暗号化および第1の暗号鍵作成の処理について説明する。第1の暗号鍵生成サブプログラム204は、論理合成の結果であるゲートレベル論理回路31を入力し、設計サイト情報作成処理301により設計サイトの情報304を作成する。本実施例では、CADプログラムを実行したユーザ名、実行マシン名、プロセスIDが設計サイト情報として作成されている。論理回路情報作成処理302により論理回路の特徴情報305を作成する。本実施例では論理回路の特徴情報としてブロック名とゲート規模およびレジスタ数が含まれている。鍵作成処理では、設計サイト情報と論理回路情報を埋め込んだ第1の暗号鍵23を作成する。ゲートレベル論理回路暗号化サブプログラム203は、第1の暗号鍵生成サブプログラムで作成された設計サイト情報と論理回路情報をゲートレベル論理回路に埋め込む、設計サイト情報埋め込み処理306、論理回路情報埋め込み処理307により情報を付加されたゲートレベル論理回路を暗号化処理308により暗号化して、暗号化ゲートレベル論理回路22を作成する。第1の暗号化鍵や暗号化ゲートレベル論理回路に設計サイトの情報と論理回路の特徴情報を埋め込む理由は、復号化の際に用いられる暗号鍵が特定の設計サイトと特定の論理回路のみに使用可能であるようにするためである。どのような情報が論理回路に埋め込むかを暗号化の都度に変更することも可能である。当然のことながら、設計サイトにおいて無制限にゲートレベル論理回路を入手できくするため、第1の暗号鍵を用いて暗号化ゲートレベル論理回路を復号化できない。復号化するために必要な第2の暗号鍵は、設計サイトでは作成できない。第1の暗号鍵をさらに加工して復号化に必要な第2の暗号鍵を作成できるのは、論理合成CADプログラム提供サイトのみとする。
【0021】
図4を用いて、ゲートレベル論理回路の復号化の処理の説明を行う。設計サイト11からCADプログラム提供サイト12に第1の暗号鍵23が送付されるとCADプログラム提供サイトでは、第2の暗号鍵作成プログラム401を用いて第2の暗号鍵24を作成し、設計サイトに第2の暗号鍵を送付する。本図では、ユーザ認証や使用履歴の保存などは省略されている。また、CADプログラム提供サイトでインターネットのホームページを公開しておき、一連の処理を全て自動的に行うことも公知の技術を用いて実現できる。第2の暗号鍵を入手した設計サイトは、第2の暗号鍵と暗号化ゲートレベル論理回路22を入力として、ゲートレベル論理回路復号化サブプログラム205を用いて復号化ゲートレベル論理回路25を得ることができる。ゲートレベル論理回路復号化サブプログラムでは、暗号鍵に埋め込まれている設計サイト情報や論理回路情報と暗号化ゲートレベル論理回路に埋め込まれている情報を比較する(402)。比較結果が一致した場合に復号化より403が起動される。
【0022】
図5に第1の暗号鍵と第2の暗号鍵について詳しく例をあげて説明する。本実施例では、ゲートレベル論理回路31は、暗号化処理52により暗号化されている。設計サイト情報と論理回路特徴の埋め込み情報51は第1の加工処理53により第1の暗号鍵23が生成される。さらに、これを第2の加工処理54で加工し、マージ処理55で暗号化されたゲートレベル論理回路の本体と第2の加工を施された埋め込み情報が合わせた暗号化されたゲートレベル論理回路22が作成される。ゲートレベル論理回路の暗号化には、例えば、公知の技術であるDES(Data Encryption Standard)等を用いてればよい。また、埋め込み情報を加工する理由は、設計サイト情報と論理回路特徴情報をユーザには解読できない状態にするためである。CADプログラム提供サイトでは、第2の暗号鍵作成プログラムでは、第1の暗号鍵に第2の加工を施し(54)、さらにゲートレベル論理回路を復号化するために秘密暗号鍵を付加する(56)。第2の暗号鍵24は設計サイトに送られ、まず、CADプログラムは、第2の暗号鍵と暗号化ゲートレベル論理回路22に埋め込まれている情報の一致を調べ、一致した場合に第2の暗号鍵に埋め込まれている秘密暗号鍵を用いて復号化する。
【0023】
図6にCADプログラム提供サイトにおける顧客管理データベースの実施例を示す。顧客管理データベース61には、ユーザである設計サイトに関して、会社名、部署名などの情報、チャージされている残金、さらに、使用可能な設計者の情報としてユーザIDとパスワード、これまでに料金をチャージした履歴として日付と金額、これまでの使用履歴として、日付、設計データの規模、その時の使用料金、どの設計者が使用したか等の情報、さらにはこれまでの使用履歴に応じた割引率などを蓄積している。このようなデータベースで管理することにより、設計サイトから第1の暗号鍵の送付が合った場合、ユーザの認証、現在の残金表示、今回の料金表示、今回の支払い後の残金表示等を行うことができる。本実施例では、プリチャージ形式で事前に料金を支払う例であるが、使用履歴をデータベースに記録しておき、料金の支払いは年度末や期末に一括して支払う形態も可能であるし、一回毎に自動電子決済も可能である。
【0024】
以上、本発明者によりなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0025】
たとえば、本発明のCADプログラムの入力を最も一般的なレジスタトランスファレベルや動作レベルの論理回路として説明したが、設計者が直接ゲートレベル論理回路を記述して、これを入力にしてCADプログラムで最適化するようにしてもよい。また、一度合成したゲートレベル論理回路を入力して、再度回路特性を最適化するようにしてもよい。
【0026】
さらに、本発明のCADプログラムの構成はゲートレベル論理回路を合成する論理合成CADプログラム以外にレイアウト用CADプログラムや動作レベルの論理回路を入力としてレジスタトランスファレベルの論理回路を生成する論理合成CADプログラムや機械系の設計CADプログラムにも応用が可能であることは言うまでもない。
【0027】
【発明の効果】
本発明によれば、レジスタトランスファレベルまたは動作レベルの論理回路を入力としてゲートレベル論理回路を合成する設計フェーズにおいて、所望する回路特性を短期間で安価に得ることが可能となる。
【図面の簡単な説明】
【図1】論理回路の設計方法の処理および情報の流れを示す図。
【図2】論理合成CADプログラムの構成を表す図。
【図3】ゲートレベル論理回路の暗号化および第1の暗号鍵作成の処理を示す図。
【図4】ゲートレベル論理回路の復号化の処理を示す図。
【図5】第1の暗号鍵と第2の暗号鍵との関係を示す図。
【図6】顧客管理データベースを示す図。
【符号の説明】
11・・・・・設計サイト
12・・・・・論理合成CAD提供サイト
101〜110・・・・・本発明の設計方法における処理と情報
200・・・・・論理合成CADプログラム
201〜205・・・・・論理合成CADサブプログラム
21・・・・・レジスタトランスファレベル論理回路
22・・・・・暗号化ゲートレベル論理回路
23・・・・・第1の暗号鍵
24・・・・・第2の暗号鍵
25・・・・・復号化ゲートレベル論理回路
31・・・・・ゲートレベル論理回路
301〜302・・・・・第1の暗号鍵作成サブプログラムの内部処理
304・・・・・設計サイトの情報
305・・・・・論理回路情報
306〜308・・・・・ゲートレベル論理回路暗号化サブプログラムの内部処理
402〜402・・・・・ゲートレベル論理回路復号化サブプログラムの内部処理
401・・・・・第2の暗号鍵作成プログラム
51・・・・・埋め込み情報
52・・・・・暗号化処理
53・・・・・埋め込み情報の第1の加工処理
54・・・・・埋め込み情報の第2の加工処理
55・・・・・秘密暗号鍵の付加処理
61・・・・・顧客管理データベース。
Claims (12)
- 設計サイトと論理合成CADプログラム提供サイトとの間の情報送受を通して、レジスタトランスファレベルまたは動作レベルの論理回路を記述し、論理合成CADプログラムを用いてゲートレベル論理回路を生成する論理回路の設計方法であって、
上記論理合成CADプログラムは、上記設計サイトに、上記レジスタトランスファレベルまたは動作レベルの論理回路を入力として上記ゲートレベル論理回路を生成する機能と、生成された上記ゲートレベル論理回路の回路特性をレポートとして出力する機能と、生成された上記ゲートレベル論理回路を暗号化して出力する機能と、生成された上記ゲートレベル論理回路に対応する第1の暗号鍵を出力する機能と、上記暗号化されたゲートレベル論理回路と上記第1の暗号鍵から生成された第2の暗号鍵とを入力として上記暗号化されたゲートレベル論理回路を復号化して上記ゲートレベル論理回路を出力する機能とを実現させるためのプログラムであり、
上記設計サイトは、上記論理合成CADプログラム提供サイトから上記論理合成CADプログラムを無償で入手する機能と、レジスタトランスファレベルまたは動作レベルの論理回路を入力として上記論理合成CADプログラムを使用して得られる論理回路の回路特性レポートを参照する機能と、上記論理合成CADプログラム提供サイトに上記第1の暗号鍵を送付する機能とを有し、
上記論理合成CADプログラム提供サイトは、上記設計サイトから送付された第1の暗号鍵に基づき上記設計サイトに対する上記論理合成CADプログラムの使用料金を発生させ、上記第1の暗号鍵を加工することにより得られる上記第2の暗号鍵を上記設計サイトに送付し、
上記設計サイトは、上記暗号化されたゲートレベル論理回路と上記第2の暗号鍵とを入力として、上記論理合成CADプログラムを用いて上記暗号化されたゲートレベル論理回路を復号化することを特徴とする論理回路の設計方法。 - 請求項1において、
上記回路特性レポートは、対応する上記ゲートレベル論理回路の回路面積、遅延時間および消費電力の少なくとも一つを含むことを特徴とする論理回路の設計方法。 - 請求項1において、
上記第1および第2の暗号鍵は、対応する上記ゲートレベル論理回路に固有の情報を含み、
上記第2の暗号鍵は、特定の上記暗号化されたゲートレベル論理回路の復号化に使用可能であることを特徴とする論理回路の設計方法。 - 請求項1において、
上記第1および第2の暗号鍵は、上記設計サイトに固有の情報を含み、
上記第2の暗号鍵は、特定の上記設計サイトでの上記暗号化されたゲートレベル論理回路の復号化に使用可能であることを特徴とする論理回路の設計方法。 - 請求項1において、
上記第1の暗号鍵は、上記ゲートレベル論理回路の規模に関する情報を含み、
上記論理合成CADプログラム提供サイトは、上記設計サイトから送付された上記第1の暗号鍵に基づき対応する上記ゲートレベル論理回路の規模を知ることが可能であり、上記規模に応じて上記論理合成CADプログラムの使用料金を発生させることを特徴とする論理回路の設計方法。 - 請求項3において、
上記ゲートレベル論理回路に固有の情報は、上記ゲートレベル論理回路の名称、上記ゲートレベル論理回路の入出力ポートの名称、上記ゲートレベル論理回路に含まれるレジスタの数、および上記ゲートレベル論理回路に含まれるレジスタの名称の少なくとも一つを含むことを特徴とする論理回路の設計方法。 - 請求項4において、
上記設計サイトに固有の情報は、上記設計サイトの計算機名、OSプログラム名、OSプログラムバージョン、ユーザアカウント、日付、およびプロセスIDの少なくとも一つを含むことを特徴とする論理回路の設計方法。 - 請求項1において、
上記論理合成CADプログラム提供サイトは、上記設計サイトから送付された上記第1の暗号鍵に基づき発生させた上記使用料金を上記設計サイトに提示し、上記設計サイトの料金支払い意志の有無に関する情報を受け取り、受け取った上記支払い意志の有無に関する情報に基づき上記第2の暗号鍵を上記設計サイトに
送付することを特徴とする論理回路の設計方法。 - 請求項1において、
上記論理合成CADプログラム提供サイトは、上記設計サイトが上記論理合成CADプログラムを使用した結果、あらかじめ支払われていた料金から残った使用可能残金または残り使用可能回数を管理し、上記第2の暗号鍵を上記設計サイトに送付する際に上記使用可能残金または残り使用可能回数から上記第2の暗号鍵の送付に対応する上記論理合成CADプログラムの使用に相当する使用料金または使用回数をそれぞれ減じることを特徴とする論理回路の設計方法。 - 請求項1において、
上記設計サイトと上記論理合成CADプログラム提供サイトとはネットワークで接続され、上記ネットワークを介して上記第1および第2の暗号鍵の送受信、および上記設計サイトから送付された上記第1の暗号鍵に基づき発生した上記使用料金の課金処理を行うことを特徴とする論理回路の設計方法。 - 設計サイトに、レジスタトランスファレベルまたは動作レベルの論理回路を入力としてゲートレベル論理回路を生成させるための第1のサブプログラムと、
上記設計サイトに、生成された上記ゲートレベル論理回路の回路特性レポートを出力させるための第2のサブプログラムと、
上記設計サイトに、生成された上記ゲートレベル論理回路を暗号化して出力させるための第3のサブプログラムと、
上記設計サイトに、生成された上記ゲートレベル論理回路に対応する第1の暗号鍵を出力させるための第4のサブプログラムと、
上記設計サイトに、上記第1の暗号鍵に基づき生成された第2の暗号鍵を入力として上記暗号化されたゲートレベル論理回路を復号化して上記ゲートレベル論理回路を出力させるための第5のサブプログラムとを具備して成ることを特徴とするCADプログラム。 - 入力データを加工して出力データを生成する設計用CADプログラムであって、
設計サイトに、上記出力データを生成させるための第1のサブプログラムと、
上記設計サイトに、生成された上記出力データの特性レポートを出力させるための第2のサブプログラムと、
上記設計サイトに、生成された上記出力データを暗号化して出力させるための第3のサブプログラムと、
上記設計サイトに、生成された上記出力データに対応する第1の暗号鍵を出力させるための第4のサブプログラムと、
上記設計サイトに、上記第1の暗号鍵に基づき生成された第2の暗号鍵を入力として上記暗号化された出力データを復号化して上記出力データを出力させるための第5のサブプログラムとを具備して成ることを特徴とするCADプログラム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002316981A JP4161682B2 (ja) | 2002-10-31 | 2002-10-31 | 論理回路の設計方法およびcadプログラム |
| TW092110208A TWI289776B (en) | 2002-10-31 | 2003-04-30 | Design method of logic circuit and computer aided design program |
| US10/609,540 US7111258B2 (en) | 2002-10-31 | 2003-07-01 | Method for designing logic circuit and CAD program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002316981A JP4161682B2 (ja) | 2002-10-31 | 2002-10-31 | 論理回路の設計方法およびcadプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004152039A JP2004152039A (ja) | 2004-05-27 |
| JP4161682B2 true JP4161682B2 (ja) | 2008-10-08 |
Family
ID=32171229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002316981A Expired - Fee Related JP4161682B2 (ja) | 2002-10-31 | 2002-10-31 | 論理回路の設計方法およびcadプログラム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7111258B2 (ja) |
| JP (1) | JP4161682B2 (ja) |
| TW (1) | TWI289776B (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004171367A (ja) * | 2002-11-21 | 2004-06-17 | Matsushita Electric Ind Co Ltd | 回路動作シミュレーション装置、回路動作シミュレーション方法、回路動作シミュレーションプログラム、および回路情報復号化プログラム |
| JP2005026762A (ja) * | 2003-06-30 | 2005-01-27 | Nec Corp | 無線通信網におけるセキュリティ維持方法、システム、装置及びセキュリティ用プログラム並びに記憶媒体 |
| US20060259978A1 (en) * | 2003-09-26 | 2006-11-16 | Pikus Fedor G | Secure exchange of information in electronic design automation with license-related key generation |
| US7353468B2 (en) * | 2003-09-26 | 2008-04-01 | Ferguson John G | Secure exchange of information in electronic design automation |
| US7222312B2 (en) * | 2003-09-26 | 2007-05-22 | Ferguson John G | Secure exchange of information in electronic design automation |
| US7107567B1 (en) * | 2004-04-06 | 2006-09-12 | Altera Corporation | Electronic design protection circuit |
| US7698227B1 (en) * | 2005-07-14 | 2010-04-13 | Sun Microsystems, Inc. | System and method for providing traceable acknowledgement of a digital data distribution license |
| US20090222927A1 (en) * | 2006-04-30 | 2009-09-03 | Pikus Fedor G | Concealment of Information in Electronic Design Automation |
| US20110178619A1 (en) * | 2007-12-21 | 2011-07-21 | Searete Llc, A Limited Liability Corporation Of The State Of Delaware | Security-activated robotic tasks |
| US8429754B2 (en) * | 2007-12-21 | 2013-04-23 | The Invention Science Fund I, Llc | Control technique for object production rights |
| US9626487B2 (en) * | 2007-12-21 | 2017-04-18 | Invention Science Fund I, Llc | Security-activated production device |
| US9071436B2 (en) * | 2007-12-21 | 2015-06-30 | The Invention Science Fund I, Llc | Security-activated robotic system |
| US8752166B2 (en) * | 2007-12-21 | 2014-06-10 | The Invention Science Fund I, Llc | Security-activated operational components |
| US20090164379A1 (en) * | 2007-12-21 | 2009-06-25 | Searete Llc, A Limited Liability Corporation Of The State Of Delaware | Conditional authorization for security-activated device |
| US9818071B2 (en) * | 2007-12-21 | 2017-11-14 | Invention Science Fund I, Llc | Authorization rights for operational components |
| US8286236B2 (en) * | 2007-12-21 | 2012-10-09 | The Invention Science Fund I, Llc | Manufacturing control system |
| US9128476B2 (en) * | 2007-12-21 | 2015-09-08 | The Invention Science Fund I, Llc | Secure robotic operational system |
| JP5293572B2 (ja) * | 2009-11-17 | 2013-09-18 | 富士通セミコンダクター株式会社 | 設計検証装置、設計検証方法及び設計検証プログラム |
| US8316335B2 (en) * | 2010-12-09 | 2012-11-20 | International Business Machines Corporation | Multistage, hybrid synthesis processing facilitating integrated circuit layout |
| US9817931B1 (en) | 2013-12-05 | 2017-11-14 | The Mathworks, Inc. | Systems and methods for generating optimized hardware descriptions for models |
| US10078717B1 (en) * | 2013-12-05 | 2018-09-18 | The Mathworks, Inc. | Systems and methods for estimating performance characteristics of hardware implementations of executable models |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6477683B1 (en) * | 1999-02-05 | 2002-11-05 | Tensilica, Inc. | Automated processor generation system for designing a configurable processor and method for the same |
| US20020138244A1 (en) * | 1999-09-30 | 2002-09-26 | Meyer Steven J. | Simulator independent object code HDL simulation using PLI |
| JP2002318825A (ja) * | 2001-04-20 | 2002-10-31 | Hitachi Ltd | 論理回路の設計方法 |
| JP2003316838A (ja) * | 2002-04-19 | 2003-11-07 | Nec Electronics Corp | システムlsiの設計方法及びこれを記憶した記録媒体 |
-
2002
- 2002-10-31 JP JP2002316981A patent/JP4161682B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-30 TW TW092110208A patent/TWI289776B/zh not_active IP Right Cessation
- 2003-07-01 US US10/609,540 patent/US7111258B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004152039A (ja) | 2004-05-27 |
| TW200406690A (en) | 2004-05-01 |
| TWI289776B (en) | 2007-11-11 |
| US20040088674A1 (en) | 2004-05-06 |
| US7111258B2 (en) | 2006-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4161682B2 (ja) | 論理回路の設計方法およびcadプログラム | |
| US6609244B2 (en) | Design method of a logic circuit | |
| CN1276321C (zh) | 用于安全交易管理和电子权利保护的系统和方法 | |
| Ravi et al. | System design methodologies for a wireless security processing platform | |
| US7694153B2 (en) | Changing product behavior in accordance with license | |
| US8417965B1 (en) | Method and circuit for secure definition and integration of cores | |
| EP1134670A1 (en) | Information transmission system, transmitter, and transmission method as well as information reception system, receiver and reception method | |
| Eslami et al. | An area-efficient universal cryptography processor for smart cards | |
| Ernst et al. | Rapid prototyping for hardware accelerated elliptic curve public-key cryptosystems | |
| US7165229B1 (en) | Generating optimized and secure IP cores | |
| CN101571900A (zh) | 一种软件版权保护方法、设备和系统 | |
| USRE42743E1 (en) | System for authorizing functionality in adaptable hardware devices | |
| Hashemi et al. | Garbled eda: Privacy preserving electronic design automation | |
| JPH08286904A (ja) | ソフトウエア暗号化・復号化方法、ソフトウエア暗号化システムおよびソフトウエア復号化システム | |
| KR100432878B1 (ko) | 아이피 라이브러리를 이용한 네트워크 기반의 회로 설계방법 및 시스템 | |
| JP2004348203A (ja) | コンテンツ提供システム、情報処理装置および方法、並びにプログラム | |
| Kumar et al. | A flexible pay-per-device licensing scheme for FPGA IP cores | |
| US20250156585A1 (en) | Protection of a circuit design within a design container | |
| US7640438B2 (en) | System and method for protected content rendering | |
| Pandey et al. | A unified architecture for AES/PRESENT ciphers and its usage in an SoC environment | |
| Wang et al. | SSSL: Secure search space locking of behavioral IPs | |
| US7574679B1 (en) | Generating cores using secure scripts | |
| Schaumont et al. | Domain specific tools and methods for application in security processor design | |
| Dalpasso et al. | Hardware/software IP protection | |
| US8646107B1 (en) | Implementing usage limited systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051024 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080609 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080714 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |