JP4165077B2 - 半導体撮像装置 - Google Patents
半導体撮像装置 Download PDFInfo
- Publication number
- JP4165077B2 JP4165077B2 JP2002018608A JP2002018608A JP4165077B2 JP 4165077 B2 JP4165077 B2 JP 4165077B2 JP 2002018608 A JP2002018608 A JP 2002018608A JP 2002018608 A JP2002018608 A JP 2002018608A JP 4165077 B2 JP4165077 B2 JP 4165077B2
- Authority
- JP
- Japan
- Prior art keywords
- imaging device
- optical waveguide
- film
- opening
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/806—Optical elements or arrangements associated with the image sensors
- H10F39/8067—Reflectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/811—Interconnections
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
- Optical Filters (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の属する技術分野】
本発明は、カラーフィルタ上のオンチップレンズから取り込んだ光を半導体撮像素子に導く光導波路構造を有する固体撮像素子や電界効果型の撮像素子に適用して好適な半導体撮像装置に関する。詳しくは、半導体撮像素子上の導電性の膜を除く絶縁性の膜を貫く部分であって、当該絶縁性の膜最上部から半導体撮像素子表面へ至る部分に多段開口幅状の開口部を有する光導波路部を備え、多層配線化及びその多画素化に伴いアスペクト比が高くなった場合に、この光導波路部を成す透明膜の埋め込み性が改善されることにより集光効率を向上できるようにしたものである。
【0002】
【従来の技術】
近年、学校、家庭や放送局などにおいてビデオカメラ及びデジタルスチルカメラが使用される場合が多くなってきた。この種のカメラで不可欠なのが半導体撮像装置である。半導体撮像装置の中で光導波路構造を有する固体撮像素子や電界効果型の撮像素子は、光電変換素子としてのCCD(Charge Coupled Device:電荷結合素子)撮像素子を二次元状に配置し、光導波路によって光を電荷結合素子へ導くようにしたものである。ここで、CCD撮像素子とは、フォトダイオードやMOSキャパシタなどからなる単位素子を規則正しく並べた構造の半導体デバイスをいう。半導体撮像装置は半導体基板表面に蓄積されたある電荷のひとかたまりをMOSキャパシタの電極の並びに沿って移動する機能を有している。
【0003】
図11は従来例に係る単一配線構造の半導体撮像装置10の1画素の構造例を示す断面図である。
図11に示す半導体撮像装置10はシリコン基板11を有しており、フィールド絶縁膜12及びゲート絶縁膜13によって素子分離されている。各々の画素を画定するためである。シリコン基板11にはフォトダイオード15が設けられている。
【0004】
フォトダイオード15のゲート絶縁膜13上には選択的にSiN膜16が設けられている。SiN膜16の左隣りであって、ゲート絶縁膜13上には転送ゲート17が設けられ、フォトダイオード15で検出された信号電荷を垂直レジスタ等へ転送するようになされる。
【0005】
このシリコン基板11には導電性プラグ8や配線9等が設けられている。導電性プラグ8の一方は例えば、ゲート絶縁膜13を貫いてシリコン基板11に接合される。導電性プラグ8の他方は配線9に接続される。フォトダイオード15を含むシリコン基板11上には層間絶縁膜1が設けられ、転送ゲート17、導電性プラグ8、配線9を絶縁するようになされる。
【0006】
このフォトダイオード15上の配線9を除く層間絶縁膜1を貫く部分であって、当該層間絶縁膜1の最上部からフォトダイオード表面へ至る部分には単一開口幅状の光導波路部2が設けられ、当該半導体撮像装置10で受けた光をフォトダイオード15へ導くようになされる。光導波路部2は透明性の膜から構成される。透明性の膜は高密度プラズマCVD法によって堆積され形成される。
【0007】
光導波路部2の開口幅は上部から下部にかけて一律にw0である。光導波路部2を含むシリコン基板11上にはパッシベーション膜23が光導波路部2上及び層間絶縁膜1上を覆うように設けられている。パッシベーション膜23上には更に平坦化用の膜24が設けられている。
【0008】
平坦化用の膜24上にはカラーフィルタ25が設けられている。カラーフィルタ25上にはオンチップレンズ26が設けられ、当該半導体撮像装置10で受けた光を光導波路部2の方へ集光(結像)するようになされる。上述の光導波路部2はオンチップレンズ26とフォトダイオード15とを光学的に接続し、集光効率を上げるようになされる。
【0009】
図12A及びBは問題点を説明するための半導体撮像装置10’の構造例及びその形成例を示す断面図である。図12Aに示す多層配線構造では導電性プラグ18Aが第1層目の配線19Aに接続され、この配線19Aが導電性プラグ18Bに接続される。導電性プラグ18Bには第2層目の配線19Bが接続されている。配線19A,19B等の多層構造化は電界効果型の撮像装置等においてフォトダイオード15の多画素化に寄与する。
【0010】
【発明が解決しようとする課題】
ところで、図11に示した単一配線構造の半導体撮像装置10の製造方法をそのまま図12Aに示したような多層配線構造を有する半導体撮像装置10’の製造に適用すると、次のような問題が生ずる。
【0011】
(1)光導波路部2を構成するための開口部(光導波路用の開口部)6は、多層配線構造上その開口深さが深くなるため、アスペクト比が高くなる。更にはフォトダイオード15の多画素化に向けて、画素面積が小さくなり、それに伴い光導波路部2の開口面積も縮小される。そのため、開口部6のアスペクト比が益々高くなる。
【0012】
(2)図12Bにおいて、アスペクト比が高い単一開口幅状の開口部6に、図11に示した半導体撮像装置10の製造方法をそのまま適用して、高密度プラズマCVD法により、コア材となる透明性の膜31を堆積した場合に鬆5が発生するおそれがある。鬆5は堆積初期の段階で透明性の膜31が開口部6の底部及びその側壁部に堆積するが、ある程度の透明性の膜31がこれらの部位に堆積すると、徐々に開口上部で透明性の膜31が庇状に堆積成長することによって、透明性の膜31が開口部内に未充填のまま開口上部を塞いでしまうことにより発生する。従って、光導波路用の開口部6に透明性の膜31をCVD法等により埋め込む際の埋め込み性が悪くなる。これにより、光導波路部2の集光性の悪化やばらつきが懸念され、電界効果型の撮像装置等の信頼性の低下につながる。
【0013】
そこで、この発明はこのような従来の課題を解決したものであって、多層配線化及び多画素化に伴い光導波路用の開口部のアスペクト比が高くなった場合に、この光導波路部を成す透明膜の埋め込み性が改善されることにより集光効率を向上できるようにした半導体撮像装置を提供することを目的とする。
【0014】
【課題を解決するための手段】
上述した課題は、半導体撮像素子を有する所定の基板と、この基板に接続された導電性の膜と、この導電性の膜を絶縁するために半導体撮像素子を含む基板上に設けられた絶縁性の膜と、半導体撮像素子上の導電性の膜を除く絶縁性の膜を貫く部分であって、当該絶縁性の膜最上部から半導体撮像素子表面へ至る部分にプラズマSIN膜から構成された光導波路部とを備え、光導波路部は、当該光導波路部の最上部の開口径をφ1とし、その中間部の開口径をφ2とし、その最下部の開口径をφ3としたとき、当該光導波路部の開口径φ1で規定される領域の底部が前記基板に対して水平に設けられ、開口径φ1に比べて開口径φ2、φ3を順次小さく(φ1>φ2>φ3)なされた多段開口幅状の開口部を有する半導体撮像装置によって解決される。
【0015】
本発明に係る半導体撮像装置によれば、半導体撮像素子上の導電性の膜を除く絶縁性の膜を貫く部分であって、当該絶縁性の膜最上部から半導体撮像素子表面へ至る部分にプラズマSIN膜から構成された光導波路部を備え、光導波路部は、当該光導波路部の最上部の開口径をφ1とし、その中間部の開口径をφ2とし、その最下部の開口径をφ3としたとき、当該光導波路部の開口径φ1で規定される領域の底部が前記基板に対して水平に設けられ、開口径φ1に比べて開口径φ2、φ3を順次小さく(φ1>φ2>φ3)なされた多段開口幅状の開口部を有しているので、半導体撮像素子上の光導波路部で最上部の開口幅に比べて最下部の開口幅を狭くなされた集光構造を採ることができる。
【0016】
従って、光導波路部の形成時に、特に、多段開口幅状の開口部への原料ガス+堆積物(ラジカル)の供給が促進され、P−SIN膜の埋め込み性を向上できるようになり、半導体撮像装置の多層配線化及びその多画素化に伴い、深さ対開口幅の比であるアスペクト比が高くなった場合でも、単一開口幅状の光導波路部に比べて集光効率を向上させることができる。これにより、多段開口幅状の光導波路部を備えた高信頼度の半導体撮像装置を提供できる。
【0019】
【発明の実施の形態】
続いて、この発明に係る半導体撮像装置の一実施の形態について、図面を参照しながら説明をする。
【0020】
図1に示す半導体撮像装置100はカラー用の固体撮像装置(CCD)や電界効果型の撮像装置(CMOSセンサ)の構造に適用して極めて好適である。半導体撮像装置100は所定の基板の一例となるシリコン基板11を有しており、フィールド絶縁膜(素子分離絶縁膜)12及び膜厚数nm程度のゲート絶縁膜13によって素子分離されている。各々の画素を画定するためである。シリコン基板11にはp型又はn型のSi基板が使用される。n型のSi基板を使用する場合は当該基板内にp型の半導体埋め込み層(p−WELL)14が形成される。
【0021】
このシリコン基板11には半導体撮像素子の一例となるフォトダイオード15が設けられている。フォトダイオード15はフィールド絶縁膜12によって素子分離された、p型のSi基板又はp−WELL14内に設けられたn型の不純物領域15Aと、この不純物領域15A内に設けられたp型の不純物領域15Bから成るpn接合構造によって形成される。n型のSi基板を使用する場合、フォトダイオード15はpnpn接合構造によって形成される。
【0022】
フォトダイオード15のゲート絶縁膜13上には選択的にSiN膜16が設けられている。このSiN膜16は光導波路用の開口部を形成する際のエッチングストッパ膜として使用され、それがゲート絶縁膜13上に選択的に残留したものである。SiN膜16の左隣りであって、ゲート絶縁膜13上には転送ゲート17が設けられ、n型の不純物領域15Aに蓄積された信号電荷を垂直レジスタ等へ転送するようになされる。
【0023】
このシリコン基板11には導電性の膜の一例となる導電性プラグ(ビアホール)18A、18Bや配線19A,19B等が設けられている。導電性プラグ18Aの一方は例えば、ゲート絶縁膜13を貫いて開口された図示しないコンタクトホールを介してシリコン基板11に接合される。導電性プラグ18Aの他方は、第1層目の配線19Aに接続される。
【0024】
第1層目の配線19Aは他の導電性プラグ18Bを介して第2層目の配線19Bに接続される(多層配線構造)。多層配線は例えば、電界効果型の撮像装置において、1画素毎に設けられるアンプやリセット用のトランジスタの信号線や電源線に使用される。アンプやリセット用のトランジスタは信号電荷のS/N比の改善に使用される。1画素に3乃至5個のトランジスタが使用される。
【0025】
導電性プラグ18A,18Bにはタングステンや、不純物イオンを含有した多結晶シリコンが使用され、第1及び第2層目の配線19A,19B等には銅や、タングステン、アルミニウムなどの金属材料や上述の多結晶シリコンが使用される。導電性プラグ18A,18Bや第1及び第2層目の配線19A,19B等の抵抗率を下げるためである。
【0026】
フォトダイオード15を含むシリコン基板11上には絶縁性の膜の一例となる層間絶縁膜(クラッド部)21が設けられ、転送ゲート17、導電性プラグ18、第1及び第2層目の配線19A,19Bを絶縁するようになされる。層間絶縁膜21にはSiO2膜やBPSG膜等が使用される。
【0027】
このフォトダイオード15上の第1及び第2層目の配線19A,19B等を除く層間絶縁膜21を貫く部分であって、当該層間絶縁膜21の最上部からフォトダイオード表面(ゲート絶縁膜13上)へ至る部分には多段開口幅状の光導波路部22が設けられ、当該半導体撮像装置100で受けた光をフォトダイオード15へ導くようになされる。光導波路部22は透明性の膜から構成される。
【0028】
透明性の膜には層間絶縁膜21に比べて屈折率が高い材料が使用される。この例で層間絶縁膜21の屈折率は1.4程度であり、光導波路部22の屈折率は2.0程度である。透明性の膜には例えばナイトライド系のP−SIN膜が使用される。P−SIN膜は高密度プラズマCVD法によって堆積され形成される。
【0029】
光導波路部22のコア材となる透明性の膜は、クラッド部となる層間絶縁膜1に比べて屈折率が高いことを利用して、透明性の膜と層間絶縁膜1の界面で定まる臨界角より大きい入射角を持つ入射光を全反射させること(スネルの法則)により、フォトダイオード15への集光効率を高めるようになされる。
【0030】
光導波路部22は当該光導波路部22の最上部の開口幅をw1とし、その最下部の開口幅をw2としたとき、開口幅w1に比べて開口幅w2を狭くなされている。多段開口幅状の構造を採るためである。このような構造を採ると、光導波路部22の開口上部の受光面積が大きく保たれ、開口下部のアスペクト比を従来構造に比べて低減される。つまり、高密度プラズマCVD法によってP−SIN膜を堆積形成する際に、多段開口幅状の開口部への原料ガス+堆積物(ラジカル)の供給が促進され、P−SIN膜の埋め込み性が向上するようになる。光導波路部22はP−SIN膜が堆積された後に、CMP(Chemical Mechanical Polishing)法やエッチバック法により、グローバル平坦化処理されて構成される。
【0031】
この例では光導波路部22を含むシリコン基板11上には保護用の膜の一例となるパッシベーション膜23が光導波路部22上及び層間絶縁膜21上を覆うように設けられている。パッシベーション膜23上には更に平坦化用の膜24が設けられている。平坦化用の膜24上にはカラーフィルタ25が設けられている。カラーフィルタ25には原色系で赤(R)色、緑(G)色及び青(B)色のフィルタが使用され、補色系では、マゼンタ(Mg)色、シアン(Cy)色、グリーン(G)色、イエロー(Yc)色のフィルタが使用される。カラー用の撮像信号を得るためである。
【0032】
カラーフィルタ25上には集光用の光学素子の一例となるオンチップレンズ26が設けられ、当該半導体撮像装置100で受けた光を光導波路部22の方へ集光(結像)するようになされる。この光導波路部22は当該光導波路部22の最上部の開口径に比べて最下部の開口径を狭くなされた段付き円錐状を成すように構成してもよい。オンチップレンズ26を球面状に形成される場合である。オンチップレンズ26は球面状に限られることはなく、蒲鉾状であってもよい。
【0033】
この例で光導波路部22の開口形状は従来構造の単一開口形状と異なり、段差を伴って形成される。この例ではオンチップレンズ26の曲率を調整することによって、光の焦点を光導波路部22の中心(光軸)、つまり、開口径の小さい下部の中心へ合わせ込むようになされる。段差部での入射光の拡散を抑制してフォトダイオード15へ集光するためである。
【0034】
このように、本発明に係る実施形態としての半導体撮像装置100によれば、フォトダイオード15上の第1及び第2層目の配線19A,19Bを除く層間絶縁膜21を貫く部分であって、当該層間絶縁膜21の最上部からフォトダイオード15表面へ至る部分に多段開口幅状の光導波路部22を備えているので、フォトダイオード15上の光導波路部22で最上部の開口幅w1に比べて最下部の開口幅w2を狭くなされた集光構造を採ることができる。
【0035】
従って、半導体撮像装置100の多層配線化及びその多画素化に伴い、アスペクト比が高くなった場合でも、単一開口幅状の光導波路部に比べて集光効率を向上させることができる。これにより、多段開口幅状の光導波路部22を備えた高信頼度の固体撮像装置や電界効果型の撮像装置等を提供できる。
【0036】
(2)半導体撮像装置の製造方法
図2A及びB〜図9は半導体撮像装置の形成例(その1〜8)を示す断面図である。この例では図1に示した多段開口幅状の光導波路部22を有する半導体撮像装置100を形成する場合を想定し、二段階エッチングにより光導波路部22を開口する場合を例に挙げる。半導体撮像装置100についてはカラー用の固体撮像装置や電界効果型の撮像装置が対象となる。
【0037】
これを前提にして、図2Aに示すフィールド絶縁膜12及びゲート絶縁膜13により画定されたn型のシリコン基板11にフォトダイオード15、エッチングストッパ用のSiN膜16及び転送ゲート17を形成する。まず、ゲート絶縁膜13上の所定の位置に転送ゲート17を形成する。このとき、ゲート絶縁膜13上の全面に所定の膜厚の多結晶シリコン膜を堆積し、これを選択的にパターニングすることにより転送ゲート17を形成する。
【0038】
フォトダイオード15は従来法と同様にして、p−WELL14内にn型の不純物を注入し又は熱拡散してn型の不純物領域15Aを形成する。その後、この不純物領域15A内にp型の不純物を注入し又は熱拡散してp型の不純物領域15Bを形成する。これにより、pnpn接合構造のフォトダイオード15が形成される。
【0039】
フォトダイオード15のゲート絶縁膜13上に選択的に絶縁性の膜としてSiN膜16を形成する。このとき、転送ゲート17上の全面に所定の膜厚のシリコン窒化膜を堆積し、これを選択的にパターニングすることによりエッチングストッパ用のSiN膜16を形成する。
【0040】
その後、フォトダイオード15を形成したシリコン基板11上に、図2Bに示す導電性プラグ18A、層間絶縁膜21A及び多層配線19Aを形成する。このとき、シリコン基板11の全面に所定の膜厚のSiO2膜等の層間絶縁膜21Aを堆積し、これを選択的に開口してシリコン基板11に至るコンタクトホールを形成した後に、タングステンなどの金属材料や不純物イオンを含有した多結晶シリコン等の導電材料を埋め込むことにより導電性プラグ18Aを形成する。
【0041】
そして、導電性プラグ18Aを形成した後に、そのシリコン基板11の全面に、銅やアルミニウムなどの金属材料や不純物イオンを含有した多結晶シリコン等を堆積し、これを選択的に除去して配線19Aを形成する。これにより、第1層目の配線19Aが形成される。
【0042】
その後、シリコン基板11上に、図3に示す導電性プラグ18B、配線19B及び層間絶縁膜21Bを形成する。多層配線構造とするためである。例えば、従来法と同様にして第1層目の配線19Aを絶縁するように所定の膜厚のSiO2膜等の層間絶縁膜21Bを形成する。その後、層間絶縁膜21Bを選択的に開口してビアホールを形成した後に、タングステンなどの金属材料や不純物イオンを含有した多結晶シリコン等の導電材料を埋め込むことにより導電性プラグ18Bを形成する。
【0043】
そして、導電材料を平坦化した後に、シリコン基板11の全面に、銅やアルミニウムなどの金属材料等を堆積し、これを選択的に除去して配線19Bを形成する。これにより、第2層目の配線19Bが形成される。第2層目の配線19Bは従来法と同様にして、層間絶縁膜21Cにより絶縁される。このとき、層間絶縁膜21Cの最上層をCMP法等により平坦化するとよい。
【0044】
その後、図4において、第1開口幅w1を有したレジスト膜27をシリコン基板11上に形成する。このレジスト膜27はフォトダイオード15上の第2層目の配線19Bを除く層間絶縁膜21Cを貫き、層間絶縁膜21Bを掘り込むためである。
【0045】
この例では二段階エッチングにより光導波路部22を開口するに当たり、レジスト膜27は所定のレジスト液を平坦化されたシリコン基板11の全面に塗布し、図示しないレチクル(乾板)をマスクにして縮小露光し、未露光部分のレジスト液を除去することによりパターニングする。レチクルには光導波路開口用の第1開口幅w1を有したマスクパターンが形成されたものが使用される。
【0046】
この二段階エッチングでレチクルは2枚使用するが、一方のマスクパターンは光導波路出口側の開口径(第2開口幅w2)を成す寸法であり、他方のマスクパターンは光導波路入口側の開口径(第1開口幅w1)を成す寸法であり、開口面積が大きく(w1>w2)なされている。つまり、開口面積をデバイス構造上の制約内で大きく設定するようになされる。第1のエッチングで開口面積の大きなマスクパターンを使用してデバイス構造の制約範囲内で可能な深さまでエッチングを進行させるためである。
【0047】
そして、図5において、レジスト膜27をマスクにして層間絶縁膜21C,21Bをドライエッチング(第1のエッチング)により選択的に除去して第1開口幅w1の開口部28Aを形成する。このとき、層間絶縁膜21C,21Bのエッチングレートを考慮して所定時間だけエッチング処理を実行し、第1層目の配線19Aに接触しない範囲で可能な限り層間絶縁膜21Bを深く開口する。その後、レジスト膜27を除去する。
【0048】
その後、図6において、フォトダイオード15上の第1層目の配線19Aを除く層間絶縁膜21B,21Aを貫く部分であって、第2開口幅w2を有したレジスト膜29を形成する。当該第1開口幅w1の開口部28Aからフォトダイオード15表面へ至る部分へ多段開口幅状の光導波路部22を形成するためである。
【0049】
レジスト膜29は所定のレジスト液を平坦化されたシリコン基板11の全面に塗布し、図示しないレチクル(乾板)をマスクにして縮小露光し、未露光部分のレジスト液を除去することによりパターニングする。レチクルには光導波路開口用の第2開口幅w2を有したマスクパターンが形成されている。この例でレジスト膜29の第2開口幅w2は第1開口幅w1よりも狭くされる。
【0050】
そして、図7において、レジスト膜29をマスクにして開口部28A内の層間絶縁膜21Bをドライエッチング(第2のエッチング)により選択的に除去し、更に、層間絶縁膜21Aを貫き、当該開口部28A内でフォトダイオード表面(ゲート絶縁膜)を露出する第2開口幅w2の開口部28Bを形成する。このとき、予めゲート絶縁膜13上に形成した置いたSiN膜16をストッパにして層間絶縁膜21Aを開口する。
【0051】
エッチングはSiN膜16を検出して止める。その後、レジスト膜29を除去し、更に、ダウンフロープラズマ処理法を利用したドライエッチングによりSiN膜16を除去する。ダウンフロープラズマ処理法によれば、化学反応を利用するので、高選択比によってSiN膜16を除去することができる。p型の不純物領域15B上のゲート絶縁膜13を保護するためである。これにより、多段開口幅状の開口部28が形成される。
【0052】
その後、図8において、多段開口幅状の開口部28内に透明性の膜31を埋め込む。透明性の膜31には、層間絶縁膜21A,21B,21Cに比べて屈折率が高い材料が使用される。透明性の膜31には例えばP−SIN膜が使用される。P−SIN膜は高密度プラズマCVD法によって堆積し形成するようになされる。このP−SIN膜の堆積の際に、多段開口幅状の開口部への原料ガス+堆積物(ラジカル)の供給が促進されるので、P−SIN膜の埋め込み性が向上する。その後、CMP法やエッチバック法によりグローバル平坦化処理を施す。
【0053】
そして、図8に示した平坦化処理後のシリコン基板11上に、従来法と同様にして図9に示す保護用の膜の一例となるパッシベーション膜23、平坦化用の膜24及びカラーフィルタ25を順次積層し形成する。その後、カラーフィルタ25上に集光用の光学素子の一例となるオンチップレンズ26を形成する。オンチップレンズ26は球面状に形成される。これにより、図1に示した多段開口幅状の光導波路部22を有する半導体撮像装置100が完成する。
【0054】
このように、本発明に係る半導体撮像装置の製造方法によれば、半導体撮像装置100の多層配線化及びその多画素化に伴い、深さ対開口幅の比であるアスペクト比が高くなった場合でも、開口部28Aの開口面積を大きくすることにより、当該開口部28Aのアスペクト比を実行的に低減させることができ、単一開口幅状の光導波路部22に比べて、透明性の膜31を多段開口幅状の開口部28等に確実かつ再現性良く埋め込むことができる。CVD法等による透明性の膜31の埋め込み性が向上する。
【0055】
従って、フォトダイオード15上で最上部の開口幅w1に比べて最下部の開口幅w2を狭くなされた集光構造を有する光導波路部22を形成することができる。この多段開口幅状の光導波路部22の集光構造はアスペクト比が高くなるほど効果が大きい。これにより、多段開口幅状の光導波路部22を備えた高信頼度の固体撮像装置や電界効果型の撮像装置等を再現性良く製造することができる。
【0056】
(3)他の半導体撮像装置の構造例
図10は本発明に係る他の実施形態としての半導体撮像装置200の構造例を示す断面図である。
この実施形態では多段開口幅状の開口部に関して当該開口部の最上部の開口径に比べて中間部の開口径、最下部の開口径を徐々に狭く設定して、段付き円錐状の集光構造を採るようにしたものである。
【0057】
図10に示す半導体撮像装置200はカラー用の固体撮像装置(CCD)や電界効果型の撮像装置(CMOSセンサ)の構造に適用して極めて好適である。なお、図1に示した同じ符号、同じ名称のものは同じ機能を有し、及び同じ形成方法を採るためその説明を省略する。
【0058】
このシリコン基板11には導電性の膜の一例となる導電性プラグ(ビアホール)18A,18B,18Cや配線19A,19B,19C等が設けられている。導電性プラグ18Aの一方は例えば、ゲート絶縁膜13を貫いて開口された図示しないコンタクトホールを介してシリコン基板11に接合される。
【0059】
導電性プラグ18Aの他方は、第1層目の配線19Aに接続される。第1層目の配線19Aは他の導電性プラグ18Bを介して第2層目の配線19Bに接続される。第2層目の配線19Bは更に他の導電性プラグ18Cを介して第3層目の配線19Cに接続される(多層配線構造)。
【0060】
導電性プラグ18A,18Bにはタングステンや、不純物イオンを含有した多結晶シリコンが使用され、第1及び第2層目の配線19A,19B等には銅や、タングステン、アルミニウムなどの金属材料や上述の多結晶シリコンが使用される。
【0061】
フォトダイオード15を含むシリコン基板11上には層間絶縁膜21が設けられ、転送ゲート17、導電性プラグ18A,18B,18C、第1、第2及び第3層目の配線19A,19B,19Cを絶縁するようになされる。層間絶縁膜21にはSiO2膜やBPSG膜等が使用される。
【0062】
このフォトダイオード15上の第1、第2及び第3層目の配線19A,19B,19Cを等を除く層間絶縁膜21を貫く部分であって、当該層間絶縁膜21の最上部からフォトダイオード表面(ゲート絶縁膜13上)へ至る部分には多段開口幅状の光導波路部32が設けられ、当該半導体撮像装置200で受けた光をフォトダイオード15へ導くようになされる。光導波路部32は透明性の膜31から構成される。透明性の膜31には層間絶縁膜21に比べて屈折率が高い材料が使用される。透明性の膜31には例えばP−SIN膜が使用される。P−SIN膜は高密度プラズマCVD法によって堆積され形成される。
【0063】
光導波路部32は当該光導波路部32の最上部の開口径をφ1とし、その中間部の開口径をφ2とし、その最下部の開口径をφ3としたとき、開口径φ1に比べて開口径φ2、φ3を順次小さく(φ1>φ2>φ3)なされている。多段開口幅状の構造を採るためである。このような構造を採ると、光導波路部32の開口上部の受光面積が大きく保たれ、開口下部のアスペクト比を従来構造に比べて低減される。つまり、高密度プラズマCVD法によってP−SIN膜を堆積形成する際に、多段開口幅状の開口部38への原料ガス+堆積物(ラジカル)の供給が促進され、P−SIN膜の埋め込み性が向上するようになる。
【0064】
このように、本発明に係る他の実施形態としての半導体撮像装置200によれば、フォトダイオード15上の第1、第2及び第3層目の配線19A,19B,19Cを除く層間絶縁膜21を貫く部分であって、当該層間絶縁膜21の最上部からフォトダイオード15表面へ至る部分に多段開口幅状の光導波路部32を備えているので、フォトダイオード15上の光導波路部32で最上部の開口径φ1に比べて中間部の開口径φ2、最下部の開口径φ3を順次小さくなされた段付き円錐状の集光構造を採ることができる。
【0065】
従って、半導体撮像装置200の多層配線化及びその多画素化に伴い、アスペクト比が高くなった場合でも、単一開口幅状の光導波路部32に比べて集光効率を向上させることができる。これにより、多段開口幅状の光導波路部32を備えた高画素(数10万乃至数100万画素)かつ高信頼度の固体撮像装置や電界効果型の撮像装置等を提供できる。
【0066】
【発明の効果】
以上説明したように、本発明に係る半導体撮像装置によれば、半導体撮像素子上の導電性の膜を除く絶縁性の膜を貫く部分であって、当該絶縁性の膜最上部から半導体撮像素子表面へ至る部分にプラズマSIN膜から構成された光導波路部を備え、光導波路部は、当該光導波路部の最上部の開口径をφ1とし、その中間部の開口径をφ2とし、その最下部の開口径をφ3としたとき、当該光導波路部の開口径φ1で規定される領域の底部が基板に対して水平に設けられ、開口径φ1に比べて開口径φ2、φ3を順次小さく(φ1>φ2>φ3)なされた多段開口幅状の開口部を有するものである。
【0067】
この構成によって、光導波路部の形成時に、特に、多段開口幅状の開口部への原料ガス+堆積物(ラジカル)の供給が促進され、P−SIN膜の埋め込み性を向上できるようになり、半導体撮像素子上の光導波路部で最上部の開口幅に比べて最下部の開口幅を狭くなされた集光構造を採ることができる。従って、半導体撮像装置の多層配線化及びその多画素化に伴い、深さ対開口幅の比であるアスペクト比が高くなった場合でも、単一開口幅状の光導波路部に比べて集光効率を向上させることができる。これにより、多段開口幅状の開口部を有した光導波路部を備えた高信頼度の半導体撮像装置を提供できる。
【0070】
この発明はカラーフィルタ上のオンチップレンズから取り込んだ光を半導体撮像素子に導く光導波路構造を有する固体撮像素子や電界効果型の撮像素子に適用して極めて好適である。
【図面の簡単な説明】
【図1】本発明に係る実施形態としての半導体撮像装置100の構造例を示す断面図である。
【図2】A及びBは半導体撮像装置の形成例(その1)を示す断面図である。
【図3】半導体撮像装置100の形成例(その2)を示す断面図である。
【図4】半導体撮像装置100の形成例(その3)を示す断面図である。
【図5】半導体撮像装置100の形成例(その4)を示す断面図である。
【図6】半導体撮像装置100の形成例(その5)を示す断面図である。
【図7】半導体撮像装置100の形成例(その6)を示す断面図である。
【図8】半導体撮像装置100の形成例(その7)を示す断面図である。
【図9】半導体撮像装置100の形成例(その8)を示す断面図である。
【図10】本発明に係る他の実施形態としての半導体撮像装置200の構造例を示す断面図である。
【図11】従来例に係る半導体撮像装置10の構造例を示す断面図である。
【図12】A及びBは問題点を説明するため半導体撮像装置10’の構造例及びその形成例を示す断面図である。
【符号の説明】
11・・・シリコン基板(基板)、12・・・フィールド絶縁膜(絶縁性の膜)、13・・・ゲート絶縁膜(絶縁性の膜)、14・・・p−WELL(半導体埋め込み層)、15・・・フォトダイオード、15A・・・n型の不純物領域、15B・・・p型の不純物領域、16・・・ストッパ用のSiN膜、17・・・転送ゲート、18,18A,18B,18C・・・導電性プラグ(導電性の膜)、19,19A,19B,19C・・・配線(導電性の膜)、21・・・層間絶縁膜(絶縁性の膜)、22,32・・・光導波路部、23・・・パッシベーション膜(保護用の膜)、24・・・平坦化用の膜、25・・・カラーフィルタ、26・・・オンチップレンズ(集光用の光学素子)、31・・・透明性の膜、100,200・・・半導体撮像装置
Claims (1)
- 半導体撮像素子を有する所定の基板と、
前記基板に接続された導電性の膜と、
前記導電性の膜を絶縁するために前記半導体撮像素子を含む基板上に設けられた絶縁性の膜と、
前記半導体撮像素子上の導電性の膜を除く前記絶縁性の膜を貫く部分であって、当該絶縁性の膜最上部から半導体撮像素子表面へ至る部分にプラズマSIN膜から構成された光導波路部とを備え、
前記光導波路部は、
当該光導波路部の最上部の開口径をφ1とし、その中間部の開口径をφ2とし、その最下部の開口径をφ3としたとき、
当該光導波路部の開口径φ1で規定される領域の底部が前記基板に対して水平に設けられ、
前記開口径φ1に比べて開口径φ2、φ3を順次小さく(φ1>φ2>φ3)なされた多段開口幅状の開口部を有する半導体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002018608A JP4165077B2 (ja) | 2002-01-28 | 2002-01-28 | 半導体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002018608A JP4165077B2 (ja) | 2002-01-28 | 2002-01-28 | 半導体撮像装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008145039A Division JP2008235938A (ja) | 2008-06-02 | 2008-06-02 | 半導体撮像装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003224249A JP2003224249A (ja) | 2003-08-08 |
| JP4165077B2 true JP4165077B2 (ja) | 2008-10-15 |
Family
ID=27742994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002018608A Expired - Fee Related JP4165077B2 (ja) | 2002-01-28 | 2002-01-28 | 半導体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4165077B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8917338B2 (en) | 2010-12-09 | 2014-12-23 | Sony Corporation | Solid-state imaging device, manufacturing method thereof, and electronic apparatus |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4071793B2 (ja) * | 2003-10-22 | 2008-04-02 | 松下電器産業株式会社 | 撮像装置とその製造方法、及び携帯機器 |
| KR100539253B1 (ko) * | 2004-03-10 | 2005-12-27 | 삼성전자주식회사 | 폴리실리콘 콘택 스터드를 갖는 cmos 이미지 디바이스 |
| JP4561143B2 (ja) * | 2004-03-26 | 2010-10-13 | パナソニック株式会社 | 撮像装置 |
| JP2005318542A (ja) * | 2004-03-31 | 2005-11-10 | Matsushita Electric Ind Co Ltd | 撮像装置及び撮像用光検出装置 |
| JP4564794B2 (ja) * | 2004-07-16 | 2010-10-20 | キヤノン株式会社 | 固体撮像素子 |
| KR100578644B1 (ko) * | 2004-05-06 | 2006-05-11 | 매그나칩 반도체 유한회사 | 프리즘을 구비한 시모스 이미지센서 및 그 제조방법 |
| US7248418B2 (en) | 2004-09-30 | 2007-07-24 | Canon Kabushiki Kaisha | Zoom lens system and image pickup apparatus including the same |
| JP4618786B2 (ja) * | 2005-01-28 | 2011-01-26 | キヤノン株式会社 | 固体撮像装置の製造方法 |
| JP4792821B2 (ja) * | 2005-06-06 | 2011-10-12 | ソニー株式会社 | 固体撮像装置およびその製造方法 |
| US7884434B2 (en) | 2005-12-19 | 2011-02-08 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus, producing method therefor, image pickup module and image pickup system |
| JP2007201091A (ja) | 2006-01-25 | 2007-08-09 | Fujifilm Corp | 固体撮像素子の製造方法 |
| US7732844B2 (en) | 2006-11-03 | 2010-06-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Crosstalk improvement through P on N structure for image sensor |
| US7973271B2 (en) | 2006-12-08 | 2011-07-05 | Sony Corporation | Solid-state image pickup device, method for manufacturing solid-state image pickup device, and camera |
| JP2008218650A (ja) * | 2007-03-02 | 2008-09-18 | Fujifilm Corp | 固体撮像素子 |
| JP5055033B2 (ja) * | 2007-06-14 | 2012-10-24 | 富士フイルム株式会社 | 固体撮像素子 |
| JP5369441B2 (ja) | 2008-01-24 | 2013-12-18 | ソニー株式会社 | 固体撮像素子 |
| JP5644057B2 (ja) | 2009-03-12 | 2014-12-24 | ソニー株式会社 | 固体撮像装置とその製造方法および撮像装置 |
| KR101087997B1 (ko) * | 2009-04-17 | 2011-12-01 | (주)실리콘화일 | 광도파관을 구비하는 이미지센서 및 그 제조방법 |
| JP5595298B2 (ja) | 2010-04-06 | 2014-09-24 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| CN102723349B (zh) * | 2012-06-26 | 2015-01-21 | 中国科学院上海高等研究院 | 带有隔离层的cmos图像传感器及其制作方法 |
| US9581762B2 (en) | 2012-09-16 | 2017-02-28 | Shalom Wertsberger | Pixel structure using a tapered core waveguide, image sensors and camera using same |
| US9112087B2 (en) | 2012-09-16 | 2015-08-18 | Shalom Wretsberger | Waveguide-based energy converters, and energy conversion cells using same |
| US9952388B2 (en) | 2012-09-16 | 2018-04-24 | Shalom Wertsberger | Nano-scale continuous resonance trap refractor based splitter, combiner, and reflector |
| JP2017022293A (ja) * | 2015-07-13 | 2017-01-26 | キヤノン株式会社 | 固体撮像装置の製造方法 |
| US10908431B2 (en) | 2016-06-06 | 2021-02-02 | Shalom Wertsberger | Nano-scale conical traps based splitter, combiner, and reflector, and applications utilizing same |
| WO2018088281A1 (ja) * | 2016-11-14 | 2018-05-17 | パナソニック・タワージャズセミコンダクター株式会社 | 固体撮像装置及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2869280B2 (ja) * | 1993-01-27 | 1999-03-10 | シャープ株式会社 | 固体撮像素子及びその製造方法 |
| KR0168338B1 (ko) * | 1995-05-31 | 1998-12-15 | 김광호 | 랜딩 패드를 갖는 반도체 메모리 장치의 제조방법 |
| JP4281132B2 (ja) * | 1998-11-11 | 2009-06-17 | ソニー株式会社 | 固体撮像素子 |
| JP3214475B2 (ja) * | 1998-12-21 | 2001-10-02 | 日本電気株式会社 | デュアルダマシン配線の形成方法 |
| JP3452828B2 (ja) * | 1999-03-01 | 2003-10-06 | 松下電器産業株式会社 | 固体撮像装置およびその製造方法 |
| JP4552240B2 (ja) * | 1999-09-09 | 2010-09-29 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
| JP4246890B2 (ja) * | 2000-06-26 | 2009-04-02 | 株式会社東芝 | 固体撮像装置 |
-
2002
- 2002-01-28 JP JP2002018608A patent/JP4165077B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8917338B2 (en) | 2010-12-09 | 2014-12-23 | Sony Corporation | Solid-state imaging device, manufacturing method thereof, and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003224249A (ja) | 2003-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4165077B2 (ja) | 半導体撮像装置 | |
| US8169011B2 (en) | Image sensor and method of manufacturing the same | |
| US7196365B2 (en) | Solid-state imaging device, solid-state imaging apparatus and methods for manufacturing the same | |
| US7462507B2 (en) | Structure of a CMOS image sensor and method for fabricating the same | |
| CN100416842C (zh) | 互补金属氧化物半导体图像传感器件的结构及其制造方法 | |
| US7615399B2 (en) | Fabrication method of complementary metal oxide semiconductor image sensor | |
| US20060183265A1 (en) | Image sensor having improved sensitivity and method for making same | |
| KR100499174B1 (ko) | 이미지 소자 | |
| US20120282723A1 (en) | Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus | |
| US12593523B2 (en) | Image sensor device with light blocking structure and adhesion layer embedded in oxide layer | |
| JP2009252949A (ja) | 固体撮像装置及びその製造方法 | |
| CN107425023A (zh) | 固态成像装置、固态成像装置的制造方法和电子设备 | |
| JP3959734B2 (ja) | 固体撮像素子およびその製造方法 | |
| KR100769131B1 (ko) | Cmos 이미지 센서의 제조 방법 | |
| JP2006191000A (ja) | 光電変換装置 | |
| US8053268B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2006013522A (ja) | イメージセンサー及びその製造方法 | |
| JP2008235938A (ja) | 半導体撮像装置及びその製造方法 | |
| US20080054387A1 (en) | Image Sensor and Method for Manufacturing the Same | |
| JP4269730B2 (ja) | 固体撮像装置及びその製造方法 | |
| US20240290817A1 (en) | Image sensor and method of manufacturing same | |
| US20060039044A1 (en) | Self-aligned image sensor and method for fabricating the same | |
| CN101290942B (zh) | 光电转换器件 | |
| KR20070035206A (ko) | 이미지 센서 및 그 제조방법 | |
| KR20060077071A (ko) | 씨모스 이미지 센서 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041115 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070129 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080602 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080721 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |