JP4167664B2 - レチクルの補正方法、レチクルの作製方法、パターン形成方法及び半導体装置の製造方法 - Google Patents

Description

本発明は、多層のレジスト層をマスクに用いて被加工膜をパターニングするために使用するレチクルの補正方法、レチクルの作製方法、パターン形成方法及び半導体装置の製造方法に関する。

周期性をもつパターンは解像度が高く、露光マージンが広い。広い露光マージンを利用して、１回の露光では十分なマージンを持って形成できないパターンを形成する方法が提案されている。

ロジック回路の上層配線は通常、ピッチを固定して、自動配線により形成する。そのためコンタクトホールは必ずグリット上に位置する。

コンタクトホールパターンは周期性を有している場合には微細パターンまで十分な焦点深度をもって形成することが可能であるが、ランダムになるとパターン寸法も制限され、焦点深度も十分に取れなくなってしまう。このことから自動配線により上層コンタクトホールを形成する際、周期コンタクトホールを形成した後、所望のコンタクトホールのみ露出させ、他のコンタクトホールは埋めてしまうという技術がある(非特許文献１、２参照)。
Ｂ．Ｊ．リン（B. J. Lin）「半導体製造工場、リソグラフィ及びパートナー（Semiconductor Foundry, Lithography, and Partners）」SPIE 4688, 11(2002) チャールズ・チャン（Charles Chang）外４名著「二重露光技術を用いた低近接コンタクトホール形成（Low Proximity Contact Holes Formation by Using double Exposure Technology(DET）」SPIE 5040, 1241(2003)

本発明の目的は、複数のレジスト膜を重ね合わせてマスクを形成し、被加工膜を加工する技術において、被加工膜の加工寸法の精度の向上を図り得るレチクルの補正方法、レチクルの作成方法、パターン形成方法及び半導体装置の製造方法を提供することにある。

本発明は、上記課題を達成するために以下のように構成されている。

本発明の第１の態様に係わるレチクルの補正方法は、被加工膜上に開口を有する複数層のレジスト膜パターンを形成するため複数のレチクルを用意する工程と、前記レチクルを用いて前記被加工膜上に複数層のレジスト膜パターンを形成する工程と、前記各レジスト膜パターン形成直後の各レジスト膜パターンの開口寸法を測定することを、レチクル枚数だけ複数回行う工程と、すべてのレジスト膜パターン形成後の各レジスト膜パターンの開口寸法をすべて測定する工程と、前記被加工膜にパターンを形成するために、前記複数層のレジスト膜パターンをマスクとして前記被加工膜をエッチングする工程と、前記被加工膜に形成されたパターンの寸法を測定する工程と、前記被加工膜に形成されるパターンの寸法が設計値に等しくなるように、すべてのレジスト膜パターン形成後の各レジスト膜パターンの開口寸法を、前記被加工膜の寸法測定値と前記すべてのレジスト膜パターン形成後の各レジスト膜パターンの開口寸法測定値との間の加工変換差を用いて補正する工程と、すべてのレジスト膜パターン形成後の各レジスト膜パターンの開口寸法が前記補正されたすべてのレジスト膜パターン形成後の各レジスト膜パターンの開口寸法と等しくなるように、各レジスト膜パターン形成直後の各レジスト膜パターンの開口寸法を、すべてのレジスト膜パターン形成後の各レジスト膜パターンの開口寸法測定値と各レジスト膜パターン形成直後の各レジスト膜パターンの開口寸法測定値との寸法変動量を用いて補正する工程と、各レジスト膜パターン形成直後の各レジスト膜パターンの開口寸法が前記補正された各レジスト膜パターン形成直後の各レジスト膜パターンの開口寸法と等しくなるように、各レチクルのパターン寸法を、各レジスト膜パターン形成直後の各レジスト膜パターンの開口寸法測定値と各レチクルのパターン寸法との変換差を用いて補正する工程とを含むことを特徴とする。
本発明の第２の態様に係わるレチクルの作製方法は、第１の態様に係わるレチクルの補正方法を用いて複数のマスクパターンデータを作製する工程と、作成された複数のマスクパターンデータに基づいて複数のレチクルを作製する工程とを含むことを特徴とする。
本発明の第３の態様に係わるパターン形成方法は、被加工膜上に積層された複数のレジスト膜パターンを形成する工程と、前記積層された複数のレジスト膜パターンをマスクとして被加工膜をエッチングする工程とを含むパターン形成方法において、後工程において上層にパターンが形成されることにより寸法変動する下層レジスト膜パターンの寸法を、前記下層レジスト膜パターン形成時に、変動分だけ第２の態様に記載のレチクルの作製方法により作製されたレチクルを用いることによって補正することを特徴とする。
本発明の第４の態様に係わる半導体装置の製造方法は、半導体基板上に被加工膜を形成する工程と、前記被加工膜上に第２の態様に係わるレチクルの作製方法を用いて作製された複数のレチクルを用いて前記被加工膜上に複数層のレジスト膜パターンを形成する工程と、前記複数層のレジスト膜パターンをマスクに用いて、前記被加工膜をエッチングする工程とを含むことを特徴とする。

被加工膜上に、レチクルに形成されたパターンを転写することによりレジスト膜パターンを形成する工程を複数含み、積層された複数のレジスト膜パターンをマスクとして被加工膜をエッチングする工程を含む半導体装置の製造方法に用いられるレチクルの補正方法であって、後から上層にパターンが形成されることにより下層レジスト膜パターンの寸法が変動する量を測定する工程と、測定量から下層レジスト膜パターンを形成するのに使用するレチクルのパターン寸法を補正する工程を含む。これにより複数のレジスト膜パターンを積層した後の下層レジスト膜パターンの寸法が所望の値になるようなレチクルを作製することができる。

さらに、被加工膜エッチング後の被加工膜パターンの所望寸法に、被加工膜パターン寸法を規定するレジスト膜層ごとに異なる差分を与えて、すべてのレジスト膜パターン形成後のレジスト膜パターンのパターン寸法を補正して、パターン形成を行う。これによりレジスト膜層ごとに異なる加工変換差を補正できる。

本発明の実施の形態を以下に図面を参照して説明する。

（第１の実施形態）
第１の実施形態では角が点で接するようなパターンにならないよう開口レチクルのパターンを変更する方法について述べる。

まず、はじめに、斜め４５度に傾けた矩形補助パターンを追加する方法について述べる。

図１は、本発明の第１の実施形態に係わるマスクパターンデータの作成方法を示すフローチャートである。また、図２は、本発明の第１の実施形態に係わる設計パターンを示す図である。

図２に示すように、グリッドＧの交点（以下、グリッド点）にコンタクトホール（Ｃ／Ｈ）１１がランダムに配置された設計パターンデータを準備する（ステップＳＴ１１）。グリッド点はマトリクス配置されている。図３に示すように、全グリッド点にコンタクトホール（第１の開口パターン）１２が配置された第１のマスクパターンデータを作成する（ステップＳＴ１２）。図４に示すように、図２に示すコンタクトホールが配置された各グリッド点上に開口パターン（第２の開口パターン）１３を配置した第２のマスクパターンデータを作成する（ステップＳＴ１３）。なお、この開口パターン１３の大きさはコンタクトホール（第１の開口パターン）１２を含有する大きさであることが必要である。本実施形態では、開口パターン１３の形状は、４つのグリッド点で構成された単位格子とした。次いで、設計パターンデータから条件に当てはまるグリッド点対を抽出する（ステップＳ１４）。この条件とは、単位格子を構成する四つのグリッド点の内、対角上の一対の前記グリッド点上のみにコンタクトホール１１が配置された一対のグリッド点である。本実施例の場合にはコンタクトホール１１’からみてコンタクトホール１１’’のみが対角上唯一配置されたコンタクトホールであり、コンタクトホール１１’、コンタクトホール１１’’の配置されたグリッド点が前記条件を満たす一対のグリッド点となる。

次いで、図５に示すように、第２のマスクパターンデータに対して、抽出された一対のグリッド点の中点に斜め４５度に傾けた矩形補助パターン（第３の開口パターン）１４を第二のマスクパターンと接するまたは重なるように追加する（ステップＳＴ１５）。補助パターン１４の一辺は周期コンタクトホールパターン１２のピッチＰの１／２と同じにすることもでき、この場合にはデザインルールを満たすことができる。また、データ上、補助パターン１４と開口パターン１３を別のレイヤーにしておけば、プロセスの変動に応じて、開口パターン１３と補助パターン１４のリサイズ量を別々に調整できる。

なお、ステップＳＴ１３〜ステップＳＴ１５との実行順序は、ステップＳＴ１４→ステップＳＴ１３→ステップＳＴ１５、又はステップＳＴ１４→ステップＳＴ１５→ステップＳＴ１３であっても良い。

上述した方法により設計された第１及び第２のマスクパターンデータに含まれるパターンを図６，図７に示す。図６は、本発明の第１の実施形態に係わる第１のマスクパターンデータに含まれるパターンを示す図である。図７は、本発明の第１の実施形態に係わる第２のマスクパターンデータに含まれるパターンを示す図である。図６に於いて、符号２２がコンタクトホールレイヤを示す。又、図７に於いて、符号２４が開口パターンレイヤを示す。
実際、パターンデータをもとにレチクルパターンを形成した結果を以下に述べる。例としてハーフトーン膜の場合を述べる。

石英ガラス上にハーフトーン膜を形成する。ハーフトーン膜上にレジスト膜を塗布し、ベークを経てレジスト膜とする。上記マスクデータに基づいて電子ビーム描画装置によりレジスト膜に電子ビームを照射して所望領域のみを露光し、ポストエクスポージャーベーク、現像を経て、レジスト膜パターンを形成する。この後、ＲＩＥによりハーフトーン膜をエッチングしてハーフトーン膜パターンを形成する。レジスト膜を剥離し、レチクルを洗浄してレチクルパターンができる。

図６，図７に図示した第１及び第２のマスクパターンデータを用いて第１及び第２のレチクルを形成した。図８は、本発明の第１の実施形態に係わる第１のレチクルを示す図である。図９は、本発明の第１の実施形態に係わる第２のレチクルを示す図である。図８に於いて、符号３１がハーフトーン膜、符号３２がコンタクトホールパターンである。また、図９に於いて、符号３３がハーフトーン膜、符号３４が開口パターンである。

上述した形成方法によって、形成されるレチクルの利点を以下に説明する。従来のマスクパターンデータのステップＳＴ１４でのべた条件を満たすグリッド部分を図１０に示す。また、補助パターンを配置しない図１０に示すパターンデータから形成されたレチクルを図１１に示す。図１１に於いて、符号３５がハーフトーン膜、符号３６が開口である。

開口パターン１３ａと開口パターン１３ｂとが接する部分（点設部）に補助パターンを形成しない場合、点設部のマスクのレジスト膜のパターン形状はわずかなプロセスの変動を受けてパターン寸法、形状が変わってしまうし、レジスト膜のテーパーも変わってしまう。このレジスト膜をマスクに用いたエッチングにより得られるハーフトーン膜パターンは、レジスト膜の上記変動の影響により、わずかなプロセスの変動を受けてパターン寸法、形状が変わってしまう。このため、ウエハ上に第一のレチクルを用いて形成したレジスト膜パターンのコンタクトホールパターンの上層に、第二レチクルを用いて形成したレジスト膜パターンの開口部を設けても、第二レチクルを用いて形成した上層レジスト膜が下層コンタクトホールパターンの一部を覆ってしまい、所望のコンタクトホールパターンを得られないという問題があった。また、レチクルの検査工程でパターンを検査しようにも、検査感度を上げた場合には擬似欠陥だらけで検査が困難になってしまうし、検査感度を下げれば、他の欠陥を見落としてしまうということになり、正常なレチクル作製が困難になる。

本実施形態で説明した方法を用いて設計されたマスクパターンデータのステップＳＴ１４でのべた条件を満たすグリッド部分を図１２に示す。また、補助パターンを配置した図１２に示すマスクパターンデータから形成されたレチクルを図１３に示す。

この場合には点接部にあたる部分が一定以上の寸法で開口されるため、レチクルのレジスト膜のパターン、レチクルパターンともに、開口パターン１３ａ，１３ｂの点接部にあたる部分は、わずかなプロセス変動があっても、寸法や形状が大きく変わるといった問題はなくなる。このためウエハ上に第一のレチクルで形成したレジストからなるコンタクトホールパターン上層に第二レチクルにより形成したレジストからなる開口部を設けた場合、下層コンタクトホールパターンの一部を覆ってしまうという問題はなくなり、所望のコンタクトホールパターンを得ることができる。また、レチクルの検査を適正な感度で行え、正常なレチクルを作製することができる。

次に図８，図９に示したレチクルを用いてウエハ上にパターンを形成した方法について述べる。ここでは一例としてピッチ２００ｎｍの１：１コンタクトホール（すなわちホール径１００ｎｍ）を第１のレジスト膜レジスト膜パターンとして形成し、その後で第２のレジスト膜パターンを形成して所望のコンタクトホールのみ開口させ、不要のコンタクトホールを埋めてしまう場合を説明する。

レチクル寸法とウエハ上のレジスト膜のパターン寸法の変換差、レジスト膜のパターン寸法とエッチング後の被加工膜寸法の変換差によりレチクルのパターン寸法がプロセスの選択により若干変動するので、コンタクトホール径のデータはプロセスに依存するが、１００ｎｍ前後の値をとる。開口レチクルの開口パターンの一辺は約２００ｎｍであり、補助パターンの１辺の長さは約１００ｎｍである。この値もプロセスに依存して変動する。

図１４〜図２３は、本発明の第１の実施形態に係わる半導体装置の製造工程を示す図である。図１４、１６、１８、２０，２２は平面図、図１５，１７，１９，２１，２３は図１４、１６、１８、２０，２２のＡ−Ａ’部の断面図である。

図１４、１５に示すように、半導体装置の製造工程途中の半導体基板４１を用意する。半導体基板４１上に第１の層間絶縁膜４２が形成され、第１の層間絶縁膜４２に形成された溝に下層配線４３が埋め込まれている。第１の層間絶縁膜４２上に第２の層間絶縁膜４４を形成する。

第２の層間絶縁膜４４上にレジスト膜を塗布し、ベークを行って第１のレジスト膜を形成する。そして、図１６，１７に示すように、図８に示した第１のレチクルに形成されたパターンを第１のレジスト膜に転写した後、ポストエクスポージャーベーク、現像工程を経て、１００ｎｍ１：１コンタクトホール形成用のレジスト膜パターン４５を形成する。露光条件は、ＡｒＦ光でＮＡ＝０．７５、σ＝０．８５の通常照明である。

次にＡｒ⁺イオンを照射して、第２のレジスト膜を第１のレジスト膜パターン４５上に塗布する際、第１のレジスト膜パターン４５が溶解しないよう不溶化処理を施する。レジスト膜の不溶化処理はＡｒ⁺イオンを照射する方法だけでなく、ＵＶ光を照射する方法など他の方法でも良い。

第１のレジスト膜パターンの上に第２のレジスト膜を塗布し、ベークを行って第２のレジスト膜を形成する。図９に示した第２のレチクルに形成されたパターンを第２のレジスト膜に転写した後、ポストエクスポージャーベーク、現像工程を行う。図１８、１９に示すように、周期的な１００ｎｍ１：１コンタクトホールのうち所望のホール４６のみにホール４８を有し、不要のホールを埋めるような第２のレジスト膜パターン４７を形成する。転写時の露光条件は、ＮＡ＝０．７５、σ＝０．３の通常照明である。

この後、第１及び第２のレジスト膜パターン４５，４７をマスクに用いて第２の層間絶縁膜４４をフッ素系ガスを用いてエッチングする。エッチングの結果、図２０，２１に示すように、第２の層間絶縁膜４４にコンタクトホール４９が形成される。図２２、２３に示すように、コンタクトホール４９内にコンタクトプラグ５０を埋め込み形成する。

以上の工程が、図８，図９に示した第１及び第２のレチクルを用いた半導体装置製造工程である。その後、更に層間絶縁膜、配線が形成されて半導体装置が完成する。

なお、第２のマスクパターンデータの設計時、設計パターンデータ中のコンタクトホールが配置されているグリッド点に開口パターンを配置した後、前述した条件を満たす一対のグリッド点に配置された二つの開口パターンを削除し、斜め４５゜に傾けた矩形パターンを配置しても良い。この場合のマスクパターンデータに含まれる条件を満たす一対のグリッド点に配置された開口パターンを図２４に示す。図２４に示すように、矩形パターン６０は、一対のグリッド点にそれぞれ配置された一対のコンタクトホール１１を含有する大きさである。

なお、先に条件を満たす一対のグリッド点に矩形パターンを先に配置しても良い。この場合、設計パターンデータ中のコンタクトホールが配置されているグリッド点の内、条件を満たす一対のグリッド点を除いたグリッド点に開口パターンを配置する。

上記実施形態ではレジスト膜パターンで下層の周期コンタクトホールパターン及び上層の穴あけパターンを形成した。しかし材質はレジスト膜パターンに限定されるものではなく、ＳｉＮ等のハードマスクで下層パターンを形成しても良い。

（第２の実施形態）
第２の実施形態では角が点で接するようなパターンにならないようダミーのホールパターンを設ける方法について述べる。

図２５は、本発明の第２の実施形態に係わるマスクパターンデータを示す図である。第１の実施形態で述べた条件を満たす一対のグリッド点に対して、図２５に示すように３つの開口パターン６１，６２，６３を配置する。この場合、開口パターン６３が上層配線や下層配線に接続されていなければ、導通はないので、存在していても問題ない。一例を図２６、２７に示す。図２６，２７は、本発明の第２の実施形態に係わる半導体装置の構成を示す図である。図２６は半導体装置の平面図、図２７は図２６のＡ−Ａ’部の断面図である。図２６，２７に於いて、図２２，２３と同一内部位には同一符号を付し、説明を省略する。

図２６、２７に示すように、ダミーコンタクトホール５１はマスクパターンデータの開口パターン６３に対応して形成される。ダミーコンタクトホール５１内に埋め込まれたダミーコンタクト５２は、下層配線４３及び上層配線５３に接続していないため存在していても問題はない。なお、図２６、２７に於いて符号５４は第３の層間絶縁膜である。

この場合、レチクルパターンも安定にでき、適正にレチクル検査が行え、正常なレチクルを作ることができる。道通すべきコンタクトホールも所望どうりに作製することができる。

上記実施形態ではレジスト膜パターンで下層の周期コンタクトホールパターン及び上層の穴あけパターンを形成した。しかし材質はレジスト膜パターンに限定されるものではなく、ＳｉＮ等のハードマスクで下層パターンを形成しても良い。

（第３の実施形態）
第３の実施形態では角が点で接するようなパターンにならないよう自動配線段階で、ホールの位置を変更する方法について述べる。

ロジックにおける上層配線は自動配線により行う。この際、禁止ルールを設け、それを満たすように自動配線する。ルールの中にコンタクトホール間の距離を含めることができる。

単位格子を構成する四つの前記グリッド点の内、対角上の一対の前記グリッド点上のみにコンタクトホールが配置されることを禁止する。これにより頂点と頂点とが接するパターンがなくなり、ウエハ上で下層のコンタクトホールの一部を覆ってしまうという問題は生じなくなる。また、レチクル作成時にパターンが不安定になって、検査を適正に行えず、正常なレチクルを作ることができなくなるという問題も生じなくなる。

（第４の実施形態）
上述した実施形態では、第１及び第２のレジスト膜パターンを形成して、パターンを形成していた。第２のレジスト膜を形成するための第２のレジスト膜を第１のレジスト膜パターン上に塗布する前に、第１のレジスト膜パターンに対してＡｒ⁺イオンを照射して、第２のレジスト膜の塗布時、第１のレジスト膜パターンが溶解しないよう不溶化処理を施していた。

しかし、Ａｒ⁺イオン照射やＵＶキュア、ベークといった従来の不溶化技術では、第２のレジスト膜パターン形成後の第１のレジスト膜パターンの寸法が変動し、正確なパターンを形成することが出来ない。

以下の実施形態では、正確なパターンを形成することが可能な方法について説明する。

図２８〜図３３は、本発明の第４の実施形態に係わる半導体装置の製造工程を示す図である。図２８、３０は平面図、図２９，３１は図２８、３０のＡ−Ａ’部の断面図である。

本実施形態では被加工膜は７５０ｎｍのＴＥＯＳ膜である。この上に、リソグラフィを行うため、スピンオンカーボン、スピンオングラス（ＳＯＧ）膜を塗布し、その上にレジストを塗布する膜構造上に順次レジスト膜を形成した。

先ず、図２８に示すように、ＴＥＯＳ膜７１上にスピンオンカーボン膜７２、スピンオングラス（ＳＯＧ）膜７３を塗布形成した。ＳＯＧ膜７３上に第１のレジスト膜７４を形成した。そして、図８に示した第１のレチクルに形成されたパターンを第１のレジスト膜７４に転写した後、ポストエクスポージャーベーク、現像工程を経て、レジスト膜に１１０ｎｍ１：１で配置されたコンタクトホール７５を形成した。コンタクトホール７５は四重極照明により形成した。露光光はＡｒＦ、照明条件はＮＡ＝０．７８、σ_out＝０．９、σ_in＝０．７０、アパーチャーは十字の位置に配置した。形成後コンタクトホール７５の径Ｒ_b1は１１０ｎｍでターゲットどおりの仕上がり寸法となった。

この上に上層レジストを塗布するのだが、レジスト溶媒により下層レジストが溶解してしまう。そこで、ＵＶ光によりキュアを行って第１のレジスト膜パターンを不溶化した。不溶化はＡｒ⁺イオンのうち込みや、ベーク等でも行うことができる。

その後、図３０，３１に示すように、第２のレジスト膜７６を形成し、所望のコンタクトホールを開口させるために第２のレジスト膜７６に開口７７を形成した。パターン転写時の照明条件はＮＡ＝０．７８、σ＝０．９、ε＝０．６８の輪帯照明を用いた。第２のレジスト膜７６を形成したことで、第１のレジスト膜７４のコンタクトホールパターン７２の径Ｒ_b2は７５ｎｍとなってしまった。

この原因は、特定はされていないが、次のようなことが考えられる。一つは、第１のレジスト膜７４の不溶化が不十分で第２のレジスト膜７６の塗布時に第１のレジスト膜７４の側面でミキシングが起き、第２のレジスト膜７６の現像時に第１のレジスト膜７４側面のレジストが溶解しなかったことが考えられる。また、第１のレジスト膜７４上に第２のレジスト膜７６を形成するので、第１のレジスト膜７４により光が遮られ、第１のレジスト膜７４側面の第２のレジスト膜７６が溶解しなかったことも考えられる。

このため、１：１のレジストパターンを得ようとすると、Ｒ_b2が１１０ｎｍになるようにしなければならない。そこで、露光量を調整して、下層レジストパターンを形成する際に、コンタクトホール７５の径Ｒ_b1が１４５ｎｍになるようにした。

径Ｒ_b1を調整した後のコンタクトホール７５を図３２に示す。更に、第２のレジストパターン７６に開口７７を形成した状態を図３３に示す。コンタクトホール７５の径Ｒ_b2を測定したところ、所望寸法のレジストパターンを得ることができた。

（第５の実施形態）
本実施形態では、下層と上層のレジスト膜に交差するライン＆スペース（Ｌ＆Ｓ）パターンを形成してコンタクトホールを形成する場合について説明する。

図３４〜図３９は、本発明の第５の実施形態に係わる半導体装置の製造工程を示す図である。図３４，３６は平面図、図３５，３７は図３４，３６のＡ−Ａ’部の断面図である。

図３４，３５に示すように、ＳＯＧ膜７３上に第１のレジスト膜８４を形成する。第１のレジスト膜８４に８０ｎｍ １：１ Ｌ＆Ｓパターンを転写した後、ＰＥＢ及び現像を行って、スペース８５を形成した。転写時、ＡｒＦ光を用い、ＮＡ＝０．７８、σ_out＝０．９、σ_in＝０．７５のライン方向と垂直方向にアパーチャーを配した二重極照明で行った。このときのスペース８５の幅Ｒ_b1は８０ｎｍであった。次いで、第４の実施形態と同様に第１のレジスト膜８４の不溶化処理を行った。

次いで、図３６，３７に示すように、第１のレジスト膜８４上に第２のレジスト膜８６を形成した。第２のレジスト膜８６にスペース８５の延伸方向と直交する８０ｎｍ １：１ Ｌ＆Ｓパターンを転写した後、ＰＥＢ及び現像を行ってスペース８７を形成した。この後のスペース８５の幅Ｒ_b2は、形成直後の８０ｎｍではなく、４５ｎｍとなってしまっていた。

このため、１：１のレジストパターンを得ようとすると、Ｒ_b2が８０ｎｍになるようにしなければならない。そこで、露光量を調整して、下層レジストパターンを形成する際に、下層レジストのスペース８５の幅Ｒ_b1が１１５ｎｍになるようにした。

幅Ｒ_b1を調整した後の状態を図３８に示す。更に、第２のレジストパターン８６に開口を形成した状態を図３９に示す。スペース８５の径Ｒ_b2を測定したところ、所望寸法のレジストパターンを得ることができた。

ここでは下層レジスト形成時の露光量を調整して、所望の下層レジストの寸法を得たが、レチクルのパターン寸法を変更しても良い。

また、ここではレチクルを用いて、光露光によりレジストパターン形成を行ったが、電子ビームを照射してレジストを感光させても良い。この場合には、電子ビームの照射領域は、あらかじめ作製したデータにより決められる。上記のように所望の下層レジストパターン寸法を得るためにはデータを変更することで行う。

コンタクトホールパターンの形成は直行するＬ＆Ｓパターンを２回重ねる方法だけでなく、他の方法でも可能である。例えば、図４０に示すように、第２のレジスト膜８６に第１のレジスト膜８４のスペース８５のスペースに対して、６０°の角度を持つように配置されたスペース８９を形成しても良い。また、３層のレジスト膜を形成し、各々のスペースが６０°づつ傾けても良い。さらに密なコンタクトホールばかりではなく、図４１に示すように、一方向は密なＬ＆Ｓ(第１のレジスト膜)８４で形成し、他方は孤立スペース（第２のレジスト膜）８６を形成する。これにより一列に並んだコンタクトホール８９を形成することも可能である。この場合には密なＬ＆Ｓは二重極照明、孤立スペースは小σと各パターンに適した照明系を選択でき、一回の露光で形成できるパターンよりも微細パターンを広マージンで形成できる。ここでは密なＬ＆Ｓを先に形成し、孤立スペースを後に形成したが、形成順序を逆にしても良い。

第４の実施形態と第５の実施形態の違いは、上層レジストが被加工膜の寸法を規定しない点にある。第４の実施形態では被加工膜の寸法を決めるのは下層レジストのみであるが、第５の実施形態では下層レジストは横方向の、上層レジストは縦方向の被加工膜の寸法を決める。

（第６の実施形態）
第６の実施形態では直行するＬ＆Ｓパターンを２層に重ねて両者のスペースがホールとなるようにレジストパターンを形成し、この後、所望のコンタクトホールのみが開口するように開口パターンを設けたレジストパターンを形成し、３層のレジストパターンをマスクとして被加工膜をエッチングしてパターンニングを行う場合について述べる。

図４２〜５２は、本発明の第６の実施形態に係わる半導体装置の製造工程を示す図である。図４８〜図５２は寸法補正を行った後の製造工程を示す図である。図４２、４５は平面図、図４３、４６は図４２、４５のＢ−Ｂ’部の断面図、図４４、４７は図４２、４５のＣ−Ｃ’部の断面図である。また、図４９は図４３に相当する断面図、図５０は図４４に相当する断面図である。図５１は図４６に相当する断面図、図５２は図４７に相当する断面図である。なお、下地構造は第４の実施形態と同様である。

図４２、４３、４４に示すように、直行するスペース８５，８７を有する第１及び第２のレジスト膜８４，８６を形成した。直行するＬ＆Ｓパターンを形成するところまでは第５の実施形態と同じであるので詳細を省略する。スペース８５の幅Ｒ_b2は、形成直後の８０ｎｍではなく、４５ｎｍであった。また、第２のレジスト膜８６に形成されたスペースの幅Ｒ_t1は８０ｎｍであった。

次いで、図４５，４６，４７に示すように、第１及び第２のレジスト膜８４，８６上に第３のレジスト膜９８を形成した。第３のレジスト膜９８の所定の位置に開口９９を形成した。開口９９を有する第３のレジスト膜９８形成後、スペース８５の幅Ｒ_b3は２０ｎｍ、スペース８７の幅Ｒ_t2は４５ｎｍになっていた。

このため、８０ｎｍのホールパターンを得ようとすると、幅Ｒ_b3，Ｒ_t2が８０ｎｍになるようにしなければならない。そこで、図４８に示すように、スペース８５の幅Ｒ_b1が１４０ｎｍになるようにした。次に、４９，５０に示すように、スペース８７の幅Ｒ_t1が１１５ｎｍになるようにした。そして、図５１、５２に示すように、開口９９を有する第３のレジスト膜９８を形成した。この状態で幅Ｒ_b3，Ｒ_t2を測定したところ、８０ｎｍであり、所望寸法のレジストパターンを得ることができた。

ここでは下層レジスト形成時の露光量を調整して、所望の下層レジストの寸法を得たが、レチクルのパターン寸法を変更しても良い。

上記実施形態では、上層レジストパターンを形成することで下層レジストパターンの寸法が大きく変動する例を示した。しかしこの絶対値は、レジストの材料、膜構造、不溶化プロセス等により異なる。

また、上層レジスト形成による寸法変動量が小さい条件を使うことができれば、レジストを重ねあわせる層の数を増やすことは可能であり、重ね合わせる層の数を限定するものではない。

本発明は、レジストパターンを複数重ねて、エッチングマスクとする方法である。したがってレジストパターンのバリエーションは上記に限定されるものではなく、例えば、レベンソンマスクで周期的なＬ＆Ｓパターンを形成した後、不要のパターンを覆ってしまって孤立スペースを形成する方法にも使用できる。

（第７の実施形態）
本実施形態では、直行するＬ＆Ｓを２回形成した後、被加工膜をエッチングして所望のパターンを得る場合、エッチングの加工変換差を、寸法を規定するレジスト層ごとに変えなければならないことについて述べる。

８０ｎｍ１：１Ｌ＆Ｓパターンを２回形成して１６０ｎｍピッチ、８０ｎｍのレジストパターンを形成する方法は第５の実施形態に述べたとおりである。第１及び第２のレジスト膜のパターンを図５３に示す。第１のレジスト膜８４によって横方向のホール径は規定され、第１のレジスト膜８４のスペース８５の幅Ｒ_b2は８０ｎｍであった。また、第２のレジスト膜８６によって縦方向のホール径が規定され、第２のレジスト膜８６のスペース８７の幅Ｒｔは８０ｎｍであった。

次にこの複数の層からなるレジストパターンをマスクとして被加工膜をエッチングした場合について述べる。エッチングはスピンオングラス膜、スピンオンカーボン膜、ＴＥＯＳ膜について行った。ＴＥＯＳ膜まで加工が終了し、スピンオンカーボン膜を剥離したときの平面図を図５４に示す。レジストパターンの寸法は縦方向も横方向も同一であった。しかしエッチング後の形状を見てみると、ＴＥＯＳ膜９３に形成されたホール１０１の横方向の径Ｅ_bは７５ｎｍであり、縦方向の径Ｅ_tは７０ｎｍであった。

この原因を調べるため第１及び第２のレジスト膜の断面形状を観察した。図５５、５６は、本発明の第７の実施形態に係わる第１及び第２のレジスト膜の断面を示す図である。図５５は第１のレジスト膜の断面、図５６は第２のレジスト膜の断面を示す。両者を比べてみると、第１のレジスト膜８４より第２のレジスト膜８６側の方が裾を引いている。このためにエッチング後の変換差が大きくついてしまったと考えられる。

ここでのターゲットは１６０ｎｍピッチで、径が７５ｎｍのホールであった。上記から上層レジスト側の変換差が１０ｎｍであることがわかったので、第２のレジスト膜８６側のスペース幅Ｒｔを広げ、８５ｎｍとした。

Ｌ＆Ｓパターンを２回重ねた段階で下層側スペース寸法８０ｎｍ、上層側スペース寸法８５ｎｍになるようにレジストパターンを形成しなければならないので、下層レジストは、パターン形成時には、上層レジスト形成による変動量３５ｎｍを考慮して露光量の調整によりスペース寸法１１５ｎｍになるようにした。

図５７に示すように、スペースＲｂ２の幅８０ｎｍ、スペースＲｔの幅８５ｎｍの２層レジストを形成した。そして、ＴＥＯＳ膜７１をエッチングした結果を図５８に示す。横方向のホール径Ｅ_b、縦方向のホール径Ｅ_tともに７５ｎｍのホールを形成することができた。

このように被加工膜のパターン寸法を規定するレジストの層ごとにエッチングの加工変換差を変える必要は、パターン形状に差がある場合に生じる。パターン形状に差がないことが望ましいが、本実施形態で用いた条件ではレジストの不溶化をＵＶキュアにより行っているため、スピンオングラス中の酸発生剤が分解してしまう。スピンオングラス上に、１回だけレジストパターニングをするためには十分な酸が含まれており、また、パターンが食われないような適正な量の酸が発生するよう酸発生剤を添加している。しかし２回目のパターン形成時には酸発生剤が足りないためこのような形状になってしまったと考えられる。

ここでは第１のレジスト膜８４によって横方向のホール径は規定され、第２のレジスト膜８６によって縦方向のホール径は規定されている。したがって各レジスト膜ごとにエッチングの加工変換差を取る必要があった。しかし第４の実施形態のような場合には被加工膜の寸法を規定しているのは下層のコンタクトホールパターンであり、上層の穴あけパターンは被加工膜の寸法を規定していない。つまり、加工変換差は下層レジストパターンに関してのみ考慮すればよい。

（第８の実施形態）
第８の実施形態では、レチクルを使って光露光によりレジストパターンを形成する工程を複数回繰り返し、これを被加工膜のエッチングマスクとして加工し、所望の被加工膜パターンを得る際に、レチクルを補正する方法について説明する。

図５９は半導体製造プロセスを示すフローチャートである。

設計データを準備する（ステップＳＴ２１）。設計データから、レチクルを設計し、レチクルを作成する（ステップＳＴ２２）。レチクルはレジストの層ごとに異なり、第１のレジスト膜用、第２のレジスト膜用、…、というようにｎ（ｎは２以上の整数）層分のレチクルを作成する。形成された複数のレチクルを用いてｎ層のレジスト膜のパターンを順に形成していく（ステップＳＴ２３）。

第１のレジスト膜の露光に用いられる第１のレチクルに形成されたパターンの寸法はＭ_１である。第１のレチクルのパターン露光して第１のレジスト膜に形成されるパターン寸法はＲ₁₁となる。

次に、第２のレジスト膜のパターンを形成する。第１のレジスト膜の露光に用いられる第２のレチクルに形成されたパターンの寸法はＭ₂である。第２のレチクルのパターン露光して第２のレジスト膜に形成されるパターン寸法はＲ₂₂（第２のレジスト膜形成後の第２のレジスト膜の寸法の意味）となる。この時、第１のレジスト膜のパターンの寸法はＲ₁₁とは異なりＲ₁₂（第２のレジスト膜形成後の第１のレジスト膜の寸法の意味）となっている。これは前の実施形態でも述べたが、上層にレジストパターンを形成することで下層レジストの寸法が変動してしまうからである。このようにレジスト形成を繰り返して行くと、第１のレジスト膜のレジストパターンの寸法は変動していき、ｎ層のレジスト膜のパターン形成を行うと、Ｒ_1nとなる。他の層についても同様である。全てのレジストパターン作製が終わると、被加工膜の寸法を規定するレジストパターンはＲ_1n、Ｒ_2n、…、Ｒ_nnとなる。

この後、被加工膜のエッチングを行う。作製された多層のレジスト膜のパターンをマスクとして、ｍ層の被加工膜のエッチングを行う（ステップＳＴ２４）。第７の実施形態の場合はスピンオングラス膜、スピンオンカーボン膜、ＴＥＯＳ膜とエッチングが進む。第１の被加工膜がスピンオングラス膜、第２の被加工膜がスピンオンカーボン膜、第３の被加工膜がＴＥＯＳ膜となる。ｍ回のエッチングが終わり、最終的な被加工膜（第７の実施形態の場合はＴＥＯＳ）の加工が終わったときの被加工膜の寸法はＥ_1m（第ｍの被加工膜のエッチングが終了したときの第１のレジスト膜で規定される被加工膜の寸法の意味）、Ｅ_2m、…、Ｅ_nmとなる。

次に所望の被加工膜寸法を得るための方法について述べる。図６０を用いてレチクル寸法を得るための手順を説明する。

最終的にはすべてのエッチングが終わったときの被加工膜寸法Ｅ_1m、Ｅ_2m、…、Ｅ_mmが所望の寸法にならなくてはならない。これを逆にたどっていくと、加工変換差から、全てのレジストパターン形成後の寸法Ｒ_1n、Ｒ_2n、…、Ｒ_nnが所望寸法になっている必要があることがわかる。通常はこれからレチクル寸法を求めればよいのだが、レジストパターンを重ねる場合には上層レジストパターンを形成することで下層レジストパターンの寸法が変動する。このため、各レジスト層を形成するときのレジスト寸法はＲ_1n、Ｒ_2n、…、Ｒ_nnではない。つまりここで上層レジストを形成することによる下層レジストの寸法変動量に関するデータが必要となる。さらにＲ₁₁、Ｒ₂₂、…、Ｒ_nnのレジスト寸法を得るためのレチクル寸法Ｍ₁、Ｍ₂、…、Ｍ_nを求めることでレチクル寸法を補正できる。ここではレチクル寸法とレジスト寸法の間の変換差を得ることが必要となる。

図６１に一例として、上記に述べた加工変換差、上層レジストを形成することによる下層レジストの寸法変動量、レチクル寸法とレジスト寸法の間の変換差を求めるためにテストレチクルを作製し、データ取得を行った際のフローを示す。

先ずテストレチクルを作成する（ステップＳＴ３１）。テストレチクルは、パターン寸法を振ったものである。これを用いて半導体製造プロセスにしたがって第ｉのレジスト膜のパターンを形成する。パターン形成直後のパターンの寸法Ｒ_iiを測定する（ステップＳＴ３２）。順次、ｎ層のレジスト膜のパターンを形成し、パターンの寸法を測定する。全層のレジスト膜形成後、各層のレジスト膜のパターン寸法Ｒ_inを測定する（ステップＳＴ３３）。

次に、被加工膜のエッチングを行う（ステップＳＴ３４）。最終的な被加工膜の加工が終わったときの被加工膜の寸法Ｅ_1m、Ｅ_2m、…、Ｅ_mmを測定する（ステップＳＴ３５）。これにより加工変換差、上層レジストを形成することによる下層レジストの寸法変動量、レチクル寸法とレジスト寸法の間の変換差を算出する（ステップＳＴ３６）。形成直後のレジスト膜の寸法Ｒ_iiの測定値とレチクルの寸法Ｍ_iより、レチクルに形成されたパターンとレジスト膜に形成されたパターンとの変換差が求められる。また、全層形成後のレジスト膜の寸法Ｒ_inの測定値と形成直後のレジスト膜の寸法Ｒ_iiの測定値より、上層のレジスト形成による下層レジストの寸法変動量が求められる。また、被加工膜の寸法Ｅ_jmの測定値と全層形成後のレジスト膜の寸法Ｒ_inの測定値より加工変換差が求められる。これをもとにレチクル寸法の補正値を算出する（ステップＳＴ３７）。

このようにして寸法補正を行ったレチクルを用いてパターン形成を行ったところ、所望の被加工膜パターン寸法を得ることができた。

本実施形態ではレチクルを用いて光露光によりレジストパターンを形成する場合、レチクルの寸法を補正する方法について説明した。しかしこの手順は他の場合にも若干の変更で、適応可能である。

電子ビーム描画装置によりレジストを露光する場合にはパターンデータを補正する。この場合にはレチクルを作製する代わりにパターンデータを作製し、レチクルを補正する代わりにパターンデータを補正する。

レチクルを用いて光露光によりレジストパターンを形成する場合であっても、露光量によりパターン寸法を補正する場合がある。この場合にはテストレチクル作製の代わりに露光量条件を振り、この結果を露光量補正に使用すれば良い。

なお、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

第１の実施形態に係わるマスクパターンデータの作成方法を示すフローチャート。 第１の実施形態に係わる設計パターンを示す図。 第１の実施形態に係わる第１のマスクパターンデータを示す図。 第１の実施形態に係わる第2のマスクパターンデータの作成方法を説明する図。 第１の実施形態に係わる第2のマスクパターンデータの作成方法を説明する図。 第１の実施形態に係わる第１のマスクパターンデータに含まれるパターンを示す図。 第１の実施形態に係わる第２のマスクパターンデータに含まれるパターンを示す図。 第１の実施形態に係わる第１のレチクルを示す図。 第１の実施形態に係わる第２のレチクルを示す図。 第１の実施形態に係わるマスクパターンデータに含まれるパターンを示す図。 図１０に示すマスクパターンデータから形成されたレチクルを示す図。 第２のマスクパターンデータに含まれるパターンを示す図。 図１２に示すマスクパターンデータから形成されたレチクルを示す図。 本発明の第１の実施形態に係わる半導体装置の製造工程を示す図。 本発明の第１の実施形態に係わる半導体装置の製造工程を示す図 本発明の第１の実施形態に係わる半導体装置の製造工程を示す図 本発明の第１の実施形態に係わる半導体装置の製造工程を示す図 本発明の第１の実施形態に係わる半導体装置の製造工程を示す図 本発明の第１の実施形態に係わる半導体装置の製造工程を示す図。 本発明の第１の実施形態に係わる半導体装置の製造工程を示す図 本発明の第１の実施形態に係わる半導体装置の製造工程を示す図 本発明の第１の実施形態に係わる半導体装置の製造工程を示す図 本発明の第１の実施形態に係わる半導体装置の製造工程を示す図 第２のマスクパターンデータに含まれるパターンを示す図。 第２の実施形態に係わる第２のマスクパターンデータに含まれるパターンを示す図。 第２の実施形態に係わる半導体装置の構成を示す図。 第２の実施形態に係わる半導体装置の構成を示す図。 第４の実施形態に係わる半導体装置の製造工程を示す図。 第４の実施形態に係わる半導体装置の製造工程を示す図。 第４の実施形態に係わる半導体装置の製造工程を示す図。 第４の実施形態に係わる半導体装置の製造工程を示す図。 第４の実施形態に係わる半導体装置の製造工程を示す図。 第４の実施形態に係わる半導体装置の製造工程を示す図。 第５の実施形態に係わる半導体装置の製造工程を示す図。 第５の実施形態に係わる半導体装置の製造工程を示す図。 第５の実施形態に係わる半導体装置の製造工程を示す図。 第５の実施形態に係わる半導体装置の製造工程を示す図。 第５の実施形態に係わる半導体装置の製造工程を示す図。 第５の実施形態に係わる半導体装置の製造工程を示す図。 第5の実施形態の一例である６０゜の角度で交差するライン＆スペースパターンを有する第１及び第２のレジスト膜のパターンを示す図。 第5の実施形態の一例である密なL＆Sパターンを有する第１のレジスト膜及び孤立スペースパターンを有する第２のレジスト膜のパターンを示す図。 第６の実施形態に係わる半導体装置の製造工程を示す図。 第６の実施形態に係わる半導体装置の製造工程を示す図。 第６の実施形態に係わる半導体装置の製造工程を示す図。 第６の実施形態に係わる半導体装置の製造工程を示す図。 第６の実施形態に係わる半導体装置の製造工程を示す図。 第６の実施形態に係わる半導体装置の製造工程を示す図。 第６の実施形態に係わる半導体装置の製造工程を示す図。 第６の実施形態に係わる半導体装置の製造工程を示す図。 第６の実施形態に係わる半導体装置の製造工程を示す図。 第６の実施形態に係わる半導体装置の製造工程を示す図。 第６の実施形態に係わる半導体装置の製造工程を示す図。 第７の実施形態に係わる第１及び第２のレジスト膜のパターンを示す図。 図５３に示す第１及び第２のレジスト膜のパターンを用いて加工されたＴＥＯＳ膜を示す平面図。 第７の実施形態に係わる第１のレジスト膜の断面を示す図。 第７の実施形態に係わる第２のレジスト膜の断面を示す図。 第７の実施形態に係わるライン＆スペースパターンを有する第１及び第２のレジスト膜のパターンを示す図。 図５７に示す第１及び第２のレジスト膜のパターンを用いて加工されたＴＥＯＳ膜を示す平面図。 第８の実施形態に係わる半導体製造プロセスを示すフローチャート。 第８の実施形態に係わるレチクル寸法を得るための手順の概要を示す図。 第８の実施形態に係わるレチクルの補正方法の手順を示すフローチャート。

符号の説明

１１、１１’、１１’’、１２…コンタクトホール、１３…開口パターン、１４…矩形補助パターン

Claims (5)

1. 被加工膜上に開口を有する複数層のレジスト膜パターンを形成するため複数のレチクルを用意する工程と、
   前記レチクルを用いて前記被加工膜上に複数層のレジスト膜パターンを形成する工程と、
   前記各レジスト膜パターン形成直後の各レジスト膜パターンの開口寸法を測定することを、レチクル枚数だけ複数回行う工程と、
   すべてのレジスト膜パターン形成後の各レジスト膜パターンの開口寸法をすべて測定する工程と、
   前記被加工膜にパターンを形成するために、前記複数層のレジスト膜パターンをマスクとして前記被加工膜をエッチングする工程と、
   前記被加工膜に形成されたパターンの寸法を測定する工程と、
   前記被加工膜に形成されるパターンの寸法が設計値に等しくなるように、すべてのレジスト膜パターン形成後の各レジスト膜パターンの開口寸法を、前記被加工膜の寸法測定値と前記すべてのレジスト膜パターン形成後の各レジスト膜パターンの開口寸法測定値との間の加工変換差を用いて補正する工程と、
   すべてのレジスト膜パターン形成後の各レジスト膜パターンの開口寸法が前記補正されたすべてのレジスト膜パターン形成後の各レジスト膜パターンの開口寸法と等しくなるように、各レジスト膜パターン形成直後の各レジスト膜パターンの開口寸法を、すべてのレジスト膜パターン形成後の各レジスト膜パターンの開口寸法測定値と各レジスト膜パターン形成直後の各レジスト膜パターンの開口寸法測定値との寸法変動量を用いて補正する工程と、
   各レジスト膜パターン形成直後の各レジスト膜パターンの開口寸法が前記補正された各レジスト膜パターン形成直後の各レジスト膜パターンの開口寸法と等しくなるように、各レチクルのパターン寸法を、各レジスト膜パターン形成直後の各レジスト膜パターンの開口寸法測定値と各レチクルのパターン寸法との変換差を用いて補正する工程とを含むことを特徴とするレチクルの補正方法。
2. 前記レチクルのパターン寸法の補正は、
   レジスト膜がポジ型の場合、レチクルのパターン寸法を、１回のパターン形成でレジスト膜パターンを形成する際のレチクルの所望寸法よりも大きくすることであり、
   レジスト膜がネガ型の場合、レチクルのパターン寸法を、１回のパターン形成でレジスト膜パターンを形成する際のレチクルの所望寸法よりも小さくすることであることを特徴とする請求項１記載のレチクルの補正方法。
3. 請求項１又は２に記載のレチクルの補正方法を用いて複数のマスクパターンデータを作製する工程と、
   作成された複数のマスクパターンデータに基づいて複数のレチクルを作製する工程とを含むことを特徴とするレチクルの作製方法。
4. 被加工膜上に積層された複数のレジスト膜パターンを形成する工程と、
   前記積層された複数のレジスト膜パターンをマスクとして被加工膜をエッチングする工程とを含むパターン形成方法において、
   後工程において上層にパターンが形成されることにより寸法変動する下層レジスト膜パターンの寸法を、前記下層レジスト膜パターン形成時に、変動分だけ請求項３記載のレチクルの作製方法により作製されたレチクルを用いることによって補正することを特徴とするパターン形成方法。
5. 半導体基板上に被加工膜を形成する工程と、
   前記被加工膜上に請求項３に記載されたレチクルの作製方法を用いて作製された複数のレチクルを用いて前記被加工膜上に複数層のレジスト膜パターンを形成する工程と、
   前記複数層のレジスト膜パターンをマスクに用いて、前記被加工膜をエッチングする工程とを含むことを特徴とする半導体装置の製造方法。

Images