Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4172789B2 - 配線基板 - Google Patents
[go: Go Back, main page]

JP4172789B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP4172789B2
JP4172789B2 JP2003396935A JP2003396935A JP4172789B2 JP 4172789 B2 JP4172789 B2 JP 4172789B2 JP 2003396935 A JP2003396935 A JP 2003396935A JP 2003396935 A JP2003396935 A JP 2003396935A JP 4172789 B2 JP4172789 B2 JP 4172789B2
Authority
JP
Japan
Prior art keywords
wiring board
ceramic layer
connection pad
semiconductor element
connection pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003396935A
Other languages
English (en)
Other versions
JP2005159094A (ja
Inventor
武士 吉元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003396935A priority Critical patent/JP4172789B2/ja
Publication of JP2005159094A publication Critical patent/JP2005159094A/ja
Application granted granted Critical
Publication of JP4172789B2 publication Critical patent/JP4172789B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、半導体集積回路素子や光半導体素子等の半導体素子を搭載するための配線基板に関するものである。
従来、例えば半導体集積回路素子や光半導体素子等の半導体素子を搭載するための配線基板は、複数のセラミック層が積層されて成る四角形状の絶縁基体と、絶縁基体の一方主面に形成された半導体素子接続用の複数の接続パッドと、絶縁基体の他方主面に形成された複数の外部接続パッドと、絶縁基体の内部に形成されて接続パッドおよび外部接続パッドを電気的に接続する内部配線とを具備した構造である。
なお、一般に、セラミック層は酸化アルミニウム質焼結体やガラスセラミック焼結体等のセラミック焼結体により形成され、接続パッドや外部接続パッド,内部配線等はタングステンやモリブデン、銅等の金属材料により形成される。
このような配線基板は、例えば、酸化アルミニウム等の原料粉末を樹脂バインダーとともにシート状に成形して複数のグリーンシートを形成し、次に、タングステン等の金属粉末を有機溶剤,樹脂バインダーとともに混練して得た金属ペーストをセラミックグリーンシート(以下、グリーンシートともいう)に所定パターンに印刷し、次に、複数のグリーンシートを上下に積層して高温で焼成することにより製作される。
この配線基板の一方主面に半導体素子を搭載するとともに、半導体素子の電極をはんだ等の接続部材を介して接続パッドと電気的に接続することにより半導体素子の実装が行なわれ、必要に応じて半導体素子を蓋体等で封止することにより半導体装置として完成する。
この半導体装置について、他方主面に形成された外部接続パッドを外部の電気回路基板にはんだ等を介して電気的に接続することにより、半導体素子の電極が接続パッド,内部配線および外部接続パッドを介して外部の電気回路と電気的に接続される。
なお、半導体素子を配線基板に搭載するとともに、半導体素子の下面の電極を配線基板の接続パッドに接続するときの位置合わせは、電極が半導体素子本体の下側に隠れて位置がわかりにくいことから、通常、絶縁基体の外辺を基準として行われる。すなわち、画像認識装置等で配線基板を上から見て絶縁基体の外辺の位置を認識するとともに、この外辺の位置を基準として予め設定した所定位置に半導体素子を移動させることにより行われる。
特開2002−353623号公報 特開2000−315864号公報
しかしながら、上記の従来の配線基板においては、絶縁基体を形成するセラミック層となるグリーンシートを積層するときに、上下のグリーンシートの積層位置が若干ずれる場合があり、このような積層位置ずれにより、グリーンシートの外辺部分が上下の層間でずれてしまい、絶縁基体の側面に凹凸を生じてしまうという問題があった。絶縁基体の側面に凹凸が生じると、絶縁基体を平面視したときの外辺の位置が一定しないため、この外辺を基準としての半導体素子の位置合わせが非常に難しくなるという問題が発生する。
例えば、絶縁基体を形成するセラミック層のうち接続パッドが形成された一方主面側のセラミック層の外辺よりも外側に他のセラミック層の外辺が出てしまうと、半導体素子を配線基板に実装するときに、この外側に出たセラミック層の外辺を基準として半導体素子が配線基板に対して位置決めされることになるので、基準位置から接続パッドまでの距離が、予め設定した一方主面側のセラミック層の外辺からの距離と異なってしまい、半導体素子の電極を配線基板の接続パッドに正確に接続することができなくなってしまう。
特に、近時、半導体素子の小型化,高集積化にともない、接続パッドはその直径が75μm以下、隣接間隔が75μm以下程度と非常に微細化,高密度化しているので、わずかな位置のずれでも、接続パッドに対する接触不良や電気的短絡等の接続不良を生じてしまう。
また、半導体素子の電極と配線基板の接続パッドとを接続するはんだ等の接続部材として、従来の錫−鉛系のはんだに代わり、錫−銀系はんだ等のいわゆる鉛フリーはんだが用いられるようになってきており、このような鉛フリーはんだは、従来の錫−鉛系のはんだに比べて接続しにくかったり、接続時に流れ出し易かったりする傾向があるため、上記のような接続不良等の問題の発生がより顕著なものとなってきている。
本発明は、上記従来の技術における問題点に鑑みて完成されたものであり、その目的は、半導体素子の電極を接続パッドに位置合わせを正確として確実に接続することが可能な配線基板を提供することにある。
本発明の配線基板は、複数のセラミック層が積層されて成る四角形状の絶縁基体と、該絶縁基体の一方主面に形成された半導体素子接続用の複数の接続パッドと、前記絶縁基体の他方主面に形成された複数の外部接続パッドと、前記絶縁基体の内部に形成されて前記接続パッドおよび前記外部接続パッドを電気的に接続する内部配線とを具備しており、前記接続パッドが形成された前記セラミック層の外形寸法がそれ以外の前記セラミック層の外形寸法よりも大きいことにより、上から見たときの外辺が前記接続パッドが形成された前記セラミック層の外辺であることを特徴とするものである。
本発明の配線基板によれば、接続パッドが形成されたセラミック層の外形寸法がそれ以外のセラミック層の外形寸法よりも大きいことから、配線基板を上から見たときの外辺は、常に接続パッドが形成されたセラミック層の外辺であり、一定であることから、また、このセラミック層の外辺に対して接続パッドは確実に所定の位置関係で形成することができることから、半導体素子を配線基板に搭載して電極を接続パッドに接続するときの位置合わせを確実に正確に行わせることができ、半導体素子の実装の信頼性を極めて優れたものとすることができる。
本発明の配線基板について図面に基づき以下に説明する。図1は、本発明の配線基板の実施の形態の一例を示す断面図である。図1において、1は複数のセラミック層2が積層されて成る四角形状の絶縁基体、2はセラミック層、3は接続パッド、4は外部接続パッド、4は内部配線である。これら絶縁基体1,セラミック層2,接続パッド3,外部接続パッド4,内部配線5により、本発明の配線基板9が基本的に構成される。
絶縁基体1は、酸化アルミニウム質焼結体,窒化アルミニウム質焼結体,ムライト質焼結体,窒化珪素質焼結体,炭化珪素質焼結体,ガラスセラミックス焼結体等の電気絶縁材料から成るセラミック層2が複数積層されることにより形成されている。
この絶縁基体1は、例えば各セラミック層2が酸化アルミニウム質焼結体から成る場合には以下のようにして作製される。まず、酸化アルミニウム,酸化珪素,酸化カルシウム,酸化マグネシウム等の原料粉末に適当な有機バインダー,溶剤を添加混合して泥漿状のセラミックスラリーを作製し、このセラミックスラリーをドクターブレード法やカレンダーロール法等のシート成形技術を採用してシート状となすことによって、四角板状の複数のセラミックグリーンシート(セラミック生シートで、以下、グリーンシートともいう)を得る。しかる後、グリーンシートを所定の順に上下に積層してグリーンシートの積層体と成す。この積層体を還元雰囲気中で約1600℃の高温で焼成することによって絶縁基体1が製作される。
絶縁基体1の一方主面には、半導体素子の電極を接続するための接続パッド3が複数形成されている。接続パッド3は、円形状、楕円形状等であり、接続される半導体素子(図示せず)の電極の配列に合わせて、格子状等に配列形成されている。また、絶縁基体1の他方主面には、複数の外部接続パッド4が形成されている。これらの接続パッド3と外部接続パッド4とは、絶縁基体1の内部に形成された内部配線5を介して電気的に接続されている。外部接続パッド4は配線基板を外部接続するための外部接続用の端子として機能し、内部配線5は、接続パッド3と外部接続パッド4とを電気的に接続する導電路として機能する。
そして、配線基板9の一方主面に半導体素子(図示せず)を搭載するとともに、半導体素子の下面に形成されている電極(図示せず)を配線基板の接続パッド3にはんだ等の接続部材を介して電気的に接続するとともに、必要に応じて半導体素子を蓋体や封止用樹脂等の封止材(図示せず)で封止することにより、半導体素子が配線基板に実装されて半導体装置が形成される。
この半導体装置について、絶縁基体1下面の外部接続パッド4をはんだ等を介して電気的,機械的に接続することにより、半導体装置の外部電気回路に対する実装が行なわれ、半導体素子の電極が、接続パッド3,内部配線5および外部接続パッド4を介して外部電気回路と電気的に接続される。
なお、接続パッド3,内部配線5および外部接続パッド4は、タングステン,モリブデン,マンガン,銅,銀,パラジウム,金等の金属材料により形成されている。接続パッド3,内部配線5および外部接続パッド4は、例えば、それぞれがタングステンからなる場合、タングステンの粉末に有機溶剤,樹脂バインダ等を添加混練して金属ペーストを作製し、この金属ペーストをセラミック層2となるグリーンシートにスクリーン印刷法等で所定パターンに印刷しておくこと等により形成される。
本発明の配線基板9において、接続パッド3が形成されたセラミック層2の外形寸法がそれ以外のセラミック層2の外形寸法よりも大きい。これにより、配線基板9を上から見たときの外辺は、常に接続パッド3が形成されたセラミック層2の外辺であり、一定であることから、また、このセラミック層2の外辺に対して接続パッド3は確実に所定の位置関係で形成することができることから、半導体素子を配線基板9に搭載して電極を接続パッド3に接続するときの位置合わせを確実に正確に行わせることができ、半導体素子の実装の信頼性を極めて優れたものとすることができる。
接続パッド3をセラミック層2の外辺に対して常に一定の距離(位置)で形成するには、例えばセラミック層2となるグリーンシートに接続パッド3となる金属ペーストを印刷する際に、印刷用の製版をグリーンシートの外辺を基準として位置合わせしてセットし、印刷を行うようにすればよい。
接続パッド3が形成されたセラミック層2の外形寸法は、それ以外のセラミック層の外形寸法に対して、少なくとも100μm大きくなるようにしておくことが好ましい。この外形寸法の差が100μm未満では、セラミック層2となるグリーンシートの積層位置ずれの程度が大きくなったときに、接続パッド3が形成されたセラミック層2以外のセラミック層2の外辺が、接続パッド3が形成されたセラミック層2の外辺よりも外側に出てしまうおそれがあり、半導体素子の搭載時の位置合わせの精度が低下するおそれがある。
また、この外形寸法の差が1mmを超えると、外形寸法の大きなセラミック層2の1層だけが絶縁基体1の外側に出た形状になるので、この外周部分の機械的強度が弱くなって欠け等の不具合が生じやすくなる。従って、接続パッド3が形成されたセラミック層2の外形寸法は、それ以外のセラミック層の外形寸法に対して、100μm乃至1mmの範囲で大きくなるようにしておくことが好ましい。
また、接続パッド3が形成されたセラミック層2の外形寸法をそれ以外のセラミック層2の外形寸法よりも大きくするに際して、平面視形状が四角形であるセラミック層2の角部についてはすべての外形寸法を同じにするのがよい。この場合、配線基板9を画像認識装置で平面視して半導体素子の搭載時の位置合わせを高い精度で行なうことができると同時に、セラミック層2の回転ずれによる積層ずれを角部において容易に検知することができる。またこの場合、外形寸法を同じにする角部は1箇所でもよく、2箇所以上でもよい。2箇所の場合、対角位置にある角部の外形寸法を同じにすると、セラミック層2の回転ずれによる積層ずれをより容易に検知することができる。
なお、本発明は上記の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
本発明の配線基板の実施の形態の一例を示す断面図である。
符号の説明
1・・・絶縁基
2・・・セラミック層
3・・・接続パッド
4・・・外部接続パッド
5・・・内層配線
9・・・配線基板

Claims (1)

  1. 複数のセラミック層が積層されて成る四角形状の絶縁基体と、該絶縁基体の一方主面に形成された半導体素子接続用の複数の接続パッドと、前記絶縁基体の他方主面に形成された複数の外部接続パッドと、前記絶縁基体の内部に形成されて前記接続パッドおよび前記外部接続パッドを電気的に接続する内部配線とを具備しており、前記接続パッドが形成された前記セラミック層の外形寸法がそれ以外の前記セラミック層の外形寸法よりも大きいことにより、上から見たときの外辺が前記接続パッドが形成された前記セラミック層の外辺であることを特徴とする配線基板。
JP2003396935A 2003-11-27 2003-11-27 配線基板 Expired - Fee Related JP4172789B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003396935A JP4172789B2 (ja) 2003-11-27 2003-11-27 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003396935A JP4172789B2 (ja) 2003-11-27 2003-11-27 配線基板

Publications (2)

Publication Number Publication Date
JP2005159094A JP2005159094A (ja) 2005-06-16
JP4172789B2 true JP4172789B2 (ja) 2008-10-29

Family

ID=34722234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003396935A Expired - Fee Related JP4172789B2 (ja) 2003-11-27 2003-11-27 配線基板

Country Status (1)

Country Link
JP (1) JP4172789B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3076215B2 (ja) * 1995-03-22 2000-08-14 株式会社住友金属エレクトロデバイス セラミック多層基板及びその製造方法
JPH10270819A (ja) * 1997-03-28 1998-10-09 Ngk Spark Plug Co Ltd 表面実装用電子部品とその製造方法
JP3783493B2 (ja) * 1999-11-04 2006-06-07 三菱マテリアル株式会社 積層セラミック基板及びこれを用いたパワーモジュール用基板
JP2001223286A (ja) * 2000-02-10 2001-08-17 New Japan Radio Co Ltd リードレスチップキャリア用基板及びリードレスチップキャリア

Also Published As

Publication number Publication date
JP2005159094A (ja) 2005-06-16

Similar Documents

Publication Publication Date Title
US9781828B2 (en) Module substrate and method for manufacturing module substrate
JP5278149B2 (ja) 回路基板及び回路モジュール
JP6128209B2 (ja) 多層配線基板及びその製造方法並びにプローブカード用基板
JP6819603B2 (ja) 多層セラミック基板およびその製造方法
CN103039132B (zh) 陶瓷多层基板及其制造方法
JP4172789B2 (ja) 配線基板
WO2017188253A1 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2005136232A (ja) 配線基板
JP6336858B2 (ja) 配線基板、電子装置および積層型電子装置
CN103181246A (zh) 复合基板、模块、复合基板的制造方法
JP4543374B2 (ja) 積層基板およびその製造方法
JP7011563B2 (ja) 回路基板および電子部品
JP4189312B2 (ja) 配線基板
JP2006128262A (ja) 電子部品搭載用基板、電子装置および電子部品搭載用基板の製造方法
WO2014046133A1 (ja) 電子部品収納用パッケージおよび電子装置
JP2007035906A (ja) 電子部品収納用パッケージおよび該パッケージを備える電子装置
US12052821B2 (en) Stacked-layer board, electronic component module, and method of manufacturing stacked-layer board
JP3850343B2 (ja) 電子部品搭載用基板
JP2005136235A (ja) 配線基板
JP2006185977A (ja) 配線基板
JP2005101376A (ja) 電子部品収納用パッケージおよび電子装置
JP4423181B2 (ja) 複数個取り配線基板
JP3801935B2 (ja) 電子部品搭載用基板
JP4986500B2 (ja) 積層基板、電子装置およびこれらの製造方法。
JP6633381B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080811

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130822

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees