JP4173148B2

JP4173148B2 - 信号処理装置及び画像出力装置

Info

Publication number: JP4173148B2
Application number: JP2005103774A
Authority: JP
Inventors: 智夫西垣
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2005-03-31
Filing date: 2005-03-31
Publication date: 2008-10-29
Anticipated expiration: 2025-03-31
Also published as: EP1865491A1; KR20070121030A; WO2006112064A1; US8345161B2; US20090128691A1; JP2006284849A; KR100922244B1; CN101151656A; CN101151656B; TWI288393B; EP1865491A4; TW200634725A

Description

本発明は、２つの画像信号を合成した合成画像信号の解像度を変更する信号処理装置及び、信号処理装置を用いて解像度の異なる複数の合成画像信号を出力する画像出力装置に関する。

従来、チャンネル情報、時間情報、メニューなどのＯＳＤ表示を行うためのＯＳＤ信号のようなキャラクタ信号としての第１画像信号と本来の画像信号としての第２画像信号とを合成して、複数の解像度の異なる合成画像信号を同時に出力する画像出力装置は、第１解像度（例えば１９２０×１０８０）の第１キャラクタ信号を生成する第１キャラクタ信号生成部、第２解像度（例えば７２０×４８０）の第２キャラクタ信号を生成する第２キャラクタ信号生成部、第１解像度の画像信号に第１キャラクタ信号を合成する第１合成部、第２解像度の画像信号に第２キャラクタ信号を合成する第２合成部、第１合成部が合成した信号を出力する第１出力部、及び第２合成部が合成した信号を出力する第２出力部を備えている。このような画像出力装置は、第１キャラクタ信号生成部及び第２キャラクタ信号生成部にて解像度の異なる２つのキャラクタ信号を生成し、第１合成部及び第２合成部にてそれぞれの解像度の画像信号と合成するようにしている。

しかしながら、上述の画像出力装置では、キャラクタ信号を生成するための第１キャラクタ信号生成部と第２キャラクタ信号生成部とが必要であり、また、それぞれのキャラクタ信号を合成するための第１合成部と第２合成部とが必要であることから、構成の大嵩化及び高コスト化が避けられないという問題があった。

そこで、第１解像度のキャラクタ信号を生成するキャラクタ信号生成部、第１解像度の画像信号にキャラクタ信号を合成する合成部、合成部が合成した合成画像信号を出力する第１出力部、合成部が合成した合成画像信号の解像度を第２解像度に変更する解像度変更部、及び解像度変更部が変更した合成画像信号を出力する第２出力部を備え、１つのキャラクタ信号を対応する解像度の画像信号と合成した後に、合成した合成画像信号の解像度を変更するようにした画像出力装置が提案されている。

特許文献１には、特定位置の画素に関しては入力画像の構成画素の画素値とし、他の位置の画素に関しては入力画像の構成画素の画素値に基づいて演算した画素値とした出力画像を生成する画像処理装置であって、入力画像の構成画素の画素値に対して２のべき乗の数の和で表現される変換係数を乗じて、出力画像のうち前記他の位置の画素の画素値を決定する演算手段と、入力画像の構成画素と前記演算手段により画素値を決定した前記他の位置の画素とを合成して出力画像を生成する出力画像生成手段とを備える画像処理装置が開示されている。

特許文献１に開示された技術によれば、２のべき乗の和で表現される変換係数を使用するため、変換係数を切替えることにより出力画像の鮮鋭度を容易に切替えることができ、また、シフトレジスタのような単純なハードウェアにより、上述した演算手段を構成して製造コストを削減することができる。
特開平１０−２０８４７号公報

しかしながら、特許文献１に開示された技術では、ＯＳＤ信号のようなキャラクタ信号が合成された画像信号の解像度を変更した場合、キャラクタ信号も同じように変更されてしまうことから、キャラクタ信号と画像信号とが混合してしまって、キャラクタ信号の画像が滲んでしまうという問題があった。

本発明は斯かる事情に鑑みてなされたものであり、従来より小型及び低コストの構成であっても、合成画像信号に含まれる第１画像信号（例えばキャラクタ信号）の画像が滲むことなく、合成画像信号の解像度の変更を行える信号処理装置、及び合成画像信号の解像度を異なる解像度に変更し、複数解像度の合成画像信号を複数の表示装置へ出力して同時表示することができる画像出力装置を提供することを目的とする。

本発明に係る信号処理装置は、第１画像信号と第２画像信号とが合成された合成画像信号の解像度を変更する信号処理装置において、第１画像信号の有無に基づいて、前記合成画像信号を、第１画像信号の成分を含む第３画像信号と、第１画像信号の成分を含まない第４画像信号とに分離する分離手段と、分離された第３画像信号及び第４画像信号に対して解像度を変更する解像度変更手段と、解像度が変更された第３画像信号と第４画像信号とを合成する合成手段とを備えており、前記解像度変更手段が、第４画像信号を２系統に分離する手段と、一方の第４画像信号に係数を乗算する第１乗算手段と、他方の第４画像信号に前記係数の補数を乗算する第２乗算手段と、第２乗算手段によって乗算された第４画像信号を遅延する遅延手段と、第１乗算手段によって乗算された第４画像信号と前記遅延手段によって遅延された第４画像信号とを加算する加算手段とを備えることを特徴とする。

本発明にあっては、第１画像信号と第２画像信号とが合成された合成画像信号の解像度を変更する場合に、第１画像信号の有無に基づいて、合成画像信号を第１画像信号の成分を含む第３画像信号と第１画像信号の成分を含まない第４画像信号とに分離する。そして、分離された第３画像信号及び第４画像信号に対して解像度を変更し、解像度が変更された第３画像信号と第４画像信号とを合成する。これにより、解像度を変更する場合に、第３画像信号と第４画像信号とが混合されることがないため、合成した信号を表示した場合に、他の信号によって自身の信号の画像が滲むことはない。また、本発明にあっては、第４画像信号に係数を乗算するとともに、第４画像信号にその係数の補数を乗算して遅延させる。そして、その２つの信号を加算して第４画像信号を平滑処理によって再構成する。つまり、第４画像信号を構成する各画素の成分に、該画素の周辺画素の成分が加算されることになり、なめらかな印象の画像にすることができる。

本発明に係る信号処理装置は、第１画像信号が含まれているか否かを識別する識別情報が付加されており、第１画像信号と第２画像信号とが合成された合成画像信号の解像度を変更する信号処理装置であって、前記識別情報に基づいて、前記合成画像信号を、第１画像信号の成分を含む第３画像信号と、第１画像信号の成分を含まない第４画像信号とに分離する分離手段と、分離された第３画像信号及び第４画像信号に対して解像度を変更する解像度変更手段と、解像度が変更された第３画像信号と第４画像信号とを前記識別情報に基づいて合成する合成手段とを備えており、前記解像度変更手段が、第４画像信号を２系統に分離する手段と、一方の第４画像信号に係数を乗算する第１乗算手段と、他方の第４画像信号に前記係数の補数を乗算する第２乗算手段と、第２乗算手段によって乗算された第４画像信号を遅延する遅延手段と、第１乗算手段によって乗算された第４画像信号と前記遅延手段によって遅延された第４画像信号とを加算する加算手段とを備えることを特徴とする。

本発明にあっては、第１画像信号が含まれているか否かを識別する識別情報が付加された、第１画像信号と第２画像信号とが合成された合成画像信号の解像度を変更する場合に、識別情報に基づいて、合成画像信号を第１画像信号の成分を含む第３画像信号と第１画像信号の成分を含まない第４画像信号とに分離する。そして、分離された第３画像信号及び第４画像信号に対して解像度を変更し、解像度が変更された第３画像信号と第４画像信号とを識別情報に基づいて合成する。これにより、解像度を変更する場合に、第１画像信号が含まれているか否かを識別情報によって識別して、合成画像信号を第３画像信号と第４画像信号とに簡単に分離することができる。合成画像信号に識別情報が付加されていることから、分離エラーを減少することができる。このように、第３画像信号と第４画像信号とが混合される虞がないことから、合成した信号を表示した場合に、他の信号によって自身の信号の画像が滲むことはない。また、本発明にあっては、第４画像信号に係数を乗算するとともに、第４画像信号にその係数の補数を乗算して遅延させる。そして、その２つの信号を加算して第４画像信号を平滑処理によって再構成する。つまり、第４画像信号を構成する各画素の成分に、該画素の周辺画素の成分が加算されることになり、なめらかな印象の画像にすることができる。

本発明に係る信号処理装置は、第１画像信号と第２画像信号とが合成された合成画像信号の解像度を変更する信号処理装置において、第１画像信号の有無に基づいて、第１画像信号が含まれているか否かを識別する識別情報を前記合成画像信号に付加する情報付加手段と、前記識別情報に基づいて、前記合成画像信号を、第１画像信号の成分を含む第３画像信号と、第１画像信号の成分を含まない第４画像信号とに分離する分離手段と、分離された第３画像信号及び第４画像信号に対して解像度を変更する解像度変更手段と、解像度が変更された第３画像信号と第４画像信号とを前記識別情報に基づいて合成する合成手段とを備えており、前記解像度変更手段が、第４画像信号を２系統に分離する手段と、一方の第４画像信号に係数を乗算する第１乗算手段と、他方の第４画像信号に前記係数の補数を乗算する第２乗算手段と、第２乗算手段によって乗算された第４画像信号を遅延する遅延手段と、第１乗算手段によって乗算された第４画像信号と前記遅延手段によって遅延された第４画像信号とを加算する加算手段とを備えることを特徴とする。

本発明にあっては、第１画像信号と第２画像信号とが合成された合成画像信号の解像度を変更する場合に、第１画像信号の有無に基づいて、第１画像信号が含まれているか否かを識別する識別情報を合成画像信号に付加し、付加した識別情報に基づいて、合成画像信号を第１画像信号の成分を含む第３画像信号と第１画像信号の成分を含まない第４画像信号とに分離する。そして、分離された第３画像信号及び第４画像信号に対して解像度を変更し、解像度が変更された第３画像信号と第４画像信号とを識別情報に基づいて合成する。これにより、解像度を変更する場合に、識別情報が付加していない合成画像信号を入力した場合であっても、信号処理装置側で第１画像信号の有無に基づいて、識別情報を合成画像信号に付加して、識別情報によって識別して、合成画像信号を第３画像信号と第４画像信号とに簡単に分離することができる。また、識別情報を付加した合成画像信号を出力するようにすれば、この識別情報に基づいて、上述した信号処理装置にて解像度変更を行うことができる。また、本発明にあっては、第４画像信号に係数を乗算するとともに、第４画像信号にその係数の補数を乗算して遅延させる。そして、その２つの信号を加算して第４画像信号を平滑処理によって再構成する。つまり、第４画像信号を構成する各画素の成分に、該画素の周辺画素の成分が加算されることになり、なめらかな印象の画像にすることができる。

本発明に係る信号処理装置は、前記解像度変更手段が、第４画像信号の解像度変更によって生じた遅延量に応じて、第３画像信号を遅延させる遅延手段を備えることを特徴とする。

本発明にあっては、第４画像信号の解像度変更によって生じた遅延量に応じて、第３画像信号を遅延させることにより、解像度変更によって第３画像信号のフレーム位置がずれてしまうことを防止することができる。

本発明に係る信号処理装置は、前記解像度の変更率を受け付ける手段と、受け付けた変更率に応じて前記係数を算出する算出手段とを備えることを特徴とする。

本発明にあっては、解像度の変更率を受け付け、受け付けた変更率に応じて平滑処理の係数を算出する。解像度の変更率によって、平滑処理の対象となる周辺画素数を適宜変えることができるので、どのような変更率であっても対応させることができる。

本発明に係る画像出力装置は、第１画像信号及び第２画像信号を合成した第１解像度の第１合成画像信号を第１解像度と異なる第２解像度の第２合成画像信号に変更して、第１合成画像信号及び第２合成画像信号を出力する画像出力装置において、前記第１合成画像信号を出力する第１出力部と、上述した各発明のいずれか１つの信号処理装置と、該信号処理装置によって第２解像度に変更された第２合成画像信号を出力する第２出力部とを備えることを特徴とする。

本発明にあっては、上述したような各信号処理装置によって、第１解像度を有する第１画像信号及び第２画像信号を合成した合成画像信号の解像度を第２解像度に変更し、第１解像度の合成画像信号と第２合成画像信号とを出力して、異なる解像度の画像信号を複数の表示装置へ出力して同時表示することができる。

本発明によれば、解像度を変更する場合に、第３画像信号と第４画像信号とが混合されることがないため、合成した信号を表示した場合に、他の信号によって自身の信号の画像が滲むことはない。

本発明によれば、解像度を変更する場合に、第１画像信号が含まれているか否かを識別情報によって識別して、合成画像信号を第３画像信号と第４画像信号とに簡単に分離することができる。

本発明によれば、解像度を変更する場合に、識別情報が付加していない合成画像信号を入力した場合であっても、信号処理装置側で第１画像信号の有無に基づいて識別情報を合成画像信号に付加し、識別情報によって識別して合成画像信号を第３画像信号と第４画像信号とに簡単に分離することができる。また、識別情報を付加した合成画像信号を出力するようにすれば、この識別情報に基づいて、上述した信号処理装置にて解像度変更を行うことができる。

本発明によれば、第４画像信号を構成する各画素の成分に、該画素の周辺画素の成分が加算されることになり、なめらかな印象の画像にすることができる。

本発明によれば、第４画像信号の解像度変更によって生じた遅延量に応じて、第３画像信号を遅延させることにより、解像度変更によって第３画像信号のフレーム位置がずれてしまうことを防止することができる。

本発明によれば、解像度の変更率によって、平滑処理の対象となる周辺画素数を適宜変えることができるので、どのような変更率であっても対応させることができる。

本発明によれば、上述したような各信号処理装置によって、第１解像度を有する第１画像信号及び第２画像信号を合成した合成画像信号の解像度を第２解像度に変更し、第１解像度の合成画像信号と第２合成画像信号とを出力して、異なる解像度の画像信号を複数の表示装置へ出力して同時表示することができる等、優れた効果を奏する。

以下、本発明をその実施の形態を示す図面に基づいて詳述する。

図１は本発明に係る画像出力装置の概略構成を示すブロック図である。
本発明に係る画像出力装置１は、制御部１０、入力部１１、キャラクタ信号生成部１２、キャラクタ信号合成部１３、解像度変更部１４を備える。図１の一点鎖線で囲んだキャラクタ信号生成部１２、キャラクタ信号合成部１３及び解像度変更部１４が本発明に係る信号処理装置として機能する。制御部１０は、具体的にはＣＰＵで構成されており、画像出力装置１の上述したようなハードウェア各部と接続されていて、それらを制御する。入力部１１には、例えばＢＤプレーヤ、ハードディスクレコーダなどの再生装置、デジタルハイビジョンチューナのようなチューナなどの画像出力（ここでは、チューナ９０とする）に接続されており、ＨＤＴＶフォーマット（ＳＭＰＴＥ：２７４Ｍ／２９６Ｍ）に準拠した画像信号（第１画像信号）が入力される。画像信号は８又は１０ビットの輝度信号Ｙ、及び点順次色差信号ＣＢ／ＣＲから構成され、その解像度は１９２０×１０８０画素又は１２８０×７２０画素であるとし、画像出力装置１は、入力された画像信号にキャラクタ信号（第２画像信号）を合成して、合成した合成画像信号（第１合成画像信号）を出力するとともに、解像度が７２０×４８０画素の合成画像信号（第２合成画像信号）に変更して出力するものとする。

制御部１０は、入力部１１に入力された画像信号に重畳されている同期信号を分離して、その同期信号の周波数、つまり水平周波数及び垂直周波数を検出して、いずれの解像度の画像信号が入力されているか否かを判定する。制御部１０は、判定した画像信号の解像度から、解像度変更部１４にて行うべき解像度の変更率（倍率）を算出する。例えば、解像度が１９２０×１０８０の画像信号が入力されていると判定した場合、この解像度を７２０×４８０に変更することから、水平方向の倍率（７２０／１９２０）、垂直方向の倍率（４８０／１０８０）を算出し、水平方向の倍率及び垂直方向の倍率を識別するための倍率信号をキャラクタ信号生成部１２及び解像度変更部１４へ出力する。

キャラクタ信号生成部１２は、入力部１１に入力された画像信号に同期して、その画像信号と解像度が同一のキャラクタ信号を生成する。キャラクタ信号生成部１２は、キャラクタを構成する画素の最小サイズを、制御部１０から与えられた倍率信号に基づいて決定する。例えば、水平解像度が１９２０である画像を７２０に縮小する場合、水平方向の倍率信号が示す７２０／１９２０の逆数（１９２０／７２０）を切り上げた整数「３」を水平方向の最小サイズとする。同様に、垂直解像度が１０８０である画像を４８０に縮小する場合、垂直方向の倍率信号が示す４８０／１０８０の逆数（４８０／１０８０）を切り上げた整数「３」を垂直方向の最小サイズとする。

また、キャラクタ信号生成部１２は、キャラクタ信号にキャラクタ信号を識別するための識別情報（例えば´１´とする）を付加してキャラクタ信号合成部１３へ出力する。キャラクタ信号とは、例えばモニタ上にチャンネル情報、時間情報、メニューなどのＯＳＤ表示を行うためのＯＳＤ信号のように、ＨＤＴＶフォーマットの大きさの中で任意の文字又は図形を生成できるものとする。キャラクタ信号生成部１２は、例えば、画像メモリにＨＤＴＶフォーマットに対応する画素分のデータ領域を確保し、そのデータ領域に任意のデータを書き込み、それを画像信号のフレームパルスに同期して出力する構成とする。

キャラクタ信号合成部１３は、図２に示すように、入力部１１に入力された画像信号２１（図２（ａ））と、キャラクタ信号生成部１２にて生成したキャラクタ信号２２（図２（ｂ））とを合成するものであり、キャラクタ信号２２に付加された識別情報２０に基づいて、画像信号２１及びキャラクタ信号２２のうちの一方を選択して合成画像信号として出力するものである。より詳細には、識別情報２０が´１´でなければ、入力部１１に入力された画像信号２１を合成画像信号として出力し、識別情報２０が´１´であれば、キャラクタ信号生成部１２にて生成したキャラクタ信号２２を合成画像信号として出力する。また、キャラクタ信号合成部１３は、２つの出力部１３ａ，１３ｂを備えており、一方の出力部１３ａからは、上述のようにして信号を選択した後に、識別情報２０を除去した合成画像信号が出力され（図２（ｃ））、他方の出力部１３ｂからは、上述のようにして信号を選択した後に、識別情報２０を除去しない状態の合成画像信号が出力される（図２（ｄ））。つまり、キャラクタ信号生成部１２とキャラクタ信号合成部１３とが協業して、キャラクタ信号の有無に基づいて、キャラクタ信号２２が含まれているか否かを識別する識別情報２０を合成画像信号に付加する情報付加手段として機能する。

解像度変更部１４は、水平縮小フィルタ１４ａ、ラインメモリ１４ｂ、垂直縮小フィルタ１４ｃ，デュアルポートメモリ１４ｄを備えており、キャラクタ信号合成部１３にて合成された合成画像信号のうちの識別情報を除去しない状態の合成画像信号が入力され、入力された合成画像信号に基づいてその解像度を変更する。また、解像度変更部１４は、制御部１０から与えられた倍率信号に基づいて、水平方向の倍率及び垂直方向の倍率を識別し、いずれの解像度の画像信号が入力されている場合であっても解像度を変更する。

まず、入力された合成画像信号（ハイビジョン信号）は、まず、水平縮小フィルタ１４ａにて水平方向の縮小処理が行われ、ラインメモリ１４ｂに格納される。次に、ラインメモリ１４ｂから合成画像信号を読み出し、垂直縮小フィルタ１４ｃにて垂直方向への縮小処理を行い、デュアルポートメモリ１４ｄに格納する。そして、デュアルポートメモリ１４ｄから合成画像信号を読み出し、水平方向及び垂直方向にそれぞれ縮小された合成画像信号（ＮＴＳＣ／ＰＡＬ信号）を読み出す。

画像出力装置１は、入力部１１に入力された画像信号にキャラクタ信号を合成し、入力した画像信号と解像度が同一の第１合成画像信号を出力部１ａから出力し、解像度が変更された第２合成画像信号を出力部１ｂから出力する。つまり、本例では出力部１ａからは解像度が１９２０×１０８０の合成画像信号が出力されることになり、出力部１ａにはＨＤＴＶ９１が接続される。一方、出力部１ｂからは解像度が７２０×４８０の合成画像信号が出力されることになり、出力部１ｂにはＳＤＴＶ９２が接続される。

次に、水平縮小フィルタ１４ａの構成について、その一例を示す図面を参照して説明する。図３は水平縮小フィルタの構成例を示すブロック図である。まず、水平縮小フィルタ１４ａにて、水平方向の画素を１９２０画素から７２０画素に縮小する場合について、図４、図５、図６及び図７の水平縮小フィルタを構成する各部におけるタイミングを示すタイミングチャートを参照して説明する。

水平縮小フィルタ１４ａは、カウンタ５０、セレクタ５１，５２，５３，５４，５５、排他的論理和回路（ＸＯＲ回路）５６、減算回路５７、乗算回路５８，５９、加算回路６０、遅延回路（１クロック遅延用）６１，６２，６３，６４，６５，６６、及び遅延回路（２クロック遅延用）６７，６８を備えている。

カウンタ５０には、クロック信号、水平同期信号及び倍率信号が入力される。水平同期信号は、画像信号に重畳されている同期信号（水平同期信号及び垂直同期信号を含む）を分離し、さらに同期信号を水平同期信号と垂直同期信号とに分離したものであり、カウンタ５０の内部カウンタ値をリセットするために用いられる。カウンタ５０は、クロック信号Ｑ１に同期して、内部カウンタ値Ｄ１を倍率Ｎ毎にインクリメントする。倍率Ｎは、制御部１０から与えられた倍率信号から算出されたものであり、入力された合成画像信号の水平解像度Ｈ１、出力する合成画像信号の水平解像度Ｈ２、カウンタ５０の基数２^Xを用いて、式１から算出することができる。以下、説明の簡略化のため、Ｈ１＝１９２０、Ｈ２＝７２０、Ｘ＝４の場合について説明することにする。つまり、この場合、倍率Ｎは「６」となる。なお、カウンタ５０のビット数Ｋは除算の基数２^Xのビット数Ｘに１ビットを付加したものであり、本例では、基数が１６（ビット数Ｘ＝４）、ビット数Ｋが５であるとする。

Ｎ＝（Ｈ２／Ｈ１：水平方向の倍率）×２^X …（式１）

カウンタ５０は、内部カウンタ値Ｄ１のうちの最上位ビットの信号Ｑ２を遅延回路６１及びＸＯＲ回路５６へ出力する。遅延回路６１は、入力された信号Ｑ２を１クロック遅延させ、遅延させた信号Ｑ３をＸＯＲ回路５６へ出力する。ＸＯＲ回路５６は、入力された信号Ｑ２と信号Ｑ３とを排他的論理和演算を行って信号Ｑ４を生成して、遅延回路６７及びセレクタ５１へ出力する。遅延回路６７は、入力された信号Ｑ４を２クロック遅延させ、遅延させた信号Ｑ５をセレクタ５３及びセレクタ５５へ出力する。信号Ｑ４がセレクタ５１における信号の選択タイミングを決定し、信号Ｑ５がセレクタ５３における信号の選択タイミングを決定する。

カウンタ５０は、内部カウンタ値Ｄ１のうちの下位の４ビットの信号Ｑ６をセレクタ５１へ出力する。セレクタ５１は、信号Ｑ４を制御信号とし、信号Ｑ４が´１´である場合、信号Ｑ６の信号を選択し、信号Ｑ４が´０´である場合、ローレベルを選択し、信号Ｑ７として減算回路５７及び遅延回路６３へ出力する。

減算回路５７には、上述した倍率信号が入力されており、倍率信号（ここでは「６」）から信号Ｑ７を減算した信号Ｑ８を遅延回路６２へ出力する。遅延回路６２は、入力された信号Ｑ８を１クロック遅延させ、遅延させた信号Ｑ９を乗算回路５８へ出力する。

セレクタ５２には、合成画像信号Ｑ１０が入力されており、信号Ｑ１０のうちの識別情報のビットが´０´である場合、信号Ｑ１０の信号を選択し、´１´である場合、ローレベルを選択し、信号Ｑ１１として乗算回路５８へ出力する。ここで、信号Ｑ１０が第１画像信号（キャラクタ信号）の成分を含む第３画像信号、信号Ｑ１１が第１画像信号（キャラクタ信号）の成分を含まない第４画像信号に相当する。乗算回路５８は、信号Ｑ１１と信号Ｑ９と乗算し、乗算した信号Ｑ１２を加算回路６０へ出力する。

遅延回路６３は、入力された信号Ｑ７を１クロック遅延させ、遅延させた信号Ｑ１３を乗算回路５９へ出力する。乗算回路５９は、信号Ｑ９と信号Ｑ１３と乗算し、乗算した信号Ｑ１４を遅延回路６４へ出力する。信号Ｑ１２及び信号Ｑ１４から分かるように、乗算回路５９には倍率信号に基づく係数が乗算され、乗算回路５８には、倍率信号に基づく係数の補数が乗算されることになり、乗算回路５９が本発明に係る第１乗算手段、乗算回路５８が本発明に係る第２乗算手段として機能する。

遅延回路６４は、入力された信号Ｑ１４を１クロック遅延させ、遅延させた信号Ｑ１５をセレクタ５３へ出力する。セレクタ５３には、後述する信号Ｑ１８がロウ側データとして入力されており、信号Ｑ５が´１´である場合、信号Ｑ１５の信号を選択し、信号Ｑ５が´０´である場合、信号Ｑ１８の信号を選択し、信号Ｑ１６として加算回路６０へ出力する。加算回路６０は、信号Ｑ１２と信号Ｑ１６と加算し、加算した信号Ｑ１７を遅延回路６５へ出力する。遅延回路６５は、入力された信号Ｑ１７を１クロック遅延させ、遅延させた信号Ｑ１８をセレクタ５３及びセレクタ５５へ出力する。つまり、セレクタ５３、加算回路６０及び遅延回路６５にて帰還ループを構成する。

遅延回路６８は、入力された信号Ｑ１０を２クロック遅延させ、遅延させた信号Ｑ１９を遅延回路６６及びセレクタ５４へ出力する。遅延回路６６は、入力された信号Ｑ１９を１クロック遅延させ、遅延させた信号Ｑ２０をセレクタ５４へ出力する。セレクタ５４には、制御部１０から与えられた水平方向の倍率信号が制御信号として入力されており、この倍率信号が示す値を切り上げた整数が「３」である場合、信号Ｑ２０の信号を選択し、「２」である場合、信号Ｑ１９の信号を選択し、信号Ｑ２１としてセレクタ５５へ出力する。つまり、倍率信号が示す値を切り上げた整数が「３」である場合はキャラクタ信号の遅延量が３クロック、「２」である場合はキャラクタ信号の遅延量が２クロックとなるように、キャラクタ信号の遅延量を倍率に応じて変更する。本例では、整数が「３」であることから、セレクタ５４は信号Ｑ２０の信号を選択して出力する。つまり、画像信号の解像度変更によって生じた遅延量に応じて、キャラクタ信号を遅延させる。

セレクタ５５は、信号Ｑ２１に付加されている識別情報を制御信号として、識別信号が´１´である場合、信号Ｑ２１の信号を選択し、識別信号が´０´である場合、信号Ｑ１８の信号を選択し、信号Ｑ２２として外部（ラインメモリ１４ｂ）へ出力する。このようにして、信号Ｑ２２が出力信号として、信号Ｑ５が有効判別信号として出力される。

出力信号（信号Ｑ２２）のうち、有効判別信号（信号Ｑ５）でサンプリングしてラインメモリ１４ｂに格納することで、水平方向の縮小処理が完了する。この場合、識別信号も同時に格納しておき、垂直縮小フィルタ１４ｃで同様の処理を行えるようにしておく。

以上のようにすれば、キャラクタ信号については、´Ｙ₈´、´Ｙ₁₆´が出力されることになる。つまり、キャラクタに係る信号には、解像度変更前のキャラクタ信号´Ｙ₇〜Ｙ₉´、´Ｙ₁₄〜Ｙ₁₇´の要素しかなく、解像度変更前の画像信号´Ｙ₀〜Ｙ₆´、´Ｙ₁₀〜Ｙ₁₃´、´Ｙ₁₈〜Ｙ₁₉´の要素が混合されることがないので、水平方向にキャラクタの滲みが生じることはない。もちろん、画像信号についても同様であり、キャラクタ信号の要素が混合されることはない。

次に、解像度が１２８０×７２０の信号を７２０×４８０の信号に変更する場合について説明する。この場合、制御部１０から与えられた水平方向の倍率信号は７２０／１２０８であり、倍率Ｎは、式１から「９」となり、また、倍率信号が示す値を切り上げた整数が「２」であることから、セレクタ５４は信号Ｑ１９の信号を選択して出力する。ところで、この場合の水平縮小フィルタを構成する各部におけるタイミングを示すタイミングチャートは、カウンタ５０及び減算回路５７に入力される倍率信号と、制御部１０からセレクタ５４に与えられる制御信号とが異なる点が、図４、図５、図６及び図７と異なっているだけであることから、図８、図９、図１０及び図１１のタイミングチャートを示すことにして、その詳細な説明を省略する。

図１１に示したように、解像度が１２８０×７２０の信号を７２０×４８０の信号に変更する場合も、同様に、キャラクタ信号については、´Ｙ₇´、´Ｙ₉´、´Ｙ₁₄´、´Ｙ₁₆´が出力されることになる。つまり、キャラクタに係る信号には、解像度変更前のキャラクタ信号´Ｙ₇〜Ｙ₉´、´Ｙ₁₄〜Ｙ₁₇´の要素しかなく、解像度変更前の画像信号´Ｙ₀〜Ｙ₆´、´Ｙ₁₀〜Ｙ₁₃´、´Ｙ₁₈〜Ｙ₁₉´の要素が混合されることがないので、水平方向にキャラクタの滲みが生じることはない。

次に、垂直縮小フィルタ１４ｃの構成について、その一例を示す図面を参照して説明する。図１２は垂直縮小フィルタの構成例を示すブロック図であり、図１３、図１４、図１５及び図１６は垂直縮小フィルタを構成する各部におけるタイミングを示すタイミングチャートである。

垂直縮小フィルタ１４ｃは、カウンタ７０、セレクタ７１，７２，７３，７４，７５、ＸＯＲ回路７６、減算回路７７、乗算回路７８，７９、加算回路８０、遅延回路（１クロック遅延用）８１，８２，８３、遅延回路（２クロック遅延用）８４、遅延回路（１クロック遅延用）８１，８２，８３、遅延回路（２クロック遅延用）８４、ラインメモリ（１クロック遅延用）８５，８６，８７、ラインメモリ（２クロック遅延用）８８を備えている。ここで、クロックとは垂直同期信号の周期、すなわち１ラインの遅延処理に相当するものである。

カウンタ７０には、クロック信号、水平同期信号、垂直同期信号及び倍率信号が入力される。垂直同期信号は、画像信号に重畳されている同期信号（水平同期信号及び垂直同期信号を含む）を分離し、さらに同期信号を水平同期信号と垂直同期信号とに分離したものであり、カウンタ７０の内部カウンタ値をリセットするために用いられる。また、水平同期信号はカウントアップのために用いられる。

カウンタ７０は、クロック信号Ｑ３１に同期して、内部カウンタ値Ｄ２を倍率Ｍ毎にインクリメントする。その場合、水平同期信号Ｑ３０はカウントアップのために用いられる。倍率Ｍは、制御部１０から与えられた倍率信号から算出されたものであり、入力された合成画像信号の垂直解像度Ｖ１、出力する合成画像信号の垂直解像度Ｖ２、カウンタ７０の基数２^Xを用いて、式２から算出することができる。以下、説明の簡略化のため、Ｖ１＝１０８０、Ｖ２＝４８０、Ｘ＝４の場合について説明することにする。つまり、この場合、倍率Ｍは「７」となる。なお、カウンタ７０のビット数Ｋは、水平縮小フィルタ１４ａと同様に、除算の基数２^Xのビット数Ｘに１ビットを付加したものであり、本例では、基数が１６（ビット数Ｘ＝４）、ビット数Ｋが５であるとする。

Ｍ＝（Ｖ２／Ｖ１：垂直方向の倍率）×２^X …（式２）

カウンタ７０は、内部カウンタ値Ｄ２のうちの最上位ビットの信号Ｑ３２を遅延回路８１及びＸＯＲ回路７６へ出力する。遅延回路８１は、入力された信号Ｑ３２を１クロック遅延させ、遅延させた信号Ｑ３３をＸＯＲ回路７６へ出力する。ＸＯＲ回路７６は、入力された信号Ｑ３２と信号Ｑ３３とを排他的論理和演算を行って信号Ｑ３４を生成して、遅延回路８４及びセレクタ７１へ出力する。遅延回路８４は、入力された信号Ｑ３４を２クロック遅延させ、遅延させた信号Ｑ３５をセレクタ７３及びセレクタ７５へ出力する。信号Ｑ３４がセレクタ７１における信号の選択タイミングを決定し、信号Ｑ３５がセレクタ７３，７５における信号の選択タイミングを決定する。

カウンタ７０は、内部カウンタ値Ｄ２のうちの下位の４ビットの信号Ｑ３６をセレクタ７１へ出力する。セレクタ７１は、信号Ｑ３４を制御信号とし、信号Ｑ３４が´１´である場合、信号Ｑ３６の信号を選択し、信号Ｑ３４が´０´である場合、ローレベルを選択し、信号Ｑ３７として減算回路７７及び遅延回路８３へ出力する。

減算回路７７には、上述した倍率信号が入力されており、倍率信号（ここでは「７」）から信号Ｑ３７を減算した信号Ｑ３８を遅延回路８２へ出力する。遅延回路８２は、入力された信号Ｑ３８を１クロック遅延させ、遅延させた信号Ｑ３９を乗算回路７８へ出力する。

セレクタ７２には、ラインメモリ１４ｂから読み出された信号Ｑ４０が入力されており、信号Ｑ４０のうちの識別情報のビットが´０´である場合、信号Ｑ４０の信号を選択し、´１´である場合、ローレベルを選択し、信号Ｑ４１として乗算回路７８へ出力する。乗算回路７８は、信号Ｑ４１と信号Ｑ３９と乗算し、乗算した信号Ｑ４２を加算回路８０へ出力する。

遅延回路８３は、入力された信号Ｑ３７を１クロック遅延させ、遅延させた信号Ｑ４３を乗算回路７９へ出力する。乗算回路７９は、信号Ｑ３９と信号Ｑ４３と乗算し、乗算した信号Ｑ４４をラインメモリ８５へ出力する。信号Ｑ４２及び信号Ｑ４４から分かるように、乗算回路７９には倍率信号に基づく係数が乗算され、乗算回路７８には、倍率信号に基づく係数の補数が乗算されることになり、乗算回路７９が本発明に係る第１乗算手段、乗算回路７８が本発明に係る第２乗算手段として機能する。

ラインメモリ８５は、入力された信号Ｑ４４を１クロック遅延させ、遅延させた信号Ｑ４５をセレクタ７３へ出力する。セレクタ７３には、後述する信号Ｑ４８がロウ側データとして入力されており、信号Ｑ３５が´１´である場合、信号Ｑ４５の信号を選択し、信号Ｑ３５が´０´である場合、信号Ｑ４８の信号を選択し、信号Ｑ４６として加算回路８０へ出力する。加算回路８０は、信号Ｑ４２と信号Ｑ４６と加算し、加算した信号Ｑ４７をラインメモリ８６へ出力する。ラインメモリ８６は、入力された信号Ｑ４７を１クロック遅延させ、遅延させた信号Ｑ４８をセレクタ７３及びセレクタ７５へ出力する。つまり、セレクタ７３、加算回路７０及びラインメモリ８６にて帰還ループを構成する。

ラインメモリ８８は、入力された信号Ｑ４０を２クロック遅延させ、遅延させた信号Ｑ４９をラインメモリ８７及びセレクタ７４へ出力する。ラインメモリ８７は、入力された信号Ｑ４９を１クロック遅延させ、遅延させた信号Ｑ５０をセレクタ７４へ出力する。セレクタ７４には、制御部１０から与えられた垂直方向の倍率信号が制御信号として入力されており、この倍率信号が示す値を切り上げた整数が「３」である場合、信号Ｑ５０の信号を選択し、「２」である場合、信号Ｑ４９の信号を選択し、信号Ｑ５１としてセレクタ７５へ出力する。つまり、倍率信号が示す値を切り上げた整数が「３」である場合はキャラクタ信号の遅延量が３クロック、「２」である場合はキャラクタ信号の遅延量が２クロックとなるように、キャラクタ信号の遅延量を倍率に応じて変更する。本例では、整数が「３」であることから、セレクタ７４は信号Ｑ５０の信号を選択して出力する。

セレクタ７５は、信号Ｑ５１に付加されている識別情報を制御信号として、識別信号が´１´である場合、信号Ｑ５１の信号を選択し、識別信号が´０´である場合、信号Ｑ４８の信号を選択し、信号Ｑ５２として外部（デュアルポートメモリ１４ｄ）へ出力する。このようにして、信号Ｑ５２が出力信号として、信号Ｑ３５が有効判別信号として出力される。

出力信号（信号Ｑ５２）のうち、有効判別信号（信号Ｑ３５）でサンプリングしてデュアルポートメモリ１４ｄに格納することで、垂直方向の縮小処理が完了する。なお、ハイビジョン信号のサンプリング周波数は７４．２５ＭＨz、ＮＴＳＣ／ＰＡＬのサンプリング周波数は１３．５ＭＨｚであることから、デュアルポートメモリ１４ｄに格納する場合には７４．２５ＮＨｚのクロック周波数で書き込み、読み出す場合には１３．５ＭＨｚのクロック周波数で読み出す。

以上のようにすれば、キャラクタ信号については、´Ｌ₇´、´Ｌ₉´、´Ｌ₁₆´が出力されることになる。つまり、キャラクタに係る信号には、解像度変更前のキャラクタ信号´Ｌ₇〜Ｌ₉´、´Ｌ₁₄〜Ｌ₁₇´の要素しかなく、解像度変更前の画像信号´Ｌ₀〜Ｌ₆´、´Ｌ₁₀〜Ｌ₁₃´、´Ｌ₁₈〜Ｌ₁₉´の要素は混合されていないことから、垂直方向にもキャラクタの滲みが生じることはない。したがって、本例のように画像サイズを縮小した場合であっても、縮小した画像のキャラクタが、周辺の画像の影響を受けて、滲んでしうことはなく、画像を表示した場合に利用者に確実にキャラクタを判別させることができる。

なお、実施の形態では、セレクタ５２，７２にて画像信号をキャラクタ信号から分離して、画像信号の各画素及び該画素の周辺画素に基づいて各画素を再構成する平滑処理を行うようにし、キャラクタ信号については、いわゆる間引きによって各画素を再構成するようにしたが、キャラクタ信号についても、平滑処理を行うようにしてもよい。また、合成画像信号を縮小する場合について説明したが、合成画像信号を拡大する場合に適用できることはいうまでもない。

さらに、本発明に係る信号処理装置及び画像出力装置については、チューナ装置、テレビ装置、再生装置、録画装置などの機器に適用でき、異なる解像度の画像信号を複数の表示装置へ出力して同時表示することができる。

本発明に係る画像出力装置の概略構成を示すブロック図である。キャラクタ信号合成部にて生成される画像信号を説明するための説明図である。水平縮小フィルタの構成例を示すブロック図である。水平縮小フィルタを構成する各部におけるタイミングを示すタイミングチャートである。水平縮小フィルタを構成する各部におけるタイミングを示すタイミングチャートである。水平縮小フィルタを構成する各部におけるタイミングを示すタイミングチャートである。水平縮小フィルタを構成する各部におけるタイミングを示すタイミングチャートである。水平縮小フィルタを構成する各部における他のタイミングを示すタイミングチャートである。水平縮小フィルタを構成する各部における他のタイミングを示すタイミングチャートである。水平縮小フィルタを構成する各部における他のタイミングを示すタイミングチャートである。水平縮小フィルタを構成する各部における他のタイミングを示すタイミングチャートである。垂直縮小フィルタの構成例を示すブロック図である。垂直縮小フィルタを構成する各部におけるタイミングを示すタイミングチャートである。垂直縮小フィルタを構成する各部におけるタイミングを示すタイミングチャートである。垂直縮小フィルタを構成する各部におけるタイミングを示すタイミングチャートである。垂直縮小フィルタを構成する各部におけるタイミングを示すタイミングチャートである。

符号の説明

１画像出力装置
１ａ第１出力部
１ｂ第２出力部
１０制御部
１１入力部
１２キャラクタ信号生成部
１３キャラクタ信号合成部
１３ａ，１３ｂ出力部
１４解像度変更部
１４ａ水平縮小フィルタ
１４ｂラインメモリ
１４ｃ垂直縮小フィルタ
１４ｄデュアルポートメモリ
５０，７０カウンタ
５１，５２，５３，５４，５５，７１，７２，７３，７４，７５セレクタ
５６，７６排他的論理和回路（ＸＯＲ回路）
５７，７７減算回路
５８，５９，７８，７９乗算回路
６０，８０加算回路
６１，６２，６３，６４，６５，６６，８１，８２，８３遅延回路（１クロック遅延用）
６７，６８，８４遅延回路（２クロック遅延用）
８５，８６，８７ラインメモリ（１クロック遅延用）
８８ラインメモリ（２クロック遅延用）
９１ＨＤＴＶ
９２ＳＤＴＶ

Claims

第１画像信号と第２画像信号とが合成された合成画像信号の解像度を変更する信号処理装置において、
第１画像信号の有無に基づいて、前記合成画像信号を、第１画像信号の成分を含む第３画像信号と、第１画像信号の成分を含まない第４画像信号とに分離する分離手段と、
分離された第３画像信号及び第４画像信号に対して解像度を変更する解像度変更手段と、
解像度が変更された第３画像信号と第４画像信号とを合成する合成手段と
を備えており、
前記解像度変更手段が、
第４画像信号を２系統に分離する手段と、
一方の第４画像信号に係数を乗算する第１乗算手段と、
他方の第４画像信号に前記係数の補数を乗算する第２乗算手段と、
第２乗算手段によって乗算された第４画像信号を遅延する遅延手段と、
第１乗算手段によって乗算された第４画像信号と前記遅延手段によって遅延された第４画像信号とを加算する加算手段と
を備えることを特徴とする信号処理装置。
第１画像信号が含まれているか否かを識別する識別情報が付加されており、第１画像信号と第２画像信号とが合成された合成画像信号の解像度を変更する信号処理装置であって、
前記識別情報に基づいて、前記合成画像信号を、第１画像信号の成分を含む第３画像信号と、第１画像信号の成分を含まない第４画像信号とに分離する分離手段と、
分離された第３画像信号及び第４画像信号に対して解像度を変更する解像度変更手段と、
解像度が変更された第３画像信号と第４画像信号とを前記識別情報に基づいて合成する合成手段と
を備えており、
前記解像度変更手段が、
第４画像信号を２系統に分離する手段と、
一方の第４画像信号に係数を乗算する第１乗算手段と、
他方の第４画像信号に前記係数の補数を乗算する第２乗算手段と、
第２乗算手段によって乗算された第４画像信号を遅延する遅延手段と、
第１乗算手段によって乗算された第４画像信号と前記遅延手段によって遅延された第４画像信号とを加算する加算手段と
を備えることを特徴とする信号処理装置。
第１画像信号と第２画像信号とが合成された合成画像信号の解像度を変更する信号処理装置において、
第１画像信号の有無に基づいて、第１画像信号が含まれているか否かを識別する識別情報を前記合成画像信号に付加する情報付加手段と、
前記識別情報に基づいて、前記合成画像信号を、第１画像信号の成分を含む第３画像信号と、第１画像信号の成分を含まない第４画像信号とに分離する分離手段と、
分離された第３画像信号及び第４画像信号に対して解像度を変更する解像度変更手段と、
解像度が変更された第３画像信号と第４画像信号とを前記識別情報に基づいて合成する合成手段と
を備えており、
前記解像度変更手段が、
第４画像信号を２系統に分離する手段と、
一方の第４画像信号に係数を乗算する第１乗算手段と、
他方の第４画像信号に前記係数の補数を乗算する第２乗算手段と、
第２乗算手段によって乗算された第４画像信号を遅延する遅延手段と、
第１乗算手段によって乗算された第４画像信号と前記遅延手段によって遅延された第４画像信号とを加算する加算手段と
を備えることを特徴とする信号処理装置。
前記解像度変更手段が、
第４画像信号の解像度変更によって生じた遅延量に応じて、第３画像信号を遅延させる遅延手段を備えること
を特徴とする請求項１乃至請求項３のいずれか１つに記載の信号処理装置。
前記解像度の変更率を受け付ける手段と、
受け付けた変更率に応じて前記係数を算出する算出手段と
を備えることを特徴とする請求項１乃至請求項４のいずれか１つに記載の信号処理装置。
第１画像信号及び第２画像信号を合成した第１解像度の第１合成画像信号を第１解像度と異なる第２解像度の第２合成画像信号に変更して、第１合成画像信号及び第２合成画像信号を出力する画像出力装置において、
前記第１合成画像信号を出力する第１出力部と、
請求項１乃至請求項５のいずれか１つに記載の信号処理装置と、
該信号処理装置によって第２解像度に変更された第２合成画像信号を出力する第２出力部と
を備えることを特徴とする画像出力装置。