JP4176482B2 - 電子装置における電力増幅器の入力側インピーダンス整合用の回路及び方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、一般的に、電子装置における電力増幅器の入力側インピーダンス整合用の回路及び方法に関する。具体的には、本発明は、この電力増幅器の入力部においてインピーダンスを合成するインピーダンス変換ネットワークに関する。
【０００２】
【従来の技術】
高周波（ＲＦ）回路設計の領域では、ＲＦ回路の負荷終端及びソース（源）終端においてインピーダンス整合を実現するニーズが高い。インピーダンス整合の実現に失敗すると、不整合（アンマッチ）にされたインピーダンスが音質を実質的に低減させ得る（例えば、オーディオ，ワイヤレス通信などの）電子機器の設計において特に問題となる。このようなインピーダンス整合（マッチング）は、負荷終端のインピーダンスと、ソース終端のインピーダンスのどちらも互いを整合させるように変換することによって、一般に実現されている。
【０００３】
今日まで、ＲＦ回路における変換を実現するために、種々の変換ネットワークが実現されてきた。通常、このようなシステムは、伝送ラインと共にキャパシタ、インダクタ及び抵抗を利用して、その意図される整合を実現する。上記システムのある例は、インダクタ「Ｌ」及びキャパシタ「Ｃ」を有するＬＣ整合である。しかしながら、電力増幅器の入力側整合に用いられたとき、このＬＣ整合は、低下された信号スイング（すなわち、信号ソースにおける信号電圧に対する増幅器の入力部における信号電圧の低減された比率）を概してもたらす。
【０００４】
この信号スイング低下の問題を克服するために、幾つかの回路は、所要の入力インピーダンスを実現するとともにサイズを縮小するために、追加の入力段のプリドライバを伴って設計されている。このことは、十分な入力駆動信号が重要であるＣＭＯＳベースの回路によくある事例である。しかしながら、追加の段を使用するということは更なる段間整合を意味し、これは設計の信頼性及びサイクルタイムに影響を及ぼす。
【０００５】
【発明が解決しようとする課題】
前述を考慮すると、（例えば、電子装置において実現される）ＲＦ回路の電力増幅器の入力側インピーダンスの改善された回路及び方法に対するニーズが存在する。それに加えて、このような回路が、増幅器の入力部におけるソース側インピーダンスを合成するインピーダンス変換ネットワークを含むニーズも存在する。また、上記回路及び方法が（例えばプリドライバなど）追加の段を必要とすることなく信号スイングを増大させるニーズも存在する。
【０００６】
本発明は、電子装置における電力増幅器の入力側インピーダンス整合用の回路及び方法を提供することによって、既存のシステムの欠点を克服する。具体的には、本発明は、上記電力増幅器の入力側におけるソース側インピーダンスを合成するインダクタと直列に負抵抗を有するインピーダンス変換ネットワークを含む。
【０００７】
【課題を解決するための手段】
本発明の第１の態様によると、電子装置における電力増幅器の入力側インピーダンス整合用の回路が提供される。この回路は、
（１）予め決定されるインピーダンスをもつ信号を供給するソースと、
（２）上記ソースと並列に接続され、インダクタと直列に負抵抗を有するとともに、電力増幅器の入力部において予め決定されたインピーダンスを合成するインピーダンス変換ネットワークとを有する。
【０００８】
本発明の第２の態様によると、電子装置における電力増幅器の入力側インピーダンス整合用の回路が提供される。この回路は、
（１）予め決定されるインピーダンスをもつ信号を供給するソースと、
（２）上記ソースと並列に接続され、インダクタと直列に負抵抗を有するインピーダンス変換ネットワークとを有し、
（３）上記負抵抗の値が、電力増幅器の入力部における予め決定されたインピーダンスを合成するように選択され、上記インダクタが、所要の動作周波数において上記装置のキャパシタンスと等価なリアクタンスをもつ回路である。
【０００９】
本発明の第３の態様によると、電子装置における電力増幅器の入力部においてインピーダンスを整合する方法が提供される。この方法は、
（１）予め決定されたインピーダンスをもつ信号をソースから供給するステップと、
（２）インダクタと直列に負抵抗を有するインピーダンス変換ネットワークを、上記ソースと並列に接続するステップと、
（３）予め決定されたインピーダンスが、電力増幅器の入力部において合成されるように、上記負抵抗の値を選択するステップとを有する。
【００１０】
したがって、本発明は、電子装置における電力増幅器の入力側インピーダンス整合用の回路及び方法を提供する。本発明は、インピーダンス不整合及び信号スイング低下に関連する問題を軽減する。
【００１１】
【発明の実施の形態】
本発明のこれら及び他の特徴及び利点は、添付図面と共に本発明の様々な態様の以下の詳細な説明からより容易に理解されるであろう。
【００１２】
本発明の図面が必ずしも一律の縮尺に従っていないことに留意されたい。図面は単に概略図であり、本発明の特定のパラメータを描くようには意図されていない。図面は、単に本発明の典型的な実施の形態を図示するように意図されるのみであり、従って、本発明の実施の態様を限定するものとして考えられるべきではない。図面において、類似の符号は類似の構成要素を示す。
【００１３】
図１を参照すると、ＬＣ整合１２を備える回路１０が示されている。回路１０は、好ましくは（例えばオーディオ機器などの）電子装置用の高周波（ＲＦ）回路であるとともに、一般に、信号ソース１６と、抵抗１８と、電力増幅器２０と、負荷抵抗２２と、グランド２４とを含む。ＬＣ整合１２は、一般に、インダクタ１４と、キャパシタ１６とを含む。回路１０はＲＦ回路であるものとして説明されるけれども、他の回路タイプが実現されることも可能であることが理解されるべきである。更に、示された構成部品が限定されるものとして意図されず、回路１０は、追加の抵抗、キャパシタ、及び電力増幅器などを含み得ることが理解されるべきである。
【００１４】
上述されたように、ソース側インピーダンスＺｘ２６が、入力（負荷）側（すなわち、電力増幅器２０の入力部１９における）インピーダンスＺｙ２８と整合されることが重要である。例えば、ソース側インピーダンスＺｘ２６が５０オームである場合、入力側インピーダンスＺｙ２８も約５０オームであるべきである。インピーダンスの整合に失敗すると、上記回路の標準以下の性能を招く可能性がある。ＬＣ整合１２は、入力側インピーダンスＺｙ２８をソース側インピーダンス２６に整合させるための機能を果たす。しかしながら、ＬＣ整合１２を実現する際に、信号スイング（すなわち、ソース部の信号電圧Ｖｓ３０に対する入力部の信号電圧Ｖｉ３２の比率）が低下される。図示されたＬＣ整合１２を利用する通常の回路において、０．５未満の信号スイングが得られることが多い。
【００１５】
とりわけ、回路１０が入力インピーダンスＺｙ２８をソースインピーダンスＺｘ２６に変換する場合、ポイントＸの電圧１７がソース電圧Ｖｓ３０の約半分（０．５）になるだろう。また、ＬＣネットワークがロスレスであるとともに、入力インピーダンスＺｙ２８の大きさが、抵抗１８よりも小さくなる可能性が最も高いので、入力電圧Ｖｉ３２は、電力増幅器２０の駆動ノードにおいて低減された電圧スイングをもたらすポイントＸの電圧１７より更に低くなるだろう（電力節約）。
【００１６】
本明細書で用いられるように、入力側は、電力増幅器の入力部を示すものとして意図されている。しかしながら、他の用語が使用され得ることを理解されたい。例えば、入力部は、電力増幅器のトランジスタ（図示略）のゲート/ベース又は負荷側として呼ばれることも可能である。
【００１７】
信号スイング低下に関連する問題を是正するために、（図２に示されるような）増幅器２０の入力部における信号電圧を駆動するように、１つ又は複数のプリドライバ３１が回路１０に加えられることが可能である。しかしながら、上述されたように、プリドライバ３１のような追加の段の使用は、追加の段間（すなわち、プリドライバ３１と電力増幅器２０との間の）整合を暗示する。このような段間整合によって、回路設計のサイクルタイム及び信頼性が影響を及ぼされる。更に、図２に示されるもののような３段設計は、２段設計と比較して発振しやすい。
【００１８】
図３を参照すると、本発明によるインピーダンス変換ネットワーク５０が示されている。インピーダンス変換ネットワーク５０は、一般に、インダクタ５４と直列に負抵抗５２を有する。図３に示されるもののような負抵抗は当業者に良く知られている。一般的に、負抵抗とは、電流の増大が動作範囲にわたる電圧の減少によって伴われる場合の抵抗である。インダクタ５４は、好ましくは、ボンディングワイヤのインダクタである。
【００１９】
ほとんどの場合、電力増幅器の入力側におけるインピーダンスは、キャパシタンス−ｊｘｃ７０を備えるキャパシタ５８と直列に値Ｒ６８をもつ抵抗５６としてモデリングされることができる。以下により詳細に説明されるように、インピーダンス変換ネットワーク５０は、ソース側インピーダンスを「合成する」ことによって入力側インピーダンスと整合させる。このことは、通常（以下により詳細に説明される）負抵抗５２に関して適切な値Ｒ１ ６４を選択するとともに、所要の動作周波数において電子装置のキャパシタンス５８と等価なインダクタのリアクタンス６６をそれから設定することによって実現される。この技法を使用すれば、ノードＡ６０及びノードＢ６２の両端の任意のインピーダンスが合成されることができる。
【数１】

ここで、ＭＡＧ［Ｚｅｆｆ］は、入力側（すなわち、ノードA６０及びB６２の両端）で合成された実効インピーダンスの大きさであり、Ｒ１は負抵抗６４の値であり、Ｒは抵抗６８の値であり、Ｘは所要の動作周波数における電子装置のキャパシタンス７０である。
【数２】

ここで、Ｒｅ［Ｚｅｆｆ］は、上記変換によりもたらされたインピーダンスの実部である。
【００２０】
それによって、ここで５０オームの実効インピーダンスＭＡＧ［Ｚｅｆｆ］が望まれ、ソース側インピーダンスは６−ｊ５に等しく、Ｒは６．０に等しく、Ｘは５．０に等しい。これら値を数式１に代入することによって、Ｒ１（すなわち負抵抗）の値が決定されることができる。具体的には、この数式は以下のように示される。
【数３】

これにより負抵抗６２に関して約−７．４オームのＲ１の値がもたらされる。
【００２１】
同様にして、数式２のもとで、上記変換により約１３．８オームの実部が以下のようにもたらされる。
【数４】

使用された値は、単に説明の目的のためのみであり、他の値が代わりに使用され得ることが認識されるべきである。例えば、５０オーム以外の合成インピーダンスが選択されることも可能であり、Ｒ及びＸの各値が異なっていてもよい。５０オーム、６．０、及び５．０の値は、本明細書で単に変換を説明するために使用されている。
【００２２】
図４を参照すると、回路７１の信号ソース７２と並列にインピーダンス変換ネットワーク５０が示されている。回路７１は、好ましくは（例えば、オーディオ、ワイヤレス通信など）電子装置のＲＦ回路である。しかしながら、インピーダンス変換ネットワーク５０が、他の回路タイプに実現されることもできることを理解されたい。図示されたように、回路７１は、抵抗７４と、電力増幅器７６と、負荷抵抗７８と、グランド８０とを有する。インピーダンス変換ネットワーク５０は、上記に説明された数式に従い、入力（負荷）側Ｚｙ８４（すなわち、電力増幅器７６の入力部７５）において、ソース側インピーダンスＺｘ８２を合成することによりインピーダンスを整合させるだろう。
【００２３】
この場合、図５を参照すると、負抵抗，Ｒ１（オーム）１０２対インピーダンス，抵抗（オーム）１０４のグラフ１００が図示されている。図示されるように、グラフ１００は、合成インピーダンス（ＭＡＧ［Ｚｅｆｆ］）曲線１０６と、実部（Ｒｅ［Ｚｅｆｆ］）曲線１０８とを含む。これら曲線は、上記値の６．０（Ｒ）及び５．０（Ｘ）を上記数式１及び２に代入するとともに、Ｒ１の値を選択することによって描かれている。したがって、例えば、−７．４オームの負抵抗５２の値を選択することによって、約５０オームの合成インピーダンス（ポイント１１０）と、約１３．８オームの実部（ポイント１１２）とが実現されることがわかり得る。ただし、上述したように、Ｒ及びＸの他の値が選択されることもできたことが評価されるべきである。Ｒ及びＸの正確な値は、インピーダンス変換ネットワーク５０が実現されている特定の回路に依存している。
【００２４】
Ｒ１について異なる値を選択することにより、合成インピーダンス及び実インピーダンスが変化するだろう。例えば、Ｒ１について−８．０オームのより低い値を選択することによって、約３６．８オームの合成インピーダンス（ポイント１１４）と、約１１．５オームの実インピーダンス（ポイント１１６）とが得られる。このように、Ｒ１はインピーダンスに比例している。具体的には、負抵抗の値を低減することによって、合成インピーダンス及び実インピーダンスの対応する各値も低減される。
【００２５】
入力側においてソース側インピーダンスを合成することに加えて、本発明のインダクタ変換ネットワークも信号スイング（すなわち、ソース部の信号電圧に対する入力部の信号電圧の比率）を増大させる。具体的には、負抵抗Ｒ１について特定の値を選択することによって、負抵抗の対応する位相も影響を及ぼされる。このようにして位相を変えることによって、信号スイングが操作され得る。この位相は以下の数式により決定される。
【数５】

したがって、−７．４オームの負抵抗Ｒ１の値、６．０のＲの値、及び５．０のＸの値について、この数式は以下のように示される。
【数６】

これにより、約−１．２９ラジアンの位相がもたらされる。この値をＰｉで正規化することにより、この位相は約−０．４１ラジアンになる。この値を用いて、信号スイングが決定され得る。具体的には、信号スイングは以下の数式から得られる。
【数７】

上記で得られた正規化された位相Φの−０．４１ラジアンを代入することによって、またＶｉ／Ｖｓについて数式４を解くことによって、信号スイングが決定され得る。具体的には、数式は以下のように示される。
【数８】

これにより０．６２の信号スイングがもたらされる。図１に示されるもののような先行技術の実施の形態において、信号スイングは概して０．５未満であった。
【００２６】
図６は、（ラジアンの、Ｐｉで正規化された）Ｚｅｆｆの位相２０２対Ｍａｇ（Ｖｉ）／Ｍａｇ（Ｖｓ）２０４（すなわち信号スイング）のグラフ２００を示している。上述されたように、５０オームの合成インピーダンスと、Ｒ１について対応する値である−７．４オームとに関して、位相Φは（Ｐｉで正規化された）約−０．４１ラジアンであるものとして決定された。グラフ２００に示されるように、この位相は、約０．６２の対応する信号スイング（ポイント２０８）をもたらす。同様にして、１００オームの合成インピーダンスと、約−０．４１ラジアンの位相Φとに関して、約０．８の信号スイングが得られる（ポイント２０６）。更に、２５オームの合成インピーダンスと、約−０．４１ラジアンの同じ位相Φとに関して、信号スイングは約０．４である（ポイント２１０）。
【００２７】
上述されたように、Ｒ１は合成インピーダンスに比例しているが、位相Φに逆比例している。具体的には、Ｒ１の値が増大するのにつれて、合成インピーダンスが増大する一方で、位相Φは減少する。例えば、Ｒ１が−８．０オームであるものとして選択された場合、合成インピーダンスは、約３６．８オームになり、正規化された位相Φは約−０．３９９ラジアンになるだろう。逆に言えば、Ｒ１が−７．４オームの場合、合成インピーダンスは約５０オームになり、正規化された位相Φは約−０．４１０ラジアンになるだろう。それによって、Ｒ１の値が増大するのにつれて、位相Φは減少し、（図６に示されるように）このことが信号スイングを増大させる原因になる。したがって、より高いインピーダンス及び信号スイングが望ましい場合、Ｒ１のより高い値が選択されるべきである。好ましくは、位相Φは−９０°と９０°との間、又は（Ｐｉで正規化されたように）−０．５ラジアンから０．５ラジアンの間にあるべきである。
【００２８】
図７を参照すると、方法のフローチャート３００が示されている。この方法３００の第１のステップ３０２はソースから信号を供給するステップであり、ここで供給された信号が予め決定されたインピーダンスをもつ。第２のステップ３０４は、ソースと並列にインピーダンス変換ネットワークを接続させるステップであり、このネットワークがインダクタと直列に負抵抗を有する。方法３００の第３のステップ３０６は、予め決定されたインピーダンスが電力増幅器の入力部において合成されるように負抵抗について値を選択するステップである。
【００２９】
本発明の好ましい実施の形態の前述の例証は、例証及び説明の目的で示されている。開示された精密な形式について本発明を限定し、又は網羅するものとしては意図されておらず、多くの変形例及び変更例が可能であることは明らかである。当業者にとって明白であり得るこのような変形例及び変更例は、添付する請求項により規定されるものとして、本発明の見地内に含まれている。
【図面の簡単な説明】
【図１】回路のＬＣ整合を図示する。
【図２】プリドライバを備える電力増幅器を図示する。
【図３】本発明によるインピーダンス変換ネットワークを図示する。
【図４】図３のインピーダンス変換ネットワークをもつ回路を図示する。
【図５】本発明による回路のインピーダンス対負抵抗のグラフを図示する。
【図６】本発明による回路の信号スイング対インピーダンスの位相のグラフを図示する。
【図７】本発明による方法フローチャートを図示する。

Claims (13)

1. 電子装置における電力増幅器の入力側に設けられたインピーダンス整合用の回路であって、
   予め決定されたインピーダンスをもつ信号を供給するソースと、
   前記ソースと並列に接続され、インダクタと直列に負抵抗を有し、かつ、前記電力増幅器の入力インピーダンスの抵抗部分を補償することにより前記電力増幅器の入力部において前記予め決定されたインピーダンスを合成するインピーダンス変換ネットワークとを有すると共に、
   前記インダクタは、所望の動作周波数で、前記電力増幅器のキャパシタンスと等価なリアクタンスを備えることを特徴とするインピーダンス整合回路。
2. 前記インダクタが、ボンディングワイヤのインダクタである請求項１に記載のインピーダンス整合回路。
3. 前記負抵抗の値が、前記電力増幅器の入力部で前記予め決定されたインピーダンスを合成するように選択される請求項１または２の何れかに記載のインピーダンス整合回路。
4. 前記負抵抗の値が、約−７．４オームである請求項１ないし３の何れかに記載のインピーダンス整合回路。
5. 前記予め決定されたインピーダンスが、約５０オームである請求項１ないし４の何れかに記載のインピーダンス整合回路。
6. 前記合成インピーダンスの正規化された位相が、約−０．５ラジアンないし０．５ラジアンである請求項１ないし５の何れかに記載のインピーダンス整合回路。
7. 前記正規化された位相が、約−０．４ラジアンである請求項６に記載のインピーダンス整合回路。
8. 前記ソースにおける信号電圧に対する前記電力増幅器の入力部における信号電圧の比率が、約０．６２である請求項１ないし７の何れかに記載のインピーダンス整合回路。
9. 電子装置における電力増幅器の入力部においてインピーダンスを整合する方法であって、
   予め決定されたインピーダンスをもつ信号をソースから供給するステップと、
   インダクタと直列に負抵抗を有するインピーダンス変換ネットワークを前記ソースと並列に接続するステップと、
   前記電力増幅器の入力インピーダンスの抵抗部分を補償することにより、前記予め決定されたインピーダンスが前記電力増幅器の前記入力部において合成されるように、前記負抵抗の値を選択するステップと、
   所望の動作周波数において前記装置のキャパシタンスと等価な前記インダクタのリアクタンスを設定するステップと、
   を有することを特徴とするインピーダンス整合方法。
10. 前記選択するステップが、前記負抵抗に関して−７．４オームの値を選択する請求項９に記載のインピーダンス整合方法。
11. 前記予め決定されたインピーダンスが、約５０オームである請求項９または１０に記載のインピーダンス整合方法。
12. 前記合成インピーダンスの正規化された位相が、約−０．４ラジアンである請求項９ないし１１の何れかに記載のインピーダンス整合方法。
13. 前記ソースの信号電圧に対する前記入力部の信号電圧の比率が、約０．６２である請求項９ないし１２の何れかに記載のインピーダンス整合方法

Images