JP4181916B2

JP4181916B2 - Variable gain circuit

Info

Publication number: JP4181916B2
Application number: JP2003122517A
Authority: JP
Inventors: 正史上; 竜麿堀; 浩小林
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2003-04-25
Filing date: 2003-04-25
Publication date: 2008-11-19
Anticipated expiration: 2023-04-25
Also published as: JP2004328516A

Description

【０００１】
【発明の属する技術分野】
本発明は可変利得回路に関し、特に、出力段に差動増幅器を用いた可変利得回路に関する。
【０００２】
【従来の技術】
従来より、高周波アンプ等においては可変利得回路が数多く用いられている。可変利得回路は、アンプの利得を可変とするために用いられる回路であり、アンプとともにこれを用いることによって自動利得制御回路や自動レベル制御回路を構成することができる。
【０００３】
図１１は、従来の可変利得回路の回路図である。
【０００４】
図１１に示す可変利得回路は、並列に設けられた２つの差動増幅器１０−１，１０−２からなり、差動増幅器１０−１に含まれる入力端子１と差動増幅器１０−２に含まれる入力端子２との間に与えられた入力電圧Ｖｉｎを増幅又は減衰して出力電圧Ｖｏｕｔを生成し、差動増幅器１０−１に含まれる出力端子３と差動増幅器１０−２に含まれる出力端子４との間に供給する回路である。本明細書においては、簡単のため「増幅又は減衰」をまとめて「増幅」と呼ぶ。
【０００５】
差動増幅器１０−１は、エミッタが共通接続されたＮＰＮ型のバイポーラトランジスタ（以下、単に「トランジスタ」と言う）Ｑ１，Ｑ２と、トランジスタＱ１，Ｑ２の共通エミッタ接続点と接地電位ＧＮＤとの間に直列接続されたトランジスタＱ５及び定電流源１１と、トランジスタＱ２のコレクタと電源電位Ｖｃｃとの間に設けられた抵抗ＲＣ１とを備えている。トランジスタＱ１のコレクタは電源電位Ｖｃｃに直列接続されている。同様に、差動増幅器１０−２は、エミッタが共通接続されたトランジスタＱ３，Ｑ４と、トランジスタＱ３，Ｑ４の共通エミッタ接続点と接地電位ＧＮＤとの間に直列接続されたトランジスタＱ６及び定電流源１２と、トランジスタＱ３のコレクタと電源電位Ｖｃｃとの間に設けられた抵抗ＲＣ２とを備えている。トランジスタＱ４のコレクタは電源電位Ｖｃｃに直列接続されている。さらに、トランジスタＱ５のエミッタとトランジスタＱ６のエミッタとの間には抵抗ＲＥが設けられている。定電流源１１と定電流源１２は互いに同じ量の定電流Ｉｅを流す回路であり、抵抗ＲＣ１と抵抗ＲＣ２の抵抗値は互いに等しく設定されている。
【０００６】
このような構成において、トランジスタＱ５のベースは一方の入力端子１を構成し、トランジスタＱ６のベースは他方の入力端子２を構成している。また、トランジスタＱ２と抵抗ＲＣ１との接続点（トランジスタＱ２のコレクタ）は出力端子３を構成し、トランジスタＱ３と抵抗ＲＣ２との接続点（トランジスタＱ３のコレクタ）は出力端子４を構成している。さらに、トランジスタＱ２のベースとトランジスタＱ３のベースは短絡されて一方の制御端子５を構成しており、トランジスタＱ１のベースとトランジスタＱ４のベースは短絡されて他方の制御端子６を構成している。これら制御端子５，６間に供給される制御電圧Ｖｃｔｒｌは、図１１に示す可変利得回路の電圧利得（Ｖｏｕｔ／Ｖｉｎ）を調整するために用いられる。
【０００７】
次に、図１１に示す従来の可変利得回路の動作について説明する。
【０００８】
まず、一対の入力端子１，２間に入力電圧Ｖｉｎが与えられると、トランジスタＱ５，Ｑ６によってこれが電流値に変換される。つまり、定電流源１１，１２が流す電流は互いに等しいことから（いずれもＩｅ）、入力電圧ＶｉｎがゼロであればトランジスタＱ５を流れる電流Ｉ５とトランジスタＱ６を流れる電流Ｉ６との関係は、
Ｉ５＝Ｉ６＝Ｉｅ
となり、差動増幅器１０−１，１０−２のエミッタ電流は互いに一致する。このため、入力電圧ＶｉｎがゼロであればトランジスタＱ２のコレクタ電流Ｉ２とトランジスタＱ３のコレクタ電流Ｉ３は一致し、その結果、出力電圧Ｖｏｕｔもゼロとなる。
【０００９】
一方、入力電圧Ｖｉｎが正の値（入力端子１の電位の方が高い場合）であれば、
Ｉ５＞Ｉ６
となり、逆に、入力電圧Ｖｉｎが負の値（入力端子２の電位の方が高い場合）であれば、
Ｉ５＜Ｉ６
となるので、差動増幅器１０−１のエミッタ電流と差動増幅器１０−２のエミッタ電流との間には、入力電圧Ｖｉｎのレベルに応じたアンバランスが生じる。このため、入力電圧Ｖｉｎが正の値であれば、
Ｉ２＞Ｉ３
となるので、出力電圧Ｖｏｕｔは負の値（出力端子４の電位の方が高い状態）となり、逆に、入力電圧Ｖｉｎが負の値であれば、
Ｉ２＜Ｉ３
となるので、出力電圧Ｖｏｕｔは正の値（出力端子３の電位の方が高い状態）となる。
【００１０】
このようにして、図１１に示す可変利得回路は、入力電圧Ｖｉｎを増幅し出力電圧Ｖｏｕｔを生成することができる。
【００１１】
そして、電圧利得（Ｖｏｕｔ／Ｖｉｎ）を調整する場合、一対の制御端子５，６間に与えられる制御電圧Ｖｃｔｒｌを変化させればよい。具体的には、制御電圧Ｖｃｔｒｌを高くすればするほど（制御端子５の電位の方が高いほど）、トランジスタＱ２，Ｑ３に流れる電流が増えることから電圧利得が増大し、制御電圧Ｖｃｔｒｌを低くすればするほど（制御端子６の電位の方が高いほど）、トランジスタＱ２，Ｑ３に流れる電流が減ることから電圧利得が減少する。
【００１２】
制御電圧Ｖｃｔｒｌによる電圧利得の調整について、より具体的に説明する。まず、差動増幅器１０−１に含まれるトランジスタＱ２を流れる電流Ｉ２は、
【００１３】
【数１】

で表され、差動増幅器１０−２に含まれるトランジスタＱ３を流れる電流Ｉ３は、
【００１４】
【数２】

で表される。ここで、Ｖｔは熱電圧でｋＴ／ｑに等しく、ｋはボルツマン定数、Ｔは絶対温度、ｑは素電荷である。したがって、出力電圧Ｖｏｕｔは、
【００１５】
【数３】

となり、
Ｒｃ２＝Ｒｃ１
とすれば、
【００１６】
【数４】

となる。ここで、
Ｉ６−Ｉ５＝−２Ｖｉｎ／ＲＥ
であるから、出力電圧Ｖｏｕｔは、
【００１７】
【数５】

で表されることになる。このように、制御電圧Ｖｃｔｒｌにより電圧利得を調整可能であることが分かる。
【００１８】
【特許文献１】
特公平６−２８３２５号公報
【発明が解決しようとする課題】
しかしながら、従来の可変利得回路を構成する差動増幅器１０−１（１０−２）では、抵抗ＲＣ１（ＲＣ２）、トランジスタＱ２（Ｑ３）、トランジスタＱ５（Ｑ６）及び定電流源１１（１２）が電源電位Ｖｃｃと接地電位ＧＮＤとの間に直列接続されており、通常の差動増幅器にトランジスタＱ５（Ｑ６）が直列に付加された構成を有している。その結果、必要となる電源電位Ｖｃｃがトランジスタ１段分高くならざるを得ないので、消費電力が増大したり、ダイナミックレンジが狭くなるという問題があった。
【００１９】
したがって、本発明の目的は、より低い電源電位Ｖｃｃによって動作可能な可変利得回路を提供することである。
【００２０】
【課題を解決するための手段】
本発明による可変利得回路は、入力信号と制御信号とを合成する１段目回路と、前記１段目回路の後段に設けられ出力信号を生成する２段目回路とを含み、前記２段目回路は、それぞれ一対の入力端子を有する第１及び第２の差動回路を含み、前記１段目回路は、前記第１の差動回路の入力端子間及び前記第２の差動回路の入力端子間にいずれも前記制御信号に応じた電位差を与えるとともに、前記第１の差動回路の一方の入力端子とこれに対応する前記第２の差動回路の一方の入力端子との間及び前記第１の差動回路の他方の入力端子と前記第２の差動回路の他方の入力端子との間に、いずれも前記入力信号に応じた電位差を与えることを特徴とする。本発明によれば、低い電源電圧によって動作することができるので、消費電力を低減するとともに、広いダイナミックレンジを確保することが可能となる。
【００２１】
前記１段目回路は、前記入力信号が供給される第１及び第２のトランジスタと、前記第１及び第２のトランジスタに前記制御信号に基づく電流を流す手段と、前記第１のトランジスタに接続された少なくとも一つの第１の抵抗と、前記第２のトランジスタに接続された少なくとも一つの第２の抵抗とを含み、前記第１の抵抗の一端に現れる電圧を前記第１の差動回路の一方の入力端子に供給し、前記第２の抵抗の一端に現れる電圧を前記第２の差動回路の一方の入力端子に供給することが好ましい。この場合、前記第１の抵抗の一端及び他端に現れる電圧をそれぞれ前記第１の差動回路の一方及び他方の入力端子に供給し、前記第２の抵抗の一端及び他端に現れる電圧をそれぞれ前記第２の差動回路の一方及び他方の入力端子に供給することができる。
【００２２】
一方、前記第１及び第２の抵抗は少なくとも２つの抵抗を含み、前記第１の抵抗の一方及び他方の一端に現れる電圧をそれぞれ前記第１の差動回路の一方及び他方の入力端子に供給し、前記第２の抵抗の一方及び他方の一端に現れる電圧をそれぞれ前記第２の差動回路の一方及び他方の入力端子に供給することもできる。これによれば、増幅可能な入力電圧の範囲をより広くとることが可能となる。この場合、前記第１の抵抗の前記一方に流れる電流と前記第２の抵抗の前記一方に流れる電流とが等しく、前記第１の抵抗の前記他方に流れる電流と前記第２の抵抗の前記他方に流れる電流とが等しいことが好ましい。
【００２３】
【発明の実施の形態】
図１は、本発明の好ましい実施形態による可変利得回路７００の回路図である。
【００２４】
本実施形態による可変利得回路７００は、外部制御信号Ｖｇｃに基づき制御電流Ｉｃｔｒｌを生成する制御電流生成段１１０と、制御電流Ｉｃｔｒｌに基づき、入力電圧Ｖｉｎを増幅して出力電圧Ｖｏｕｔを生成する増幅段３４０とを備えて構成されている。制御電流Ｉｃｔｒｌは増幅段３４０の利得を調整するための信号であり、本明細書においては「内部制御信号」と呼ぶことがある。制御電流生成段１１０は、外部制御信号Ｖｇｃを制御電流Ｉｃｔｒｌに変換する制御信号生成回路を構成している。
【００２５】
制御電流生成段１１０は、非反転入力端子（＋）が制御端子１１１に接続されたオペアンプ１１２と、ベースがオペアンプ１１２の出力端に接続され、エミッタがオペアンプ１１２の反転入力端子（−）に接続されたトランジスタＱ１１と、トランジスタＱ１１のエミッタと接地電位ＧＮＤとの間に設けられた抵抗Ｒ１１と、電源電位ＶｃｃとトランジスタＱ１１のコレクタとの間に設けられた定電流源１１３とを備えており、定電流源１１３とトランジスタＱ１１との接続点（トランジスタＱ１１のコレクタ）から分岐する配線１１４へ制御電流Ｉｃｔｒｌを流す役割を果たす。制御電流Ｉｃｔｒｌは、定電流源１１３を流れる電流をＩ１１３とし、トランジスタＱ１１を流れる電流をＩ１１とした場合、
Ｉｃｔｒｌ＝Ｉ１１３−Ｉ１１
によって与えられ、その値は、制御端子１１１に供給される外部制御信号Ｖｇｃによって調整することができる。
【００２６】
一方、増幅段３４０は、配線１１４と接地電位ＧＮＤとの間に直列接続されたトランジスタＱ４１及び抵抗Ｒ４１と、電源電位ＶｃｃとトランジスタＱ４１のベースとの間に接続され、ベースがトランジスタＱ４１のコレクタに接続されたトランジスタＱ４２と、電源電位Ｖｃｃと接地電位ＧＮＤとの間に直列接続された定電流源３４１、トランジスタＱ４３及び抵抗Ｒ４２とを備えている。図１に示すように、トランジスタＱ４１のベースとトランジスタＱ４３のベースは短絡され、また抵抗Ｒ４１と抵抗Ｒ４２は互いに同じ抵抗値に設定されており、これによってトランジスタＱ４１とトランジスタＱ４３はカレントミラー回路を構成する。このため、トランジスタＱ４３に流れる電流値も制御電流Ｉｃｔｒｌに一致することになる。したがって、定電流源３４１に流れる定電流をＩ３４１とすると、定電流源３４１とトランジスタＱ４３との接続点（トランジスタＱ４３のコレクタ）から分岐する配線３４２へ流れる電流Ｉｃｔｒｌ３は
Ｉ３４１−Ｉｃｔｒｌ
で与えられることになる。
【００２７】
制御電流Ｉｃｔｒｌ３も増幅段３４０の利得を調整するための信号であり、本明細書においては上述した制御信号Ｉｃｔｒｌと同様、「内部制御信号」と呼ぶことがある。
【００２８】
増幅段３４０はさらに、配線３４２と接地電位ＧＮＤとの間に直列接続されたトランジスタＱ４４及び抵抗Ｒ４３と、電源電位ＶｃｃとトランジスタＱ４４のベースとの間に接続され、ベースがトランジスタＱ４４のコレクタに接続されたトランジスタＱ４５とを備えている。
【００２９】
増幅段３４０はさらに、コレクタがいずれも電源電位Ｖｃｃに接続されたトランジスタＱ４６，Ｑ４７と、トランジスタＱ４６のエミッタと接地電位ＧＮＤとの間に直列接続された抵抗Ｒ４４、トランジスタＱ４８及び抵抗Ｒ４５と、同じくトランジスタＱ４６のエミッタと接地電位ＧＮＤとの間に直列接続された抵抗Ｒ４６、トランジスタＱ４９及び抵抗Ｒ４７と、トランジスタＱ４７のエミッタと接地電位ＧＮＤとの間に直列接続された抵抗Ｒ４８、トランジスタＱ５０及び抵抗Ｒ４９と、同じくトランジスタＱ４７のエミッタと接地電位ＧＮＤとの間に直列接続された抵抗Ｒ５０、トランジスタＱ５１及び抵抗Ｒ５１とを備えている。トランジスタＱ４６のベースは一方の入力端子１を構成しており、トランジスタＱ４７のベースは他方の入力端子２を構成している。また、トランジスタＱ４９，Ｑ５１のベースはトランジスタＱ４１のベースに接続され、トランジスタＱ４８，Ｑ５０のベースはトランジスタＱ４４のベースに接続されている。
【００３０】
抵抗Ｒ４１，Ｒ４２，Ｒ４３，Ｒ４５，Ｒ４７，Ｒ４９，Ｒ５１については全て同じ抵抗値に設定され、抵抗Ｒ４４，Ｒ４６，Ｒ４８，Ｒ５０についても全て同じ抵抗値に設定される。これにより、トランジスタＱ４１とトランジスタＱ４９，Ｑ５１はカレントミラー回路を構成し、トランジスタＱ４４とトランジスタＱ４８，Ｑ５０もカレントミラー回路を構成する。このため、トランジスタＱ４９，Ｑ５１に流れる電流値は制御電流Ｉｃｔｒｌに一致し、トランジスタＱ４８，Ｑ５０に流れる電流値は制御電流Ｉｃｔｒｌ３に一致することになる。
【００３１】
増幅段３４０はさらに、図１１に示す可変利得回路からトランジスタＱ５，Ｑ６を削除した構成の回路を備えており、トランジスタＱ１のベースは抵抗Ｒ５０とトランジスタＱ５１の接続点ａ３（トランジスタＱ５１のコレクタ）に接続され、トランジスタＱ２のベースは抵抗Ｒ４８とトランジスタＱ５０の接続点ｂ３（トランジスタＱ５０のコレクタ）に接続され、トランジスタＱ３のベースは抵抗Ｒ４４とトランジスタＱ４８の接続点ｃ３（トランジスタＱ４８のコレクタ）に接続され、トランジスタＱ４のベースは抵抗Ｒ４６とトランジスタＱ４９の接続点ｄ３（トランジスタＱ４９のコレクタ）に接続されている。
【００３２】
以上が増幅段３４０の回路構成であり、次に増幅段３４０の動作について説明する。
【００３３】
上記構成を有する増幅段３４０においては、トランジスタＱ４６のベース（入力端子１）に与えられる電位をＶｐとし、トランジスタＱ４７のベース（入力端子２）に与えられる電位Ｖｎとすると、その差電圧（Ｖｐ−Ｖｎ）が入力電圧Ｖｉｎとなる。
【００３４】
したがって、トランジスタベース−エミッタ間電圧をＶｂｅとすれば、トランジスタＱ４６のエミッタ電位は
Ｖｐ−Ｖｂｅ
となり、トランジスタＱ４７のエミッタ電位は
Ｖｎ−Ｖｂｅ
となるので、抵抗Ｒ４４，Ｒ４６，Ｒ４８，Ｒ５０の抵抗値をＲｘとすれば、接続点ａ３，ｂ３，ｃ３，ｄ３の電位Ｖａ３，Ｖｂ３，Ｖｃ３，Ｖｄ３はそれぞれ、
Ｖａ３＝Ｖｎ−Ｖｂｅ−Ｉｃｔｒｌ×Ｒｘ
Ｖｂ３＝Ｖｎ−Ｖｂｅ−Ｉｃｔｒｌ３×Ｒｘ
Ｖｃ３＝Ｖｐ−Ｖｂｅ−Ｉｃｔｒｌ３×Ｒｘ
Ｖｄ３＝Ｖｐ−Ｖｂｅ−Ｉｃｔｒｌ×Ｒｘ
で与えられることになる。つまり、入力信号Ｖｉｎと、「内部制御信号」である制御電流Ｉｃｔｒｌ，Ｉｃｔｒｌ３が合成される。
【００３５】
したがって、トランジスタＱ１，Ｑ２の共通エミッタ接続点の電位をＶｅ２とし、トランジスタＱ３，Ｑ４の共通エミッタ接続点の電位をＶｅ１とすると、その差電圧（Ｖｅ１−Ｖｅ２）は、接続点ａ３の電位Ｖａ３と接続点ｄ３の電位Ｖｄ３との差（Ｖｄ３−Ｖａ３）に等しく、且つ、接続点ｂ３の電位Ｖｂ３と接続点ｃ３の電位Ｖｃ３との差（Ｖｃ３−Ｖｂ３）に等しくなる。ここで、
Ｖｄ３−Ｖａ３＝Ｖｃ３−Ｖｂ３＝Ｖｉｎ
であるから、
Ｖｅ１−Ｖｅ２＝Ｖｉｎ
である。
【００３６】
これにより、トランジスタＱ１，Ｑ２の共通エミッタを流れる電流Ｉｅ２、並びに、トランジスタＱ３，Ｑ４の共通エミッタを流れる電流Ｉｅ１は、
Ｉｅ１＝Ｉｅ＋（Ｖｅ１−Ｖｅ２）／ＲＥ＝Ｉｅ＋Ｖｉｎ／ＲＥ
Ｉｅ２＝Ｉｅ＋（Ｖｅ２−Ｖｅ１）／ＲＥ＝Ｉｅ−Ｖｉｎ／ＲＥ
で与えられるので、トランジスタＱ２を流れる電流Ｉ２は、
【００３７】
【数６】

となり、トランジスタＱ３を流れる電流Ｉ３は、
【００３８】
【数７】

となる。
【００３９】
一方、接続点ｂ３の電位Ｖｂ３と接続点ａ３の電位Ｖａ３との差は、
Ｖｂ３−Ｖａ３＝Ｒｘ（Ｉｃｔｒｌ−Ｉｃｔｒｌ３）
であり、接続点ｃ３の電位Ｖｃ３と接続点ｄ３の電位Ｖｄ３との差も、
Ｖｃ３−Ｖｄ３＝Ｒｘ（Ｉｃｔｒｌ−Ｉｃｔｒｌ３）
であることから、
Ｒｘ（Ｉｃｔｒｌ−Ｉｃｔｒｌ３）＝Ｖｃｔｒｌ
とすれば、出力電圧Ｖｏｕｔは、
【００４０】
【数８】

となり、
Ｒｃ２＝Ｒｃ１
とすると、
【００４１】
【数９】

となり、図１１に示す可変利得回路と全く同じ式（式（５））で表されることになる。つまり、増幅段１４０と異なる構成によって同じ機能を実現することが可能となる。
【００４２】
このように、本実施形態による可変利得回路７００においては、増幅段３４０内のトランジスタＱ１，Ｑ２のエミッタと定電流源１１との間にトランジスタＱ５が存在せず、同様に、トランジスタＱ３，Ｑ４のエミッタと定電流源１２との間にトランジスタＱ６が存在しないことから、低い電源電位Ｖｃｃによっても動作可能となる。これにより、消費電力を低減することが可能となる。一方、電源電位Ｖｃｃを従来と同じレベルに設定した場合には、より広いダイナミックレンジを得ることが可能となる。
【００４３】
図２は、可変利得回路７００に含まれる増幅段３４０の代わりに用いることが可能な増幅段３５０の回路図である。
【００４４】
図２に示す増幅段３５０は、増幅段３４０を構成するトランジスタＱ４３，Ｑ４４，Ｑ４５，Ｑ４８，Ｑ５０、抵抗Ｒ４２，Ｒ４３，Ｒ４４，Ｒ４５，Ｒ４８，Ｒ４９及び定電流源３４１を削除するとともに、トランジスタＱ１のベースを抵抗Ｒ５０の一端（高位側）である接続点ａ４に接続し、トランジスタＱ２のベースを抵抗Ｒ５０の他端（低位側）である接続点ｂ４に接続し、トランジスタＱ４のベースを抵抗Ｒ４６の一端（高位側）である接続点ｄ４に接続し、トランジスタＱ３のベースを抵抗Ｒ４６の他端（低位側）である接続点ｃ４に接続している点において増幅段３４０と異なる。その他の点については増幅段３４０と同じ構成を有している。
【００４５】
このような回路構成を有する増幅段３５０においては、接続点ａ４，ｂ４，ｃ４，ｄ４の電位Ｖａ４，Ｖｂ４，Ｖｃ４，Ｖｄ４はそれぞれ、
Ｖａ４＝Ｖｎ−Ｖｂｅ
Ｖｂ４＝Ｖｎ−Ｖｂｅ−Ｉｃｔｒｌ×Ｒｘ
Ｖｃ４＝Ｖｐ−Ｖｂｅ−Ｉｃｔｒｌ×Ｒｘ
Ｖｄ４＝Ｖｐ−Ｖｂｅ
で与えられるので、トランジスタＱ１，Ｑ２の共通エミッタ接続点の電位とトランジスタＱ３，Ｑ４の共通エミッタ接続点の電位との差電圧（Ｖｅ１−Ｖｅ２）は、接続点ａ４の電位Ｖａ４と接続点ｄ４の電位Ｖｄ４との差（Ｖｄ４−Ｖａ４）に等しく、且つ、接続点ｂ４の電位Ｖｂ４と接続点ｃ４の電位Ｖｃ４との差（Ｖｃ４−Ｖｂ４）に等しくなる。本例においても、
Ｖｄ４−Ｖａ４＝Ｖｃ４−Ｖｂ４＝Ｖｉｎ
であるから、
Ｖｅ１−Ｖｅ２＝Ｖｉｎ
である。したがって、出力電圧Ｖｏｕｔは上記式（９）で表されることになる。
【００４６】
このように、図２に示す増幅段３５０を用いれば、より少ない素子数にて増幅段３４０と同様の機能を実現することが可能となる。但し、増幅段３５０では、増幅段３４０とは異なり、
Ｖａ４＞Ｖｂ４
Ｖｄ４＞Ｖｃ４
に固定されることから、増幅可能な入力電圧Ｖｉｎの範囲が増幅段３４０よりも狭くなる。
【００４７】
次に、本発明の好ましい他の実施形態による可変利得回路について説明する。本実施形態による可変利得回路は、上述した可変利得回路７００の機能に加え、電圧利得のリニアリティ改善機能を付加した例である。具体的な回路構成について詳細に説明する前に、リニアリティ改善機能の原理について簡単に説明する。
【００４８】
まず、図１１に示した可変利得回路において、トランジスタＱ５を流れる電流Ｉ５とトランジスタＱ２を流れる電流Ｉ２との比（Ｉ２／Ｉ５）を「電流利得Ａ」と定義すると、電流利得Ａは次式によって定義することができる。
【００４９】
【数１０】

電流利得Ａも電圧利得と同様、電流の比を対数表示した値でのリニアリティが要求され、式（１０）において対数関数（ｅｘｐ関数）の性質を示す範囲（近似できる範囲）では、制御電圧Ｖｃｔｒｌと電流利得Ａの関係はこの要求を満たすが、式（１０）において対数関数（ｅｘｐ関数）の性質を示さない範囲（近似できない範囲）では、この要求を満たすことができない。
【００５０】
そこで式（１０）の性質を検討すると、
ｅｘｐ（−Ｖｃｔｒｌ／Ｖｔ）≫１
が満たされる範囲では、式（１０）を対数関数（ｅｘｐ関数）に近似できる。つまりこの範囲では、外部からの制御信号（外部制御信号）を制御電圧Ｖｃｔｒｌとして直接使用しても外部制御信号と電流利得Ａ（又は電圧利得）とのリニアリティを得ることができる。
【００５１】
しかしながら、
ｅｘｐ（−Ｖｃｔｒｌ／Ｖｔ）≫１
が満たされない範囲では、式（１０）を対数関数（ｅｘｐ関数）に近似できない。つまりこの範囲では、外部からの制御信号（外部制御信号）を制御電圧Ｖｃｔｒｌとして直接使用すると、外部制御信号と電流利得Ａ（又は電圧利得）とのリニアリティを得ることができなくなる。
【００５２】
したがって、
ｅｘｐ（−Ｖｃｔｒｌ／Ｖｔ）≫１
が満たされない範囲において外部制御信号と電流利得Ａ（又は電圧利得）とのリニアリティを得るためには、外部制御信号に基づき生成される制御電圧Ｖｃｔｒｌに補正を加える必要がある。つまり、外部制御信号と電流利得Ａ（又は電圧利得）とのリニアリティが得られるような制御電圧Ｖｃｔｒｌを生成する回路が必要となる。図１に示す回路において制御電圧Ｖｃｔｒｌとは、上述のとおり、
Ｒｘ（Ｉｃｔｒｌ−Ｉｃｔｒｌ３）＝Ｖｃｔｒｌ
で定義される。
【００５３】
本実施形態は、このような観点からなされたものであって、外部制御信号に対してリニアな制御電流を生成するとともに、外部制御信号に基づいて補正電流を生成し、これら制御電流及び補正電流に基づいて生成した内部制御信号によって、増幅段の利得を制御するものである。以下、その具体的な回路構成について詳細に説明を進める。
【００５４】
図３は、本発明の好ましい他の実施形態による可変利得回路３００の回路図である。
【００５５】
本実施形態による可変利得回路３００は、上述した可変利得回路７００に電流変換段３２０及び補正段１３０が追加された構成を有している。その他の構成は上述した可変利得回路５００と同様であるので、同じ要素には同じ符号を付し、重複する説明は省略する。
【００５６】
図３に示すように、電流変換段３２０は、トランジスタＱ１１のコレクタ（配線１１４）と接地電位ＧＮＤとの間に直列接続されたトランジスタＱ３１及び抵抗Ｒ３１と、電源電位Ｖｃｃと接地電位ＧＮＤとの間に直列接続された定電流源３２１、トランジスタＱ３２及び抵抗Ｒ３２とを備えており、トランジスタＱ３１のベース−コレクタ間は短絡され、トランジスタＱ３１のベースとトランジスタＱ３２のベースも短絡されている。また、抵抗Ｒ３１と抵抗Ｒ３２は互いに同じ抵抗値に設定され、これにより、トランジスタＱ３１とトランジスタＱ３２はカレントミラー回路を構成し、トランジスタＱ３２に流れる電流値も制御電流Ｉｃｔｒｌに一致する。したがって、定電流源３２１に流れる電流をＩ３２１とすると、定電流源３２１とトランジスタＱ３２との接続点（トランジスタＱ３２のコレクタ）から分岐する配線３２２へ流れる電流は
Ｉ３２１−Ｉｃｔｒｌ
で与えられることになる。
【００５７】
補正段１３０は、電源電位Ｖｃｃと接地電位ＧＮＤとの間に直列接続された抵抗Ｒ１６、トランジスタＱ１４及び抵抗Ｒ１７と、同じく電源電位Ｖｃｃと接地電位ＧＮＤとの間に直列接続された抵抗Ｒ１８及び定電流源１３１とを備えている。トランジスタＱ１４のベースは、制御電圧生成段３２０に含まれるトランジスタＱ３１のベースに接続されている。また、抵抗Ｒ１７は抵抗Ｒ３１と同じ抵抗値に設定されており、これによりトランジスタＱ３１とトランジスタＱ１４もカレントミラー回路を構成し、トランジスタＱ１４に流れる電流値も制御電流Ｉｃｔｒｌに一致することになる。
【００５８】
したがって、抵抗Ｒ１６とトランジスタＱ１４の接続点ｃ１（トランジスタＱ１４のコレクタ）の電位Ｖｃ１は、
Ｖｃ１＝Ｖｃｃ−Ｒ１６×Ｉｃｔｒｌ
で与えられる。一方、定電流源１３１に流れる電流をＩ１３１とすると、抵抗Ｒ１８と定電流源１３１の接続点ｄ１の電位Ｖｄ１は、
Ｖｄ１＝Ｖｃｃ−Ｒ１８×Ｉ１３１
で与えられる。ここで、Ｖｃｃ，Ｒ１６，Ｒ１８，Ｉ１３１は固定値であるから、電位Ｖｃ１と電位Ｖｄ１の差は、制御電流Ｉｃｔｒｌの値によって決まることになる。
【００５９】
補正段１３０はさらに、エミッタが共通接続されたトランジスタＱ１５，Ｑ１６と、これらトランジスタＱ１５，Ｑ１６の共通エミッタと接地電位ＧＮＤとの間に設けられた定電流源１３２とを備えており、トランジスタＱ１５のベースは接続点ｃ１に接続され、トランジスタＱ１６のベースは接続点ｄ１に接続されている。したがって、トランジスタＱ１５のベースとトランジスタＱ１６のベースとの間には、外部制御信号Ｖｇｃに対してリニアな電位差が与えられることになる。トランジスタＱ１５，Ｑ１６及び定電流源１３２は差動回路を構成し、トランジスタＱ１５のコレクタは、Ｐチャンネル型ＭＯＳトランジスタ（以下、単に「ＭＯＳトランジスタ」という）Ｑ１７，Ｑ１８からなるカレントミラー回路の入力側に接続されている。トランジスタＱ１６のコレクタは電源電位Ｖｃｃに接続されている。
【００６０】
このカレントミラー回路を構成するＭＯＳトランジスタＱ１７は電源電位Ｖｃｃと配線３２２との間に接続され、ＭＯＳトランジスタＱ１８は電源電位ＶｃｃとトランジスタＱ１５のコレクタとの間に接続されている。ＭＯＳトランジスタ１８のゲート−ドレイン間は短絡され、さらに、ＭＯＳトランジスタ１８のゲートとＭＯＳトランジスタＱ１７のゲートとの間も短絡されている。これにより、上述の通り、トランジスタＱ１５のコレクタがカレントミラー回路の入力端となり、配線３２２がカレントミラー回路の出力端となっている。このため、補正段１３０を通過した配線３２３には、
Ｉｃｔｒｌ２＝Ｉ３２１−Ｉｃｔｒｌ＋Ｉａ
に一致する電流が流れることになる。
【００６１】
かかるカレントミラー回路を構成するＭＯＳトランジスタＱ１７のゲート幅とＭＯＳトランジスタＱ１８のゲート幅は、Ｋ１：１に設定されており、このため、カレントミラー回路の出力電流である補正電流Ｉａの値は、トランジスタＱ１５を流れる電流Ｉ１５のＫ１倍となる。
【００６２】
ここで、接続点ｃ１の電位Ｖｃ１は、制御電流Ｉｃｔｒｌが少ないほど、つまり外部制御信号Ｖｇｃが高いほど高くなり、補正電流Ｉａの量も多くなる。一方、制御電流Ｉｃｔｒｌが多いほど、つまり外部制御信号Ｖｇｃが低いほど接続点ｃ１の電位Ｖｃ１は低くなり、補正電流Ｉａの量は少なくなる。
【００６３】
ここで、補正電流Ｉａの値は、次式によって与えられる。
【００６４】
【数１１】

式（１１）を参照すれば、制御電流Ｉｃｔｒｌが小さいほど（外部制御信号Ｖｇｃが大きいほど）、補正電流Ｉａは大きくなることが分かる。
【００６５】
また、増幅段３４０の制御電流Ｉｃｔｒｌ２及びＩｃｔｒｌ３はそれぞれ
Ｉｃｔｒｌ３＝Ｉ３４１−Ｉｃｔｒｌ２
Ｉｃｔｒｌ２＝Ｉ３２１−Ｉｃｔｒｌ＋Ｉａ
で与えられるので、
Ｖｃｔｒｌ＝Ｒｘ（Ｉｃｔｒｌ２−Ｉｃｔｒｌ３）
で定義される制御電圧Ｖｃｔｒｌは、次式によって与えられることになる。
【００６６】
【数１２】

このように、外部制御信号Ｖｇｃと制御電圧Ｖｃｔｒｌとの関係はリニアではなく、補正電流Ｉａに応じた補正が加えられた制御電圧Ｖｃｔｒｌが生成され、これが増幅段３４０に含まれる差動回路に供給される。その結果、
ｅｘｐ（−Ｖｃｔｒｌ／Ｖｔ）≫１
が満たされない範囲では、外部制御信号Ｖｇｃと制御電圧Ｖｃｔｒｌとの関係がリニアではなくなるが、外部制御信号Ｖｇｃに対する電圧利得（又は電流利得）の直線性は保たれ、良好なリニアリティを得ることができる。
【００６７】
このように、本実施形態による可変利得回路３００では、低い電源電位Ｖｃｃによって動作可能であるばかりでなく、外部制御信号Ｖｇｃに基づいて補正電流Ｉａを生成し、これら制御電流Ｉｃｔｒｌと補正電流Ｉａとの差分電流に対してリニアな制御電流Ｉｃｔｒｌ２を用いて増幅段３４０の利得を制御していることから、従来の回路では
ｅｘｐ（−Ｖｃｔｒｌ／Ｖｔ）≫１
が満たされない範囲でも良好なリニアリティを得ることができる。
【００６８】
図４は、本実施形態の効果を説明するためのグラフであり、曲線２１は純粋なｅｘｐ関数を示し、曲線２２は式（１０）に式（１２）を代入した関数を示し、曲線２３は式（１０）に
Ｖｃｔｒｌ＝Ｒｘ｛（２×Ｉ３２１−Ｉ３４１）−２Ｉｃｔｒｌ｝
を代入した関数を示す。つまり、曲線２２は本実施形態における制御電圧Ｖｃｔｒｌと電流利得Ａとの関係を示し、曲線２３は本実施形態から補正段１３０を削除した場合（補正電流Ｉａが常にゼロである場合）における外部制御信号Ｖｇｃと電流利得Ａとの関係を示している。
【００６９】
曲線２３に示すように、補正電流Ｉａがゼロである場合、
ｅｘｐ（−Ｖｃｔｒｌ／Ｖｔ）≫１
から外れるにつれて、曲線２１から乖離してしまう。これに対し、本実施形態のように補正電流Ｉａを加えると、増幅段３４０を構成する差動増幅器がリミッタ状態となるまで、精度良く曲線２１と近似させることができる。
【００７０】
図５は、本実施形態による可変利得回路３００の増幅特性を示すグラフであり、曲線２４は本実施形態における外部制御信号Ｖｇｃと電圧利得との関係を示している。図５に示すように、本実施形態においては、電圧利得が約−４０ｄＢから約１０ｄＢまでの領域において、外部制御信号Ｖｇｃと電圧利得との関係が直線的であることが分かる。つまり、外部制御信号Ｖｇｃに対する電圧利得の変化が直線的である範囲が広く、リニアリティが良好であることが分かる。また、図５には、上述した可変利得回路７００における外部制御信号Ｖｇｃと電圧利得との関係を示す曲線２５も併せて示されており、可変利得回路７００に比べてリニアリティに優れていることが確認できる。
【００７１】
図６は、変形例による可変利得回路３０１の回路図である。図６に示す可変利得回路３０１は、可変利得回路３００に含まれる補正段１３０の代わりに補正段１３３を用いた構成を有している。補正段１３３は、補正段１３０に含まれるトランジスタＱ１５〜Ｑ１８及び定電流源１３２の代わりに、エミッタが共通接続されたＰＮＰ型のバイポーラトランジスタ（以下、単に「トランジスタ」と言う）Ｑ６１，Ｑ６２と、電源電位ＶｃｃとトランジスタＱ６１，Ｑ６２の共通エミッタ接続点との間に接続された定電流源１３４が備えられている。
【００７２】
トランジスタＱ６１のコレクタは接地電位ＧＮＤに接続されるとともに、トランジスタＱ６２のコレクタは接続点ａ１に接続されている。これにより、接続点ａ１にはトランジスタＱ６２のコレクタ電流である補正電流Ｉａが直接流入する。つまり、図３に示した補正段１３０のように、カレントミラー回路（トランジスタＱ１７，Ｑ１８）を用いて差動回路（トランジスタＱ１５，Ｑ１６）の出力電流をＫ１倍した補正電流Ｉａを生成し、これを配線３２２へ流入させるのではなく、差動回路（トランジスタＱ６１，Ｑ６２）の出力電流を直接補正電流Ｉａとして用い、これを配線３２２へ流入させている。
【００７３】
かかる構成においても、外部制御電圧Ｖｇｃの上昇により制御電流Ｉｃｔｒｌが減少すると補正電流Ｉａが増大するので、図３に示す可変利得回路と同様の補正を行うことが可能となる。
【００７４】
図７は、本発明の好ましいさらに他の実施形態による可変利得回路６００の回路図である。
【００７５】
本実施形態による可変利得回路６００は、上述した可変利得回路１００に含まれる制御電流生成段１１０の代わりに、温度特性補償機能付き制御電流生成段（以下、単に「制御電流生成段」という）２１０を設けた構成を有している。その他の構成は上述した可変利得回路７００と同様であるので、同じ要素には同じ符号を付し、重複する説明は省略する。
【００７６】
制御電流生成段２１０は、図１に示した制御電流生成段１１０と同様、外部制御信号Ｖｇｃを受けて制御電流Ｉｃｔｒｌを生成する回路であるが、式（５）に含まれる係数Ｖｔの温度依存性がキャンセルされるよう、制御電流Ｉｃｔｒｌの値を補正する点において制御電流生成段１１０とは相違する。以下、制御電流生成段２１０の具体的な回路構成について説明する。
【００７７】
制御電流生成段２１０は、非反転入力端子（＋）が制御端子２１１に接続されたオペアンプ２１２と、ベースがオペアンプ２１２の出力端に接続され、エミッタがオペアンプ２１２の反転入力端子（−）に接続され、コレクタが電源電位Ｖｃｃに接続されたトランジスタＱ２１と、トランジスタＱ２１のエミッタと接地電位ＧＮＤとの間に設けられた抵抗Ｒ２１とを備えている。制御端子２１１には外部制御信号Ｖｇｃが与えられ、これにより、トランジスタＱ２１のベース電圧は実質的にＶｇｃ＋Ｖｂｅ（Ｖｂｅは、トランジスタのベース−エミッタ間電圧）となる。
【００７８】
制御電流生成段２１０はさらに、電源電位Ｖｃｃと接地電位ＧＮＤとの間に直列接続された定電流源２１３、抵抗Ｒ２２、並びに、ダイオード接続されたトランジスタＱ２２及びトランジスタＱ２３を備えている。また、制御電流生成段２１０は、エミッタが共通接続されたトランジスタＱ２４，Ｑ２５と、これらトランジスタＱ２４，Ｑ２５の共通エミッタと接地電位ＧＮＤとの間に設けられた定電流源２１４とを備えており、トランジスタＱ２４のベースは接続点ａ２に接続され、トランジスタＱ２５のベースは接続点ｂ２に接続されている。図７に示すように、接続点ａ２とは抵抗Ｒ２２の一端（高位側）であり、接続点ｂ２とは抵抗Ｒ２２の他端（低位側）である。これにより、トランジスタＱ２４，Ｑ２５及び定電流源２１４は差動回路を構成し、トランジスタＱ２５のコレクタは、ＭＯＳトランジスタＱ２６，Ｑ２７からなるカレントミラー回路の入力側に接続されている。トランジスタＱ２４のコレクタは電源電位Ｖｃｃに接続されている。
【００７９】
このカレントミラー回路を構成する一方のＭＯＳトランジスタＱ２６は、電源電位ＶｃｃとトランジスタＱ２５との間に設けられるとともにそのゲート−ドレイン間が短絡されており、これにより、トランジスタＱ２５のコレクタはカレントミラー回路の入力端となる。一方、カレントミラー回路を構成する他方のＭＯＳトランジスタＱ２７は、電源電位Ｖｃｃと後述するトランジスタＱ２９との間に設けられるとともにそのゲートがＭＯＳトランジスタＱ２６のゲートに接続されていることから、トランジスタＱ２９のコレクタはカレントミラー回路の出力端となる。
【００８０】
かかるカレントミラー回路を構成するＭＯＳトランジスタＱ２６のゲート幅とＭＯＳトランジスタＱ２７のゲート幅は、１：Ｋ２に設定されており、このため、カレントミラー回路の出力電流であるＩ２７の値は、トランジスタＱ２５を流れる電流Ｉ２５のＫ２倍となる。
【００８１】
制御電流生成段２１０はさらに、電源電位Ｖｃｃとオペアンプ２１２の出力端（トランジスタＱ２１のベース）との間に直列接続された定電流源２１５及び抵抗Ｒ２３を備えている。また、制御電流生成段２１０は、エミッタが共通接続されたトランジスタＱ２８，Ｑ２９と、これらトランジスタＱ２８，Ｑ２９の共通エミッタと接地電位ＧＮＤとの間に設けられた抵抗Ｒ２４とを備えており、トランジスタＱ２８のベースは接続点ｃ２に接続され、トランジスタＱ２９のベースは接続点ｄ２に接続されている。図７に示すように、接続点ｃ２とは抵抗Ｒ２３の一端（高位側）であり、接続点ｄ２とは抵抗Ｒ２３の他端（低位側）である。これにより、トランジスタＱ２８，Ｑ２９及び抵抗Ｒ２４は差動回路を構成し、トランジスタＱ２９のコレクタは、上述の通り、ＭＯＳトランジスタＱ２６，Ｑ２７からなるカレントミラー回路の出力側に接続されている。トランジスタＱ２８のコレクタは電源電位Ｖｃｃに接続されている。
【００８２】
このような構成において、ＭＯＳトランジスタＱ２７とトランジスタＱ２９との接続点（トランジスタＱ２９のコレクタ）から分岐する配線２１６へ流れる電流が制御電流Ｉｃｔｒｌとなる。制御電流Ｉｃｔｒｌは増幅段３４０に供給される。増幅段３４０の回路構成及びその動作については既に説明したとおりである。
【００８３】
次に、制御電流生成段２１０の動作について説明する。
【００８４】
まず、差動回路を構成するトランジスタＱ２４のベースとトランジスタＱ２５のベースとの間には抵抗Ｒ２２が設けられていることから、これらトランジスタのベース間には、定電流源２１３を流れる電流をＩ２１３とした場合、
Ｉ２１３×Ｒ２２
で定義される一定の電圧差が与えられる。このため、定電流源２１４を流れる電流をＩ２１４とした場合、トランジスタＱ２５に流れる電流Ｉ２５は、
【００８５】
【数１３】

となり、これを受けるカレントミラー回路（ＭＯＳトランジスタＱ２６，Ｑ２７）の出力電流である電流Ｉ２７の値は、
Ｉ２５×Ｋ２
で与えられることになる。
【００８６】
一方、上述の通り、トランジスタＱ２１のベース電圧は実質的にＶｇｃ＋Ｖｂｅであることから、トランジスタＱ２８及びトランジスタＱ２９の共通エミッタ接続点の電圧は実質的に外部制御信号Ｖｇｃと一致する。したがって、抵抗Ｒ２４に流れる電流Ｉ２４は、
Ｖｇｃ／Ｒ２４
で与えられ、外部制御信号Ｖｇｃに対して直線的に変化することになる。さらに、これらトランジスタＱ２８とトランジスタＱ２９のベース間には、定電流源２１５を流れる電流をＩ２１５とした場合、
Ｉ２１５×Ｒ２３
で定義される一定の電圧差が与えられることから、トランジスタＱ２９に流れる補正電流Ｉｃは、
【００８７】
【数１４】

となる。
【００８８】
したがって、制御電流Ｉｃｔｒｌは
【００８９】
【数１５】

となり、式（１５）のうち、Ｉ２１３，Ｉ２１４，Ｉ２１５，Ｒ２２，Ｒ２３，Ｋ２は定数であり、Ｉ２４は上述の通り外部制御信号Ｖｇｃに対して直線的に変化する値であることから、式（１５）に含まれるこれら定数を適切に設定すれば、制御電流Ｉｃｔｒｌに所望の温度特性を与えることが可能となる。つまり、式（１５）に含まれる上記定数を調整することにより、制御電圧Ｖｃｔｒｌの係数Ｖｔにかかる温度依存性を実質的にキャンセルできることになる。このようにして式（５）に含まれる係数Ｖｔの温度依存性をキャンセルするような温度特性を与えれば、式（５）によって表される出力電圧Ｖｏｕｔの温度依存性をキャンセルすることが可能となる。
【００９０】
このように、本実施形態による可変利得回路６００では、外部制御信号Ｖｇｃに対してリニアな制御電流Ｉｃｔｒｌに増幅段３４０の温度依存性（係数Ｖｔの温度依存性）をキャンセルするような温度特性を与えることができる制御電流生成段２１０を用いることにより、上述した可変利得回路７００による効果に加え、温度特性に優れるという効果を得ることが可能となる。
【００９１】
次に、本発明の好ましいさらに他の実施形態による可変利得回路について説明する。本実施形態による可変利得回路は、上述した可変利得回路７００の機能に加え、増幅段の温度依存性を補正する機能を付加し、さらに、電圧利得のリニアリティ改善機能を付加した例である。図８は、本発明の好ましいさらに他の実施形態による可変利得回路４００の回路図であり、上述した可変利得回路６００に含まれる制御電流生成段２１０と増幅段３４０との間に電流変換段３２０及び補正段１３０を挿入した構成を有している。その他の構成は上述した可変利得回路６００と基本的に同様である。本実施形態による可変利得回路４００によれば、既に説明した可変利得回路７００による効果のみならず、可変利得回路３００による効果並びに可変利得回路６００による効果を全て得ることが可能となる。つまり、良好なリニアリティを実現しつつ、温度依存性が小さくさらに低電圧動作を行うことが可能となる。
【００９２】
図９は、本実施形態の効果を説明するためのグラフであり、外部制御信号Ｖｇｃと電圧利得との関係を温度ごとに示している。図９に示すように、本実施形態による可変利得回路４００では、リニアリティに優れるのみならず、温度依存性がほとんどないことが確認できる。一方、図１０は、可変利得回路３００における外部制御信号Ｖｇｃと電圧利得との関係を温度ごとに示すグラフであり、リニアリティには優れているものの、本実施形態による可変利得回路４００よりも温度依存性が大きいことが分かる。
【００９３】
本発明は、以上の実施態様に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００９４】
【発明の効果】
以上説明したように、本発明においては入力信号と内部制御信号との合成と、内部制御信号に応じた入力信号の増幅とを異なる段で行っていることから、より低い電源電位Ｖｃｃによって動作を行うことが可能となる。これにより、消費電力を低減したり、ダイナミックレンジを拡大することが可能となる。
【図面の簡単な説明】
【図１】本発明の好ましい実施形態による可変利得回路７００の回路図である。
【図２】可変利得回路７００に含まれる増幅段３４０の代わりに用いることが可能な増幅段３５０の回路図である。
【図３】本発明の好ましい他の実施形態による可変利得回路３００の回路図である。
【図４】可変利得回路３００の効果を説明するためのグラフである。
【図５】可変利得回路３００における外部制御信号Ｖｇｃと電圧利得との関係を示すグラフである。
【図６】可変利得回路３００の変形例である可変利得回路３０１の回路図である。
【図７】本発明の好ましいさらに他の実施形態による可変利得回路６００の回路図である。
【図８】本発明の好ましいさらに他の実施形態による可変利得回路４００の回路図である。
【図９】可変利得回路４００における外部制御信号Ｖｇｃと電圧利得との関係を温度ごとに示すグラフである。
【図１０】可変利得回路３００における外部制御信号Ｖｇｃと電圧利得との関係を温度ごとに示すグラフである。
【図１１】従来の可変利得回路の回路図である。
【符号の説明】
１，２入力端子
３，４出力端子
５，６制御端子
１０−１，１０−２差動増幅器
１１，１２定電流源
３００，３０１，４００，６００，７００可変利得回路
１１０，２１０制御電流生成段
１１１，２１１制御端子
１１２，２１２オペアンプ
１１３，１１５，１３１，１３２，１３４，２１３〜２１５，３２１，３４１定電流源
１１４，２１６，３２２，３２３，３４２配線
１３０，１３３補正段
２１０制御電流生成段
３４０、３５０増幅段
３２０電流変換段
Ｑ１〜Ｑ６，Ｑ１１，Ｑ１４〜Ｑ１８，Ｑ２１〜Ｑ２９、Ｑ３１，Ｑ３２，Ｑ４１〜Ｑ５１，Ｑ６１，Ｑ６２トランジスタ
Ｒ１１，Ｒ１６〜Ｒ１８，Ｒ２１〜Ｒ２４，Ｒ３１，Ｒ３２，Ｒ４１〜Ｒ５１，ＲＣ１，ＲＣ２，ＲＥ抵抗[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a variable gain circuit, and more particularly to a variable gain circuit using a differential amplifier in an output stage.
[0002]
[Prior art]
Conventionally, many variable gain circuits have been used in high-frequency amplifiers and the like. The variable gain circuit is a circuit used to change the gain of the amplifier, and an automatic gain control circuit and an automatic level control circuit can be configured by using this together with the amplifier.
[0003]
FIG. 11 is a circuit diagram of a conventional variable gain circuit.
[0004]
The variable gain circuit shown in FIG. 11 includes two differential amplifiers 10-1 and 10-2 provided in parallel, and is included in the input terminal 1 and the differential amplifier 10-2 included in the differential amplifier 10-1. The input voltage Vin applied to the input terminal 2 is amplified or attenuated to generate the output voltage Vout, and the output included in the differential amplifier 10-1 and the output included in the differential amplifier 10-2. It is a circuit supplied between the terminal 4. In the present specification, for the sake of simplicity, “amplification or attenuation” is collectively referred to as “amplification”.
[0005]
Differential amplifier 10-1 includes NPN-type bipolar transistors (hereinafter simply referred to as "transistors") Q1 and Q2 whose emitters are commonly connected, and a common emitter connection point between transistors Q1 and Q2 and ground potential GND. Are connected in series to each other, and a resistor RC1 provided between the collector of the transistor Q2 and the power supply potential Vcc. The collector of the transistor Q1 is connected in series to the power supply potential Vcc. Similarly, the differential amplifier 10-2 includes transistors Q3 and Q4 whose emitters are commonly connected, a transistor Q6 and a constant current source connected in series between the common emitter connection point of the transistors Q3 and Q4 and the ground potential GND. 12 and a resistor RC2 provided between the collector of the transistor Q3 and the power supply potential Vcc. The collector of the transistor Q4 is connected in series to the power supply potential Vcc. Further, a resistor RE is provided between the emitter of the transistor Q5 and the emitter of the transistor Q6. The constant current source 11 and the constant current source 12 are circuits that allow the same amount of constant current Ie to flow. The resistance values of the resistors RC1 and RC2 are set to be equal to each other.
[0006]
In such a configuration, the base of the transistor Q5 constitutes one input terminal 1, and the base of the transistor Q6 constitutes the other input terminal 2. A connection point between the transistor Q2 and the resistor RC1 (collector of the transistor Q2) constitutes an output terminal 3, and a connection point between the transistor Q3 and the resistor RC2 (collector of the transistor Q3) constitutes an output terminal 4. Further, the base of the transistor Q2 and the base of the transistor Q3 are short-circuited to constitute one control terminal 5, and the base of the transistor Q1 and the base of the transistor Q4 are short-circuited to constitute the other control terminal 6. The control voltage Vctrl supplied between the

control terminals

5 and 6 is used to adjust the voltage gain (Vout / Vin) of the variable gain circuit shown in FIG.
[0007]
Next, the operation of the conventional variable gain circuit shown in FIG. 11 will be described.
[0008]
First, when an input voltage Vin is applied between the pair of

input terminals

1 and 2, it is converted into a current value by the transistors Q5 and Q6. That is, since the currents flowing through the constant

current sources

11 and 12 are equal to each other (both are Ie), if the input voltage Vin is zero, the relationship between the current I5 flowing through the transistor Q5 and the current I6 flowing through the transistor Q6 is
I5 = I6 = Ie
Thus, the emitter currents of the differential amplifiers 10-1 and 10-2 coincide with each other. Therefore, if the input voltage Vin is zero, the collector current I2 of the transistor Q2 and the collector current I3 of the transistor Q3 coincide with each other, and as a result, the output voltage Vout also becomes zero.
[0009]
On the other hand, if the input voltage Vin is a positive value (when the potential of the input terminal 1 is higher),
I5> I6
Conversely, if the input voltage Vin is a negative value (when the potential of the input terminal 2 is higher),
I5 <I6
Therefore, an unbalance according to the level of the input voltage Vin occurs between the emitter current of the differential amplifier 10-1 and the emitter current of the differential amplifier 10-2. Therefore, if the input voltage Vin is a positive value,
I2> I3
Therefore, the output voltage Vout becomes a negative value (a state where the potential of the output terminal 4 is higher). Conversely, if the input voltage Vin is a negative value,
I2 <I3
Therefore, the output voltage Vout becomes a positive value (a state where the potential of the output terminal 3 is higher).
[0010]
In this way, the variable gain circuit shown in FIG. 11 can amplify the input voltage Vin and generate the output voltage Vout.
[0011]
When adjusting the voltage gain (Vout / Vin), the control voltage Vctrl applied between the pair of

control terminals

5 and 6 may be changed. Specifically, the higher the control voltage Vctrl (the higher the potential of the control terminal 5), the more current flowing through the transistors Q2 and Q3 increases, so the voltage gain increases and the control voltage Vctrl is lowered. The voltage gain decreases because the current flowing through the transistors Q2 and Q3 decreases as the potential of the control terminal 6 increases.
[0012]
The adjustment of the voltage gain by the control voltage Vctrl will be described more specifically. First, the current I2 flowing through the transistor Q2 included in the differential amplifier 10-1 is
[0013]
[Expression 1]

The current I3 flowing through the transistor Q3 included in the differential amplifier 10-2 is
[0014]
[Expression 2]

It is represented by Here, Vt is a thermal voltage and is equal to kT / q, k is a Boltzmann constant, T is an absolute temperature, and q is an elementary charge. Therefore, the output voltage Vout is
[0015]
[Equation 3]

And
Rc2 = Rc1
given that,
[0016]
[Expression 4]

It becomes. here,
I6-I5 = -2Vin / RE
Therefore, the output voltage Vout is
[0017]
[Equation 5]

It will be represented by Thus, it can be seen that the voltage gain can be adjusted by the control voltage Vctrl.
[0018]
[Patent Document 1]
Japanese Examined Patent Publication No. 6-28325 [Problems to be Solved by the Invention]
However, in the differential amplifier 10-1 (10-2) constituting the conventional variable gain circuit, the resistor RC1 (RC2), the transistor Q2 (Q3), the transistor Q5 (Q6), and the constant current source 11 (12) are power sources. The potential Vcc and the ground potential GND are connected in series, and a transistor Q5 (Q6) is added in series to a normal differential amplifier. As a result, the necessary power supply potential Vcc must be increased by one stage of the transistor, resulting in problems that the power consumption increases and the dynamic range becomes narrow.
[0019]
Accordingly, an object of the present invention is to provide a variable gain circuit operable with a lower power supply potential Vcc.
[0020]
[Means for Solving the Problems]
The variable gain circuit according to the present invention includes a first-stage circuit that combines an input signal and a control signal, and a second-stage circuit that is provided after the first-stage circuit and generates an output signal. The circuit includes first and second differential circuits each having a pair of input terminals, and the first stage circuit is between the input terminals of the first differential circuit and the input of the second differential circuit. Both provide a potential difference according to the control signal between the terminals, and between one input terminal of the first differential circuit and one input terminal of the second differential circuit corresponding thereto, and the A potential difference corresponding to the input signal is applied between the other input terminal of the first differential circuit and the other input terminal of the second differential circuit. According to the present invention, since it can operate with a low power supply voltage, it is possible to reduce power consumption and ensure a wide dynamic range.
[0021]
The first stage circuit is connected to the first transistor, the first and second transistors to which the input signal is supplied, a means for passing a current based on the control signal to the first and second transistors, and At least one first resistor and at least one second resistor connected to the second transistor, and a voltage appearing at one end of the first resistor is applied to the first differential circuit. It is preferable to supply to one input terminal and supply a voltage appearing at one end of the second resistor to one input terminal of the second differential circuit. In this case, the voltage appearing at one end and the other end of the first resistor is supplied to one and the other input terminals of the first differential circuit, respectively, and the voltage appearing at the one end and the other end of the second resistor is obtained. Each can be supplied to one and the other input terminals of the second differential circuit.
[0022]
On the other hand, the first and second resistors include at least two resistors, and supply voltages appearing at one and the other ends of the first resistor to one and the other input terminals of the first differential circuit, respectively. The voltage appearing at one end of one and the other of the second resistor can be supplied to one and the other input terminals of the second differential circuit, respectively. According to this, the range of the input voltage that can be amplified can be made wider. In this case, the current flowing through the one of the first resistors is equal to the current flowing through the one of the second resistors, and the current flowing through the other of the first resistors and the other of the second resistors It is preferable that the current flowing in the is equal.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a circuit diagram of a variable gain circuit 700 according to a preferred embodiment of the present invention.
[0024]
The variable gain circuit 700 according to the present embodiment includes a control current generation stage 110 that generates a control current Ictrl based on an external control signal Vgc, and an amplification stage that amplifies an input voltage Vin based on the control current Ictrl and generates an output voltage Vout. 340. The control current Ictrl is a signal for adjusting the gain of the amplification stage 340, and may be referred to as an “internal control signal” in this specification. The control current generation stage 110 constitutes a control signal generation circuit that converts the external control signal Vgc into a control current Ictrl.
[0025]
The control current generation stage 110 has a non-inverting input terminal (+) connected to the control terminal 111, an operational amplifier 112, a base connected to the output terminal of the operational amplifier 112, and an emitter connected to the inverting input terminal (−) of the operational amplifier 112. Transistor Q11, a resistor R11 provided between the emitter of transistor Q11 and ground potential GND, and a constant current source 113 provided between power supply potential Vcc and the collector of transistor Q11. The control current Ictrl flows through the wiring 114 branched from the connection point between the constant current source 113 and the transistor Q11 (the collector of the transistor Q11). When the current flowing through the constant current source 113 is I113 and the current flowing through the transistor Q11 is I11, the control current Ictrl is
Ictrl = I113−I11
The value can be adjusted by an external control signal Vgc supplied to the control terminal 111.
[0026]
On the other hand, the amplification stage 340 is connected between the transistor Q41 and the resistor R41 connected in series between the wiring 114 and the ground potential GND, and between the power supply potential Vcc and the base of the transistor Q41, and the base is connected to the collector of the transistor Q41. A connected transistor Q42, and a constant current source 341, a transistor Q43, and a resistor R42 connected in series between a power supply potential Vcc and a ground potential GND are provided. As shown in FIG. 1, the base of the transistor Q41 and the base of the transistor Q43 are short-circuited, and the resistor R41 and the resistor R42 are set to the same resistance value, so that the transistor Q41 and the transistor Q43 constitute a current mirror circuit. To do. For this reason, the value of the current flowing through the transistor Q43 also coincides with the control current Ictrl. Therefore, if the constant current flowing through the constant current source 341 is I341, the current Ictrl3 flowing from the connection point between the constant current source 341 and the transistor Q43 (the collector of the transistor Q43) to the wiring 342 branches to I341-Ictrl.
Will be given.
[0027]
The control current Ictrl3 is also a signal for adjusting the gain of the amplification stage 340, and may be referred to as an “internal control signal” in this specification, like the control signal Ictrl described above.
[0028]
The amplification stage 340 is further connected between the transistor Q44 and the resistor R43 connected in series between the wiring 342 and the ground potential GND, and between the power supply potential Vcc and the base of the transistor Q44, and the base is connected to the collector of the transistor Q44. Transistor Q45.
[0029]
Amplifying stage 340 further includes transistors Q46 and Q47 whose collectors are both connected to power supply potential Vcc, and resistor R44, transistor Q48 and resistor R45 connected in series between the emitter of transistor Q46 and ground potential GND. A resistor R46, a transistor Q49 and a resistor R47 connected in series between the emitter of the transistor Q46 and the ground potential GND, and a resistor R48, a transistor Q50 and a resistor R49 connected in series between the emitter of the transistor Q47 and the ground potential GND. And a resistor R50, a transistor Q51, and a resistor R51 connected in series between the emitter of the transistor Q47 and the ground potential GND. The base of the transistor Q46 constitutes one input terminal 1, and the base of the transistor Q47 constitutes the other input terminal 2. The bases of the transistors Q49 and Q51 are connected to the base of the transistor Q41, and the bases of the transistors Q48 and Q50 are connected to the base of the transistor Q44.
[0030]
The resistors R41, R42, R43, R45, R47, R49, R51 are all set to the same resistance value, and the resistors R44, R46, R48, R50 are all set to the same resistance value. Thereby, the transistor Q41 and the transistors Q49 and Q51 constitute a current mirror circuit, and the transistor Q44 and the transistors Q48 and Q50 also constitute a current mirror circuit. For this reason, the current value flowing through the transistors Q49 and Q51 matches the control current Ictrl, and the current value flowing through the transistors Q48 and Q50 matches the control current Ictrl3.
[0031]
The amplification stage 340 further includes a circuit in which the transistors Q5 and Q6 are removed from the variable gain circuit shown in FIG. 11, and the base of the transistor Q1 is connected to a connection point a3 between the resistor R50 and the transistor Q51 (the collector of the transistor Q51). The base of the transistor Q2 is connected to the connection point b3 of the resistor R48 and the transistor Q50 (collector of the transistor Q50), and the base of the transistor Q3 is connected to the connection point c3 of the resistor R44 and the transistor Q48 (collector of the transistor Q48). The base of the transistor Q4 is connected to the connection point d3 (the collector of the transistor Q49) between the resistor R46 and the transistor Q49.
[0032]
The above is the circuit configuration of the amplification stage 340. Next, the operation of the amplification stage 340 will be described.
[0033]
In the amplification stage 340 having the above configuration, when the potential applied to the base (input terminal 1) of the transistor Q46 is Vp and the potential Vn applied to the base (input terminal 2) of the transistor Q47, the difference voltage (Vp− Vn) becomes the input voltage Vin.
[0034]
Therefore, if the transistor base-emitter voltage is Vbe, the emitter potential of the transistor Q46 is Vp-Vbe.
And the emitter potential of the transistor Q47 is Vn−Vbe.
Therefore, if the resistance values of the resistors R44, R46, R48, and R50 are Rx, the potentials Va3, Vb3, Vc3, and Vd3 of the connection points a3, b3, c3, and d3 are respectively
Va3 = Vn−Vbe−Ictrl × Rx
Vb3 = Vn−Vbe−Ictrl3 × Rx
Vc3 = Vp−Vbe−Ictrl3 × Rx
Vd3 = Vp−Vbe−Ictrl × Rx
Will be given. That is, the input signal Vin and the control currents Ictrl and Ictrl3 which are “internal control signals” are combined.
[0035]
Therefore, if the potential of the common emitter connection point of the transistors Q1 and Q2 is Ve2, and the potential of the common emitter connection point of the transistors Q3 and Q4 is Ve1, the difference voltage (Ve1-Ve2) is the potential Va3 of the connection point a3. It is equal to the difference (Vd3−Va3) from the potential Vd3 at the connection point d3 and equal to the difference (Vc3−Vb3) between the potential Vb3 at the connection point b3 and the potential Vc3 at the connection point c3. here,
Vd3-Va3 = Vc3-Vb3 = Vin
Because
Ve1-Ve2 = Vin
It is.
[0036]
As a result, the current Ie2 flowing through the common emitters of the transistors Q1 and Q2 and the current Ie1 flowing through the common emitters of the transistors Q3 and Q4 are:
Ie1 = Ie + (Ve1-Ve2) / RE = Ie + Vin / RE
Ie2 = Ie + (Ve2-Ve1) / RE = Ie-Vin / RE
Therefore, the current I2 flowing through the transistor Q2 is
[0037]
[Formula 6]

The current I3 flowing through the transistor Q3 is
[0038]
[Expression 7]

It becomes.
[0039]
On the other hand, the difference between the potential Vb3 at the connection point b3 and the potential Va3 at the connection point a3 is
Vb3-Va3 = Rx (Ictrl-Ictrl3)
The difference between the potential Vc3 at the connection point c3 and the potential Vd3 at the connection point d3 is
Vc3-Vd3 = Rx (Ictrl-Ictrl3)
Because
Rx (Ictrl-Ictrl3) = Vctrl
Then, the output voltage Vout is
[0040]
[Equation 8]

And
Rc2 = Rc1
Then,
[0041]
[Equation 9]

Thus, the same expression (expression (5)) as that of the variable gain circuit shown in FIG. 11 is obtained. That is, the same function can be realized by a configuration different from that of the amplification stage 140.
[0042]
As described above, in the variable gain circuit 700 according to the present embodiment, the transistor Q5 does not exist between the emitters of the transistors Q1 and Q2 in the amplification stage 340 and the constant current source 11, and similarly, the transistors Q3 and Q4 Since the transistor Q6 does not exist between the emitter and the constant current source 12, operation is possible even with a low power supply potential Vcc. Thereby, power consumption can be reduced. On the other hand, when the power supply potential Vcc is set to the same level as in the prior art, a wider dynamic range can be obtained.
[0043]
FIG. 2 is a circuit diagram of an amplification stage 350 that can be used in place of the amplification stage 340 included in the variable gain circuit 700.
[0044]
The amplification stage 350 shown in FIG. 2 eliminates the transistors Q43, Q44, Q45, Q48, and Q50, the resistors R42, R43, R44, R45, R48, and R49 and the constant current source 341 that constitute the amplification stage 340, and the transistor Q1. Is connected to the connection point a4 which is one end (higher side) of the resistor R50, the base of the transistor Q2 is connected to the connection point b4 which is the other end (lower side) of the resistor R50, and the base of the transistor Q4 is connected to the resistor R46. Is different from the amplification stage 340 in that the base of the transistor Q3 is connected to a connection point c4 which is the other end (low side) of the resistor R46. The other configuration is the same as that of the amplification stage 340.
[0045]
In the amplification stage 350 having such a circuit configuration, the potentials Va4, Vb4, Vc4, Vd4 of the connection points a4, b4, c4, d4 are respectively
Va4 = Vn−Vbe
Vb4 = Vn−Vbe−Ictrl × Rx
Vc4 = Vp−Vbe−Ictrl × Rx
Vd4 = Vp-Vbe
Therefore, the difference voltage (Ve1-Ve2) between the potential at the common emitter connection point of the transistors Q1 and Q2 and the potential at the common emitter connection point of the transistors Q3 and Q4 is the potential Va4 at the connection point a4 and the connection point d4. It is equal to the difference (Vd4−Va4) from the potential Vd4 and equal to the difference (Vc4−Vb4) between the potential Vb4 at the connection point b4 and the potential Vc4 at the connection point c4. Also in this example,
Vd4-Va4 = Vc4-Vb4 = Vin
Because
Ve1-Ve2 = Vin
It is. Therefore, the output voltage Vout is expressed by the above equation (9).
[0046]
As described above, if the amplification stage 350 shown in FIG. 2 is used, the same function as the amplification stage 340 can be realized with a smaller number of elements. However, in the amplification stage 350, unlike the amplification stage 340,
Va4> Vb4
Vd4> Vc4
Therefore, the range of the input voltage Vin that can be amplified is narrower than that of the amplification stage 340.
[0047]
Next, a variable gain circuit according to another preferred embodiment of the present invention will be described. The variable gain circuit according to the present embodiment is an example in which a voltage gain linearity improving function is added to the function of the variable gain circuit 700 described above. Before describing the specific circuit configuration in detail, the principle of the linearity improving function will be briefly described.
[0048]
First, in the variable gain circuit shown in FIG. 11, if the ratio (I2 / I5) between the current I5 flowing through the transistor Q5 and the current I2 flowing through the transistor Q2 is defined as “current gain A”, the current gain A is given by Can be defined.
[0049]
[Expression 10]

Similarly to the voltage gain, the current gain A is also required to have a linearity with a value obtained by logarithmically expressing the ratio of the current. In the range (approximate range) showing the logarithmic function (exp function) in equation (10), the control voltage Vctrl The relationship between the current gain A and the current gain A satisfies this requirement. However, this requirement cannot be satisfied in a range that does not show the nature of the logarithmic function (exp function) in Equation (10) (a range that cannot be approximated).
[0050]
Therefore, when examining the property of equation (10),
exp (-Vctrl / Vt) >> 1
(10) can be approximated to a logarithmic function (exp function). That is, in this range, even when an external control signal (external control signal) is directly used as the control voltage Vctrl, linearity between the external control signal and the current gain A (or voltage gain) can be obtained.
[0051]
However,
exp (-Vctrl / Vt) >> 1
In the range where is not satisfied, Equation (10) cannot be approximated to a logarithmic function (exp function). That is, in this range, when an external control signal (external control signal) is directly used as the control voltage Vctrl, it is impossible to obtain linearity between the external control signal and the current gain A (or voltage gain).
[0052]
Therefore,
exp (-Vctrl / Vt) >> 1
In order to obtain the linearity between the external control signal and the current gain A (or voltage gain) in a range in which is not satisfied, it is necessary to correct the control voltage Vctrl generated based on the external control signal. That is, a circuit for generating the control voltage Vctrl that can obtain the linearity between the external control signal and the current gain A (or voltage gain) is required. In the circuit shown in FIG. 1, the control voltage Vctrl is as described above.
Rx (Ictrl-Ictrl3) = Vctrl
Defined by
[0053]
The present embodiment has been made from such a viewpoint, and generates a control current linear with respect to the external control signal and generates a correction current based on the external control signal. The gain of the amplification stage is controlled by the internal control signal generated based on the above. The specific circuit configuration will be described in detail below.
[0054]
FIG. 3 is a circuit diagram of a variable gain circuit 300 according to another preferred embodiment of the present invention.
[0055]
The variable gain circuit 300 according to the present embodiment has a configuration in which a current conversion stage 320 and a correction stage 130 are added to the variable gain circuit 700 described above. Since other configurations are the same as those of the variable gain circuit 500 described above, the same elements are denoted by the same reference numerals, and redundant description is omitted.
[0056]
As shown in FIG. 3, the current conversion stage 320 includes a transistor Q31 and a resistor R31 connected in series between the collector (wiring 114) of the transistor Q11 and the ground potential GND, and between the power supply potential Vcc and the ground potential GND. A constant current source 321, a transistor Q32, and a resistor R32 are connected in series, and the base and collector of the transistor Q31 are short-circuited, and the base of the transistor Q31 and the base of the transistor Q32 are also short-circuited. Further, the resistance R31 and the resistance R32 are set to the same resistance value, whereby the transistor Q31 and the transistor Q32 constitute a current mirror circuit, and the current value flowing through the transistor Q32 also matches the control current Ictrl. Therefore, if the current flowing through the constant current source 321 is I321, the current flowing from the connection point between the constant current source 321 and the transistor Q32 (the collector of the transistor Q32) to the wiring 322 is I321-Ictrl.
Will be given.
[0057]
The correction stage 130 includes a resistor R16, a transistor Q14 and a resistor R17 connected in series between the power supply potential Vcc and the ground potential GND, and a resistor R18 and a constant connected in series between the power supply potential Vcc and the ground potential GND. And a current source 131. The base of the transistor Q14 is connected to the base of the transistor Q31 included in the control voltage generation stage 320. The resistor R17 is set to the same resistance value as that of the resistor R31, so that the transistors Q31 and Q14 also form a current mirror circuit, and the value of the current flowing through the transistor Q14 also matches the control current Ictrl.
[0058]
Therefore, the potential Vc1 of the connection point c1 between the resistor R16 and the transistor Q14 (the collector of the transistor Q14) is
Vc1 = Vcc−R16 × Ictrl
Given in. On the other hand, if the current flowing through the constant current source 131 is I131, the potential Vd1 at the connection point d1 between the resistor R18 and the constant current source 131 is:
Vd1 = Vcc−R18 × I131
Given in. Here, since Vcc, R16, R18, and I131 are fixed values, the difference between the potential Vc1 and the potential Vd1 is determined by the value of the control current Ictrl.
[0059]
The correction stage 130 further includes transistors Q15 and Q16 whose emitters are connected in common, and a constant current source 132 provided between the common emitter of these transistors Q15 and Q16 and the ground potential GND. The base is connected to the connection point c1, and the base of the transistor Q16 is connected to the connection point d1. Therefore, a linear potential difference is applied to the external control signal Vgc between the base of the transistor Q15 and the base of the transistor Q16. The transistors Q15 and Q16 and the constant current source 132 constitute a differential circuit, and the collector of the transistor Q15 is connected to the input side of a current mirror circuit composed of P-channel MOS transistors (hereinafter simply referred to as “MOS transistors”) Q17 and Q18. It is connected. The collector of transistor Q16 is connected to power supply potential Vcc.
[0060]
The MOS transistor Q17 constituting the current mirror circuit is connected between the power supply potential Vcc and the wiring 322, and the MOS transistor Q18 is connected between the power supply potential Vcc and the collector of the transistor Q15. The gate and drain of the MOS transistor 18 are short-circuited, and the gate of the MOS transistor 18 and the gate of the MOS transistor Q17 are also short-circuited. Thus, as described above, the collector of the transistor Q15 serves as the input terminal of the current mirror circuit, and the wiring 322 serves as the output terminal of the current mirror circuit. For this reason, the wiring 323 that has passed through the correction stage 130 has
Ictrl2 = I321-Ictrl + Ia
A current corresponding to the current flows.
[0061]
The gate width of the MOS transistor Q17 and the gate width of the MOS transistor Q18 constituting the current mirror circuit are set to K1: 1. For this reason, the value of the correction current Ia which is the output current of the current mirror circuit is It becomes K1 times the current I15 flowing through Q15.
[0062]
Here, the potential Vc1 at the connection point c1 increases as the control current Ictrl decreases, that is, as the external control signal Vgc increases, and the amount of the correction current Ia also increases. On the other hand, the greater the control current Ictrl, that is, the lower the external control signal Vgc, the lower the potential Vc1 at the connection point c1 and the smaller the amount of the correction current Ia.
[0063]
Here, the value of the correction current Ia is given by the following equation.
[0064]
## EQU11 ##

Referring to Equation (11), it can be seen that the smaller the control current Ictrl (the greater the external control signal Vgc), the greater the correction current Ia.
[0065]
The control currents Ictrl2 and Ictrl3 of the amplification stage 340 are respectively equal to Ictrl3 = I341−Ictrl2
Ictrl2 = I321-Ictrl + Ia
Is given by
Vctrl = Rx (Ictrl2-Ictrl3)
The control voltage Vctrl defined by is given by the following equation.
[0066]
[Expression 12]

As described above, the relationship between the external control signal Vgc and the control voltage Vctrl is not linear, and the control voltage Vctrl corrected with the correction current Ia is generated and supplied to the differential circuit included in the amplification stage 340. Is done. as a result,
exp (-Vctrl / Vt) >> 1
In a range where V is not satisfied, the relationship between the external control signal Vgc and the control voltage Vctrl is not linear, but the linearity of the voltage gain (or current gain) with respect to the external control signal Vgc is maintained, and good linearity can be obtained. .
[0067]
As described above, the variable gain circuit 300 according to the present embodiment is not only operable by the low power supply potential Vcc, but also generates the correction current Ia based on the external control signal Vgc, and the control current Ictrl and the correction current Ia Since the gain of the amplification stage 340 is controlled by using the control current Ictrl2 linear with respect to the difference current, exp (−Vctrl / Vt) >> 1 in the conventional circuit.
Good linearity can be obtained even in a range where is not satisfied.
[0068]
FIG. 4 is a graph for explaining the effect of the present embodiment. The curve 21 represents a pure exp function, the curve 22 represents a function obtained by substituting the expression (12) into the expression (10), and the curve 23 represents In equation (10), Vctrl = Rx {(2 × I321-I341) -2Ictrl}
Indicates a function that is assigned to. In other words, the curve 22 shows the relationship between the control voltage Vctrl and the current gain A in this embodiment, and the curve 23 shows the external control when the correction stage 130 is deleted from this embodiment (when the correction current Ia is always zero). The relationship between the signal Vgc and the current gain A is shown.
[0069]
As shown by the curve 23, when the correction current Ia is zero,
exp (-Vctrl / Vt) >> 1
As it deviates from the curve 21, it deviates from the curve 21. On the other hand, when the correction current Ia is added as in the present embodiment, the curve 21 can be accurately approximated until the differential amplifier constituting the amplification stage 340 is in the limiter state.
[0070]
FIG. 5 is a graph showing the amplification characteristics of the variable gain circuit 300 according to the present embodiment, and the curve 24 shows the relationship between the external control signal Vgc and the voltage gain in the present embodiment. As shown in FIG. 5, in the present embodiment, it can be seen that the relationship between the external control signal Vgc and the voltage gain is linear in the region where the voltage gain is about −40 dB to about 10 dB. That is, it can be seen that the change of the voltage gain with respect to the external control signal Vgc has a wide range in which the linearity is good. FIG. 5 also shows a curve 25 showing the relationship between the external control signal Vgc and the voltage gain in the variable gain circuit 700 described above, and is excellent in linearity as compared with the variable gain circuit 700. I can confirm.
[0071]
FIG. 6 is a circuit diagram of a variable gain circuit 301 according to a modification. A variable gain circuit 301 shown in FIG. 6 has a configuration using a correction stage 133 instead of the correction stage 130 included in the variable gain circuit 300. In place of the transistors Q15 to Q18 and the constant current source 132 included in the correction stage 130, the correction stage 133 includes PNP-type bipolar transistors (hereinafter simply referred to as “transistors”) Q61 and Q62 that have emitters connected in common. A constant current source 134 connected between the power supply potential Vcc and the common emitter connection point of the transistors Q61 and Q62 is provided.
[0072]
The collector of transistor Q61 is connected to ground potential GND, and the collector of transistor Q62 is connected to node a1. As a result, the correction current Ia which is the collector current of the transistor Q62 directly flows into the connection point a1. That is, like the correction stage 130 shown in FIG. 3, a current mirror circuit (transistors Q17, Q18) is used to generate a correction current Ia that is K1 times the output current of the differential circuit (transistors Q15, Q16). Is not caused to flow into the wiring 322, but the output current of the differential circuit (transistors Q61, Q62) is directly used as the correction current Ia, and this is flowed into the wiring 322.
[0073]
Even in such a configuration, when the control current Ictrl decreases due to the increase in the external control voltage Vgc, the correction current Ia increases. Therefore, it is possible to perform correction similar to that of the variable gain circuit shown in FIG.
[0074]
FIG. 7 is a circuit diagram of a variable gain circuit 600 according to still another preferred embodiment of the present invention.
[0075]
The variable gain circuit 600 according to the present embodiment replaces the control current generation stage 110 included in the variable gain circuit 100 described above with a control current generation stage with a temperature characteristic compensation function (hereinafter simply referred to as “control current generation stage”) 210. It has the structure which provided. Since other configurations are the same as those of the variable gain circuit 700 described above, the same components are denoted by the same reference numerals, and redundant description is omitted.
[0076]
Like the control current generation stage 110 shown in FIG. 1, the control current generation stage 210 is a circuit that receives the external control signal Vgc and generates the control current Ictrl. However, the control current generation stage 210 depends on the temperature of the coefficient Vt included in the equation (5). The control current generation stage 110 differs from the control current generation stage 110 in that the value of the control current Ictrl is corrected so that the characteristics are canceled. Hereinafter, a specific circuit configuration of the control current generation stage 210 will be described.
[0077]
The control current generation stage 210 has an operational amplifier 212 whose non-inverting input terminal (+) is connected to the control terminal 211, a base connected to the output terminal of the operational amplifier 212, and an emitter connected to the inverting input terminal (−) of the operational amplifier 212. The transistor Q21 has a collector connected to the power supply potential Vcc, and the resistor R21 provided between the emitter of the transistor Q21 and the ground potential GND. An external control signal Vgc is applied to the control terminal 211, whereby the base voltage of the transistor Q21 is substantially Vgc + Vbe (Vbe is the base-emitter voltage of the transistor).
[0078]
The control current generation stage 210 further includes a constant current source 213, a resistor R22, and diode-connected transistors Q22 and Q23 connected in series between the power supply potential Vcc and the ground potential GND. The control current generation stage 210 includes transistors Q24 and Q25 whose emitters are connected in common, and a constant current source 214 provided between the common emitter of these transistors Q24 and Q25 and the ground potential GND. The base of the transistor Q24 is connected to the connection point a2, and the base of the transistor Q25 is connected to the connection point b2. As shown in FIG. 7, the connection point a2 is one end (higher side) of the resistor R22, and the connection point b2 is the other end (lower side) of the resistor R22. Thus, the transistors Q24 and Q25 and the constant current source 214 constitute a differential circuit, and the collector of the transistor Q25 is connected to the input side of the current mirror circuit composed of the MOS transistors Q26 and Q27. The collector of transistor Q24 is connected to power supply potential Vcc.
[0079]
One MOS transistor Q26 constituting the current mirror circuit is provided between the power supply potential Vcc and the transistor Q25, and the gate and drain thereof are short-circuited, whereby the collector of the transistor Q25 is connected to the current mirror circuit. It becomes the input terminal. On the other hand, the other MOS transistor Q27 constituting the current mirror circuit is provided between the power supply potential Vcc and a transistor Q29 which will be described later, and its gate is connected to the gate of the MOS transistor Q26. Becomes the output terminal of the current mirror circuit.
[0080]
The gate width of the MOS transistor Q26 and the gate width of the MOS transistor Q27 constituting the current mirror circuit are set to 1: K2. Therefore, the value of I27 which is the output current of the current mirror circuit is the same as that of the transistor Q25. K2 times the flowing current I25.
[0081]
The control current generation stage 210 further includes a constant current source 215 and a resistor R23 connected in series between the power supply potential Vcc and the output terminal of the operational amplifier 212 (base of the transistor Q21). The control current generation stage 210 includes transistors Q28 and Q29 having emitters connected in common, and a resistor R24 provided between the common emitter of these transistors Q28 and Q29 and the ground potential GND. Is connected to the connection point c2, and the base of the transistor Q29 is connected to the connection point d2. As shown in FIG. 7, the connection point c2 is one end (higher side) of the resistor R23, and the connection point d2 is the other end (lower side) of the resistor R23. Thus, the transistors Q28 and Q29 and the resistor R24 constitute a differential circuit, and the collector of the transistor Q29 is connected to the output side of the current mirror circuit composed of the MOS transistors Q26 and Q27 as described above. The collector of transistor Q28 is connected to power supply potential Vcc.
[0082]
In such a configuration, the current that flows from the connection point of the MOS transistor Q27 and the transistor Q29 (the collector of the transistor Q29) to the wiring 216 that branches is the control current Ictrl. The control current Ictrl is supplied to the amplification stage 340. The circuit configuration and operation of the amplification stage 340 are as described above.
[0083]
Next, the operation of the control current generation stage 210 will be described.
[0084]
First, since the resistor R22 is provided between the base of the transistor Q24 and the base of the transistor Q25 constituting the differential circuit, the current flowing through the constant current source 213 is between I213 and the base of these transistors. if you did this,
I213 x R22
A constant voltage difference defined by is given. Therefore, if the current flowing through the constant current source 214 is I214, the current I25 flowing through the transistor Q25 is
[0085]
[Formula 13]

The value of the current I27, which is the output current of the current mirror circuit (MOS transistors Q26, Q27) that receives this, is
I25 × K2
Will be given.
[0086]
On the other hand, as described above, since the base voltage of the transistor Q21 is substantially Vgc + Vbe, the voltage at the common emitter connection point of the transistors Q28 and Q29 substantially matches the external control signal Vgc. Therefore, the current I24 flowing through the resistor R24 is
Vgc / R24
And changes linearly with respect to the external control signal Vgc. Further, when the current flowing through the constant current source 215 is I215 between the bases of the transistors Q28 and Q29,
I215 × R23
Therefore, the correction current Ic flowing through the transistor Q29 is given as follows:
[0087]
[Expression 14]

It becomes.
[0088]
Therefore, the control current Ictrl is
[Expression 15]

In Equation (15), I213, I214, I215, R22, R23, and K2 are constants, and I24 is a value that varies linearly with respect to the external control signal Vgc as described above. If these constants included in 15) are appropriately set, it is possible to give a desired temperature characteristic to the control current Ictrl. That is, by adjusting the constant included in the equation (15), the temperature dependency on the coefficient Vt of the control voltage Vctrl can be substantially canceled. In this way, if the temperature characteristic that cancels the temperature dependency of the coefficient Vt included in the equation (5) is given, the temperature dependency of the output voltage Vout represented by the equation (5) can be canceled. Become.
[0090]
As described above, the variable gain circuit 600 according to the present embodiment has a temperature characteristic that cancels the temperature dependency of the amplification stage 340 (temperature dependency of the coefficient Vt) to the control current Ictrl linear with respect to the external control signal Vgc. By using the control current generation stage 210 that can be applied, it is possible to obtain an effect of excellent temperature characteristics in addition to the effect of the variable gain circuit 700 described above.
[0091]
Next, a variable gain circuit according to still another preferred embodiment of the present invention will be described. The variable gain circuit according to the present embodiment is an example in which, in addition to the function of the variable gain circuit 700 described above, a function for correcting the temperature dependence of the amplification stage is added, and a function for improving the linearity of the voltage gain is further added. FIG. 8 is a circuit diagram of a variable gain circuit 400 according to still another preferred embodiment of the present invention. The current conversion stage 320 is provided between the control current generation stage 210 and the amplification stage 340 included in the variable gain circuit 600 described above. And a correction stage 130 is inserted. Other configurations are basically the same as those of the variable gain circuit 600 described above. According to the variable gain circuit 400 according to the present embodiment, not only the effects of the variable gain circuit 700 described above but also the effects of the variable gain circuit 300 and the effects of the variable gain circuit 600 can be obtained. That is, it is possible to perform a low voltage operation with low temperature dependence while realizing good linearity.
[0092]
FIG. 9 is a graph for explaining the effect of this embodiment, and shows the relationship between the external control signal Vgc and the voltage gain for each temperature. As shown in FIG. 9, it can be confirmed that the variable gain circuit 400 according to the present embodiment has not only excellent linearity but also almost no temperature dependence. On the other hand, FIG. 10 is a graph showing the relationship between the external control signal Vgc and the voltage gain in the variable gain circuit 300 for each temperature. Although the linearity is excellent, it is more temperature dependent than the variable gain circuit 400 according to the present embodiment. It turns out that the nature is big.
[0093]
The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope of the invention described in the claims, and these are also included in the scope of the present invention. Needless to say.
[0094]
【The invention's effect】
As described above, in the present invention, since the synthesis of the input signal and the internal control signal and the amplification of the input signal according to the internal control signal are performed in different stages, the operation is performed with a lower power supply potential Vcc. Can be done. As a result, power consumption can be reduced and the dynamic range can be expanded.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a variable gain circuit 700 according to a preferred embodiment of the present invention.
2 is a circuit diagram of an amplification stage 350 that can be used instead of the amplification stage 340 included in the variable gain circuit 700. FIG.
FIG. 3 is a circuit diagram of a variable gain circuit 300 according to another preferred embodiment of the present invention.
FIG. 4 is a graph for explaining the effect of the variable gain circuit 300;
5 is a graph showing a relationship between an external control signal Vgc and a voltage gain in the variable gain circuit 300. FIG.
6 is a circuit diagram of a variable gain circuit 301 which is a modification of the variable gain circuit 300. FIG.
FIG. 7 is a circuit diagram of a variable gain circuit 600 according to still another preferred embodiment of the present invention.
FIG. 8 is a circuit diagram of a variable gain circuit 400 according to still another preferred embodiment of the present invention.
FIG. 9 is a graph showing the relationship between the external control signal Vgc and the voltage gain in the variable gain circuit 400 for each temperature.
10 is a graph showing the relationship between the external control signal Vgc and the voltage gain in the variable gain circuit 300 for each temperature. FIG.
FIG. 11 is a circuit diagram of a conventional variable gain circuit.
[Explanation of symbols]
1, 2

Input terminal

3, 4

Output terminal

5, 6 Control terminal 10-1, 10-2

Differential amplifier

11, 12 Constant current source 300, 301, 400, 600, 700 Variable gain circuit 110, 210 Control current generation stage 111, 211

Control terminal

112, 212

Operational amplifier

113, 115, 131, 132, 134, 213-215, 321, 341 Constant

current source

114, 216, 322, 323, 342

Wiring

130, 133 Correction stage 210 Control current generation stage 340 350 Amplifier stage 320 Current conversion stages Q1-Q6, Q11, Q14-Q18, Q21-Q29, Q31, Q32, Q41-Q51, Q61, Q62 Transistors R11, R16-R18, R21-R24, R31, R32, R41- R51, RC1, RC2, RE resistance

Claims

A first-stage circuit that receives an input signal and a control signal; and a second-stage circuit that is provided after the first-stage circuit and generates an output signal;
The first stage circuit is:
A first transistor (Q41) having the control signal input to a collector and an emitter electrically connected to ground (GND);
A first constant current source (341) having one end connected to a power source (Vcc);
A second transistor that is inserted between the other end of the first constant current source (341) and the ground (GND), and forms a first current mirror circuit together with the first transistor (Q41). (Q43)
A third transistor (Q44) inserted between the other end of the first constant current source (341) and the ground (GND);
A fourth transistor (Q46) having a collector connected to the power source (Vcc) and one of the pair of input terminals (1, 2) (1) connected to the base;
A first resistor (R44) having one end connected to the emitter of the fourth transistor (Q46);
A fifth transistor (Q48) inserted between the other end of the first resistor and the ground (GND) and forming a second current mirror circuit together with the third transistor (Q44);
A second resistor (R46) having one end connected to the emitter of the fourth transistor (Q46);
A sixth transistor (Q49) inserted between the second resistor (R46) and the ground (GND) and forming a third current mirror circuit together with the first transistor (Q41);
A seventh transistor (Q47) having a collector connected to the power source (Vcc) and the other (2) of the pair of input terminals (1, 2) connected to a base;
A third resistor (R48) having one end connected to the emitter of the seventh transistor (Q47);
An eighth transistor (Q50) inserted between the other end of the third resistor (R48) and the ground (GND), and forms a fourth current mirror circuit together with the third transistor (Q44);
A fourth resistor (R50) having one end connected to the emitter of the seventh transistor (Q47);
A ninth transistor (Q51) which is inserted between the other end of the fourth resistor (R50) and the ground (GND) and forms a fifth current mirror circuit together with the first transistor (Q41); Have
The second stage circuit is:
A tenth transistor (Q1) having a collector connected to the power supply (Vcc), a fifth resistor (RC1) having one end connected to the power supply (Vcc), and a collector serving as the fifth resistor (RC1) A first differential circuit comprising an eleventh transistor (Q2) connected to the other end of
A second constant current source (11) connected between the emitters of the tenth transistor (Q1) and the eleventh transistor (Q2) and the ground (GND);
A sixth resistor (RC2) having one end connected to the power source (Vcc), a twelfth transistor (Q3) having a collector connected to the other end of the sixth resistor (RC2), and a collector being the power source A second differential circuit comprising a thirteenth transistor (Q4) connected to (Vcc);
A third constant current source (12) connected between the emitters of the twelfth transistor (Q3) and the thirteenth transistor (Q4) and the ground (GND);
One end is connected to the emitters of the tenth transistor (Q1) and the eleventh transistor (Q2), and the other end is connected to the emitters of the twelfth transistor (Q3) and the thirteenth transistor (Q4). A seventh resistor (RE);
One (4) has a pair of output terminals (3, 4) connected to the collector of the eleventh transistor (Q2) and the other (3) connected to the collector of the twelfth transistor (Q3). And
The other end of the fourth resistor (R50) is the base of the tenth transistor (Q1), and the other end of the third resistor (R48) is the base of the eleventh transistor (Q2). By connecting the other end of the first resistor (R44) to the base of the twelfth transistor (Q3) and the other end of the second resistor (R46) to the base of the thirteenth transistor (Q4). The input signal input between the pair of input terminals (1, 2) is output as an output signal between the pair of output terminals (3, 4) with a gain according to the control signal.
A variable gain circuit configured as described above .

A first-stage circuit that receives an input signal and a control signal; and a second-stage circuit that is provided after the first-stage circuit and generates an output signal;
The first stage circuit is:
A first transistor (Q41) having the control signal input to a collector and an emitter electrically connected to ground (GND);
A second transistor (Q46) having a collector connected to a power source (Vcc) and one (1) of a pair of input terminals (1, 2) connected to a base;
A first resistor (R46) having one end connected to the emitter of the second transistor (Q46);
A third transistor (Q47) having a collector connected to the power source (Vcc) and the other (2) of the pair of input terminals (1, 2) connected to a base;
A second resistor (R50) having one end connected to the emitter of the third transistor (Q47);
A fourth transistor (Q49) inserted between the other end of the first resistor (R46) and the ground (GND), and forms a first current mirror circuit together with the first transistor (Q41);
A fifth transistor (Q51) that is inserted between the other end of the second resistor (R50) and the ground (GND) and forms a second current mirror circuit together with the first transistor (Q41). Have
The second stage circuit is:
A sixth transistor (Q1) whose collector is connected to the power source (Vcc), a third resistor (RC1) whose one end is connected to the power source (Vcc), and a collector which is the third resistor (RC1) A first differential circuit comprising a seventh transistor (Q2) connected to the other end of
A first constant current source (11) connected between the emitters of the sixth transistor (Q1) and the seventh transistor (Q2) and the ground (GND);
A fourth resistor (RC2) having one end connected to the power source (Vcc), an eighth transistor (Q3) having a collector connected to the other end of the fourth resistor (RC2), and a collector being the power source A second differential circuit comprising a ninth transistor (Q4) connected to (Vcc);
A second constant current source (12) connected between the emitters of the eighth transistor (Q3) and the ninth transistor (Q4) and the ground (GND);
One end is connected to the emitters of the sixth transistor (Q1) and the seventh transistor (Q2), and the other end is connected to the emitters of the eighth transistor (Q3) and the ninth transistor (Q4). A fifth resistor (RE),
One (4) has a pair of output terminals (3, 4) connected to the collector of the seventh transistor (Q2) and the other (3) connected to the collector of the eighth transistor (Q3). And
One end of the second resistor (R50) is used as the base of the sixth transistor (Q1), and the other end of the second resistor (R50) is used as the base of the seventh transistor (Q2). By connecting one end of the resistor (R46) to the base of the ninth transistor (Q4) and the other end of the first resistor (R46) to the base of the eighth transistor (Q3), The input signal input between the pair of input terminals (1, 2) is output as an output signal between the pair of output terminals (3, 4) with a gain corresponding to the control signal.
A variable gain circuit configured as described above .