JP4185680B2

JP4185680B2 - Storage device

Info

Publication number: JP4185680B2
Application number: JP2001207210A
Authority: JP
Inventors: 富久幡野; 昭憲戸田; 元泰角田; 永雅水島; 国弘片山
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2001-07-09
Filing date: 2001-07-09
Publication date: 2008-11-26
Anticipated expiration: 2021-07-09
Also published as: JP2003022216A

Description

【０００１】
【発明の属する技術分野】
本発明は、セキュリティ機能を搭載した記憶装置、その記憶装置が挿入可能なホスト機器、及びその記憶装置が挿入されたホスト機器に係り、特に、フラッシュメモリチップ及びコントローラを有するメモリカード及びそのメモリカードが挿入可能な装置及びそのそのメモリカードが挿入された端末装置に関する。
【０００２】
【従来の技術】
ＩＣカードは、プラスチックカード基板中にＩＣ（集積回路）チップを埋め込んだものであり、その表面にＩＣチップの外部端子を持つ。ＩＣチップの外部端子には、電源端子、クロック端子、データ入出力端子などが含まれる。ＩＣチップは、接続装置が外部端子から電源や駆動クロックを直接供給することによって動作する。
【０００３】
ＩＣカードは、外部端子を通して端末機などの接続装置との間で電気信号を送受信することにより、接続装置と情報交換をおこなう。情報交換の結果として、ＩＣカードは計算結果や記憶情報の送出、記憶情報の変更をおこなう。ＩＣカードは、これらの動作仕様に基づいて、機密データ保護や個人認証などのセキュリティ処理を実行する機能を持つことができる。ＩＣカードは、クレジット決済やバンキングなど機密情報のセキュリティが必要とされるシステムにおいて、個人識別のためのユーザデバイスとして利用されている。
【０００４】
【発明が解決しようとする課題】
セキュリティシステムにおいて利用されるＩＣカードは、ＩＣカード内部で秘密情報を用いて演算を行う際に、その秘密情報あるいはその秘密情報を推定できるような情報をＩＣカードの外部にもらさないように設計される必要がある。すなわち、耐タンパ性を持つことが必要とされる。このような外部にもらしてはならない秘密情報を解析する攻撃方法としては、タイミング解析、電力差分解析、故障利用解析などが知られている。
【０００５】
タイミング解析は、暗号処理時間が秘密情報の内容に依存して異なる場合、その時間差を統計的に解析して秘密情報を推定する攻撃法である。暗号アルゴリズムを装置に実装する際、暗号の処理時間の短縮やプログラムサイズの縮小を目的として、秘密情報の内容に依存して不要となる処理をスキップしたり分岐処理を行ったりするような最適化が行われることがある。このような最適化を行った場合、暗号処理時間が秘密情報の内容に依存して異なる。そのため、処理時間を見ることで秘密情報の内容を推定できる可能性がある。
【０００６】
電力差分解析は、暗号処理を実行している最中に、ＩＣカードの電源端子から供給される電力を測定し、そこから消費電力の差分を解析することにより秘密情報を推定する攻撃法である。
【０００７】
故障利用解析は、ＩＣカードの計算誤りを利用した攻撃法である。ＩＣカードに一過性の故障あるいは他の機能に影響を与えない範囲の限定的な障害を与え、ＩＣカードに攻撃者の望む異常な処理を行わせる。例えば、ＩＣカードに高電圧を加えたり、瞬間的にクロック周波数や駆動電圧を変動させることにより故意にエラーを発生させた場合に得られる誤った計算結果と正しい計算結果から秘密情報が取得される可能性がある。
【０００８】
したがって、ＩＣカードは、実用上、これらの攻撃法に対する対策手段を持たなければならない。
【０００９】
本発明の目的は、セキュリティを向上した記憶装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するため、本発明は、データを記憶するための記憶装置において、データを記憶可能な第１のメモリと、データを記憶可能でかつデータのセキュリティ処理を実行可能な第２のメモリと、ホスト機器からのコマンドに基づいて、第１のメモリ又は第２のメモリを選択するコントローラと有し、ホスト機器から第１のメモリへのアクセスを実行している間に第２のメモリに対するホストからの第２のコマンドを受け付け、第２のコマンドに従う処理を実行する構成とする。
【００１１】
又、コントローラは、ホスト機器からのコマンドにデータのセキュリティ処理に関する情報が含まれていた場合に、第２のメモリを選択する構成でも良い。
【００１２】
さらに、第２のメモリは、セキュリティ評価機関によって予め認証されたＩＣチップであることも考えられる。
【００１３】
また、認証済ＩＣチップは、認証済ＩＣチップへ読み書きされるデータを暗号化又は復号化する手段を有する。
【００１４】
また、第１のメモリは、ホスト機器からのデータを記憶する第１の記憶領域と、第２のメモリに関するデータを記憶し、ホスト機器からのデータの読み出し又は書き込みの少なくとも１つが制限される第２の記憶領域とを有する構成とすることもできる。
【００１５】
さらに、コントローラは、第２の記憶領域に記憶されたデータを、第２のメモリへ転送する手段を有することもできる。
【００１６】
また、コントローラは、第２の記憶領域に記憶されたデータに基づいて、第２のメモリを制御する構成を有しても良い。
【００１７】
さらに、本発明の実施形態として、コンテンツプロバイダによって発行されたセッション鍵によって暗号化された第一及び第二のコンテンツを記憶するメモリと、コンテンツプロバイダによって公開鍵によって暗号化されたセッション鍵と公開鍵に対応する秘密鍵とを記憶し、秘密鍵によってセッション鍵を復号化することが可能なメモリ付演算処理装置と、ホスト機器からのコマンドに応じて、メモリ付演算処理装置に第一のコンテンツに対応するセッション鍵の復号化させながら、既に復号化された第二のコンテンツに対応するセッション鍵によってメモリに記憶された第二のコンテンツを復号化し、復号化された第二のコンテンツをホスト機器へ送信するコントローラとを有する構成とする。
【００１８】
【発明の実施の形態】
図２２は、本発明を適用したＭｕｌｔｉＭｅｄｉａＣａｒｄ（ＭｕｌｔｉＭｅｄｉａＣａｒｄは、ＩｎｆｉｎｅｏｎＴｅｃｈｎｏｌｏｇｉｅｓＡＧの登録商標である。以下、「ＭＭＣ」と略記する。）の内部構成を示した図である。ＭＭＣ１１０は、ＭＭＣ仕様に準拠するのが好ましい。ＭＭＣ１１０は、ＭＭＣ１１０に接続されたホスト機器２２０から発行されたＭＭＣ仕様に準拠したメモリカードコマンドに基づいて、機密データ保護や個人認証などに必要な暗号演算をおこなうセキュリティ処理機能を持つ。
【００１９】
ホスト機器２２０は、例えば、携帯電話、携帯情報端末（ＰＤＡ）、パーソナルコンピュータ、音楽再生（及び録音）装置、カメラ、ビデオカメラ、自動預金預払器、街角端末、及び決済端末等が該当する。
【００２０】
ＭＭＣ１１０は、ＭＭＣ外部端子１４０、コントローラチップ１２０、フラッシュメモリチップ１３０、及びＩＣカードチップ１５０を持つ。フラッシュメモリチップ１３０は、不揮発性の半導体メモリを記憶媒体とするメモリチップであり、フラッシュメモリコマンドによりデータの読み書きができる。ＭＭＣ外部端子１４０は、外部のホスト機器２２０と情報交換するために、電源供給端子、クロック入力端子、コマンド入出力端子、データ入出力端子、グランド端子等の７つの端子から構成される。コントローラチップ１２０は、ＭＭＣ外部端子１４０、フラッシュメモリチップ１３０、及びＩＣカードチップ１５０と接続され、これらを制御するマイコンチップである。
【００２１】
ＩＣカードチップ１５０は、ＩＣカードのプラスチック基板中に埋め込むためのマイコンチップであり、ＩＣカードチップ１５０が有する外部端子、電気信号プロトコル、コマンドはＩＳＯ／ＩＥＣ７８１６規格に準拠している。ＩＣカードチップ１５０の外部端子には、電源供給端子、クロック入力端子、リセット入力端子、Ｉ／Ｏ入出力端子、及びグランド端子がある。コントローラチップ１２０は、ＩＣカードチップ１５０の外部端子からＩＣカードチップ１５０にＩＣカードコマンドを発行することによって、外部のホスト機器２２０から要求されたセキュリティ処理に必要な演算をおこなう。
【００２２】
図２６は、本発明のＩＣカードチップの内部構成を示す図である。ＩＣカードチップ１５０は、演算処理を行うためのＣＰＵ（マイコン）１５８、データ（プログラムを含む。）を記憶するためのＲＯＭ（Read Only Memory）１５９、ＲＡＭ（Random Access Memory）１６０、ＥＥＰＲＯＭ（Electrically Erasable Programmable ROM）１６２、暗号／復号に間する処理を行うための暗号コプロセッサ１６３、及び外部とデータを送受信するためのシリアルインターフェース１６１とを備える。これらはバス１６４によって相互に接続される。
【００２３】
暗号コプロセッサ１６３は、ホスト機器２２０からのコマンドに応じて、、セキュリティ処理を実行する。尚、暗号コプロセッサ１６３（ハードウェア）の替わりに、プログラム（ソフトウェア）を用いてＣＰＵ１５８がセキュリティ処理を実行してもよい。セキュリティ処理は、例えば、ＩＣカードチップ１５０内の記憶領域にデータが書き込まれるとき、又は、ＩＣカードチップ１５０内の記憶領域からデータが読み出されるときに実行される。
【００２４】
フラッシュメモリチップ１３０は、不揮発性の記憶素子を有する。一般的に、ＩＣカードチップ１５０のＥＥＰＲＯＭ１６２の記憶容量は、フラッシュメモリチップ１３０の記憶容量より小さい。但し、ＥＥＰＲＯＭ１６２の記憶容量は、フラッシュメモリチップ１３０の記憶容量と同じでもよいし、大きくてもよい。
【００２５】
ＩＣカードチップ１５０には、セキュリティ評価基準の国際標準であるＩＳＯ／ＩＥＣ１５４０８の評価・認証機関によって認証済みである製品を利用するのが望ましい。一般に、セキュリティ処理をおこなう機能を持つＩＣカードを実際の電子決済サービスなどで利用する場合、そのＩＣカードはＩＳＯ／ＩＥＣ１５４０８の評価・認証機関による評価と認定を受ける必要がある。ＭＭＣにセキュリティ処理をおこなう機能を追加することによってＭＭＣ１１０を実現し、それを実際の電子決済サービスなどで利用する場合、ＭＭＣ１１０も同様にＩＳＯ／ＩＥＣ１５４０８の評価・認証機関による評価と認定を受ける必要がある。本発明においては、ＭＭＣ１１０は、評価・認証機関によって認証済みのＩＣカードチップ１５０を内蔵し、そのＩＣカードチップ１５０を利用してセキュリティ処理をおこなう構造を持つことにより、セキュリティ処理機能を得る。したがって、ＭＭＣ１１０はＩＳＯ／ＩＥＣ１５４０８に基づくセキュリティ評価基準を容易に満足することができ、ＭＭＣにセキュリティ処理機能を追加するための開発期間を短縮することができる。
【００２６】
ＭＭＣ１１０は、ＭＭＣ仕様に準拠した外部インタフェースを持つのが好ましい。ＭＭＣ１１０は、一種類の外部インタフェースを通じて、標準メモリカードコマンド（フラッシュメモリチップ１３０へアクセスするためのコマンド）に加えて、セキュリティ処理を実行するコマンドを受け付ける必要がある。コントローラチップ１２０は、ＭＭＣ１１０が受信したコマンドが標準メモリカードコマンドであるか、セキュリティ処理を実行するコマンドであるかによって、アクセスすべきチップを選択し、コマンド処理を分配する機能を持つ。本実施形態においては、コントローラチップ１２０は、標準メモリカードコマンドを受信したならば、フラッシュメモリチップ１３０を選択し、これにフラッシュメモリコマンドを発行してホストデータを読み書きできる。また、セキュリティ処理を実行するコマンドを受信したならば、ＩＣカードチップ１５０を選択し、これにＩＣカードコマンドを発行してセキュリティ処理を実行することができる。
【００２７】
ＩＣカードチップ１５０の外部端子は、グランド端子を除いて、電源供給端子、クロック入力端子、リセット入力端子、Ｉ／Ｏ入出力端子がコントローラチップ１２０と接続されている。
【００２８】
コントローラチップ１２０は、電源供給端子、クロック入力端子を通して、ＩＣカードチップ１５０への電源供給、クロック供給を制御する。本実施形態によれば、ホスト機器２２０からセキュリティ処理を要求されないときには、コントローラチップ１２０がＩＣカードチップ１５０への電源供給やクロック供給を停止することができ、ＭＭＣ１１０の電力消費を削減することができる。
【００２９】
電源が供給されていないＩＣカードチップ１５０を、ＩＣカードコマンドを受信できる状態にするには、まず、ＩＣカードチップ１５０に電源供給を開始し、リセット処理を施す必要がある。コントローラチップ１２０は、ＭＭＣ１１０がホスト機器２２０からセキュリティ処理を実行するコマンドを受信したのを契機に、電源供給端子を通してＩＣカードチップ１５０への電源供給を開始する機能を有する。また、コントローラチップ１２０は、ＭＭＣ１１０がホスト機器２２０からセキュリティ処理を実行するコマンドを受信したのを契機に、リセット入力端子を通してＩＣカードチップ１５０のリセット処理をおこなう機能を有する。本実施形態によれば、コントローラチップ１２０は、セキュリティ処理を実行するコマンドを受信するまでＩＣカードチップ１５０への電源供給を停止させておくことができる。したがって、ＭＭＣ１１０の電力消費を削減することができる。
【００３０】
コントローラチップ１２０は、ＩＣカードチップ１５０のクロック入力端子を通してＩＣカードチップ１５０に供給するクロック信号をＭＭＣ１１０内部で発生し、その周波数、供給開始タイミング、供給停止タイミングを制御する機能を有する。本実施形態によれば、ＭＭＣ外部端子１４０のクロック入力端子のクロック信号と無関係にすることができるため、ホスト機器２２０によるタイミング解析、電力差分解析、故障利用解析と呼ばれる攻撃法に対してセキュリティが向上する。
【００３１】
図２１は、フラッシュメモリチップ１３０の内部構成を示す図である。フラッシュメモリチップ１３０は、ホストデータ領域２１１５及び管理領域２１１０とを有する。ホストデータ領域２１１５は、セクタ単位に論理アドレスがマッピングされている領域であり、ホスト機器２２０が論理アドレスを指定してデータを読み書きできる領域である。
【００３２】
ホストデータ領域２１１５は、ユーザファイル領域２１３０及びセキュリティ処理アプリケーション領域２１２０とを有する。ユーザファイル領域２１３０は、ユーザが自由にファイルデータを読み書きできる領域である。セキュリティ処理アプリケーション領域２１２０は、ホスト機器２２０がセキュリティ処理アプリケーションに必要なデータを格納する領域であり、ユーザが不正にアクセスしないように、ホスト機器２２０のセキュリティ処理アプリケーションによって論理的にユーザアクセス制限がかけられる。ここに格納されるデータとしては、ホスト機器２２０のアプリケーションプログラム、そのアプリケーション専用のデータ、及びセキュリティ処理に使用される証明書など（例えば、電子決済アプリケーションプログラム、電子決済ログ情報、電子決済サービス証明書など）がある。本実施形態によれば、ＭＭＣ１１０が、ホスト機器２２０がセキュリティ処理をおこなう上で使用するデータをホスト機器２２０の代わりに格納するため、ホスト機器２２０にとって利便性が向上する。
【００３３】
管理領域２１１０は、コントローラチップ１２０がＩＣカードチップ１５０を管理するための情報を格納する領域である。管理領域２１１０は、ＩＣカード制御パラメータ領域２１１１、ＩＣカード環境設定情報領域２１１２、ＣＬＫ２設定情報領域２１１３、セキュリティ処理バッファ領域２１１４、及びセキュリティ処理ステータス領域２１１６とを有する。２１１１〜２１１６の領域の詳細な使用法については後述する。
【００３４】
コントローラチップ１２０は、フラッシュメモリチップ１３０の管理領域２１１０のセキュリティ処理バッファ領域２１１４を、ＩＣカードチップ１５０でセキュリティ処理を実行する際のメインメモリまたはバッファメモリとして利用する。ホスト機器２２０がセキュリティ処理を実行するコマンドによりＭＭＣ１１０にアクセスした際に、ＭＭＣ１１０がホスト機器２２０からＩＣカードチップ１５０に一度に送信できないほどの大きなサイズのセキュリティ関連データを受信したならば、コントローラチップ１２０は、フラッシュメモリチップ１３０へのアクセスを選択し、受信したデータを十分な容量を持つセキュリティ処理バッファ領域２１１４に一時的に格納する。ＩＣカードチップ１５０に一度に送信できないほどのサイズとは、ＩＣカードコマンドの許容データサイズ（例えば、２５５バイト又は２５６バイト）を超えるサイズである。そして、コントローラチップ１２０はそれをＩＣカードチップ１５０に送信できるサイズのデータに分割し、分割データをフラッシュメモリチップ１３０から読み出し、段階的にＩＣカードチップ１５０に送信する。つまり、分割されたデータの読み出し、書き込みを繰り返す。本実施形態によれば、ホスト機器２２０にとって、大きなサイズのセキュリティ関連データを扱うことができるので、セキュリティ処理の利便性が向上する。
【００３５】
セキュリティ処理バッファ領域２１１４を含む管理領域２１１０は、ホスト機器２２０が不正にアクセスしてセキュリティ処理を解析することができないように、コントローラチップ１２０により物理的にホストアクセス制限がかけられている。つまり、管理領域２１１０はホスト機器２２０が直接データを読み書きできない。本実施形態によれば、ホスト機器２２０がセキュリティ処理バッファ領域２１１４の内容を自由に読み出したり改ざんすることができないため、セキュリティ処理の信頼性や安全性が向上する。
【００３６】
図２３は、ＭＭＣ１１０を利用したセキュリティ処理の一例として、コンテンツ配信のセキュリティ処理を表した図である。コンテンツプロバイダ２３１０は、ＭＭＣ１１０を所有するユーザにコンテンツ２３１４を販売する業者である。ホスト機器２２０は、この例では、コンテンツプロバイダ２３１０とネットワークなどを介して接続することができる端末機である。ユーザは、ＭＭＣ１１０をホスト機器２２０に接続してコンテンツ２３１４を購入する。以下、その手順を説明する。
【００３７】
まず、ホスト機器２２０は、ＭＭＣ１１０に、フラッシュメモリチップ１３０に格納されたユーザ証明書２３２１を読み出すコマンドを発行する。ＭＭＣ１１０のコントローラチップ１２０は、フラッシュメモリチップ１３０のセキュリティ処理アプリケーション領域２１２０に格納されたユーザ証明書２３２１を読み出し、それをホスト機器２２０に送信する。ユーザ証明書２３２１を受信したホスト機器２２０は、それをコンテンツプロバイダ２３１０に送信する。コンテンツプロバイダ２３１０は、ユーザ証明書２３２１につけられたデジタル署名を検証する（２３１１）。検証が成功したならば、コンテンツプロバイダ２３１０は、乱数発生器によりセッション鍵を生成し（２３１２）、それをユーザ証明書２３２１から抽出したユーザ公開鍵によって暗号化する（２３１３）。さらに、コンテンツプロバイダ２３１０は、コンテンツ２３１４をセッション鍵によって暗号化する（２３１５）。コンテンツプロバイダ２３１０は、ステップ２３１３の結果をホスト機器２２０に送信する。
【００３８】
ホスト機器２２０は、ステップ２３１３の結果をユーザ秘密鍵２３２２によって復号するセキュリティ処理を要求するコマンドを、ＭＭＣ１１０に発行する。コントローラチップ１２０は、ステップ２３１３の結果をユーザ秘密鍵２３２２によって復号するＩＣカードコマンドを、ＩＣカードチップ１５０に発行する。ＩＣカードチップ１５０は、ユーザ秘密鍵２３２２によってステップ２３１３の結果を復号して、セッション鍵を取得する（２３２３）。ホスト機器２２０は、この復号処理が成功したかを示す情報を出力させるコマンドをＭＭＣ１１０に発行する。コントローラチップ１２０は、ＩＣカードチップ１５０の出力する復号結果（復号処理が成功したかを示すＩＣカードレスポンス）をもとにしてホスト機器２２０の求める情報を構築する。そして、ＭＭＣ１１０はその情報をホスト機器２２０に送信する。
【００３９】
次に、コンテンツプロバイダ２３１０は、ステップ２３１５の結果を、ホスト機器２２０に送信する。ホスト機器２２０は、ステップ２３１３の結果をセッション鍵（ステップ２３２３によって取得した鍵）によって復号するセキュリティ処理を要求するコマンドを、ＭＭＣ１１０に発行する。コントローラチップ１２０は、ステップ２３１５の結果をセッション鍵によって復号するＩＣカードコマンドを、ＩＣカードチップ１５０に発行する。ＩＣカードチップ１５０は、セッション鍵によってステップ２３１５の結果を復号して、コンテンツ２３１４を復元する（２３２４）。コントローラチップ１２０は、このコンテンツ２３１４をＩＣカードチップ１５０から受信し、フラッシュメモリチップ１３０に書きこむ。ホスト機器２２０は、この復号処理が成功したかを示す情報を出力させるコマンドをＭＭＣ１１０に発行する。コントローラチップ１２０は、ＩＣカードチップ１５０の出力する復号結果（復号処理が成功したかを示すＩＣカードレスポンス）をもとにしてホスト機器２２０の求める情報を構築する。そして、ＭＭＣ１１０はその情報をホスト機器２２０に送信する。ホスト機器２２０が、コンテンツを無事に受信したことをコンテンツプロバイダ２３１０に伝えると、コンテンツプロバイダ２３１０はユーザ証明書に記載されたユーザにコンテンツ料金を課金する。ユーザは、ホスト機器２２０でＭＭＣ１１０内のフラッシュメモリチップ１３０に格納されたコンテンツ２３１４を読み出して利用することができる。また、フラッシュメモリチップ１３０の記憶媒体に大容量のフラッシュメモリを使用すれば、多くのコンテンツを購入できる。本実施形態によれば、コンテンツ配信におけるセキュリティ処理とコンテンツ蓄積の両方をＭＭＣ１１０によって容易に実現できる。コンテンツ料金の決済を、ＩＣカードチップ１５０を利用して行ってもよい。
【００４０】
図２４及び図２５は、それぞれ、本発明をＳＤカード（幅２４ミリメートル、長さ３２ミリメートル、厚さ２。１ミリメートルで、９つの外部端子をもち、フラッシュメモリを搭載した小型メモリカードである。）及びメモリースティック（メモリースティックはソニー株式会社の登録商標である。）に適用したときの内部構成を表した図である。
【００４１】
本発明を適用したＳＤカード２４１０は、ＳＤカードコントローラチップ２４２０、フラッシュメモリチップ２４３０、ＳＤカード外部端子２４４０、及びＩＣカードチップ１５０とを有する。本発明を適用したメモリースティック２５１０は、メモリースティックコントローラチップ２５２０、フラッシュメモリチップ２５３０、メモリースティック外部端子２５４０、及びＩＣカードチップ１５０とを有する。
【００４２】
フラッシュメモリチップ２４３０及び２５３０は、不揮発性の半導体メモリを記憶媒体とするメモリチップであり、フラッシュメモリコマンドによりデータの読み書きができる。ＳＤカードコントローラチップ２４２０及びメモリースティックコントローラチップ２５２０は、それぞれＳＤカードとメモリースティック内の他の構成要素を制御するマイコンチップである。
【００４３】
ＳＤカード外部端子２４４０は、端からＤａｔａ２端子２４４１、Ｄａｔａ３端子２４４２、Ｃｏｍ端子２４４３、Ｖｓｓ端子２４４４、Ｖｄｄ端子２４４５、Ｃｌｏｃｋ端子２４４６、Ｖｓｓ端子２４４７、Ｄａｔａ０端子２４４８、Ｄａｔａ１端子２４４９の順で並ぶ９つの端子を有する。Ｖｄｄ端子２４４５は電源供給端子、Ｖｓｓ端子２４４４及び２４４７はグランド端子、Ｄａｔａ０端子２４４８、Ｄａｔａ１端子２４４９、Ｄａｔａ２端子２４４１及びＤａｔａ３端子２４４２はデータ入出力端子、Ｃｏｍ端子２４４３はコマンド入出力端子、Ｃｌｏｃｋ端子２４４６はクロック入力端子である。ＳＤカード２４１０は、外部に接続するＳＤカードホスト機器２４６０とのインタフェース仕様がＭＭＣ１１０と異なるものの、ＭＭＣ外部端子１４０と非常に類似した外部端子を持ち、ＭＭＣ１１０と同様に外部からコマンドを発行することにより動作する特徴を持つため、本発明を適用することができる。
【００４４】
一方、メモリースティック外部端子２５４０は、端からＧｎｄ端子２５４１、ＢＳ端子２５４２、Ｖｃｃ端子２５４３、予約端子Ｒｓｖを１つ飛ばしてＤＩＯ端子２５４４、ＩＮＳ端子２５４５、予約端子Ｒｓｖを１つ飛ばしてＳＣＫ端子２５４６、Ｖｃｃ端子２５４７、Ｇｎｄ端子２５４８の順で並ぶ１０個の端子を有する。Ｖｃｃ端子２５４３及び２５４７は電源供給端子、Ｇｎｄ端子２５４１及び２５４８はグランド端子、ＤＩＯ端子２５４４はコマンドおよびデータ入出力端子、ＳＣＫ端子２５４６はクロック入力端子である。メモリースティック２５１０は、外部に接続するメモリースティックホスト機器２５６０とのインタフェース仕様がＭＭＣ１１０と異なるものの、ＭＭＣ１１０と同様に外部からコマンドを発行することにより動作する特徴を持つため、本発明を適用することができる。
【００４５】
図１は、本発明を適用したＭＭＣ１１０の内部構成を表した図である。また、図２は、図１のＭＭＣ１１０と接続したホスト機器２２０の構成とその接続状態を表した図である。ホスト機器２２０は、ＶＣＣ１電源２２１、ＣＬＫ１発振器２２２、ホストインタフェース２２３を持つ。
【００４６】
ＭＭＣ１１０は、外部のホスト機器２２０と情報交換するためのＭＭＣ外部端子１４０を持つ。ＭＭＣ外部端子１４０は、ＣＳ端子１４１、ＣＭＤ端子１４２、ＧＮＤ１端子１４３及び１４６、ＶＣＣ１端子１４４、ＣＬＫ１端子１４５、ＤＡＴ端子１４７の７つの端子を有する。ＭＭＣ仕様は、ＭＭＣ１１０の動作モードとしてＭＭＣモードとＳＰＩモードという２種類を規定しており、動作モードによってＭＭＣ外部端子１４０の使用法は異なる。本実施例ではＭＭＣモードでの動作の場合について詳細に説明する。
【００４７】
ＶＣＣ１端子１４４は、ＶＣＣ１電源２２１と接続されており、ホスト機器２２０がＭＭＣ１１０に電力を供給するための電源端子である。ＧＮＤ１端子１４３および１４６は、ＶＣＣ１電源２２１と接続されており、ＭＭＣ１１０の電気的なグランド端子である。ＧＮＤ１端子１４３とＧＮＤ１端子１４６は、ＭＭＣ１１０内部で電気的に短絡されている。
【００４８】
ＣＳ端子１４１は、ホストインタフェース２２３に接続されており、ＳＰＩモードの動作において使用される入力端子である。ホスト機器２２０が、ＭＭＣ１１０にＳＰＩモードでアクセスするときには、ＣＳ端子１４１にＬレベルを入力する。ＭＭＣモードの動作では、ＣＳ端子１４１を使用する必要はない。ＣＭＤ端子１４２は、ホストインタフェース２２３に接続されており、ホスト機器２２０が、メモリカードインタフェース仕様に準拠したメモリカードコマンドをＭＭＣ１１０に送信したり、同仕様に準拠したメモリカードレスポンスをＭＭＣ１１０から受信するために使用する入出力端子である。ＤＡＴ端子１４７は、ホストインタフェース２２３に接続されており、ホスト機器２２０が、メモリカードインタフェース仕様に準拠した形式の入力データをＭＭＣ１１０に送信したり、同仕様に準拠した形式の出力データをＭＭＣ１１０から受信するために使用する入出力端子である。
【００４９】
ＣＬＫ１端子１４５は、ＣＬＫ１発振器２２２に接続されており、ＣＬＫ１発振器２２２が生成するクロック信号が入力される端子である。ホスト機器２２０が、ＣＭＤ端子１４２を通してメモリカードコマンド、メモリカードレスポンスを送受信したり、ＤＡＴ端子１４７を通してホストデータを送受信するときに、ＣＬＫ１端子１４５にクロック信号が入力される。ホストインタフェース２２３には、ＣＬＫ１発振器２２２からクロック信号が供給されており、メモリカードコマンド、メモリカードレスポンス、ホストデータは、ＣＬＫ１発振器２２２が生成するクロック信号にビット単位で同期して、ホスト機器２２０とＭＭＣ１１０との間を転送される。
【００５０】
ＭＭＣ１１０は、コントローラチップ１２０を持つ。コントローラチップ１２０は、ＣＰＵ１２１、フラッシュメモリＩ／Ｆ制御回路１２２、ＭＭＣＩ／Ｆ制御回路１２３、ＣＬＫ０発振器１２４、ＶＣＣ２生成器１２５、ＶＣＣ２制御回路１２６、ＣＬＫ２制御回路１２７、ＩＣカードＩ／Ｆ制御回路１２８とを有する。これらの構成要素１２１〜１２８は、ホスト機器２２０からＶＣＣ１端子１４４やＧＮＤ１端子１４３、１４６を通して供給された電力により動作する。ＭＭＣＩ／Ｆ制御回路１２３は、ＣＳ端子１４１、ＣＭＤ端子１４２、ＣＬＫ１端子１４５、及びＤＡＴ端子１４７と接続されており、ＭＭＣ１１０がそれらの端子を通してホスト機器２２０と情報交換するためのインタフェースを制御する論理回路である。
【００５１】
ＣＰＵ１２１は、ＭＭＣＩ／Ｆ制御回路１２３と接続されており、ＭＭＣＩ／Ｆ制御回路１２３を制御する。ＭＭＣＩ／Ｆ制御回路１２３がＣＭＤ端子１４２を通してホスト機器２２０からメモリカードコマンドを受信すると、ＭＭＣＩ／Ｆ制御回路１２３は、そのコマンドの受信が成功したかどうかの結果をホスト機器２２０に伝えるためＣＭＤ端子１４２を通してホスト機器２２０にレスポンスを送信する。ＣＰＵ１２１は、受信したメモリカードコマンドを解釈し、コマンド内容に応じた処理を実行する。また、そのコマンド内容に応じてホスト機器２２０とＤＡＴ端子１４７を通してデータの送受信をおこなう必要がある場合、ＣＰＵ１２１は、ＭＭＣＩ／Ｆ制御回路１２３へのデータの送出、ＭＭＣＩ／Ｆ制御回路１２３からのデータの取得をおこなう。さらに、ＣＰＵ１２１は、ＭＭＣＩ／Ｆ制御回路１２３とホスト機器２２０との間のデータ転送手続きも制御する。例えば、ホスト機器２２０から受信したデータの処理中に、ホスト機器２２０がＭＭＣ１１０への電源供給を停止することがないように、ＣＰＵ１２１はＤＡＴ端子１４７にＬレベルを出力させ、ＭＭＣ１１０がビジー状態であることをホスト機器２２０に伝える。ＣＬＫ０発振器１２４は、ＣＰＵ１２１と接続され、ＣＰＵ１２１を動作させる駆動クロックを供給する。
【００５２】
ＭＭＣ１１０は、フラッシュメモリチップ１３０を有する。フラッシュメモリチップ１３０は、不揮発性の半導体メモリを記憶媒体とするメモリチップである。フラッシュメモリチップ１３０は、ホスト機器２２０からＶＣＣ１端子１４４やＧＮＤ１端子１４３、１４６を通して供給された電力により動作する。フラッシュメモリチップ１３０は、外部からのフラッシュメモリコマンドに従って、入力されたデータを不揮発性の半導体メモリに格納するライト機能、また同メモリに格納されたデータを外部に出力するリード機能を持つ。フラッシュメモリＩ／Ｆ制御回路１２２は、フラッシュメモリチップ１３０にフラッシュメモリコマンドを発行したり、そのコマンドで入出力するデータを転送するための論理回路である。ＣＰＵ１２１は、フラッシュメモリＩ／Ｆ制御回路１２２を制御し、フラッシュメモリチップ１３０にデータのライト機能やリード機能を実行させる。ホスト機器２２０から受信したデータをフラッシュメモリチップ１３０にライトしたり、フラッシュメモリチップ１３０に格納されたデータをホスト機器２２０に送信する必要があるとき、ＣＰＵ１２１は、フラッシュメモリＩ／Ｆ制御回路１２２とＭＭＣＩ／Ｆ制御回路１２３の間のデータ転送を制御する。
【００５３】
ＭＭＣ１１０は、ＩＣカードチップ１５０を有する。ＩＣカードチップ１５０は、ＩＣカードの基板中に埋め込むことを目的として設計されたＩＣチップであり、ＩＣカードの外部端子規格に準拠した８つの外部端子を有する。このうち６つの端子は、ＩＣカードの外部端子規格により使用法が割り付けられており、残りの２つは将来のための予備端子である。その６つの端子は、ＶＣＣ２端子１５１、ＲＳＴ端子１５２、ＣＬＫ２端子１５３、ＧＮＤ２端子１５５、ＶＰＰ端子１５６、及びＩ／Ｏ端子１５７である。
【００５４】
ＩＣカードチップ１５０のグランド端子は、ＭＭＣ外部端子１４０のGND1（グランド端子）１４６に接続される。ＩＣカードチップ１５０のＶＣＣ２端子（電源入力端子）１５１は、コントローラチップ１２０のＶＣＣ２制御回路１２６に接続される。ＩＣカードチップ１５０のＲＳＴ端子（リセット入力端子）１５２とＩ／Ｏ端子（データ入出力端子）１５７は、コントローラチップ１２０のＩＣカードＩ／Ｆ制御回路１２８に接続される。ＩＣカードチップ１５０のＣＬＫ２端子（クロック入力端子）１５３は、コントローラチップ１２０のＣＬＫ２制御回路１２７に接続される。
【００５５】
フラッシュメモリチップ１３０のＶＣＣ端子（電源入力端子）は、ＭＭＣ外部端子１４０のＶＣＣ１１４４に接続される。フラッシュメモリチップ１３０のＶＳＳ端子（グランド端子）は、ＭＭＣ外部端子１４０のGND1１４６に接続される。フラッシュメモリチップ１３０のＩ／Ｏ端子（データ入出力端子）とレディ／ビジー端子とチップイネーブル端子とアウトプットイネーブル端子とライトイネーブル端子とクロック端子とリセット端子とは、コントローラチップ１２０のフラッシュメモリＩＦ制御回路１２２に接続される。
【００５６】
ＶＣＣ２端子１５１は、ＩＣカードチップ１５０に電力を供給するための電源端子である。ＶＣＣ２制御回路１２６は、ＭＯＳ−ＦＥＴ素子を用いたスイッチ回路によりＶＣＣ２端子１５１への電力の供給開始と供給停止を制御する回路である。ＶＣＣ２生成器１２５はＶＣＣ２端子１５１に供給する電圧を発生し、それをＶＣＣ２制御回路１２６に供給する。ＩＣカードの電気信号規格は、ＩＣカードの動作クラスとして、クラスＡとクラスＢを規定している。ＶＣＣ２端子１５１に供給する標準電圧は、クラスＡでは５Ｖ、クラスＢでは３Ｖである。本発明はＩＣカードチップ１５０の動作クラスによらず適用できるが、本実施例ではＩＣカードチップ１５０がクラスＢで動作する場合について詳細に説明する。
【００５７】
ＶＰＰ端子１５６は、ＩＣカードチップ１５０がクラスＡで動作する時に、内部の不揮発性メモリにデータを書き込んだり消去したりするために使用される可変電圧を供給する端子であり、クラスＢで動作する時には使用しない。ＧＮＤ２端子１５５は、ＩＣカードチップ１５０の電気的なグランド端子であり、ＧＮＤ１端子１４３、１４６と短絡されている。ＶＣＣ２制御回路１２６はＣＰＵ１２１と接続され、ＣＰＵ１２１はＶＣＣ２端子１５１への電力供給の開始と停止を制御することができる。ＩＣカードチップ１５０を使用しないときは、ＣＰＵ１２１はＶＣＣ２端子１５１への電力供給を停止することができる。ＭＭＣ１１０は、ＩＣカードチップ１５０への電力供給を停止することにより、それが消費する電力を節約することができる。ただし、電力供給を停止すると、ＩＣカードチップ１５０の内部状態は、ＩＣカードチップ１５０内部の不揮発性メモリに記憶されたデータを除いて維持されない。
【００５８】
ＣＬＫ２端子１５３は、ＩＣカードチップ１５０にクロック信号を入力する端子である。ＣＬＫ２制御回路１２７は、ＣＬＫ２端子１５３にクロックを供給する回路である。ＣＬＫ２制御回路１２７は、ＣＬＫ０発振器１２４から供給されたクロック信号をもとにしてＣＬＫ２端子１５３に供給するクロック信号を生成する。ＣＬＫ２制御回路１２７はＣＰＵ１２１と接続されており、ＣＬＫ２端子１５３へのクロックの供給開始と供給停止をＣＰＵ１２１から制御することができる。ＩＣカードチップ１５０は、自身内部に駆動クロック発振器をもたない。そのため、ＣＬＫ２端子１５３から駆動クロックを供給することによって動作する。ＣＬＫ２制御回路１２７が、ＣＬＫ２端子１５３へのクロック供給を停止すると、ＩＣカードチップ１５０の動作は停止するため、ＩＣカードチップ１５０の消費電力を低下させることができる。この時、ＶＣＣ２端子１５１への電力供給が保たれていれば、ＩＣカードチップ１５０の内部状態は維持される。
【００５９】
ここで、ＣＬＫ２端子１５３に供給するクロック信号の周波数をＦ２、ＣＬＫ０発振器１２４から供給されたクロック信号の周波数をＦ０、ＰとＱを正の整数とすると、ＣＬＫ２制御回路１２７は、Ｆ２＝（Ｐ／Ｑ）＊Ｆ０の関係になるようなクロック信号を作成して、これをＣＬＫ２端子１５３に供給する。ＰとＱの値はＣＰＵ１２１により設定できるようになっている。Ｐを大きく設定してＦ２を大きくすると、ＩＣカードチップ１５０の内部処理をより高速に駆動できる。Ｑを大きく設定してＦ２を小さくすると、ＩＣカードチップ１５０の内部処理はより低速に駆動され、ＩＣカードチップ１５０の消費電力を低下させることができる。ＩＣカードチップ１５０の駆動クロック周波数は、ＩＣカードチップ１５０が正しく動作できるような許容周波数範囲内に設定される必要がある。そのため、ＣＬＫ２制御回路１２７は、Ｆ２の値がその許容周波数範囲を外れるようなＰとＱの値を設定させない特徴を持つ。
【００６０】
Ｉ／Ｏ端子１５７は、ＩＣカードチップ１５０にＩＣカードコマンドを入力したり、ＩＣカードチップ１５０がＩＣカードレスポンスを出力するときに使用する入出力端子である。ＩＣカードＩ／Ｆ制御回路１２８は、Ｉ／Ｏ端子１５７と接続されており、Ｉ／Ｏ端子１５７を通してＩＣカードコマンドの信号送信やＩＣカードレスポンスの信号受信をおこなう回路である。ＩＣカードＩ／Ｆ制御回路１２８はＣＰＵ１２１に接続されており、ＣＰＵ１２１は、ＩＣカードＩ／Ｆ制御回路１２８によるＩＣカードコマンドやＩＣカードレスポンスの送受信の手続きを制御したり、送信すべきＩＣカードコマンドデータをＩＣカードＩ／Ｆ制御回路１２８に設定したり、受信したＩＣカードレスポンスをＩＣカードＩ／Ｆ制御回路１２８から取得する。ＩＣカードＩ／Ｆ制御回路１２８にはＣＬＫ２制御回路１２７からクロックが供給されており、ＩＣカードコマンドやＩＣカードレスポンスは、ＣＬＫ２端子１５３に供給するクロック信号にビット単位で同期して、Ｉ／Ｏ端子１５７を通して送受信される。また、ＲＳＴ端子１５２は、ＩＣカードチップ１５０をリセットするときにリセット信号を入力する端子である。ＩＣカードＩ／Ｆ制御回路１２８は、ＲＳＴ端子１５２と接続されており、ＣＰＵ１２１の指示によりＩＣカードチップ１５０にリセット信号を送ることができる。
【００６１】
ＩＣカードチップ１５０は、ＩＣカードの電気信号規格やコマンド規格に基づいて情報交換をおこなう。ＩＣカードチップ１５０へのアクセスパターンは４種類であり、図３〜図６を用いて各パターンを説明する。図３は、ＣＰＵ１２１の指示によりＩＣカードチップ１５０が非活性状態（電源が遮断されている状態）から起動して内部状態を初期化するプロセス（以下、コールドリセットと呼ぶ）において、ＩＣカードチップ１５０の外部端子の信号波形をシンプルに表した図である。図４は、ＣＰＵ１２１の指示によりＩＣカードチップ１５０が活性状態（電源が供給されている状態）で内部状態を初期化するプロセス（以下、ウォームリセットと呼ぶ）において、ＩＣカードチップ１５０の外部端子の信号波形をシンプルに表した図である。図５は、ＣＰＵ１２１の指示によりＩＣカードチップ１５０にＩＣカードコマンドを送信しＩＣカードチップ１５０からＩＣカードレスポンスを受信するプロセスにおいて、ＩＣカードチップ１５０の外部端子の信号波形をシンプルに表した図である。図６は、ＣＰＵ１２１の指示によりＩＣカードチップ１５０を非活性状態にするプロセスにおいて、ＩＣカードチップ１５０の外部端子の信号波形をシンプルに表した図である。図３〜図６において、時間の方向は左から右にとっており、上の行から下の行に向かってＶＣＣ２端子１５１、ＲＳＴ端子１５２、ＣＬＫ２端子１５３、Ｉ／Ｏ端子１５７で観測される信号を表す。また、破線はそれぞれの信号の基準（Ｌレベル）を表す。
【００６２】
図３を参照して、ＩＣカードチップ１５０のコールドリセット操作を説明する。まず、ＩＣカードＩ／Ｆ制御回路１２８は、ＲＳＴ端子１５２をＬレベルにする（３０１）。次に、ＶＣＣ２制御回路１２６は、ＶＣＣ２端子への電源供給を開始する（３０２）。次に、ＣＬＫ２制御回路１２７はＣＬＫ２端子１５３へのクロック信号の供給を開始する（３０３）。次に、ＩＣカードＩ／Ｆ制御回路１２８はＩ／Ｏ端子１５７を状態Ｚ（プルアップされた状態）にする（３０４）。次に、ＩＣカードＩ／Ｆ制御回路１２８はＲＳＴ端子１５２をＨレベルにする（３０５）。次に、ＩＣカードＩ／Ｆ制御回路１２８はＩ／Ｏ端子１５７から出力されるリセット応答の受信を開始する（３０６）。リセット応答の受信が終了したら、ＣＬＫ２制御回路１２７はＣＬＫ２端子１５３へのクロック信号の供給を停止する（３０７）。これで、コールドリセットの操作が完了する。なお、ステップ３０７は消費電力を低下させるための工夫であり、省略してもよい。
【００６３】
図４を参照して、ＩＣカードチップ１５０のウォームリセット操作を説明する。まず、ＣＬＫ２制御回路１２７はＣＬＫ２端子１５３へのクロック信号の供給を開始する（４０１）。次に、ＩＣカードＩ／Ｆ制御回路１２８はＲＳＴ端子１５２をＬレベルにする（４０２）。次に、ＩＣカードＩ／Ｆ制御回路１２８はＩ／Ｏ端子１５７を状態Ｚにする（４０３）。次に、ＩＣカードＩ／Ｆ制御回路１２８はＲＳＴ端子１５２をＨレベルにする（４０４）。次に、ＩＣカードＩ／Ｆ制御回路１２８はＩ／Ｏ端子１５７から出力されるリセット応答の受信を開始する（４０５）。リセット応答の受信が終了したら、ＣＬＫ２制御回路１２７はＣＬＫ２端子１５３へのクロック信号の供給を停止する（４０６）。これで、ウォームリセットの操作が完了する。なお、ステップ４０６は消費電力を低下させるための工夫であり、省略してもよい。
【００６４】
図５を参照して、ＩＣカードチップ１５０にＩＣカードコマンドを送信しＩＣカードチップ１５０からＩＣカードレスポンスを受信する操作を説明する。まず、ＣＬＫ２制御回路１２７はＣＬＫ２端子１５３へのクロック信号の供給を開始する（５０１）。なお、クロックがすでに供給されている場合、ステップ５０１は不要である。次に、ＩＣカードＩ／Ｆ制御回路１２８はＩ／Ｏ端子１５７にコマンドデータの送信を開始する（５０２）。コマンドデータの送信が終了したら、ＩＣカードＩ／Ｆ制御回路１２８はＩ／Ｏ端子１５７を状態Ｚにする（５０３）。次に、ＩＣカードＩ／Ｆ制御回路１２８はＩ／Ｏ端子１５７から出力されるレスポンスデータの受信を開始する（５０４）。レスポンスデータの受信が終了したら、ＣＬＫ２制御回路１２７はＣＬＫ２端子１５３へのクロック信号の供給を停止する（５０５）。これで、ＩＣカードコマンド送信とＩＣカードレスポンス受信の操作が完了する。なお、ステップ５０５は、消費電力を低下させるための工夫であり、省略してもよい。
【００６５】
図６を参照して、ＩＣカードチップ１５０を非活性化する操作を説明する。まず、ＣＬＫ２制御回路１２７はＣＬＫ２端子１５３をLレベルにする（６０１）。次に、ＩＣカードＩ／Ｆ制御回路１２８はＲＳＴ端子１５２をＬレベルにする（６０２）。次に、ＩＣカードＩ／Ｆ制御回路１２８はＩ／Ｏ端子１５７をLレベルにする（６０３）。最後に、ＶＣＣ２制御回路１２６はＶＣＣ２端子への電源供給を停止する（６０４）。これで、非活性化の操作が完了する。
【００６６】
ＩＣカードチップ１５０は、機密データ保護や個人認証などに必要な暗号演算をおこなうセキュリティ処理機能を持つ。ＩＣカードチップ１５０は、ＣＰＵ１２１との間でＩＣカードコマンドやＩＣカードレスポンスの送受信することにより情報交換をおこない、その結果として、計算の結果や記憶されている情報の送出、記憶されている情報の変更などをおこなう。ＣＰＵ１２１は、ＩＣカードチップ１５０を利用してセキュリティ処理を実行することができる。ＭＭＣ１１０がホスト機器２２０から特定のメモリカードコマンドを受信すると、ＣＰＵ１２１はそれを契機として、ＶＣＣ２制御回路１２６を通してＩＣカードチップ１５０への電源供給を制御したり、またはＣＬＫ２制御回路１２７を通してＩＣカードチップ１５０へのクロック供給を制御したり、またはＩＣカードＩ／Ｆ制御回路１２８を通してＩＣカードチップ１５０にＩＣカードコマンドを送信する。これにより、ＣＰＵ１２１は、ＩＣカードチップ１５０を利用して、ホスト機器２２０が要求するセキュリティ処理を実行する。ＣＰＵ１２１は、特定のメモリカードコマンドの受信を契機に、ＩＣカードチップ１５０に対する電源供給制御、クロック供給制御、ＩＣカードコマンド送信、ＩＣカードレスポンス受信を複数組み合わせて操作することによって、セキュリティ処理を実行してもよい。また、ＣＰＵ１２１は、ホスト機器２２０がＭＭＣ１１０へ電源供給を開始したのを契機として、セキュリティ処理を実行してもよい。セキュリティ処理の結果は、ＩＣカードチップ１５０が出力するＩＣカードレスポンスをベースにして構成され、ＭＭＣ１１０内に保持される。ＭＭＣ１１０がホスト機器２２０から特定のメモリカードコマンドを受信すると、ＣＰＵ１２１はそれを契機として、セキュリティ処理の結果をホスト機器２２０に送信する。
【００６７】
図７は、ホスト機器２２０がＭＭＣ１１０にアクセスするときのフローチャートを表したものである。まず、ホスト機器２２０はＭＭＣ１１０を活性化するためにＶＣＣ１端子１４４に電源供給を開始する（７０１）。これを契機として、ＭＭＣ１１０は、第１次ＩＣカード初期化処理を実行する（７０２）。第１次ＩＣカード初期化処理の詳細は後述する。次に、ホスト機器２２０はＭＭＣ１１０を初期化するためにＣＭＤ端子１４２を通してＭＭＣ１１０の初期化コマンドを送信する（７０３）。この初期化コマンドはＭＭＣ仕様に準拠したものであり、複数種類ある。ホスト機器２２０は、ＭＭＣ１１０を初期化するために、複数の初期化コマンドを送信する場合がある。ＭＭＣ１１０が初期化コマンドを受信すると、ＭＭＣ１１０はそれを処理する（７０４）。これを契機として、ＭＭＣ１１０は、第２次ＩＣカード初期化処理を実行する（７０５）。第２次ＩＣカード初期化処理の詳細は後述する。
【００６８】
ホスト機器２２０は、ＭＭＣ１１０の初期化コマンドに対するメモリカードレスポンスを、ＣＭＤ端子１４２を通して受信し、そのメモリカードレスポンスの内容からＭＭＣ１１０の初期化が完了したかを判定する。未完了ならば、再び初期化コマンドの送信をおこなう（７０３）。ＭＭＣ１１０の初期化が完了したならば、ホスト機器２２０は、ＭＭＣ仕様に準拠した標準メモリカードコマンド（フラッシュメモリチップ１３０へアクセスするためのコマンド）や、上に述べたセキュリティ処理に関連した特定のメモリカードコマンド（ＩＣカードチップ１５０へアクセスするためのコマンド）の送信を待機する状態に移る（７０７）。この待機状態では、ホスト機器２２０は標準メモリカードコマンドを送信することができる（７０８）。ＭＭＣ１１０が標準メモリカードコマンドを受信したら、ＭＭＣ１１０はそれを処理する（７０９）。処理が完了したら、ホスト機器２２０は、再び待機状態にもどる（７０７）。この待機状態では、ホスト機器２２０はセキュリティ処理要求ライトコマンドを送信することもできる（７１０）。セキュリティ処理要求ライトコマンドとは、上に述べたセキュリティ処理に関連した特定のメモリカードコマンドの１種であり、ＭＭＣ１１０にセキュリティ処理を実行させるために処理要求を送信するメモリカードコマンドである。
【００６９】
ＭＭＣ１１０がセキュリティ処理要求ライトコマンドを受信したら、ＣＰＵ１２１は、要求されたセキュリティ処理の内容を解釈し、セキュリティ処理をＩＣカードコマンドの形式で記述する（７１１）。即ち、ＣＰＵ１２１は、予め定められたルールに従って、ホスト機器２３０からの標準メモリカードコマンドを、ＩＣカードチップ１５０が解釈可能な特定のメモリカードコマンドへ変換する。そして、その結果として得られたＩＣカードコマンドをＩＣカードチップ１５０に発行するなどして、要求されたセキュリティ処理を実行する（７１２）。処理が完了したら、ホスト機器２２０は、再び待機状態にもどる（７０７）。この待機状態では、ホスト機器２２０はセキュリティ処理結果リードコマンドを送信することもできる（７１３）。セキュリティ処理結果リードコマンドとは、上に述べたセキュリティ処理に関連した特定のメモリカードコマンドの１種であり、ＭＭＣ１１０によるセキュリティ処理の実行結果を知るために処理結果を受信するメモリカードコマンドである。
【００７０】
ＭＭＣ１１０がセキュリティ処理結果リードコマンドを受信したら、ＣＰＵ１２１は、ＩＣカードチップ１５０から受信したＩＣカードレスポンスをベースに、ホスト機器２２０に送信すべきセキュリティ処理結果を構築する（７１４）。そして、ホスト機器２２０は、ＭＭＣ１１０からセキュリティ処理結果を受信する。受信が完了したら、ホスト機器２２０は、再び待機状態にもどる（７０７）。なお、ステップ７１４は、ステップ７１２の中でおこなってもよい。
【００７１】
図７において、ステップ７０２およびステップ７０５で実行する第１次ＩＣカード初期化処理および第２次ＩＣカード初期化処理は、ＭＭＣ１１０内でセキュリティ処理を実行するのに備えて、ＣＰＵ１２１がＩＣカードチップ１５０に対してアクセスする処理である。具体的には、ＩＣカードチップ１５０の活性化や非活性化、ＩＣカードチップ１５０のリセット、ＩＣカードチップ１５０の環境設定を行う。環境設定とは、セキュリティ処理を実行するために必要な情報（例えば、使用可能な暗号アルゴリズムの情報、暗号計算に使用する秘密鍵や公開鍵に関する情報、個人認証に使用する認証データに関する情報など）をＩＣカードチップ１５０から読み出したり、あるいはＩＣカードチップ１５０に書き込んだりすることを意味する。
【００７２】
ＩＣカードチップ１５０の環境設定は、ＩＣカードチップ１５０にＩＣカードコマンドをＮ個（Ｎは正の整数）発行することによっておこなう。例えば、セッション鍵が３個必要ならば、ＩＣカードコマンドを３回発行し、セッション鍵が２個必要ならば、ＩＣカードコマンドを２回発行する。Ｎ個のＩＣカードコマンドは、互いに相違するものであってもよいし、同一のものであってもよい。Ｎの値は固定されたものではなく、状況によってさまざまな値となる。以下、環境設定で発行するＩＣカードコマンドを、設定コマンドと呼ぶ。また、この環境設定に基づいてセキュリティ処理を実行するＩＣカードコマンドを、以下、セキュリティコマンドと呼ぶ。セキュリティコマンドの例としては、デジタル署名の計算、デジタル署名の検証、メッセージの暗号化、暗号化メッセージの復号、パスワードによる認証などをおこなうコマンドがある。
【００７３】
ＣＰＵ１２１は、ＩＣカードチップ１５０の環境設定の内容を自由に変更することができる。ＣＰＵ１２１は、セキュリティ処理の内容や結果に応じてこれを変更してもよいし、ホスト機器からのメモリカードコマンドの受信を契機としてこれを変更してもよい。また、ＣＰＵ１２１は、環境設定の内容を示した情報をフラッシュメモリチップ１３０にライトし、必要なときにフラッシュメモリチップ１３０からその情報をリードして使用することもできる。この情報は、図２１においてＩＣカード環境設定情報２１１２として示されている。これにより、ＭＭＣ１１０が非活性化されてもその情報を保持することができ、ＭＭＣ１１０が活性化されるたびにあらためて設定する手間を省くことができる。
【００７４】
第１次ＩＣカード初期化処理および第２次ＩＣカード初期化処理は、ＩＣカード制御パラメータＡ、Ｂ、Ｃに設定された値に基づいておこなわれる。また、ＣＰＵ１２１は、ステップ７１２で実行するセキュリティ処理において、ＩＣカード制御パラメータＤに設定された値に基づいてＩＣカードチップ１５０の活性化や非活性化を制御する。
【００７５】
図８は、ＩＣカード制御パラメータの種類と設定値、それに対応した処理の内容を表している。まず、パラメータＡは、ＭＭＣ１１０に電源が供給されたときに実行される第１次ＩＣカード初期化処理に関するパラメータである。Ａ＝０のときは、ＣＰＵ１２１はＩＣカードチップ１５０にアクセスしない。Ａ＝１のときは、ＣＰＵ１２１はＩＣカードチップ１５０をコールドリセットする。Ａ＝２のときは、ＣＰＵ１２１はＩＣカードチップ１５０をコールドリセットした後でＩＣカードチップ１５０の環境設定をおこなう。Ａ＝３のときは、ＣＰＵ１２１はＩＣカードチップ１５０をコールドリセットした後でＩＣカードチップ１５０の環境設定をおこない、最後にＩＣカードチップ１５０を非活性化する。Ａ＝０またはＡ＝３のときは、第１次ＩＣカード初期化処理のあとＩＣカードチップ１５０が非活性状態となる。Ａ＝１またはＡ＝２のときは、第１次ＩＣカード初期化処理のあとＩＣカードチップ１５０は活性状態となる。
【００７６】
次に、パラメータＢとＣは、ＭＭＣ１１０がＭＭＣ初期化コマンドを処理したときに実行される第２次ＩＣカード初期化処理に関するパラメータである。Ｂ＝０のときは、ＣＰＵ１２１はＩＣカードチップ１５０にアクセスしない。Ｂ＝１かつＣ＝１のときは、ＣＰＵ１２１はＩＣカードチップ１５０をリセット（コールドリセットまたはウォームリセット）する。Ｂ＝１かつＣ＝２のときは、ＣＰＵ１２１はＩＣカードチップ１５０をリセットした後でＩＣカードチップ１５０の環境設定をおこなう。Ｂ＝１かつＣ＝３のときは、ＣＰＵ１２１はＩＣカードチップ１５０をリセットした後でＩＣカードチップ１５０の環境設定をおこない、最後にＩＣカードチップ１５０を非活性化する。Ｂ＝２かつＣ＝２のときは、ＣＰＵ１２１はＩＣカードチップ１５０の環境設定をおこなう。Ｂ＝２かつＣ＝３のときは、ＣＰＵ１２１はＩＣカードチップ１５０の環境設定をおこなった後にＩＣカードチップ１５０を非活性化する。Ｂ＝３のときは、ＩＣカードチップ１５０が活性状態ならば、ＣＰＵ１２１はＩＣカードチップ１５０を非活性化する。
【００７７】
最後に、パラメータＤは、ホスト機器２２０から要求されたセキュリティ処理を実行したあとに、ＩＣカードチップ１５０を非活性化するか否かを示すパラメータである。Ｄ＝０のときは、セキュリティ処理の実行後に、ＣＰＵ１２１はＩＣカードチップ１５０を非活性化せず、活性状態に保つ。Ｄ＝１のときは、セキュリティ処理の実行後に、ＣＰＵ１２１はＩＣカードチップ１５０を非活性化する。
【００７８】
ＣＰＵ１２１は、ＩＣカード制御パラメータＡ、Ｂ、Ｃ、Ｄの設定値を変更することができる。ＣＰＵ１２１は、セキュリティ処理の内容や結果に応じてこれらの設定値を変更してもよいし、ホスト機器からのメモリカードコマンドの受信を契機としてこれらの設定値を変更してもよい。また、ＣＰＵ１２１は、これらの設定値をフラッシュメモリチップ１３０にライトし、必要なときにフラッシュメモリチップ１３０からこれらの設定値をリードして使用することもできる。これらの設定値は、図２１においてＩＣカード制御パラメータ２１１１として示されている。これにより、ＭＭＣ１１０が非活性化されてもこれらの設定値を保持することができ、ＭＭＣ１１０が活性化されるたびにあらためて設定する手間を省くことができる。
【００７９】
図９は、第１次ＩＣカード初期化処理の手順を示すフローチャートである。初期化処理を開始する（９０１）と、まず、ＩＣカード制御パラメータＡが０かチェックする（９０２）。Ａ＝０ならばそのまま初期化処理は終了する（９０８）。Ａ＝０でないならばＩＣカードチップ１５０をコールドリセットする（９０３）。次に、ＩＣカード制御パラメータＡが１かチェックする（９０４）。Ａ＝１ならば初期化処理は終了する（９０８）。Ａ＝１でないならばＩＣカードチップ１５０の環境設定をおこなう（９０５）。次に、ＩＣカード制御パラメータＡが２かチェックする（９０６）。Ａ＝２ならば初期化処理は終了する（９０８）。Ａ＝２でないならばＩＣカードチップ１５０を非活性化する（９０７）。そして、初期化処理は終了する（９０８）。
【００８０】
図１０は、第２次ＩＣカード初期化処理の手順を示すフローチャートである。初期化処理を開始する（１００１）と、まず、ＩＣカード制御パラメータＢが０かチェックする（１００２）。Ｂ＝０ならばそのまま初期化処理は終了する（１０１３）。Ｂ＝０でないならばＢ＝１かチェックする（１００３）。Ｂ＝１ならばＩＣカード制御パラメータＡが０または３かチェックする（１００４）。Ａが０または３ならば、ＩＣカードチップ１５０をコールドリセットし（１００５）、ステップ１００７に移る。Ａが１または２ならば、ＩＣカードチップ１５０をウォームリセットし（１００６）、ステップ１００７に移る。ステップ１００７では、ＩＣカード制御パラメータＣが１かチェックする。Ｃ＝１ならば初期化処理は終了する（１０１３）。Ｃ＝１でないならばステップ１００９に移る。ステップ１００３においてＢ＝１でないならば、Ｂが２かチェックする（１００８）。Ｂ＝２ならばステップ１００９に移る。Ｂ＝２でないならば、ＩＣカード制御パラメータＡが０または３かチェックする（１０１１）。Ａが０または３ならば初期化処理を終了する（１０１３）。Ａが１または２ならば、ステップ１０１２に移る。ステップ１００９ではＩＣカードチップ１５０の環境設定をおこなう。そして、ＩＣカード制御パラメータＣが２かチェックする（１０１０）。Ｃ＝２ならば初期化処理を終了する（１０１３）。Ｃ＝２でないならばステップ１０１２に移る。ステップ１０１２ではＩＣカードチップ１５０を非活性化する。そして、初期化処理を終了する（１０１３）。
【００８１】
図１１は、ＩＣカードチップ１５０が非活性状態であるときに第１次ＩＣカード初期化処理あるいは第２次ＩＣカード初期化処理を実行した場合において、ＩＣカードチップ１５０の外部端子の信号波形を簡単に表した図である。図１２は、ＩＣカードチップ１５０が活性状態であるときに第２次ＩＣカード初期化処理を実行した場合において、ＩＣカードチップ１５０の外部端子の信号波形を簡単に表した図である。図１１と図１２において、時間の方向は左から右にとっており、上の行から下の行に向かってＶＣＣ２端子１５１、ＲＳＴ端子１５２、ＣＬＫ２端子１５３、Ｉ／Ｏ端子１５７で観測される信号を表す。また、横方向の破線はそれぞれの信号の基準（Ｌレベル）を表す。
【００８２】
図１１において１１０２は、図３に示したコールドリセットの信号波形を表す。図１２において１２０２は、図４に示したウォームリセットの信号波形を表す。図１１と図１２において、第１設定コマンド処理１１０４ａと１２０４ａ、第２設定コマンド処理１１０４ｂと１２０４ｂ、第Ｎ設定コマンド処理１１０４ｃと１２０４ｃは、それぞれ図５に示したＩＣカードコマンド処理の信号波形を表す。ＩＣカードチップ１５０の環境設定の信号波形１１０４と１２０４は、Ｎ個の設定コマンド処理の信号波形が連なって構成される。
【００８３】
図１１と図１２において、１１０６と１２０６は、それぞれ図６に示した非活性化の信号波形を表す。図１１と図１２において、縦方向の破線１１０１、１１０３、１１０５、１１０７、１２０１、１２０３、１２０５、及び１２０７は、それぞれ特定の時刻を表す。１１０１はコールドリセット前の時刻、１２０１はウォームリセット前の時刻、１１０３はコールドリセット後から環境設定前の間にある時刻、１２０３はウォームリセット後から環境設定前の間にある時刻、１１０５と１２０５は環境設定後から非活性化前の間にある時刻、１１０７と１２０７は非活性化後の時刻である。
【００８４】
図１１を参照して、第１次ＩＣカード初期化処理実行時の信号波形を示す。ＩＣカード制御パラメータＡが０のときは、信号波形に変化はない。Ａ＝１のときは、時刻１１０１から時刻１１０３までの範囲の信号波形となる。Ａ＝２のときは、時刻１１０１から時刻１１０５までの範囲の信号波形となる。Ａ＝３のときは、時刻１１０１から時刻１１０７までの範囲の信号波形となる。
【００８５】
図１１を参照して、ＩＣカード制御パラメータＡが０または３のときの、第２次ＩＣカード初期化処理実行時の信号波形を示す。ＩＣカード制御パラメータＢが０のときは、信号波形に変化はない。Ｂ＝１かつＩＣカード制御パラメータＣ＝１のときは、時刻１１０１から時刻１１０３までの範囲の信号波形となる。Ｂ＝１かつＣ＝２のときは、時刻１１０１から時刻１１０５までの範囲の信号波形となる。Ｂ＝１かつＣ＝３のときは、時刻１１０１から時刻１１０７までの範囲の信号波形となる。
【００８６】
図１２を参照して、ＩＣカード制御パラメータＡが１または２のときの、第２次ＩＣカード初期化処理実行時の信号波形を示す。ＩＣカード制御パラメータＢが０のときは、信号波形に変化はない。Ｂ＝１かつＩＣカード制御パラメータＣ＝１のときは、時刻１２０１から時刻１２０３までの範囲の信号波形となる。Ｂ＝１かつＣ＝２のときは、時刻１２０１から時刻１２０５までの範囲の信号波形となる。Ｂ＝１かつＣ＝３のときは、時刻１２０１から時刻１２０７までの範囲の信号波形となる。Ｂ＝２かつＣ＝２のときは、時刻１２０３から時刻１２０５までの範囲の信号波形となる。Ｂ＝２かつＣ＝３のときは、時刻１２０３から時刻１２０７までの範囲の信号波形となる。Ｂ＝３のときは、時刻１２０５から時刻１２０７までの範囲の信号波形となる。
【００８７】
図１３は、図７のステップ７１２において、ＣＰＵ１２１が、ホスト機器２２０が要求したセキュリティ処理をＩＣカードチップ１５０によって実行するときの手順を示すフローチャートである。セキュリティ処理を開始する（１３０１）と、まずＩＣカードチップ１５０が非活性状態かをチェックする（１３０２）。非活性状態ならば、ＩＣカードチップ１５０をコールドリセットし（１３０３）、ステップ１３０６に移る。活性状態ならば、ステップ１３０４に移る。ステップ１３０４では、ＩＣカードチップ１５０にＩＣカードコマンドを発行する前にＩＣカードチップ１５０を再リセットする必要があるかをチェックする。必要があるならば、ＩＣカードチップ１５０をウォームリセットし（１３０５）、ステップ１３０６に移る。必要がないならば、ステップ１３０６に移る。ステップ１３０６では、ＩＣカードチップ１５０の環境設定をおこなう必要があるかをチェックする。必要があるならば、ＩＣカードチップ１５０の環境設定をおこない（１３０７）、ステップ１３０８に移る。必要がないならば、ステップ１３０８に移る。ステップ１３０８では、ＩＣカードチップ１５０のＣＬＫ２端子に供給するクロック信号の周波数Ｆ２を設定する。そして、ＣＰＵ１２１はＩＣカードチップ１５０にセキュリティコマンドを発行し、ＩＣカードチップ１５０はそれを処理する（１３０９）。セキュリティコマンドの処理時間は、クロック周波数Ｆ２に依存する。
【００８８】
次に、ＩＣカードチップ１５０が出力するＩＣカードレスポンスにより、その処理が成功したかどうかを判定する（１３１０）。成功ならば、ステップ１３１１に移る。失敗ならば、ステップ１３１２に移る。ステップ１３１１では、ＩＣカードチップ１５０に発行すべきセキュリティコマンドが全て完了したかをチェックする。発行すべきセキュリティコマンドがまだあるならば、ステップ１３０４に移る。発行すべきセキュリティコマンドが全て完了したならば、ステップ１３１４に移る。ステップ１３１２では、失敗したセキュリティコマンドをリトライすることが可能かを判定する。リトライできるなら、リトライ設定をおこない（１３１３）、ステップ１３０４に移る。リトライ設定とは、リトライすべきセキュリティコマンドやその関連データをＣＰＵ１２１が再度準備することである。リトライできないならステップ１３１４に移る。これは、ホスト機器２２０が要求したセキュリティ処理が失敗したことを意味する。ステップ１３１４では、ＩＣカード制御パラメータＤをチェックする。Ｄ＝１ならば、ＩＣカードチップ１５０を非活性化して（１３１５）、セキュリティ処理を終了する（１３１６）。Ｄ＝１でないならば、ＩＣカードチップ１５０を活性状態に保ったままセキュリティ処理を終了する（１３１６）。
【００８９】
図１３のフローチャートにおいては、クロック周波数Ｆ２を、ステップ１３０９で発行するセキュリティコマンドの種類によって変えることができるように、ステップ１３０８をステップ１３０９の直前に位置させたが、ステップ１３０８はそれ以外の位置にあってもよい。
【００９０】
従来のＩＣカードへの攻撃法を有効にしている要因のひとつとして、ＩＣカードの駆動クロックが外部の接続装置から直接供給されることがあげられる。駆動クロックが接続装置の制御下にあるため、タイミング解析や電力差分解析においては、電気信号の測定においてＩＣカード内部処理のタイミングの獲得が容易になる。一方、故障利用解析においては、異常な駆動クロックの供給による演算エラーの発生が容易になる。これに対し、本発明によれば、ＭＭＣ１１０内部でＩＣカードチップ１５０によりセキュリティ処理を実行するとき、ホスト機器２２０はＩＣカードチップ１５０の駆動クロックを直接供給できない。ＣＰＵ１２１は、ＩＣカードチップ１５０へ供給するクロックの周波数Ｆ２を自由に設定することができる。これにより、ホスト機器２２０の要求する処理性能に柔軟に対応したセキュリティ処理が実現できる。ホスト機器２２０が高速なセキュリティ処理を要求するならば周波数Ｆ２を高く設定し、低い消費電力を要求するならば周波数Ｆ２を低く設定したり、クロックを適度に停止させればよい。
【００９１】
また、ＣＰＵ１２１は、周波数Ｆ２だけでなくクロックの供給開始タイミング、供給停止タイミングを自由に設定できる。これらをランダムに変化させることにより、ＩＣカードチップ１５０に対するタイミング解析、電力差分解析、故障利用解析と呼ばれる攻撃法を困難にすることができる。タイミング解析は、攻撃者が暗号処理１回の処理時間を正確に計測可能であることを仮定しているため、その対策としては、攻撃者が処理時間計測を正確に行えないようにすることが有効である。本発明によりタイミング解析が困難になる理由は、ＩＣカードチップ１５０がＩＣカードコマンドを処理している時間の長さをホスト機器２２０が正確に計測できないためである。電力差分解析の対策としては、処理の実行タイミングや順序に関する情報を外部から検出不可能にすることが有効である。本発明により電力差分解析が困難になる理由は、ＩＣカードコマンドが発行された時刻、発行されたＩＣカードコマンドの内容、発行されたＩＣカードコマンドの順序（ＩＣカードコマンドを複数組み合わせてセキュリティ処理を実行する場合）の検出がホスト機器２２０にとって困難になるためである。故障利用解析の対策としては、ＩＣカードにクロックや電圧や温度等の動作環境検知回路を搭載し、異常を検出したならば処理を停止あるいは使用不能にするという方法が有効である。本発明により故障利用解析が困難になる理由は、ＣＬＫ２制御回路１２７がＩＣカードチップ１５０に異常な駆動クロックを供給しないことが、ホスト機器２２０がＩＣカードチップ１５０に演算エラーを発生させるのを防止するからである。
【００９２】
ＣＰＵ１２１は、ＩＣカードチップ１５０に供給するクロックの周波数Ｆ２、供給開始タイミング、及び供給停止タイミングの設定値を、セキュリティ処理の内容や結果に応じて変更してもよいし、ホスト機器からのメモリカードコマンドの受信を契機として変更してもよい。また、ＣＰＵ１２１は、これらの設定値をフラッシュメモリチップ１３０にライトし、必要なときにフラッシュメモリチップ１３０からこれらの設定値をリードして使用することもできる。これらの設定値は、図２１においてＣＬＫ２設定情報２１１３として示されている。これにより、ＭＭＣ１１０が非活性化されてもこれらの設定値を保持することができ、ＭＭＣ１１０が活性化されるたびにあらためて設定する手間を省くことができる。
【００９３】
図１４は、ホスト機器２２０がセキュリティ処理要求ライトコマンドをＭＭＣ１１０に発行してから、ＩＣカードチップ１５０でセキュリティ処理が実行されるまでの過程（図７のステップ７１０〜７１２）において、ＭＭＣ１１０およびＩＣカードチップ１５０の外部端子の信号波形、ＣＰＵ１２１によるフラッシュメモリチップ１３０へのアクセスを簡単に表した図である。図１４において、時間の方向は左から右にとる。一番上の行はフラッシュメモリチップ１３０へのアクセス内容である。上から二行目の行から下の行に向かって、ＶＣＣ１端子１４４、ＣＭＤ端子１４２、ＣＬＫ１端子１４５、ＤＡＴ端子１４７、ＶＣＣ２端子１５１、ＲＳＴ端子１５２、ＣＬＫ２端子１５３、及びＩ／Ｏ端子１５７で観測される信号を表す。また、横方向の破線はそれぞれの信号の基準（Ｌレベル）を表す。
【００９４】
図１４を参照して、ホスト機器２２０がセキュリティ処理要求ライトコマンドをＭＭＣ１１０に発行してから、ＩＣカードチップ１５０でセキュリティ処理が実行されるまでの過程を説明する。まず、ホスト機器２２０はＣＭＤ端子１４２にセキュリティ処理要求ライトコマンドを送信する（１４０１）。次に、ホスト機器２２０はＣＭＤ端子１４２からセキュリティ処理要求ライトコマンドのレスポンスを受信する（１４０２）。このレスポンスは、ＭＭＣ１１０がコマンドを受信したことをホスト機器２２０に伝えるものであり、セキュリティ処理の実行結果ではない。次に、ホスト機器２２０はＤＡＴ端子１４７にセキュリティ処理要求を送信する（１４０３）。セキュリティ処理要求とは、セキュリティ処理の内容や処理すべきデータを含むホストデータである。次に、ＭＭＣ１１０はＤＡＴ端子１４７をＬレベルにセットする（１４０４）。ＭＭＣ１１０は、これによりビジー状態であることをホスト機器２２０に示す。次に、ＣＰＵ１２１は、ホスト機器２２０から受信したセキュリティ処理要求をフラッシュメモリチップ１３０にライトするコマンドを発行する（１４０５）。セキュリティ処理要求をフラッシュメモリチップ１３０にライトすることにより、ＣＰＵ１２１がセキュリティ処理要求をＩＣカードコマンド形式で記述する処理（図７のステップ７１１）において、ＣＰＵ１２１内部のワークメモリの消費量を節約できる。これは、セキュリティ処理要求のデータサイズが大きいときに有効である。
【００９５】
なお、フラッシュメモリチップ１３０にライトされたセキュリティ処理要求は、図２１においてセキュリティ処理バッファ領域２１１４に格納される。また、ライトコマンド発行１４０５は必須な操作ではない。ライト処理期間１４０６は、フラッシュメモリチップ１３０がセキュリティ処理要求のライト処理を実行している期間を表す。セキュリティ処理１４０７はＩＣカードチップ１５０によるセキュリティ処理の信号波形を表す。この信号波形は図１３のフローチャートの遷移過程に依存する。セキュリティ処理１４０７は、ライト処理期間１４０６とオーバラップさせることができる。一般にフラッシュメモリチップ１３０のライト処理期間１４０６はミリ秒のオーダーであるため、セキュリティ処理１４０７とオーバラップさせることは、セキュリティ処理の全体的な処理時間の短縮にとって有効である。リード／ライト１４０８は、セキュリティ処理１４０７の実行中に、フラッシュメモリチップ１３０からセキュリティ処理要求をリードしたり、ＩＣカードチップ１５０が出力した計算結果をフラッシュメモリチップ１３０にライトするアクセスを示している。このアクセスにより、ＣＰＵ１２１内部のワークメモリの消費量を節約できる。これは、セキュリティ処理要求やセキュリティ処理結果のデータサイズが大きいときに有効である。リード／ライト１４０８は必須ではない。セキュリティ処理１４０７が完了したら、ＭＭＣ１１０はＤＡＴ端子１４７をＨレベルにセットする（１４０９）。ＭＭＣ１１０は、これによりセキュリティ処理が完了したことをホスト機器２２０に示す。
【００９６】
図１５は、図１４におけるセキュリティ処理１４０７の信号波形の一例を表した図である。図１５において、時間の方向は左から右にとる。一番上の行はフラッシュメモリチップ１３０へのアクセス内容である。上から二行目の行から下の行に向かって、ＶＣＣ２端子１５１、ＲＳＴ端子１５２、ＣＬＫ２端子１５３、及びＩ／Ｏ端子１５７で観測される信号を表す。また、横方向の破線はそれぞれの信号の基準（Ｌレベル）を表す。１５０１は図３に示したコールドリセットの信号波形を表し、１５０４は図４に示したウォームリセットの信号波形を表し、１５０２および１５０５は図１１（あるいは図１２）に示した環境設定の信号波形を表し、１５０３および１５０６および１５０７は図５に示したＩＣカードコマンド処理の信号波形を表し、１５０８は図６に示した非活性化の信号波形を表す。ＩＣカードチップ１５０の外部端子において図１５に示した信号波形が観測されるのは、図１３のフローチャートが１３０１、１３０２、１３０３、１３０６、１３０７、１３０８、１３０９、１３１０、１３１１、１３０４、１３０５、１３０６、１３０７、１３０８、１３０９、１３１０、１３１１、１３０４、１３０６、１３０８、１３０９、１３１０、１３１１、１３１４、１３１５、１３１６の順で遷移するときである。
【００９７】
図１５を参照して、図１４のセキュリティ処理１４０７の実行中におけるＣＰＵ１２１によるフラッシュメモリチップ１３０へのアクセス（リード／ライト１４０８）を説明する。このアクセスには、図２１におけるセキュリティ処理バッファ領域２１１４を使用する。リード１５０９、１５１１、及び１５１２は、それぞれ、セキュリティコマンド処理１５０３、１５０６、及び１５０７においてＩＣカードチップ１５０に送信するＩＣカードコマンドを構築するために必要なデータを、フラッシュメモリチップ１３０からリードするアクセスである。ライト１５１０は、セキュリティコマンド処理１５０３においてＩＣカードチップ１５０が出力した計算結果を、フラッシュメモリチップ１３０にライトするアクセスである。ライト１５１３は、セキュリティコマンド処理１５０６及び１５０７においてＩＣカードチップ１５０が出力した計算結果を、フラッシュメモリチップ１３０にまとめてライトするアクセスである。リード１５０９、１５１１、１５１２は、それぞれ、セキュリティコマンド処理１５０３、１５０６、１５０７以前のＩＣカードチップ１５０へのアクセスとオーバラップさせることができる。ライト１５１０、１５１３は、それぞれ、セキュリティコマンド処理１５０３、１５０７以後のＩＣカードチップ１５０へのアクセスとオーバラップさせることができる。これらのオーバラップは、セキュリティ処理の全体的な処理時間の短縮にとって有効である。さらに、フラッシュメモリチップ１３０のライト単位が大きい場合は、ライト１５１３のように複数の計算結果をまとめてライトすることができる。これは、フラッシュメモリチップ１３０へのライト回数を削減し、フラッシュメモリチップ１３０の劣化を遅らせる効果がある。なお、ライト１５１０、１５１３でフラッシュメモリチップ１３０にライトする内容は、ＩＣカードチップ１５０が出力した計算結果そのものに限定されず、図７のステップ７１５でホスト機器２２０に返すセキュリティ処理結果またはその一部であってもよい。この場合、図７のステップ７１４またはその一部は、ステップ７１２の中で実行されることになる。
【００９８】
図１６は、ホスト機器２２０がセキュリティ処理結果リードコマンドをＭＭＣ１１０に発行してから、ＭＭＣ１１０がセキュリティ処理結果を出力するまでの過程（図７のステップ７１３〜７１５）において、ＭＭＣ１１０の外部端子の信号波形、ＣＰＵ１２１によるフラッシュメモリチップ１３０へのアクセスを簡単に表した図である。図１６において、時間の方向は左から右にとる。一番上の行はフラッシュメモリチップ１３０へのアクセス内容である。上から二行目の行から下の行に向かって、ＶＣＣ１端子１４４、ＣＭＤ端子１４２、ＣＬＫ１端子１４５、及びＤＡＴ端子１４７で観測される信号を表す。また、横方向の破線はそれぞれの信号の基準（Ｌレベル）を表す。
【００９９】
図１６を参照して、ホスト機器２２０がセキュリティ処理結果リードコマンドをＭＭＣ１１０に発行してから、ＭＭＣ１１０がセキュリティ処理結果を出力するまでの過程を説明する。まず、ホスト機器２２０はＣＭＤ端子１４２にセキュリティ処理結果リードコマンドを送信する（１６０１）。次に、ホスト機器２２０はＣＭＤ端子１４２からセキュリティ処理結果リードコマンドのレスポンスを受信する（１６０２）。このレスポンスは、ＭＭＣ１１０がコマンドを受信したことをホスト機器２２０に伝えるものであり、セキュリティ処理結果ではない。次に、ＭＭＣ１１０はＤＡＴ端子１４７をＬレベルにセットする（１６０３）。ＭＭＣ１１０は、これによりビジー状態であることをホスト機器２２０に示す。次に、ＣＰＵ１２１は、フラッシュメモリチップ１３０のセキュリティ処理バッファ領域（図２１の２１１４）から、ＩＣカードチップ１５０が出力した計算結果をリードする（１６０４）。ＣＰＵ１２１は、これをもとにセキュリティ処理結果を構築し、ＭＭＣ１１０がＤＡＴ端子１４７にセキュリティ処理結果を出力する（１６０５）。なお、図７のステップ７１４またはその一部が、ステップ７１２の中で実行されている場合、ステップ１６０４ではフラッシュメモリチップ１３０のセキュリティ処理バッファ領域（図２１の２１１４）からセキュリティ処理結果またはその一部をリードする。なお、フラッシュメモリチップ１３０のセキュリティ処理バッファ領域（図２１の２１１４）を利用しないでセキュリティ処理結果を構築する場合、ステップ１６０４は必要ない。
【０１００】
ＭＭＣ１１０の製造者や管理者は、セキュリティシステムのユーザにＭＭＣ１１０を提供する前やそのユーザが所有するＭＭＣ１１０に問題が発生した時に、ＭＭＣ１１０に内蔵されたＩＣカードチップ１５０に様々な初期データを書きこんだり、ＩＣカードチップ１５０のテストをおこなったりする必要がある。ＭＭＣ１１０の製造者や管理者によるこれらの操作の利便性を高めるために、ＭＭＣ１１０は、ＩＣカードチップ１５０の外部端子をＭＭＣ外部端子１４０に割りつけるインタフェース機能を持つ。これにより、図３〜図６で示したようなＩＣカードチップ１５０へのアクセス信号を、ＭＭＣ外部端子１４０から直接送受信できる。このようなＭＭＣ１１０の動作モードを、ＭＭＣ仕様に準拠した動作モードと区別して、以下、インタフェース直通モードと呼ぶ。
【０１０１】
インタフェース直通モードについて詳細に説明する。図１７は、ＩＣカードチップ１５０の外部端子をＭＭＣ外部端子１４０に割りつけるときの対応関係の一例を表した図である。この例では、ＲＳＴ端子１５２をＣＳ端子１４１に割り付け、ＧＮＤ２端子１５５をＧＮＤ１端子１４３、１４６に割り付け、ＶＣＣ２端子１５１をＶＣＣ１端子１４４に割り付け、ＣＬＫ２端子１５３をＣＬＫ１端子１４５に割り付け、Ｉ／Ｏ端子１５７をＤＡＴ端子１４７に割り付ける。このとき、ＣＳ端子１４１とＣＬＫ１端子１４５は入力端子、ＤＡＴ端子１４７は入出力端子として機能する。
【０１０２】
ＭＭＣ１１０は、特定のメモリカードコマンドを受信すると、動作モードをインタフェース直通モードへ移したり、インタフェース直通モードからＭＭＣ仕様に準拠した動作モードに戻すことができる。以下、動作モードをインタフェース直通モードへ移すメモリカードコマンドを直通化コマンド、動作モードをインタフェース直通モードから通常の状態に戻すメモリカードコマンドを復帰コマンドと呼ぶ。図１を参照して、ＭＭＣＩ／Ｆ制御回路１２３は、ＶＣＣ２制御回路１２６、ＣＬＫ２制御回路１２７、ＩＣカードＩ／Ｆ制御回路１２８と接続されており、ＭＭＣ１１０がホスト機器２２０から直通化コマンドを受信すると、ＣＰＵ１２１の指示により図１７で示した端子割り付けをおこなう。ＭＭＣ１１０がホスト機器２２０から復帰コマンドを受信すると、ＣＰＵ１２１の指示により図１７で示した端子割り付けを解除し、ＭＭＣ１１０はＭＭＣ仕様に準拠した動作モードに戻る。
【０１０３】
インタフェース直通モードでは、ホスト機器２２０がＩＣカードチップ１５０に直接アクセスできるため、セキュリティの観点からインタフェース直通モードを利用できるのは限られた者だけにする必要がある。そこで、直通化コマンドの発行には、一般のユーザに知られないパスワードの送信を必要とする。正しいパスワードが入力されないとインタフェース直通モードは利用できない。
【０１０４】
図１８は、ホスト機器２２０が、ＭＭＣ１１０の動作モードをＭＭＣ仕様に準拠した動作モードからインタフェース直通モードに移し、ＩＣカードチップ１５０に直接アクセスし、その後、ＭＭＣ１１０の動作モードを再びＭｕｌｔｉＭｅｄｉａＣａｒｄ仕様に準拠した動作モードに戻すまでの処理手順を示すフローチャートである。ホスト機器２２０は処理を開始し（１８０１）、まずＭＭＣ１１０に直通化コマンドを発行する（１８０２）。ＭＭＣ１１０は、直通化コマンドで送信されたパスワードが正しいかチェックする（１８０３）。正しければステップ１８０４に移り、間違っていれば処理は終了する（１８１０）。ステップ１８０４では、ＣＰＵ１２１は、ＩＣカードチップ１５０をコールドリセットする。そして、図１７で示した端子割り付けをおこないインタフェースを直通化する（１８０５）。この時点から、ホスト機器２２０はＩＣカードチップ１５０に直接アクセスする（１８０６）。ホスト機器２２０がＩＣカードチップ１５０への直接アクセスを終了し、ＭＭＣ１１０の動作モードを再びＭＭＣ仕様に準拠した動作モードに戻すときは、ＭＭＣ１１０に復帰コマンドを発行する（１８０７）。すると、ＣＰＵ１２１は図１７で示した端子割り付けを解除し、ＭＭＣ１１０はＭＭＣ仕様に準拠した動作モードに戻る（１８０８）。そして、ＣＰＵ１２１は、ＩＣカードチップ１５０を非活性化する（１８０９）。以上で、処理は終了する（１８１０）。
【０１０５】
図１９は、図１８のステップ１８０１〜１８０６の過程において、ＭＭＣ１１０およびＩＣカードチップ１５０の外部端子の信号波形を簡単に表した図である。図１９において、時間の方向は左から右にとる。上の行から下の行に向かって、ＶＣＣ１端子１４４、ＣＭＤ端子１４２、ＣＬＫ１端子１４５、ＤＡＴ端子１４７、ＶＣＣ２端子１５１、ＲＳＴ端子１５２、ＣＬＫ２端子１５３、及びＩ／Ｏ端子１５７で観測される信号を表す。また、横方向の破線はそれぞれの信号の基準（Ｌレベル）を表す。１９０５は、図３のコールドリセットの信号波形を示す。モード移行時刻１９０６は、動作モードがインタフェース直通モードに移る時刻を表す。
【０１０６】
図１９を参照して、ホスト機器２２０がＭＭＣ１１０の動作モードをＭＭＣ仕様に準拠した動作モードからインタフェース直通モードに移しＩＣカードチップ１５０に直接アクセスする過程を説明する。なお、ＭＭＣ１１０のＶＣＣ１端子１４４には３Ｖ（ＶＣＣ２端子１５１の標準電圧）が供給されている。ホスト機器２２０がＣＭＤ端子１４２に直通化コマンドを入力すると（１９０１）、ＣＭＤ端子１４２から直通化コマンドのレスポンスが出力される（１９０２）。このレスポンスは、ＭＭＣ１１０がコマンドを受信したことをホスト機器２２０に伝えるものである。次に、ホスト機器２２０はＤＡＴ端子１４７にパスワードを入力する（１９０３）。パスワード入力後、ＭＭＣ１１０はＤＡＴ端子１４７にＬレベルを出力し（１９０４）、ビジー状態であることをホスト機器２２０に示す。ビジー状態の間に、ＣＰＵ１２１は、ＩＣカードチップ１５０をコールドリセットする（１９０５）。そして、モード移行時刻１９０６において、動作モードをインタフェース直通モードに移す。このときに、ＤＡＴ端子１４７はＬレベルからハイインピーダンス状態になる。これにより、ホスト機器２２０はビジー状態の解除を知ることができる。この時点から、ホスト機器２２０はＩＣカードチップ１５０に直接アクセスする。例えば、ＣＬＫ１端子１４５にクロックを供給すると（１９０７）、ＣＬＫ２端子１５３にそのクロックが供給される（１９０８）。また、ＤＡＴ端子１４７にＩＣカードコマンドを送信すると（１９０９）、Ｉ／Ｏ端子１５７にそのＩＣカードコマンドが送信される（１９１０）。
【０１０７】
図２０は、図１８のステップ１８０７〜１８１０の過程において、ＭＭＣ１１０およびＩＣカードチップ１５０の外部端子の信号波形を簡単に表した図である。図２０において、時間の方向は左から右にとる。上の行から下の行に向かって、ＶＣＣ１端子１４４、ＣＭＤ端子１４２、ＣＬＫ１端子１４５、ＤＡＴ端子１４７、ＶＣＣ２端子１５１、ＲＳＴ端子１５２、ＣＬＫ２端子１５３、及びＩ／Ｏ端子１５７で観測される信号を表す。また、横方向の破線はそれぞれの信号の基準（Ｌレベル）を表す。モード復帰時刻２００３は、動作モードがインタフェース直通モードからＭＭＣ仕様に準拠した動作モードに戻る時刻を表す。２００４は、図６の非活性化の信号波形を示す。
【０１０８】
図２０を参照して、ホスト機器２２０がＭＭＣ１１０の動作モードをインタフェース直通モードからＭＭＣ仕様に準拠した動作モードに戻す過程を説明する。なお、ＭＭＣ１１０のＶＣＣ１端子１４４には３Ｖ（ＶＣＣ２端子１５１の標準電圧）が供給されている。ホスト機器２２０がＣＭＤ端子１４２に復帰コマンドを入力すると（２００１）、ＣＭＤ端子１４２から復帰コマンドのレスポンスが出力される（２００２）。このレスポンスは、ＭＭＣ１１０がコマンドを受信したことをホスト機器２２０に伝えるものである。そして、モード復帰時刻２００３において、ＭＭＣ１１０はＤＡＴ端子１４７にＬレベルを出力してビジー状態であることをホスト機器２２０に示し、それと同時に動作モードをＭＭＣ仕様に準拠した動作モードに戻す。ビジー状態の間に、ＣＰＵ１２１は、ＩＣカードチップ１５０を非活性化する（２００４）。そして、ＭＭＣ１１０は、ＤＡＴ端子１４７をハイインピーダンス状態にし（２００５）、復帰コマンドの処理が完了したことをホスト機器２２０に示す。これ以後、ホスト機器２２０はＩＣカードチップ１５０に直接アクセスできない。ホスト機器２２０が、ＣＬＫ１端子１４５にクロックを供給しながらＣＭＤ端子１４２に何らかのメモリカードコマンドを送信した場合、ＩＣカードチップ１５０にそのクロック信号（２００６）は伝わらない。２００１及び２００２においてホスト機器２２０がＣＬＫ１端子１４５に供給するクロック信号は、ＩＣカードチップ１５０のＣＬＫ２端子１５３にも伝わるが、ＤＡＴ端子１４７がハイインピーダンス状態であるため、ＩＣカードチップ１５０がＩＣカードコマンドを誤って認識することはない。
【０１０９】
図２１において、セキュリティ処理ステータス領域２１１６には、ＩＣカードチップ１５０によるセキュリティ処理の進捗状況を示す情報を格納する。ＣＰＵ１２１は、この情報をセキュリティ処理の実行中に更新することができる。例えば、セキュリティ処理の途中でＭＭＣ１１０への電源供給が停止した場合、電源供給再開時にＣＰＵ１２１がこの情報をリードして参照すれば、セキュリティ処理を中断した段階から再開することができる。
【０１１０】
本発明におけるＭＭＣ１１０は、コントローラチップ１２０、フラッシュメモリチップ１３０及びＩＣカードチップ１５０の三つのうち二つ以上のチップで同時に処理を行うことで、処理の高速化及び処理時間の短縮を図ることができる。以下、本発明を適用したＭＭＣ１１０で行える並列処理の動作について説明する。図２７は、並列に処理できるデータリード処理の手順を示したフローチャートである。ホスト機器２２０とＭＭＣ１１０は、電源投入後コマンド処理が実行できるように初期設定を終了して、各々待機状態２７０１、待機状態２７１９となっている。ホスト機器２２０がＭＭＣ１１０のＣＭＤ端子１４２に第一コマンドを送信すると（２７０２）、ＭＭＣ１１０は、第一コマンドを受信し（２７０９）、第一レスポンスを返す（２７１０）。ここで、レスポンスとは、コマンドを受け取ったＭＭＣ１１０がホスト機器２２０に返すデータのことである。単にコマンドを受信したら返すデータであるので、レスポンスを返すことがコマンドの実行が終了したことを意味しない。
【０１１１】
ＭＭＣ１１０のコントローラチップ１２０は、第一コマンドを解釈し、フラッシュメモリチップ１３０又はＩＣカードチップ１５０に制御命令を発し第一処理に入る（２７１５）。ホスト機器２２０は、第一レスポンスを受け取ると第二コマンドを送信する（２７０４）。ＭＭＣ１１０のコントローラチップ１２０は、第一処理を実行しながら、ホスト機器２２０より第二コマンドを受信し、（２７０５）、第二レスポンスを返す（２７１２）。コントローラチップ１２０は、第二コマンドを解釈し、第二処理を実行する（２７１３）。
【０１１２】
第二コマンドは、あらかじめ第一コマンドと同時に処理できるコマンドをホスト機器２２０で判定し設定する。また、同時に処理できるコマンドの判定は、コントローラチップ１２０でおこなってもよい。以下、同時に実行できるコマンドのことを並列実行可能なコマンドと呼ぶ。並列実行可能なコマンドとしては、例えば、フラッシュメモリチップ１３０にアクセスするコマンドとＩＣカードチップ１５０にアクセスするコマンド等の異なったチップにアクセスするコマンドである。例えば、フラッシュメモリチップ１３０から音楽データを読み出すコマンドが第一コマンドに相当し、暗号化されたデータを復号化する処理を実行するコマンドが第二コマンドに相当する。
【０１１３】
第一処理が終了すると、コントローラチップ１２０は、ホスト機器２２０に第一データを送信する（２７１６）。その後、第二データを送信する（２７１４）。第一データ及び第二データの区別は、ＭＭＣ１１０のコントローラチップ１２０とホスト機器２２０のホストインターフェース２２３でデータに識別情報を付加して管理判断する。以下、識別情報を付加したデータをデータと呼ぶ。
【０１１４】
また、第一処理の転送が終了して、第二処理をしている間にホスト機器２２０が並列実行可能なコマンドを第三コマンドとして発行した場合は、コントローラチップ１２０は、第二処理の実行とあわせて第三コマンドのコマンドを解釈し、第三処理を実行する（２７１７）。もし第一コマンドが大容量のデータ（ストリームデータ等）を要求するコマンドであるならば、第三処理を実行し（２７１７）、第二データの送信の終了を待ち、第三データを送信する（２７１８）。その後ホスト機器２２０からコマンドがなければ、ＭＭＣ１１０は待機状態になる（２７１９）。ホスト機器２２０はＭＭＣ１１０から必要なデータを受け取ると、待機状態になる（２７０１）。
【０１１５】
図２８は、リードコマンドを並列処理する時のコマンドとデータの流れ、処理を時間軸にそって示した図である。ホスト機器２２０は、ＭＭＣ１１０のＣＭＤ端子１４２に第一コマンドを送信する（２７０２）。コントローラチップ１２０は、第一コマンドを解釈し、フラッシュメモリチップ１３０に制御命令を出す。第一処理中（２７１５）に、ホスト機器２２０は、並列実行可能なコマンドを第二コマンドとしてＭＭＣ１１０のＣＭＤ端子１４２に送信する（２７０４）。コントローラチップ１２０は、第二コマンドを解釈し、ＩＣカードチップ１５０に制御命令を出し、第二処理を実行する（２７１３）。ＭＭＣ１１０は、第一データ２８０３、第二データ２８０４のように順にデータを転送する。第二処理（２７１３）中にホスト機器２２０が第三コマンドとしてフラッシュメモリチップ１３０にアクセスするコマンドを発行した場合（２８０１）、コントローラチップ１２０はフラッシュメモリチップに制御命令を出す。ＭＭＣ１１０は、第二データ２８０４の転送終了を待って、第三データ２８０５を転送する。また第三データ２８０５は、第一コマンドが大容量データ（ストリームデータ等）を送るコマンドでもよい。その場合は、第三コマンドの発行（２８０１）と第三レスポンス（２８０２）の信号はなくてもよい。以上の処理内容は、コントローラチップ１２０が制御命令を出す対象としてフラッシュメモリチップ１３０がＩＣカードチップ１５０で、ＩＣカードチップ１５０がフラッシュメモリチップ１３０のように逆の場合でもよい。
【０１１６】
図２９は、並列に処理できるデータライト処理の流れを示した図である。ホスト機器２２０とＭＭＣ１１０は、電源投入後コマンド処理が実行できるように初期設定を終了して、各々待機状態２９０１及び待機状態２９１０となっている。ホスト機器２２０がＭＭＣ１１０のＣＭＤ端子１４２に第一コマンドを送信する（２９０２）。ＭＭＣ１１０は、第一コマンドを受信し（２９１１）、第一レスポンスを返し（２９１２）、同時に第一データを受信し（２９１３）、データ端子１４７からデータを転送できないようにする。これを以下ビジー状態と呼ぶ。ＭＭＣ１１０はホスト機器２２０からデータを受け取った後ビジー状態にしなくても良い。第一データを受信するステップ２９１３は、第一レスポンス（２９１２）と同時でなくても良い。
【０１１７】
ホスト機器２２０は、第一レスポンスを受信し（２９０３）、並列実行可能なコマンドを第二コマンドとして、ＣＭＤ端子１４２に送信する（２９０４）。ＭＭＣ１１０は、ホスト機器２２０より第二コマンドを受信し（２９１４）、第一データを受信（２９１３）中であれば受信し、第二レスポンスを送信し（２９１５）、第二処理を開始する（２９２０）。データビジー状態であれば、第二処理で行うアドレス設定まで行い、第二データの転送を待つ。第二処理はアドレス設定のみだけでなく実行可能な処理を続けてもよい。ホスト機器２２０は、第二レスポンスを受信し（２９０５）、ビジー状態の解除を待って、第二データを送信する（２９０７）。第一コマンドが大容量データ（ストリームデータ等）を転送する場合、ＭＭＣ１１０は、第二処理中（２９２０）に第三処理を開始し（２９２１）、第三データの転送（２９０８）を待つ。ＭＭＣ１１０は、ビジー状態が解除されたら、第三データを受信し（２９１８）、第三処理を続ける。その後ホスト機器２２０からコマンドがなければ、ＭＭＣ１１０は待機状態になる（２９１０）。ホスト機器２２０はＭＭＣ１１０に必要なデータを転送し終わると、待機状態になる（２９０１）。
【０１１８】
図３０は、ライトコマンドを並列処理する時のコマンドとデータの流れ及び処理を時間軸にそって示した図である。ホスト機器２２０がフラッシュメモリチップ１３０にデータをライトする第一コマンドをＭＭＣ１１０のＣＭＤ端子１４２に送信し（２９０２）、第一レスポンスを待ち（２９０３）、第一データを送信する（３００３）。ＭＭＣ１１０は、第一コマンドを受けると第一レスポンスを送信し（２９０３）、フラッシュメモリチップ１３０に制御命令を出し（第一処理２９１６）、ビジー状態となる。ここでビジー状態にしなくてもよい。ホスト機器２２０は、第一データ３００３を送信しながら並列実行可能なコマンドとしてＩＣカードチップ１５０にデータを転送する第二コマンドを送信する（２９０４）。ホスト機器２２０は、第二レスポンスを受信し（２９０５）、ビジー状態の解除を待って第二データ３００４を送信する。コントローラチップ１２０は、ＩＣカードチップ１５０に制御命令を出し、第二処理を開始して、第二データ３００４を待つ。ホスト機器２２０は、ビジー状態が解除されるとＩＣカードチップ１５０に送信する第二データ３００４を転送する。
【０１１９】
ＭＭＣ１１０は、第二データを受信すると（２９１７）、ビジー状態になる。ＩＣカードチップ１５０が処理中（第二処理中２９２０）に、ホスト機器２２０がフラッシュメモリチップ１２０にアクセスする第三コマンドの発行すると（３００１）、ＭＭＣ１１０は、第三レスポンスを送信し（３００２）、コントローラチップ１２０はフラッシュメモリチップに制御命令を出し、第三処理を開始する（２９２１）。ホスト機器２２０は、ビジー状態の解除を待って第三データを送信する（３００５）。もしフラッシュメモリチップ１３０にアクセスする第一コマンドが大容量データ（ストリームデータ等）を転送する場合は、ICカードチップ１５０の処理中（第二処理２９２０）のビジー状態の解除を待って、ホスト機器２２０は、フラッシュメモリチップ１３０に第三データ３００５を送信する。ＭＭＣ１１０は、第三データ３００５を受信し、フラッシュメモリチップ１３０に制御命令を出し第三処理を行う。
【０１２０】
以上の処理内容は、コントローラチップ１２０が制御命令を出す対象としてフラッシュメモリチップ１３０がＩＣカードチップ１５０で、ＩＣカードチップ１５０がフラッシュメモリチップ１３０のように逆の場合でもよい。
【０１２１】
図３１は、並列に処理できるデータを転送しないコマンドの処理を示した図である。ホスト機器２２０及びＭＭＣ１１０は、電源投入後コマンド処理が実行できるように初期設定を終了して、各々待機状態３１０１、待機状態３１１０となっている。ホスト機器２２０はＭＭＣ１１０のＣＭＤ端子１４２に第一コマンドを送信する（３１０２）。ＭＭＣ１１０は、第一コマンドを受信し（３１１１）、第一レスポンスをホスト機器２２０に送信し（３１１２）、第一処理を開始する（３１１６）。ホスト機器２２０はＭＭＣ１１０からの第一レスポンスを受信すると（３１０３）、並列実行可能なコマンドを第二コマンドとして送信する（３１０４）。ＭＭＣ１１０は、第二コマンドを受信すると（３１１３）、ホスト機器２２０に対し第二レスポンスを送信し（３１１４）、第二処理を実行する（３１１５）。その後処理が終わると、ホスト機器２２０は待ち状態３１０１、ＭＭＣ１１０は待ち状態３１１０の状態となる。
【０１２２】
図３２は、並列に処理できるデータを転送しないコマンドの実行する時の処理を時間軸にそって示した図である。ホスト機器２２０は、ＭＭＣ１１０のＣＭＤ端子１４２にデータ転送を行わないフラッシュメモリチップ１３０にアクセスする第一コマンドを送信する（３１０２）。ＭＭＣ１１０は、第一コマンドを受信し（３１１１）、コントローラチップ１２０は、フラッシュメモリチップ１３０に制御命令を出し、第一処理を開始する（３１１４）。ホスト機器２２０は、第一レスポンスを受信し（３１０３）、ＭＭＣ１０のＣＭＤ端子１４２にデータ転送を行わないＩＣカードチップ１５０にアクセスする第二コマンドを送信する（３１０４）。ＭＭＣ１１０は、第二コマンドを受信し（３１１３）、コントローラチップ１２０は、ＩＣカードチップ１５０に制御命令を出し第二処理を行う（３１１５）。ホスト機器２２０は、コントローラチップ１２０の内部処理のみで実行できるコマンドを第三コマンドとしてＭＭＣ１１０のＣＭＤ端子１４２に送信する（３２０１）。ＭＭＣ１１０は第三コマンドを受信し、第三処理を実行する（３２０３）。このとき、第一処理及び第二処理は実行中でもよい。
【０１２３】
以上の処理の中で、第一コマンド及び第二コマンドは、フラッシュメモリチップ１３０にアクセスする処理、ＩＣカードチップ１５０にアクセスする処理、及びコントローラチップ１２０の内部処理の三処理のうちのどの二処理でもよい。また、連続コマンドが、コントローラチップ１２０の内部処理のみで実行できるコマンドで、同様の処理を行うコマンドは、後で発行したコマンドだけを有効にしても良い。
【０１２４】
図３３は、並列に処理できるデータリード処理とデータ転送を伴わないコマンドの処理の流れを示した図である。ホスト機器２２０及びＭＭＣ１１０は、電源投入後コマンド処理が実行できるように初期設定を終了して、各々待機状態３３０１、待機状態３３１０となっている。ホスト機器２２０がＭＭＣ１１０のＣＭＤ端子１４２に第一コマンドを送信する（３３０２）。ＭＭＣ１１０は第一コマンドを受信し（３３１１）、第一レスポンスをホスト機器２２０に送信し（３３１２）、第一処理を開始する（３３１６）。ホスト機器２２０は、第一レスポンスを受信して（３３０３）、並列実行可能なコマンドを第二コマンドとして送信する（３３０４）。ＭＭＣ１１０は、第二コマンドを受信し（３３１３）、第二レスポンスを返す（３３１４）。その間にＤＡＴ端子１４７から、第一データを送信し（３３１７）、第二処理を開始する（３３１５）。ホスト機器２２０は、第一データを受信し（３３０６）、第二レスポンスを受信する（３３０５）。ホスト機器２２０は、並列処理可能なコマンドとして第三コマンドを送信する（３３０７）。ＭＭＣ１１０は、第三コマンドを受信し（３３１８）、第三レスポンスを返す（３３１９）。ホスト機器２２０は、第三レスポンス受信する（３３０８）。ＭＭＣ１１０は、第三処理３１２０を実行し、第二データを送信する（３３２１）。ホスト機器２２０は、第二データを受信する（３３０９）。その後実行するコマンドがなければ、ホスト機器２２０は、待ち状態３３０１に、MMC１１０は、待ち状態３３１０になる。
【０１２５】
図３４は、並列に処理できるデータリード処理とデータ転送を伴わないコマンドの処理の流れを時間軸にそって示した図である。ホスト機器２２０がＭＭＣ１１０のコマンド端子１４２にフラッシュメモリチップ１２０にアクセスする第一コマンドを送信する（３３０２）。ＭＭＣ１１０は第一レスポンスを返し（３３０３）、コントローラチップ１２０は、制御命令をフラッシュメモリチップ１３０に出し第一処理を開始する（３３１７）。ホスト機器２２０は、並列実行可能なデータ転送を伴わないＩＣカードチップ１５０にアクセスする第二コマンドを送信する（３３０４）。ＭＭＣ１１０は第二コマンドを受信して（３３１３）、第二レスポンスを返し（３３０５）、コントローラチップ１２０はＩＣカードチップ１５０に制御命令を出し、第二処理を開始する（３３１５）。ＭＭＣ１１０は、第一処理が終了すると（３３１６）、第一データ３４０３をホスト機器２２０に送信する。ホスト機器２２０は、第一データを受信し（３３０６）、並列処理可能なフラッシュメモリチップ１３０にアクセスする第三コマンドを送信する（３３０７）。ＭＭＣ１１０は、第三レスポンスを返し（３３０８）、コントローラチップ１２０は第三処理を実行し（３３２０）、第二データを送信する（３４０５）。
【０１２６】
以上の処理は、フラッシュメモリトップ１３０がＩＣカードチップ１５０で、ＩＣカードチップ１５０がフラッシュメモリチップ１３０のように逆でもよい。また、データ転送を伴わないコマンドは、コントローラチップ１２０の内部処理を行うコマンドでもよい。第一コマンドが大容量データデータ（ストリームデータなど）を転送するコマンドの場合は、第三コマンドは、発行されなくても良い。
【０１２７】
図３５は、並列に処理できるデータライト処理とデータ転送を伴わないコマンドの処理の流れを示した図である。ホスト機器２２０及びＭＭＣ１１０は、電源投入後コマンド処理が実行できるように初期設定を終了して、各々待機状態３５０１、待機状態３５１０となっている。ホスト機器２２０がＭＭＣ１１０のＣＭＤ端子１４２に第一コマンドを送信する（３５０２）。ＭＭＣ１１０は第一コマンドを受信し（３５１１）、第一レスポンスをホスト機器２２０に送信する（３５１２）。ホスト機器２２０は、第一レスポンスを受信して（３５０３）、並列実行可能なコマンドを第二コマンドとして送信し（３５０４）、第一データを送信する（３５０５）。ＭＭＣ１１０は、第二コマンドを受信し（３５１３）、第二レスポンスを返す（３５１４）。その間にＤＡＴ端子１４７から、第一データを受信し（３５１６）ビジー状態になる。ＭＭＣ１１０は、第一データを受信したら（３５１６）、第一処理を開始し（３５１７）、第二処理を開始する（３５１５）。ホスト機器２２０は、ビジー状態が解除されると第三コマンドを送信（３５０７）する。ＭＭＣ１１０は第三レスポンスを返す（３５１９）。ホスト機器１１０は第三レスポンスを受信すると（３５０８）、第二データを送信する（３５０９）。ＭＭＣ１１０は、第二データを受信し（３５２０）、ビジー状態になり第三処理（３５２１）を実行する。処理が終了すると、ホスト機器２２０は、待ち状態３５０１となり、ＭＭＣ１１０は処理が終了すると待ち状態３５１０となる。以上の処理で、ＭＭＣ１１０がデータ受信後ビジー状態にならなくても良い。
【０１２８】
図３６は、並列に処理できるデータライト処理とデータ転送を伴わないコマンドの処理の流れを時間軸にそって示した図である。ホスト機器２２０がフラッシュメモリチップ１３０にアクセスする第一コマンドを転送する（３５０２）。ＭＭＣ１１０は第一レスポンスを返し（３５０３）、第一データ受信し（３５０５）、コントローラチップ１２０はフラッシュメモリチップ１３０に制御命令を出し、第一処理を開始し（３５１７）、ビジー状態となる。ホスト機器２２０は、並列実行可能なデータ転送を伴わないＩＣカードチップ１５０にアクセスする第二コマンドを送信する（３５０４）。ＭＭＣ１１０は第二コマンドを受信して（３５１３）、第二レスポンスを返す（３５０６）。コントローラチップ１２０は、ＩＣカードチップ１５０に制御命令をだし第二処理を開始する（３５１５）。その後ホスト機器２２０はビジー状態が解除されるのを待って、フラッシュメモリチップ１３０にアクセスする第三コマンドを送信する（３５０７）。ＭＭＣ１１０は、第三コマンドを受信し（３５１８）、第三レスポンスを返し（３５０８）、第二データ３５０９を受信する（３５２０）。コントローラチップ１２０は、フラッシュメモリチップ１３０に制御命令を出し、第三処理を開始しビジー状態になる（３５２１）。
【０１２９】
以上の処理で、フラッシュメモリチップ１３０がＩＣカードチップ１５０に、ＩＣカードチップ１５０がフラッシュメモリチップ１３０のように逆になっても良い。データ転送を伴わない処理は、コントローラチップ１２０の内部処理でもよい。また、ＭＭＣ１１０がデータ受信後ビジー状態にならなくても良い。第一コマンドが大容量データ（ストリームデータ等）を転送するコマンドである場合、第三コマンドの発行と第三レスポンスは必要としない。
【０１３０】
以上の動作は、図２４及び図２５で示す、ＳＤカードホスト機器２４６０とSDカード２４１０、メモリスティックホスト機器２５６０とメモリスティック２５１０のような構成で、コントローラを通してのＳＤカード内のＩＣカードチップ１５０とフラッシュメモリチップ２４３０、メモリスティック内のＩＣカードチップ１５０とフラッシュメモリチップ２５３０の同時アクセスの場合においても同様である。
【０１３１】
以上のように、ホストからのコマンドに応じて、フラッシュメモリチップ１３０、ＩＣカードチップ１５０及びコントローラチップ１２０で並列処理が可能であるので処理を高速化及び処理時間を短縮することができる。したがって、一つのＭＭＣ１１０を用いて、音楽データを再生しながら、銀行からお金を引き落とす際の認証処理を行うことができる。
【０１３２】
本発明の実施形態によれば、メモリカード外部からＩＣチップの駆動クロックを直接供給しないため、ＩＣチップの処理時間を正確に計測できず、また、処理の実行タイミングや順序の検出が困難になる。さらに、異常な駆動クロックを供給することができず、演算エラーを発生させるのが困難になる。したがって、タイミング解析、電力差分解析、故障利用解析攻撃法に対するセキュリティが向上する。
【０１３３】
本発明の実施形態によれば、メモリカード外部からＩＣチップの制御方式を自由に設定できる。例えば、高速処理が要求されるならば、ＩＣチップの駆動クロックの周波数を高くした制御方式を設定し、低消費電力が要求されるならば、ＩＣチップの駆動クロックの周波数を低くしたり、ＩＣチップの駆動クロックを適度に停止させる制御方式を設定することができる。したがって、セキュリティシステムの要求する処理性能に柔軟に対応したセキュリティ処理が実現できる。
【０１３４】
本発明の実施形態によれば、ＩＣチップによるセキュリティ処理に必要なデータや、ＩＣチップを管理するための情報を、フラッシュメモリに保持することができる。したがって、セキュリティ処理の利便性を向上させることができる。
【０１３５】
本発明の実施形態によれば、ＭＭＣの製造者や管理者が、ＭＭＣ内部のＩＣチップに直接アクセスすることができる。したがって、ＭＭＣ内部のＩＣチップの初期化やメンテナンスを、従来のＩＣカードと同様な方法で実現できる。
【０１３６】
本発明の実施形態によれば、フラッシュメモリチップを備えたＭＭＣに、セキュリティ機能を追加する場合、セキュリティ評価機関の認証を予め受けたＩＣカードチップ追加搭載することによって、セキュリティ評価機関によるＭＭＣの認証が不要となるため、ＭＭＣの開発期間又は製造期間が短縮する。
【０１３７】
本発明の実施形態によれば、ホスト機器からのコマンドに応じて、フラッシュメモリチップ、ＩＣカードチップ及びコントローラチップ１２０で並列処理が可能であるので処理を高速化することができる。
【０１３８】
【発明の効果】
本発明によれば、記憶装置のセキュリティを向上するという効果を奏する。また、記憶装置の処理を高速にすることができる。
【図面の簡単な説明】
【図１】本発明を適用したＭＭＣ１１０の内部構成を示す図である。
【図２】本発明を適用したＭＭＣ１１０のホスト機器２２０の内部構成、およびホスト機器とＭＭＣ１１０との接続状態を示す図である。
【図３】ＩＣカードチップのコールドリセット時の信号波形を示す図である。
【図４】ＩＣカードチップのウォームリセット時の信号波形を示す図である。
【図５】ＩＣカードチップのＩＣカードコマンド処理時の信号波形を示す図である。
【図６】ＩＣカードチップの非活性化時の信号波形を示す図である。
【図７】ホスト機器によるＭＭＣへのアクセスを示したフローチャートである。
【図８】ＩＣカード制御パラメータとそれに対応するＩＣカードへの処理内容を示す表である。
【図９】ＩＣカードチップに対する第１次ＩＣカード初期化の詳細なフローチャートである。
【図１０】ＩＣカードチップに対する第２次ＩＣカード初期化の詳細なフローチャートである。
【図１１】非活性状態のＩＣカードチップに対するＩＣカード初期化時の信号波形を示す図である。
【図１２】活性状態のＩＣカードチップに対するＩＣカード初期化時の信号波形を示す図である。
【図１３】ＩＣカードチップによるセキュリティ処理の詳細なフローチャートである。
【図１４】セキュリティ処理要求ライトコマンドを処理するときの信号波形とフラッシュメモリチップアクセスを示す図である。
【図１５】ＩＣカードチップによるセキュリティ処理実行時の信号波形とフラッシュメモリチップアクセスの一例を示す図である。
【図１６】セキュリティ処理結果リードコマンドを処理するときの信号波形とフラッシュメモリチップアクセスを示す図である。
【図１７】インタフェース直通モードにおけるＭＭＣ外部端子とＩＣカードチップ外部端子の対応関係を示す図である。
【図１８】インタフェース直通モードへ移行する処理とインタフェース直通モードから復帰する処理のフローチャートである。
【図１９】インタフェース直通モードへ移行する処理時の信号波形を示す図である。
【図２０】インタフェース直通モードから復帰する処理時の信号波形を示す図である。
【図２１】フラッシュメモリチップの内部構成を示す図である。
【図２２】本発明を適用したＭＭＣの内部構成を簡単に示す図である。
【図２３】本発明を適用したＭＭＣをコンテンツ配信に応用した例を示す図である。
【図２４】本発明を適用したＳＤカードの内部構成を簡単に示す図である。
【図２５】本発明を適用したメモリースティックの内部構成を簡単に示す図である。
【図２６】本発明のＩＣカードチップの内部構成を示す図である。
【図２７】並列に処理できるデータリード処理の流れを示した図である。
【図２８】リードコマンドを並列処理する時のコマンドとデータの流れ、処理を時間軸にそって示した図である。
【図２９】並列に処理できるデータライト処理の流れを示した図である。
【図３０】ライトコマンドを並列処理する時のコマンドとデータの流れ、処理を時間軸にそって示した図である。
【図３１】並列に処理できるデータを転送しないコマンドの処理を示した図である。
【図３２】並列に処理できるデータを転送しないコマンドの実行する時の処理を時間軸にそって示した図である。
【図３３】並列に処理できるデータリード処理とデータ転送を伴わないコマンドの処理の流れを示した図である。
【図３４】並列に処理できるデータリード処理とデータ転送を伴わないコマンドの処理の流れを時間軸にそって示した図である。
【図３５】並列に処理できるデータライト処理とデータ転送を伴わないコマンドの処理の流れを示した図である。
【図３６】並列に処理できるデータライト処理とデータ転送を伴わないコマンドの処理の流れを時間軸にそって示した図である。
【符号の説明】
１１０…ＭＭＣ、１２０…コントローラチップ、１４０…ＭＭＣ外部端子、１５０…ＩＣカードチップ、１５１…ＶＣＣ２端子、１５２…ＲＳＴ端子、１５３…ＣＬＫ２端子、１５５…ＧＮＤ２端子、１５６…ＶＰＰ端子、１５７…Ｉ／Ｏ端子、２２０…ホスト機器、１４０５…ライトコマンド発行、１９０６…モード移行時刻、２００３…モード復帰時刻。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a storage device equipped with a security function, a host device into which the storage device can be inserted, and a host device into which the storage device is inserted, and in particular, a memory card having a flash memory chip and a controller and the memory card. And a terminal device into which the memory card is inserted.
[0002]
[Prior art]
An IC card is obtained by embedding an IC (integrated circuit) chip in a plastic card substrate, and has an external terminal of the IC chip on its surface. The external terminals of the IC chip include a power supply terminal, a clock terminal, a data input / output terminal, and the like. The IC chip operates when the connection device directly supplies power and a driving clock from an external terminal.
[0003]
The IC card exchanges information with the connection device by transmitting and receiving electrical signals to and from the connection device such as a terminal through an external terminal. As a result of the information exchange, the IC card sends out calculation results, stored information, and changes stored information. The IC card can have a function of executing security processing such as protection of confidential data and personal authentication based on these operation specifications. The IC card is used as a user device for personal identification in a system that requires security of confidential information such as credit settlement and banking.
[0004]
[Problems to be solved by the invention]
The IC card used in the security system is designed so that the secret information or information that can be used to estimate the secret information is not given to the outside of the IC card when computation is performed using the secret information inside the IC card. It is necessary to That is, it is required to have tamper resistance. As an attack method for analyzing secret information that should not be given to the outside, timing analysis, power difference analysis, failure utilization analysis, and the like are known.
[0005]
Timing analysis is an attack method that estimates secret information by statistically analyzing the time difference when the cryptographic processing time differs depending on the content of the secret information. When implementing cryptographic algorithms on the device, optimization is performed such as skipping unnecessary processing or branching processing depending on the content of confidential information for the purpose of reducing cryptographic processing time and program size. May be performed. When such optimization is performed, the encryption processing time differs depending on the content of the secret information. Therefore, there is a possibility that the content of the secret information can be estimated by looking at the processing time.
[0006]
The power difference analysis is an attack method that estimates the secret information by measuring the power supplied from the power terminal of the IC card during the encryption process and analyzing the difference in power consumption therefrom. .
[0007]
The failure use analysis is an attack method using a calculation error of the IC card. The IC card is given a temporary failure or a limited failure that does not affect other functions, and the IC card is caused to perform an abnormal process desired by the attacker. For example, secret information is obtained from incorrect calculation results and correct calculation results obtained when an error is intentionally generated by applying a high voltage to the IC card or instantaneously changing the clock frequency or drive voltage. there is a possibility.
[0008]
Therefore, the IC card must have countermeasures against these attack methods in practice.
[0009]
An object of the present invention is to provide a storage device with improved security.
[0010]
[Means for Solving the Problems]
In order to solve the above-described problems, the present invention provides a first memory capable of storing data and a second memory capable of storing data and executing data security processing in a storage device for storing data. And a controller that selects the first memory or the second memory based on a command from the host device, and performs the access to the second memory while executing the access from the host device to the first memory. A configuration is adopted in which a second command from the host is received and processing according to the second command is executed.
[0011]
Further, the controller may be configured to select the second memory when the information from the host device includes information related to data security processing.
[0012]
Further, the second memory may be an IC chip that has been previously authenticated by the security evaluation organization.
[0013]
Further, the authenticated IC chip has means for encrypting or decrypting data read / written to / from the authenticated IC chip.
[0014]
The first memory stores data relating to the first storage area for storing data from the host device and the second memory, and at least one of reading and writing of data from the host device is restricted. It is also possible to adopt a configuration having two storage areas.
[0015]
Further, the controller may have means for transferring data stored in the second storage area to the second memory.
[0016]
The controller may have a configuration for controlling the second memory based on data stored in the second storage area.
[0017]
Furthermore, as an embodiment of the present invention, a memory for storing first and second contents encrypted by a session key issued by a content provider, a session key and a public key encrypted by a public key by the content provider And a processing unit with memory that can decrypt the session key with the secret key, and the processing unit with memory stores the first content in response to a command from the host device. While decrypting the corresponding session key, the second content stored in the memory is decrypted with the session key corresponding to the already decrypted second content, and the decrypted second content is sent to the host device. And a controller for transmitting.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 22 is a diagram showing an internal configuration of MultiMediaCard to which the present invention is applied (MultiMediaCard is a registered trademark of Infineon Technologies AG, hereinafter abbreviated as “MMC”). The MMC 110 preferably conforms to the MMC specification. The MMC 110 has a security processing function that performs cryptographic operations necessary for confidential data protection, personal authentication, and the like based on a memory card command conforming to the MMC specification issued from the host device 220 connected to the MMC 110.
[0019]
The host device 220 corresponds to, for example, a mobile phone, a personal digital assistant (PDA), a personal computer, a music playback (and recording) device, a camera, a video camera, an automatic depositing machine, a street corner terminal, and a payment terminal.
[0020]
The MMC 110 has an MMC external terminal 140, a controller chip 120, a flash memory chip 130, and an IC card chip 150. The flash memory chip 130 is a memory chip using a nonvolatile semiconductor memory as a storage medium, and data can be read and written by a flash memory command. The MMC external terminal 140 includes seven terminals such as a power supply terminal, a clock input terminal, a command input / output terminal, a data input / output terminal, and a ground terminal for exchanging information with the external host device 220. The controller chip 120 is a microcomputer chip that is connected to and controls the MMC external terminal 140, the flash memory chip 130, and the IC card chip 150.
[0021]
The IC card chip 150 is a microcomputer chip that is embedded in a plastic substrate of the IC card, and the external terminals, electrical signal protocols, and commands that the IC card chip 150 has conform to the ISO / IEC7816 standard. The external terminals of the IC card chip 150 include a power supply terminal, a clock input terminal, a reset input terminal, an I / O input / output terminal, and a ground terminal. The controller chip 120 issues an IC card command from the external terminal of the IC card chip 150 to the IC card chip 150, thereby performing an operation necessary for security processing requested from the external host device 220.
[0022]
FIG. 26 is a diagram showing the internal configuration of the IC card chip of the present invention. The IC card chip 150 includes a CPU (microcomputer) 158 for performing arithmetic processing, a ROM (Read Only Memory) 159 for storing data (including a program), a RAM (Random Access Memory) 160, an EEPROM (Electrically Erasable). Programmable ROM) 162, a cryptographic coprocessor 163 for performing processing during encryption / decryption, and a serial interface 161 for transmitting / receiving data to / from the outside. These are connected to each other by a bus 164.
[0023]
The cryptographic coprocessor 163 executes security processing in response to a command from the host device 220. Note that the CPU 158 may execute security processing using a program (software) instead of the cryptographic coprocessor 163 (hardware). The security process is executed, for example, when data is written to a storage area in the IC card chip 150 or when data is read from the storage area in the IC card chip 150.
[0024]
The flash memory chip 130 has a nonvolatile storage element. Generally, the storage capacity of the EEPROM 162 of the IC card chip 150 is smaller than the storage capacity of the flash memory chip 130. However, the storage capacity of the EEPROM 162 may be the same as or larger than the storage capacity of the flash memory chip 130.
[0025]
As the IC card chip 150, it is desirable to use a product that has been certified by an evaluation / certification organization of ISO / IEC15408, which is an international standard for security evaluation standards. Generally, when an IC card having a security processing function is used in an actual electronic payment service or the like, the IC card needs to be evaluated and certified by an ISO / IEC 15408 evaluation / certification organization. When the MMC 110 is realized by adding a security processing function to the MMC and used in an actual electronic payment service, the MMC 110 also needs to be evaluated and certified by the ISO / IEC 15408 evaluation / certification organization. is there. In the present invention, the MMC 110 obtains a security processing function by incorporating an IC card chip 150 that has been authenticated by the evaluation / certification organization and performing security processing using the IC card chip 150. Therefore, the MMC 110 can easily satisfy the security evaluation standard based on ISO / IEC15408, and the development period for adding the security processing function to the MMC can be shortened.
[0026]
The MMC 110 preferably has an external interface conforming to the MMC specification. The MMC 110 needs to accept a command for executing a security process in addition to a standard memory card command (a command for accessing the flash memory chip 130) through one type of external interface. The controller chip 120 has a function of selecting a chip to be accessed and distributing the command processing depending on whether the command received by the MMC 110 is a standard memory card command or a command for executing security processing. In the present embodiment, when receiving a standard memory card command, the controller chip 120 can select the flash memory chip 130, issue a flash memory command thereto, and read / write host data. If a command for executing the security processing is received, the IC card chip 150 is selected, and the IC card command can be issued to the IC card chip 150 to execute the security processing.
[0027]
The external terminals of the IC card chip 150 are connected to the controller chip 120 at the power supply terminal, the clock input terminal, the reset input terminal, and the I / O input / output terminal except for the ground terminal.
[0028]
The controller chip 120 controls power supply and clock supply to the IC card chip 150 through a power supply terminal and a clock input terminal. According to the present embodiment, when security processing is not requested from the host device 220, the controller chip 120 can stop the power supply and clock supply to the IC card chip 150, and the power consumption of the MMC 110 can be reduced. .
[0029]
In order to make the IC card chip 150 to which power is not supplied ready to receive an IC card command, it is first necessary to start supplying power to the IC card chip 150 and perform a reset process. The controller chip 120 has a function of starting power supply to the IC card chip 150 through the power supply terminal when the MMC 110 receives a command for executing security processing from the host device 220. Further, the controller chip 120 has a function of resetting the IC card chip 150 through the reset input terminal when the MMC 110 receives a command for executing the security process from the host device 220. According to the present embodiment, the controller chip 120 can stop power supply to the IC card chip 150 until a command for executing security processing is received. Therefore, the power consumption of the MMC 110 can be reduced.
[0030]
The controller chip 120 has a function of generating a clock signal to be supplied to the IC card chip 150 through the clock input terminal of the IC card chip 150 inside the MMC 110 and controlling the frequency, supply start timing, and supply stop timing. According to the present embodiment, since it can be made independent of the clock signal of the clock input terminal of the MMC external terminal 140, security is prevented against attack methods called timing analysis, power difference analysis, and failure use analysis by the host device 220. improves.
[0031]
FIG. 21 is a diagram showing an internal configuration of the flash memory chip 130. The flash memory chip 130 has a host data area 2115 and a management area 2110. The host data area 2115 is an area where logical addresses are mapped in units of sectors, and the host device 220 can read and write data by specifying logical addresses.
[0032]
The host data area 2115 has a user file area 2130 and a security processing application area 2120. The user file area 2130 is an area where the user can freely read and write file data. The security processing application area 2120 is an area where the host device 220 stores data necessary for the security processing application, and the user access is logically restricted by the security processing application of the host device 220 so that the user does not access it illegally. It is done. The data stored here includes an application program of the host device 220, data dedicated to the application, a certificate used for security processing, etc. (for example, electronic payment application program, electronic payment log information, electronic payment service certificate) and so on. According to this embodiment, since the MMC 110 stores data used when the host device 220 performs security processing instead of the host device 220, convenience for the host device 220 is improved.
[0033]
The management area 2110 is an area for storing information for the controller chip 120 to manage the IC card chip 150. The management area 2110 includes an IC card control parameter area 2111, an IC card environment setting information area 2112, a CLK2 setting information area 2113, a security processing buffer area 2114, and a security processing status area 2116. Detailed usage of the areas 2111 to 2116 will be described later.
[0034]
The controller chip 120 uses the security processing buffer area 2114 of the management area 2110 of the flash memory chip 130 as a main memory or a buffer memory when executing security processing with the IC card chip 150. When the host device 220 accesses the MMC 110 by a command for executing security processing, if the MMC 110 receives security-related data having a size that cannot be transmitted from the host device 220 to the IC card chip 150 at a time, the controller chip 120 Selects access to the flash memory chip 130 and temporarily stores the received data in the security processing buffer area 2114 having a sufficient capacity. The size that cannot be transmitted to the IC card chip 150 at a time is a size that exceeds the allowable data size (for example, 255 bytes or 256 bytes) of the IC card command. Then, the controller chip 120 divides it into data of a size that can be transmitted to the IC card chip 150, reads the divided data from the flash memory chip 130, and transmits it to the IC card chip 150 step by step. That is, reading and writing of the divided data are repeated. According to this embodiment, the host device 220 can handle a large amount of security-related data, so that the convenience of security processing is improved.
[0035]
The management area 2110 including the security process buffer area 2114 is physically restricted by the controller chip 120 so that the host device 220 cannot illegally access and analyze the security process. That is, the management area 2110 cannot be directly read / written by the host device 220. According to the present embodiment, since the host device 220 cannot freely read or alter the contents of the security processing buffer area 2114, the reliability and safety of the security processing are improved.
[0036]
FIG. 23 is a diagram showing content distribution security processing as an example of security processing using the MMC 110. The content provider 2310 is a company that sells the content 2314 to the user who owns the MMC 110. In this example, the host device 220 is a terminal that can be connected to the content provider 2310 via a network or the like. The user purchases the content 2314 by connecting the MMC 110 to the host device 220. The procedure will be described below.
[0037]
First, the host device 220 issues a command for reading the user certificate 2321 stored in the flash memory chip 130 to the MMC 110. The controller chip 120 of the MMC 110 reads the user certificate 2321 stored in the security processing application area 2120 of the flash memory chip 130 and transmits it to the host device 220. The host device 220 that has received the user certificate 2321 transmits it to the content provider 2310. The content provider 2310 verifies the digital signature attached to the user certificate 2321 (2311). If the verification is successful, the content provider 2310 generates a session key using a random number generator (2312), and encrypts it with the user public key extracted from the user certificate 2321 (2313). Further, the content provider 2310 encrypts the content 2314 with the session key (2315). The content provider 2310 transmits the result of step 2313 to the host device 220.
[0038]
The host device 220 issues to the MMC 110 a command requesting security processing for decrypting the result of step 2313 using the user secret key 2322. The controller chip 120 issues an IC card command for decrypting the result of step 2313 with the user secret key 2322 to the IC card chip 150. The IC card chip 150 decrypts the result of step 2313 using the user secret key 2322 and obtains a session key (2323). The host device 220 issues a command to the MMC 110 to output information indicating whether or not this decoding process has been successful. The controller chip 120 constructs information required by the host device 220 based on the decryption result output from the IC card chip 150 (IC card response indicating whether the decryption process has been successful). Then, the MMC 110 transmits the information to the host device 220.
[0039]
Next, the content provider 2310 transmits the result of step 2315 to the host device 220. The host device 220 issues to the MMC 110 a command requesting security processing for decrypting the result of step 2313 using the session key (the key acquired in step 2323). The controller chip 120 issues an IC card command for decrypting the result of step 2315 with the session key to the IC card chip 150. The IC card chip 150 decrypts the result of step 2315 with the session key and restores the content 2314 (2324). The controller chip 120 receives this content 2314 from the IC card chip 150 and writes it to the flash memory chip 130. The host device 220 issues a command to the MMC 110 to output information indicating whether or not this decoding process has been successful. The controller chip 120 constructs information required by the host device 220 based on the decryption result output from the IC card chip 150 (IC card response indicating whether the decryption process has been successful). Then, the MMC 110 transmits the information to the host device 220. When the host device 220 informs the content provider 2310 that the content has been successfully received, the content provider 2310 charges the content fee to the user described in the user certificate. The user can read and use the content 2314 stored in the flash memory chip 130 in the MMC 110 with the host device 220. Further, if a large-capacity flash memory is used as the storage medium of the flash memory chip 130, many contents can be purchased. According to the present embodiment, both security processing and content accumulation in content distribution can be easily realized by the MMC 110. The settlement of the content fee may be performed using the IC card chip 150.
[0040]
24 and 25 are small memory cards each of which is an SD card (24 mm wide, 32 mm long, 2.1 mm thick, having 9 external terminals, and mounted with flash memory). ) And a memory stick (Memory Stick is a registered trademark of Sony Corporation).
[0041]
An SD card 2410 to which the present invention is applied includes an SD card controller chip 2420, a flash memory chip 2430, an SD card external terminal 2440, and an IC card chip 150. A memory stick 2510 to which the present invention is applied includes a memory stick controller chip 2520, a flash memory chip 2530, a memory stick external terminal 2540, and an IC card chip 150.
[0042]
The flash memory chips 2430 and 2530 are memory chips using a nonvolatile semiconductor memory as a storage medium, and data can be read and written by a flash memory command. The SD card controller chip 2420 and the memory stick controller chip 2520 are microcomputer chips that control other components in the SD card and the memory stick, respectively.
[0043]
The SD card external terminal 2440 is arranged in the order of Data2 terminal 2441, Data3 terminal 2442, Com terminal 2443, Vss terminal 2444, Vdd terminal 2445, Clock terminal 2446, Vss terminal 2447, Data0 terminal 2448 and Data1 terminal 2449 from the end. It has a terminal. The Vdd terminal 2445 is a power supply terminal, the Vss terminals 2444 and 2447 are ground terminals, the Data0 terminal 2448, the Data1 terminal 2449, the Data2 terminal 2441 and the Data3 terminal 2442 are data input / output terminals, the Com terminal 2443 is a command input / output terminal, and the Clock terminal 2446. Is a clock input terminal. The SD card 2410 has an external terminal very similar to the MMC external terminal 140, although the interface specification with the SD card host device 2460 connected to the outside is different from that of the MMC 110, and issues a command from the outside in the same manner as the MMC 110. The present invention can be applied because of its operating characteristics.
[0044]
On the other hand, the memory stick external terminal 2540 skips one Gnd terminal 2541, BS terminal 2542, Vcc terminal 2543, and reserved terminal Rsv from the end, and skips one DIO terminal 2544, INS terminal 2545, and reserved terminal Rsv, and SCK terminal 2546, There are 10 terminals arranged in the order of Vcc terminal 2547 and Gnd terminal 2548. Vcc terminals 2543 and 2547 are power supply terminals, Gnd terminals 2541 and 2548 are ground terminals, DIO terminals 2544 are command and data input / output terminals, and SCK terminals 2546 are clock input terminals. Although the memory stick 2510 has an interface specification with the memory stick host device 2560 connected to the outside different from that of the MMC 110, the memory stick 2510 operates by issuing a command from the outside in the same manner as the MMC 110, and thus the present invention can be applied.
[0045]
FIG. 1 is a diagram showing an internal configuration of an MMC 110 to which the present invention is applied. FIG. 2 is a diagram showing the configuration and connection state of the host device 220 connected to the MMC 110 of FIG. The host device 220 has a VCC1 power supply 221, a CLK1 oscillator 222, and a host interface 223.
[0046]
The MMC 110 has an MMC external terminal 140 for exchanging information with an external host device 220. The MMC external terminal 140 has seven terminals: a CS terminal 141, a CMD terminal 142, GND1 terminals 143 and 146, a VCC1 terminal 144, a CLK1 terminal 145, and a DAT terminal 147. The MMC specification defines two types of operation modes of the MMC 110: an MMC mode and an SPI mode, and the usage of the MMC external terminal 140 differs depending on the operation mode. In this embodiment, the operation in the MMC mode will be described in detail.
[0047]
The VCC1 terminal 144 is connected to the VCC1 power supply 221 and is a power supply terminal for the host device 220 to supply power to the MMC 110. The GND1 terminals 143 and 146 are connected to the VCC1 power source 221 and are electrical ground terminals of the MMC 110. The GND1 terminal 143 and the GND1 terminal 146 are electrically short-circuited inside the MMC 110.
[0048]
The CS terminal 141 is connected to the host interface 223 and is an input terminal used in the SPI mode operation. When the host device 220 accesses the MMC 110 in the SPI mode, the L level is input to the CS terminal 141. In the operation in the MMC mode, it is not necessary to use the CS terminal 141. The CMD terminal 142 is connected to the host interface 223 so that the host device 220 transmits a memory card command conforming to the memory card interface specification to the MMC 110 and receives a memory card response conforming to the same specification from the MMC 110. This is an input / output terminal. The DAT terminal 147 is connected to the host interface 223, and the host device 220 transmits input data in a format compliant with the memory card interface specification to the MMC 110, or receives output data in a format compliant with the specification from the MMC 110. This is an input / output terminal used to
[0049]
The CLK1 terminal 145 is connected to the CLK1 oscillator 222, and is a terminal to which a clock signal generated by the CLK1 oscillator 222 is input. When the host device 220 transmits / receives a memory card command and a memory card response through the CMD terminal 142 or transmits / receives host data through the DAT terminal 147, a clock signal is input to the CLK1 terminal 145. The host interface 223 is supplied with a clock signal from the CLK1 oscillator 222. The memory card command, the memory card response, and the host data are synchronized with the host device 220 in synchronization with the clock signal generated by the CLK1 oscillator 222. Transferred to and from the MMC 110.
[0050]
The MMC 110 has a controller chip 120. The controller chip 120 includes a CPU 121, a flash memory I / F control circuit 122, an MMCI / F control circuit 123, a CLK0 oscillator 124, a VCC2 generator 125, a VCC2 control circuit 126, a CLK2 control circuit 127, and an IC card I / F control circuit 128. And have. These components 121 to 128 operate by the power supplied from the host device 220 through the VCC1 terminal 144 and the GND1 terminals 143 and 146. The MMCI / F control circuit 123 is connected to the CS terminal 141, the CMD terminal 142, the CLK1 terminal 145, and the DAT terminal 147, and the logic that controls the interface for the MMC 110 to exchange information with the host device 220 through these terminals. Circuit.
[0051]
The CPU 121 is connected to the MMCI / F control circuit 123 and controls the MMCI / F control circuit 123. When the MMCI / F control circuit 123 receives a memory card command from the host device 220 through the CMD terminal 142, the MMCI / F control circuit 123 transmits the result of whether or not the command has been successfully received to the host device 220 in order to transmit the command to the CMD terminal. A response is transmitted to the host device 220 through 142. The CPU 121 interprets the received memory card command and executes processing according to the command content. When it is necessary to transmit / receive data to / from the host device 220 and the DAT terminal 147 according to the command content, the CPU 121 sends data to the MMCI / F control circuit 123 and sends data from the MMCI / F control circuit 123. Acquire. Further, the CPU 121 also controls a data transfer procedure between the MMCI / F control circuit 123 and the host device 220. For example, during processing of data received from the host device 220, the CPU 121 causes the DAT terminal 147 to output an L level so that the host device 220 does not stop supplying power to the MMC 110, and the MMC 110 is busy. To the host device 220. The CLK0 oscillator 124 is connected to the CPU 121 and supplies a drive clock for operating the CPU 121.
[0052]
The MMC 110 has a flash memory chip 130. The flash memory chip 130 is a memory chip that uses a nonvolatile semiconductor memory as a storage medium. The flash memory chip 130 operates with power supplied from the host device 220 through the VCC1 terminal 144 and the GND1 terminals 143 and 146. The flash memory chip 130 has a write function for storing input data in a nonvolatile semiconductor memory in accordance with an external flash memory command and a read function for outputting data stored in the memory to the outside. The flash memory I / F control circuit 122 is a logic circuit for issuing a flash memory command to the flash memory chip 130 and transferring data input / output by the command. The CPU 121 controls the flash memory I / F control circuit 122 to cause the flash memory chip 130 to execute a data write function and a read function. When it is necessary to write the data received from the host device 220 to the flash memory chip 130 or to transmit the data stored in the flash memory chip 130 to the host device 220, the CPU 121 and the flash memory I / F control circuit 122 Data transfer between the MMCI / F control circuit 123 is controlled.
[0053]
The MMC 110 has an IC card chip 150. The IC card chip 150 is an IC chip designed for embedding in an IC card substrate, and has eight external terminals conforming to the external terminal standard of the IC card. Of these, six terminals are assigned usage according to the external terminal standard of the IC card, and the remaining two are spare terminals for the future. The six terminals are a VCC2 terminal 151, an RST terminal 152, a CLK2 terminal 153, a GND2 terminal 155, a VPP terminal 156, and an I / O terminal 157.
[0054]
The ground terminal of the IC card chip 150 is connected to the GND 1 (ground terminal) 146 of the MMC external terminal 140. The VCC2 terminal (power input terminal) 151 of the IC card chip 150 is connected to the VCC2 control circuit 126 of the controller chip 120. The RST terminal (reset input terminal) 152 and the I / O terminal (data input / output terminal) 157 of the IC card chip 150 are connected to the IC card I / F control circuit 128 of the controller chip 120. The CLK2 terminal (clock input terminal) 153 of the IC card chip 150 is connected to the CLK2 control circuit 127 of the controller chip 120.
[0055]
The VCC terminal (power input terminal) of the flash memory chip 130 is connected to the VCC 1144 of the MMC external terminal 140. The VSS terminal (ground terminal) of the flash memory chip 130 is connected to the GND 1146 of the MMC external terminal 140. The I / O terminal (data input / output terminal), the ready / busy terminal, the chip enable terminal, the output enable terminal, the write enable terminal, the clock terminal, and the reset terminal of the flash memory chip 130 are controlled by the flash memory IF of the controller chip 120. Connected to circuit 122.
[0056]
The VCC2 terminal 151 is a power supply terminal for supplying power to the IC card chip 150. The VCC2 control circuit 126 is a circuit that controls the start and stop of the supply of power to the VCC2 terminal 151 by a switch circuit using a MOS-FET element. The VCC2 generator 125 generates a voltage to be supplied to the VCC2 terminal 151 and supplies it to the VCC2 control circuit 126. The electrical signal standard of the IC card defines class A and class B as the operation class of the IC card. The standard voltage supplied to the VCC2 terminal 151 is 5V for class A and 3V for class B. Although the present invention can be applied regardless of the operation class of the IC card chip 150, in this embodiment, the case where the IC card chip 150 operates in class B will be described in detail.
[0057]
The VPP terminal 156 is a terminal for supplying a variable voltage used for writing or erasing data in the internal nonvolatile memory when the IC card chip 150 operates in class A, and operates in class B. Sometimes not used. The GND2 terminal 155 is an electrical ground terminal of the IC card chip 150, and is short-circuited with the GND1 terminals 143 and 146. The VCC2 control circuit 126 is connected to the CPU 121, and the CPU 121 can control the start and stop of power supply to the VCC2 terminal 151. When the IC card chip 150 is not used, the CPU 121 can stop the power supply to the VCC2 terminal 151. The MMC 110 can save power consumed by stopping the power supply to the IC card chip 150. However, when the power supply is stopped, the internal state of the IC card chip 150 is not maintained except for the data stored in the nonvolatile memory inside the IC card chip 150.
[0058]
The CLK2 terminal 153 is a terminal for inputting a clock signal to the IC card chip 150. The CLK2 control circuit 127 is a circuit that supplies a clock to the CLK2 terminal 153. The CLK2 control circuit 127 generates a clock signal to be supplied to the CLK2 terminal 153 based on the clock signal supplied from the CLK0 oscillator 124. The CLK2 control circuit 127 is connected to the CPU 121, and can start and stop supplying the clock to the CLK2 terminal 153 from the CPU 121. The IC card chip 150 does not have a drive clock oscillator. Therefore, it operates by supplying a drive clock from the CLK2 terminal 153. When the CLK2 control circuit 127 stops supplying the clock to the CLK2 terminal 153, the operation of the IC card chip 150 is stopped, so that the power consumption of the IC card chip 150 can be reduced. At this time, if the power supply to the VCC2 terminal 151 is maintained, the internal state of the IC card chip 150 is maintained.
[0059]
Here, assuming that the frequency of the clock signal supplied to the CLK2 terminal 153 is F2, the frequency of the clock signal supplied from the CLK0 oscillator 124 is F0, and P and Q are positive integers, the CLK2 control circuit 127 has F2 = (P / Q) A clock signal having a relationship of * F0 is generated and supplied to the CLK2 terminal 153. The values of P and Q can be set by the CPU 121. When P is set large and F2 is increased, the internal processing of the IC card chip 150 can be driven at higher speed. If Q is set large and F2 is reduced, the internal processing of the IC card chip 150 is driven at a lower speed, and the power consumption of the IC card chip 150 can be reduced. The driving clock frequency of the IC card chip 150 needs to be set within an allowable frequency range so that the IC card chip 150 can operate correctly. Therefore, the CLK2 control circuit 127 has a feature that the values of P and Q are not set such that the value of F2 is out of the allowable frequency range.
[0060]
The I / O terminal 157 is an input / output terminal used when an IC card command is input to the IC card chip 150 or when the IC card chip 150 outputs an IC card response. The IC card I / F control circuit 128 is connected to the I / O terminal 157, and is a circuit that transmits an IC card command signal and an IC card response signal through the I / O terminal 157. The IC card I / F control circuit 128 is connected to the CPU 121. The CPU 121 controls the IC card command and IC card response transmission / reception procedure by the IC card I / F control circuit 128, and the IC card command to be transmitted. Data is set in the IC card I / F control circuit 128 and the received IC card response is acquired from the IC card I / F control circuit 128. The IC card I / F control circuit 128 is supplied with a clock from the CLK2 control circuit 127, and the IC card command and the IC card response are synchronized with the clock signal supplied to the CLK2 terminal 153 in units of bits. Transmission / reception is performed through the terminal 157. The RST terminal 152 is a terminal for inputting a reset signal when the IC card chip 150 is reset. The IC card I / F control circuit 128 is connected to the RST terminal 152 and can send a reset signal to the IC card chip 150 according to an instruction from the CPU 121.
[0061]
The IC card chip 150 exchanges information based on the electrical signal standard and command standard of the IC card. There are four types of access patterns to the IC card chip 150, and each pattern will be described with reference to FIGS. FIG. 3 shows an IC card chip 150 in a process (hereinafter referred to as a cold reset) in which the IC card chip 150 is activated from an inactive state (a state where the power is cut off) and initialized to an internal state according to an instruction from the CPU 121. It is the figure which represented simply the signal waveform of the external terminal. FIG. 4 shows an external terminal of the IC card chip 150 in a process (hereinafter referred to as warm reset) in which the internal state is initialized when the IC card chip 150 is in an active state (a state where power is supplied) according to an instruction from the CPU 121. It is a figure showing a signal waveform simply. FIG. 5 is a diagram simply showing the signal waveform of the external terminal of the IC card chip 150 in the process of transmitting an IC card command to the IC card chip 150 and receiving an IC card response from the IC card chip 150 according to an instruction from the CPU 121. is there. FIG. 6 is a diagram simply showing the signal waveform of the external terminal of the IC card chip 150 in the process of inactivating the IC card chip 150 in accordance with an instruction from the CPU 121. 3 to 6, the time direction is from left to right, and signals observed at the VCC2 terminal 151, the RST terminal 152, the CLK2 terminal 153, and the I / O terminal 157 from the upper row to the lower row. To express. The broken line represents the reference (L level) of each signal.
[0062]
With reference to FIG. 3, the cold reset operation of the IC card chip 150 will be described. First, the IC card I / F control circuit 128 sets the RST terminal 152 to the L level (301). Next, the VCC2 control circuit 126 starts power supply to the VCC2 terminal (302). Next, the CLK2 control circuit 127 starts supplying the clock signal to the CLK2 terminal 153 (303). Next, the IC card I / F control circuit 128 sets the I / O terminal 157 to the state Z (pulled up state) (304). Next, the IC card I / F control circuit 128 sets the RST terminal 152 to the H level (305). Next, the IC card I / F control circuit 128 starts receiving a reset response output from the I / O terminal 157 (306). When reception of the reset response is completed, the CLK2 control circuit 127 stops supplying the clock signal to the CLK2 terminal 153 (307). This completes the cold reset operation. Step 307 is a device for reducing power consumption, and may be omitted.
[0063]
With reference to FIG. 4, the warm reset operation of the IC card chip 150 will be described. First, the CLK2 control circuit 127 starts supplying a clock signal to the CLK2 terminal 153 (401). Next, the IC card I / F control circuit 128 sets the RST terminal 152 to the L level (402). Next, the IC card I / F control circuit 128 sets the I / O terminal 157 to the state Z (403). Next, the IC card I / F control circuit 128 sets the RST terminal 152 to the H level (404). Next, the IC card I / F control circuit 128 starts receiving a reset response output from the I / O terminal 157 (405). When reception of the reset response is completed, the CLK2 control circuit 127 stops supplying the clock signal to the CLK2 terminal 153 (406). This completes the warm reset operation. Note that step 406 is a device for reducing power consumption, and may be omitted.
[0064]
With reference to FIG. 5, an operation of transmitting an IC card command to the IC card chip 150 and receiving an IC card response from the IC card chip 150 will be described. First, the CLK2 control circuit 127 starts supplying a clock signal to the CLK2 terminal 153 (501). If the clock has already been supplied, step 501 is not necessary. Next, the IC card I / F control circuit 128 starts transmitting command data to the I / O terminal 157 (502). When the transmission of the command data is completed, the IC card I / F control circuit 128 sets the I / O terminal 157 to the state Z (503). Next, the IC card I / F control circuit 128 starts receiving response data output from the I / O terminal 157 (504). When the reception of the response data is completed, the CLK2 control circuit 127 stops supplying the clock signal to the CLK2 terminal 153 (505). This completes the IC card command transmission and IC card response reception operations. Step 505 is a device for reducing power consumption, and may be omitted.
[0065]
An operation for deactivating the IC card chip 150 will be described with reference to FIG. First, the CLK2 control circuit 127 sets the CLK2 terminal 153 to the L level (601). Next, the IC card I / F control circuit 128 sets the RST terminal 152 to the L level (602). Next, the IC card I / F control circuit 128 sets the I / O terminal 157 to the L level (603). Finally, the VCC2 control circuit 126 stops the power supply to the VCC2 terminal (604). This completes the deactivation operation.
[0066]
The IC card chip 150 has a security processing function for performing cryptographic operations necessary for confidential data protection and personal authentication. The IC card chip 150 exchanges information by sending and receiving IC card commands and IC card responses to and from the CPU 121. As a result, the IC card chip 150 transmits calculation results and stored information, and stores stored information. Make changes. The CPU 121 can execute security processing using the IC card chip 150. When the MMC 110 receives a specific memory card command from the host device 220, the CPU 121 controls the power supply to the IC card chip 150 through the VCC2 control circuit 126 or the IC card chip 150 through the CLK2 control circuit 127. The IC card command is transmitted to the IC card chip 150 through the IC card I / F control circuit 128. As a result, the CPU 121 uses the IC card chip 150 to execute a security process requested by the host device 220. The CPU 121 executes security processing by operating a combination of power supply control, clock supply control, IC card command transmission, and IC card response reception for the IC card chip 150 upon receipt of a specific memory card command. May be. Further, the CPU 121 may execute the security process when the host device 220 starts supplying power to the MMC 110. The result of the security processing is configured based on the IC card response output from the IC card chip 150, and is held in the MMC 110. When the MMC 110 receives a specific memory card command from the host device 220, the CPU 121 transmits the result of the security processing to the host device 220 as a trigger.
[0067]
FIG. 7 shows a flowchart when the host device 220 accesses the MMC 110. First, the host device 220 starts supplying power to the VCC1 terminal 144 in order to activate the MMC 110 (701). With this as an opportunity, the MMC 110 executes a first IC card initialization process (702). Details of the first IC card initialization process will be described later. Next, the host device 220 transmits an initialization command of the MMC 110 through the CMD terminal 142 in order to initialize the MMC 110 (703). This initialization command conforms to the MMC specification, and there are a plurality of types. The host device 220 may transmit a plurality of initialization commands in order to initialize the MMC 110. When the MMC 110 receives the initialization command, the MMC 110 processes it (704). With this as an opportunity, the MMC 110 executes a second IC card initialization process (705). Details of the second IC card initialization process will be described later.
[0068]
The host device 220 receives the memory card response to the initialization command of the MMC 110 through the CMD terminal 142, and determines whether the initialization of the MMC 110 is completed from the contents of the memory card response. If not completed, the initialization command is transmitted again (703). When the initialization of the MMC 110 is completed, the host device 220 uses a standard memory card command (command for accessing the flash memory chip 130) compliant with the MMC specification or a specific memory related to the security processing described above. The process proceeds to a state of waiting for transmission of a card command (command for accessing the IC card chip 150) (707). In this standby state, the host device 220 can transmit a standard memory card command (708). When the MMC 110 receives the standard memory card command, the MMC 110 processes it (709). When the processing is completed, the host device 220 returns to the standby state again (707). In this standby state, the host device 220 can also send a security processing request write command (710). The security processing request write command is one type of specific memory card commands related to the security processing described above, and is a memory card command that transmits a processing request to cause the MMC 110 to execute security processing.
[0069]
When the MMC 110 receives the security processing request write command, the CPU 121 interprets the contents of the requested security processing and describes the security processing in the form of an IC card command (711). That is, the CPU 121 converts a standard memory card command from the host device 230 into a specific memory card command that can be interpreted by the IC card chip 150 in accordance with a predetermined rule. Then, the requested security processing is executed by issuing the IC card command obtained as a result to the IC card chip 150 (712). When the processing is completed, the host device 220 returns to the standby state again (707). In this standby state, the host device 220 can also transmit a security processing result read command (713). The security processing result read command is one type of specific memory card command related to the security processing described above, and is a memory card command that receives the processing result in order to know the execution result of the security processing by the MMC 110.
[0070]
When the MMC 110 receives the security processing result read command, the CPU 121 constructs a security processing result to be transmitted to the host device 220 based on the IC card response received from the IC card chip 150 (714). Then, the host device 220 receives the security processing result from the MMC 110. When the reception is completed, the host device 220 returns to the standby state again (707). Note that step 714 may be performed in step 712.
[0071]
In FIG. 7, the first IC card initialization process and the second IC card initialization process executed in steps 702 and 705 are performed by the CPU 121 in order to execute the security process in the MMC 110. Is a process of accessing Specifically, the IC card chip 150 is activated or deactivated, the IC card chip 150 is reset, and the environment of the IC card chip 150 is set. Environment settings are information necessary to execute security processing (for example, information on usable cryptographic algorithms, information on private and public keys used for cryptographic calculations, information on authentication data used for personal authentication, etc.) Is read from the IC card chip 150 or written to the IC card chip 150.
[0072]
The environment setting of the IC card chip 150 is performed by issuing N IC card commands (N is a positive integer) to the IC card chip 150. For example, if three session keys are required, the IC card command is issued three times. If two session keys are required, the IC card command is issued twice. The N IC card commands may be different from each other or the same. The value of N is not fixed and varies depending on the situation. Hereinafter, the IC card command issued in the environment setting is referred to as a setting command. An IC card command that executes security processing based on this environment setting is hereinafter referred to as a security command. Examples of security commands include commands that perform digital signature calculations, digital signature verification, message encryption, decryption of encrypted messages, and password authentication.
[0073]
The CPU 121 can freely change the environment setting content of the IC card chip 150. The CPU 121 may change this according to the contents and results of the security processing, or may change this upon receiving a memory card command from the host device. In addition, the CPU 121 can write information indicating the contents of the environment setting to the flash memory chip 130 and read and use the information from the flash memory chip 130 when necessary. This information is shown as IC card environment setting information 2112 in FIG. As a result, even when the MMC 110 is deactivated, the information can be retained, and it is possible to save the trouble of setting the information each time the MMC 110 is activated.
[0074]
The first IC card initialization process and the second IC card initialization process are performed based on the values set in the IC card control parameters A, B, and C. Further, the CPU 121 controls the activation and deactivation of the IC card chip 150 based on the value set in the IC card control parameter D in the security process executed in step 712.
[0075]
FIG. 8 shows the types and setting values of IC card control parameters and the contents of processing corresponding to them. First, the parameter A is a parameter relating to the first IC card initialization process executed when power is supplied to the MMC 110. When A = 0, the CPU 121 does not access the IC card chip 150. When A = 1, the CPU 121 cold resets the IC card chip 150. When A = 2, the CPU 121 performs the environment setting of the IC card chip 150 after cold resetting the IC card chip 150. When A = 3, the CPU 121 performs an environment setting of the IC card chip 150 after cold resetting the IC card chip 150, and finally deactivates the IC card chip 150. When A = 0 or A = 3, the IC card chip 150 is deactivated after the first IC card initialization process. When A = 1 or A = 2, the IC card chip 150 is activated after the first IC card initialization process.
[0076]
Next, parameters B and C are parameters relating to the second IC card initialization process executed when the MMC 110 processes the MMC initialization command. When B = 0, the CPU 121 does not access the IC card chip 150. When B = 1 and C = 1, the CPU 121 resets the IC card chip 150 (cold reset or warm reset). When B = 1 and C = 2, the CPU 121 sets the environment of the IC card chip 150 after resetting the IC card chip 150. When B = 1 and C = 3, the CPU 121 sets the environment of the IC card chip 150 after resetting the IC card chip 150, and finally deactivates the IC card chip 150. When B = 2 and C = 2, the CPU 121 performs environment setting for the IC card chip 150. When B = 2 and C = 3, the CPU 121 deactivates the IC card chip 150 after setting the environment of the IC card chip 150. When B = 3, if the IC card chip 150 is activated, the CPU 121 deactivates the IC card chip 150.
[0077]
Finally, the parameter D is a parameter indicating whether or not to deactivate the IC card chip 150 after executing the security process requested from the host device 220. When D = 0, the CPU 121 does not deactivate the IC card chip 150 but keeps it active after executing the security process. When D = 1, the CPU 121 deactivates the IC card chip 150 after executing the security process.
[0078]
The CPU 121 can change the set values of the IC card control parameters A, B, C, and D. The CPU 121 may change these setting values according to the contents and results of the security processing, or may change these setting values when receiving a memory card command from the host device. The CPU 121 can also write these setting values to the flash memory chip 130 and read and use these setting values from the flash memory chip 130 when necessary. These set values are shown as IC card control parameters 2111 in FIG. As a result, even if the MMC 110 is deactivated, these set values can be retained, and it is possible to save the trouble of setting each time the MMC 110 is activated.
[0079]
FIG. 9 is a flowchart showing the procedure of the first IC card initialization process. When the initialization process is started (901), it is first checked whether the IC card control parameter A is 0 (902). If A = 0, the initialization process ends as it is (908). If A = 0 is not satisfied, the IC card chip 150 is cold reset (903). Next, it is checked whether the IC card control parameter A is 1 (904). If A = 1, the initialization process ends (908). If A is not 1, the environment of the IC card chip 150 is set (905). Next, it is checked whether the IC card control parameter A is 2 (906). If A = 2, the initialization process ends (908). If A is not 2, the IC card chip 150 is deactivated (907). Then, the initialization process ends (908).
[0080]
FIG. 10 is a flowchart showing the procedure of the secondary IC card initialization process. When the initialization process is started (1001), it is first checked whether the IC card control parameter B is 0 (1002). If B = 0, the initialization process ends as it is (1013). If B = 0, it is checked whether B = 1 (1003). If B = 1, it is checked whether the IC card control parameter A is 0 or 3 (1004). If A is 0 or 3, the IC card chip 150 is cold reset (1005), and the process goes to Step 1007. If A is 1 or 2, the IC card chip 150 is warm reset (1006), and the process proceeds to Step 1007. In step 1007, it is checked whether the IC card control parameter C is 1. If C = 1, the initialization process ends (1013). If C = 1 is not true, go to Step 1009. If B is not 1 in step 1003, it is checked whether B is 2 (1008). If B = 2, the process proceeds to Step 1009. If B is not 2, it is checked whether the IC card control parameter A is 0 or 3 (1011). If A is 0 or 3, the initialization process is terminated (1013). If A is 1 or 2, go to Step 1012. In step 1009, the environment of the IC card chip 150 is set. Then, it is checked whether the IC card control parameter C is 2 (1010). If C = 2, the initialization process is terminated (1013). If C = 2 is not true, go to Step 1012. In step 1012, the IC card chip 150 is deactivated. Then, the initialization process is terminated (1013).
[0081]
FIG. 11 shows signal waveforms of external terminals of the IC card chip 150 when the primary IC card initialization process or the secondary IC card initialization process is executed when the IC card chip 150 is in an inactive state. FIG. FIG. 12 is a diagram simply showing the signal waveform of the external terminal of the IC card chip 150 when the secondary IC card initialization process is executed when the IC card chip 150 is in the active state. 11 and 12, the time direction is from left to right, and signals observed at the VCC2 terminal 151, the RST terminal 152, the CLK2 terminal 153, and the I / O terminal 157 from the upper row to the lower row. To express. Also, the horizontal broken line represents the reference (L level) of each signal.
[0082]
In FIG. 11, reference numeral 1102 denotes a signal waveform of the cold reset shown in FIG. In FIG. 12, 1202 represents the signal waveform of the warm reset shown in FIG. 11 and 12, first setting command processing 1104a and 1204a, second setting command processing 1104b and 1204b, and Nth setting command processing 1104c and 1204c represent signal waveforms of the IC card command processing shown in FIG. 5, respectively. . The environment setting signal waveforms 1104 and 1204 of the IC card chip 150 are constituted by a series of N setting command processing signal waveforms.
[0083]
11 and 12, reference numerals 1106 and 1206 denote inactive signal waveforms shown in FIG. 6, respectively. 11 and 12, vertical broken lines 1101, 1103, 1105, 1107, 1201, 1203, 1205, and 1207 represent specific times, respectively. 1101 is the time before the cold reset, 1201 is the time before the warm reset, 1103 is the time before the environment setting after the cold reset, 1203 is the time between the warm reset and before the environment setting, 1105 and 1205 Times 1107 and 1207 between the environment setting and before deactivation are the times after deactivation.
[0084]
Referring to FIG. 11, signal waveforms when the first IC card initialization process is executed are shown. When the IC card control parameter A is 0, there is no change in the signal waveform. When A = 1, the signal waveform is in the range from time 1101 to time 1103. When A = 2, the signal waveform in the range from time 1101 to time 1105 is obtained. When A = 3, a signal waveform in the range from time 1101 to time 1107 is obtained.
[0085]
Referring to FIG. 11, signal waveforms when the second IC card initialization process is executed when the IC card control parameter A is 0 or 3 are shown. When the IC card control parameter B is 0, there is no change in the signal waveform. When B = 1 and the IC card control parameter C = 1, the signal waveform is in the range from time 1101 to time 1103. When B = 1 and C = 2, the signal waveform in the range from time 1101 to time 1105 is obtained. When B = 1 and C = 3, the signal waveform in the range from time 1101 to time 1107 is obtained.
[0086]
Referring to FIG. 12, a signal waveform at the time of executing the second IC card initialization process when IC card control parameter A is 1 or 2 is shown. When the IC card control parameter B is 0, there is no change in the signal waveform. When B = 1 and the IC card control parameter C = 1, a signal waveform in the range from time 1201 to time 1203 is obtained. When B = 1 and C = 2, the signal waveform is in the range from time 1201 to time 1205. When B = 1 and C = 3, the signal waveform in the range from time 1201 to time 1207 is obtained. When B = 2 and C = 2, the signal waveform in the range from time 1203 to time 1205 is obtained. When B = 2 and C = 3, the signal waveform in the range from time 1203 to time 1207 is obtained. When B = 3, the signal waveform is in the range from time 1205 to time 1207.
[0087]
FIG. 13 is a flowchart showing a procedure when the CPU 121 executes the security process requested by the host device 220 by the IC card chip 150 in step 712 of FIG. When security processing is started (1301), it is first checked whether the IC card chip 150 is in an inactive state (1302). If it is inactive, the IC card chip 150 is cold reset (1303), and the process proceeds to step 1306. If it is active, the process proceeds to Step 1304. In step 1304, it is checked whether the IC card chip 150 needs to be reset again before issuing an IC card command to the IC card chip 150. If necessary, the IC card chip 150 is warm reset (1305), and the process proceeds to step 1306. If there is no need, step 1306 follows. In step 1306, it is checked whether the environment setting of the IC card chip 150 needs to be performed. If necessary, the environment of the IC card chip 150 is set (1307), and the process proceeds to step 1308. If not necessary, the process proceeds to Step 1308. In step 1308, the frequency F2 of the clock signal supplied to the CLK2 terminal of the IC card chip 150 is set. The CPU 121 issues a security command to the IC card chip 150, and the IC card chip 150 processes it (1309). The processing time of the security command depends on the clock frequency F2.
[0088]
Next, based on the IC card response output from the IC card chip 150, it is determined whether or not the processing is successful (1310). If successful, the process proceeds to step 1311. If unsuccessful, the process proceeds to step 1312. In step 1311, it is checked whether all security commands to be issued to the IC card chip 150 have been completed. If there are still security commands to be issued, the process moves to step 1304. If all the security commands to be issued are completed, the process proceeds to step 1314. In step 1312, it is determined whether the failed security command can be retried. If retry is possible, retry setting is performed (1313), and the process proceeds to step 1304. The retry setting means that the CPU 121 prepares again a security command to be retried and related data. If retry is not possible, the process proceeds to step 1314. This means that the security process requested by the host device 220 has failed. In step 1314, the IC card control parameter D is checked. If D = 1, the IC card chip 150 is deactivated (1315), and the security process is terminated (1316). If D = 1 is not satisfied, the security processing is terminated while keeping the IC card chip 150 in the active state (1316).
[0089]
In the flowchart of FIG. 13, step 1308 is positioned immediately before step 1309 so that the clock frequency F2 can be changed depending on the type of security command issued in step 1309, but step 1308 is positioned at other positions. There may be.
[0090]
One of the factors that make the conventional attack method for the IC card effective is that the drive clock of the IC card is directly supplied from an external connection device. Since the drive clock is under the control of the connection device, the timing of the internal processing of the IC card can be easily obtained in the measurement of the electric signal in the timing analysis and the power difference analysis. On the other hand, in the failure use analysis, it becomes easy to generate a calculation error due to an abnormal drive clock supply. On the other hand, according to the present invention, when the security processing is executed by the IC card chip 150 in the MMC 110, the host device 220 cannot directly supply the driving clock for the IC card chip 150. The CPU 121 can freely set the frequency F2 of the clock supplied to the IC card chip 150. Thereby, it is possible to realize a security process flexibly corresponding to the processing performance required by the host device 220. If the host device 220 requires high-speed security processing, the frequency F2 may be set high, and if low power consumption is required, the frequency F2 may be set low or the clock may be stopped appropriately.
[0091]
Further, the CPU 121 can freely set not only the frequency F2 but also the clock supply start timing and the supply stop timing. By changing these at random, an attack method called timing analysis, power difference analysis, and failure utilization analysis for the IC card chip 150 can be made difficult. Timing analysis assumes that the attacker can accurately measure the processing time of one cryptographic process, so the countermeasure can be to prevent the attacker from accurately measuring the processing time. It is valid. The reason why the timing analysis becomes difficult by the present invention is because the host device 220 cannot accurately measure the length of time that the IC card chip 150 is processing the IC card command. As a countermeasure for the power difference analysis, it is effective to make it impossible to detect information regarding the execution timing and order of processing from the outside. The reason why the power difference analysis becomes difficult by the present invention is that the time when the IC card command is issued, the content of the issued IC card command, the order of the issued IC card commands (a security process is performed by combining a plurality of IC card commands). This is because it becomes difficult for the host device 220 to detect (when executing). As a countermeasure for failure utilization analysis, an effective method is to mount an operating environment detection circuit such as a clock, voltage, temperature, etc. on the IC card and stop or disable the processing if an abnormality is detected. The reason why the failure utilization analysis becomes difficult according to the present invention is that the CLK2 control circuit 127 does not supply an abnormal drive clock to the IC card chip 150, thereby preventing the host device 220 from causing an arithmetic error in the IC card chip 150. Because it does.
[0092]
The CPU 121 may change the setting values of the frequency F2, the supply start timing, and the supply stop timing of the clock supplied to the IC card chip 150 according to the contents and results of the security processing, or the memory card from the host device It may be changed when a command is received. The CPU 121 can also write these setting values to the flash memory chip 130 and read and use these setting values from the flash memory chip 130 when necessary. These setting values are shown as CLK2 setting information 2113 in FIG. As a result, even if the MMC 110 is deactivated, these set values can be retained, and it is possible to save the trouble of setting each time the MMC 110 is activated.
[0093]
FIG. 14 shows the MMC 110 and the IC card in the process (steps 710 to 712 in FIG. 7) from when the host device 220 issues a security processing request write command to the MMC 110 until the security processing is executed by the IC card chip 150. 4 is a diagram simply showing signal waveforms of external terminals of a chip 150 and access to a flash memory chip 130 by a CPU 121. FIG. In FIG. 14, the time direction is from left to right. The top row shows the access contents to the flash memory chip 130. From the top row to the bottom row, the VCC1 terminal 144, the CMD terminal 142, the CLK1 terminal 145, the DAT terminal 147, the VCC2 terminal 151, the RST terminal 152, the CLK2 terminal 153, and the I / O terminal 157 Represents the observed signal. Also, the horizontal broken line represents the reference (L level) of each signal.
[0094]
With reference to FIG. 14, a process from when the host device 220 issues a security processing request write command to the MMC 110 until the security processing is executed by the IC card chip 150 will be described. First, the host device 220 transmits a security processing request write command to the CMD terminal 142 (1401). Next, the host device 220 receives the response of the security processing request write command from the CMD terminal 142 (1402). This response informs the host device 220 that the MMC 110 has received the command, and is not the execution result of the security processing. Next, the host device 220 transmits a security processing request to the DAT terminal 147 (1403). The security processing request is host data including the contents of security processing and data to be processed. Next, the MMC 110 sets the DAT terminal 147 to the L level (1404). The MMC 110 thereby indicates to the host device 220 that it is busy. Next, the CPU 121 issues a command for writing the security processing request received from the host device 220 to the flash memory chip 130 (1405). By writing the security processing request to the flash memory chip 130, it is possible to save work memory consumption in the CPU 121 in the processing in which the CPU 121 describes the security processing request in the IC card command format (step 711 in FIG. 7). This is effective when the data size of the security processing request is large.
[0095]
The security processing request written to the flash memory chip 130 is stored in the security processing buffer area 2114 in FIG. The write command issue 1405 is not an essential operation. A write processing period 1406 represents a period during which the flash memory chip 130 is executing a security process request write process. A security processing 1407 represents a signal waveform of security processing by the IC card chip 150. This signal waveform depends on the transition process of the flowchart of FIG. The security processing 1407 can be overlapped with the write processing period 1406. Generally, since the write processing period 1406 of the flash memory chip 130 is on the order of milliseconds, overlapping with the security processing 1407 is effective in reducing the overall processing time of the security processing. A read / write 1408 indicates an access for reading a security processing request from the flash memory chip 130 or writing a calculation result output from the IC card chip 150 to the flash memory chip 130 during execution of the security processing 1407. This access can save work memory consumption in the CPU 121. This is effective when the data size of the security processing request or the security processing result is large. Read / write 1408 is not essential. When the security processing 1407 is completed, the MMC 110 sets the DAT terminal 147 to the H level (1409). Thus, the MMC 110 indicates to the host device 220 that the security processing has been completed.
[0096]
FIG. 15 is a diagram illustrating an example of a signal waveform of the security processing 1407 in FIG. In FIG. 15, the time direction is from left to right. The top row shows the access contents to the flash memory chip 130. Signals observed at the VCC2 terminal 151, the RST terminal 152, the CLK2 terminal 153, and the I / O terminal 157 from the second row to the lower row from the top. Also, the horizontal broken line represents the reference (L level) of each signal. 1501 represents the signal waveform of the cold reset shown in FIG. 3, 1504 represents the signal waveform of the warm reset shown in FIG. 4, and 1502 and 1505 represent the signal waveform of the environment setting shown in FIG. 11 (or FIG. 12). 1503, 1506, and 1507 represent signal waveforms of the IC card command processing shown in FIG. 5, and 1508 represents an inactive signal waveform shown in FIG. The signal waveform shown in FIG. 15 is observed at the external terminal of the IC card chip 150 because the flowchart of FIG. 13 is 1301, 1302, 1303, 1306, 1307, 1308, 1309, 1310, 1311, 1304, 1305, 1306. , 1307, 1308, 1309, 1310, 1311, 1304, 1306, 1308, 1309, 1310, 1311, 1314, 1315, and 1316.
[0097]
With reference to FIG. 15, the access (read / write 1408) to the flash memory chip 130 by the CPU 121 during the execution of the security processing 1407 of FIG. 14 will be described. For this access, the security processing buffer area 2114 in FIG. 21 is used. Reads 1509, 1511, and 1512 are accesses for reading data necessary for constructing an IC card command to be transmitted to the IC card chip 150 in the security command processing 1503, 1506, and 1507 from the flash memory chip 130, respectively. is there. The write 1510 is an access for writing the calculation result output from the IC card chip 150 in the security command processing 1503 to the flash memory chip 130. The write 1513 is an access for writing the calculation results output from the IC card chip 150 in the security command processing 1506 and 1507 collectively to the flash memory chip 130. The leads 1509, 1511, and 1512 can be overlapped with access to the IC card chip 150 before the security command processing 1503, 1506, and 1507, respectively. Writes 1510 and 1513 can overlap access to the IC card chip 150 after security command processing 1503 and 1507, respectively. These overlaps are effective for shortening the overall processing time of the security processing. Further, when the write unit of the flash memory chip 130 is large, a plurality of calculation results can be written together as in the write 1513. This has the effect of reducing the number of writes to the flash memory chip 130 and delaying the deterioration of the flash memory chip 130. The contents written to the flash memory chip 130 by the writes 1510 and 1513 are not limited to the calculation result itself output from the IC card chip 150, but the security processing result returned to the host device 220 in step 715 of FIG. It may be. In this case, step 714 in FIG. 7 or a part thereof is executed in step 712.
[0098]
FIG. 16 shows signal waveforms of external terminals of the MMC 110 in the process from when the host device 220 issues the security processing result read command to the MMC 110 until the MMC 110 outputs the security processing result (steps 713 to 715 in FIG. 7). FIG. 6 is a diagram simply showing access to the flash memory chip 130 by the CPU 121. In FIG. 16, the time direction is from left to right. The top row shows the access contents to the flash memory chip 130. Signals observed at the VCC1 terminal 144, the CMD terminal 142, the CLK1 terminal 145, and the DAT terminal 147 from the second row to the lower row from the top. Also, the horizontal broken line represents the reference (L level) of each signal.
[0099]
With reference to FIG. 16, a process from when the host device 220 issues a security processing result read command to the MMC 110 until the MMC 110 outputs the security processing result will be described. First, the host device 220 transmits a security processing result read command to the CMD terminal 142 (1601). Next, the host device 220 receives the response of the security processing result read command from the CMD terminal 142 (1602). This response notifies the host device 220 that the MMC 110 has received the command, and is not a security processing result. Next, the MMC 110 sets the DAT terminal 147 to the L level (1603). The MMC 110 thereby indicates to the host device 220 that it is busy. Next, the CPU 121 reads the calculation result output from the IC card chip 150 from the security processing buffer area (2114 in FIG. 21) of the flash memory chip 130 (1604). The CPU 121 builds a security processing result based on this, and the MMC 110 outputs the security processing result to the DAT terminal 147 (1605). If step 714 in FIG. 7 or a part thereof is executed in step 712, the security processing result or a part thereof from the security processing buffer area (2114 in FIG. 21) of the flash memory chip 130 in step 1604. Lead. Note that if the security processing result is constructed without using the security processing buffer area (2114 in FIG. 21) of the flash memory chip 130, step 1604 is not necessary.
[0100]
A manufacturer or administrator of the MMC 110 writes various initial data to the IC card chip 150 built in the MMC 110 before providing the MMC 110 to the user of the security system or when a problem occurs in the MMC 110 owned by the user. Or the IC card chip 150 needs to be tested. In order to enhance the convenience of these operations by the manufacturer and manager of the MMC 110, the MMC 110 has an interface function for assigning the external terminal of the IC card chip 150 to the MMC external terminal 140. Thereby, the access signal to the IC card chip 150 as shown in FIGS. 3 to 6 can be directly transmitted and received from the MMC external terminal 140. Such an operation mode of the MMC 110 is hereinafter referred to as an interface direct communication mode in distinction from an operation mode conforming to the MMC specification.
[0101]
The interface direct mode will be described in detail. FIG. 17 is a diagram illustrating an example of a correspondence relationship when the external terminals of the IC card chip 150 are assigned to the MMC external terminals 140. In this example, the RST terminal 152 is assigned to the CS terminal 141, the GND2 terminal 155 is assigned to the GND1 terminals 143 and 146, the VCC2 terminal 151 is assigned to the VCC1 terminal 144, the CLK2 terminal 153 is assigned to the CLK1 terminal 145, and the I / O terminal 157 is assigned to the DAT terminal 147. At this time, the CS terminal 141 and the CLK1 terminal 145 function as input terminals, and the DAT terminal 147 functions as an input / output terminal.
[0102]
When the MMC 110 receives a specific memory card command, the MMC 110 can change the operation mode to the interface direct mode or return to the operation mode conforming to the MMC specification from the interface direct mode. Hereinafter, a memory card command for shifting the operation mode to the interface direct mode is referred to as a direct command, and a memory card command for returning the operation mode from the interface direct mode to a normal state is referred to as a return command. Referring to FIG. 1, MMCI / F control circuit 123 is connected to VCC2 control circuit 126, CLK2 control circuit 127, and IC card I / F control circuit 128, and MMC 110 receives a direct communication command from host device 220. Then, the terminal assignment shown in FIG. When the MMC 110 receives a return command from the host device 220, the terminal assignment shown in FIG. 17 is canceled according to an instruction from the CPU 121, and the MMC 110 returns to the operation mode compliant with the MMC specification.
[0103]
In the interface direct mode, since the host device 220 can directly access the IC card chip 150, it is necessary that only a limited person can use the interface direct mode from the viewpoint of security. Therefore, in order to issue a direct communication command, it is necessary to transmit a password that is unknown to general users. The interface direct mode cannot be used unless the correct password is entered.
[0104]
FIG. 18 shows that the host device 220 shifts the operation mode of the MMC 110 from the operation mode conforming to the MMC specification to the direct interface mode, directly accesses the IC card chip 150, and then changes the operation mode of the MMC 110 again according to the MultiMediaCard specification. It is a flowchart which shows the process sequence until it returns to a mode. The host device 220 starts processing (1801), and first issues a direct communication command to the MMC 110 (1802). The MMC 110 checks whether the password transmitted by the direct communication command is correct (1803). If it is correct, the process proceeds to step 1804, and if it is incorrect, the process ends (1810). In step 1804, the CPU 121 cold resets the IC card chip 150. Then, the terminal assignment shown in FIG. 17 is performed to directly connect the interface (1805). From this point, the host device 220 directly accesses the IC card chip 150 (1806). When the host device 220 ends the direct access to the IC card chip 150 and returns the operation mode of the MMC 110 to the operation mode conforming to the MMC specification again, a return command is issued to the MMC 110 (1807). Then, the CPU 121 cancels the terminal assignment shown in FIG. 17, and the MMC 110 returns to the operation mode conforming to the MMC specification (1808). Then, the CPU 121 deactivates the IC card chip 150 (1809). Thus, the process ends (1810).
[0105]
FIG. 19 is a diagram simply showing signal waveforms of external terminals of the MMC 110 and the IC card chip 150 in the process of steps 1801 to 1806 in FIG. In FIG. 19, the time direction is from left to right. Signals observed at VCC1 terminal 144, CMD terminal 142, CLK1 terminal 145, DAT terminal 147, VCC2 terminal 151, RST terminal 152, CLK2 terminal 153, and I / O terminal 157 from the upper row to the lower row Represents. Also, the horizontal broken line represents the reference (L level) of each signal. Reference numeral 1905 denotes a signal waveform of the cold reset in FIG. The mode transition time 1906 represents the time when the operation mode shifts to the interface direct mode.
[0106]
Referring to FIG. 19, a process in which the host device 220 directly accesses the IC card chip 150 by changing the operation mode of the MMC 110 from the operation mode compliant with the MMC specification to the interface direct mode. Note that 3V (the standard voltage of the VCC2 terminal 151) is supplied to the VCC1 terminal 144 of the MMC 110. When the host device 220 inputs a direct communication command to the CMD terminal 142 (1901), a response of the direct communication command is output from the CMD terminal 142 (1902). This response notifies the host device 220 that the MMC 110 has received the command. Next, the host device 220 inputs a password to the DAT terminal 147 (1903). After entering the password, the MMC 110 outputs an L level to the DAT terminal 147 (1904), indicating that the host device 220 is busy. During the busy state, the CPU 121 cold resets the IC card chip 150 (1905). Then, at the mode transition time 1906, the operation mode is shifted to the interface direct mode. At this time, the DAT terminal 147 changes from the L level to the high impedance state. As a result, the host device 220 can know the cancellation of the busy state. From this point on, the host device 220 directly accesses the IC card chip 150. For example, when a clock is supplied to the CLK1 terminal 145 (1907), the clock is supplied to the CLK2 terminal 153 (1908). When an IC card command is transmitted to the DAT terminal 147 (1909), the IC card command is transmitted to the I / O terminal 157 (1910).
[0107]
FIG. 20 is a diagram simply showing signal waveforms of external terminals of the MMC 110 and the IC card chip 150 in the process of steps 1807 to 1810 of FIG. In FIG. 20, the time direction is from left to right. Signals observed at VCC1 terminal 144, CMD terminal 142, CLK1 terminal 145, DAT terminal 147, VCC2 terminal 151, RST terminal 152, CLK2 terminal 153, and I / O terminal 157 from the upper row to the lower row Represents. Also, the horizontal broken line represents the reference (L level) of each signal. The mode return time 2003 represents the time when the operation mode returns from the interface direct mode to the operation mode compliant with the MMC specification. 2004 shows the signal waveform of the inactivation of FIG.
[0108]
With reference to FIG. 20, a process in which the host device 220 returns the operation mode of the MMC 110 from the direct interface mode to the operation mode compliant with the MMC specification will be described. Note that 3V (the standard voltage of the VCC2 terminal 151) is supplied to the VCC1 terminal 144 of the MMC 110. When the host device 220 inputs a return command to the CMD terminal 142 (2001), a response to the return command is output from the CMD terminal 142 (2002). This response notifies the host device 220 that the MMC 110 has received the command. At the mode return time 2003, the MMC 110 outputs an L level to the DAT terminal 147 to indicate to the host device 220 that it is busy, and at the same time, returns the operation mode to the operation mode conforming to the MMC specification. During the busy state, the CPU 121 deactivates the IC card chip 150 (2004). Then, the MMC 110 sets the DAT terminal 147 to the high impedance state (2005), and indicates to the host device 220 that the return command processing is completed. Thereafter, the host device 220 cannot directly access the IC card chip 150. When the host device 220 transmits a memory card command to the CMD terminal 142 while supplying a clock to the CLK1 terminal 145, the clock signal (2006) is not transmitted to the IC card chip 150. In 2001 and 2002, the clock signal supplied from the host device 220 to the CLK1 terminal 145 is also transmitted to the CLK2 terminal 153 of the IC card chip 150. However, since the DAT terminal 147 is in a high impedance state, the IC card chip 150 is set to the IC card command. Is not mistakenly recognized.
[0109]
In FIG. 21, the security processing status area 2116 stores information indicating the progress of security processing by the IC card chip 150. The CPU 121 can update this information during execution of the security process. For example, when the power supply to the MMC 110 is stopped in the middle of the security process, the CPU 121 can resume from the stage where the security process is interrupted if the CPU 121 reads and references this information when the power supply is resumed.
[0110]
The MMC 110 according to the present invention can perform processing at two or more of the three of the controller chip 120, the flash memory chip 130, and the IC card chip 150 at the same time, thereby speeding up the processing and shortening the processing time. . The parallel processing operation that can be performed by the MMC 110 to which the present invention is applied will be described below. FIG. 27 is a flowchart showing a procedure of data read processing that can be processed in parallel. The host device 220 and the MMC 110 complete the initial setting so that command processing can be executed after power-on, and are in a standby state 2701 and a standby state 2719, respectively. When the host device 220 transmits a first command to the CMD terminal 142 of the MMC 110 (2702), the MMC 110 receives the first command (2709) and returns a first response (2710). Here, the response is data returned from the MMC 110 that has received the command to the host device 220. Since the data is simply returned when a command is received, returning a response does not mean that the execution of the command has ended.
[0111]
The controller chip 120 of the MMC 110 interprets the first command, issues a control command to the flash memory chip 130 or the IC card chip 150, and enters the first process (2715). Upon receiving the first response, the host device 220 transmits a second command (2704). The controller chip 120 of the MMC 110 receives the second command from the host device 220 while executing the first process (2705), and returns a second response (2712). The controller chip 120 interprets the second command and executes the second process (2713).
[0112]
For the second command, the host device 220 determines and sets a command that can be processed simultaneously with the first command. The determination of commands that can be processed simultaneously may be performed by the controller chip 120. Hereinafter, commands that can be executed simultaneously are called commands that can be executed in parallel. Examples of commands that can be executed in parallel include commands for accessing different chips such as a command for accessing the flash memory chip 130 and a command for accessing the IC card chip 150. For example, a command for reading music data from the flash memory chip 130 corresponds to a first command, and a command for executing a process of decrypting encrypted data corresponds to a second command.
[0113]
When the first process ends, the controller chip 120 transmits the first data to the host device 220 (2716). Thereafter, the second data is transmitted (2714). The first data and the second data are distinguished from each other by adding identification information to the data using the controller chip 120 of the MMC 110 and the host interface 223 of the host device 220. Hereinafter, data to which identification information is added is referred to as data.
[0114]
When the transfer of the first process is completed and the host device 220 issues a command that can be executed in parallel as the third command during the second process, the controller chip 120 executes the second process. And interprets the command of the third command and executes the third process (2717). If the first command is a command for requesting a large amount of data (stream data or the like), the third process is executed (2717), the end of the second data transmission is waited, and the third data is transmitted ( 2718). Thereafter, if there is no command from the host device 220, the MMC 110 enters a standby state (2719). When the host device 220 receives necessary data from the MMC 110, the host device 220 enters a standby state (2701).
[0115]
FIG. 28 is a diagram showing the flow of commands, data, and processing when the read commands are processed in parallel along the time axis. The host device 220 transmits a first command to the CMD terminal 142 of the MMC 110 (2702). The controller chip 120 interprets the first command and issues a control command to the flash memory chip 130. During the first process (2715), the host device 220 transmits a command that can be executed in parallel to the CMD terminal 142 of the MMC 110 as a second command (2704). The controller chip 120 interprets the second command, issues a control command to the IC card chip 150, and executes the second process (2713). The MMC 110 sequentially transfers data like the first data 2803 and the second data 2804. When the host device 220 issues a command for accessing the flash memory chip 130 as the third command during the second process (2713) (2801), the controller chip 120 issues a control command to the flash memory chip. The MMC 110 waits for the end of the transfer of the second data 2804 and transfers the third data 2805. Further, the third data 2805 may be a command in which the first command sends large-capacity data (stream data or the like). In that case, the third command issuance (2801) and the third response (2802) signals may not be present. The processing contents described above may be reversed when the controller chip 120 issues a control command, such that the flash memory chip 130 is the IC card chip 150 and the IC card chip 150 is the flash memory chip 130.
[0116]
FIG. 29 is a diagram showing the flow of data write processing that can be processed in parallel. The host device 220 and the MMC 110 complete the initial setting so that command processing can be executed after power-on, and are in a standby state 2901 and a standby state 2910, respectively. The host device 220 transmits a first command to the CMD terminal 142 of the MMC 110 (2902). The MMC 110 receives the first command (2911), returns a first response (2912), and simultaneously receives the first data (2913), so that the data cannot be transferred from the data terminal 147. This is hereinafter referred to as a busy state. The MMC 110 does not have to be busy after receiving data from the host device 220. The step 2913 for receiving the first data may not be the same as the first response (2912).
[0117]
The host device 220 receives the first response (2903), and transmits a command that can be executed in parallel to the CMD terminal 142 as a second command (2904). The MMC 110 receives the second command from the host device 220 (2914), receives the first data if it is being received (2913), transmits the second response (2915), and starts the second process (2920). ). If it is in the data busy state, the address setting performed in the second process is performed and the transfer of the second data is awaited. In the second process, not only the address setting but also an executable process may be continued. The host device 220 receives the second response (2905), waits for the busy state to be released, and transmits the second data (2907). When the first command transfers large-capacity data (stream data or the like), the MMC 110 starts the third process (2921) during the second process (2920) and waits for the transfer of the third data (2908). When the busy state is released, the MMC 110 receives the third data (2918) and continues the third process. If there is no command from the host device 220 thereafter, the MMC 110 enters a standby state (2910). When the host device 220 finishes transferring necessary data to the MMC 110, the host device 220 enters a standby state (2901).
[0118]
FIG. 30 is a diagram showing a command and data flow and processing when the write command is processed in parallel along the time axis. The host device 220 transmits a first command for writing data to the flash memory chip 130 to the CMD terminal 142 of the MMC 110 (2902), waits for a first response (2903), and transmits first data (3003). Upon receiving the first command, the MMC 110 transmits a first response (2903), issues a control command to the flash memory chip 130 (first process 2916), and enters a busy state. It is not necessary to be busy here. The host device 220 transmits a second command for transferring data to the IC card chip 150 as a command that can be executed in parallel while transmitting the first data 3003 (2904). The host device 220 receives the second response (2905), waits for the busy state to be released, and transmits the second data 3004. The controller chip 120 issues a control command to the IC card chip 150, starts the second process, and waits for the second data 3004. When the busy state is released, the host device 220 transfers the second data 3004 to be transmitted to the IC card chip 150.
[0119]
When receiving the second data (2917), the MMC 110 becomes busy. When the host device 220 issues a third command for accessing the flash memory chip 120 while the IC card chip 150 is processing (second processing 2920) (3001), the MMC 110 transmits a third response (3002). The controller chip 120 issues a control command to the flash memory chip and starts the third process (2921). The host device 220 transmits the third data after waiting for the busy state to be released (3005). If the first command for accessing the flash memory chip 130 transfers a large amount of data (stream data or the like), the host device waits for the busy state to be released during the processing of the IC card chip 150 (second processing 2920). 220 transmits the third data 3005 to the flash memory chip 130. The MMC 110 receives the third data 3005, issues a control command to the flash memory chip 130, and performs third processing.
[0120]
The processing contents described above may be reversed when the controller chip 120 issues a control command, such that the flash memory chip 130 is the IC card chip 150 and the IC card chip 150 is the flash memory chip 130.
[0121]
FIG. 31 is a diagram illustrating processing of a command that does not transfer data that can be processed in parallel. The host device 220 and the MMC 110 complete the initial setting so that command processing can be executed after power-on, and are in a standby state 3101 and a standby state 3110, respectively. The host device 220 transmits a first command to the CMD terminal 142 of the MMC 110 (3102). The MMC 110 receives the first command (3111), transmits a first response to the host device 220 (3112), and starts the first process (3116). Upon receiving the first response from the MMC 110 (3103), the host device 220 transmits a command that can be executed in parallel as a second command (3104). Upon receiving the second command (3113), the MMC 110 transmits a second response to the host device 220 (3114) and executes the second process (3115). After that, when the processing is completed, the host device 220 is in a waiting state 3101 and the MMC 110 is in a waiting state 3110.
[0122]
FIG. 32 is a diagram showing processing along the time axis when a command that does not transfer data that can be processed in parallel is executed. The host device 220 transmits a first command for accessing the flash memory chip 130 that does not perform data transfer to the CMD terminal 142 of the MMC 110 (3102). The MMC 110 receives the first command (3111), and the controller chip 120 issues a control command to the flash memory chip 130 and starts the first process (3114). The host device 220 receives the first response (3103) and transmits a second command for accessing the IC card chip 150 that does not perform data transfer to the CMD terminal 142 of the MMC 10 (3104). The MMC 110 receives the second command (3113), and the controller chip 120 issues a control command to the IC card chip 150 to perform second processing (3115). The host device 220 transmits a command that can be executed only by internal processing of the controller chip 120 to the CMD terminal 142 of the MMC 110 as a third command (3201). The MMC 110 receives the third command and executes the third process (3203). At this time, the first process and the second process may be in progress.
[0123]
Among the above processes, the first command and the second command are any of the three processes of the process of accessing the flash memory chip 130, the process of accessing the IC card chip 150, and the internal process of the controller chip 120. But you can. In addition, a continuous command is a command that can be executed only by internal processing of the controller chip 120, and a command that performs similar processing may be valid only for a command that is issued later.
[0124]
FIG. 33 is a diagram showing the flow of data read processing that can be processed in parallel and command processing that does not involve data transfer. The host device 220 and the MMC 110 complete the initial setting so that command processing can be executed after power-on, and are in a standby state 3301 and a standby state 3310, respectively. The host device 220 transmits a first command to the CMD terminal 142 of the MMC 110 (3302). The MMC 110 receives the first command (3311), transmits a first response to the host device 220 (3312), and starts the first process (3316). The host device 220 receives the first response (3303), and transmits a command that can be executed in parallel as a second command (3304). The MMC 110 receives the second command (3313) and returns a second response (3314). Meanwhile, the first data is transmitted from the DAT terminal 147 (3317), and the second process is started (3315). The host device 220 receives the first data (3306) and receives the second response (3305). The host device 220 transmits a third command as a command that can be processed in parallel (3307). The MMC 110 receives the third command (3318) and returns a third response (3319). The host device 220 receives the third response (3308). The MMC 110 executes the third process 3120 and transmits the second data (3321). The host device 220 receives the second data (3309). If there is no command to be executed thereafter, the host device 220 enters a wait state 3301 and the MMC 110 enters a wait state 3310.
[0125]
FIG. 34 is a diagram showing, along the time axis, the flow of data read processing that can be processed in parallel and command processing that does not involve data transfer. The host device 220 transmits a first command for accessing the flash memory chip 120 to the command terminal 142 of the MMC 110 (3302). The MMC 110 returns a first response (3303), and the controller chip 120 issues a control command to the flash memory chip 130 to start the first process (3317). The host device 220 transmits a second command for accessing the IC card chip 150 without data transfer that can be executed in parallel (3304). The MMC 110 receives the second command (3313), returns a second response (3305), the controller chip 120 issues a control command to the IC card chip 150, and starts the second process (3315). When the first process ends (3316), the MMC 110 transmits the first data 3403 to the host device 220. The host device 220 receives the first data (3306), and transmits a third command for accessing the flash memory chip 130 that can be processed in parallel (3307). The MMC 110 returns the third response (3308), the controller chip 120 executes the third process (3320), and transmits the second data (3405).
[0126]
The above processing may be reversed such that the flash memory top 130 is the IC card chip 150 and the IC card chip 150 is the flash memory chip 130. A command that does not involve data transfer may be a command that performs internal processing of the controller chip 120. When the first command is a command for transferring large-capacity data data (such as stream data), the third command may not be issued.
[0127]
FIG. 35 is a diagram illustrating the flow of data write processing that can be processed in parallel and command processing that does not involve data transfer. The host device 220 and the MMC 110 complete the initial setting so that command processing can be executed after power-on, and are in a standby state 3501 and a standby state 3510, respectively. The host device 220 transmits a first command to the CMD terminal 142 of the MMC 110 (3502). The MMC 110 receives the first command (3511) and transmits a first response to the host device 220 (3512). The host device 220 receives the first response (3503), transmits a command that can be executed in parallel as a second command (3504), and transmits first data (3505). The MMC 110 receives the second command (3513) and returns a second response (3514). In the meantime, the first data is received from the DAT terminal 147 (3516), and it becomes busy. When receiving the first data (3516), the MMC 110 starts the first process (3517) and starts the second process (3515). When the busy state is canceled, the host device 220 transmits a third command (3507). The MMC 110 returns a third response (3519). When the host device 110 receives the third response (3508), it transmits the second data (3509). The MMC 110 receives the second data (3520), becomes busy, and executes the third process (3521). When the process ends, the host device 220 enters a wait state 3501 and the MMC 110 enters a wait state 3510 when the process ends. With the above processing, the MMC 110 may not be in a busy state after receiving data.
[0128]
FIG. 36 is a diagram showing, along the time axis, the flow of data write processing that can be processed in parallel and command processing that does not involve data transfer. The host device 220 transfers a first command for accessing the flash memory chip 130 (3502). The MMC 110 returns the first response (3503), receives the first data (3505), the controller chip 120 issues a control command to the flash memory chip 130, starts the first process (3517), and becomes busy. The host device 220 transmits a second command for accessing the IC card chip 150 without data transfer that can be executed in parallel (3504). The MMC 110 receives the second command (3513) and returns a second response (3506). The controller chip 120 issues a control command to the IC card chip 150 and starts the second process (3515). Thereafter, the host device 220 waits for the busy state to be released, and transmits a third command for accessing the flash memory chip 130 (3507). The MMC 110 receives the third command (3518), returns a third response (3508), and receives the second data 3509 (3520). The controller chip 120 issues a control command to the flash memory chip 130, starts the third process, and enters a busy state (3521).
[0129]
Through the above processing, the flash memory chip 130 may be reversed to the IC card chip 150, and the IC card chip 150 may be reversed to the flash memory chip 130. Processing that does not involve data transfer may be internal processing of the controller chip 120. Further, the MMC 110 may not be in a busy state after receiving data. When the first command is a command for transferring large-capacity data (stream data or the like), the third command issuance and the third response are not required.
[0130]
The operations described above are configured like the SD card host device 2460 and the SD card 2410, the memory stick host device 2560 and the memory stick 2510 shown in FIGS. 24 and 25, and the IC card chip 150 in the SD card through the controller. The same applies to the case of simultaneous access to the flash memory chip 2430, the IC card chip 150 in the memory stick, and the flash memory chip 2530.
[0131]
As described above, since the flash memory chip 130, the IC card chip 150, and the controller chip 120 can perform parallel processing in accordance with a command from the host, the processing speed can be increased and the processing time can be shortened. Therefore, it is possible to perform authentication processing when money is withdrawn from a bank while playing music data using one MMC 110.
[0132]
According to the embodiment of the present invention, the IC chip drive clock is not directly supplied from the outside of the memory card, so that the processing time of the IC chip cannot be measured accurately, and it is difficult to detect the execution timing and order of the processing. . Furthermore, an abnormal drive clock cannot be supplied, and it becomes difficult to generate a calculation error. Accordingly, security against timing analysis, power difference analysis, and failure utilization analysis attack methods is improved.
[0133]
According to the embodiment of the present invention, the IC chip control method can be freely set from the outside of the memory card. For example, if high-speed processing is required, a control method in which the frequency of the IC chip drive clock is increased is set. If low power consumption is required, the frequency of the IC chip drive clock is decreased, It is possible to set a control method for appropriately stopping the driving clock of the chip. Therefore, it is possible to realize security processing that flexibly corresponds to the processing performance required by the security system.
[0134]
According to the embodiment of the present invention, data necessary for security processing by the IC chip and information for managing the IC chip can be held in the flash memory. Therefore, the convenience of security processing can be improved.
[0135]
According to the embodiment of the present invention, an MMC manufacturer or administrator can directly access an IC chip inside the MMC. Therefore, initialization and maintenance of the IC chip inside the MMC can be realized by the same method as the conventional IC card.
[0136]
According to the embodiment of the present invention, when a security function is added to an MMC provided with a flash memory chip, the MMC authentication by the security evaluation organization is performed by additionally mounting an IC card chip that has been previously authenticated by the security evaluation organization. Therefore, the development period or manufacturing period of the MMC is shortened.
[0137]
According to the embodiment of the present invention, parallel processing can be performed by the flash memory chip, the IC card chip, and the controller chip 120 in accordance with a command from the host device, so that the processing speed can be increased.
[0138]
【The invention's effect】
According to the present invention, there is an effect that the security of the storage device is improved. In addition, the storage device can be processed at high speed.
[Brief description of the drawings]
FIG. 1 is a diagram showing an internal configuration of an MMC 110 to which the present invention is applied.
FIG. 2 is a diagram showing an internal configuration of a host device 220 of the MMC 110 to which the present invention is applied and a connection state between the host device and the MMC 110.
FIG. 3 is a diagram showing signal waveforms at the time of cold reset of the IC card chip.
FIG. 4 is a diagram showing signal waveforms at the time of warm reset of the IC card chip.
FIG. 5 is a diagram showing signal waveforms at the time of IC card command processing of the IC card chip.
FIG. 6 is a diagram showing signal waveforms when the IC card chip is inactivated.
FIG. 7 is a flowchart showing access to an MMC by a host device.
FIG. 8 is a table showing IC card control parameters and processing contents corresponding to the IC card.
FIG. 9 is a detailed flowchart of primary IC card initialization for an IC card chip.
FIG. 10 is a detailed flowchart of secondary IC card initialization for an IC card chip.
FIG. 11 is a diagram showing signal waveforms when an IC card is initialized for an IC card chip in an inactive state.
FIG. 12 is a diagram showing signal waveforms when an IC card is initialized with respect to an active IC card chip;
FIG. 13 is a detailed flowchart of security processing by an IC card chip.
FIG. 14 is a diagram showing signal waveforms and flash memory chip access when processing a security processing request write command.
FIG. 15 is a diagram illustrating an example of signal waveforms and flash memory chip access during execution of security processing by an IC card chip.
FIG. 16 is a diagram showing signal waveforms and flash memory chip access when processing a security processing result read command;
FIG. 17 is a diagram illustrating a correspondence relationship between an MMC external terminal and an IC card chip external terminal in the interface direct mode.
FIG. 18 is a flowchart of processing for shifting to the interface direct mode and processing for returning from the interface direct mode.
FIG. 19 is a diagram illustrating signal waveforms during processing for shifting to the interface direct mode.
FIG. 20 is a diagram illustrating signal waveforms during processing for returning from the interface direct mode.
FIG. 21 is a diagram showing an internal configuration of a flash memory chip.
FIG. 22 is a diagram simply showing an internal configuration of an MMC to which the present invention is applied.
FIG. 23 is a diagram illustrating an example in which an MMC to which the present invention is applied is applied to content distribution.
FIG. 24 is a diagram simply showing an internal configuration of an SD card to which the present invention is applied.
FIG. 25 is a diagram simply showing an internal configuration of a memory stick to which the present invention is applied.
FIG. 26 is a diagram showing an internal configuration of an IC card chip according to the present invention.
FIG. 27 is a diagram showing a flow of data read processing that can be processed in parallel;
FIG. 28 is a diagram showing the flow of commands, data, and processing when parallel processing of read commands is performed along a time axis.
FIG. 29 is a diagram illustrating a flow of data write processing that can be performed in parallel.
FIG. 30 is a diagram illustrating a command, data flow, and processing along a time axis when write commands are processed in parallel;
FIG. 31 is a diagram illustrating processing of a command that does not transfer data that can be processed in parallel.
FIG. 32 is a diagram showing processing along a time axis when a command that does not transfer data that can be processed in parallel is executed;
FIG. 33 is a diagram illustrating a flow of data read processing that can be processed in parallel and command processing that does not involve data transfer.
FIG. 34 is a diagram showing, along the time axis, the flow of data read processing that can be processed in parallel and command processing that does not involve data transfer.
FIG. 35 is a diagram showing the flow of data write processing that can be processed in parallel and command processing that does not involve data transfer.
FIG. 36 is a diagram showing, along the time axis, the flow of command processing that does not involve data write processing and data transfer that can be processed in parallel;
[Explanation of symbols]
110 ... MMC, 120 ... controller chip, 140 ... MMC external terminal, 150 ... IC card chip, 151 ... VCC2 terminal, 152 ... RST terminal, 153 ... CLK2 terminal, 155 ... GND2 terminal, 156 ... VPP terminal, 157 ... I / O terminal, 220 ... host device, 1405 ... issue of write command, 1906 ... mode transition time, 2003 ... mode return time.

Claims

In a storage device for storing data, a first memory capable of storing the data;
A second memory capable of storing the data and executing security processing of the data;
A controller that selects the first memory or the second memory based on a command from a host device;
While executing access to the first memory from the host device, the second device accepts a second command from the host device to the second memory, and executes processing according to the second command. A storage device.

The storage device according to claim 1, wherein the controller selects the second memory when the command from the host device includes information related to the security processing of the data.

The first memory stores data related to the first storage area for storing data from the host device and the second memory, and at least one of reading and writing of data from the host device is restricted. that memory device according to claim 1, characterized in that it has a second memory area.

4. The storage device according to claim 3 , wherein the controller has means for transferring data stored in the second storage area to the second memory.

The storage device according to claim 4 , wherein the controller controls the second memory based on data stored in the second storage area.

Memory for storing first and second content encrypted with a session key issued by a content provider;
An arithmetic processing unit with a memory capable of storing a session key encrypted by a public key by the content provider and a secret key corresponding to the public key, and decrypting the session key by the secret key;
In response to a command from the host, the by the session key wherein while decrypting the session key in memory with the processing unit corresponding to the first content, already corresponds to the decoded second content And a controller that decrypts the second content stored in the memory and transmits the decrypted content to the host.