JP4190748B2 - 半導体不良解析用のｃａｄツール及び半導体不良解析方法 - Google Patents
半導体不良解析用のｃａｄツール及び半導体不良解析方法 Download PDFInfo
- Publication number
- JP4190748B2 JP4190748B2 JP2001284362A JP2001284362A JP4190748B2 JP 4190748 B2 JP4190748 B2 JP 4190748B2 JP 2001284362 A JP2001284362 A JP 2001284362A JP 2001284362 A JP2001284362 A JP 2001284362A JP 4190748 B2 JP4190748 B2 JP 4190748B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor
- reaction
- information
- reaction information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 85
- 238000004458 analytical method Methods 0.000 title claims description 68
- 238000000034 method Methods 0.000 claims description 48
- 230000007547 defect Effects 0.000 claims description 41
- 238000011144 upstream manufacturing Methods 0.000 claims description 33
- 238000012545 processing Methods 0.000 claims description 25
- 238000009826 distribution Methods 0.000 claims description 16
- 238000004364 calculation method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 31
- 230000002950 deficient Effects 0.000 description 15
- 238000012360 testing method Methods 0.000 description 15
- 230000002159 abnormal effect Effects 0.000 description 10
- 238000013500 data storage Methods 0.000 description 9
- 230000005856 abnormality Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000001000 micrograph Methods 0.000 description 5
- 239000000523 sample Substances 0.000 description 4
- 238000004422 calculation algorithm Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Landscapes
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、発光顕微鏡あるいはOBIRCH(Optical Beam Induced Resistance
Change)解析装置等の物理解析装置で検出した反応箇所から反応の要因である不良位置を推定するCADツール等のプログラム及びこれを用いた不良解析方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の高速化と機能多様化の要求に伴い、半導体素子や配線の微細化や高集積化が進んでおり、この半導体装置を欠陥なく製造することが困難となってきている。欠陥を低減するためには、高集積化された半導体装置の中から原因となった欠陥箇所を特定し、この半導体装置の故障メカニズムを推定し、原因を取り除くといった改善作業が必要である。このうち、欠陥箇所を特定するため、発光顕微鏡やＯＢＩＲＣＨ解析装置を用いて半導体装置を解析する手法が用いられてきている。
【０００３】
例えば、発光顕微鏡においては、半導体装置に電圧を印加し、半導体素子（トランジスタ）からの異常な発光を検知して、欠陥箇所特定の手がかりとすることができる。ここでは、発光顕微鏡で検出した発光点の座標を設計データであるレイアウトパターンと重ね合わせ、レイアウトパターンの座標として読みとって異常箇所の座標を算出する手法が用いられるようになり、作業が容易になり、解析時間の短縮も図ることができるようになっている。
【０００４】
【発明が解決しようとする課題】
［問題点１］発光箇所が必ずしも欠陥発生箇所ではない場合が多い。例えば、信号配線が他の配線と短絡した場合、異常電位が正常なトランジスタに入力されることで発光することがある。このように必ずしも発光したトランジスタ位置に欠陥があるとは限らず、発光顕微鏡による解析の後に、電子ビームテスターなどで逐次追跡するといった手間のかかる作業を必要としていた。
［問題点２］発光が数カ所で同時に発生する場合がある。個々の発光位置からレイアウトパターン上の位置情報を求めることは、前記したとおり可能であるが、現状のCADツールではそれらの関連を検討することできなかった。
［問題点３］微細な配線パターンを有する半導体装置では、高倍率の顕微鏡でもパターンを明確に分解することが困難となっている。発光顕微鏡は、対物レンズと半導体装置との間に電圧印加用のプローブ針を配置する必要上、作動距離の長い対物レンズを採用しており、NA(＝開口数)が小さく、像分解能も低くなり、トランジスタ１個までを特定することは困難となってきている。また、同様に、ＯＢＩＲＣＨ解析装置においても、異常現象を起こした配線を一本に特定することが困難となってきている。
【０００５】
本発明の目的は、このような状況下において、短時間で精度良く欠陥の所在位置を特定することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明は以下の特徴を有する。
【０００７】
即ち、本発明は、半導体装置に複数種の電圧設定パターンに基づく電圧を印加した場合に、物理解析装置により取得された前記パターン毎の反応情報の入力を受けるステップと、前記各々の反応情報を前記半導体装置のレイアウトパターン情報と照合し、前記反応情報の示す位置の範囲内に存在するトランジスタから配線経路を電圧印加位置方向に遡上することで各々の遡上配線を演算処理手段により抽出するステップと、各トランジスタに対応した前記遡上配線の経路が合致もしくは隣接している配線範囲を特定して表示手段に表示させるステップと、を実行させることを特徴とする半導体不良解析用のCADツールである。
【０００８】
また、本発明は、半導体装置に電圧設定パターンに基づく電圧を印加した場合に、物理解析装置により取得された複数個所の反応情報の入力を受けるステップと、前記各々の反応情報を前記半導体装置のレイアウトパターン情報と照合し、前記反応情報の位置の範囲内に存在するトランジスタから配線経路を電圧印加位置方向に遡上することで各々の遡上配線を演算処理手段により特定するステップと、各トランジスタに対応した前記遡上配線の経路が合致もしくは隣接している配線範囲を特定して表示手段に表示させるステップと、を実行させることを特徴とする半導体不良解析用のCADツールである。
【０００９】
また、本発明は、前記反応情報の示す位置の範囲内に複数のトランジスタが存在する場合には、当該範囲内における発光強度の高い範囲に位置するトランジスタから配線遡上の演算処理を行うことを特徴とする半導体不良解析用のCADツールである。
【００１０】
また、本発明は、前記物理解析装置として、発光顕微鏡を用いることを特徴とする半導体不良解析用のCADツールである。
【００１１】
また、本発明は、前記配線経路を電圧印加位置方向に遡上するときに、予め欠陥による中間電位伝搬現象をモデル化した故障辞書を参照して、故障の可能性の高い配線を選別して遡上することを特徴とする半導体不良解析用のCADツールである。
【００１２】
また、本発明は、半導体装置に複数種の電圧設定パターンに基づく電圧を印加した場合の反応状態を、発光顕微鏡を用いて前記パターン毎の反応情報として取得し、前記各々の反応情報を前記半導体装置のレイアウトパターン情報と照合し、前記反応情報の示す位置の範囲内に存在するトランジスタから配線経路を電圧印加位置方向に遡上することで各々の遡上配線を演算処理手段により抽出し、各トランジスタに対応した前記遡上配線の経路が合致もしくは隣接している配線範囲を特定して表示手段に表示させることを特徴とする半導体不良解析方法である。
【００１３】
また、本発明は、半導体装置に電圧設定パターンに基づく電圧を印加した場合の反応状態を、発光顕微鏡を用いて反応情報を取得し、前記反応情報が複数ある場合には、各々の反応情報を前記半導体装置のレイアウトパターン情報と照合し、前記反応情報の位置の範囲内に存在するトランジスタから配線経路を電圧印加位置方向に遡上することで各々の遡上配線を演算処理手段により特定し、各トランジスタに対応した前記遡上配線の経路が合致もしくは隣接している配線範囲を特定して表示手段に表示させることを特徴とする半導体不良解析方法である。
【００１４】
また、本発明は、前記反応情報の示す位置の範囲内に複数のトランジスタが存在する場合には、当該範囲内における発光強度の高い範囲に位置するトランジスタから配線遡上の演算処理を行うことを特徴とする半導体不良解析方法である。
【００１５】
また、本発明は、前記配線経路を電圧印加位置方向に遡上するときに、予め欠陥による中間電位伝搬現象をモデル化した故障辞書を参照して、故障の可能性の高い配線を選別して遡上することを特徴とする半導体不良解析方法である。
【００１６】
また、本発明は、半導体装置に複数種の電圧設定パターンに基づく電圧を印加した場合に、物理解析装置により取得された前記パターン毎の反応情報の入力を受けるステップと、前記各々の反応情報に対応する反応形状を代表するテンプレートを形成するステップと、前記テンプレートと前記半導体装置のレイアウトパターン情報とをマッチングすることで、レイアウト上の配線経路を演算処理手段により抽出するステップと、各パターンに対応した前記配線経路を表示手段に表示させるステップと、を実行させることを特徴とする半導体不良解析用のCADツールである。
【００１７】
また、本発明は、半導体装置に複数種の電圧設定パターンに基づく電圧を印加した場合に、物理解析装置により取得された前記パターン毎の反応情報の入力を受けるステップと、前記各々の反応情報に対応する反応形状を代表するテンプレートを形成するステップと、前記テンプレートと前記半導体装置のレイアウトパターン情報とをマッチングすることで、レイアウト上の配線経路を演算処理手段により抽出するステップと、各パターンに対応した前記抽出された配線経路を重畳した場合に、配線密度の程度に基づく密集分布を表示手段に表示させるステップと、を実行させることを特徴とする半導体不良解析用のCADツールである。
【００１８】
また、本発明は、前記配線経路を重畳した場合に、同電位の配線経路が密となる個所を削除して演算処理した結果の密度分布を表示させることを特徴とする半導体不良解析用のCADツールである。
【００１９】
また、本発明は、前記物理解析装置として、OBIRCH解析装置を用いることを特徴とする半導体不良解析用のCADツールである。
【００２０】
また、本発明は、半導体装置に複数種の電圧設定パターンに基づく電圧を印加した場合の反応状態を、物理解析装置により前記パターン毎の反応情報として取得し、前記各々の反応情報に対応する反応形状を代表するテンプレートを形成し、前記テンプレートと前記半導体装置のレイアウトパターン情報とをマッチングすることで、レイアウト上の配線経路を演算処理手段により抽出し、各パターンに対応した前記配線経路を表示手段に表示することを特徴とする半導体不良解析方法である。
【００２１】
また、本発明は、半導体装置に複数種の電圧設定パターンに基づく電圧を印加した場合の反応状態を、物理解析装置により前記パターン毎の反応情報として取得し、前記各々の反応情報に対応する反応形状を代表するテンプレートを形成し、前記テンプレートと前記半導体装置のレイアウトパターン情報とをマッチングすることで、レイアウト上の配線経路を演算処理手段により抽出し、各パターンに対応した前記抽出された配線経路を重畳した場合に、配線密度の程度に基づく密集分布を表示手段に表示することを特徴とする半導体不良解析方法である。
【００２２】
また、本発明は、前記配線経路を重畳した場合に、同電位の配線経路が密となる個所を削除して演算処理した結果の密度分布を表示させることを特徴とする半導体不良解析方法である。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。
（第１の実施の形態）
本発明における第１の実施の形態のＣＡＤ装置とそのシステムを、図２を用いて説明する。ＣＡＤ装置１は、データ記憶部１０、データ演算部１１、プログラム記憶部１２により構成する。ネットワーク１５を介して、設計データベース７に蓄積されたレイアウトデータ８、ネットリスト９、スケマティック（図示せず）、設計付加情報（テクノロジーファイルなど、図示せず）等をファイル転送してデータ記憶部１０に所望の前処理を施して記憶させる。一方、発光顕微鏡２に故障位置特定を行うべき試料３を搭載し、予めプログラミングしておいたテストパターン５に基づいてテスター４を駆動し、試料３に所望の電圧印加を行う。このとき得られた発光顕微鏡画像６を、ネットワーク１５を介して、データ記憶部１０に記憶させる。そこで、予めプログラム記憶部１２に組み込んでおいたプログラムに基づいて、データ演算部１１にてレイアウトデータ８、ネットリスト９などの設計情報と、発光顕微鏡画像６とを用いて故障位置特定作業を行う（詳細な手順は後述する）。なお、ネットワーク１５の代用として、ＤＡＴ（図示せず）などの記録媒体でデータ通信しても良い。ＣＡＤ装置１に接続された入力装置１３と出力装置により、ユーザとのインターフェースを可能にする。ユーザが入力装置１３を介して、ＣＡＤ装置１により、発光顕微鏡２の駆動制御するなどの連動をさせてもよい。また、データ演算部１１で求めた演算結果（故障位置の座標など）をデータベース（図示せず）に記憶させても良い。
【００２４】
次に、具体的な故障位置特定方式について説明する。図１は、複数のテストパターン（複数種の電圧設定パターン）を入力したときの故障位置特定方式を説明する図である。図１（ａ）、（ｂ）は、テストパターンＡ、Ｂをそれぞれ入力したときをレイアウトデータ８と発光顕微鏡画像６の重ね合わせ画像を示している。まず、図１（ａ）でテストパターンＡを入力したとき、レイアウトパターン２０上に、発光した点の発光画像２２が表示できる。このとき、発光画像２２の領域に位置するトランジスタ２１を特定する。ここで、トランジスタ２１自体が故障している場合もあるが、トランジスタ２１は正常で、そこに至る配線経路に故障原因がある場合がある。そこで、まず、このトランジスタ２１の信号入力側に遡って得られた遡上配線経路２３を、出力装置１４に表示したレイアウトパターン上でハイライト表示させる。この遡上には、ネットリスト９に記述された結線情報を活用しても良いし、レイアウトデータ８の図形形状及び配置情報を用いても良い。また、データ記憶部１０に、この遡上配線経路２３の配線結線情報を記憶しておいてもよい。次に、図１（ｂ）では、テストパターンＢを用いて、図１（ａ）と同様の作業を行う。ここでは、発光画像２４と遡上経路配線２５が得られる。ここで、図１（ｃ）に示すように、テストパターンＡ及びＢにおける、発光画像と遡上配線経路を重畳させる。遡上配線経路２３及び２５の重複した配線２６（最も太く図示した部分）が故障である可能性が最も高いと推定され、この重複した配線２６の座標位置や、ネットリストに示された配線ネットの名称を特定する。もし、重複した配線２６に欠陥があるのを確認するには、電子ビームテスターなどで、電位状態を確認することもできるし、ここで欠陥が見つからなかった場合は、さらにテストパターン信号入力側に遡上して故障配線を特定すればよい。一つのテストパターンで、複数の発光箇所が存在する場合も、同様に、遡上経路を重畳することで、故障箇所の絞り込みが可能となる。また、このとき、遡上するトランジスタの段数をユーザが設定できるようにソフトウェアプログラムを作成しておくことは有効である。尚、故障確率が高いとして抽出する条件としては、上述した重複（合致）する場合に限らず、お互いの配線が隣接していることを条件としても実現できる。隣接していればショートする可能性が高いからである。
【００２５】
次に、発光画像に基づいて、発光箇所に存在するトランジスタを特定する方式について説明する。はじめに、ユーザが画面上でトランジスタの特定するのを支援する方式について述べる。図３は、ＣＡＤ装置の画面上における不良トランジスタの抽出方式を示す図である。発光画像２２とレイアウトパターン２０の重ね合わせ画像をユーザが確認した上で、マウスなどの入力装置１３を用いて、カーソル３０でドラッグして指定領域枠３１を指定する。この枠の座標の領域内に存在するトランジスタ２１を自動抽出する。この結果は、出力装置１４に出力しても良いし、不良が見つかったトランジスタの座標や名称、配線ネットをデータ記憶部に保存しても良い。トランジスタは、レイアウトデータ８、ネットリスト９、スケマティックを用いて特定するか、レイアウトデータ８のみでＣＡＤ装置に組み込んだソフトウェアプログラムで特定することができる。
【００２６】
また、ＣＡＤ装置に組み込んだソフトウェアプログラムにより、自動で発光トランジスタを特定することもできる。図４は発光画像からトランジスタを自動特定する方式を示す図である。図４（ａ）に示すようにレイアウトパターン２０上に発光画像２４を重ね合わせた後、図４（ｂ）のごとく、発光部の画像を任意のしきい値で２値化し、この２値化した発光画像４０を図４（ｃ）においてクラスタリングする。クラスタリングは、２値化した発光画像４０をひとかたまりの発光エリアとして認識するためのもので、図４（ｃ）に示したように縁取ることができる。また、図４（ｃ）’に示すように、２値化した発光画像４０の最外周のピクセルを囲う長方形を算出することも可能である。図４（ｃ）及び（ｃ）’で発光領域がデータとして定義できれば、その領域に存在するトランジスタを定義することは容易である。上記クラスタリングは、２箇所異常の発光が同時に発生するような場合に有効である。
【００２７】
さらに、発光強度を活用して不良トランジスタの重みづけを行う方式について説明する。図５は、発光強度分布に基づいて不良トランジスタを抽出する方式を示す図である。発光画像２２の色の濃い部分が、発光強度の高い部分である。発光現象は、このように任意の強度分布を持つことが一般的であり、その中心が異常な光を発生している場所である可能性が高い。ここでは、トランジスタ２７、２８の順に発光強度が高くなっている。従って、不良の疑わしさの観点から、解析対象とすべき優先順位は、トランジスタ２７，２８の順となる。例えば、発光強度分布を１６階調のグレイスケールで表現すれば、最も輝度の高い階調から順に、各々の階調を有する領域に存在したトランジスタを特定していくことで、優先順位付けができる。
（第２の実施の形態）
次に、本発明における第２の実施の形態について述べる。ここでは、発光顕微鏡の代わりにＯＢＩＲＣＨ解析装置を用いた場合の故障箇所特定方式について述べる。ＣＡＤ装置とそのシステムについては、図２の発光顕微鏡をＯＢＩＲＣＨ解析装置におきかえればよい。
【００２８】
図６は、ＯＢＩＲＣＨ画像から異常反応のあった配線を特定する方式を示す図である。ＯＢＩＲＣＨ画像５０とレイアウトパターン２０の重ね合わせ画像をユーザが確認した上で、マウスなどの入力装置１３を用いて、カーソル３０でＯＢＩＲＣＨ画像と重なり合ったレイアウト配線を指定する。この結果は、出力装置１４にハイライト表示して出力しても良いし、異常が見つかった配線の座標や配線ネット名称をデータ記憶部に保存しても良い。このとき、レイアウトデータ８、ネットリスト９を用いて配線ネットまで特定してもよいし、レイアウトデータ８のみで特定し座標を出力させてもよい。
【００２９】
ＯＢＩＲＣＨ解析装置から得られるＯＢＩＲＣＨ画像は、配線ピッチと比較して分解能が低く、幅が太くなって現れるために、一本の配線に特定できない場合がある（図７の太線部分に例示）。これを解決する方法を次に述べる。図７から図１０は、ＯＢＩＲＣＨ画像から異常の疑いのある配線を抽出する方式を示す図である。まずはじめに、レイアウトパターン２０とＯＢＩＲＣＨ画像５０を重ね合わせた状態で、図７に示すように、ＯＢＩＲＣＨ画像の一部を囲うように第一指定領域枠５１を入力装置１３とカーソル３０により指定する。これにより図８に示すように、この領域を通過する故障嫌疑配線５２が一つ、あるいは複数特定できる。一つの配線ネットに特定できた場合は、ＯＢＩＲＣＨ画像５０と故障嫌疑配線５２の合致を確認して終了する。ここで、複数の配線ネットが出力された場合は、図９に示すように、第二指定領域枠５３を指定する。ここで、第一指定領域枠５１を通過し、かつ、第二指定領域枠５３を通過すると言う条件で、配線ネットを検索することで、さらに故障候補を絞り込むことができる。図１０では、故障配線５４を一本だけに特定できた場合を示している。
【００３０】
次に、ＯＢＩＲＣＨの画像から自動的に故障候補を絞り込む方式について述べる。図１１は、ＯＢＩＲＣＨ画像からの故障配線絞り込み方式を示す図である。まずはじめに、図１１（ａ）にて、ＯＢＩＲＣＨ画像５０を取得する。図１１（ｂ）では、画像処理により、このＯＢＩＲＣＨ画像５０のノイズ成分を除去して、配線経路の形状を再現できるようなテンプレート５５に成型する。図１１（ｃ）に示すようにこのテンプレートに合致する配線経路を、レイアウトから抽出して、故障配線５６を特定することができる。
【００３１】
以上述べた故障配線の特定方式を活用して、欠陥が存在している箇所を特定する方式について説明する。図１２は、複数のテストパターンを入力したときの故障箇所の絞り込み方式を示す図である。同図では、図１２（ａ）から（ｄ）において、４種類のテストパターンを入力した。それぞれのテストパターンにおいて、図６から図１１に示したようなＯＢＩＲＣＨ故障配線特定法を用いて、ＯＢＩＲＣＨ反応のあった配線６０から６３が特定する。図１２（ｅ）では、ＯＢＩＲＣＨ反応のあった配線６０から６３を重ね合わせて、交差あるいは密集領域６４を特定することで、欠陥７０の所在を特定することが可能となる。このとき、作業者が視覚的に密集領域を判断しても良いし、この作業を支援するために強調させることも有効である。図１３は、この密集度分布の表示方式を示す図である。図１３（ａ）は、ＯＢＩＲＣＨ反応のあった配線６０から６３を重ね合わせた図である。図１３（ｂ）に示すように、このレイアウトを直交格子状に分割し、各々の格子面積に対する前記ＯＢＩＲＣＨ反応の合った配線の占有率を算出すれば、密集度分布図６５を簡単に表示することが可能となる。この後、この密集領域の座標、もしくは、密集度の高い重心点の座標を自動的に計算させて、その後の分析作業時間を短縮させることが可能となる。
【００３２】
一方、欠陥が短絡を引き起こす場合を考えると、以下のような密集度分布の表現方式で、欠陥箇所の特定精度を支援することができる。図１４は、異種配線の密集度の表現方式を示す図である。図１４（ａ）は、ＯＢＩＲＣＨ反応のあった配線の重ね合わせを行ったものである。このうち、ＯＢＩＲＣＨ反応のあった配線６６及び６７は、同電位の配線が密集しているため、たとえそれが短絡したとしても他の配線に短絡しない限り、機能に影響を及ぼさない場合がある。従って、図１３で述べた、単なる配線の密集度を表現する方式では、図１４（ｂ）に示すような密集度の高いエリア（最もハッチングの濃い部分）が複数出現したり、欠陥特定精度が低下する。そこで、図１４（ｃ）に示すように、配線を識別して異種配線の密集度のみを計算することで、真のクリティカル領域６９を特定することが可能である。
【００３３】
ＣＡＤ装置１に搭載したプログラム記憶部１２に記憶させるソフトウェアプログラムの説明を行う。図１５は、アルゴリズムを示す図である。ここでは、代表的なアルゴリズムについて述べ、本発明の実施の形態に述べる手順を適宜、組み入れることは可能である。まずはじめに、レイアウトデータ８、ネットリスト９、スケマティック（図示せず）、設計付加情報（テクノロジーファイルなど、図示せず）等をデータ記憶部１０に所望の前処理を施して記憶させる（ステップ１）。次に、テストパターン５に基づいてテスター４を駆動し、ウエハ等の半導体装置である試料３に所望の電圧印加を行う（ステップ２）。この状態で、発光顕微鏡２を駆動し、このとき得られた発光顕微鏡画像６を、データ記憶部１０に記憶させる（ステップ３）。ここで、発光顕微鏡画像６とレイアウトデータ８の重ね合わせを行う（ステップ４）。次に、発光領域に存在するトランジスタを特定する（ステップ５）。このトランジスタの入力側の配線経路を遡上する（ステップ６）。このとき、トランジスタの遡上段数は予めプログラムに記憶しておいても良いし、遡上の前に予め作業者の入力を促しても良い。複数のテストパターンを入力する場合、発光解析を継続し（ステップ７）、ステップ２からステップ６を繰り返す。テストパターンを入力し終わったら、重複配線経路を特定し、記憶そして出力する（ステップ８）。
（第３の実施の形態）
上記実施の形態では発光顕微鏡、OBIRCH解析装置それぞれで不良箇所の推定を実施している例を示したが、実際の解析では、両者の情報を総合して不良箇所を推定することも可能である。その一つの方式は、OBIRCH解析装置で絞り込んだ不良候補（例えば、配線やトランジスタ素子）と、発光顕微鏡で検出した発光点から遡上して得られた不良候補とを照合して、不良箇所の絞り込みを行う手法である。これを行うことで、不良箇所特定の確度を向上させ、さらに不良箇所を絞り込むための電子ビームテスタによる解析、あるいは、その準備のためのFIB加工の試行錯誤回数を、極力低減させることができる。
（第４の実施の形態）
前記した発光顕微鏡による不良箇所特定において、不良箇所をさらに短時間で正確に絞り込む方式について述べる。本実施の形態を説明するため、はじめに、中間電位化によるＭＯＳトランジスタの発光現象について、図１６を用いて説明を行う。この中間電位化現象は、代表的な発光現象の原因の一つである。ＭＯＳ（Ａ）１０３のゲートに接続されている配線（Ａ）１０１と配線（Ｂ）１０２とが、短絡欠陥１０４により短絡した場合を考える。ある状態において、配線（Ａ）１０１と配線（Ｂ）１０２の本来設定されるべき電圧が異なるとき、この短絡により、互いの電位に影響されて、各配線の設定電位の中間的な電位となることを中間電位化という。配線（Ａ）１０１が中間電位となると、ＭＯＳ（Ａ）１０３にはゲートをＯＮ／ＯＦＦするための入力電位が不完全な状態となり、接点不良を起こす。この段階で、ＭＯＳ（Ａ）１０３に過渡的な異常電流が流れることにより、発光を起こすことがある。また、ＭＯＳ（Ａ）１０３の接点不良状態は、その出力側にあるＭＯＳ（Ｂ）１０５のゲート電位の不安定な状態を生じさせるため、ＭＯＳ（Ｂ）１０５に過渡的な異常電流が流れることにより、ＭＯＳ（Ｂ）１０５において発光が見られる。以上が、中間電位化による発光現象である。
【００３４】
次に、論理回路において、このような中間電位化による発光現象がどのように伝搬するかを考える。図１７は、基本的な論理回路の一つであるＮＡＮＤ回路をとりあげ、中間電位の伝搬現象について説明を行う。図１７では、ＮＡＮＤ回路の入力となるＸ端子１１０にはＬｏｗ電位、Ｙ端子１１１にはＨｉｇｈ電位となる本来の状態において、これらの端子の何れかが中間電位化した場合を示している。図１７（ａ）は、Ｘ端子１１０が中間電位となった場合、図１７（ｂ）は、Ｙ端子１１１が中間電位となった場合を示している。まず、図１７（ａ）は、ｐＭＯＳ１１２に中間電位が入力されるため、
（１）ｐＭＯＳ１１２の出力は、中間電位あるいは、Ｈｉｇｈ／Ｌｏｗにふらついた電位状態となる。
（２）ｐＭＯＳ１１３は、正常なＹ端子１１１のＨｉｇｈ電位により、ＯＦＦとなるため、ｐＭＯＳ１１３の出力は浮遊電位となる。
（３）Ｘ端子１１０の中間電位は、ｎＭＯＳ１１５と、これによって引き起こされるｎＭＯＳ１１４の動作不安定を引き起こす（Ｈｉｇｈ／Ｌｏｗにふらついた電位状態）。
【００３５】
ＮＡＮＤ回路全体でみれば、これら、（１）（２）（３）の電位状態から決定されるため、結局、出力端子１１６の電位状態は、ふらついた状態となる。
【００３６】
一方、図１７（ｂ）については、
（４）正常なＸ端子１１０のＬｏｗ電位入力により、ｐＭＯＳ１１２はＯＮとなり、出力は、Ｈｉｇｈとなる。
（５）Ｙ端子１１１の中間電位化によりｐＭＯＳ１１３の動作はＯＮ／ＯＦＦにふらつき、ＯＮの時はＨｉｇｈ出力、ＯＦＦの時は浮遊電位となる。
（６）また、Ｙ端子１１１の中間電位入力によって、ｎＭＯＳ１１４はふらつくが、Ｘ端子１１０のＬｏｗ電位によるｎＭＯＳ１１５のＯＦＦ状態によって、結局は、浮遊電位となる。
【００３７】
上記（４）（５）（６）によって、ｐＭＯＳ１１２のＨｉｇｈ出力が支配的となるため、ＮＡＮＤ回路全体の出力はＨｉｇｈとなる。以上の現象により、ＮＡＮＤ回路の出力が中間電位で、かつ、本来の設定電圧がＸ端子はＬｏｗ、Ｙ端子はＨｉｇｈの場合、原因となる不良箇所を遡上する場合、図１７（ａ）のケースとなり、Ｘ端子の側だけを遡上すれば良いことになる。このように、基本的な論理回路の場合、中間電位伝搬特性の故障辞書（データベース）を作成しておけば、経路遡上（図１５のステップ６に相当）の際に、故障辞書を参照することで経路嫌疑の候補数を半減させることができ、不良解析時間を短縮させることができる。さらに、基本論理解路を多段にわたって遡上する場合は、その不良解析時間を（１／２）ｎに削減することが可能となり、この不良解析ＴＡＴの短縮は、製品開発期間の短縮や、顧客返品不良の解析にかかるリソース削減につながる。
【００３８】
図１８は、中間電位伝搬特性により経路遡上する故障解析システムの概略を示す。故障辞書１２０には、各種基本論理回路などのセルやＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ）ごとの中間電位伝搬特性を記述したデータを記憶させておく。この故障辞書１２０は、ＣＡＤ装置１と接続する。この故障辞書１２０の全て、あるいは必要なデータについて、ＣＡＤ装置１の内部にあるデータ記憶部１０に取り込み、データ演算部１１で絞り込みながら遡上するための演算処理を行うことができる。図１９は、故障辞書１２０に登録されているデータの構成を説明する図である。セル名称は、ＮＡＮＤやＮＯＲなどの基本論理回路名称やＩＰの名称を意味する。入力番号（入力１から入力Ｎ）には、電位の状態（ＨＩＧＨもしくはＬＯＷ）を登録する。さらに中間電位が伝搬した出力に対応した中間電位伝搬出力番号と、遡上すべき入力番号を表す遡上番号を対応させてファイルを作成しておく。こうすることによって、任意のセル名称の回路で、任意の入力電位状態のとき、中間電位出力番号が与えられれば、遡上を行う際、最も疑わしい遡上番号を抽出できるため、故障候補を絞り込み、故障位置特定時間を短縮することができる。この辞書は、予め故障モデルを定義し、任意の回路の、任意の電位状態におけるシミュレーション結果を対応づけてもよいし、実際の製品の故障解析結果から得られる実績データに基づいてもよい（ある回路において、中間電位の出力された中間電位出力番号と、原因の確認された遡上入力番号とを対応させて記憶させる。）。
【００３９】
【発明の効果】
本発明によれば、より故障の疑いのある配線や欠陥箇所を絞り込むため、故障箇所の精度ならびに故障箇所特定時間を短縮させることがかのうとなる。これにより、半導体製品の不良箇所をいち早く分析でき、メカニズムの推定により速やかに歩留り向上を図ることが可能となる。
【図面の簡単な説明】
【図１】複数のテストパターンを入力したときの故障位置特定方式を説明する図
【図２】ＣＡＤ装置とそのシステムを示す図
【図３】ＣＡＤ装置の画面上における不良トランジスタの抽出方式を示す図
【図４】発光画像からトランジスタを自動特定する方式を示す図
【図５】発光強度分布に基づいて不良トランジスタを抽出する方式を示す図
【図６】ＯＢＩＲＣＨ画像から異常反応のあった配線を特定する方式を示す図
【図７】ＯＢＩＲＣＨ画像から異常の疑いのある配線を抽出する方式を示す図
【図８】ＯＢＩＲＣＨ画像から異常の疑いのある配線を抽出する方式を示す図
【図９】ＯＢＩＲＣＨ画像から異常の疑いのある配線を抽出する方式を示す図
【図１０】ＯＢＩＲＣＨ画像から異常の疑いのある配線を抽出する方式を示す図
【図１１】ＯＢＩＲＣＨ画像からの故障配線絞り込み方式を示す図
【図１２】複数のテストパターンを入力したときの故障箇所の絞り込み方式を示す図
【図１３】密集度分布の表示方式
【図１４】異種配線の密集度の表現方式を示す図
【図１５】アルゴリズムを示す図
【図１６】中間電位化による発光現象を示す図
【図１７】中間電位の伝搬特性を示す図
【図１８】中間電位伝搬特性により経路遡上する故障解析システムの概略図
【図１９】故障辞書に登録されているデータの構成を説明する図
【符号の説明】
２０…レイアウトパターン、２１…トランジスタ、２２…発光画像、２３…遡上配線経路、２４…発光画像、２５…遡上配線経路、２６…重複した配線
【発明の属する技術分野】
本発明は、発光顕微鏡あるいはOBIRCH(Optical Beam Induced Resistance
Change)解析装置等の物理解析装置で検出した反応箇所から反応の要因である不良位置を推定するCADツール等のプログラム及びこれを用いた不良解析方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の高速化と機能多様化の要求に伴い、半導体素子や配線の微細化や高集積化が進んでおり、この半導体装置を欠陥なく製造することが困難となってきている。欠陥を低減するためには、高集積化された半導体装置の中から原因となった欠陥箇所を特定し、この半導体装置の故障メカニズムを推定し、原因を取り除くといった改善作業が必要である。このうち、欠陥箇所を特定するため、発光顕微鏡やＯＢＩＲＣＨ解析装置を用いて半導体装置を解析する手法が用いられてきている。
【０００３】
例えば、発光顕微鏡においては、半導体装置に電圧を印加し、半導体素子（トランジスタ）からの異常な発光を検知して、欠陥箇所特定の手がかりとすることができる。ここでは、発光顕微鏡で検出した発光点の座標を設計データであるレイアウトパターンと重ね合わせ、レイアウトパターンの座標として読みとって異常箇所の座標を算出する手法が用いられるようになり、作業が容易になり、解析時間の短縮も図ることができるようになっている。
【０００４】
【発明が解決しようとする課題】
［問題点１］発光箇所が必ずしも欠陥発生箇所ではない場合が多い。例えば、信号配線が他の配線と短絡した場合、異常電位が正常なトランジスタに入力されることで発光することがある。このように必ずしも発光したトランジスタ位置に欠陥があるとは限らず、発光顕微鏡による解析の後に、電子ビームテスターなどで逐次追跡するといった手間のかかる作業を必要としていた。
［問題点２］発光が数カ所で同時に発生する場合がある。個々の発光位置からレイアウトパターン上の位置情報を求めることは、前記したとおり可能であるが、現状のCADツールではそれらの関連を検討することできなかった。
［問題点３］微細な配線パターンを有する半導体装置では、高倍率の顕微鏡でもパターンを明確に分解することが困難となっている。発光顕微鏡は、対物レンズと半導体装置との間に電圧印加用のプローブ針を配置する必要上、作動距離の長い対物レンズを採用しており、NA(＝開口数)が小さく、像分解能も低くなり、トランジスタ１個までを特定することは困難となってきている。また、同様に、ＯＢＩＲＣＨ解析装置においても、異常現象を起こした配線を一本に特定することが困難となってきている。
【０００５】
本発明の目的は、このような状況下において、短時間で精度良く欠陥の所在位置を特定することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明は以下の特徴を有する。
【０００７】
即ち、本発明は、半導体装置に複数種の電圧設定パターンに基づく電圧を印加した場合に、物理解析装置により取得された前記パターン毎の反応情報の入力を受けるステップと、前記各々の反応情報を前記半導体装置のレイアウトパターン情報と照合し、前記反応情報の示す位置の範囲内に存在するトランジスタから配線経路を電圧印加位置方向に遡上することで各々の遡上配線を演算処理手段により抽出するステップと、各トランジスタに対応した前記遡上配線の経路が合致もしくは隣接している配線範囲を特定して表示手段に表示させるステップと、を実行させることを特徴とする半導体不良解析用のCADツールである。
【０００８】
また、本発明は、半導体装置に電圧設定パターンに基づく電圧を印加した場合に、物理解析装置により取得された複数個所の反応情報の入力を受けるステップと、前記各々の反応情報を前記半導体装置のレイアウトパターン情報と照合し、前記反応情報の位置の範囲内に存在するトランジスタから配線経路を電圧印加位置方向に遡上することで各々の遡上配線を演算処理手段により特定するステップと、各トランジスタに対応した前記遡上配線の経路が合致もしくは隣接している配線範囲を特定して表示手段に表示させるステップと、を実行させることを特徴とする半導体不良解析用のCADツールである。
【０００９】
また、本発明は、前記反応情報の示す位置の範囲内に複数のトランジスタが存在する場合には、当該範囲内における発光強度の高い範囲に位置するトランジスタから配線遡上の演算処理を行うことを特徴とする半導体不良解析用のCADツールである。
【００１０】
また、本発明は、前記物理解析装置として、発光顕微鏡を用いることを特徴とする半導体不良解析用のCADツールである。
【００１１】
また、本発明は、前記配線経路を電圧印加位置方向に遡上するときに、予め欠陥による中間電位伝搬現象をモデル化した故障辞書を参照して、故障の可能性の高い配線を選別して遡上することを特徴とする半導体不良解析用のCADツールである。
【００１２】
また、本発明は、半導体装置に複数種の電圧設定パターンに基づく電圧を印加した場合の反応状態を、発光顕微鏡を用いて前記パターン毎の反応情報として取得し、前記各々の反応情報を前記半導体装置のレイアウトパターン情報と照合し、前記反応情報の示す位置の範囲内に存在するトランジスタから配線経路を電圧印加位置方向に遡上することで各々の遡上配線を演算処理手段により抽出し、各トランジスタに対応した前記遡上配線の経路が合致もしくは隣接している配線範囲を特定して表示手段に表示させることを特徴とする半導体不良解析方法である。
【００１３】
また、本発明は、半導体装置に電圧設定パターンに基づく電圧を印加した場合の反応状態を、発光顕微鏡を用いて反応情報を取得し、前記反応情報が複数ある場合には、各々の反応情報を前記半導体装置のレイアウトパターン情報と照合し、前記反応情報の位置の範囲内に存在するトランジスタから配線経路を電圧印加位置方向に遡上することで各々の遡上配線を演算処理手段により特定し、各トランジスタに対応した前記遡上配線の経路が合致もしくは隣接している配線範囲を特定して表示手段に表示させることを特徴とする半導体不良解析方法である。
【００１４】
また、本発明は、前記反応情報の示す位置の範囲内に複数のトランジスタが存在する場合には、当該範囲内における発光強度の高い範囲に位置するトランジスタから配線遡上の演算処理を行うことを特徴とする半導体不良解析方法である。
【００１５】
また、本発明は、前記配線経路を電圧印加位置方向に遡上するときに、予め欠陥による中間電位伝搬現象をモデル化した故障辞書を参照して、故障の可能性の高い配線を選別して遡上することを特徴とする半導体不良解析方法である。
【００１６】
また、本発明は、半導体装置に複数種の電圧設定パターンに基づく電圧を印加した場合に、物理解析装置により取得された前記パターン毎の反応情報の入力を受けるステップと、前記各々の反応情報に対応する反応形状を代表するテンプレートを形成するステップと、前記テンプレートと前記半導体装置のレイアウトパターン情報とをマッチングすることで、レイアウト上の配線経路を演算処理手段により抽出するステップと、各パターンに対応した前記配線経路を表示手段に表示させるステップと、を実行させることを特徴とする半導体不良解析用のCADツールである。
【００１７】
また、本発明は、半導体装置に複数種の電圧設定パターンに基づく電圧を印加した場合に、物理解析装置により取得された前記パターン毎の反応情報の入力を受けるステップと、前記各々の反応情報に対応する反応形状を代表するテンプレートを形成するステップと、前記テンプレートと前記半導体装置のレイアウトパターン情報とをマッチングすることで、レイアウト上の配線経路を演算処理手段により抽出するステップと、各パターンに対応した前記抽出された配線経路を重畳した場合に、配線密度の程度に基づく密集分布を表示手段に表示させるステップと、を実行させることを特徴とする半導体不良解析用のCADツールである。
【００１８】
また、本発明は、前記配線経路を重畳した場合に、同電位の配線経路が密となる個所を削除して演算処理した結果の密度分布を表示させることを特徴とする半導体不良解析用のCADツールである。
【００１９】
また、本発明は、前記物理解析装置として、OBIRCH解析装置を用いることを特徴とする半導体不良解析用のCADツールである。
【００２０】
また、本発明は、半導体装置に複数種の電圧設定パターンに基づく電圧を印加した場合の反応状態を、物理解析装置により前記パターン毎の反応情報として取得し、前記各々の反応情報に対応する反応形状を代表するテンプレートを形成し、前記テンプレートと前記半導体装置のレイアウトパターン情報とをマッチングすることで、レイアウト上の配線経路を演算処理手段により抽出し、各パターンに対応した前記配線経路を表示手段に表示することを特徴とする半導体不良解析方法である。
【００２１】
また、本発明は、半導体装置に複数種の電圧設定パターンに基づく電圧を印加した場合の反応状態を、物理解析装置により前記パターン毎の反応情報として取得し、前記各々の反応情報に対応する反応形状を代表するテンプレートを形成し、前記テンプレートと前記半導体装置のレイアウトパターン情報とをマッチングすることで、レイアウト上の配線経路を演算処理手段により抽出し、各パターンに対応した前記抽出された配線経路を重畳した場合に、配線密度の程度に基づく密集分布を表示手段に表示することを特徴とする半導体不良解析方法である。
【００２２】
また、本発明は、前記配線経路を重畳した場合に、同電位の配線経路が密となる個所を削除して演算処理した結果の密度分布を表示させることを特徴とする半導体不良解析方法である。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。
（第１の実施の形態）
本発明における第１の実施の形態のＣＡＤ装置とそのシステムを、図２を用いて説明する。ＣＡＤ装置１は、データ記憶部１０、データ演算部１１、プログラム記憶部１２により構成する。ネットワーク１５を介して、設計データベース７に蓄積されたレイアウトデータ８、ネットリスト９、スケマティック（図示せず）、設計付加情報（テクノロジーファイルなど、図示せず）等をファイル転送してデータ記憶部１０に所望の前処理を施して記憶させる。一方、発光顕微鏡２に故障位置特定を行うべき試料３を搭載し、予めプログラミングしておいたテストパターン５に基づいてテスター４を駆動し、試料３に所望の電圧印加を行う。このとき得られた発光顕微鏡画像６を、ネットワーク１５を介して、データ記憶部１０に記憶させる。そこで、予めプログラム記憶部１２に組み込んでおいたプログラムに基づいて、データ演算部１１にてレイアウトデータ８、ネットリスト９などの設計情報と、発光顕微鏡画像６とを用いて故障位置特定作業を行う（詳細な手順は後述する）。なお、ネットワーク１５の代用として、ＤＡＴ（図示せず）などの記録媒体でデータ通信しても良い。ＣＡＤ装置１に接続された入力装置１３と出力装置により、ユーザとのインターフェースを可能にする。ユーザが入力装置１３を介して、ＣＡＤ装置１により、発光顕微鏡２の駆動制御するなどの連動をさせてもよい。また、データ演算部１１で求めた演算結果（故障位置の座標など）をデータベース（図示せず）に記憶させても良い。
【００２４】
次に、具体的な故障位置特定方式について説明する。図１は、複数のテストパターン（複数種の電圧設定パターン）を入力したときの故障位置特定方式を説明する図である。図１（ａ）、（ｂ）は、テストパターンＡ、Ｂをそれぞれ入力したときをレイアウトデータ８と発光顕微鏡画像６の重ね合わせ画像を示している。まず、図１（ａ）でテストパターンＡを入力したとき、レイアウトパターン２０上に、発光した点の発光画像２２が表示できる。このとき、発光画像２２の領域に位置するトランジスタ２１を特定する。ここで、トランジスタ２１自体が故障している場合もあるが、トランジスタ２１は正常で、そこに至る配線経路に故障原因がある場合がある。そこで、まず、このトランジスタ２１の信号入力側に遡って得られた遡上配線経路２３を、出力装置１４に表示したレイアウトパターン上でハイライト表示させる。この遡上には、ネットリスト９に記述された結線情報を活用しても良いし、レイアウトデータ８の図形形状及び配置情報を用いても良い。また、データ記憶部１０に、この遡上配線経路２３の配線結線情報を記憶しておいてもよい。次に、図１（ｂ）では、テストパターンＢを用いて、図１（ａ）と同様の作業を行う。ここでは、発光画像２４と遡上経路配線２５が得られる。ここで、図１（ｃ）に示すように、テストパターンＡ及びＢにおける、発光画像と遡上配線経路を重畳させる。遡上配線経路２３及び２５の重複した配線２６（最も太く図示した部分）が故障である可能性が最も高いと推定され、この重複した配線２６の座標位置や、ネットリストに示された配線ネットの名称を特定する。もし、重複した配線２６に欠陥があるのを確認するには、電子ビームテスターなどで、電位状態を確認することもできるし、ここで欠陥が見つからなかった場合は、さらにテストパターン信号入力側に遡上して故障配線を特定すればよい。一つのテストパターンで、複数の発光箇所が存在する場合も、同様に、遡上経路を重畳することで、故障箇所の絞り込みが可能となる。また、このとき、遡上するトランジスタの段数をユーザが設定できるようにソフトウェアプログラムを作成しておくことは有効である。尚、故障確率が高いとして抽出する条件としては、上述した重複（合致）する場合に限らず、お互いの配線が隣接していることを条件としても実現できる。隣接していればショートする可能性が高いからである。
【００２５】
次に、発光画像に基づいて、発光箇所に存在するトランジスタを特定する方式について説明する。はじめに、ユーザが画面上でトランジスタの特定するのを支援する方式について述べる。図３は、ＣＡＤ装置の画面上における不良トランジスタの抽出方式を示す図である。発光画像２２とレイアウトパターン２０の重ね合わせ画像をユーザが確認した上で、マウスなどの入力装置１３を用いて、カーソル３０でドラッグして指定領域枠３１を指定する。この枠の座標の領域内に存在するトランジスタ２１を自動抽出する。この結果は、出力装置１４に出力しても良いし、不良が見つかったトランジスタの座標や名称、配線ネットをデータ記憶部に保存しても良い。トランジスタは、レイアウトデータ８、ネットリスト９、スケマティックを用いて特定するか、レイアウトデータ８のみでＣＡＤ装置に組み込んだソフトウェアプログラムで特定することができる。
【００２６】
また、ＣＡＤ装置に組み込んだソフトウェアプログラムにより、自動で発光トランジスタを特定することもできる。図４は発光画像からトランジスタを自動特定する方式を示す図である。図４（ａ）に示すようにレイアウトパターン２０上に発光画像２４を重ね合わせた後、図４（ｂ）のごとく、発光部の画像を任意のしきい値で２値化し、この２値化した発光画像４０を図４（ｃ）においてクラスタリングする。クラスタリングは、２値化した発光画像４０をひとかたまりの発光エリアとして認識するためのもので、図４（ｃ）に示したように縁取ることができる。また、図４（ｃ）’に示すように、２値化した発光画像４０の最外周のピクセルを囲う長方形を算出することも可能である。図４（ｃ）及び（ｃ）’で発光領域がデータとして定義できれば、その領域に存在するトランジスタを定義することは容易である。上記クラスタリングは、２箇所異常の発光が同時に発生するような場合に有効である。
【００２７】
さらに、発光強度を活用して不良トランジスタの重みづけを行う方式について説明する。図５は、発光強度分布に基づいて不良トランジスタを抽出する方式を示す図である。発光画像２２の色の濃い部分が、発光強度の高い部分である。発光現象は、このように任意の強度分布を持つことが一般的であり、その中心が異常な光を発生している場所である可能性が高い。ここでは、トランジスタ２７、２８の順に発光強度が高くなっている。従って、不良の疑わしさの観点から、解析対象とすべき優先順位は、トランジスタ２７，２８の順となる。例えば、発光強度分布を１６階調のグレイスケールで表現すれば、最も輝度の高い階調から順に、各々の階調を有する領域に存在したトランジスタを特定していくことで、優先順位付けができる。
（第２の実施の形態）
次に、本発明における第２の実施の形態について述べる。ここでは、発光顕微鏡の代わりにＯＢＩＲＣＨ解析装置を用いた場合の故障箇所特定方式について述べる。ＣＡＤ装置とそのシステムについては、図２の発光顕微鏡をＯＢＩＲＣＨ解析装置におきかえればよい。
【００２８】
図６は、ＯＢＩＲＣＨ画像から異常反応のあった配線を特定する方式を示す図である。ＯＢＩＲＣＨ画像５０とレイアウトパターン２０の重ね合わせ画像をユーザが確認した上で、マウスなどの入力装置１３を用いて、カーソル３０でＯＢＩＲＣＨ画像と重なり合ったレイアウト配線を指定する。この結果は、出力装置１４にハイライト表示して出力しても良いし、異常が見つかった配線の座標や配線ネット名称をデータ記憶部に保存しても良い。このとき、レイアウトデータ８、ネットリスト９を用いて配線ネットまで特定してもよいし、レイアウトデータ８のみで特定し座標を出力させてもよい。
【００２９】
ＯＢＩＲＣＨ解析装置から得られるＯＢＩＲＣＨ画像は、配線ピッチと比較して分解能が低く、幅が太くなって現れるために、一本の配線に特定できない場合がある（図７の太線部分に例示）。これを解決する方法を次に述べる。図７から図１０は、ＯＢＩＲＣＨ画像から異常の疑いのある配線を抽出する方式を示す図である。まずはじめに、レイアウトパターン２０とＯＢＩＲＣＨ画像５０を重ね合わせた状態で、図７に示すように、ＯＢＩＲＣＨ画像の一部を囲うように第一指定領域枠５１を入力装置１３とカーソル３０により指定する。これにより図８に示すように、この領域を通過する故障嫌疑配線５２が一つ、あるいは複数特定できる。一つの配線ネットに特定できた場合は、ＯＢＩＲＣＨ画像５０と故障嫌疑配線５２の合致を確認して終了する。ここで、複数の配線ネットが出力された場合は、図９に示すように、第二指定領域枠５３を指定する。ここで、第一指定領域枠５１を通過し、かつ、第二指定領域枠５３を通過すると言う条件で、配線ネットを検索することで、さらに故障候補を絞り込むことができる。図１０では、故障配線５４を一本だけに特定できた場合を示している。
【００３０】
次に、ＯＢＩＲＣＨの画像から自動的に故障候補を絞り込む方式について述べる。図１１は、ＯＢＩＲＣＨ画像からの故障配線絞り込み方式を示す図である。まずはじめに、図１１（ａ）にて、ＯＢＩＲＣＨ画像５０を取得する。図１１（ｂ）では、画像処理により、このＯＢＩＲＣＨ画像５０のノイズ成分を除去して、配線経路の形状を再現できるようなテンプレート５５に成型する。図１１（ｃ）に示すようにこのテンプレートに合致する配線経路を、レイアウトから抽出して、故障配線５６を特定することができる。
【００３１】
以上述べた故障配線の特定方式を活用して、欠陥が存在している箇所を特定する方式について説明する。図１２は、複数のテストパターンを入力したときの故障箇所の絞り込み方式を示す図である。同図では、図１２（ａ）から（ｄ）において、４種類のテストパターンを入力した。それぞれのテストパターンにおいて、図６から図１１に示したようなＯＢＩＲＣＨ故障配線特定法を用いて、ＯＢＩＲＣＨ反応のあった配線６０から６３が特定する。図１２（ｅ）では、ＯＢＩＲＣＨ反応のあった配線６０から６３を重ね合わせて、交差あるいは密集領域６４を特定することで、欠陥７０の所在を特定することが可能となる。このとき、作業者が視覚的に密集領域を判断しても良いし、この作業を支援するために強調させることも有効である。図１３は、この密集度分布の表示方式を示す図である。図１３（ａ）は、ＯＢＩＲＣＨ反応のあった配線６０から６３を重ね合わせた図である。図１３（ｂ）に示すように、このレイアウトを直交格子状に分割し、各々の格子面積に対する前記ＯＢＩＲＣＨ反応の合った配線の占有率を算出すれば、密集度分布図６５を簡単に表示することが可能となる。この後、この密集領域の座標、もしくは、密集度の高い重心点の座標を自動的に計算させて、その後の分析作業時間を短縮させることが可能となる。
【００３２】
一方、欠陥が短絡を引き起こす場合を考えると、以下のような密集度分布の表現方式で、欠陥箇所の特定精度を支援することができる。図１４は、異種配線の密集度の表現方式を示す図である。図１４（ａ）は、ＯＢＩＲＣＨ反応のあった配線の重ね合わせを行ったものである。このうち、ＯＢＩＲＣＨ反応のあった配線６６及び６７は、同電位の配線が密集しているため、たとえそれが短絡したとしても他の配線に短絡しない限り、機能に影響を及ぼさない場合がある。従って、図１３で述べた、単なる配線の密集度を表現する方式では、図１４（ｂ）に示すような密集度の高いエリア（最もハッチングの濃い部分）が複数出現したり、欠陥特定精度が低下する。そこで、図１４（ｃ）に示すように、配線を識別して異種配線の密集度のみを計算することで、真のクリティカル領域６９を特定することが可能である。
【００３３】
ＣＡＤ装置１に搭載したプログラム記憶部１２に記憶させるソフトウェアプログラムの説明を行う。図１５は、アルゴリズムを示す図である。ここでは、代表的なアルゴリズムについて述べ、本発明の実施の形態に述べる手順を適宜、組み入れることは可能である。まずはじめに、レイアウトデータ８、ネットリスト９、スケマティック（図示せず）、設計付加情報（テクノロジーファイルなど、図示せず）等をデータ記憶部１０に所望の前処理を施して記憶させる（ステップ１）。次に、テストパターン５に基づいてテスター４を駆動し、ウエハ等の半導体装置である試料３に所望の電圧印加を行う（ステップ２）。この状態で、発光顕微鏡２を駆動し、このとき得られた発光顕微鏡画像６を、データ記憶部１０に記憶させる（ステップ３）。ここで、発光顕微鏡画像６とレイアウトデータ８の重ね合わせを行う（ステップ４）。次に、発光領域に存在するトランジスタを特定する（ステップ５）。このトランジスタの入力側の配線経路を遡上する（ステップ６）。このとき、トランジスタの遡上段数は予めプログラムに記憶しておいても良いし、遡上の前に予め作業者の入力を促しても良い。複数のテストパターンを入力する場合、発光解析を継続し（ステップ７）、ステップ２からステップ６を繰り返す。テストパターンを入力し終わったら、重複配線経路を特定し、記憶そして出力する（ステップ８）。
（第３の実施の形態）
上記実施の形態では発光顕微鏡、OBIRCH解析装置それぞれで不良箇所の推定を実施している例を示したが、実際の解析では、両者の情報を総合して不良箇所を推定することも可能である。その一つの方式は、OBIRCH解析装置で絞り込んだ不良候補（例えば、配線やトランジスタ素子）と、発光顕微鏡で検出した発光点から遡上して得られた不良候補とを照合して、不良箇所の絞り込みを行う手法である。これを行うことで、不良箇所特定の確度を向上させ、さらに不良箇所を絞り込むための電子ビームテスタによる解析、あるいは、その準備のためのFIB加工の試行錯誤回数を、極力低減させることができる。
（第４の実施の形態）
前記した発光顕微鏡による不良箇所特定において、不良箇所をさらに短時間で正確に絞り込む方式について述べる。本実施の形態を説明するため、はじめに、中間電位化によるＭＯＳトランジスタの発光現象について、図１６を用いて説明を行う。この中間電位化現象は、代表的な発光現象の原因の一つである。ＭＯＳ（Ａ）１０３のゲートに接続されている配線（Ａ）１０１と配線（Ｂ）１０２とが、短絡欠陥１０４により短絡した場合を考える。ある状態において、配線（Ａ）１０１と配線（Ｂ）１０２の本来設定されるべき電圧が異なるとき、この短絡により、互いの電位に影響されて、各配線の設定電位の中間的な電位となることを中間電位化という。配線（Ａ）１０１が中間電位となると、ＭＯＳ（Ａ）１０３にはゲートをＯＮ／ＯＦＦするための入力電位が不完全な状態となり、接点不良を起こす。この段階で、ＭＯＳ（Ａ）１０３に過渡的な異常電流が流れることにより、発光を起こすことがある。また、ＭＯＳ（Ａ）１０３の接点不良状態は、その出力側にあるＭＯＳ（Ｂ）１０５のゲート電位の不安定な状態を生じさせるため、ＭＯＳ（Ｂ）１０５に過渡的な異常電流が流れることにより、ＭＯＳ（Ｂ）１０５において発光が見られる。以上が、中間電位化による発光現象である。
【００３４】
次に、論理回路において、このような中間電位化による発光現象がどのように伝搬するかを考える。図１７は、基本的な論理回路の一つであるＮＡＮＤ回路をとりあげ、中間電位の伝搬現象について説明を行う。図１７では、ＮＡＮＤ回路の入力となるＸ端子１１０にはＬｏｗ電位、Ｙ端子１１１にはＨｉｇｈ電位となる本来の状態において、これらの端子の何れかが中間電位化した場合を示している。図１７（ａ）は、Ｘ端子１１０が中間電位となった場合、図１７（ｂ）は、Ｙ端子１１１が中間電位となった場合を示している。まず、図１７（ａ）は、ｐＭＯＳ１１２に中間電位が入力されるため、
（１）ｐＭＯＳ１１２の出力は、中間電位あるいは、Ｈｉｇｈ／Ｌｏｗにふらついた電位状態となる。
（２）ｐＭＯＳ１１３は、正常なＹ端子１１１のＨｉｇｈ電位により、ＯＦＦとなるため、ｐＭＯＳ１１３の出力は浮遊電位となる。
（３）Ｘ端子１１０の中間電位は、ｎＭＯＳ１１５と、これによって引き起こされるｎＭＯＳ１１４の動作不安定を引き起こす（Ｈｉｇｈ／Ｌｏｗにふらついた電位状態）。
【００３５】
ＮＡＮＤ回路全体でみれば、これら、（１）（２）（３）の電位状態から決定されるため、結局、出力端子１１６の電位状態は、ふらついた状態となる。
【００３６】
一方、図１７（ｂ）については、
（４）正常なＸ端子１１０のＬｏｗ電位入力により、ｐＭＯＳ１１２はＯＮとなり、出力は、Ｈｉｇｈとなる。
（５）Ｙ端子１１１の中間電位化によりｐＭＯＳ１１３の動作はＯＮ／ＯＦＦにふらつき、ＯＮの時はＨｉｇｈ出力、ＯＦＦの時は浮遊電位となる。
（６）また、Ｙ端子１１１の中間電位入力によって、ｎＭＯＳ１１４はふらつくが、Ｘ端子１１０のＬｏｗ電位によるｎＭＯＳ１１５のＯＦＦ状態によって、結局は、浮遊電位となる。
【００３７】
上記（４）（５）（６）によって、ｐＭＯＳ１１２のＨｉｇｈ出力が支配的となるため、ＮＡＮＤ回路全体の出力はＨｉｇｈとなる。以上の現象により、ＮＡＮＤ回路の出力が中間電位で、かつ、本来の設定電圧がＸ端子はＬｏｗ、Ｙ端子はＨｉｇｈの場合、原因となる不良箇所を遡上する場合、図１７（ａ）のケースとなり、Ｘ端子の側だけを遡上すれば良いことになる。このように、基本的な論理回路の場合、中間電位伝搬特性の故障辞書（データベース）を作成しておけば、経路遡上（図１５のステップ６に相当）の際に、故障辞書を参照することで経路嫌疑の候補数を半減させることができ、不良解析時間を短縮させることができる。さらに、基本論理解路を多段にわたって遡上する場合は、その不良解析時間を（１／２）ｎに削減することが可能となり、この不良解析ＴＡＴの短縮は、製品開発期間の短縮や、顧客返品不良の解析にかかるリソース削減につながる。
【００３８】
図１８は、中間電位伝搬特性により経路遡上する故障解析システムの概略を示す。故障辞書１２０には、各種基本論理回路などのセルやＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ）ごとの中間電位伝搬特性を記述したデータを記憶させておく。この故障辞書１２０は、ＣＡＤ装置１と接続する。この故障辞書１２０の全て、あるいは必要なデータについて、ＣＡＤ装置１の内部にあるデータ記憶部１０に取り込み、データ演算部１１で絞り込みながら遡上するための演算処理を行うことができる。図１９は、故障辞書１２０に登録されているデータの構成を説明する図である。セル名称は、ＮＡＮＤやＮＯＲなどの基本論理回路名称やＩＰの名称を意味する。入力番号（入力１から入力Ｎ）には、電位の状態（ＨＩＧＨもしくはＬＯＷ）を登録する。さらに中間電位が伝搬した出力に対応した中間電位伝搬出力番号と、遡上すべき入力番号を表す遡上番号を対応させてファイルを作成しておく。こうすることによって、任意のセル名称の回路で、任意の入力電位状態のとき、中間電位出力番号が与えられれば、遡上を行う際、最も疑わしい遡上番号を抽出できるため、故障候補を絞り込み、故障位置特定時間を短縮することができる。この辞書は、予め故障モデルを定義し、任意の回路の、任意の電位状態におけるシミュレーション結果を対応づけてもよいし、実際の製品の故障解析結果から得られる実績データに基づいてもよい（ある回路において、中間電位の出力された中間電位出力番号と、原因の確認された遡上入力番号とを対応させて記憶させる。）。
【００３９】
【発明の効果】
本発明によれば、より故障の疑いのある配線や欠陥箇所を絞り込むため、故障箇所の精度ならびに故障箇所特定時間を短縮させることがかのうとなる。これにより、半導体製品の不良箇所をいち早く分析でき、メカニズムの推定により速やかに歩留り向上を図ることが可能となる。
【図面の簡単な説明】
【図１】複数のテストパターンを入力したときの故障位置特定方式を説明する図
【図２】ＣＡＤ装置とそのシステムを示す図
【図３】ＣＡＤ装置の画面上における不良トランジスタの抽出方式を示す図
【図４】発光画像からトランジスタを自動特定する方式を示す図
【図５】発光強度分布に基づいて不良トランジスタを抽出する方式を示す図
【図６】ＯＢＩＲＣＨ画像から異常反応のあった配線を特定する方式を示す図
【図７】ＯＢＩＲＣＨ画像から異常の疑いのある配線を抽出する方式を示す図
【図８】ＯＢＩＲＣＨ画像から異常の疑いのある配線を抽出する方式を示す図
【図９】ＯＢＩＲＣＨ画像から異常の疑いのある配線を抽出する方式を示す図
【図１０】ＯＢＩＲＣＨ画像から異常の疑いのある配線を抽出する方式を示す図
【図１１】ＯＢＩＲＣＨ画像からの故障配線絞り込み方式を示す図
【図１２】複数のテストパターンを入力したときの故障箇所の絞り込み方式を示す図
【図１３】密集度分布の表示方式
【図１４】異種配線の密集度の表現方式を示す図
【図１５】アルゴリズムを示す図
【図１６】中間電位化による発光現象を示す図
【図１７】中間電位の伝搬特性を示す図
【図１８】中間電位伝搬特性により経路遡上する故障解析システムの概略図
【図１９】故障辞書に登録されているデータの構成を説明する図
【符号の説明】
２０…レイアウトパターン、２１…トランジスタ、２２…発光画像、２３…遡上配線経路、２４…発光画像、２５…遡上配線経路、２６…重複した配線
Claims (16)
- 半導体装置に複数種の電圧設定パターンに基づく電圧を印加した場合に、物理解析装置により取得された前記パターン毎の反応箇所を囲む指定領域枠をマウスを用いた入力装置、もしくは自動画像認識装置によって領域として得られる反応情報の入力を受けるステップと、
前記各々の反応情報を前記半導体装置のレイアウトパターン情報と照合し、前記反応情報の示す位置の範囲内に存在するトランジスタから配線経路を電圧印加位置方向に遡上することで各々の遡上配線を演算処理手段により抽出するステップと、
各トランジスタに対応した前記遡上配線の経路が合致もしくは隣接している配線範囲を特定して表示手段に表示させるステップと、
を実行させることを特徴とする半導体不良解析用のＣＡＤツール。 - 半導体装置に電圧設定パターンに基づく電圧を印加した場合に、物理解析装置により取得された複数個所の反応箇所を囲む指定領域枠をマウスを用いた入力装置、もしくは自動画像認識装置によって領域として得られる反応情報の入力を受けるステップと、
前記各々の反応情報を前記半導体装置のレイアウトパターン情報と照合し、前記反応情報の示す位置の範囲内に存在するトランジスタから配線経路を電圧印加位置方向に遡上することで各々の遡上配線を演算処理手段により抽出するステップと、
各トランジスタに対応した前記遡上配線の経路が合致もしくは隣接している配線範囲を特定して表示手段に表示させるステップと、
を実行させることを特徴とする半導体不良解析用のＣＡＤツール。 - 請求項１又は２に記載の半導体不良解析用のＣＡＤツールであって、
前記反応情報の示す位置の範囲内に複数のトランジスタが存在する場合には、当該範囲内における発光強度の高い範囲に位置するトランジスタから配線遡上の演算処理を行うことを特徴とする半導体不良解析用のＣＡＤツール。 - 請求項１又は２に記載の半導体不良解析用のＣＡＤツールであって、
前記物理解析装置として、発光顕微鏡を用いることを特徴とする半導体不良解析用のＣＡＤツール。 - 半導体装置に複数種の電圧設定パターンに基づく電圧を印加した場合の反応状態を、発光顕微鏡を用いて前記パターン毎の反応箇所を囲む指定領域枠をマウスを用いた入力装置、もしくは自動画像認識装置によって領域として得られる反応情報として取得し、
前記各々の反応情報を前記半導体装置のレイアウトパターン情報と照合し、前記反応情報の示す位置の範囲内に存在するトランジスタから配線経路を電圧印加位置方向に遡上することで各々の遡上配線を演算処理手段により抽出し、
各トランジスタに対応した前記遡上配線の経路が合致もしくは隣接している配線範囲を特定して表示手段に表示させることを特徴とする半導体不良解析方法。 - 半導体装置に電圧設定パターンに基づく電圧を印加した場合の反応状態を、発光顕微鏡を用いて反応箇所を囲む指定領域枠をマウスを用いた入力装置、もしくは自動画像認識装置によって領域として得られる反応情報を取得し、
前記反応情報が複数ある場合には、前記各々の反応情報を前記半導体装置のレイアウトパターン情報と照合し、前記反応情報の示す位置の範囲内に存在するトランジスタから配線経路を電圧印加位置方向に遡上することで各々の遡上配線を演算処理手段により抽出し、
各トランジスタに対応した前記遡上配線の経路が合致もしくは隣接している配線範囲を特定して表示手段に表示させることを特徴とする半導体不良解析方法。 - 請求項５又は６に記載の半導体不良解析方法であって、
前記反応情報の示す位置の範囲内に複数のトランジスタが存在する場合には、当該範囲内における発光強度の高い範囲に位置するトランジスタから配線遡上の演算処理を行うことを特徴とする半導体不良解析方法。 - 半導体装置に複数種の電圧設定パターンに基づく電圧を印加した場合に、物理解析装置により取得された前記パターン毎の反応情報の入力を受けるステップと、
前記各々の反応情報に対応する反応形状を代表するテンプレートを形成するステップと、
前記テンプレートと前記半導体装置のレイアウトパターン情報とをマッチングすることで、レイアウト上の配線経路を演算処理手段により抽出するステップと、
各パターンに対応した前記配線経路を表示手段に表示させるステップと、
を実行させることを特徴とする半導体不良解析用のＣＡＤツール。 - 半導体装置に複数種の電圧設定パターンに基づく電圧を印加した場合に、物理解析装置により取得された前記パターン毎の反応情報の入力を受けるステップと、
前記各々の反応情報に対応する反応形状を代表するテンプレートを形成するステップと、
前記テンプレートと前記半導体装置のレイアウトパターン情報とをマッチングすることで、レイアウト上の配線経路を演算処理手段により抽出するステップと、
各パターンに対応した前記抽出された配線経路を重畳した場合に、配線密度の程度に基づく密集分布を表示手段に表示させるステップと、
を実行させることを特徴とする半導体不良解析用のＣＡＤツール。 - 請求項９に記載の半導体不良解析用のＣＡＤツールであって、
前記配線経路を重畳した場合に、同電位の配線経路が密となる個所を削除して演算処理した結果の密度分布を表示させることを特徴とする半導体不良解析用のＣＡＤツール。 - 請求項８又は９に記載の半導体不良解析用のＣＡＤツールであって、
前記物理解析装置として、ＯＢＩＲＣＨ解析装置を用いることを特徴とする半導体不良解析用のＣＡＤツール。 - 半導体装置に複数種の電圧設定パターンに基づく電圧を印加した場合の反応状態を、物理解析装置により前記パターン毎の反応情報として取得し、
前記各々の反応情報に対応する反応形状を代表するテンプレートを形成し、
前記テンプレートと前記半導体装置のレイアウトパターン情報とをマッチングすることで、レイアウト上の配線経路を演算処理手段により抽出し、
各パターンに対応した前記配線経路を表示手段に表示することを特徴とする半導体不良解析方法。 - 半導体装置に複数種の電圧設定パターンに基づく電圧を印加した場合の反応状態を、物理解析装置により前記パターン毎の反応情報として取得し、
前記各々の反応情報に対応する反応形状を代表するテンプレートを形成し、
前記テンプレートと前記半導体装置のレイアウトパターン情報とをマッチングすることで、レイアウト上の配線経路を演算処理手段により抽出し、
各パターンに対応した前記抽出された配線経路を重畳した場合に、配線密度の程度に基づく密集分布を表示手段に表示することを特徴とする半導体不良解析方法。 - 請求項１３に記載の半導体不良解析方法であって、
前記配線経路を重畳した場合に、同電位の配線経路が密となる個所を削除して演算処理した結果の密度分布を表示させることを特徴とする半導体不良解析方法。 - 請求項１から４のいずれか一項に記載の半導体不良解析用のＣＡＤツールであって、
前記配線経路を電圧印加位置方向に遡上するときに、予め欠陥による中間電位伝搬現象をモデル化した故障辞書を参照して、故障の可能性の高い配線を選別して遡上することを特徴とする半導体不良解析用のＣＡＤツール。 - 請求項５から７のいずれか一項に記載の半導体不良解析方法であって、
前記配線経路を電圧印加位置方向に遡上するときに、予め欠陥による中間電位伝搬現象をモデル化した故障辞書を参照して、故障の可能性の高い配線を選別して遡上することを特徴とする半導体不良解析方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001284362A JP4190748B2 (ja) | 2001-06-27 | 2001-09-19 | 半導体不良解析用のｃａｄツール及び半導体不良解析方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-193980 | 2001-06-27 | ||
| JP2001193980 | 2001-06-27 | ||
| JP2001284362A JP4190748B2 (ja) | 2001-06-27 | 2001-09-19 | 半導体不良解析用のｃａｄツール及び半導体不良解析方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003086689A JP2003086689A (ja) | 2003-03-20 |
| JP4190748B2 true JP4190748B2 (ja) | 2008-12-03 |
Family
ID=26617618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001284362A Expired - Fee Related JP4190748B2 (ja) | 2001-06-27 | 2001-09-19 | 半導体不良解析用のｃａｄツール及び半導体不良解析方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4190748B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100801041B1 (ko) * | 2000-02-29 | 2008-02-04 | 플라세람 컴파니, 리미티드 | 식품의 함침 처리 방법 및 그 방법에 의해 수득된 비타민씨-함유 에그 및 피단-유사 에그 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5005893B2 (ja) * | 2005-06-22 | 2012-08-22 | 浜松ホトニクス株式会社 | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
| JP5000104B2 (ja) * | 2005-06-22 | 2012-08-15 | 浜松ホトニクス株式会社 | 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム |
| JP5087236B2 (ja) * | 2006-06-14 | 2012-12-05 | ルネサスエレクトロニクス株式会社 | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
| JP4931483B2 (ja) * | 2006-06-14 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
| JP5091430B2 (ja) * | 2006-06-14 | 2012-12-05 | ルネサスエレクトロニクス株式会社 | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
| US7765444B2 (en) | 2006-11-06 | 2010-07-27 | Nec Electronics Corporation | Failure diagnosis for logic circuits |
| JP5349410B2 (ja) | 2010-06-17 | 2013-11-20 | 浜松ホトニクス株式会社 | 半導体集積回路装置の検査方法及び半導体集積回路装置 |
| JP5399982B2 (ja) | 2010-06-17 | 2014-01-29 | 浜松ホトニクス株式会社 | 半導体集積回路装置の検査方法及び半導体集積回路装置 |
| JP5971208B2 (ja) * | 2013-07-17 | 2016-08-17 | 信越半導体株式会社 | 半導体素子の評価方法及び半導体素子の評価装置 |
| JP7372110B2 (ja) * | 2019-10-25 | 2023-10-31 | 日清紡マイクロデバイス株式会社 | ネットリスト生成方法及び生成装置 |
| US11561256B2 (en) | 2019-12-31 | 2023-01-24 | Synopsys, Inc. | Correlation between emission spots utilizing CAD data in combination with emission microscope images |
-
2001
- 2001-09-19 JP JP2001284362A patent/JP4190748B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100801041B1 (ko) * | 2000-02-29 | 2008-02-04 | 플라세람 컴파니, 리미티드 | 식품의 함침 처리 방법 및 그 방법에 의해 수득된 비타민씨-함유 에그 및 피단-유사 에그 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003086689A (ja) | 2003-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11694009B2 (en) | Pattern centric process control | |
| US10754309B2 (en) | Auto defect screening using adaptive machine learning in semiconductor device manufacturing flow | |
| US7760929B2 (en) | Grouping systematic defects with feedback from electrical inspection | |
| US7681159B2 (en) | System and method for detecting defects in a semiconductor during manufacturing thereof | |
| CN1256733C (zh) | 用于将逻辑集成电路的逻辑功能测试数据映射为物理表述的集成电路测试软件系统 | |
| KR101144545B1 (ko) | 반도체 제조를 위한 탄력적 혼성 결함 분류 | |
| US8194968B2 (en) | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions | |
| US11669957B2 (en) | Semiconductor wafer measurement method and system | |
| US10146036B2 (en) | Semiconductor wafer inspection using care area group-specific threshold settings for detecting defects | |
| JP4190748B2 (ja) | 半導体不良解析用のｃａｄツール及び半導体不良解析方法 | |
| KR102389065B1 (ko) | 시스템적 물리적 고장 분석(ｐｆａ) 결함 위치 결정을 위한 시스템 및 방법 | |
| US20050273656A1 (en) | Learning based logic diagnosis | |
| US7356787B2 (en) | Alternative methodology for defect simulation and system | |
| JP4642385B2 (ja) | 半導体装置の不良解析システムおよび半導体装置の製造方法 | |
| JP2023517549A (ja) | 検査対象の欠陥パターンの抽出装置、抽出方法及び記憶媒体 | |
| JP4146655B2 (ja) | 欠陥源候補抽出プログラム | |
| US12566420B2 (en) | Module for predicting semiconductor physical defects and method thereof | |
| JP4455569B2 (ja) | 複数の論理回路に対する故障診断方法 | |
| JP2008116332A (ja) | 複数の論理回路に対する故障診断方法 | |
| JP2009204623A (ja) | 複数の論理回路に対する故障診断方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041202 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080812 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080902 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080917 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |