Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4191133B2 - Wireless communication system, split mode TFCI decoding processing apparatus, and decoding processing method used therefor - Google Patents
[go: Go Back, main page]

JP4191133B2 - Wireless communication system, split mode TFCI decoding processing apparatus, and decoding processing method used therefor - Google Patents

Wireless communication system, split mode TFCI decoding processing apparatus, and decoding processing method used therefor Download PDF

Info

Publication number
JP4191133B2
JP4191133B2 JP2004347947A JP2004347947A JP4191133B2 JP 4191133 B2 JP4191133 B2 JP 4191133B2 JP 2004347947 A JP2004347947 A JP 2004347947A JP 2004347947 A JP2004347947 A JP 2004347947A JP 4191133 B2 JP4191133 B2 JP 4191133B2
Authority
JP
Japan
Prior art keywords
tfci
butterfly
memory buffer
correlation
codeword
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004347947A
Other languages
Japanese (ja)
Other versions
JP2006157751A (en
Inventor
貴弘 内藤
Original Assignee
埼玉日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 埼玉日本電気株式会社 filed Critical 埼玉日本電気株式会社
Priority to JP2004347947A priority Critical patent/JP4191133B2/en
Publication of JP2006157751A publication Critical patent/JP2006157751A/en
Application granted granted Critical
Publication of JP4191133B2 publication Critical patent/JP4191133B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

本発明は無線通信システム、プリットモードTFCI復号処理装置及びそれらに用いる復号処理方法に関し、特にスプリットモードTFCI(Transport−Format−Combination Indicator)で送信されたTFCIコードワードの復号処理方法に関する。   The present invention relates to a wireless communication system, a split mode TFCI decoding processing apparatus, and a decoding processing method used therefor, and more particularly, to a decoding processing method for a TFCI codeword transmitted in split mode TFCI (Transport-Format-Combination Indicator).

3.5世代の携帯電話サービスにおいては、HSDPA(High Speed Downlink Packet Access)が適用されている。   In 3.5 generation mobile phone services, HSDPA (High Speed Downlink Packet Access) is applied.

このHSDPAは下りリンクに対して付随個別物理チャネル(A−DPCH:Associated Dedicated Physical Channel)のTFCI値と、物理ダウンリンク共有チャネル(PDSCH:Physical Downlink Shared Channel)のTFCI値とをスプリットモードTFCIコード発生器から個別物理制御チャネル(DPCCH:Dedicated Physical Control Channel)に多重マッピングして送信される(例えば、非特許文献1参照)。   This HSDPA generates the split mode TFCI code of the TFCI value of the associated dedicated physical channel (A-DPCH) and the physical downlink shared channel (PDSCH) for the downlink and the TFCI code of the physical downlink shared channel (PDSCH). Are multiplexed and transmitted from a receiver to a dedicated physical control channel (DPCCH) (for example, see Non-Patent Document 1).

このような適用サービスにおいて、携帯電話端末では、さらなる小型化によって、ハードウェア規模の縮小化が求められている。   In such applied services, mobile phone terminals are required to be reduced in hardware scale by further downsizing.

“4.3.4 Operation of Transport−Format−Combination Indicator(TFCI) in Split Mode”[3GPP(3rd Generation Partnership Project) TS25.212 V4.6.0(2002−09]“4.3.4 Operation of Transport-Format-Combination Indicator (TFCI) in Split Mode” [3GPP (3rd Generation Partnership Project) TS25.212 V4.6.0 (2002-09)

上述した従来の携帯電話サービスでは、図13に示すように、軟判定スプリットモードTFCI復号部30が、スプリットモードTFCIコードワード分離部301と、bi−orthogonal Code相関器302,303と、ピーク相関値判定部304と、スプリットモードTFCI判定部305とから構成されており、bi−orthogonal Code相関器302,303各々において、図14に示すように、16入力の相関器を16種類用意する必要があり、ハードウェア規模が大きく、消費電力も大きくなることが懸念事項としてあげられている。   In the conventional mobile phone service described above, as shown in FIG. 13, the soft decision split mode TFCI decoding unit 30 includes a split mode TFCI codeword separation unit 301, bi-orthogonal code correlators 302 and 303, and a peak correlation value. It comprises a determination unit 304 and a split mode TFCI determination unit 305. In each of the bi-orthogonal code correlators 302 and 303, it is necessary to prepare 16 types of 16-input correlators as shown in FIG. The concern is that the hardware scale is large and the power consumption is large.

そこで、本発明の目的は上記の問題点を解消し、ハードウェア規模や消費電力を大きくすることなく、スプリットモードのTFCI値の復号をできる限り小さいハードウェア規模で実現することができる無線通信システム、プリットモードTFCI復号処理装置及びそれらに用いる復号処理方法を提供することにある。   Accordingly, an object of the present invention is to solve the above-described problems, and to achieve split mode TFCI value decoding with the smallest possible hardware scale without increasing the hardware scale and power consumption. Another object of the present invention is to provide a split mode TFCI decoding processing apparatus and a decoding processing method used for them.

本発明による無線通信システムは、生成されたスプリットモードのTFCI(Transport−Format−Combination Indicator)コードワードを多重して送信する送信処理装置と、受信したTFCIコードワードを、16次アダマール行列の各行または列成分との相関を計算することで復号する復号処理装置とを含む無線通信システムであって、
前記復号処理装置は、前記TFCIコードワードを基に前記16次アダマール行列の各行または列成分との相関を計算するバタフライ演算器を時分割に使用して前記16次アダマール行列と等価の複数の分解行列各々の相関を計算する時分割高速アダマール変換手段を備え
前記時分割高速アダマール変換手段は、前記TFCIコードワードと前記バタフライ演算器の計算結果とを随時格納するメモリバッファと、前記メモリバッファから前記バタフライ演算器に入出力するデータのアドレスポインタを抽出するアドレスポインタ抽出手段とを具備している。
A wireless communication system according to the present invention includes a transmission processing apparatus that multiplexes and transmits a generated split-mode TFCI (Transport-Format-Combination Indicator) codeword, and the received TFCI codeword for each row of a 16th-order Hadamard matrix or A wireless communication system including a decoding processing device for decoding by calculating a correlation with a sequence component,
The decoding processing device uses a butterfly calculator that calculates a correlation with each row or column component of the 16th-order Hadamard matrix based on the TFCI codeword in a time division manner, and performs a plurality of decompositions equivalent to the 16th-order Hadamard matrix. A time-division fast Hadamard transform means for calculating the correlation of each matrix ;
The time-division fast Hadamard transform means includes a memory buffer for storing the TFCI codeword and the calculation result of the butterfly calculator as needed, and an address for extracting an address pointer of data to be input / output from the memory buffer to the butterfly calculator Pointer extraction means .

本発明によるスプリットモードTFCI復号処理装置は、生成されたスプリットモードのTFCI(Transport−Format−Combination Indicator)コードワードを多重して送信する送信処理装置から受信したTFCIコードワードを、16次アダマール行列の各行または列成分との相関を計算することで復号するスプリットモードTFCI復号処理装置であって、
前記TFCIコードワードを基に前記16次アダマール行列の各行または列成分との相関を計算するバタフライ演算器を時分割に使用して前記16次アダマール行列と等価の複数の分解行列各々の相関を計算する時分割高速アダマール変換手段を備え
前記時分割高速アダマール変換手段は、前記TFCIコードワードと前記バタフライ演算器の計算結果とを随時格納するメモリバッファと、前記メモリバッファから前記バタフライ演算器に入出力するデータのアドレスポインタを抽出するアドレスポインタ抽出手段とを具備している。
The split-mode TFCI decoding processing apparatus according to the present invention converts a TFCI codeword received from a transmission processing apparatus that multiplexes and transmits the generated split-mode TFCI (Transport-Format-Combination Indicator) codeword into a 16th order Hadamard matrix. A split mode TFCI decoding processing device for decoding by calculating a correlation with each row or column component,
Calculate the correlation of each of a plurality of decomposition matrices equivalent to the 16th-order Hadamard matrix by using a butterfly operator for calculating the correlation with each row or column component of the 16th-order Hadamard matrix based on the TFCI codeword. comprising a split fast Hadamard transform means when,
The time-division fast Hadamard transform means includes a memory buffer for storing the TFCI codeword and the calculation result of the butterfly calculator as needed, and an address for extracting an address pointer of data to be input / output from the memory buffer to the butterfly calculator Pointer extraction means .

本発明によるスプリットモードTFCI復号処理方法は、生成されたスプリットモードのTFCI(Transport−Format−Combination Indicator)コードワードを多重して送信する送信処理装置と、受信したTFCIコードワードを、16次アダマール行列の各行または列成分との相関を計算することで復号する復号処理装置とを含む無線通信システムに用いられるスプリットモードTFCI復号処理方法であって、
前記復号処理装置が、前記TFCIコードワードを基に前記16次アダマール行列の各行または列成分との相関を計算するバタフライ演算器を時分割に使用して前記16次アダマール行列と等価の複数の分解行列各々の相関を計算する時分割高速アダマール変換手段を用いてTFCIコードワードを復号し、
前記時分割高速アダマール変換手段が、前記TFCIコードワードと前記バタフライ演算器の計算結果とを随時格納するメモリバッファから前記バタフライ演算器に入出力するデータのアドレスポインタをアドレスポインタ抽出手段にて抽出している。
The split-mode TFCI decoding processing method according to the present invention includes a transmission processing apparatus that multiplexes and generates a generated split-mode TFCI (Transport-Format-Combination Indicator) codeword, and a received 16th-order Hadamard matrix. A split mode TFCI decoding processing method used in a wireless communication system including a decoding processing device for decoding by calculating a correlation with each row or column component of
The decoding processor uses a butterfly operator that calculates a correlation with each row or column component of the 16th order Hadamard matrix based on the TFCI codeword in a time division manner, and a plurality of decompositions equivalent to the 16th order Hadamard matrix Decoding a TFCI codeword using time-division fast Hadamard transform means for calculating the correlation of each matrix ;
The time-division high-speed Hadamard transform means extracts an address pointer of data to be input / output to the butterfly calculator from a memory buffer that stores the TFCI code word and the calculation result of the butterfly calculator as needed. ing.

すなわち、本発明のスプリットモードTFCI復号処理装置は、上記の非特許文献1に記載されているスプリットモードTFCIで送信されたTFCIコードワードの復号処理方法に関する発明である。   That is, the split mode TFCI decoding processing apparatus of the present invention is an invention relating to a decoding processing method for a TFCI codeword transmitted in split mode TFCI described in Non-Patent Document 1 above.

HSDPA(High Speed Data Packet Access)サービスを実施する無線基地局装置は、上記の非特許文献1に記載しているように、付随個別物理チャネル(A−DPCH:Associated Dedicated Physical Channel)のTFCI値と、物理ダウンリンク共有チャネル(PDSCH:Physical Downlink Shared Channel)のTFCI値とをスプリットモードTFCIコード発生器から個別物理制御チャネル(DPCCH:Dedicated Physical Control Channel)に多重マッピングすることで、スプリットモードのTFCIコードワードが送信されている。   As described in Non-Patent Document 1 above, a radio base station apparatus that implements HSDPA (High Speed Data Packet Access) service includes a TFCI value of an associated dedicated physical channel (A-DPCH: Associated Dedicated Physical Channel). TFCI code of split mode by multiple mapping of TFCI value of Physical Downlink Shared Channel (PDSCH) from Split Mode TFCI Code Generator to Dedicated Physical Control Channel (DPCCH: Dedicated Physical Control Channel) A word is being sent.

本発明では、このbi−orthogonal相関器の代わりに時分割高速アダマール変換部を用いることによりハードウェア規模および消費電力の低減を図ろうとしている。また、本発明では携帯端末におけるスプリットモードTFCI復号に関してできる限り小さなハードウェア構成を提案している。   In the present invention, the hardware scale and power consumption are reduced by using a time-division high-speed Hadamard transform unit instead of the bi-orthogonal correlator. Further, the present invention proposes a hardware configuration as small as possible for split mode TFCI decoding in a mobile terminal.

本発明のスプリットモードTFCI復号処理装置では、携帯端末のスプリットモードTFCI復号部に時分割高速アダマール変換部を備え、この時分割高速アダマール変換部に、メモリバッファとバタフライ演算器とアドレスポインタ抽出手段とを備え、スプリットモードのTFCIコードワードを復号する装置を、小さなハードウェアで実現可能となる。   In the split mode TFCI decoding processing apparatus of the present invention, the split mode TFCI decoding unit of the mobile terminal includes a time division high-speed Hadamard conversion unit, and the time division high-speed Hadamard conversion unit includes a memory buffer, a butterfly calculator, an address pointer extraction unit, The apparatus for decoding a TFCI codeword in split mode can be realized with small hardware.

そのために、本発明のスプリットモードTFCI復号処理装置では、図1の軟判定スプリットモードTFCI復号部において時分割高速アダマール変換部を用いることによって、ハードウェアの縮小化を図っている。このハードウェアの縮小化を図るための時分割高速アダマール変換部は、メモリバッファと、バタフライ演算器と、アドレスポインタ抽出部119とを用いてスプリットモードのTFCI値の復号をできる限り小さいハードウェア規模で実現可能としている。   Therefore, in the split mode TFCI decoding processing apparatus of the present invention, the hardware is reduced by using the time division fast Hadamard transform unit in the soft decision split mode TFCI decoding unit of FIG. The time-division high-speed Hadamard transform unit for reducing the size of the hardware uses a memory buffer, a butterfly calculator, and an address pointer extractor 119 to decode the TFCI value in the split mode as small as possible. This is possible.

これによって、本発明のスプリットモードTFCI復号処理装置では、メモリバッファとバタフライ演算器とを共有化し、16次アダマール行列の相関を、1つのメモリバッファと1つのバタフライ演算器とアドレスポインタ抽出部とによって演算することで、時分割高速アダマール変換器において最小限のハードウェア規模で構成することが可能となる。   Thus, in the split mode TFCI decoding processing apparatus of the present invention, the memory buffer and the butterfly calculator are shared, and the correlation of the 16th order Hadamard matrix is obtained by one memory buffer, one butterfly calculator, and the address pointer extraction unit. By calculating, it is possible to configure the time-division high-speed Hadamard transformer with a minimum hardware scale.

また、本発明のスプリットモードTFCI復号処理装置では、バタフライ演算器の計算結果をメモリバッファに格納するのと同時に、メモリバッファからの出力を次のバタフライ演算器の入力に書込む構成としているので、効率的な処理を行うことで、ハードウェア規模が小さくても比較的、高速に処理することができる。   Further, in the split mode TFCI decoding processing device of the present invention, since the calculation result of the butterfly calculator is stored in the memory buffer, the output from the memory buffer is written to the input of the next butterfly calculator. By performing efficient processing, processing can be performed relatively quickly even if the hardware scale is small.

本発明は、以下に述べるような構成及び動作とすることで、ハードウェア規模や消費電力を大きくすることなく、スプリットモードのTFCI値の復号をできる限り小さいハードウェア規模で実現することができるという効果が得られる。   With the configuration and operation as described below, the present invention can realize the decoding of the TFCI value in the split mode with the smallest possible hardware scale without increasing the hardware scale and power consumption. An effect is obtained.

次に、本発明の実施例について図面を参照して説明する。図1は本発明の一実施例による無線通信システムの構成を示すブロック図である。図1において、本発明の一実施例による無線通信システムは、無線通信路100を通して接続されるスプリットモードTFCI(Transport−Format−Combination Indicator)コードワード送信部1及びスプリットモードTFCI復号部2から構成されている。   Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration of a wireless communication system according to an embodiment of the present invention. In FIG. 1, a wireless communication system according to an embodiment of the present invention includes a split mode TFCI (Transport-Format-Combination Indicator) codeword transmitter 1 and a split mode TFCI decoder 2 connected through a wireless communication channel 100. ing.

スプリットモードTFCIコードワード送信部1はスプリットモードTFCIコード発生器11と、個別物理制御チャネルマッピング12とから構成されており、スプリットモードTFCI復号部2はスプリットモードTFCIコードワード検出部21と、軟判定スプリットモードTFCI復号部22とから構成されている。   The split mode TFCI codeword transmission unit 1 includes a split mode TFCI code generator 11 and a dedicated physical control channel mapping 12. The split mode TFCI decoding unit 2 includes a split mode TFCI codeword detection unit 21 and a soft decision. The split mode TFCI decoding unit 22 is configured.

図2(a)は図1のスプリットモードTFCIコード発生器11の構成を示すブロック図であり、図2(b)は図2(a)のbi−orthogonal code器で用いるコードを示す表である。   FIG. 2A is a block diagram showing a configuration of the split mode TFCI code generator 11 of FIG. 1, and FIG. 2B is a table showing codes used in the bi-orthogonal code unit of FIG. 2A. .

図2(a)において、スプリットモードTFCIコード発生器11はA−DPCH(Associated Dedicated Physical Channel:付随個別物理チャネル)のTFCI値(0〜31)5ビットを入力して16ビットのTFCIコードワードを生成するbi−orthogonal code器111と、PDSCH(Physical Downlink Shared Channel:物理個別共有チャネル)のTFCI値(0〜31)5ビットを入力して16ビットのTFCIコードワードを生成するbi−orthogonal code器112とから構成されている。   2A, the split mode TFCI code generator 11 inputs a TFCI value (0 to 31) 5 bits of an A-DPCH (Associated Dedicated Physical Channel) and inputs a 16-bit TFCI code word. Bi-orthogonal code generator 111 for generating and TFCI value (0 to 31) 5 bits of PDSCH (Physical Downlink Shared Channel) to generate 16-bit TFCI codeword 112.

つまり、スプリットモードTFCIコード発生器11はA−DPCHのTFCI値5ビットと、PDSCHのTFCI値5ビットとを入力し、bi−orthogonal code器111,112各々で16ビットのTFCIコードワードを生成する。個別物理制御チャネルマッピング12はスプリットモードTFCIコード発生器11で生成されたTFCIコードワードを多重する。   That is, the split-mode TFCI code generator 11 receives the TFCI value of 5 bits of A-DPCH and the TFCI value of 5 bits of PDSCH, and generates 16-bit TFCI code words by the bi-orthogonal code units 111 and 112, respectively. . The dedicated physical control channel mapping 12 multiplexes the TFCI code word generated by the split mode TFCI code generator 11.

スプリットモードTFCIコード発生器11において、bi−orthogonal code器111はA−DPCHのTFCI値5ビットを入力し、16ビットのTFCIコードワード(b0 ,b2 ,・・・,b30)を生成し、bi−orthogonal code器112はPDSCHのTFCI値5ビットを入力し、16ビットのTFCIコードワード(b1 ,b3 ,・・・,b31)を生成する。 In the split mode TFCI code generator 11, the bi-orthogonal code generator 111 receives 5 bits of the TFCI value of the A-DPCH and generates a 16-bit TFCI code word (b 0 , b 2 ,..., B 30 ). Then, the bi-orthogonal code unit 112 receives 5 bits of the TFCI value of the PDSCH and generates a 16-bit TFCI code word (b 1 , b 3 ,..., B 31 ).

図3は図1の軟判定スプリットモードTFCI復号部22の構成を示すブロック図である。図3において、軟判定スプリットモードTFCI復号部22はスプリットモードTFCIコードワード分離部221と、時分割高速アダマール変換部222と、ピーク相関値判定部223と、スプリットモードTFCI判定部224とから構成されている。   FIG. 3 is a block diagram showing a configuration of the soft decision split mode TFCI decoding unit 22 of FIG. In FIG. 3, the soft decision split mode TFCI decoding unit 22 includes a split mode TFCI codeword separation unit 221, a time division fast Hadamard transform unit 222, a peak correlation value determination unit 223, and a split mode TFCI determination unit 224. ing.

スプリットモードTFCI復号部2において、スプリットモードTFCIコードワード検出部21は個別物理制御チャネルマッピング12で多重化されたTFCIビットを検出する。   In the split mode TFCI decoding unit 2, the split mode TFCI codeword detection unit 21 detects the TFCI bits multiplexed by the dedicated physical control channel mapping 12.

軟判定スプリットモードTFCI復号部22において、スプリットモードTFCIコードワード分離部221はA−DPCHのTFCIコードワードとPDSCHのTFCIコードワードとを分離する。時分割高速アダマール変換部222はスプリットモードTFCIコードワード分離部221で分離されたA−DPCHのTFCIコードワード、PDSCHのTFCIコードワードの相関値を、図示せぬバタフライ演算器を時分割に使用して算出する。   In the soft decision split mode TFCI decoding unit 22, the split mode TFCI codeword separation unit 221 separates the TFCI codeword of A-DPCH and the TFCI codeword of PDSCH. The time division fast Hadamard transform unit 222 uses the correlation value of the TFCI codeword of A-DPCH and the TFCI codeword of PDSCH separated by the split mode TFCI codeword separation unit 221 for time division using a butterfly calculator (not shown). To calculate.

ピーク相関値判定部223は時分割高速アダマール変換部222で算出された相関値のピークインデックスとピークの正負とを判定し、スプリットモードTFCI判定部224はピーク相関値判定部223からのピークインデックスとピークの正負とからA−DPCHのTFCI値とPDSCHのTFCI値とをそれぞれ判定する。   The peak correlation value determination unit 223 determines the peak index of the correlation value calculated by the time division fast Hadamard transform unit 222 and the sign of the peak, and the split mode TFCI determination unit 224 determines the peak index from the peak correlation value determination unit 223. The TFCI value of A-DPCH and the TFCI value of PDSCH are determined based on whether the peak is positive or negative.

図4は図3の時分割高速アダマール変換部222の構成を示すブロック図である。図4において、時分割高速アダマール変換部222はメモリバッファA2221と、メモリバッファB2222と、バタフライ演算器A2223と、バタフライ演算器B2224と、アドレスポインタ抽出部2225とから構成されている。   FIG. 4 is a block diagram showing a configuration of the time division fast Hadamard transform unit 222 of FIG. In FIG. 4, the time division high-speed Hadamard transform unit 222 includes a memory buffer A 2221, a memory buffer B 2222, a butterfly calculator A 2223, a butterfly calculator B 2224, and an address pointer extractor 2225.

バタフライ演算器A2223はA−DPCHの受信TFCIコードワードを基に16次アダマール行列の各行または列成分との相関を計算し、バタフライ演算器B2224はPDSCHの受信TFCIコードワードを基に16次アダマール行列の各行または列成分との相関を計算する。   The butterfly operator A2223 calculates the correlation with each row or column component of the 16th order Hadamard matrix based on the received TFCI codeword of the A-DPCH, and the butterfly operator B2224 calculates the 16th order Hadamard matrix based on the received TFCI codeword of the PDSCH. Compute the correlation with each row or column component of.

時分割高速アダマール変換部222のメモリバッファA2221はスプリットモードTFCIコードワード分離部221で分離されたA−DPCHの受信TFCIコードワードと、バタフライ演算器A2223で算出した出力結果とを随時格納する。メモリバッファB2222はPDSCHの受信TFCIコードワードと、バタフライ演算器B2224で算出した出力結果とを随時格納する。   The memory buffer A 2221 of the time-division high-speed Hadamard transform unit 222 stores the received TFCI code word of A-DPCH separated by the split mode TFCI code word separation unit 221 and the output result calculated by the butterfly calculator A 2223 as needed. The memory buffer B 2222 stores the PDSCH received TFCI code word and the output result calculated by the butterfly calculator B 2224 as needed.

アドレスポインタ抽出部2225はバタフライ演算器A2223及びバタフライ演算器B2224をそれぞれ時分割に使用するために、メモリバッファA2221及びメモリバッファB2222に対してデータを入出力するためのアドレスポインタ(バタフライ演算器A2223及びバタフライ演算器B2224に入出力するデータのアドレスポインタ)を抽出する。   The address pointer extraction unit 2225 uses the butterfly calculator A2223 and the butterfly calculator B2224 for time division, respectively, so that the address pointers (butterfly calculator A2223 and butterfly calculator A2223 and The address pointer of data input / output to / from the butterfly calculator B2224 is extracted.

図5は図4のアドレスポインタ抽出部2225の計算式を示す図であり、図6は16次アダマール行列Hを示す図であり、図7は16次アダマール行列の分解行列G1を示す図であり、図8は16次アダマール行列の分解行列G2を示す図であり、図9は16次アダマール行列の分解行列G3を示す図であり、図10は16次アダマール行列の分解行列G4を示す図である。   5 is a diagram illustrating a calculation formula of the address pointer extraction unit 2225 in FIG. 4, FIG. 6 is a diagram illustrating a 16th-order Hadamard matrix H, and FIG. 7 is a diagram illustrating a decomposition matrix G1 of the 16th-order Hadamard matrix. 8 is a diagram showing a decomposition matrix G2 of the 16th-order Hadamard matrix, FIG. 9 is a diagram showing a decomposition matrix G3 of the 16th-order Hadamard matrix, and FIG. 10 is a diagram showing a decomposition matrix G4 of the 16th-order Hadamard matrix. is there.

また、図11は16次アダマール行列Hと等価なG1・G2・G3・G4行列相関器を示す図であり、図12は図4のバタフライ演算器A2223及びバタフライ演算器B2224の構成を示すブロック図である。これら図1〜図12を用いてスプリットモードTFCI復号部2の動作について説明する。   11 is a diagram showing a G1, G2, G3, G4 matrix correlator equivalent to the 16th order Hadamard matrix H, and FIG. 12 is a block diagram showing the configuration of the butterfly computing unit A2223 and the butterfly computing unit B2224 in FIG. It is. The operation of the split mode TFCI decoding unit 2 will be described with reference to FIGS.

スプリットモードTFCIコード発生器11の処理については上記の非特許文献1に記載されており、図2(a)に示すように、A−DPCHのTFCI値とPDSCHのTFCI値とを(16,5)bi−orthogonal code器111,112に入力し、図2(b)に示す表で示されるコードでそれぞれ16ビット毎のTFCIコードワードを生成する。   The processing of the split mode TFCI code generator 11 is described in Non-Patent Document 1 described above. As shown in FIG. 2A, the TFCI value of A-DPCH and the TFCI value of PDSCH are (16, 5). ) Input to the bi-orthogonal code units 111 and 112, and generate a TFCI code word for each 16 bits with the codes shown in the table shown in FIG.

この(16,5)bi−orthogonal code器111,112はTFCI値を2進数で示し、図2(b)に示す表の16ビットのMi,0 とMi,1 とMi,2 とMi,3 とMi,4 との排他的論理和で生成される。ここで、生成されたTFCIコードワードは「0」の場合を「1」、「1」の場合を「−1」とすると、16次アダマール行列H(図6参照)と、その16次アダマール行列Hの符号を反転させた行または列成分のコードとからなるので、受信したTFCIコードワードをこの16次アダマール行列Hの各行または列成分との相関を計算することで、TFCIコードワードを復号することができる。 The (16,5) bi-orthogonal code units 111 and 112 indicate the TFCI values in binary numbers, and the 16 bits M i, 0 , M i, 1 and M i, 2 in the table shown in FIG. It is generated by exclusive OR of M i, 3 and M i, 4 . Here, if the generated TFCI codeword is “1” for “0” and “−1” for “1”, the 16th order Hadamard matrix H (see FIG. 6) and its 16th order Hadamard matrix Since the code of the row or column component is obtained by inverting the sign of H, the TFCI code word is decoded by calculating the correlation of the received TFCI code word with each row or column component of the 16th-order Hadamard matrix H. be able to.

従来のスプリットTFCI復号方法では、図13に示すように、16次アダマール行列Hそのままの相関を計算するために、bi−orthogonal code相関器302,303を用いているが、このbi−orthogonal code相関器302,303の場合には、図14に示すように、16入力の加減算器3021−1〜3021−16が16次アダマール行列Hの行数である16種必要であり、ハードウェア規模として大きくなってしまう。   In the conventional split TFCI decoding method, as shown in FIG. 13, the bi-orthogonal code correlators 302 and 303 are used to calculate the correlation of the 16th-order Hadamard matrix H as it is, but this bi-orthogonal code correlation is used. In the case of the units 302 and 303, as shown in FIG. 14, 16 input adders / subtractors 302-1 to 3021-16 are required to be 16 types corresponding to the number of rows of the 16th-order Hadamard matrix H, and the hardware scale is large. turn into.

そこで、本実施例では、この16次アダマール行列Hと等価の行列として、G1行列(図7参照)、G2行列(図8参照)、G3行列(図9参照)、G4行列(図10参照)を用いている。これらのG1・G2・G3・G4行列の相関器を図11に示す。   Therefore, in this embodiment, as a matrix equivalent to the 16th order Hadamard matrix H, a G1 matrix (see FIG. 7), a G2 matrix (see FIG. 8), a G3 matrix (see FIG. 9), and a G4 matrix (see FIG. 10). Is used. FIG. 11 shows correlators of these G1, G2, G3, and G4 matrices.

例えば、A−DPCHの受信TFCIコードワードを基にバタフライ演算器A2223を時分割に使用して16次アダマール行列の各行または列成分との相関を計算する場合、図11において、G1行列(図7参照)の相関は、入力201−1からバタフライ演算器A2223による演算処理202−1で計算されて出力201−2となり、G2行列(図8参照)の相関は、入力201−2からバタフライ演算器A2223による演算処理202−2で計算されて出力201−3となる。   For example, when calculating the correlation with each row or column component of the 16th-order Hadamard matrix using the butterfly calculator A2223 in time division based on the received TFCI codeword of the A-DPCH, in FIG. Correlation) is calculated from the input 201-1 in the arithmetic processing 202-1 by the butterfly calculator A2223 and becomes the output 201-2, and the correlation of the G2 matrix (see FIG. 8) is calculated from the input 201-2 to the butterfly calculator. It is calculated by the arithmetic processing 202-2 by A2223 and becomes the output 201-3.

また、G3行列(図9参照)の相関は、入力201−3からバタフライ演算器A2223による演算処理202−3で計算されて出力201−4となり、G4行列(図10参照)の相関は、入力201−4からバタフライ演算器A2223による演算処理202−4で計算されて出力201−5となる。   Further, the correlation of the G3 matrix (see FIG. 9) is calculated by the calculation process 202-3 by the butterfly calculator A2223 from the input 201-3 to become the output 201-4, and the correlation of the G4 matrix (see FIG. 10) 201-4 is calculated by the calculation processing 202-4 by the butterfly calculator A2223 and becomes the output 201-5.

本実施例では、バタフライ演算器A2223による演算処理202−1〜202−4と、相関結果を格納するメモリバッファA2221への入出力202−1〜202−5とを共有する時分割高速アダマール変換器222を用いている。尚、PDSCHの受信TFCIコードワードを基にバタフライ演算器B2224を時分割に使用して16次アダマール行列の各行または列成分との相関を計算する場合にも、上記と同様の処理で行われる。   In this embodiment, the time-division high-speed Hadamard converter sharing the arithmetic processing 202-1 to 202-4 by the butterfly arithmetic unit A2223 and the inputs and outputs 202-1 to 202-5 to the memory buffer A2221 for storing the correlation results. 222 is used. Note that the same processing as described above is performed when calculating the correlation with each row or column component of the 16th-order Hadamard matrix using the butterfly calculator B2224 in time division based on the PDSCH received TFCI codeword.

バタフライ演算器A2223及びバタフライ演算器B2224は、図12に示すように、2入力2出力の加減算器で構成されている。図11に示すように、G1行列(図7参照)、G2行列(図8参照)、G3行列(図9参照)、G4行列(図10参照)各々の相関結果を格納し、次の行列でバタフライ演算を行うメモリバッファA2221及びメモリバッファB2222の位置をアドレスポインタ抽出部2225で算出することによって、スプリットモードの1つTFCIコードワードに対してメモリバッファA2221を1つと、バタフライ演算器A2223を1つとだけの構成で、またはメモリバッファB2222を1つと、バタフライ演算器B2224を1つとだけの構成で実現することができる。   As shown in FIG. 12, the butterfly computing unit A 2223 and the butterfly computing unit B 2224 are composed of an adder / subtracter with two inputs and two outputs. As shown in FIG. 11, the correlation results of the G1 matrix (see FIG. 7), G2 matrix (see FIG. 8), G3 matrix (see FIG. 9), and G4 matrix (see FIG. 10) are stored. By calculating the positions of the memory buffer A 2221 and the memory buffer B 2222 for performing the butterfly calculation by the address pointer extraction unit 2225, one memory buffer A 2221 and one butterfly calculator A 2223 are assigned to one TFCI code word in the split mode. Or only one memory buffer B2222 and one butterfly computing unit B2224.

このアドレスポインタ抽出部2225は図11の各行列の相関(k=1〜4)のバタフライ演算器構成の位置を示し、これを時分割(t=0〜7、k=1〜4)で使用する場合に図5に示す表のような関係となり、この表をtとkとの関数で示すと、図5に示すように、
P1=div(t,2k-1 )×2k-1 +t
P2=div(t,2k-1 )×2k-1 +t+2k-1
という式になる。ここで、div(a,b)はaをbで割った商を表す関数である。
This address pointer extraction unit 2225 indicates the position of the butterfly calculator configuration of the correlation (k = 1 to 4) of each matrix in FIG. 11, and uses this in time division (t = 0 to 7, k = 1 to 4). In this case, the relationship shown in the table shown in FIG. 5 is obtained. When this table is expressed by a function of t and k, as shown in FIG.
P1 = div (t, 2 k−1 ) × 2 k−1 + t
P2 = div (t, 2 k−1 ) × 2 k−1 + t + 2 k−1
It becomes the expression. Here, div (a, b) is a function representing a quotient obtained by dividing a by b.

バタフライ演算器A2223及びバタフライ演算器B2224は入力と出力とにおいて格納する位置が等しい構成のため、メモリバッファA2221及びメモリバッファB2222の入出力201−1〜201−5を共有することができる。   Since the butterfly calculator A2223 and the butterfly calculator B2224 are configured to store the same input and output positions, the inputs and outputs 201-1 to 201-5 of the memory buffer A2221 and the memory buffer B2222 can be shared.

また、入力と出力とにおいて格納する位置が等しい構成を利用してバタフライ演算結果出力をメモリバッファに書込むのと同時に、次のバタフライ演算処理のためのデータを入力することで、効率よく処理を行うことができる。このアドレスポインタ抽出部2225を使用することで、16次アダマール行列H(図6参照)を相関するのに必要なバタフライ演算器A2223及びバタフライ演算器B2224による演算処理202−1〜202−4とメモリバッファA2221及びメモリバッファB2222の入出力201−1〜201−5とを共有することができる。   In addition, while writing the butterfly calculation result output to the memory buffer using a configuration in which the input and output are stored at the same position, the data for the next butterfly calculation processing is input, so that the processing can be performed efficiently. It can be carried out. By using this address pointer extraction unit 2225, calculation processing 202-1 to 202-4 and memory by the butterfly calculator A2223 and the butterfly calculator B2224 necessary for correlating the 16th-order Hadamard matrix H (see FIG. 6) and the memory The inputs / outputs 201-1 to 201-5 of the buffer A 2221 and the memory buffer B 2222 can be shared.

よって、本実施例では、1つのTFCIコードワードに対して、1つのメモリバッファA2221及びメモリバッファB2222と、1つのバタフライ演算器A2223及びバタフライ演算器B2224とを持つだけで、相関値を算出することができる。そのため、本実施例では、ハードウェア規模を大きく削減することができる。尚、本実施例では、A−DPCHのTFCI値とPDSCHのTFCI値とを基にそれぞれ演算を行うバタフライ演算器A2223及びバタフライ演算器B2224を設けているが、これらの処理をさらに1つのバタフライ演算器を時分割に使用して演算を行うようにすることも可能である。この場合、メモリバッファも1つでよい。   Therefore, in this embodiment, a correlation value is calculated only by having one memory buffer A 2221 and memory buffer B 2222, and one butterfly calculator A2223 and butterfly calculator B2224 for one TFCI code word. Can do. Therefore, in this embodiment, the hardware scale can be greatly reduced. In this embodiment, a butterfly calculator A2223 and a butterfly calculator B2224 that perform calculations based on the TFCI value of A-DPCH and the TFCI value of PDSCH are provided, but these processes are further performed by one butterfly calculation. It is also possible to perform the operation using a time division unit. In this case, one memory buffer is sufficient.

ピーク相関値判定部223とスプリットモードTFCI判定部224とではA−DPCHのTFCIコードワードの相関結果と、PDSCHのTFCIコードワードに対して時分割高速アダマール変換器222から得られた相関結果とによって、ピーク(絶対値)の最大値を検出し、その最大値を検出したメモリバッファの位置とピークの正負とによって、送信されたTFCI値を算出する。   In the peak correlation value determination unit 223 and the split mode TFCI determination unit 224, the correlation result of the TFCI codeword of the A-DPCH and the correlation result obtained from the time division fast Hadamard transformer 222 with respect to the TFCI codeword of the PDSCH The maximum value of the peak (absolute value) is detected, and the transmitted TFCI value is calculated based on the position of the memory buffer where the maximum value is detected and the positive / negative of the peak.

このように、本実施例では、メモリバッファA2221及びメモリバッファB2222と、バタフライ演算器A2223及びバタフライ演算器B2224とをを共有化し、16次アダマール行列H(図6参照)の相関を、1つのメモリバッファA2221及びメモリバッファB2222と、1つのバタフライ演算器A2223及びバタフライ演算器B2224と、アドレスポインタ抽出部2225とで構成することができるので、時分割高速アダマール変換器11において最小限のハードウェア規模で構成することができる。   As described above, in this embodiment, the memory buffer A 2221 and the memory buffer B 2222 are shared by the butterfly computing unit A 2223 and the butterfly computing unit B 2224, and the correlation of the 16th-order Hadamard matrix H (see FIG. 6) is obtained with one memory. Since the buffer A 2221 and the memory buffer B 2222, one butterfly calculator A 2223 and butterfly calculator B 2224, and the address pointer extractor 2225 can be configured, the time-division high-speed Hadamard converter 11 has a minimum hardware scale. Can be configured.

したがって、本実施例では、バタフライ演算器の計算結果をメモリバッファに格納するのと同時に、メモリバッファからの出力を次のバタフライ演算器の入力に書込む構成をとることで、ハードウェア規模が小さくても、比較的、高速に処理することができる。但し、この場合には、メモリバッファに入力ポートと出力ポートとを備えておく必要がある。   Therefore, in this embodiment, the calculation result of the butterfly computing unit is stored in the memory buffer, and simultaneously the output from the memory buffer is written to the input of the next butterfly computing unit, thereby reducing the hardware scale. However, it can be processed relatively quickly. In this case, however, the memory buffer must have an input port and an output port.

本実施例では、スプリットモードTFCIコードワード復号部2において、具体的なハードウェアの削減方法について説明しているが、バタフライ演算器を複数持つ構成とすることで、より高速な処理が可能である。これは、各行列に必要な複数のバタフライ演算器を時分割で共有しているので、複数使用できるハードウェア構成であれば、柔軟に高速化することができる。   In the present embodiment, a specific hardware reduction method has been described in the split mode TFCI codeword decoding unit 2, but higher-speed processing is possible by using a configuration having a plurality of butterfly computing units. . This is because a plurality of butterfly computing units necessary for each matrix are shared in a time-sharing manner, so that a hardware configuration capable of using a plurality can flexibly increase the speed.

さらに、本実施例では、アドレスポインタ抽出部2225の計算式である式はn次アダマール行列の場合であっても適用が可能なため、n(nは2のべき乗)次アダマール行列の相関計算をする場合にも、同じハードウェア構成で実現が可能である。   Further, in the present embodiment, since the formula that is the calculation formula of the address pointer extraction unit 2225 can be applied even in the case of an n-order Hadamard matrix, the correlation calculation of the n-th (n is a power of 2) -order Hadamard matrix is performed. In this case, the same hardware configuration can be realized.

本発明の一実施例による無線通信システムの構成を示すブロック図である。It is a block diagram which shows the structure of the radio | wireless communications system by one Example of this invention. (a)は図1のスプリットモードTFCIコード発生器の構成を示すブロック図、(b)は(a)のbi−orthogonal code器で用いるコードを示す表である。(A) is a block diagram showing the configuration of the split mode TFCI code generator of FIG. 1, and (b) is a table showing codes used in the bi-orthogonal code unit of (a). 図1の軟判定スプリットモードTFCI復号部の構成を示すブロック図である。FIG. 3 is a block diagram showing a configuration of a soft decision split mode TFCI decoding unit in FIG. 1. 図3の時分割高速アダマール変換部の構成を示すブロック図である。It is a block diagram which shows the structure of the time division high-speed Hadamard transformation part of FIG. 図4のアドレスポインタ抽出部の計算式を示す図である。FIG. 5 is a diagram illustrating a calculation formula of an address pointer extraction unit in FIG. 4. 16次アダマール行列Hを示す図である。It is a figure which shows 16th order Hadamard matrix H. 16次アダマール行列の分解行列G1を示す図である。It is a figure which shows the decomposition | disassembly matrix G1 of a 16th order Hadamard matrix. 16次アダマール行列の分解行列G2を示す図である。It is a figure which shows the decomposition | disassembly matrix G2 of a 16th order Hadamard matrix. 16次アダマール行列の分解行列G3を示す図である。It is a figure which shows the decomposition | disassembly matrix G3 of a 16th order Hadamard matrix. 16次アダマール行列の分解行列G4を示す図である。It is a figure which shows the decomposition | disassembly matrix G4 of a 16th order Hadamard matrix. 16次アダマール行列Hと等価なG1・G2・G3・G4行列相関器を示す図である。It is a figure which shows the G1, G2, G3, and G4 matrix correlator equivalent to the 16th order Hadamard matrix H. 図4のバタフライ演算器A及びバタフライ演算器Bの構成を示すブロック図である。FIG. 5 is a block diagram illustrating a configuration of a butterfly calculator A and a butterfly calculator B in FIG. 4. 従来の軟判定スプリットモードTFCI復号部の構成を示すブロック図である。It is a block diagram which shows the structure of the conventional soft decision split mode TFCI decoding part. 従来のbi−orthogonal Code相関器を示す図である。It is a figure which shows the conventional bi-orthogonal Code correlator.

符号の説明Explanation of symbols

1 スプリットモードTFCIコードワード送信部
2 スプリットモードTFCI復号部
11 スプリットモードTFCIコード発生器
12 個別物理制御チャネルマッピング
21 スプリットモードTFCIコードワード検出部
22 軟判定スプリットモードTFCI復号部
100 無線通信路
221 スプリットモードTFCIコードワード分離部
222 時分割高速アダマール変換部
223 ピーク相関値判定部
224 スプリットモードTFCI判定部
2221 メモリバッファA
2222 メモリバッファB
2223 バタフライ演算器A
2224 バタフライ演算器B
2225 アドレスポインタ抽出部
DESCRIPTION OF SYMBOLS 1 Split mode TFCI codeword transmission part 2 Split mode TFCI decoding part 11 Split mode TFCI code generator 12 Dedicated physical control channel mapping 21 Split mode TFCI codeword detection part 22 Soft decision split mode TFCI decoding part 100 Wireless communication path 221 Split mode TFCI codeword separation unit 222 Time division fast Hadamard transform unit 223 Peak correlation value determination unit 224 Split mode TFCI determination unit 2221 Memory buffer A
2222 Memory buffer B
2223 Butterfly Calculator A
2224 Butterfly calculator B
2225 Address pointer extractor

Claims (15)

生成されたスプリットモードのTFCI(Transport−Format−Combination Indicator)コードワードを多重して送信する送信処理装置と、受信したTFCIコードワードを、16次アダマール行列の各行または列成分との相関を計算することで復号する復号処理装置とを含む無線通信システムであって、
前記復号処理装置は、前記TFCIコードワードを基に前記16次アダマール行列の各行または列成分との相関を計算するバタフライ演算器を時分割に使用して前記16次アダマール行列と等価の複数の分解行列各々の相関を計算する時分割高速アダマール変換手段を有し、
前記時分割高速アダマール変換手段は、前記TFCIコードワードと前記バタフライ演算器の計算結果とを随時格納するメモリバッファと、前記メモリバッファから前記バタフライ演算器に入出力するデータのアドレスポインタを抽出するアドレスポインタ抽出手段とを含むことを特徴とする無線通信システム。
Calculates the correlation between the generated split mode TFCI (Transport-Format-Combination Indicator) codeword and transmits the received TFCI codeword to each row or column component of the 16th-order Hadamard matrix A wireless communication system including a decoding processing device for decoding,
The decoding processing device uses a butterfly calculator that calculates a correlation with each row or column component of the 16th-order Hadamard matrix based on the TFCI codeword in a time division manner, and performs a plurality of decompositions equivalent to the 16th-order Hadamard matrix. have a split fast Hadamard transform means when calculating the correlation matrix, respectively,
The time-division fast Hadamard transform means includes a memory buffer for storing the TFCI codeword and the calculation result of the butterfly calculator as needed, and an address for extracting an address pointer of data to be input / output from the memory buffer to the butterfly calculator A wireless communication system comprising pointer extraction means .
前記アドレスポインタ抽出手段は、前記バタフライ演算器の計算結果を前記メモリバッファに格納するのと同時に、前記メモリバッファの出力を次のバタフライ演算器の入力に書込むようにすることを特徴とする請求項記載の無線通信システム。 The address pointer extraction means stores the calculation result of the butterfly computing unit in the memory buffer and simultaneously writes the output of the memory buffer to the input of the next butterfly computing unit. Item 2. A wireless communication system according to Item 1 . 生成されたスプリットモードのTFCI(Transport−Format−Combination Indicator)コードワードを多重して送信する送信処理装置と、受信したTFCIコードワードを、16次アダマール行列の各行または列成分との相関を計算することで復号する復号処理装置とを含む無線通信システムであって、
前記復号処理装置は、前記TFCIコードワードを基に前記16次アダマール行列の各行または列成分との相関を計算するバタフライ演算器を時分割に使用して前記16次アダマール行列と等価の複数の分解行列各々の相関を計算する時分割高速アダマール変換手段を有し、
前記時分割高速アダマール変換手段は、前記TFCIコードワードを基に前記16次アダマール行列の各行または列成分との相関を計算する第1及び第2のバタフライ演算器と、前記TFCIコードワードと前記第1及び第2のバタフライ演算器の計算結果とを随時格納する第1及び第2のメモリバッファと、前記第1及び第2のバタフライ演算器をそれぞれ時分割に使用するために前記第1及び第2のメモリバッファから前記第1及び第2のバタフライ演算器に入出力するデータのアドレスポインタを抽出するアドレスポインタ抽出手段とを含むことを特徴とする無線通信システム
Calculates the correlation between the generated split mode TFCI (Transport-Format-Combination Indicator) codeword and transmits the received TFCI codeword to each row or column component of the 16th-order Hadamard matrix A wireless communication system including a decoding processing device for decoding,
The decoding processing device uses a butterfly calculator that calculates a correlation with each row or column component of the 16th-order Hadamard matrix based on the TFCI codeword in a time division manner, and performs a plurality of decompositions equivalent to the 16th-order Hadamard matrix. Having time-division fast Hadamard transform means for calculating the correlation of each matrix;
The time-division fast Hadamard transform means includes first and second butterfly calculators for calculating a correlation with each row or column component of the 16th-order Hadamard matrix based on the TFCI codeword, the TFCI codeword, and the first TFCI codeword. First and second memory buffers for storing the calculation results of the first and second butterfly calculators as needed, and the first and second butterfly calculators for use in time division, respectively. A wireless communication system , comprising: address pointer extracting means for extracting address pointers of data to be input / output to / from the first and second butterfly computing units from two memory buffers.
前記アドレスポインタ抽出手段は、前記第1のバタフライ演算器の計算結果を前記第1のメモリバッファに格納するのと同時に、前記第1のメモリバッファの出力を前記第1のバタフライ演算器の入力に書込むようにするとともに、前記第2のバタフライ演算器の計算結果を前記第2のメモリバッファに格納するのと同時に、前記第2のメモリバッファの出力を前記第2のバタフライ演算器の入力に書込むようにすることを特徴とする請求項記載の無線通信システム。 The address pointer extraction means stores the calculation result of the first butterfly calculator in the first memory buffer, and simultaneously uses the output of the first memory buffer as an input of the first butterfly calculator. And simultaneously writing the calculation result of the second butterfly calculator in the second memory buffer, and simultaneously using the output of the second memory buffer as the input of the second butterfly calculator. 4. The wireless communication system according to claim 3 , wherein writing is performed. 前記第1のバタフライ演算器及び前記第1のメモリバッファは、A−DPCH(Associated Dedicated Physical Channel)のTFCI値の相関計算に用いられ、
前記第2のバタフライ演算器及び前記第2のメモリバッファは、PDSCH(Physical Downlink Shared Channel)のTFCI値の相関計算に用いられることを特徴とする請求項または請求項記載の無線通信システム。
The first butterfly calculator and the first memory buffer are used for correlation calculation of TFCI values of A-DPCH (Associated Dedicated Physical Channel),
The second butterfly operation unit and said second memory buffer, PDSCH (Physical Downlink Shared Channel) according to claim 3 or claim 4 wireless communication system wherein a used for correlation calculation of the TFCI value.
生成されたスプリットモードのTFCI(Transport−Format−Combination Indicator)コードワードを多重して送信する送信処理装置から受信したTFCIコードワードを、16次アダマール行列の各行または列成分との相関を計算することで復号するスプリットモードTFCI復号処理装置であって、
前記TFCIコードワードを基に前記16次アダマール行列の各行または列成分との相関を計算するバタフライ演算器を時分割に使用して前記16次アダマール行列と等価の複数の分解行列各々の相関を計算する時分割高速アダマール変換手段を有し、
前記時分割高速アダマール変換手段は、前記TFCIコードワードと前記バタフライ演算器の計算結果とを随時格納するメモリバッファと、前記メモリバッファから前記バタフライ演算器に入出力するデータのアドレスポインタを抽出するアドレスポインタ抽出手段とを含むことを特徴とするスプリットモードTFCI復号処理装置。
TFCI codeword received from a transmission processing device that multiplexes and transmits the generated split mode TFCI (Transport-Format-Combination Indicator) codeword, and calculates a correlation with each row or column component of the 16th order Hadamard matrix A split mode TFCI decoding processing device for decoding with
Calculate the correlation of each of a plurality of decomposition matrices equivalent to the 16th-order Hadamard matrix by using a butterfly operator for calculating the correlation with each row or column component of the 16th-order Hadamard matrix based on the TFCI codeword. have a split fast Hadamard transform means when you,
The time-division fast Hadamard transform means includes a memory buffer for storing the TFCI codeword and the calculation result of the butterfly calculator as needed, and an address for extracting an address pointer of data to be input / output from the memory buffer to the butterfly calculator A split mode TFCI decoding processing apparatus comprising: pointer extraction means .
前記アドレスポインタ抽出手段は、前記バタフライ演算器の計算結果を前記メモリバッファに格納するのと同時に、前記メモリバッファの出力を次のバタフライ演算器の入力に書込むようにすることを特徴とする請求項記載のスプリットモードTFCI復号処理装置。 The address pointer extraction means stores the calculation result of the butterfly computing unit in the memory buffer and simultaneously writes the output of the memory buffer to the input of the next butterfly computing unit. Item 7. The split mode TFCI decoding processing device according to Item 6 . 生成されたスプリットモードのTFCI(Transport−Format−Combination Indicator)コードワードを多重して送信する送信処理装置から受信したTFCIコードワードを、16次アダマール行列の各行または列成分との相関を計算することで復号するスプリットモードTFCI復号処理装置であって、
前記TFCIコードワードを基に前記16次アダマール行列の各行または列成分との相関を計算するバタフライ演算器を時分割に使用して前記16次アダマール行列と等価の複数の分解行列各々の相関を計算する時分割高速アダマール変換手段を有し、
前記時分割高速アダマール変換手段は、前記TFCIコードワードを基に前記16次アダマール行列の各行または列成分との相関を計算する第1及び第2のバタフライ演算器と、前記TFCIコードワードと前記第1及び第2のバタフライ演算器の計算結果とを随時格納する第1及び第2のメモリバッファと、前記第1及び第2のバタフライ演算器をそれぞれ時分割に使用するために前記第1及び第2のメモリバッファから前記第1及び第2のバタフライ演算器に入出力するデータのアドレスポインタを抽出するアドレスポインタ抽出手段とを含むことを特徴とするスプリットモードTFCI復号処理装置
TFCI codeword received from a transmission processing device that multiplexes and transmits the generated split mode TFCI (Transport-Format-Combination Indicator) codeword, and calculates a correlation with each row or column component of the 16th order Hadamard matrix A split mode TFCI decoding processing device for decoding with
Calculate the correlation of each of a plurality of decomposition matrices equivalent to the 16th-order Hadamard matrix by using a butterfly operator for calculating the correlation with each row or column component of the 16th-order Hadamard matrix based on the TFCI codeword. Having time-division fast Hadamard transform means,
The time-division fast Hadamard transform means includes first and second butterfly calculators for calculating a correlation with each row or column component of the 16th-order Hadamard matrix based on the TFCI codeword, the TFCI codeword, and the first TFCI codeword. First and second memory buffers for storing the calculation results of the first and second butterfly calculators as needed, and the first and second butterfly calculators for use in time division, respectively. A split mode TFCI decoding processing apparatus comprising: address pointer extracting means for extracting address pointers of data to be input / output to / from the first and second butterfly computing units from two memory buffers.
前記アドレスポインタ抽出手段は、前記第1のバタフライ演算器の計算結果を前記第1のメモリバッファに格納するのと同時に、前記第1のメモリバッファの出力を前記第1のバタフライ演算器の入力に書込むようにするとともに、前記第2のバタフライ演算器の計算結果を前記第2のメモリバッファに格納するのと同時に、前記第2のメモリバッファの出力を前記第2のバタフライ演算器の入力に書込むようにすることを特徴とする請求項記載のスプリットモードTFCI復号処理装置。 The address pointer extraction means stores the calculation result of the first butterfly calculator in the first memory buffer, and simultaneously uses the output of the first memory buffer as an input of the first butterfly calculator. And simultaneously writing the calculation result of the second butterfly calculator in the second memory buffer, and simultaneously using the output of the second memory buffer as the input of the second butterfly calculator. 9. The split mode TFCI decoding processing apparatus according to claim 8 , wherein writing is performed. 前記第1のバタフライ演算器及び前記第1のメモリバッファは、A−DPCH(Associated Dedicated Physical Channel)のTFCI値の相関計算に用いられ、
前記第2のバタフライ演算器及び前記第2のメモリバッファは、PDSCH(Physical Downlink Shared Channel)のTFCI値の相関計算に用いられることを特徴とする請求項または請求項記載のスプリットモードTFCI復号処理装置。
The first butterfly calculator and the first memory buffer are used for correlation calculation of TFCI values of A-DPCH (Associated Dedicated Physical Channel),
10. The split mode TFCI decoding according to claim 8 or 9, wherein the second butterfly calculator and the second memory buffer are used for correlation calculation of a TFCI value of PDSCH (Physical Downlink Shared Channel). Processing equipment.
生成されたスプリットモードのTFCI(Transport−Format−Combination Indicator)コードワードを多重して送信する送信処理装置と、受信したTFCIコードワードを、16次アダマール行列の各行または列成分との相関を計算することで復号する復号処理装置とを含む無線通信システムに用いられるスプリットモードTFCI復号処理方法であって、
前記復号処理装置が、前記TFCIコードワードを基に前記16次アダマール行列の各行または列成分との相関を計算するバタフライ演算器を時分割に使用して前記16次アダマール行列と等価の複数の分解行列各々の相関を計算する時分割高速アダマール変換手段を用いてTFCIコードワードを復号し、
前記時分割高速アダマール変換手段が、前記TFCIコードワードと前記バタフライ演算器の計算結果とを随時格納するメモリバッファから前記バタフライ演算器に入出力するデータのアドレスポインタをアドレスポインタ抽出手段にて抽出することを特徴とするスプリットモードTFCI復号処理方法。
Calculates the correlation between the generated split mode TFCI (Transport-Format-Combination Indicator) codeword and transmits the received TFCI codeword to each row or column component of the 16th-order Hadamard matrix A split mode TFCI decoding processing method used in a wireless communication system including a decoding processing device for decoding
The decoding processor uses a butterfly operator that calculates a correlation with each row or column component of the 16th order Hadamard matrix based on the TFCI codeword in a time division manner, and a plurality of decompositions equivalent to the 16th order Hadamard matrix Decoding a TFCI codeword using time-division fast Hadamard transform means for calculating the correlation of each matrix ;
The time-division high-speed Hadamard transform means extracts an address pointer of data to be input / output to the butterfly calculator from a memory buffer that stores the TFCI code word and the calculation result of the butterfly calculator as needed. A split mode TFCI decoding processing method characterized by the above.
前記アドレスポインタ抽出手段が、前記バタフライ演算器の計算結果を前記メモリバッファに格納するのと同時に、前記メモリバッファの出力を次のバタフライ演算器の入力に書込むようにすることを特徴とする請求項11記載のスプリットモードTFCI復号処理方法。 The address pointer extracting means stores the calculation result of the butterfly computing unit in the memory buffer and simultaneously writes the output of the memory buffer to the input of the next butterfly computing unit. Item 12. The split mode TFCI decoding processing method according to Item 11 . 生成されたスプリットモードのTFCI(Transport−Format−Combination Indicator)コードワードを多重して送信する送信処理装置と、受信したTFCIコードワードを、16次アダマール行列の各行または列成分との相関を計算することで復号する復号処理装置とを含む無線通信システムに用いられるスプリットモードTFCI復号処理方法であって、
前記復号処理装置が、前記TFCIコードワードを基に前記16次アダマール行列の各行または列成分との相関を計算するバタフライ演算器を時分割に使用して前記16次アダマール行列と等価の複数の分解行列各々の相関を計算する時分割高速アダマール変換手段を用いてTFCIコードワードを復号し、
前記時分割高速アダマール変換手段が、前記TFCIコードワードを基に前記16次アダマール行列の各行または列成分との相関を第1及び第2のバタフライ演算器にて計算し、前記TFCIコードワードと前記第1及び第2のバタフライ演算器の計算結果とを第1及び第2のメモリバッファに随時格納し、前記第1及び第2のバタフライ演算器をそれぞれ時分割に使用するために前記第1及び第2のメモリバッファから前記第1及び第2のバタフライ演算器に入出力するデータのアドレスポインタをアドレスポインタ抽出手段にて抽出することを特徴とするスプリットモードTFCI復号処理方法
Calculates the correlation between the generated split mode TFCI (Transport-Format-Combination Indicator) codeword and transmits the received TFCI codeword to each row or column component of the 16th-order Hadamard matrix A split mode TFCI decoding processing method used in a wireless communication system including a decoding processing device for decoding
The decoding processor uses a butterfly operator that calculates a correlation with each row or column component of the 16th order Hadamard matrix based on the TFCI codeword in a time division manner, and a plurality of decompositions equivalent to the 16th order Hadamard matrix Decoding a TFCI codeword using time-division fast Hadamard transform means for calculating the correlation of each matrix;
The time-division fast Hadamard transform means calculates a correlation with each row or column component of the 16th-order Hadamard matrix based on the TFCI codeword by first and second butterfly calculators, and the TFCI codeword and the The calculation results of the first and second butterfly computing units are stored in the first and second memory buffers as needed, and the first and second butterfly computing units are used for time division, respectively. A split mode TFCI decoding processing method, wherein an address pointer extraction unit extracts an address pointer of data input / output to / from the first and second butterfly calculators from a second memory buffer.
前記アドレスポインタ抽出手段が、前記第1のバタフライ演算器の計算結果を前記第1のメモリバッファに格納するのと同時に、前記第1のメモリバッファの出力を前記第1のバタフライ演算器の入力に書込むようにするとともに、前記第2のバタフライ演算器の計算結果を前記第2のメモリバッファに格納するのと同時に、前記第2のメモリバッファの出力を前記第2のバタフライ演算器の入力に書込むようにすることを特徴とする請求項13記載のスプリットモードTFCI復号処理方法。 The address pointer extraction means stores the calculation result of the first butterfly calculator in the first memory buffer, and at the same time, the output of the first memory buffer is used as the input of the first butterfly calculator. And simultaneously writing the calculation result of the second butterfly calculator in the second memory buffer, and simultaneously using the output of the second memory buffer as the input of the second butterfly calculator. 14. The split mode TFCI decoding processing method according to claim 13 , wherein the writing is performed. 前記第1のバタフライ演算器及び前記第1のメモリバッファが、A−DPCH(Associated Dedicated Physical Channel)のTFCI値の相関計算に用いられ、
前記第2のバタフライ演算器及び前記第2のメモリバッファが、PDSCH(Physical Downlink Shared Channel)のTFCI値の相関計算に用いられることを特徴とする請求項13または請求項14記載のスプリットモードTFCI復号処理方法。
The first butterfly calculator and the first memory buffer are used for correlation calculation of a TFCI value of an A-DPCH (Associated Dedicated Physical Channel),
15. The split mode TFCI decoding according to claim 13 or 14, wherein the second butterfly calculator and the second memory buffer are used for correlation calculation of a TFCI value of PDSCH (Physical Downlink Shared Channel). Processing method.
JP2004347947A 2004-12-01 2004-12-01 Wireless communication system, split mode TFCI decoding processing apparatus, and decoding processing method used therefor Expired - Fee Related JP4191133B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004347947A JP4191133B2 (en) 2004-12-01 2004-12-01 Wireless communication system, split mode TFCI decoding processing apparatus, and decoding processing method used therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004347947A JP4191133B2 (en) 2004-12-01 2004-12-01 Wireless communication system, split mode TFCI decoding processing apparatus, and decoding processing method used therefor

Publications (2)

Publication Number Publication Date
JP2006157751A JP2006157751A (en) 2006-06-15
JP4191133B2 true JP4191133B2 (en) 2008-12-03

Family

ID=36635444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004347947A Expired - Fee Related JP4191133B2 (en) 2004-12-01 2004-12-01 Wireless communication system, split mode TFCI decoding processing apparatus, and decoding processing method used therefor

Country Status (1)

Country Link
JP (1) JP4191133B2 (en)

Also Published As

Publication number Publication date
JP2006157751A (en) 2006-06-15

Similar Documents

Publication Publication Date Title
JP5215433B2 (en) Power efficient code extension for booth multiplication method and system
US8971451B2 (en) Efficient baseband signal processing system and method
US20250199861A1 (en) Accelerator, acceleration method, and electronic device
EP4236129A1 (en) Communication data processing method and apparatus, device, and storage medium
CN101384989B (en) Method and system for performing Booth multiplication in a digital signal processor
CN102710264B (en) Decoding method and device
WO2023124371A1 (en) Data processing apparatus and method, and chip, computer device and storage medium
JP4191133B2 (en) Wireless communication system, split mode TFCI decoding processing apparatus, and decoding processing method used therefor
EP1422859A2 (en) Method and apparatus for a transport format combination indicator (TFCI) decoder
CN104468022B (en) A kind of decoding method and device of transmission format combination
TWI722942B (en) Spread spectrum signal sending method, spread spectrum signal receiving method, device, equipment and medium
CN102118221B (en) Decoding method and device for UCI (uplink control information)
KR100769955B1 (en) Detector of receiver in wireless communication system
CN108075889B (en) Data transmission method and system for reducing complexity of encryption and decryption operation time
CN119602909B (en) Method, device, medium and program product based on short code RM coding in multipath channel
CN113973039B (en) A data processing method, device, equipment and storage medium
US8943114B2 (en) Method for implementing 32 bit complex multiplication by using 16-bit complex multipliers
HK40088012B (en) Chip including multiply-accumulator, terminal and control method
HK40088012A (en) Chip including multiply-accumulator, terminal and control method
KR100686013B1 (en) Transmission channel multiplexing method and device therefor in mobile communication system
HK40062811A (en) Data processing apparatus, data processing method, chip, computer device, and storage medium
CN111857651A (en) Method for parallel carrying out a plurality of few-bit addition by using multi-bit adder and application
US9870201B1 (en) Method and apparatus for modulo arithmetic
KR101726546B1 (en) List successive cancellation decoder having efficiently hardware size
Kim et al. IP core of on-line ICA algorithm

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080917

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees