JP4192795B2 - Electronic volume - Google Patents
Electronic volume Download PDFInfo
- Publication number
- JP4192795B2 JP4192795B2 JP2004020978A JP2004020978A JP4192795B2 JP 4192795 B2 JP4192795 B2 JP 4192795B2 JP 2004020978 A JP2004020978 A JP 2004020978A JP 2004020978 A JP2004020978 A JP 2004020978A JP 4192795 B2 JP4192795 B2 JP 4192795B2
- Authority
- JP
- Japan
- Prior art keywords
- resistors
- resistor
- amplifier
- electronic volume
- amplifiers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 208000009689 optic atrophy 4 Diseases 0.000 description 12
- 208000033707 Early-onset X-linked optic atrophy Diseases 0.000 description 11
- 208000025019 optic atrophy 2 Diseases 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000005236 sound signal Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
本発明は、オーディオ装置等において用いられる電子ボリュームに関する。 The present invention relates to an electronic volume used in an audio device or the like.
図２は従来の電子ボリュームの構成例を示す回路図である。この図において、符号１は入力信号（オーディオ信号）Ｖinが加えられる入力端子、ｒ1〜ｒnはシリーズ接続された抵抗、Ｓ1〜Ｓnは半導体スイッチ、ＯＰＡは演算増幅器、２はボリューム調整された信号Ｖoutが出力される出力端子である。
FIG. 2 is a circuit diagram showing a configuration example of a conventional electronic volume. In this figure,
このような構成において、スイッチＳ1がオン（他のスイッチはオフ）とされると、出力端子２から、
Ｖout＝−（ｒ2＋ｒ3＋・・・＋ｒn）・Ｖin／ｒ1
なる出力信号が出力され、スイッチＳ2がオンになると、
Ｖout＝−（ｒ3＋・・・＋ｒn）・Ｖin／ｒ1＋ｒ2
なる信号が出力され、スイッチＳnがオンになると、信号０が出力される。すなわち、図２に示す電子スイッチは入力信号Ｖinを、オンとされたスイッチに対応するゲインで増幅する回路であり、入力端子１と演算増幅器ＯＰＡの入力端との間の抵抗をＲi、演算増幅器ＯＰＡの入力端と出力端子２の間の抵抗をＲoとすると、
Ｖin／Ｖout＝Ｒi／Ｒo
なる関係が理論的には成り立つ。
In such a configuration, when the switch S1 is turned on (the other switches are turned off), from the
Vout = − (r2 + r3 +... + Rn) · Vin / r1
When the output signal is output and the switch S2 is turned on,
Vout = − (r3 +... + Rn) · Vin / r1 + r2
When the switch Sn is turned on, the signal 0 is output. That is, the electronic switch shown in FIG. 2 is a circuit that amplifies the input signal Vin with a gain corresponding to the switch that is turned on, and the resistance between the
Vin / Vout = Ri / Ro
The following relationship holds theoretically.
しかしながら、上記の電子ボリュームは、演算増幅器ＯＰＡのオープンループゲインが有限であるため、出力インピーダンスが０にはならず、このため、スイッチによって低ゲインが設定された場合に、計算値（上記の式参照）からの誤差が大きくなる問題がある。すなわち、上記の式は、実際には、演算増幅器ＯＰＡの伝達コンダクタンスをｇｍとすると、
Ｖin／Ｖout＝（１＋ｇｍ・Ｒｉ）／（１−ｇｍ・Ｒｏ）
となり、ｇｍ・Ｒo、ｇｍ・Ｒiが「１」に近づくと、理論式からの誤差が大きくなる。
However, since the above-described electronic volume has a finite open loop gain of the operational amplifier OPA, the output impedance does not become zero. Therefore, when the low gain is set by the switch, the calculated value (the above formula) There is a problem that an error from (see) increases. That is, the above equation is actually given by gm as the transfer conductance of the operational amplifier OPA.
Vin / Vout = (1 + gm · Ri) / (1−gm · Ro)
When gm · Ro and gm · Ri approach “1”, the error from the theoretical formula increases.
一方、特許文献１には、２系統のシリーズ抵抗ブロックと、２系統のスイッチブロックと、３個の演算増幅器とを用いた電子ボリュームが記載されている。そして、この電子ボリュームによれば、信号の歪みおよび雑音を減少させることができる効果がある。
しかしながら、この電子ボリュームは、シリーズ抵抗ブロックの一端が接地されているため、図２の回路と同様に、演算増幅器の出力インピーダンスの影響を受け、オンとされたスイッチの位置によって設計値からの誤差が大きくなる問題がある。また、この特許文献１の電子ボリュームには±２電源を必要とする欠点もある。なお、従来の類似の回路として特許文献２の記載された回路も知られている。
However, since one end of the series resistor block is grounded, this electronic volume is affected by the output impedance of the operational amplifier as in the circuit of FIG. 2, and an error from the design value depends on the position of the switch that is turned on. There is a problem that becomes large. In addition, the electronic volume disclosed in
本発明は上記事情を考慮してなされたもので、その目的は、理論値との誤差がほとんどなく、しかも１電源の回路においても利用することができる電子ボリュームを提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide an electronic volume that has almost no error from the theoretical value and can be used even in a circuit of one power source.
この発明は上記の課題を解決するためになされたもので、請求項１に記載の発明は、非反転入力端に基準電圧が加えられた第１の増幅器と、シリーズ接続された第１〜第ｎ（ｎ：正の整数）の抵抗と、前記第１の抵抗の一端に接続された入力端子と、前記第１〜第ｎの抵抗とそれぞれ抵抗値が等しく、かつ、シリーズ接続された第１’〜第ｎ’の抵抗であって、第１’の抵抗の一端が前記第１の増幅器の出力端に接続され、第ｎ’の抵抗の一端が前記第ｎの抵抗の一端に接続されると共に前記第１の増幅器の反転入力端に接続された第１’〜第ｎ’の抵抗と、前記第１〜第ｎの抵抗の各接続点に各一端が接続され、各他端が共通接続された第１〜第ｎのスイッチ素子と、前記第１〜第ｎのスイッチ素子とそれぞれ連動動作する第１’〜第ｎ’のスイッチ素子であって、前記第１’〜第ｎ’の抵抗の各接続点に各一端が接続され、各他端が共通接続された第１’〜第ｎ’のスイッチ素子と、前記第１〜第ｎのスイッチ素子の共通接続点の信号を増幅する第２の増幅器と、前記第１’〜第ｎ’のスイッチ素子の共通接続点の信号を増幅する第３の増幅器とを具備することを特徴とする電子ボリュームである。
The present invention has been made to solve the above-described problems, and the invention according to
請求項２に記載の発明は、請求項１に記載の電子ボリュームにおいて、前記第２、第３の増幅器の出力を、前記基準電圧を基準として差動増幅する第４の増幅器をさらに具備することを特徴とする。
請求項３に記載の発明は、請求項１または請求項２に記載の電子ボリュームにおいて、前記第２、第３の増幅器は同じゲインの増幅器であることを特徴とする。
請求項４に記載の発明は、請求項１〜請求項３のいずれかの項に記載の電子ボリュームにおいて、前記第１〜第４の増幅器は演算増幅器であることを特徴とする。
According to a second aspect of the present invention, the electronic volume according to the first aspect further includes a fourth amplifier that differentially amplifies the outputs of the second and third amplifiers based on the reference voltage. It is characterized by.
According to a third aspect of the present invention, in the electronic volume according to the first or second aspect, the second and third amplifiers are amplifiers having the same gain.
According to a fourth aspect of the present invention, in the electronic volume according to any one of the first to third aspects, the first to fourth amplifiers are operational amplifiers.
この発明によれば、理論値との誤差がほとんどない電子ボリュームを構成することができる効果がある。また、１電源の回路においても利用することができる効果がある。 According to the present invention, there is an effect that an electronic volume having almost no error from the theoretical value can be configured. Further, there is an effect that can be used in a circuit of one power source.
以下、図面を参照し、この発明の実施の形態について説明する。図１はこの発明の一実施の形態による電子ボリュームの構成を示す回路図である。この図において、符号１は入力信号（オーディオ信号）Ｖinが加えられる入力端子、ｒ1〜ｒnはシリーズ接続された抵抗、ｒ1’〜ｒn’もシリーズ（直列）接続された抵抗であり、各抵抗値は、
ｒ1＝ｒ1’
ｒ2＝ｒ2’
・・・・
ｒn＝ｒn’
なる関係がある。そして、抵抗ｒ1の一端が入力端子１に接続され、抵抗ｒnの一端と抵抗ｒn’の一端が接続されて、かつ、演算増幅器ＯＰＡ１の反転入力端に接続され、抵抗ｒ1’の一端が演算増幅器ＯＰＡ１の出力端に接続され、演算増幅器ＯＰＡ１の非反転入力端が基準電圧Ｖｔに接続されている。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing a configuration of an electronic volume according to an embodiment of the present invention. In this figure,
r1 = r1 '
r2 = r2 '
...
rn = rn '
There is a relationship. One end of the
Ｓ1〜Ｓn、ＳmおよびＳ1’〜Ｓn’、Ｓm’は半導体スイッチであり、Ｓ1とＳ1’、Ｓ2とＳ2’・・・ＳnとＳn’、ＳmとＳm’がそれぞれ同時動作するようになっている。そして、スイッチＳ1の一端が入力端子１と抵抗ｒ1の接続点に接続され、スイッチＳ2の一端が抵抗ｒ1と抵抗ｒ2の接続点に接続され、・・・、スイッチＳnの一端が抵抗ｒn-1と抵抗ｒnの接続点に接続され、スイッチＳmの一端が抵抗ｒnと抵抗ｒn’の接続点に接続されている。また、スイッチＳ1’の一端が演算増幅器ＯＰＡ１の出力端と抵抗ｒ1’の接続点に接続され、スイッチＳ2’の一端が抵抗ｒ1’と抵抗ｒ2’の接続点に接続され、・・・、スイッチＳn’の一端が抵抗ｒn-1’と抵抗ｒn’の接続点に接続され、スイッチＳm’の一端が抵抗ｒnと抵抗ｒn’の接続点に接続されている。また、スイッチＳ1〜ＳnおよびＳmの各他端が共通接続されて演算増幅器ＯＰＡ２の非反転入力端に接続され、スイッチＳ1’〜Ｓn’およびＳm’の各他端が共通接続されて演算増幅器ＯＰＡ３の非反転入力端に接続されている。
S1 to Sn, Sm, and S1 'to Sn' and Sm 'are semiconductor switches, and S1 and S1', S2 and S2 '... Sn and Sn', Sm and Sm 'are operated simultaneously. Yes. One end of the switch S1 is connected to the connection point of the
演算増幅器ＯＰＡ２、ＯＰＡ３は各々その反転入力端と出力端が接続されたゲイン１の非反転バッファ増幅器であり、その出力端はそれぞれ出力端子３，４に接続されている。演算増幅器ＯＰＡ２の出力端（Ｖｏ(+)）が抵抗Ｒ1を介して演算増幅器ＯＰＡ４の非反転入力端に接続され、演算増幅器ＯＰＡ３の出力端（Ｖｏ(-)）が抵抗Ｒ3を介して演算増幅器ＯＰＡ４の反転入力端に接続されている。演算増幅器ＯＰＡ４は差動増幅器として動作するもので、その非反転入力端が抵抗Ｒ2を介して基準電圧Ｖtに接続され、出力端が抵抗Ｒ4を介して反転入力端に接続されると共に、出力端子２に接続されている。
The operational amplifiers OPA2 and OPA3 are non-inverting buffer amplifiers with a gain of 1 each having its inverting input terminal and output terminal connected, and its output terminals are connected to
次に、上述した回路の動作を説明する。
まず、演算増幅器ＯＰＡ１の出力は、抵抗ｒ1〜ｒnの合成抵抗値と抵抗ｒ1’〜ｒn’の合成抵抗値が等しいことから、入力信号Ｖinを基準電圧Ｖtを基準として反転した信号となる。以下、この演算増幅器ＯＰＡ１の出力信号を／Ｖinと記述する。演算増幅器ＯＰＡ１の伝達コンダクタンスをｇｍ1とすると、
／Ｖin＝（１−ｇｍ1・ｒ’）／（１＋ｇｍ1・ｒ）×Ｖin
但し、ｒ＝ｒ1＋ｒ2＋・・・＋ｒn、
ｒ’＝ｒ1’＋ｒ2’＋・・・＋ｒn’
となる。
Next, the operation of the circuit described above will be described.
First, since the combined resistance value of the resistors r1 to rn and the combined resistance value of the resistors r1 ′ to rn ′ are equal, the output of the operational amplifier OPA1 is a signal obtained by inverting the input signal Vin with the reference voltage Vt as a reference. Hereinafter, the output signal of the operational amplifier OPA1 is described as / Vin. If the transfer conductance of the operational amplifier OPA1 is gm1,
/ Vin = (1−gm1 · r ′) / (1 + gm1 · r) × Vin
However, r = r1 + r2 + ... + rn,
r ′ = r1 ′ + r2 ′ +... + rn ′
It becomes.
いま、スイッチＳ1、Ｓ1’がオンになると（他のスイッチはオフ）、演算増幅器ＯＰＡ２の非反転入力端へ信号Ｖinが加えられ、また、演算増幅器ＯＰＡ３の非反転入力端へ信号／Ｖinが加えられる。そして、これらの信号Ｖin、／Ｖinが演算増幅器ＯＰＡ２、ＯＰＡ３によってそれぞれゲイン１で増幅され、出力Ｖｏ(+)、Ｖｏ(-)となり、それぞれ出力端子３，４に与えられる。さらに、この出力Ｖｏ(+)、Ｖｏ(-)は、抵抗Ｒ1、Ｒ3を介して演算増幅器ＯＰＡ４へ加えられる。演算増幅器ＯＰＡ４は演算増幅器ＯＰＡ２、ＯＰＡ３の各出力信号を基準電圧Ｖtを基準として差動増幅する。ここで、演算増幅器ＯＰＡ４による差動増幅が行われると、その出力端から入力信号Ｖinを増幅した信号が出力され、出力信号Ｖoutとして出力端子２へ加えられる。この場合、演算増幅器ＯＰＡ４のゲインＧは抵抗Ｒ1〜Ｒ4の値によって決まり、通常、Ｒ1＝Ｒ3、Ｒ2＝Ｒ4とする。
When the switches S1 and S1 'are turned on (the other switches are off), the signal Vin is applied to the non-inverting input terminal of the operational amplifier OPA2, and the signal / Vin is applied to the non-inverting input terminal of the operational amplifier OPA3. It is done. Then, these signals Vin and / Vin are amplified by operational amplifiers OPA2 and OPA3 with a gain of 1, respectively, and become outputs Vo (+) and Vo (-), which are given to
次に、スイッチＳ2、Ｓ2’がオンになると（他のスイッチはオフ）、抵抗ｒ1とｒ2の接続点の信号、すなわち、入力信号Ｖinを抵抗ｒ1に対応して減衰した信号が演算増幅器ＯＰＡ２の非反転入力端へ入力され、また、抵抗ｒ1’とｒ2’の接続点の信号、すなわち、信号／Ｖinを抵抗ｒ1’に対応して減衰した信号が演算増幅器ＯＰＡ３の非反転入力端へ入力される。ここで、抵抗ｒ1と抵抗ｒ1’の抵抗値が等しいことから、演算増幅器ＯＰＡ２，ＯＰＡ３の出力は上記と同様に基準電圧Ｖtを基準として互いに反転した信号となり、この結果、演算増幅器ＯＰＡ４から抵抗ｒ1とｒ2の接続点の信号をゲインＧで増幅した信号が出力される。 Next, when the switches S2 and S2 'are turned on (the other switches are off), a signal at the connection point between the resistors r1 and r2, that is, a signal obtained by attenuating the input signal Vin corresponding to the resistor r1 is supplied to the operational amplifier OPA2. A signal at the connection point between the resistors r1 ′ and r2 ′, that is, a signal obtained by attenuating the signal / Vin corresponding to the resistor r1 ′ is input to the noninverting input end of the operational amplifier OPA3. The Here, since the resistance values of the resistor r1 and the resistor r1 ′ are equal, the outputs of the operational amplifiers OPA2 and OPA3 become signals inverted with respect to the reference voltage Vt in the same manner as described above. As a result, the operational amplifier OPA4 outputs the resistor r1. And a signal obtained by amplifying the signal at the connection point of r2 with a gain G is output.
スイッチＳ3,Ｓ3’、Ｓ4,Ｓ4’、・・・、Ｓn,Ｓn’がそれぞれオンとされた場合も同様である。また、スイッチＳm,Ｓm’がオンとされた場合は、演算増幅器ＯＰＡ２、ＯＰＡ３
へ信号電圧Ｖin／（１＋ｇｍ1・ｒ）が加えられ、Ｒ1〜Ｒ4の抵抗値をＲとし、演算増幅器ＯＰＡ４の伝達コンダクタンスをｇｍとすると、出力端子２からは、
Ｖin／（１＋ｇｍ・ｒ）・（１＋ｇｍ4・Ｒ）
が出力される。
The same applies when the switches S3, S3 ′, S4, S4 ′,..., Sn, Sn ′ are turned on. When the switches Sm and Sm ′ are turned on, the operational amplifiers OPA2 and OPA3
When the signal voltage Vin / (1 + gm1 · r) is applied to the
Vin / (1 + gm · r) · (1 + gm4 · R)
Is output.
上記実施形態によれば、抵抗ｒ1〜ｒn、ｒ1’〜ｒn’の接続点の電圧は設計通りとなり、誤差が生じることはなく、また、演算増幅器ＯＰＡ２、ＯＰＡ３の出力もゲインが１であることから誤差が生じることがない。また、差動の出力Ｖｏ(+)−Ｖｏ(-)は理想出力となり、誤差は生じない。演算増幅器ＯＰＡ４の出力は従来の１／（１＋ｇｍ4・Ｒ）にまで減衰可能となり、誤差が少ないボリュームとなる。
なお、この電子ボリュームの後段に接続される増幅器等が差動入力となっている場合には、出力端子３（Ｖo(+)）と出力端子４（Ｖｏ(-)）をそのまま接続し、演算増幅器ＯＰＡ４は省略される。
また、上記の説明では演算増幅器ＯＰＡ２、ＯＰＡ３のゲインを１としたが、等しいゲインとすれば１でなくともよい。
According to the above embodiment, the voltages at the connection points of the resistors r1 to rn and r1 ′ to rn ′ are as designed, no error occurs, and the outputs of the operational amplifiers OPA2 and OPA3 have a gain of 1. No error will occur. Further, the differential output Vo (+) − Vo (−) is an ideal output and no error occurs. The output of the operational amplifier OPA4 can be attenuated to 1 / (1 + gm4 · R) as in the prior art, resulting in a volume with less error.
If the amplifier connected to the latter stage of the electronic volume is a differential input, the output terminal 3 (Vo (+)) and the output terminal 4 (Vo (-)) are connected as they are, and the calculation is performed. The amplifier OPA4 is omitted.
In the above description, the gains of the operational amplifiers OPA2 and OPA3 are 1. However, the gains may not be 1 if the gains are equal.
１…入力端子、２、３、４…出力端子、ｒ1〜ｒn、ｒ1’〜ｒn’、Ｒ1〜Ｒ4…抵抗、Ｓ1〜Ｓn、Ｓm、Ｓ1’〜Ｓn’、Ｓm’…半導体スイッチ、ＯＰＡ１〜ＯＰＡ４…演算増幅器。
DESCRIPTION OF
Claims (4)
シリーズ接続された第１〜第ｎ（ｎ：正の整数）の抵抗と、
前記第１の抵抗の一端に接続された入力端子と、
前記第１〜第ｎの抵抗とそれぞれ抵抗値が等しく、かつ、シリーズ接続された第１’〜第ｎ’の抵抗であって、第１’の抵抗の一端が前記第１の増幅器の出力端に接続され、第ｎ’の抵抗の一端が前記第ｎの抵抗の一端に接続されると共に前記第１の増幅器の反転入力端に接続された第１’〜第ｎ’の抵抗と、
前記第１〜第ｎの抵抗の各接続点に各一端が接続され、各他端が共通接続された第１〜第ｎのスイッチ素子と、
前記第１〜第ｎのスイッチ素子とそれぞれ連動動作する第１’〜第ｎ’のスイッチ素子であって、前記第１’〜第ｎ’の抵抗の各接続点に各一端が接続され、各他端が共通接続された第１’〜第ｎ’のスイッチ素子と、
前記第１〜第ｎのスイッチ素子の共通接続点の信号を増幅する第２の増幅器と、
前記第１’〜第ｎ’のスイッチ素子の共通接続点の信号を増幅する第３の増幅器と、
を具備することを特徴とする電子ボリューム。 A first amplifier with a reference voltage applied to the non-inverting input;
First to nth (n: positive integer) resistors connected in series;
An input terminal connected to one end of the first resistor;
The first to n-th resistors have the same resistance value and are connected in series to the first'-n 'resistors, and one end of the first' resistor is the output terminal of the first amplifier. N 'resistors connected to one end of the nth resistor and connected to the inverting input terminal of the first amplifier; and
First to n-th switch elements having one end connected to each connection point of the first to n-th resistors and each other end commonly connected;
1st ′ to n ′ switch elements that operate in conjunction with the first to nth switch elements, respectively, and one end is connected to each connection point of the first ′ to n ′ resistors, First to n'th switch elements whose other ends are commonly connected;
A second amplifier for amplifying a signal at a common connection point of the first to n-th switch elements;
A third amplifier for amplifying a signal at a common connection point of the first 'to n'th switch elements;
An electronic volume characterized by comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004020978A JP4192795B2 (en) | 2004-01-29 | 2004-01-29 | Electronic volume |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004020978A JP4192795B2 (en) | 2004-01-29 | 2004-01-29 | Electronic volume |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005217710A JP2005217710A (en) | 2005-08-11 |
| JP4192795B2 true JP4192795B2 (en) | 2008-12-10 |
Family
ID=34904751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004020978A Expired - Fee Related JP4192795B2 (en) | 2004-01-29 | 2004-01-29 | Electronic volume |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4192795B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4786605B2 (en) | 2007-07-19 | 2011-10-05 | ローム株式会社 | Signal amplification circuit and audio system using the same |
| JP5101957B2 (en) | 2007-09-07 | 2012-12-19 | ローム株式会社 | Electronic volume device and audio equipment using the same |
| JP5490512B2 (en) | 2009-02-09 | 2014-05-14 | ローム株式会社 | Input selector |
| JP2013197711A (en) | 2012-03-16 | 2013-09-30 | Rohm Co Ltd | Audio signal processing circuit, audio signal processing method, and on-vehicle audio apparatus, audio component apparatus and electronic apparatus using the same |
| JP6755467B2 (en) * | 2015-05-22 | 2020-09-16 | 株式会社エヌエフ回路設計ブロック | Switching circuits and electronic circuits of electronic circuits provided with amplification means |
-
2004
- 2004-01-29 JP JP2004020978A patent/JP4192795B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005217710A (en) | 2005-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7151409B2 (en) | Programmable low noise amplifier and method | |
| CN100523736C (en) | Output amplifier circuit and sensor device using the same | |
| JP3007431B2 (en) | Balanced microhorn preamplifier in CMOS technology. | |
| US7532069B2 (en) | Differential amplifying circuit | |
| JP4192795B2 (en) | Electronic volume | |
| KR101377916B1 (en) | Operational amplifier | |
| JP5789180B2 (en) | Fully differential feedback amplifier circuit and electrical equipment | |
| WO2000070755A1 (en) | Signal amplifier and balanced input/output differential amplifier | |
| JP2010220195A (en) | Current conveyor based instrumentation amplifier | |
| CN101304237A (en) | Amplifier device capable of eliminating offset voltage | |
| CN116455335B (en) | Programmable gain amplifier, analog-to-digital converter and chip | |
| JP3951726B2 (en) | Gain control circuit and electronic volume circuit | |
| JP3854118B2 (en) | Composite electronic circuit | |
| JP2000174570A (en) | Multi-function arithmetic and logic unit | |
| JP4461480B2 (en) | amplifier | |
| US11502649B2 (en) | High-linearity differential to single ended buffer amplifier | |
| JP2019161556A (en) | Data recording device | |
| JP2007074340A (en) | Operational amplifier | |
| KR20090022987A (en) | Amplification circuit | |
| KR100243309B1 (en) | External signal input device with noise canceling function | |
| JP2006129107A (en) | Signal amplifier | |
| JP5511602B2 (en) | Amplifier circuit system | |
| JPH03115812A (en) | load cell scale | |
| JPH0630426B2 (en) | Variable gain circuit | |
| CN113381746A (en) | Differential to single-ended converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060323 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080821 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080826 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080908 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |