JP4194432B2 - 映像データ処理方法 - Google Patents
映像データ処理方法 Download PDFInfo
- Publication number
- JP4194432B2 JP4194432B2 JP2003188436A JP2003188436A JP4194432B2 JP 4194432 B2 JP4194432 B2 JP 4194432B2 JP 2003188436 A JP2003188436 A JP 2003188436A JP 2003188436 A JP2003188436 A JP 2003188436A JP 4194432 B2 JP4194432 B2 JP 4194432B2
- Authority
- JP
- Japan
- Prior art keywords
- resolution
- video data
- virtual screen
- area
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/04—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using circuits for interfacing with colour displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2074—Display of intermediate tones using sub-pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は，映像データ処理方法に関し，さらに詳細には，入力映像データを処理してディスプレイパネルを駆動するための出力映像データを発生させる映像データ処理方法に関する。
【０００２】
【従来の技術】
従来の映像データの処理方法の原理を図１に示す。図１において，参照符号ＶＳＳは入力映像データの解像度によって各々の画素領域に等分されている第１仮想画面を示す。参照符号ＶＤＳは，ディスプレイパネルの副画素配列構造を有する第２仮想画面を示す。この第２仮想画面ＶＤＳにおいて，その中央が円形に表示された領域が赤色副画素領域であり，その中央が四角形に表示された領域が緑色副画素領域であり，その中央がダイアモンド状に表示された領域が青色副画素領域である。
【０００３】
図１に示すように，入力映像データは，本質的に単位画素の位置情報だけを有するだけであり，単位画素を形成する各副画素（即ち，赤色副画素，緑色副画素，及び青色副画素）の位置情報を単位画素領域内に有していない。しかし，各種ディスプレイパネルでは，各々の画素領域内で副画素が相異なる位置に存在するばかりでなく，隣接した二画素領域において，赤色副画素間の距離，緑色副画素間の距離，及び青色副画素間の距離が相異なる。このため，各種ディスプレイパネルでディスプレイされる映像の再現性が低下する，という問題がある。
【０００４】
上記映像の再現性の問題を解決する従来の技術として，高解像度の入力映像データを低解像度のディスプレイパネルに直接重畳させて，ディスプレイパネルの各々の副画素に対して入力映像データの変換演算を行う方法が開示されている（特許文献１参照）。
【０００５】
【特許文献１】
米国特許第５，３４１，１５３号公報
【０００６】
【発明が解決しようとする課題】
しかしながら，上記技術においては，高解像度の入力映像データを低解像度のディスプレイパネルに直接重畳させるので，ディスプレイパネルの副画素配列構造による映像の再現性問題を根本的に解決することができない，という問題がある。さらに，ディスプレイパネルの各々の副画素に対して入力映像データの変換演算を行わなければならないので，ディスプレイ速度が低下し，必要メモリ容量が大きくなる，という問題もある。
【０００７】
したがって，本発明の目的は，入力映像データの変換演算回数を最小化し，かつディスプレイパネルの副画素配列構造による映像の再現性問題を根本的に解決することが可能な新規かつ改良された映像データ処理方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するため，本発明の第１の観点においては，入力映像データを処理してディスプレイパネルを駆動するための出力映像データを発生させる映像データ処理方法であって，解像度設定，解像度変換，重畳，マスキング，面積比設定，及び駆動段階を含む。前記解像度設定段階では，前記ディスプレイパネルの解像度によって前記入力映像データの新しい解像度が設定される。前記解像度変換段階では，前記入力映像データの新しい解像度によって第１仮想画面が各々の画素領域に等分される。前記重畳段階では，前記第１仮想画面に前記ディスプレイパネルの副画素配列構造を有する第２仮想画面が重畳される。前記マスキング段階では，前記重畳された仮想画面上で前記第２仮想画面の各副画素の領域より広い領域のマスクが前記第２仮想画面の各副画素の領域に覆われる。前記面積比設定段階では，前記各々のマスクに対して前記第１仮想画面の各画素領域の面積比が求められて設定される。前記駆動段階では，前記解像度設定段階で設定された解像度，及び前記面積比設定段階で設定された面積比が前記ディスプレイパネルの駆動装置に適用されて，前記入力映像データの元来の解像度が前記設定された解像度になるように前記入力映像データが変換された後，前記各々のマスクに対して前記第１仮想画面の各画素領域に対応する面積比と前記変換された入力映像データとを乗じた結果の和が前記各々のマスクに対応する副画素の出力映像データとなる。且つ、前記面積比設定段階で相等しい面積比構造を有するマスクが最大限多くなるように，前記解像度設定段階において前記入力映像データの新しい解像度が設定される。
【０００９】
上記記載の発明では，入力映像データの変換演算回数を最小化し，かつディスプレイパネルの副画素配列構造による映像の再現性問題を根本的に解決することができる。
【００１０】
また，前記面積比設定段階で相等しい面積比構造を有するマスクが最大限多くなるように，前記解像度設定段階において前記入力映像データの新しい解像度が設定される，如く構成すれば，マスキング段階で使用されるマスクの数が最小となり，駆動段階で上記面積比と変換された映像データとの乗算回数が最小となる。このことにより，ディスプレイ速度を高めることができ，かつ必要メモリ容量を低減することができる。
【００１１】
また，前記解像度設定段階は，前記ディスプレイパネルの水平解像度によって前記入力映像データの新しい水平解像度を設定する水平解像度設定段階と，前記ディスプレイパネルの垂直解像度によって前記入力映像データの新しい垂直解像度を設定する垂直解像度設定段階と，を含む，如く構成するのが好ましい。
【００１２】
また，前記水平解像度設定段階において，前記ディスプレイパネルの水平解
像度に対する前記入力映像データの新しい水平解像度の比率は，１：１，１．５：１，及び２：１のうちいずれか一つになるように前記新しい水平解像度が設定される，如く構成するのが好ましい。
【００１３】
また，前記垂直解像度設定段階において，前記ディスプレイパネルの垂直解像度に対する前記入力映像データの新しい垂直解像度の比率は，１：１，１．２：１，１．５：１，１．６：１及び２：１のうちいずれか一つになるように前記新しい垂直解像度が設定される，如く構成するのが好ましい。
【００１４】
また，前記重畳段階において，前記第１仮想画面の各画素領域の中心ラインは，前記第２仮想画面の各副画素領域の中心ラインと一致しない，如く構成するのが好ましい。
【００１５】
また，前記マスキング段階において，前記マスクの形状は，前記ディスプレイパネルの副画素の形状と同一である，如く構成するのが好ましい。
【００１６】
前記マスキング段階において，前記マスクの形状は，四角形，六角形及び円形のうちいずれか一つである，如く構成するのが好ましい。
【００１７】
【発明の実施の形態】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００１８】
（第１の実施の形態）
まず，図２に基づいて，本実施形態にかかる映像データの処理方法を説明する。なお，図２は，本実施形態にかかる映像データの処理方法の原理を示す説明図である。
【００１９】
図２に示すように，参照符号ＶＳＳは入力映像データの新しい解像度によって各々の画素領域に等分されている第１仮想画面を示す。参照符号ＶＤＳはディスプレイパネルの副画素配列構造を有する第２仮想画面を示す。この第２仮想画面ＶＤＳにおいて，その中央が円形に表示された領域が赤色副画素領域であり，その中央が四角形に表示された領域が緑色副画素領域であり，その中央がダイアモンド状に表示された領域が青色副画素領域である。
【００２０】
図３は，本実施形態にかかる映像データの処理方法を示す説明図である。図３において，ステップＳ１〜ステップＳ５はディスプレイ駆動装置の製造過程中に行われる解像度及び面積比設定段階を示す。図２及び図３を参照して，本発明による映像データの処理方法を概括的に以下に説明する。
【００２１】
まず，ステップＳ１（解像度設定段階）では，適用されるディスプレイパネルの解像度によって入力映像データの新しい解像度が設定される（ステップＳ１）。かかる解像度設定段階（ステップＳ１）は，水平解像度設定段階及び垂直解像度設定段階を含む。なお，水平解像度設定段階では，ディスプレイパネルの水平解像度によって入力映像データの新しい水平解像度が設定され，垂直解像度設定段階では，ディスプレイパネルの垂直解像度によって入力映像データの新しい垂直解像度が設定される。
【００２２】
次いで，ステップＳ２（等分段階）で，入力映像データの新しい解像度によって第１仮想画面ＶＳＳが各々の画素領域に等分される（ステップＳ２）。その後，ステップＳ３（重畳段階）で，第１仮想画面ＶＳＳにディスプレイパネルの副画素配列構造を有する第２仮想画面ＶＤＳが重畳される（ステップＳ３）。さらに，ステップＳ４（マスキング段階）で，重畳された仮想画面ＶＤＳ−ＶＳＳ上でディスプレイパネルの各副画素の領域より広い領域のマスクがディスプレイパネルの各セルの領域に覆われる（ステップＳ４）。次いで，ステップＳ５（面積比設定段階）で，各々のマスクに対して第１仮想画面ＶＳＳの各画素領域の面積比テーブルが求められて設定される。
【００２３】
その後，ステップＳ６（駆動段階）で，解像度設定段階（ステップＳ１）で設定された解像度，及び面積比設定段階（ステップＳ５）で設定された面積比テーブルがディスプレイパネルの駆動装置に適用されて，入力映像データの元来の解像度が上記設定された解像度になるように入力映像データが変換された後，上記各々のマスクに対して第１仮想画面ＶＳＳの各画素領域に対応する面積比と上記変換された映像データとを乗じた結果の和が上記各々のマスクに対応する副画素の出力映像データとなる（ステップＳ６）。即ち，ディスプレイパネルの各々の副画素に対して隣接する上記第１仮想画面ＶＳＳの画素のデータが介入される。このことにより，図２に示したように，第１仮想画面ＶＳＳの入力映像データがディスプレイパネルの副画素配列構造に合うように補正された効果を得ることができるので，適用されるディスプレイパネルの副画素配列構造による映像の再現性問題を根本的に解決できる。
【００２４】
なお，解像度設定段階（ステップＳ１）で，面積比設定段階（ステップＳ５）で相等しい面積比構造を有するマスクが最大限多くなるように入力映像データの新しい解像度が設定される。このことにより，マスキング段階（ステップＳ４）で使用されるマスクの数が最小になるので，駆動段階（ステップＳ６）で上記面積比と上記変換された映像データとの乗算回数が最小になる。
【００２５】
図４を参照すれば，図３の等分段階（ステップＳ２）が行われることによって，入力映像データの新しい解像度によって第１仮想画面ＶＳＳが各々の画素領域ＶＰ１１，．．．，ＶＰ６（１０）に等分される。
【００２６】
図５は，ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１：１である場合に，図３の重畳段階（ステップＳ３）の遂行により重畳された仮想画面ＶＤＳ−ＶＳＳの一例を示す。図５において，参照符号ＣＲ１２，．．．，ＣＲ３３は赤色副画素領域を，ＣＧ１１，．．．，ＣＧ３３は緑色副画素領域を，そしてＣＢ１１，．．．，ＣＢ３３は青色副画素領域を示す。
【００２７】
図５を参照すれば，第１仮想画面ＶＳＳにディスプレイパネルの副画素配列構造としてのデルタ構造を有する第２仮想画面ＶＤＳが重畳される。即ち，各々の画素領域ＶＰ１５，．．．，ＶＰ４７に等分された第１仮想画面ＶＳＳに各々の副画素領域ＣＧ１１，．．．，ＣＲ３３に等分された第２仮想画面ＶＤＳが重畳される。
【００２８】
図６は，ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１．５：１である場合に，図３の重畳段階（ステップＳ３）が行われることによって互いに重畳された仮想画面ＶＤＳ−ＶＳＳの一例を示す。
【００２９】
図６において，実線で分割された領域は第１仮想画面ＶＳＳの画素領域である。また，点線で分割された領域は，第２仮想画面ＶＤＳの副画素領域である。第２仮想画面ＶＤＳにおいて，その中央が円形に表示された領域が赤色副画素領域であり，その中央が四角形に表示された領域が緑色副画素領域であり，その中央がダイアモンド状に表示された領域が青色副画素領域である。
【００３０】
図７（Ａ）は，ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１．５：１である場合に，図３のマスキング段階（ステップＳ４）が行われることによって四面体状のマスクが各々の青色副画素の領域に覆われた仮想画面ＶＤＳ−ＶＳＳの一例を示す。このようなマスキング段階（ステップＳ４）が行われた後，図３の面積比設定段階（ステップＳ５）が行われる。即ち，各々のマスクに対して第１仮想画面ＶＳＳの各画素領域の面積比が求められて設定される。
【００３１】
図７（Ｂ）は，図３の面積比設定段階（ステップＳ５）の一アルゴリズムを説明するために図７（Ａ）の斜線を付したマスクＭｎｍ，即ち，水平方向にｎ番目であり，垂直方向にｍ番目である青色副画素用マスクＭｎｍの領域を拡大して示す。図７（Ｂ）で，参照符号ＡＬＵは左上部画素領域の面積を示し，ＡＲＵは右上部画素領域の面積を示し，ＡＬＬは左下部画素領域の面積を示し，ＡＲＬは右下部画素領域の面積を各々示す。したがって，図７（Ｂ）の青色副画素用マスクＭｎｍに第１仮想画面ＶＳＳの各画素領域に対する面積比データはＡＬＵ，ＡＲＵ，ＡＬＬ，ＡＲＬであり，そして単位マスク面積であるＡＬＵ＋ＡＲＵ＋ＡＬＬ＋ＡＲＬである。また，上記駆動段階（ステップＳ６）において，図７（Ｂ）の青色副画素に対する出力映像データｂｍｎは，以下の数式１によって求められる。
【００３２】
【数１】
（数式１）
但し，ｂＬＵは面積ＡＬＵを含む第１仮想画面ＶＳＳの画素領域の青色映像データを示す。ｂＲＵは面積ＡＲＵを含む第１仮想画面ＶＳＳの画素領域の青色映像データを示す。ｂＬＬは面積ＡＬＬを含む第１仮想画面ＶＳＳの画素領域の青色映像データを示す。ｂＲＬは面積ＡＲＬを含む第１仮想画面ＶＳＳの画素領域の青色映像データを示す。
【００３３】
したがって，第１仮想画面ＶＳＳの入力映像データがディスプレイパネルの副画素配列構造に合うように補正された効果を得ることができるので，適用されるディスプレイパネルの副画素配列構造による映像の再現性問題が根本的に解決できる。
【００３４】
図８（Ａ）は，ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１．５：１である場合に，図３のマスキング段階（ステップＳ４）が行われることによって六面体状のマスクが各々の青色副画素の領域に覆われた仮想画面ＶＤＳ−ＶＳＳの一例を示す。このようにマスキング段階（ステップＳ４）が行われた後，図３の面積比設定段階（ステップＳ５）が行われる。即ち，各々のマスクに対して第１仮想画面ＶＳＳの各画素領域の面積比が求められて設定される。
【００３５】
図８（Ｂ）は，図３の面積比設定段階（ステップＳ５）の一アルゴリズムを説明するために図８（Ａ）の斜線を付したマスクＭｎｍ，即ち，水平方向にｎ番目であり，垂直方向にｍ番目である青色副画素用マスクＭｎｍの領域を拡大して示す。図８（Ｂ）において，参照符号Ａ１は第１画素領域の面積を示し，Ａ２は第２画素領域の面積を示し，Ａ３は第３画素領域の面積を示し，Ａ４は第４画素領域の面積を示し，Ａ５は第５画素領域の面積を示し，Ａ６は第６画素領域の面積を各々示す。したがって，図８（Ｂ）の青色副画素用マスクＭｎｍに第１仮想画面ＶＳＳの各画素領域に対する面積比データは，Ａ１，Ａ２，Ａ３，Ａ４，Ａ５，Ａ６であり，単位マスク面積であるＡ１＋Ａ２＋Ａ３＋Ａ４＋Ａ５＋Ａ６である。また，上記駆動段階（ステップＳ６）において，図８（Ｂ）の青色副画素に対する出力映像データｂｍｎは，以下の数式２によって求められる。
【００３６】
【数２】
（数式２）
但し，ｂ１は面積Ａ１を含む第１仮想画面ＶＳＳの画素領域の青色映像データを示す。ｂ２は面積Ａ２を含む第１仮想画面ＶＳＳの画素領域の青色映像データを示す。ｂ３は面積Ａ３を含む第１仮想画面ＶＳＳの画素領域の青色映像データを示す。ｂ４は面積Ａ４を含む第１仮想画面ＶＳＳの画素領域の青色映像データを示す。ｂ５は面積Ａ５を含む第１仮想画面ＶＳＳの画素領域の青色映像データを示す。そしてｂ６は面積Ａ６を含む第１仮想画面ＶＳＳの画素領域の青色映像データを示す。
【００３７】
したがって，第１仮想画面ＶＳＳの入力映像データがディスプレイパネルの副画素配列構造に合うように補正された効果を得ることができるので，適用されるディスプレイパネルの副画素配列構造による映像の再現性問題が根本的に解決できる。
【００３８】
図９（Ａ）は，ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１．５：１である場合に，図３のマスキング段階（ステップＳ４）が行われることによって円形のマスクが各々の青色副画素の領域に覆われた仮想画面ＶＤＳ−ＶＳＳの一例を示す。
【００３９】
図９（Ｂ）は，図３の面積比設定段階（ステップＳ５）の一アルゴリズムを説明するために図９（Ａ）の斜線を付したマスクＭｎｍ，即ち，水平方向にｎ番目であり，垂直方向にｍ番目である青色副画素用マスクＭｎｍの領域を拡大して示す。図９（Ｂ）において，参照符号ＡＬＵは左上部画素領域の面積を示し，ＡＲＵは右上部画素領域の面積を示し，ＡＬＬは左下部画素領域の面積を示し，ＡＲＬは右下部画素領域の面積を各々示す。
【００４０】
なお，図９（Ａ）及び図９（Ｂ）に関する説明は，図７（Ａ）及び図７（Ｂ）に関する説明と同一なので省略する。一方，円形のマスクは，理論的に理想的であるが，重畳使用領域と使用不可領域とが存在するために，四角形及び六角形のマスクと比較して好ましくない。また，マスクの形状がディスプレイパネルの副画素の形状と同一であることが好ましい。
【００４１】
図１０は，ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１．４：１である場合に，第１仮想画面ＶＳＳの単位画素領域に対する第２仮想画面ＶＤＳの副画素領域の相異なる水平位置，及び相異なる垂直位置を示す。
【００４２】
図１０において，実線で分割された領域は第１仮想画面ＶＳＳの画素領域である。また，点線で分割された領域は第２仮想画面ＶＤＳの副画素領域である。第２仮想画面ＶＤＳにおいて，その中央が円形に表示された領域が赤色副画素領域であり，その中央が四角形に表示された領域が緑色副画素領域であり，その中央がダイアモンド状に表示された領域が青色副画素領域である。図１０を参照すれば，相異なる水平位置の数が１５つであり，相異なる垂直位置の数が１０つである。即ち，上記マスキング段階（図３のステップＳ４）で１５０つのマスクが使われねばならない。このことにより，駆動段階（図３のステップＳ６）で上記面積比と上記変換された映像データとの乗算回数が相対的に多くなるので，ディスプレイ速度が低下してかつ必要メモリ容量が大きくなる。
【００４３】
図１１は，ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１．５：１である場合に，第１仮想画面の単位画素領域に対する第２仮想画面の副画素領域の相異なる水平位置，及び相異なる垂直位置を示す。
【００４４】
図１１において，実線で分割された領域は第１仮想画面ＶＳＳの画素領域である。また，第２仮想画面ＶＤＳにおいて，その中央が円形に表示された領域が赤色副画素領域であり，その中央が四角形で表示された領域が緑色副画素領域であり，その中央がダイアモンド状に表示された領域が青色副画素領域である。図１１を参照すれば，相異なる水平位置の数はなく，相異なる垂直位置の数が４つであるだけである。即ち，上記マスキング段階（図３のステップＳ４）で４つのマスクだけ使用してもよい。このことにより，駆動段階（図３のステップＳ６）で上記面積比と上記変換された映像データとの乗算回数が相対的に少なくなってディスプレイ速度が速まる。例えば，上記面積比設定段階（図３のステップＳ５）によって求められる面積比テーブルは，以下の表１の通りである。
【００４５】
【表１】
【００４６】
参考に，図７（Ｂ）のマスクの場合に，上記表１のマスクＣに割り当てる。図７（Ｂ）及び表１のマスクＣを参照すれば，領域ＡＬＬが面積比７を有し，領域ＡＲＬが面積比１４を有し，領域ＡＬＵが面積比５を有し，領域ＡＲＵが面積比１０を有する。
【００４７】
したがって，図１０及び図１１を参照すれば，上記解像度設定段階（図３のステップＳ１）の存在によって，使用されるマスクの数を最小化できることが分かる。
【００４８】
図１２（Ａ）は，ディスプレイパネルの副画素領域がデルタ構造を有する場合に，水平解像度比率に対する相異なる水平位置の数を示す。ここで，デルタ構造とは，図２の第２仮想画面のような副画素配列構造である。図１２（Ａ）を参照すれば，ディスプレイパネルの水平解像度に対する入力映像データの新しい水平解像度の比率が１：１，１．５：１，及び２：１のうちいずれか一つになるように新しい水平解像度が設定されることが好ましい。
【００４９】
図１２（Ｂ）は，ディスプレイパネルの副画素領域がデルタ構造を有する場合に，垂直解像度比率に対する相異なる垂直位置の数を示す。図１２（Ｂ）を参照すれば，ディスプレイパネルの垂直解像度に対する上記入力映像データの新しい垂直解像度の比率が１：１，１．２：１，１．５：１，１．６：１及び２：１のうちいずれか一つになるように上記新しい垂直解像度が設定されることが好ましい。
【００５０】
図１３は，ディスプレイパネルの副画素領域がストライプ構造を有する場合に，解像度比率に対する使用マスクの数を示す。この場合に，解像度比率は相等しい垂直解像度比率及び水平解像度比率を意味する。ストライプ構造とは，第１ライン上に赤色副画素領域が位置し，第２ライン上に緑色副画素領域が位置し，第３ライン上に青色副画素領域が位置する構造をいう。図１３のグラフの詳細データは，以下の表２に示す。
【００５１】
【表２】
【００５２】
図１４は，ディスプレイパネルの副画素領域がデルタ構造を有する場合に，解像度比率に対する使用マスクの数を示す。この場合に，解像度比率は相等しい垂直解像度比率及び水平解像度比率を意味する。図１４のグラフの詳細データは，以下の表３に示す。
【００５３】
【表３】
【００５４】
一方，上記第１及び第２仮想画面が互いに重畳されるにおいて，上記第１仮想画面の各画素領域の中心ラインが上記第２仮想画面の各副画素領域の中心ラインと一致しないことが好ましい。その理由を以下に説明する。
【００５５】
図１５（Ａ）は，上記第１仮想画面のいずれかの画素領域の中心ラインが上記第２仮想画面のいずれかの副画素領域の中心ラインと一致した状態を示す。
【００５６】
図１５（Ｂ）は，上記第１仮想画面のいずれかの画素領域の中心ラインが上記第２仮想画面のいずれかの副画素領域の中心ラインと一致していない状態を示す。図１５（Ａ）及び図１５（Ｂ）において参照符号ＶＰ１１〜ＶＰ２３は，上記第１仮想画面のいずれかの画素領域を示す。参照符号ＣＲ２２は，上記第２仮想画面の一赤色副画素領域を示し，ＣＧ２２は上記第２仮想画面の一緑色副画素領域を示し，ＣＢ２２は上記第２仮想画面の一青色副画素領域を各々示す。参照符号ＭＲ２２は上記赤色副画素領域ＣＲ２２のマスクを示し，ＭＧ２２は上記緑色副画素領域ＣＧ２２のマスクを示し，ＭＢ２２は上記青色副画素領域ＣＢ２２のマスクを各々示す。
【００５７】
図１５（Ａ）を参照すれば，第１仮想画面のいずれかの画素領域の水平方向中心のライン（即ち，中央垂直ライン）が第２仮想画面のいずれかの緑色副画素領域ＣＧ２２の水平方向中心のラインと一致している。このような重畳によって上記マスキング段階（図３のステップＳ４），面積比設定段階（図３のステップＳ５），及び駆動段階（図３のステップＳ６）が行われる場合に，視感的に緑色が顕著に現れる色相エラー現象が発生しうる。このように緑色が顕著に現れる場合に，ユーザはその色相エラー現象を実感して拒否反応を起こす恐れがある。
【００５８】
しかし，図１５（Ｂ）に示したように，第１仮想画面のいずれかの画素領域の水平方向中心のライン（即ち，中央垂直ライン）が第２仮想画面の緑色及び青色副画素領域ＣＧ２２，ＣＢ２２の中間に位置した場合に，視感的に緑色及び青色が混ざったシアン系統の色が顕著に現れることが発生しうる。このようにシアン系統の色が顕著に現れる場合に，ユーザはその色相エラー現象を実感できずに拒否反応を起こさない。
【００５９】
上記のように，第１仮想画面のいずれかの画素領域の水平方向中心のライン（即ち，中央垂直ライン）が第２仮想画面の赤色及び青色副画素領域ＣＲ２２，ＣＢ２２の中間に位置した場合に，視感的に赤色及び青色が混ざったマゼンタ系統の色が顕著に現れることが発生しうる。このように，マゼンタ系統の色が顕著に現れる場合に，ユーザはその色相エラー現象を実感せずに拒否反応を起こすことはない。
【００６０】
参考までに，図７（Ａ）及び図１１を参照すれば，ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１．５：１である場合に，第１仮想画面ＶＳＳのいずれかの画素領域の水平方向中心のラインが第２仮想画面ＶＤＳのいずれかの副画素領域の水平方向中心のラインと一致していないことが分かる。
【００６１】
以上，本発明に係る好適な実施の形態について説明したが，本発明はかかる構成に限定されない。当業者であれば，特許請求の範囲に記載された技術思想の範囲内において，各種の修正例および変更例を想定し得るものであり，それらの修正例および変更例についても本発明の技術範囲に包含されるものと了解される。
【００６２】
【発明の効果】
第１に，上記面積比設定段階で相等しい面積比構造を有するマスクが最大限多くなるように，上記解像度設定段階で上記入力映像データの新しい解像度が設定される。このことにより，上記マスキング段階で使用されるマスクの数が最小になるので，上記駆動段階で上記面積比と上記変換された映像データとの乗算回数が最小になって，ディスプレイ速度を高めることができ，かつ必要メモリ容量を低減することができる。
【００６３】
第２に，上記解像度設定，等分，重畳，マスキング，及び面積比設定段階の遂行によって，上記ディスプレイパネルの各々の副画素に対して隣接する上記第１仮想画面の画素のデータが介入される。このことにより，適用されるディスプレイパネルの副画素配列構造による映像の再現性問題が根本的に解決される。
【００６４】
さらに，データ処理過程中に発生しうる色相エラーも補正できる。
【図面の簡単な説明】
【図１】 通常的な映像データの処理方法の原理を示す図面である。
【図２】 本発明の第１の実施の形態にかかる映像データの処理方法の原理を示す図面である。
【図３】 本発明の第１の実施の形態にかかる映像データの処理方法を示すフローチャートである。
【図４】 図３のステップＳ２の遂行による第１仮想画面の一例を示す図面である。
【図５】 ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１：１である場合に，図３のステップＳ３の遂行により重畳された仮想画面の一例を示す図面である。
【図６】 ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１．５：１である場合に，図３のステップＳ３の遂行により重畳された仮想画面の一例を示す図面である。
【図７】 図７（Ａ）は，ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１．５：１である場合に，図３のステップＳ４の遂行により四面体状のマスクが各々の青色副画素の領域に覆われた仮想画面の一例を示す図面であり，図７（Ｂ）は，図３のステップＳ５の一アルゴリズムを説明するために図７（Ａ）の斜線を付したマスクの領域を拡大して示す図面である。
【図８】 図８（Ａ）は，ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１．５：１である場合に，図３のステップＳ４の遂行により六面体状のマスクが各々の青色副画素の領域に覆われた仮想画面の一例を示す図面であり，図８（Ｂ）は，図３のステップＳ５の一アルゴリズムを説明するために図８（Ａ）の斜線を付したマスクの領域を拡大して示す図面である。
【図９】 図９（Ａ）は，ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１．５：１である場合に，図３のステップＳ４の遂行により円形のマスクが各々の青色副画素の領域に覆われた仮想画面の一例を示す図面であり，図９（Ｂ）は，図３のステップＳ５の一アルゴリズムを説明するために図９（Ａ）の斜線を付したマスクの領域を拡大して示す図面である。
【図１０】 ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１．４：１である場合に，第１仮想画面の単位画素領域に対する第２仮想画面の副画素領域の相異なる水平位置，及び相異なる垂直位置を示す図面である。
【図１１】 ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１．５：１である場合に，第１仮想画面の単位画素領域に対する第２仮想画面の副画素領域の相異なる水平位置，及び相異なる垂直位置を示す図面である。
【図１２】 図１２（Ａ）は，ディスプレイパネルの副画素領域がデルタ構造を有する場合に，水平解像度比率に対する相異なる水平位置の数を示すグラフであり，図１２（Ｂ）は，ディスプレイパネルの副画素領域がデルタ構造を有する場合に，垂直解像度比率に対する相異なる水平位置の数を示すグラフである。
【図１３】 ディスプレイパネルの副画素領域がストライプ構造を有する場合に，解像度比率に対する使用マスクの数を示すグラフである。
【図１４】 ディスプレイパネルの副画素領域がデルタ構造を有する場合に，解像度比率に対する使用マスクの数を示すグラフである。
【図１５】 図１５（Ａ）は，上記第１仮想画面のいずれか一つの画素領域の中心ラインが上記第２仮想画面のいずれか一つの副画素領域の中心ラインと一致した状態を示す図面であり，図１５（Ｂ）は，上記第１仮想画面のいずれか一つの画素領域の中心ラインが上記第２仮想画面のいずれか一つの副画素領域の中心ラインと一致していない状態を示す図面である。
【符号の説明】
ＶＳＳ 入力映像データの新しい解像度によって各々の画素領域に等分されている第１仮想画面。
ＶＤＳ ディスプレイパネルの副画素配列構造を有する第２仮想画面。
【発明の属する技術分野】
本発明は，映像データ処理方法に関し，さらに詳細には，入力映像データを処理してディスプレイパネルを駆動するための出力映像データを発生させる映像データ処理方法に関する。
【０００２】
【従来の技術】
従来の映像データの処理方法の原理を図１に示す。図１において，参照符号ＶＳＳは入力映像データの解像度によって各々の画素領域に等分されている第１仮想画面を示す。参照符号ＶＤＳは，ディスプレイパネルの副画素配列構造を有する第２仮想画面を示す。この第２仮想画面ＶＤＳにおいて，その中央が円形に表示された領域が赤色副画素領域であり，その中央が四角形に表示された領域が緑色副画素領域であり，その中央がダイアモンド状に表示された領域が青色副画素領域である。
【０００３】
図１に示すように，入力映像データは，本質的に単位画素の位置情報だけを有するだけであり，単位画素を形成する各副画素（即ち，赤色副画素，緑色副画素，及び青色副画素）の位置情報を単位画素領域内に有していない。しかし，各種ディスプレイパネルでは，各々の画素領域内で副画素が相異なる位置に存在するばかりでなく，隣接した二画素領域において，赤色副画素間の距離，緑色副画素間の距離，及び青色副画素間の距離が相異なる。このため，各種ディスプレイパネルでディスプレイされる映像の再現性が低下する，という問題がある。
【０００４】
上記映像の再現性の問題を解決する従来の技術として，高解像度の入力映像データを低解像度のディスプレイパネルに直接重畳させて，ディスプレイパネルの各々の副画素に対して入力映像データの変換演算を行う方法が開示されている（特許文献１参照）。
【０００５】
【特許文献１】
米国特許第５，３４１，１５３号公報
【０００６】
【発明が解決しようとする課題】
しかしながら，上記技術においては，高解像度の入力映像データを低解像度のディスプレイパネルに直接重畳させるので，ディスプレイパネルの副画素配列構造による映像の再現性問題を根本的に解決することができない，という問題がある。さらに，ディスプレイパネルの各々の副画素に対して入力映像データの変換演算を行わなければならないので，ディスプレイ速度が低下し，必要メモリ容量が大きくなる，という問題もある。
【０００７】
したがって，本発明の目的は，入力映像データの変換演算回数を最小化し，かつディスプレイパネルの副画素配列構造による映像の再現性問題を根本的に解決することが可能な新規かつ改良された映像データ処理方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するため，本発明の第１の観点においては，入力映像データを処理してディスプレイパネルを駆動するための出力映像データを発生させる映像データ処理方法であって，解像度設定，解像度変換，重畳，マスキング，面積比設定，及び駆動段階を含む。前記解像度設定段階では，前記ディスプレイパネルの解像度によって前記入力映像データの新しい解像度が設定される。前記解像度変換段階では，前記入力映像データの新しい解像度によって第１仮想画面が各々の画素領域に等分される。前記重畳段階では，前記第１仮想画面に前記ディスプレイパネルの副画素配列構造を有する第２仮想画面が重畳される。前記マスキング段階では，前記重畳された仮想画面上で前記第２仮想画面の各副画素の領域より広い領域のマスクが前記第２仮想画面の各副画素の領域に覆われる。前記面積比設定段階では，前記各々のマスクに対して前記第１仮想画面の各画素領域の面積比が求められて設定される。前記駆動段階では，前記解像度設定段階で設定された解像度，及び前記面積比設定段階で設定された面積比が前記ディスプレイパネルの駆動装置に適用されて，前記入力映像データの元来の解像度が前記設定された解像度になるように前記入力映像データが変換された後，前記各々のマスクに対して前記第１仮想画面の各画素領域に対応する面積比と前記変換された入力映像データとを乗じた結果の和が前記各々のマスクに対応する副画素の出力映像データとなる。且つ、前記面積比設定段階で相等しい面積比構造を有するマスクが最大限多くなるように，前記解像度設定段階において前記入力映像データの新しい解像度が設定される。
【０００９】
上記記載の発明では，入力映像データの変換演算回数を最小化し，かつディスプレイパネルの副画素配列構造による映像の再現性問題を根本的に解決することができる。
【００１０】
また，前記面積比設定段階で相等しい面積比構造を有するマスクが最大限多くなるように，前記解像度設定段階において前記入力映像データの新しい解像度が設定される，如く構成すれば，マスキング段階で使用されるマスクの数が最小となり，駆動段階で上記面積比と変換された映像データとの乗算回数が最小となる。このことにより，ディスプレイ速度を高めることができ，かつ必要メモリ容量を低減することができる。
【００１１】
また，前記解像度設定段階は，前記ディスプレイパネルの水平解像度によって前記入力映像データの新しい水平解像度を設定する水平解像度設定段階と，前記ディスプレイパネルの垂直解像度によって前記入力映像データの新しい垂直解像度を設定する垂直解像度設定段階と，を含む，如く構成するのが好ましい。
【００１２】
また，前記水平解像度設定段階において，前記ディスプレイパネルの水平解
像度に対する前記入力映像データの新しい水平解像度の比率は，１：１，１．５：１，及び２：１のうちいずれか一つになるように前記新しい水平解像度が設定される，如く構成するのが好ましい。
【００１３】
また，前記垂直解像度設定段階において，前記ディスプレイパネルの垂直解像度に対する前記入力映像データの新しい垂直解像度の比率は，１：１，１．２：１，１．５：１，１．６：１及び２：１のうちいずれか一つになるように前記新しい垂直解像度が設定される，如く構成するのが好ましい。
【００１４】
また，前記重畳段階において，前記第１仮想画面の各画素領域の中心ラインは，前記第２仮想画面の各副画素領域の中心ラインと一致しない，如く構成するのが好ましい。
【００１５】
また，前記マスキング段階において，前記マスクの形状は，前記ディスプレイパネルの副画素の形状と同一である，如く構成するのが好ましい。
【００１６】
前記マスキング段階において，前記マスクの形状は，四角形，六角形及び円形のうちいずれか一つである，如く構成するのが好ましい。
【００１７】
【発明の実施の形態】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００１８】
（第１の実施の形態）
まず，図２に基づいて，本実施形態にかかる映像データの処理方法を説明する。なお，図２は，本実施形態にかかる映像データの処理方法の原理を示す説明図である。
【００１９】
図２に示すように，参照符号ＶＳＳは入力映像データの新しい解像度によって各々の画素領域に等分されている第１仮想画面を示す。参照符号ＶＤＳはディスプレイパネルの副画素配列構造を有する第２仮想画面を示す。この第２仮想画面ＶＤＳにおいて，その中央が円形に表示された領域が赤色副画素領域であり，その中央が四角形に表示された領域が緑色副画素領域であり，その中央がダイアモンド状に表示された領域が青色副画素領域である。
【００２０】
図３は，本実施形態にかかる映像データの処理方法を示す説明図である。図３において，ステップＳ１〜ステップＳ５はディスプレイ駆動装置の製造過程中に行われる解像度及び面積比設定段階を示す。図２及び図３を参照して，本発明による映像データの処理方法を概括的に以下に説明する。
【００２１】
まず，ステップＳ１（解像度設定段階）では，適用されるディスプレイパネルの解像度によって入力映像データの新しい解像度が設定される（ステップＳ１）。かかる解像度設定段階（ステップＳ１）は，水平解像度設定段階及び垂直解像度設定段階を含む。なお，水平解像度設定段階では，ディスプレイパネルの水平解像度によって入力映像データの新しい水平解像度が設定され，垂直解像度設定段階では，ディスプレイパネルの垂直解像度によって入力映像データの新しい垂直解像度が設定される。
【００２２】
次いで，ステップＳ２（等分段階）で，入力映像データの新しい解像度によって第１仮想画面ＶＳＳが各々の画素領域に等分される（ステップＳ２）。その後，ステップＳ３（重畳段階）で，第１仮想画面ＶＳＳにディスプレイパネルの副画素配列構造を有する第２仮想画面ＶＤＳが重畳される（ステップＳ３）。さらに，ステップＳ４（マスキング段階）で，重畳された仮想画面ＶＤＳ−ＶＳＳ上でディスプレイパネルの各副画素の領域より広い領域のマスクがディスプレイパネルの各セルの領域に覆われる（ステップＳ４）。次いで，ステップＳ５（面積比設定段階）で，各々のマスクに対して第１仮想画面ＶＳＳの各画素領域の面積比テーブルが求められて設定される。
【００２３】
その後，ステップＳ６（駆動段階）で，解像度設定段階（ステップＳ１）で設定された解像度，及び面積比設定段階（ステップＳ５）で設定された面積比テーブルがディスプレイパネルの駆動装置に適用されて，入力映像データの元来の解像度が上記設定された解像度になるように入力映像データが変換された後，上記各々のマスクに対して第１仮想画面ＶＳＳの各画素領域に対応する面積比と上記変換された映像データとを乗じた結果の和が上記各々のマスクに対応する副画素の出力映像データとなる（ステップＳ６）。即ち，ディスプレイパネルの各々の副画素に対して隣接する上記第１仮想画面ＶＳＳの画素のデータが介入される。このことにより，図２に示したように，第１仮想画面ＶＳＳの入力映像データがディスプレイパネルの副画素配列構造に合うように補正された効果を得ることができるので，適用されるディスプレイパネルの副画素配列構造による映像の再現性問題を根本的に解決できる。
【００２４】
なお，解像度設定段階（ステップＳ１）で，面積比設定段階（ステップＳ５）で相等しい面積比構造を有するマスクが最大限多くなるように入力映像データの新しい解像度が設定される。このことにより，マスキング段階（ステップＳ４）で使用されるマスクの数が最小になるので，駆動段階（ステップＳ６）で上記面積比と上記変換された映像データとの乗算回数が最小になる。
【００２５】
図４を参照すれば，図３の等分段階（ステップＳ２）が行われることによって，入力映像データの新しい解像度によって第１仮想画面ＶＳＳが各々の画素領域ＶＰ１１，．．．，ＶＰ６（１０）に等分される。
【００２６】
図５は，ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１：１である場合に，図３の重畳段階（ステップＳ３）の遂行により重畳された仮想画面ＶＤＳ−ＶＳＳの一例を示す。図５において，参照符号ＣＲ１２，．．．，ＣＲ３３は赤色副画素領域を，ＣＧ１１，．．．，ＣＧ３３は緑色副画素領域を，そしてＣＢ１１，．．．，ＣＢ３３は青色副画素領域を示す。
【００２７】
図５を参照すれば，第１仮想画面ＶＳＳにディスプレイパネルの副画素配列構造としてのデルタ構造を有する第２仮想画面ＶＤＳが重畳される。即ち，各々の画素領域ＶＰ１５，．．．，ＶＰ４７に等分された第１仮想画面ＶＳＳに各々の副画素領域ＣＧ１１，．．．，ＣＲ３３に等分された第２仮想画面ＶＤＳが重畳される。
【００２８】
図６は，ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１．５：１である場合に，図３の重畳段階（ステップＳ３）が行われることによって互いに重畳された仮想画面ＶＤＳ−ＶＳＳの一例を示す。
【００２９】
図６において，実線で分割された領域は第１仮想画面ＶＳＳの画素領域である。また，点線で分割された領域は，第２仮想画面ＶＤＳの副画素領域である。第２仮想画面ＶＤＳにおいて，その中央が円形に表示された領域が赤色副画素領域であり，その中央が四角形に表示された領域が緑色副画素領域であり，その中央がダイアモンド状に表示された領域が青色副画素領域である。
【００３０】
図７（Ａ）は，ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１．５：１である場合に，図３のマスキング段階（ステップＳ４）が行われることによって四面体状のマスクが各々の青色副画素の領域に覆われた仮想画面ＶＤＳ−ＶＳＳの一例を示す。このようなマスキング段階（ステップＳ４）が行われた後，図３の面積比設定段階（ステップＳ５）が行われる。即ち，各々のマスクに対して第１仮想画面ＶＳＳの各画素領域の面積比が求められて設定される。
【００３１】
図７（Ｂ）は，図３の面積比設定段階（ステップＳ５）の一アルゴリズムを説明するために図７（Ａ）の斜線を付したマスクＭｎｍ，即ち，水平方向にｎ番目であり，垂直方向にｍ番目である青色副画素用マスクＭｎｍの領域を拡大して示す。図７（Ｂ）で，参照符号ＡＬＵは左上部画素領域の面積を示し，ＡＲＵは右上部画素領域の面積を示し，ＡＬＬは左下部画素領域の面積を示し，ＡＲＬは右下部画素領域の面積を各々示す。したがって，図７（Ｂ）の青色副画素用マスクＭｎｍに第１仮想画面ＶＳＳの各画素領域に対する面積比データはＡＬＵ，ＡＲＵ，ＡＬＬ，ＡＲＬであり，そして単位マスク面積であるＡＬＵ＋ＡＲＵ＋ＡＬＬ＋ＡＲＬである。また，上記駆動段階（ステップＳ６）において，図７（Ｂ）の青色副画素に対する出力映像データｂｍｎは，以下の数式１によって求められる。
【００３２】
【数１】
但し，ｂＬＵは面積ＡＬＵを含む第１仮想画面ＶＳＳの画素領域の青色映像データを示す。ｂＲＵは面積ＡＲＵを含む第１仮想画面ＶＳＳの画素領域の青色映像データを示す。ｂＬＬは面積ＡＬＬを含む第１仮想画面ＶＳＳの画素領域の青色映像データを示す。ｂＲＬは面積ＡＲＬを含む第１仮想画面ＶＳＳの画素領域の青色映像データを示す。
【００３３】
したがって，第１仮想画面ＶＳＳの入力映像データがディスプレイパネルの副画素配列構造に合うように補正された効果を得ることができるので，適用されるディスプレイパネルの副画素配列構造による映像の再現性問題が根本的に解決できる。
【００３４】
図８（Ａ）は，ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１．５：１である場合に，図３のマスキング段階（ステップＳ４）が行われることによって六面体状のマスクが各々の青色副画素の領域に覆われた仮想画面ＶＤＳ−ＶＳＳの一例を示す。このようにマスキング段階（ステップＳ４）が行われた後，図３の面積比設定段階（ステップＳ５）が行われる。即ち，各々のマスクに対して第１仮想画面ＶＳＳの各画素領域の面積比が求められて設定される。
【００３５】
図８（Ｂ）は，図３の面積比設定段階（ステップＳ５）の一アルゴリズムを説明するために図８（Ａ）の斜線を付したマスクＭｎｍ，即ち，水平方向にｎ番目であり，垂直方向にｍ番目である青色副画素用マスクＭｎｍの領域を拡大して示す。図８（Ｂ）において，参照符号Ａ１は第１画素領域の面積を示し，Ａ２は第２画素領域の面積を示し，Ａ３は第３画素領域の面積を示し，Ａ４は第４画素領域の面積を示し，Ａ５は第５画素領域の面積を示し，Ａ６は第６画素領域の面積を各々示す。したがって，図８（Ｂ）の青色副画素用マスクＭｎｍに第１仮想画面ＶＳＳの各画素領域に対する面積比データは，Ａ１，Ａ２，Ａ３，Ａ４，Ａ５，Ａ６であり，単位マスク面積であるＡ１＋Ａ２＋Ａ３＋Ａ４＋Ａ５＋Ａ６である。また，上記駆動段階（ステップＳ６）において，図８（Ｂ）の青色副画素に対する出力映像データｂｍｎは，以下の数式２によって求められる。
【００３６】
【数２】
但し，ｂ１は面積Ａ１を含む第１仮想画面ＶＳＳの画素領域の青色映像データを示す。ｂ２は面積Ａ２を含む第１仮想画面ＶＳＳの画素領域の青色映像データを示す。ｂ３は面積Ａ３を含む第１仮想画面ＶＳＳの画素領域の青色映像データを示す。ｂ４は面積Ａ４を含む第１仮想画面ＶＳＳの画素領域の青色映像データを示す。ｂ５は面積Ａ５を含む第１仮想画面ＶＳＳの画素領域の青色映像データを示す。そしてｂ６は面積Ａ６を含む第１仮想画面ＶＳＳの画素領域の青色映像データを示す。
【００３７】
したがって，第１仮想画面ＶＳＳの入力映像データがディスプレイパネルの副画素配列構造に合うように補正された効果を得ることができるので，適用されるディスプレイパネルの副画素配列構造による映像の再現性問題が根本的に解決できる。
【００３８】
図９（Ａ）は，ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１．５：１である場合に，図３のマスキング段階（ステップＳ４）が行われることによって円形のマスクが各々の青色副画素の領域に覆われた仮想画面ＶＤＳ−ＶＳＳの一例を示す。
【００３９】
図９（Ｂ）は，図３の面積比設定段階（ステップＳ５）の一アルゴリズムを説明するために図９（Ａ）の斜線を付したマスクＭｎｍ，即ち，水平方向にｎ番目であり，垂直方向にｍ番目である青色副画素用マスクＭｎｍの領域を拡大して示す。図９（Ｂ）において，参照符号ＡＬＵは左上部画素領域の面積を示し，ＡＲＵは右上部画素領域の面積を示し，ＡＬＬは左下部画素領域の面積を示し，ＡＲＬは右下部画素領域の面積を各々示す。
【００４０】
なお，図９（Ａ）及び図９（Ｂ）に関する説明は，図７（Ａ）及び図７（Ｂ）に関する説明と同一なので省略する。一方，円形のマスクは，理論的に理想的であるが，重畳使用領域と使用不可領域とが存在するために，四角形及び六角形のマスクと比較して好ましくない。また，マスクの形状がディスプレイパネルの副画素の形状と同一であることが好ましい。
【００４１】
図１０は，ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１．４：１である場合に，第１仮想画面ＶＳＳの単位画素領域に対する第２仮想画面ＶＤＳの副画素領域の相異なる水平位置，及び相異なる垂直位置を示す。
【００４２】
図１０において，実線で分割された領域は第１仮想画面ＶＳＳの画素領域である。また，点線で分割された領域は第２仮想画面ＶＤＳの副画素領域である。第２仮想画面ＶＤＳにおいて，その中央が円形に表示された領域が赤色副画素領域であり，その中央が四角形に表示された領域が緑色副画素領域であり，その中央がダイアモンド状に表示された領域が青色副画素領域である。図１０を参照すれば，相異なる水平位置の数が１５つであり，相異なる垂直位置の数が１０つである。即ち，上記マスキング段階（図３のステップＳ４）で１５０つのマスクが使われねばならない。このことにより，駆動段階（図３のステップＳ６）で上記面積比と上記変換された映像データとの乗算回数が相対的に多くなるので，ディスプレイ速度が低下してかつ必要メモリ容量が大きくなる。
【００４３】
図１１は，ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１．５：１である場合に，第１仮想画面の単位画素領域に対する第２仮想画面の副画素領域の相異なる水平位置，及び相異なる垂直位置を示す。
【００４４】
図１１において，実線で分割された領域は第１仮想画面ＶＳＳの画素領域である。また，第２仮想画面ＶＤＳにおいて，その中央が円形に表示された領域が赤色副画素領域であり，その中央が四角形で表示された領域が緑色副画素領域であり，その中央がダイアモンド状に表示された領域が青色副画素領域である。図１１を参照すれば，相異なる水平位置の数はなく，相異なる垂直位置の数が４つであるだけである。即ち，上記マスキング段階（図３のステップＳ４）で４つのマスクだけ使用してもよい。このことにより，駆動段階（図３のステップＳ６）で上記面積比と上記変換された映像データとの乗算回数が相対的に少なくなってディスプレイ速度が速まる。例えば，上記面積比設定段階（図３のステップＳ５）によって求められる面積比テーブルは，以下の表１の通りである。
【００４５】
【表１】
参考に，図７（Ｂ）のマスクの場合に，上記表１のマスクＣに割り当てる。図７（Ｂ）及び表１のマスクＣを参照すれば，領域ＡＬＬが面積比７を有し，領域ＡＲＬが面積比１４を有し，領域ＡＬＵが面積比５を有し，領域ＡＲＵが面積比１０を有する。
【００４７】
したがって，図１０及び図１１を参照すれば，上記解像度設定段階（図３のステップＳ１）の存在によって，使用されるマスクの数を最小化できることが分かる。
【００４８】
図１２（Ａ）は，ディスプレイパネルの副画素領域がデルタ構造を有する場合に，水平解像度比率に対する相異なる水平位置の数を示す。ここで，デルタ構造とは，図２の第２仮想画面のような副画素配列構造である。図１２（Ａ）を参照すれば，ディスプレイパネルの水平解像度に対する入力映像データの新しい水平解像度の比率が１：１，１．５：１，及び２：１のうちいずれか一つになるように新しい水平解像度が設定されることが好ましい。
【００４９】
図１２（Ｂ）は，ディスプレイパネルの副画素領域がデルタ構造を有する場合に，垂直解像度比率に対する相異なる垂直位置の数を示す。図１２（Ｂ）を参照すれば，ディスプレイパネルの垂直解像度に対する上記入力映像データの新しい垂直解像度の比率が１：１，１．２：１，１．５：１，１．６：１及び２：１のうちいずれか一つになるように上記新しい垂直解像度が設定されることが好ましい。
【００５０】
図１３は，ディスプレイパネルの副画素領域がストライプ構造を有する場合に，解像度比率に対する使用マスクの数を示す。この場合に，解像度比率は相等しい垂直解像度比率及び水平解像度比率を意味する。ストライプ構造とは，第１ライン上に赤色副画素領域が位置し，第２ライン上に緑色副画素領域が位置し，第３ライン上に青色副画素領域が位置する構造をいう。図１３のグラフの詳細データは，以下の表２に示す。
【００５１】
【表２】
図１４は，ディスプレイパネルの副画素領域がデルタ構造を有する場合に，解像度比率に対する使用マスクの数を示す。この場合に，解像度比率は相等しい垂直解像度比率及び水平解像度比率を意味する。図１４のグラフの詳細データは，以下の表３に示す。
【００５３】
【表３】
一方，上記第１及び第２仮想画面が互いに重畳されるにおいて，上記第１仮想画面の各画素領域の中心ラインが上記第２仮想画面の各副画素領域の中心ラインと一致しないことが好ましい。その理由を以下に説明する。
【００５５】
図１５（Ａ）は，上記第１仮想画面のいずれかの画素領域の中心ラインが上記第２仮想画面のいずれかの副画素領域の中心ラインと一致した状態を示す。
【００５６】
図１５（Ｂ）は，上記第１仮想画面のいずれかの画素領域の中心ラインが上記第２仮想画面のいずれかの副画素領域の中心ラインと一致していない状態を示す。図１５（Ａ）及び図１５（Ｂ）において参照符号ＶＰ１１〜ＶＰ２３は，上記第１仮想画面のいずれかの画素領域を示す。参照符号ＣＲ２２は，上記第２仮想画面の一赤色副画素領域を示し，ＣＧ２２は上記第２仮想画面の一緑色副画素領域を示し，ＣＢ２２は上記第２仮想画面の一青色副画素領域を各々示す。参照符号ＭＲ２２は上記赤色副画素領域ＣＲ２２のマスクを示し，ＭＧ２２は上記緑色副画素領域ＣＧ２２のマスクを示し，ＭＢ２２は上記青色副画素領域ＣＢ２２のマスクを各々示す。
【００５７】
図１５（Ａ）を参照すれば，第１仮想画面のいずれかの画素領域の水平方向中心のライン（即ち，中央垂直ライン）が第２仮想画面のいずれかの緑色副画素領域ＣＧ２２の水平方向中心のラインと一致している。このような重畳によって上記マスキング段階（図３のステップＳ４），面積比設定段階（図３のステップＳ５），及び駆動段階（図３のステップＳ６）が行われる場合に，視感的に緑色が顕著に現れる色相エラー現象が発生しうる。このように緑色が顕著に現れる場合に，ユーザはその色相エラー現象を実感して拒否反応を起こす恐れがある。
【００５８】
しかし，図１５（Ｂ）に示したように，第１仮想画面のいずれかの画素領域の水平方向中心のライン（即ち，中央垂直ライン）が第２仮想画面の緑色及び青色副画素領域ＣＧ２２，ＣＢ２２の中間に位置した場合に，視感的に緑色及び青色が混ざったシアン系統の色が顕著に現れることが発生しうる。このようにシアン系統の色が顕著に現れる場合に，ユーザはその色相エラー現象を実感できずに拒否反応を起こさない。
【００５９】
上記のように，第１仮想画面のいずれかの画素領域の水平方向中心のライン（即ち，中央垂直ライン）が第２仮想画面の赤色及び青色副画素領域ＣＲ２２，ＣＢ２２の中間に位置した場合に，視感的に赤色及び青色が混ざったマゼンタ系統の色が顕著に現れることが発生しうる。このように，マゼンタ系統の色が顕著に現れる場合に，ユーザはその色相エラー現象を実感せずに拒否反応を起こすことはない。
【００６０】
参考までに，図７（Ａ）及び図１１を参照すれば，ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１．５：１である場合に，第１仮想画面ＶＳＳのいずれかの画素領域の水平方向中心のラインが第２仮想画面ＶＤＳのいずれかの副画素領域の水平方向中心のラインと一致していないことが分かる。
【００６１】
以上，本発明に係る好適な実施の形態について説明したが，本発明はかかる構成に限定されない。当業者であれば，特許請求の範囲に記載された技術思想の範囲内において，各種の修正例および変更例を想定し得るものであり，それらの修正例および変更例についても本発明の技術範囲に包含されるものと了解される。
【００６２】
【発明の効果】
第１に，上記面積比設定段階で相等しい面積比構造を有するマスクが最大限多くなるように，上記解像度設定段階で上記入力映像データの新しい解像度が設定される。このことにより，上記マスキング段階で使用されるマスクの数が最小になるので，上記駆動段階で上記面積比と上記変換された映像データとの乗算回数が最小になって，ディスプレイ速度を高めることができ，かつ必要メモリ容量を低減することができる。
【００６３】
第２に，上記解像度設定，等分，重畳，マスキング，及び面積比設定段階の遂行によって，上記ディスプレイパネルの各々の副画素に対して隣接する上記第１仮想画面の画素のデータが介入される。このことにより，適用されるディスプレイパネルの副画素配列構造による映像の再現性問題が根本的に解決される。
【００６４】
さらに，データ処理過程中に発生しうる色相エラーも補正できる。
【図面の簡単な説明】
【図１】 通常的な映像データの処理方法の原理を示す図面である。
【図２】 本発明の第１の実施の形態にかかる映像データの処理方法の原理を示す図面である。
【図３】 本発明の第１の実施の形態にかかる映像データの処理方法を示すフローチャートである。
【図４】 図３のステップＳ２の遂行による第１仮想画面の一例を示す図面である。
【図５】 ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１：１である場合に，図３のステップＳ３の遂行により重畳された仮想画面の一例を示す図面である。
【図６】 ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１．５：１である場合に，図３のステップＳ３の遂行により重畳された仮想画面の一例を示す図面である。
【図７】 図７（Ａ）は，ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１．５：１である場合に，図３のステップＳ４の遂行により四面体状のマスクが各々の青色副画素の領域に覆われた仮想画面の一例を示す図面であり，図７（Ｂ）は，図３のステップＳ５の一アルゴリズムを説明するために図７（Ａ）の斜線を付したマスクの領域を拡大して示す図面である。
【図８】 図８（Ａ）は，ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１．５：１である場合に，図３のステップＳ４の遂行により六面体状のマスクが各々の青色副画素の領域に覆われた仮想画面の一例を示す図面であり，図８（Ｂ）は，図３のステップＳ５の一アルゴリズムを説明するために図８（Ａ）の斜線を付したマスクの領域を拡大して示す図面である。
【図９】 図９（Ａ）は，ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１．５：１である場合に，図３のステップＳ４の遂行により円形のマスクが各々の青色副画素の領域に覆われた仮想画面の一例を示す図面であり，図９（Ｂ）は，図３のステップＳ５の一アルゴリズムを説明するために図９（Ａ）の斜線を付したマスクの領域を拡大して示す図面である。
【図１０】 ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１．４：１である場合に，第１仮想画面の単位画素領域に対する第２仮想画面の副画素領域の相異なる水平位置，及び相異なる垂直位置を示す図面である。
【図１１】 ディスプレイパネルの解像度に対する入力映像データの新しい解像度の比率が１．５：１である場合に，第１仮想画面の単位画素領域に対する第２仮想画面の副画素領域の相異なる水平位置，及び相異なる垂直位置を示す図面である。
【図１２】 図１２（Ａ）は，ディスプレイパネルの副画素領域がデルタ構造を有する場合に，水平解像度比率に対する相異なる水平位置の数を示すグラフであり，図１２（Ｂ）は，ディスプレイパネルの副画素領域がデルタ構造を有する場合に，垂直解像度比率に対する相異なる水平位置の数を示すグラフである。
【図１３】 ディスプレイパネルの副画素領域がストライプ構造を有する場合に，解像度比率に対する使用マスクの数を示すグラフである。
【図１４】 ディスプレイパネルの副画素領域がデルタ構造を有する場合に，解像度比率に対する使用マスクの数を示すグラフである。
【図１５】 図１５（Ａ）は，上記第１仮想画面のいずれか一つの画素領域の中心ラインが上記第２仮想画面のいずれか一つの副画素領域の中心ラインと一致した状態を示す図面であり，図１５（Ｂ）は，上記第１仮想画面のいずれか一つの画素領域の中心ラインが上記第２仮想画面のいずれか一つの副画素領域の中心ラインと一致していない状態を示す図面である。
【符号の説明】
ＶＳＳ 入力映像データの新しい解像度によって各々の画素領域に等分されている第１仮想画面。
ＶＤＳ ディスプレイパネルの副画素配列構造を有する第２仮想画面。
Claims (7)
- 入力映像データを処理してディスプレイパネルを駆動するための出力映像データを発生させる映像データ処理方法において，
前記ディスプレイパネルの解像度によって前記入力映像データの新しい解像度を設定する解像度設定段階と，
前記入力映像データを設定された前記新しい解像度に解像度変換することで第１仮想画面を作成する解像度変換段階と，
前記第１仮想画面に前記ディスプレイパネルの副画素配列構造を有する第２仮想画面を重畳させる重畳段階と，
前記重畳された仮想画面上で前記第２仮想画面の各副画素の領域より広い領域のマスクを前記第２仮想画面の各副画素の領域に覆うマスキング段階と，
前記各々のマスクに対して前記第１仮想画面の各画素領域の面積比を求めて設定する面積比設定段階と，
前記解像度設定段階で設定された解像度，及び前記面積比設定段階で設定された面積比を前記ディスプレイパネルの駆動装置に適用して，前記入力映像データの元来の解像度が前記設定された解像度になるように前記入力映像データを変換した後，前記各々のマスクに対して前記第１仮想画面の各画素領域に対応する面積比と前記変換された入力映像データとを乗じた結果の和を前記各々のマスクに対応する副画素の出力映像データにする駆動段階と，を含み，
前記面積比設定段階で相等しい面積比構造を有するマスクが最大限多くなるように，前記解像度設定段階において前記入力映像データの新しい解像度が設定される、
ことを特徴とする映像データ処理方法。 - 前記解像度設定段階は，
前記ディスプレイパネルの水平解像度によって前記入力映像データの新しい水平解像度を設定する水平解像度設定段階と，
前記ディスプレイパネルの垂直解像度によって前記入力映像データの新しい垂直解像度を設定する垂直解像度設定段階と，を含む，
ことを特徴とする請求項１に記載の映像データ処理方法。 - 前記水平解像度設定段階において，
前記ディスプレイパネルの水平解像度に対する前記入力映像データの新しい水平解像度の比率は，１：１，１．５：１，及び２：１のうちいずれか一つになるように前記新しい水平解像度が設定される，
ことを特徴とする請求項２に記載の映像データ処理方法。 - 前記垂直解像度設定段階において，
前記ディスプレイパネルの垂直解像度に対する前記入力映像データの新しい垂直解像度の比率は，１：１，１．２：１，１．５：１，１．６：１及び２：１のうちいずれか一つになるように前記新しい垂直解像度が設定される，
ことを特徴とする請求項２に記載の映像データ処理方法 - 前記重畳段階において，
前記第１仮想画面の各画素領域の中心ラインは，前記第２仮想画面の各副画素領域の中心ラインと一致しない，
ことを特徴とする請求項１に記載の映像データ処理方法。 - 前記マスキング段階において，
前記マスクの形状は，前記ディスプレイパネルの副画素の形状と同一である，
ことを特徴とする請求項１に記載の映像データ処理方法。 - 前記マスキング段階において，
前記マスクの形状は，四角形，六角形及び円形のうちいずれか一つである，
ことを特徴とする請求項１に記載の映像データ処理方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0067967A KR100436715B1 (ko) | 2002-11-04 | 2002-11-04 | 영상의 재현성을 증진시키기 위한 영상 데이터의 고속처리 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004157514A JP2004157514A (ja) | 2004-06-03 |
| JP4194432B2 true JP4194432B2 (ja) | 2008-12-10 |
Family
ID=32089789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003188436A Expired - Fee Related JP4194432B2 (ja) | 2002-11-04 | 2003-06-30 | 映像データ処理方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6958761B2 (ja) |
| EP (1) | EP1416468A3 (ja) |
| JP (1) | JP4194432B2 (ja) |
| KR (1) | KR100436715B1 (ja) |
| CN (1) | CN1499477A (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100513174C (zh) * | 2004-07-06 | 2009-07-15 | 佳能株式会社 | 数据处理方法、数据处理装置、掩模制造方法和掩模图案 |
| EP1675090A4 (en) * | 2004-07-30 | 2008-10-08 | Hitachi Ltd | PICTURE DISPLAY AND METHOD |
| KR101208724B1 (ko) * | 2005-01-03 | 2012-12-06 | 삼성디스플레이 주식회사 | 어레이 기판 및 이를 구비한 표시 패널 |
| JP4777675B2 (ja) * | 2005-03-17 | 2011-09-21 | 株式会社リコー | 画像処理装置、画像表示装置、画像処理方法、その方法をコンピュータに実行させるプログラム、および記録媒体 |
| CN100422924C (zh) * | 2005-04-30 | 2008-10-01 | 广东威创视讯科技股份有限公司 | 一种多输出通道显示单一完整桌面的计算机结构 |
| US8049685B2 (en) * | 2006-11-09 | 2011-11-01 | Global Oled Technology Llc | Passive matrix thin-film electro-luminescent display |
| KR101271098B1 (ko) * | 2008-09-24 | 2013-06-04 | 삼성테크윈 주식회사 | 디지털 촬영장치, 추적방법 및 추적방법을 실행시키기 위한프로그램을 저장한 기록매체 |
| CN102982536B (zh) * | 2012-11-05 | 2015-07-22 | 华为技术有限公司 | 处理图像的方法和设备 |
| CN103915044B (zh) * | 2014-03-25 | 2016-03-30 | 京东方科技集团股份有限公司 | 显示方法 |
| CN103927946B (zh) * | 2014-03-25 | 2016-06-08 | 京东方科技集团股份有限公司 | 显示方法 |
| CN103903549B (zh) * | 2014-03-25 | 2016-08-17 | 京东方科技集团股份有限公司 | 显示方法 |
| CN104157231B (zh) * | 2014-07-23 | 2016-08-17 | 京东方科技集团股份有限公司 | 一种图像的显示方法及显示装置 |
| CN104680994B (zh) * | 2015-03-09 | 2017-09-15 | 深圳市华星光电技术有限公司 | 一种液晶显示器的驱动方法及驱动装置 |
| CN104658503B (zh) | 2015-03-09 | 2017-05-10 | 深圳市华星光电技术有限公司 | 一种液晶显示器的驱动方法及驱动装置 |
| CN104680966B (zh) * | 2015-03-19 | 2017-11-14 | 京东方科技集团股份有限公司 | 一种显示装置的驱动方法及其驱动装置 |
| CN106157876B (zh) * | 2015-03-27 | 2019-04-23 | 上海和辉光电有限公司 | 显示器图像的显示方法及显示器 |
| KR102389196B1 (ko) * | 2015-10-05 | 2022-04-22 | 엘지디스플레이 주식회사 | 표시장치와 그 영상 렌더링 방법 |
| CN107941256B (zh) * | 2017-11-20 | 2020-03-06 | 中国电子科技集团公司第四十一研究所 | 一种高精度测量仪器的数值个性化显示方法 |
| CN110428354B (zh) * | 2019-06-25 | 2023-04-07 | 福建华佳彩有限公司 | 面板采样方法、存储介质和计算机 |
| CN112185304B (zh) * | 2020-09-28 | 2022-06-24 | 南京芯视元电子有限公司 | 一种减少存储容量且提高显示分辨率的视频显示系统及方法 |
| CN117894269B (zh) * | 2024-03-14 | 2024-07-02 | 集创北方(珠海)科技有限公司 | 数据处理方法、处理装置及芯片 |
Family Cites Families (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US632896A (en) * | 1898-09-14 | 1899-09-12 | Whitfield Company | Combined engine and dynamo. |
| JPS57138685A (en) * | 1981-02-23 | 1982-08-27 | Hitachi Ltd | Graphic conversion for graphic indicator |
| JPS60120398A (ja) * | 1983-12-02 | 1985-06-27 | シチズン時計株式会社 | マトリクス形カラー表示装置の駆動方法 |
| US5341153A (en) * | 1988-06-13 | 1994-08-23 | International Business Machines Corporation | Method of and apparatus for displaying a multicolor image |
| US5682180A (en) * | 1990-06-08 | 1997-10-28 | General Motors Corporation | Multi-color electronic display utilizing opponent colors |
| US5426723A (en) * | 1992-03-09 | 1995-06-20 | Spacelabs Medical, Inc. | System and method for scaling graphic images |
| JP2797883B2 (ja) * | 1993-03-18 | 1998-09-17 | 株式会社日立製作所 | 多色発光素子とその基板 |
| KR100259783B1 (ko) * | 1994-03-11 | 2000-06-15 | 미다라이 후지오 | 다수의 컬러 개별 레벨 디스플레이를 위한 디스플레이 픽셀 밸런싱 |
| US5796378A (en) * | 1994-03-29 | 1998-08-18 | Casio Computer Co., Ltd. | Birifringence control type liquid crystal display device and apparatus and method of driving the same |
| TW295652B (ja) * | 1994-10-24 | 1997-01-11 | Handotai Energy Kenkyusho Kk | |
| JP3309593B2 (ja) * | 1994-10-28 | 2002-07-29 | 松下電器産業株式会社 | プラズマディスプレイ |
| US5959598A (en) * | 1995-07-20 | 1999-09-28 | The Regents Of The University Of Colorado | Pixel buffer circuits for implementing improved methods of displaying grey-scale or color images |
| US6031626A (en) * | 1996-08-15 | 2000-02-29 | Seiko Epson Corporation | Color stochastic screening with optimal color dot placement |
| US5963715A (en) * | 1996-08-15 | 1999-10-05 | Seiko Epson Corporation | Color stochastic screening with optimal color dot placement for display devices having arbitrary aspect ratios |
| US6078303A (en) * | 1996-12-19 | 2000-06-20 | Colorado Microdisplay, Inc. | Display system having electrode modulation to alter a state of an electro-optic layer |
| US5920298A (en) * | 1996-12-19 | 1999-07-06 | Colorado Microdisplay, Inc. | Display system having common electrode modulation |
| US6046716A (en) * | 1996-12-19 | 2000-04-04 | Colorado Microdisplay, Inc. | Display system having electrode modulation to alter a state of an electro-optic layer |
| US6020868A (en) * | 1997-01-09 | 2000-02-01 | Rainbow Displays, Inc. | Color-matching data architectures for tiled, flat-panel displays |
| JPH10254370A (ja) * | 1997-03-10 | 1998-09-25 | Canon Inc | 表示パネル及びそれを用いた投射型表示装置 |
| US5913591A (en) * | 1998-01-20 | 1999-06-22 | University Of Washington | Augmented imaging using a silhouette to improve contrast |
| US6100861A (en) * | 1998-02-17 | 2000-08-08 | Rainbow Displays, Inc. | Tiled flat panel display with improved color gamut |
| US6281875B1 (en) * | 1998-04-29 | 2001-08-28 | Canon Kabushiki Kaisha | Gradient-based pixel interpolation |
| US6278434B1 (en) * | 1998-10-07 | 2001-08-21 | Microsoft Corporation | Non-square scaling of image data to be mapped to pixel sub-components |
| US6236390B1 (en) * | 1998-10-07 | 2001-05-22 | Microsoft Corporation | Methods and apparatus for positioning displayed characters |
| US6188385B1 (en) * | 1998-10-07 | 2001-02-13 | Microsoft Corporation | Method and apparatus for displaying images such as text |
| US6307566B1 (en) * | 1998-10-07 | 2001-10-23 | Microsoft Corporation | Methods and apparatus for performing image rendering and rasterization operations |
| WO2000021069A1 (en) * | 1998-10-07 | 2000-04-13 | Microsoft Corporation | Mapping samples of foreground/background color image data to pixel sub-components |
| US6356278B1 (en) * | 1998-10-07 | 2002-03-12 | Microsoft Corporation | Methods and systems for asymmeteric supersampling rasterization of image data |
| US6393145B2 (en) * | 1999-01-12 | 2002-05-21 | Microsoft Corporation | Methods apparatus and data structures for enhancing the resolution of images to be rendered on patterned display devices |
| US6342896B1 (en) | 1999-03-19 | 2002-01-29 | Microsoft Corporation | Methods and apparatus for efficiently implementing and modifying foreground and background color selections |
| US6342890B1 (en) * | 1999-03-19 | 2002-01-29 | Microsoft Corporation | Methods, apparatus, and data structures for accessing sub-pixel data having left side bearing information |
| US6339426B1 (en) * | 1999-04-29 | 2002-01-15 | Microsoft Corporation | Methods, apparatus and data structures for overscaling or oversampling character feature information in a system for rendering text on horizontally striped displays |
| US6226017B1 (en) * | 1999-07-30 | 2001-05-01 | Microsoft Corporation | Methods and apparatus for improving read/modify/write operations |
| US6738526B1 (en) * | 1999-07-30 | 2004-05-18 | Microsoft Corporation | Method and apparatus for filtering and caching data representing images |
| US6282327B1 (en) * | 1999-07-30 | 2001-08-28 | Microsoft Corporation | Maintaining advance widths of existing characters that have been resolution enhanced |
| US6384839B1 (en) * | 1999-09-21 | 2002-05-07 | Agfa Monotype Corporation | Method and apparatus for rendering sub-pixel anti-aliased graphics on stripe topology color displays |
| KR100408213B1 (ko) * | 2000-06-26 | 2003-12-01 | 황기웅 | 폐쇄형 화소로 된 델타 칼라 화소들을 가지는 교류형플라즈마 방전표시기 |
| KR20020008040A (ko) * | 2000-07-18 | 2002-01-29 | 마츠시타 덴끼 산교 가부시키가이샤 | 표시 장치, 표시 방법 및 표시 제어 프로그램을 기록한기록 매체 |
| CN1179312C (zh) * | 2000-07-19 | 2004-12-08 | 松下电器产业株式会社 | 显示方法 |
| TW540022B (en) * | 2001-03-27 | 2003-07-01 | Koninkl Philips Electronics Nv | Display device and method of displaying an image |
| KR100446631B1 (ko) * | 2002-08-24 | 2004-09-04 | 삼성전자주식회사 | 델타 구조 디스플레이에서의 칼라영상의 표현 방법 및 장치 |
-
2002
- 2002-11-04 KR KR10-2002-0067967A patent/KR100436715B1/ko not_active Expired - Fee Related
-
2003
- 2003-04-03 US US10/405,909 patent/US6958761B2/en not_active Expired - Fee Related
- 2003-06-27 EP EP03254131A patent/EP1416468A3/en not_active Ceased
- 2003-06-30 CN CNA031483372A patent/CN1499477A/zh active Pending
- 2003-06-30 JP JP2003188436A patent/JP4194432B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040085333A1 (en) | 2004-05-06 |
| JP2004157514A (ja) | 2004-06-03 |
| EP1416468A2 (en) | 2004-05-06 |
| KR20040039783A (ko) | 2004-05-12 |
| EP1416468A3 (en) | 2005-07-27 |
| US6958761B2 (en) | 2005-10-25 |
| KR100436715B1 (ko) | 2004-06-22 |
| CN1499477A (zh) | 2004-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4194432B2 (ja) | 映像データ処理方法 | |
| JP2006285238A (ja) | 表示装置を用いる表示方法および表示装置 | |
| WO2006070603A1 (ja) | 表示パネルの駆動装置、それを備えた表示装置及び表示パネルの駆動方法、並びにプログラム、記録媒体 | |
| JP2005092222A (ja) | 映像表示方法および映像表示装置、ならびにコンピュータプログラムを保存したコンピュータ可読記録媒体 | |
| CN101394570A (zh) | 图像传感器和图像数据处理系统 | |
| JPWO2011105378A1 (ja) | 画像表示装置および画像表示方法 | |
| JPH04172770A (ja) | 画像のカブセ処理方法 | |
| JP2002318561A (ja) | 表示装置及び表示方法 | |
| JP6035940B2 (ja) | 画像処理装置、表示装置および画像処理方法 | |
| US20050046635A1 (en) | Apparatus and method for processing images and drawing sprites in priority order by alfa blending on display screen | |
| KR20080046721A (ko) | 영상 프로세싱을 위한 개선된 메모리 구조 | |
| US20040246265A1 (en) | Four-color display | |
| CN1720563B (zh) | 用于改善彩色矩阵显示器的感觉分辨率的方法 | |
| CN116486754B (zh) | 一种串扰人眼效果的量化方法 | |
| CN103413500A (zh) | 一种led显示屏 | |
| KR100589320B1 (ko) | 영상 표시 장치 | |
| WO2006011220A1 (ja) | 画像表示装置、画像表示方法 | |
| JP2826102B2 (ja) | 画像重ね合わせ方法 | |
| KR100589317B1 (ko) | 영상 데이터 처리 방법 및 이를 이용한 표시 장치 | |
| JP3634535B2 (ja) | 画像処理方法および装置 | |
| WO2025179602A1 (zh) | 一种显示装置及子像素渲染方法 | |
| JP2009010923A5 (ja) | ||
| JP2005017610A (ja) | オンスクリーン表示装置およびオンスクリーン表示方法 | |
| JP2760176B2 (ja) | 低輝度文字パターン生成装置 | |
| CN118098149A (zh) | 一种显示面板的渲染方法及显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080404 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080716 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080826 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080922 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |