JP4195431B2 - 静電放電の検証方法および半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置の静電放電の検証方法、及び、半導体装置の製造方法に関する。

従来、半導体装置の静電放電（ESD：Electrostatic Discharge）の検証方法として、半導体装置のレイアウトからＥＳＤ保護回路網を抽出し、任意の２つのパッド間に対して、最短経路探索手法を用いたESD電流パス解析を行って、ESD電流パスにESD電流が流れる際のパッド間電圧を算出し、そのパッド間電圧値をもとに、ESD耐圧の大小を判定することが行われている（例えば、非特許文献１参照。）。

一般に、パッド間電圧が高いとESD破壊の危険性が高く、パッド間電圧が低いとESD破壊の危険性が低いと考えられる。このことから、パッド間電圧が高いとESD耐圧は低く、パッド間電圧が低いとESD耐圧は高いと考えられる。しかし、この検証方法でパッド間電圧が小さく算出されたパッド間のESD耐圧を実測すると、ESD耐圧の実測値は小さい場合があった。この検証方法で算出されたパッド間電圧のみで、ESD耐圧の大小を判定すると、誤った判定をする場合があった。

他のESD検証方法として、新旧回路図データから二端子間の経路情報とこの経路中の素子情報を抽出し、抽出した二端子間の経路情報及び素子情報を比較することにより、ESDに関する適否を判定することが行われている（例えば、特許文献１参照。）。

ESD耐圧には、保護素子間を接続する配線の寄生抵抗が大きな影響を与える。しかし、この検証方法は回路図データをもとにESDの検証を行っているため、寄生抵抗は考慮されていない。また、この検証方法では、類似する二端子間の経路の保護素子サイズの大小関係の比較のみでESD耐圧の大小を判定している。このような点から、この検証方法の判定の精度はあまり良くない考えられた。

さらに、他のESD検証方法として、レイアウトから抽出したESD保護回路網の２パッド間に対して、回路シミュレーションを実行する方法がある。この検証方法は、非特許文献１の検証方法よりも、精度がよいが、処理時間がかかるため、全パッド間に適用するのは事実上不可能であった。さらに、ESD耐圧試験においても、全パッドの組み合わせを試験するのは処理時間が膨大となり、事実上不可能であるという問題があった。
特開平１０−２８９２６０号公報 ピヌガン他（P. Ngan, el al）,「オートマティック レイアウト ベースト ヴェリフィケイション オブ エレクトロスタティック ディスチャージ パス（Automatic Layout Based Verification of Electrostatic Discharge Paths）」, イーオーエス／イーエスディ シンポジウム プロシーディング（EOS/ESD Symposium Proceeding）, （米国） 2001年

本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、迅速かつ高精度な半導体装置のＥＳＤの検証方法を提供することにある。

また、本発明の目的は、迅速かつ高精度に半導体装置のＥＳＤの検証が可能な半導体装置の製造方法を提供することにある。

上記問題点を解決するための本発明の第１の特徴は、ＥＳＤ保護回路網抽出部が、記憶部に記憶された半導体装置のレイアウトからパッド、ネットと保護素子とで構成される静電放電保護回路網を抽出することと、ＥＳＤ電流パス解析部が、静電放電保護回路網のパッドに対して始点パッドと終点パッドの組を複数設定することと、ＥＳＤ電流パス解析部が、複数の組毎に、始点パッドと終点パッドのパッド間電圧と、始点パッドから終点パッドまで経由する順番にネットと保護素子を並べた静電放電電流パスを求めることと、ＥＳＤ電流パスグループ化部が、複数の組のそれぞれの静電放電電流パスを、ネットと保護素子の順序が一致する静電放電電流パス毎にグループ分けすることと、ＥＳＤ耐圧予測値算出部が、記憶部に記憶されたグループ毎のパッド間電圧と静電放電耐圧の負の相関関係に基づいて、複数の組毎に、始点パッドと終点パッドのパッド間電圧と、始点パッドと終点パッドの属するグループから、始点パッドと終点パッドの間の静電放電耐圧の予測値を求めることと、判定部が、予測値に基づいて、レイアウトの静電放電に関する適否を判定することとを有するＥＳＤの検証方法にある。

また、本発明の第２の特徴は、ＥＳＤ保護回路網抽出部が、記憶部に記憶された半導体装置のレイアウトからパッド、ネットと保護素子とで構成される静電放電保護回路網を抽出することと、ＥＳＤ電流パス解析部が、静電放電保護回路網のパッドに対して始点パッドと終点パッドの組を複数設定することと、ＥＳＤ電流パス解析部が、複数の組毎に、始点パッドと終点パッドの間の第１パッド間電圧と、始点パッドから終点パッドまで経由する順番にネットと保護素子を並べた静電放電電流パスを求めることと、ＥＳＤ電流パスグループ化部が、複数の組のそれぞれの静電放電電流パスを、ネットと保護素子の順序が一致する静電放電電流パス毎にグループ分けすることと、ワーストパッドペア抽出部が、グループ毎に、第１パッド間電圧が最も高い始点パッドと終点パッドの組を抽出することと、回路シミュレータが、グループ毎に、第１パッド間電圧が最も高い始点パッドと終点パッドの組に対して、回路シミュレーションにより、第１パッド間電圧より高精度の第２パッド間電圧を求めることと、判定部が、第２パッド間電圧に基づいて、レイアウトの静電放電に関する適否を判定することとを有するＥＳＤの検証方法にある。

本発明の第３の特徴は、半導体装置のレイアウトからパッド、ネットと保護素子とで構成される静電放電保護回路網を抽出することと、静電放電保護回路網のパッドに対して始点パッドと終点パッドの組を複数設定することと、複数の組毎に、始点パッドと終点パッドのパッド間電圧と、始点パッドから終点パッドまで経由する順番にネットと保護素子を並べた静電放電電流パスを求めることと、複数の組のそれぞれの静電放電電流パスを、ネットと保護素子の順序が一致する静電放電電流パス毎にグループ分けすることと、グループ毎に、パッド間電圧が最も高い始点パッドと終点パッドの組を抽出することと、グループ毎に、パッド間電圧が最も高い始点パッドと終点パッドの組に対して、始点パッドと終点パッドの間の静電放電耐圧の実測値を求めることと、実測値に基づいて、レイアウトの静電放電に関する適否を判定することとを有するＥＳＤの検証方法にある。

本発明の第４の特徴は、本発明の第１乃至第３の特徴のＥＳＤの検証方法の適否を判定することで否適合の場合にレイアウト修正部がレイアウトを修正することをさらに有し、この修正されたレイアウトに基づいて半導体装置を作製する半導体装置の作製方法にある。

本発明によれば、迅速かつ高精度な半導体装置のＥＳＤの検証方法を提供できる。

また、本発明によれば、迅速かつ高精度に半導体装置のＥＳＤの検証が可能な半導体装置の製造方法を提供できる。

次に、図面を参照して、本発明の実施の形態について説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。また、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。

図１に示すように、実施の形態に係るＥＳＤ検証・防止装置１は、ＥＳＤ保護回路網抽出部２、ＥＳＤ電流パス解析部３、ＥＳＤ電流パスグループ化部４、ＥＳＤ耐圧予測値算出部５、ワーストパッドペア抽出部６、回路シミュレータ（高精度ＥＳＤ解析部）７、ＥＳＤ耐圧試験結果取得部８、判定部９、レイアウト修正部１０、パッド間電圧・ＥＳＤ耐圧相関関係の生成・記憶部１１と記憶部２１を有している。記憶部２１は、レイアウトＤ１、ＥＳＤ保護回路網Ｄ２、パッド間電圧情報Ｄ３、ＥＳＤ電流パス情報Ｄ４、ＥＳＤ電流パスグループ情報Ｄ５、ＥＳＤ耐圧予測値Ｄ６、パッド間電圧・ＥＳＤ耐圧相関情報Ｄ７、回路シミュレーション結果（高精度ＥＳＤ解析結果）Ｄ８、グループ内ワーストパッドペア情報Ｄ９、ＥＳＤ耐圧試験結果Ｄ１０を記憶している。ＥＳＤ検証・防止装置１は、コンピュータであってもよく、コンピュータにプログラムに書かれた手順を実行させることにより、ＥＳＤ検証・防止装置１を実現させてもよい。

実施例１に係るＥＳＤ検証方法は、図１のＥＳＤ検証・防止装置が実施することができる。図２に示すように、ＥＳＤ検証方法では、まず、ステップＳ１で、ＥＳＤ保護回路網抽出部２が、半導体装置のレイアウトＤ１からパッド、ネットと保護素子とで構成されるＥＳＤ保護回路網Ｄ２を抽出する。具体的には、図３に示すようなＥＳＤ保護回路網Ｄ２を生成する。ＥＳＤ保護回路網Ｄ２は、パッドＰＡＤ１乃至ＰＡＤ９、ネットＶＤＤ１、２、ＶＳＳ１、２、ＳＩＧ１と保護素子１２ａ乃至１２ｆとを有している。

次に、ステップＳ２で、ＥＳＤ電流パス解析部３が、ＥＳＤ保護回路網Ｄ２のパッドＰＡＤ１乃至ＰＡＤ９に対して始点パッドＰＡＤ１と終点パッドＰＡＤ２を設定する。さらに、ＥＳＤ電流パス解析部３が、パッド間電圧情報Ｄ３と、ＥＳＤ電流パス情報Ｄ４を構成する始点パッドＰＡＤ１から終点パッドＰＡＤ２までのＥＳＤ電流パスＰ１を求める。始点パッドと終点パッドとの組は、全てのパッドＰＡＤ１乃至ＰＡＤ９から組み合わせできる任意の組でよい。あるいは、組を逐一網羅的に設定してもよく、最終的に全ての組を設定してもよい。

図４に示すように、パッド間電圧情報Ｄ３は、始点パッドＰＡＤ１と終点パッドＰＡＤ２の間のパッド間電圧２．３４５Ｖを有している。同様に、パッド間電圧情報Ｄ３は、始点パッドＰＡＤ１と終点パッドＰＡＤ３の間のパッド間電圧１０．８９４Ｖ、始点パッドＰＡＤ１と終点パッドＰＡＤ４の間のパッド間電圧５．４３１Ｖ、始点パッドＰＡＤ１と終点パッドＰＡＤ５の間のパッド間電圧７．４５１Ｖを有している。

図５に示すように、ＥＳＤ電流パス情報Ｄ４は、ＥＳＤ電流パスＰ２を有している。ＥＳＤ電流パスＰ２には、始点パッドＰＡＤ１のパッド名と、終点パッドＰＡＤ３のパッド名と、始点パッドＰＡＤ１から終点パッドＰＡＤ２までの経由する順番にネットＶＤＤ２、ＶＳＳ２、ＶＳＳ１のネット名と、保護素子１２ａ、１２ｂの保護素子名とが並べて記述されている。さらに、ＥＳＤ電流パスＰ２には、パッド名と同じ順番で始点パッドと終点パッドが接続するＩ／Ｏセル名が記述されている。ＥＳＤ電流パスＰ２には、ネット名と同じ順番に電圧値が記述されている。ＥＳＤ電流パスＰ２には、保護素子名と同じ順番に保護素子が属するＩ／Ｏセル名と電圧値が記述されている。このように、ＥＳＤ電流パス情報Ｄ４には、ＥＳＤ電流パスＰ２が通過するパッド、ネット、保護素子に関する情報を、ＥＳＤ電流パスＰ２が通過する順番にしたがって記述しておく。

図６に示すように、図３のＥＳＤ電流パスＰ１のＥＳＤ電流パス情報には、まず、始点パッドＰＡＤ１のパッド名として、「ＰＡＤ１」が記述されている。「ＰＡＤ１」と同じ順番で、始点パッドＰＡＤ１が接続するＩ／Ｏセル名として、「ＩＯＣＥＬＬ１」が記述されている。

「ＰＡＤ１」の次の順番で、ＥＳＤ電流パスＰ１が始点パッドＰＡＤ１の次に通過するネットＶＤＤ２のネット名として、「ＶＤＤ２」が記述されている。「ＶＤＤ２」と同じ順番で、ネットＶＤＤ２内に生じる電圧値（Ｖ）として、「１．２３１」が記述されている。

「ＶＤＤ２」の次の順番で、ＥＳＤ電流パスＰ１がネットＶＤＤ２の次に通過する保護素子１２ａの保護素子名として、「ＧＧＮＭＯＳ１」が記述されている。「ＧＧＮＭＯＳ１」と同じ順番で、保護素子１２ａが属するＩ／Ｏセル名として、「ＩＯＣＥＬＬ１」が記述されている。「ＧＧＮＭＯＳ１」と同じ順番で、保護素子１２ａ内に生じる電圧値として、「６．３４１」が記述されている。

「ＧＧＮＭＯＳ１」の次の順番で、ＥＳＤ電流パスＰ１が保護素子１２ａの次に通過するネットＶＳＳ２のネット名として、「ＶＳＳ２」が記述されている。「ＶＳＳ２」と同じ順番で、ネットＶＳＳ２内に生じる電圧値として、「０．６５９」が記述されている。

「ＶＳＳ２」の次の順番で、ＥＳＤ電流パスＰ１がネットＶＳＳ２の次に通過する保護素子１２ｂの保護素子名として、「ＤＩＯＤＥ１」が記述されている。「ＤＩＯＤＥ１」と同じ順番で、保護素子１２ｂが属するＩ／Ｏセル名として、「ＩＯＣＥＬＬ２」が記述されている。「ＤＩＯＤＥ１」と同じ順番で、保護素子１２ｂ内に生じる電圧値として、「１．２１３」が記述されている。

「ＤＩＯＤＥ１」の次の順番で、ＥＳＤ電流パスＰ１が保護素子１２ｂの次に通過するネットＶＳＳ１のネット名として、「ＶＳＳ１」が記述されている。「ＶＳＳ１」と同じ順番で、ネットＶＳＳ１内に生じる電圧値として、「０．１２５」が記述されている。

「ＶＳＳ１」の次の順番で、ＥＳＤ電流パスＰ１がネットＶＳＳ１の次に通過する保護素子１２ｃの保護素子名として、「ＤＩＯＤＥ２」が記述されている。「ＤＩＯＤＥ２」と同じ順番で、保護素子１２ｃ内に生じる電圧値として、「１．６７９」が記述されている。

「ＤＩＯＤＥ２」の次の順番で、ＥＳＤ電流パスＰ１が保護素子１２ｃの次に通過するネットＳＩＧ１のネット名として、「ＳＩＧ１」が記述されている。「ＳＩＧ１」と同じ順番で、ネットＳＩＧ１内に生じる電圧値として、「２．１２３」が記述されている。

「ＳＩＧ１」の次の順番で、ＥＳＤ電流パスＰ１がネットＳＩＧ１の次に最後に通過するパッドＰＡＤ２のパッド名として、「ＰＡＤ２」が記述されている。「ＰＡＤ２」と同じ順番で、終点パッドＰＡＤ２が接続するＩ／Ｏセル名として、「ＩＯＣＥＬＬ２」が記述されている。

図７に示すように、複数のＥＳＤ電流パスＰ１乃至Ｐ３らが生成される。ＥＳＤ電流パスＰ１乃至Ｐ３毎にＥＳＤ電流パス情報Ｄ４を有している。複数のＥＳＤ電流パスＰ１乃至Ｐ３らはＥＳＤ電流パスの集合１５を構成する。

図２のステップＳ３で、ＥＳＤ電流パスグループ化部４が、ＥＳＤ電流パスの集合１５の要素であるＥＳＤ電流パスＰ１乃至Ｐ３を、グループ化方法にしたがってグループ分けする。

図８に示すように、グループ化方法としては、ネット名と保護素子名の順序が一致するＥＳＤ電流パス情報Ｄ４を有するＥＳＤ電流パスＰ１乃至Ｐ３毎にグループを形成する。すなわち、ＥＳＤ電流パスＰ１乃至Ｐ３が同一グループか否かの判定基準は、ＥＳＤ電流パス情報Ｄ４のネット名と保護素子名の順序が一致することである。同一グループのＥＳＤ電流パスは、パッド間電圧とＥＳＤ耐圧の間の負の相関が高いことが期待できる。

図９に示すように、グループ化方法としては、ネット名と保護素子名とパッドが接続するＩ／Ｏセル名と保護素子が属するＩ／Ｏセル名の順序が一致するＥＳＤ電流パス情報Ｄ４を有するＥＳＤ電流パスＰ１乃至Ｐ３毎にグループを形成してもよい。すなわち、ＥＳＤ電流パスＰ１乃至Ｐ３が同一グループか否かの判定基準は、ＥＳＤ電流パス情報Ｄ４のネット名と保護素子名とパッドが接続するＩ／Ｏセル名と保護素子が属するＩ／Ｏセル名の順序が一致することである。

図１０に示すように、グループＧ１が形成される。グループＧ１は、ＥＳＤ電流パスＰ１、Ｐ１ａ、Ｐ１ｂを有している。ＥＳＤ電流パスＰ１、Ｐ１ａ、Ｐ１ｂはそれぞれ、一致するネット名と保護素子名の順序（ＶＤＤ２−１２ａ−ＶＳＳ２−１２ｂ−ＶＳＳ１−１２ｃ−ＳＩＧ１）を有している。

図１１に示すように、グループＧ２が形成される。グループＧ２は、ＥＳＤ電流パスＰ２、Ｐ２ａ、Ｐ２ｂを有している。ＥＳＤ電流パスＰ２、Ｐ２ａ、Ｐ２ｂはそれぞれ、一致するネット名と保護素子名の順序（ＶＤＤ２−１２ａ−ＶＳＳ２−１２ｂ−ＶＳＳ１）を有している。

図１２に示すように、グループＧ３が形成される。グループＧ３は、ＥＳＤ電流パスＰ３、Ｐ３ａ、Ｐ３ｂを有している。ＥＳＤ電流パスＰ３、Ｐ３ａ、Ｐ３ｂはそれぞれ、一致するネット名と保護素子名の順序（ＶＤＤ２−１２ａ−ＶＳＳ２−１２ｂ−ＶＳＳ１−１２ｃ−ＳＩＧ１−１２ｅ−ＶＤＤ１）を有している。

そして、図１０乃至図１２に示すように、ＥＳＤ電流パスＰ１乃至Ｐ３らの集合１５が、グループＧ１乃至Ｇ３に分けられる。

図１３乃至図１５に示すように、パッド間電圧・ＥＳＤ耐圧相関情報Ｄ７には、ＥＳＤ電流パスグループＧ１乃至Ｇ３ごとに、既存の半導体装置のＥＳＤ電流パスの始点パッドと終点パッドの間のパッド間電圧の解析結果とＥＳＤ耐圧の実測値のデータを記憶し、パッド間電圧とＥＳＤ耐圧の負の相関を有する相関関係式Ｅ１乃至Ｅ３を求めて記憶しておく。

図２のステップＳ４で、ＥＳＤ耐圧予測値算出部５が、グループＧ１乃至Ｇ３毎の相関関係式Ｅ１乃至Ｅ３に基づいて、パッド間電圧情報Ｄ３からＥＳＤ電流パスＰ１乃至Ｐ３らのパッド間電圧と、ＥＳＤ電流パスグループ情報Ｄ５からＥＳＤ電流パスＰ１乃至Ｐ３らの属するグループＧ１乃至Ｇ３とを利用して、図１３乃至図１５に示すように、ＥＳＤ電流パスＰ１乃至Ｐ３らのＥＳＤ耐圧の予測値Ｄ６を求める。

図２のステップＳ５で、判定部９が、予測値Ｄ６に基づいて、半導体装置のレイアウトのＥＳＤに関する適否を判定する。例えば、図１３乃至図１５に示すように、あらかじめＥＳＤ耐圧の予測値Ｄ６の判定基準値１６を決めておく。判定では、図１３乃至図１５のようにＥＳＤ耐圧の予測値Ｄ６の全てが判定基準値１６より大きければ半導体装置のＥＳＤ対策は十分であると判定できる。一方、ＥＳＤ耐圧の予測値Ｄ６の１つでも判定基準値１６より小さければ半導体装置のＥＳＤ対策は不十分であると判定できる。

このように、ＥＳＤ電流パスＰ１乃至Ｐ３らのグループＧ１乃至Ｇ３ごとに求めたパッド間電圧・ＥＳＤ耐圧相関情報Ｄ７の相関関係式Ｅ１乃至Ｅ３にしたがって、パッド間電圧情報Ｄ３のパッド間電圧からＥＳＤ耐圧予測値Ｄ６を算出しているので、ＥＳＤ耐圧の実測データを考慮した確度の高いＥＳＤ耐圧予測値が得られ、パッド間ひいては半導体装置に対するＥＳＤの適否に関して誤った判定をする危険性が低くなる。

ＥＳＤ検証方法は、手順としてコンピュータが実行可能なＥＳＤ検証プログラムにより表現することができる。このＥＳＤ検証プログラムをコンピュータに実行させることにより、ＥＳＤ検証方法を実施することができる。

なお、パッド間電圧・ＥＳＤ耐圧相関情報Ｄ７の相関関係式Ｅ１乃至Ｅ３は、図１のパッド間電圧・ＥＳＤ耐圧相関情報の生成・記憶部１１を用いて求めることができる。

まず、図１６に示すように、ステップＳ１で、既存の半導体装置のレイアウトに対して、図２のステップＳ１と同様に、ＥＳＤ保護回路網の抽出を行う。ステップＳ２で、図２のステップＳ１と同様に、抽出されたＥＳＤ保護回路網に対して、ＥＳＤ電流パス解析を行う。このことにより、ＥＳＤ電流パスとパッド間電圧が取得できる。次に、既存の半導体装置のＥＳＤ耐圧を実測する。ステップＳ６で、ＥＳＤ耐圧の実測値を取得する。以上で、図１７に示すようにＥＳＤ電流パスの始点パッドと終点パッドから検索可能なように、パッド間電圧とＥＳＤ耐圧の実測値とが記憶される。図１８に示すように、パッド間電圧をＸ軸としＥＳＤ耐圧の実測値をＹ軸とする平面上に、ＥＳＤ電流パスの分散図を表すことができる。この分散図からは明確なパッド間電圧とＥＳＤ耐圧の実測値の負の相関を得ることは難しい。図１９に示すように、取得されたＥＳＤ電流パスＰ１２乃至Ｐ１４らはＥＳＤ電流パスの集合を構成する。ＥＳＤ電流パスＰ１２は、始点パッドＰＡＤ１１−ネットＶＤＤ２−保護素子１２ａ−ネットＶＳＳ２−保護素子１２ｂ−ネットＶＳＳ１−保護素子１２ｃ−ネットＳＩＧ１−終点パッドＰＡＤ１２の経路を流れる。ＥＳＤ電流パスＰ１３は、始点パッドＰＡＤ１１−ネットＶＤＤ２−保護素子１２ａ−ネットＶＳＳ２−保護素子１２ｂ−ネットＶＳＳ１−終点パッドＰＡＤ１３の経路を流れる。ＥＳＤ電流パスＰ１４は、始点パッドＰＡＤ１１−ネットＶＤＤ２−保護素子１２ａ−ネットＶＳＳ２−保護素子１２ｂ−ネットＶＳＳ１−保護素子１２ｃ−ネットＳＩＧ１−保護素子１２ｅ−ネットＶＤＤ１−終点パッドＰＡＤ１４の経路を流れる。

図１６のステップＳ３で、図２のステップＳ３と同様にＥＳＤ電流パスＰ１２乃至Ｐ１４らのグループ分けを行う。特に、図８と図９のグループ化方法は、図１６のステップＳ３と、図２のステップＳ３とで統一する。

図２０に示すように、グループＧ０１が形成される。グループＧ０１は、ＥＳＤ電流パスＰ１２、Ｐ１２ａ、Ｐ１２ｂを有している。ＥＳＤ電流パスＰ１２、Ｐ１２ａ、Ｐ１２ｂはそれぞれ、一致するネット名と保護素子名の順序（ＶＤＤ２−１２ａ−ＶＳＳ２−１２ｂ−ＶＳＳ１−１２ｃ−ＳＩＧ１）を有している。

図２１に示すように、グループＧ０２が形成される。グループＧ０２は、ＥＳＤ電流パスＰ１３、Ｐ１３ａ、Ｐ１３ｂを有している。ＥＳＤ電流パスＰ１３、Ｐ１３ａ、Ｐ１３ｂはそれぞれ、一致するネット名と保護素子名の順序（ＶＤＤ２−１２ａ−ＶＳＳ２−１２ｂ−ＶＳＳ１）を有している。

図２２に示すように、グループＧ０３が形成される。グループＧ０３は、ＥＳＤ電流パスＰ１４、Ｐ１４ａ、Ｐ１４ｂを有している。ＥＳＤ電流パスＰ１４、Ｐ１４ａ、Ｐ１４ｂはそれぞれ、一致するネット名と保護素子名の順序（ＶＤＤ２−１２ａ−ＶＳＳ２−１２ｂ−ＶＳＳ１−１２ｃ−ＳＩＧ１−１２ｅ−ＶＤＤ１）を有している。

そして、図２０乃至図２２に示すように、ＥＳＤ電流パスＰ１２乃至Ｐ１４らの集合１７が、グループＧ０１乃至Ｇ０３に分けられる。

図１６のステップＳ７で、パッド間電圧・ＥＳＤ耐圧相関情報Ｄ７の相関関係式Ｅ１乃至Ｅ３をグループＧ０１乃至Ｇ０３毎に生成し記憶する。

図２３に示すように、パッド間電圧をＸ軸としＥＳＤ耐圧の実測値をＹ軸とする平面上に、グループＧ０１に属するＥＳＤ電流パスＰ１２、Ｐ１２ａ、Ｐ１２ｂらの分散図を表すことができる。この分散図から最小自乗法等により一次関数の相関関係式Ｅ１を算出する。相関関係式Ｅ１は明確なパッド間電圧とＥＳＤ耐圧の実測値の負の相関を有する。グループＧ０１は、図２のステップＳ４のＥＳＤ耐圧予測値の算出ではグループＧ１に対応する。

図２４に示すように、パッド間電圧をＸ軸としＥＳＤ耐圧の実測値をＹ軸とする平面上に、グループＧ０２に属するＥＳＤ電流パスＰ１３、Ｐ１３ａ、Ｐ１３ｂらの分散図を表すことができる。この分散図から最小自乗法等により一次関数の相関関係式Ｅ２を算出する。相関関係式Ｅ２は明確なパッド間電圧とＥＳＤ耐圧の実測値の負の相関を有する。グループＧ０２は、図２のステップＳ４のＥＳＤ耐圧予測値の算出ではグループＧ２に対応する。

図２５に示すように、パッド間電圧をＸ軸としＥＳＤ耐圧の実測値をＹ軸とする平面上に、グループＧ０３に属するＥＳＤ電流パスＰ１４、Ｐ１４ａ、Ｐ１４ｂらの分散図を表すことができる。この分散図から最小自乗法等により一次関数の相関関係式Ｅ３を算出する。相関関係式Ｅ３は明確なパッド間電圧とＥＳＤ耐圧の実測値の負の相関を有する。グループＧ０３は、図２のステップＳ４のＥＳＤ耐圧予測値の算出ではグループＧ３に対応する。

なお、図２６に示すように、ＥＳＤ電流パスＰ１４、Ｐ１４ａ、Ｐ１４ｂらの分散図のばらつきが大きかったり、ＥＳＤ電流パスのデータ数が少なかったりする場合は、最小自乗法等により算出した相関関係式Ｅ４にかえて、ばらつきの幅の半値幅程度ＥＳＤ耐圧が低くなるように相関関係式Ｅ５を再設定してもよい。このことは、ＥＳＤ耐圧に対してマージンをとることになり、低いＥＳＤ耐圧を検証することができる。

実施例２に係るＥＳＤ検証方法は、図１のＥＳＤ検証・防止装置が実施することができる。図２７に示すように、実施例２のＥＳＤ検証方法は、図２の実施例１のＥＳＤ検証方法と比較して、ステップＳ１からステップＳ３までは同じである。実施例２のＥＳＤ検証方法では、ステップＳ３の後に、ステップＳ８が実施される。

また、実施例２のＥＳＤ検証方法は、図２の実施例１のＥＳＤ検証方法と比較して、パッド間電圧・ＥＳＤ耐圧相関情報Ｄ７を必要としない点で異なっている。このことは、図２８（ａ）に示すようなステップＳ２で生成されるＥＳＤ電流パスの集合１５は、図７のＥＳＤ電流パスの集合１５と同じになるが、図２８（ｂ）に示すように、パッド間電圧をＸ軸としＥＳＤ耐圧をＹ軸とするＥＳＤ電流パスの分散図においては、Ｙ軸のＥＳＤ耐圧は仮想でよく、ＥＳＤの検証にＥＳＤ耐圧を直接利用しないことに基づいている。すなわち、グループ化によりパッド間電圧とＥＳＤ耐圧の負の相関を得ることが容易になったので、ＥＳＤ耐圧を直接判定しなくても、パッド間電圧を判定することによりＥＳＤ耐圧を間接的に判定することが可能になったのである。

同様に、図２９（ａ）、図３０（ａ）、図３１（ａ）に示すようなステップＳ３で生成されるＥＳＤ電流パスグループＧ１乃至Ｇ３は、図１０乃至図１２のＥＳＤ電流パスグループＧ１乃至Ｇ３と同じになるが、図２９（ｂ）、図３０（ｂ）、図３１（ｂ）に示すように、パッド間電圧をＸ軸としＥＳＤ耐圧をＹ軸とするＥＳＤ電流パスグループＧ１乃至Ｇ３毎のＥＳＤ電流パスの分散図においては、Ｙ軸のＥＳＤ耐圧は仮想でよく、ＥＳＤの検証にＥＳＤ耐圧を直接利用しない。すなわち、ＥＳＤ電流パスグループＧ１乃至Ｇ３毎のＥＳＤ電流パスＰ１乃至Ｐ３らはパッド間電圧とＥＳＤ耐圧の負の相関を有するので、ＥＳＤ耐圧を直接判定しなくても、パッド間電圧、特に、パッド間電圧の最大値を判定することにより、ＥＳＤ耐圧を間接的に判定できる。

ステップＳ８で、ワーストパッドペア抽出部６が、ＥＳＤ電流パスグループ情報Ｄ５のグループＧ１乃至Ｇ３毎に、パッド間電圧情報Ｄ３のパッド間電圧が最も高いＥＳＤ電流パスＰ１ｍ、Ｐ２ｍ、Ｐ３ｂを抽出する。具体的には、図２９（ｂ）に示すように、ＥＳＤ電流パスグループＧ１内のＥＳＤ電流パスＰ１、Ｐ１ａ、Ｐ１ｂをそのパッド間電圧の値でソートし、パッド間電圧の大きい順に並び替え、最もパッド間電圧が高いＥＳＤ電流パスＰ１ｍの始点パッドと終点パッドのパッドペアを求めることにより、グループ内ワーストパッドペア情報Ｄ９を作成する。図３０（ｂ）に示すように、ＥＳＤ電流パスグループＧ２内のＥＳＤ電流パスＰ２、Ｐ２ａ、Ｐ２ｂをそのパッド間電圧の値でソートし、パッド間電圧の大きい順に並び替え、最もパッド間電圧が高いＥＳＤ電流パスＰ２ｍの始点パッドと終点パッドのパッドペアを求めることにより、グループ内ワーストパッドペア情報Ｄ９を作成する。図３１（ｂ）に示すように、ＥＳＤ電流パスグループＧ３内のＥＳＤ電流パスＰ３、Ｐ３ａ、Ｐ３ｂをそのパッド間電圧の値でソートし、パッド間電圧の大きい順に並び替え、最もパッド間電圧が高いＥＳＤ電流パスＰ３ｂの始点パッドと終点パッドのパッドペアを求めることにより、グループ内ワーストパッドペア情報Ｄ９を作成する。

ステップＳ９で、回路シミュレータ７が、パッド間電圧が最も高いＥＳＤ電流パスＰ１ｍ、Ｐ２ｍ、Ｐ３ｂに対して、ＥＳＤ保護回路網Ｄ２を用いて回路シミュレーションを実行し、ＥＳＤ電流パスＰ１ｍ、Ｐ２ｍ、Ｐ３ｂの始点パッドと終点パッドのパッドペアの始点パッドと終点パッドの間のパッド間電圧を再度、高精度に求める。この高精度のパッド間電圧を回路シミュレーション結果Ｄ８として記憶する。

ステップＳ５で、判定部９が、高精度なパッド間電圧に基づいて、半導体装置のレイアウトのＥＳＤに関する適否を判定する。具体的には、あるＥＳＤ電流パスグループＧ１乃至Ｇ３のワーストパッドペアのＥＳＤに対する検証が合格であった場合、そのグループＧ１乃至Ｇ３に属する全てのパッドペアは合格であると判定すればよい。また、基本的に半導体装置の全パッド間においてＥＳＤに対する不合格があってはならないので、あるＥＳＤ電流パスグループＧ１乃至Ｇ３のワーストパッドペアが不合格であれば、その半導体装置は不合格という判定をすればよい。

このように、回路シミュレーションを一部のワーストパッドペアに対してだけ実行すればよいので、実用的な時間内で精度のよいＥＳＤの検証が可能となる。

実施例３に係るＥＳＤ検証方法は、図１のＥＳＤ検証・防止装置が実施することができる。図３２に示すように、実施例３のＥＳＤ検証方法は、図２７の実施例２のＥＳＤ検証方法と比較して、ステップＳ１からステップＳ３までとステップＳ８は同じである。実施例３のＥＳＤ検証方法では、ステップＳ８の後に、ステップＳ１０が実施される。実施例３のＥＳＤ検証方法も、ステップＳ８を有することで、全てのＥＳＤ電流パスそれぞれに対応するＥＳＤ耐圧を必要としない。

次に、ＥＳＤ電流パスグループＧ１乃至Ｇ３毎のパッド間電圧が最も高いＥＳＤ電流パスＰ１ｍ、Ｐ２ｍ、Ｐ３ｂの始点パッドと終点パッドのパッドペアに対して、ＥＳＤ耐圧試験を実行し、ＥＳＤ耐圧の実測値を求める。

ステップＳ１０で、ＥＳＤ耐圧試験結果取得部８が、パッド間電圧が最も高いＥＳＤ電流パスＰ１ｍ、Ｐ２ｍ、Ｐ３ｂの始点パッドと終点パッドのパッドペアに対して、ＥＳＤ耐圧の実測値を取得し、ＥＳＤ耐圧試験結果Ｄ１０として記憶する。

ステップＳ５で、判定部９が、ＥＳＤ耐圧の実測値に基づいて、半導体装置のレイアウトのＥＳＤに関する適否を判定する。具体的な判定方法は実施例２と同様に行う。

このように、ＥＳＤ耐圧試験を一部のワーストパッドペアに対してだけ実行すればよいので、効率的なＥＳＤの検証が可能となる。

実施例４に係るＥＳＤ検証方法は、図１のＥＳＤ検証・防止装置が実施することができる。図３３に示すように、実施例４のＥＳＤ検証方法は、図２の実施例１のＥＳＤ検証方法と比較して、ステップＳ１からステップＳ５までは同じである。実施例４のＥＳＤ検証方法では、ステップＳ５の後に、ステップＳ１１が実施される。ステップＳ１１の後にステップＳ１が実施され、ループが構成されている。また、ステップＳ５で、半導体装置のレイアウトのＥＳＤに関する適否が判定され、適合の場合は、ＥＳＤの検証方法はストップする。否適合の場合は、ステップＳ１１に進む。

ステップＳ１１で、レイアウト修正部１０が、半導体装置のレイアウトを修正する。ステップＳ１に進む。そして、実行ステップはステップＳ５で、半導体装置のレイアウトのＥＳＤに関する適否が判定が適合になるまでループを回る。このことにより、ＥＳＤに関する適否の判定が適合である半導体装置のレイアウトを作成することができる。そして、半導体装置のＥＳＤを防止することができる。

図３４に示すように、実施例４に係る半導体装置の製造方法は、まず、ステップＳ２１で半導体装置を設計し、半導体装置のレイアウトＤ１を生成する。ステップＳ２２で、図３３のＥＳＤ検証方法を実施し、修正されたレイアウトＤ１１を生成する。最後に、修正されたレイアウトＤ１１に基づいて、マスクを作製し、このマスクに基づいて半導体装置を作製する。

実施例５に係るＥＳＤ検証方法は、図１のＥＳＤ検証・防止装置が実施することができる。図３５に示すように、実施例５のＥＳＤ検証方法は、図２７の実施例２のＥＳＤ検証方法と比較して、ステップＳ１からステップＳ５までは同じである。実施例５のＥＳＤ検証方法では、ステップＳ５の後に、ステップＳ１１が実施される。ステップＳ１１の後にステップＳ１が実施され、ループが構成されている。また、ステップＳ５で、半導体装置のレイアウトのＥＳＤに関する適否が判定され、適合の場合は、ＥＳＤの検証方法はストップする。否適合の場合は、ステップＳ１１に進む。ステップＳ１１で、実施例４と同様にレイアウト修正部１０が、半導体装置のレイアウトを修正する。また、実施例５のＥＳＤ検証方法を図３４のステップＳ２２に実施することにより、半導体装置の製造方法を実施することができる。

実施例６に係るＥＳＤ検証方法は、図１のＥＳＤ検証・防止装置が実施することができる。図３６に示すように、実施例６のＥＳＤ検証方法は、図３２の実施例３のＥＳＤ検証方法と比較して、ステップＳ１からステップＳ５までは同じである。実施例６のＥＳＤ検証方法では、ステップＳ５の後に、ステップＳ１１が実施される。ステップＳ１１の後にステップＳ１が実施され、ループが構成されている。また、ステップＳ５で、半導体装置のレイアウトのＥＳＤに関する適否が判定され、適合の場合は、ＥＳＤの検証方法はストップする。否適合の場合は、ステップＳ１１に進む。ステップＳ１１で、実施例４と同様にレイアウト修正部１０が、半導体装置のレイアウトを修正する。また、実施例６のＥＳＤ検証方法を図３４のステップＳ２２に実施することにより、半導体装置の製造方法を実施することができる。

実施の形態に係るＥＳＤ検証・防止装置の構成図である。 実施例１に係るＥＳＤ検証方法のフローチャートである。 ＥＳＤ検証対象の半導体装置のＥＳＤ保護回路網とＥＳＤ電流パスの模式図である。 パッド間電圧情報のデータ構造図である。 ＥＳＤ電流パス情報のデータ構造図である。 ＥＳＤ電流パス情報の記述例である。 ＥＳＤ検証対象の半導体装置のＥＳＤ電流パス情報の集合である。 グループか否かの判定基準（その１）である。 グループか否かの判定基準（その２）である。 ＥＳＤ検証対象の半導体装置によるグループＧ１の構成図である。 ＥＳＤ検証対象の半導体装置によるグループＧ２の構成図である。 ＥＳＤ検証対象の半導体装置によるグループＧ３の構成図である。 グループＧ１の相関関係式のグラフである。 グループＧ２の相関関係式のグラフである。 グループＧ３の相関関係式のグラフである。 パッド間電圧・ＥＳＤ耐圧相関情報の生成・記憶方法のフローチャートである。 先行して製造された半導体装置群のパッド間電圧（計算値）とＥＳＤ耐圧（実測値）の表である。 先行して製造された半導体装置群のパッド間電圧（計算値）に対するＥＳＤ耐圧（実測値）のグラフである。 先行して製造された半導体装置群のＥＳＤ電流パス（計算値）の集合である。 先行して製造された半導体装置群によるグループＧ１の構成図である。 先行して製造された半導体装置群によるグループＧ２の構成図である。 先行して製造された半導体装置群によるグループＧ３の構成図である。 グループＧ１の相関関係式のグラフである。 グループＧ２の相関関係式のグラフである。 グループＧ３の相関関係式のグラフである。 相関関係式の設定方法を説明するためのグラフである。 実施例２に係るＥＳＤ検証方法のフローチャートである。 ＥＳＤ検証対象の半導体装置のＥＳＤ電流パス情報の集合（ａ）と、パッド間電圧（計算値）に対するＥＳＤ耐圧（仮想）の仮想のグラフ（ｂ）である。 ＥＳＤ検証対象の半導体装置によるグループＧ１の構成図（ａ）と、グループＧ１によるパッド間電圧（計算値）に対するＥＳＤ耐圧（仮想）の仮想のグラフ（ｂ）である。 ＥＳＤ検証対象の半導体装置によるグループＧ２の構成図（ａ）と、グループＧ２によるパッド間電圧（計算値）に対するＥＳＤ耐圧（仮想）の仮想のグラフ（ｂ）である。 ＥＳＤ検証対象の半導体装置によるグループＧ３の構成図（ａ）と、グループＧ３によるパッド間電圧（計算値）に対するＥＳＤ耐圧（仮想）の仮想のグラフ（ｂ）である。 実施例３に係るＥＳＤ検証方法のフローチャートである。 実施例４に係るＥＳＤ防止方法のフローチャートである。 実施例４に係る半導体装置の製造方法のフローチャートである。 実施例５に係るＥＳＤ防止方法のフローチャートである。 実施例６に係るＥＳＤ防止方法のフローチャートである。

符号の説明

１ ＥＳＤ検証・防止装置
２ ＥＳＤ保護回路網抽出部
３ ＥＳＤ電流パス解析部
４ ＥＳＤ電流パスグループ化部
５ ＥＳＤ耐圧予測値算出部
６ ワーストパッドペア抽出部
７ 回路シミュレータ（高精度ＥＳＤ解析部）
８ ＥＳＤ耐圧試験結果取得部
９ 判定部
１０ レイアウト修正部
１１ パッド間電圧・ＥＳＤ耐圧相関関係の生成・記憶部
１２ａ乃至１２ｆ 保護素子
１５ ＥＳＤ電流パスの集合
１６ 判定基準値
１７ ＥＳＤ電流パスの集合
２１ 記憶部

Claims (5)

1. ＥＳＤ保護回路網抽出部、ＥＳＤ電流パス解析部、ＥＳＤ電流パスグループ化部、ＥＳＤ耐圧予測値算出部、及び判定部を備えるコンピュータによる静電放電の検証方法であって、
   前記ＥＳＤ保護回路網抽出部が、記憶部に記憶された半導体装置のレイアウトからパッド、ネットと保護素子とで構成される静電放電保護回路網を抽出することと、
   前記ＥＳＤ電流パス解析部が、前記静電放電保護回路網の前記パッドに対して始点パッドと終点パッドの組を複数設定することと、
   前記ＥＳＤ電流パス解析部が、前記複数の組毎に、前記始点パッドと前記終点パッドのパッド間電圧と、前記始点パッドから前記終点パッドまで経由する順番に前記ネットと前記保護素子を並べた静電放電電流パスを求めることと、
   前記ＥＳＤ電流パスグループ化部が、前記複数の組のそれぞれの前記静電放電電流パスを、前記ネットと前記保護素子の前記順序が一致する静電放電電流パス毎にグループ分けすることと、
   前記ＥＳＤ耐圧予測値算出部が、前記記憶部に記憶された前記グループ毎の前記パッド間電圧と静電放電耐圧の負の相関関係に基づいて、前記複数の組毎に、前記始点パッドと前記終点パッドの前記パッド間電圧と、前記始点パッドと前記終点パッドの属するグループから、前記始点パッドと前記終点パッドの間の静電放電耐圧の予測値を求めることと、
   前記判定部が、前記予測値に基づいて、前記レイアウトの静電放電に関する適否を判定することとを有することを特徴とする静電放電の検証方法。
2. ＥＳＤ保護回路網抽出部、ＥＳＤ電流パス解析部、ＥＳＤ電流パスグループ化部、ワーストパッドペア抽出部、回路シミュレータ、及び判定部を備えるコンピュータによる静電放電の検証方法であって、
   前記ＥＳＤ保護回路網抽出部が、記憶部に記憶された半導体装置のレイアウトからパッド、ネットと保護素子とで構成される静電放電保護回路網を抽出することと、
   前記ＥＳＤ電流パス解析部が、前記静電放電保護回路網の前記パッドに対して始点パッドと終点パッドの組を複数設定することと、
   前記ＥＳＤ電流パス解析部が、前記複数の組毎に、前記始点パッドと前記終点パッドの間の第１パッド間電圧と、前記始点パッドから前記終点パッドまで経由する順番に前記ネットと前記保護素子を並べた静電放電電流パスを求めることと、
   前記ＥＳＤ電流パスグループ化部が、前記複数の組のそれぞれの前記静電放電電流パスを、前記ネットと前記保護素子の前記順序が一致する静電放電電流パス毎にグループ分けすることと、
   前記ワーストパッドペア抽出部が、前記グループ毎に、前記第１パッド間電圧が最も高い前記始点パッドと前記終点パッドの組を抽出することと、
   前記回路シミュレータが、前記グループ毎に、前記第１パッド間電圧が最も高い前記始点パッドと前記終点パッドの組に対して、回路シミュレーションにより、前記第１パッド間電圧より高精度の第２パッド間電圧を求めることと、
   前記判定部が、前記第２パッド間電圧に基づいて、前記レイアウトの静電放電に関する適否を判定することとを有することを特徴とする静電放電の検証方法。
3. 半導体装置のレイアウトからパッド、ネットと保護素子とで構成される静電放電保護回路網を抽出することと、
   前記静電放電保護回路網の前記パッドに対して始点パッドと終点パッドの組を複数設定することと、
   前記複数の組毎に、前記始点パッドと前記終点パッドのパッド間電圧と、前記始点パッドから前記終点パッドまで経由する順番に前記ネットと前記保護素子を並べた静電放電電流パスを求めることと、
   前記複数の組のそれぞれの前記静電放電電流パスを、前記ネットと前記保護素子の前記順序が一致する静電放電電流パス毎にグループ分けすることと、
   前記グループ毎に、前記パッド間電圧が最も高い前記始点パッドと前記終点パッドの組を抽出することと、
   前記グループ毎に、前記パッド間電圧が最も高い前記始点パッドと前記終点パッドの組に対して、前記始点パッドと前記終点パッドの間の静電放電耐圧の実測値を求めることと、
   前記実測値に基づいて、前記レイアウトの静電放電に関する適否を判定することとを有することを特徴とする静電放電の検証方法。
4. 前記適否を判定することで否適合の場合に、レイアウト修正部が、前記レイアウトを修正することをさらに有することを特徴とする請求項１乃至３のいずれか１項に記載の静電放電の検証方法。
5. 請求項４に記載の静電放電の検証方法で修正された前記レイアウトに基づいて、前記半導体装置を作製することを特徴とする静電放電の検証方法を使用した半導体装置の作製方法。

Images