JP4196010B2 - Method for bonding glass substrate and semiconductor substrate and method for manufacturing micro relay - Google Patents
Method for bonding glass substrate and semiconductor substrate and method for manufacturing micro relay Download PDFInfo
- Publication number
- JP4196010B2 JP4196010B2 JP2005133118A JP2005133118A JP4196010B2 JP 4196010 B2 JP4196010 B2 JP 4196010B2 JP 2005133118 A JP2005133118 A JP 2005133118A JP 2005133118 A JP2005133118 A JP 2005133118A JP 4196010 B2 JP4196010 B2 JP 4196010B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- glass substrate
- substrate
- etching
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Micromachines (AREA)
- Pressure Sensors (AREA)
Description
本発明は、ガラス基板と半導体基板とを接合する接合方法、並びに当該接合方法を用いたマイクロリレーの製造方法に関するものである。 The present invention relates to a bonding method for bonding a glass substrate and a semiconductor substrate, and a method for manufacturing a micro relay using the bonding method.
近年、半導体微細加工プロセスにより半導体基板を加工することによって形成される種々のマイクロマシンが提供されており、その一例としてマイクロリレーがある(例えば、特許文献1参照)。 In recent years, various micromachines formed by processing a semiconductor substrate by a semiconductor microfabrication process have been provided, and one example is a microrelay (see, for example, Patent Document 1).
特許文献1に記載されているマイクロリレーは、図8に示すようにガラス基板を加工してなるボディ1と、電磁石装置2と、シリコン基板のような半導体基板を半導体微細加工プロセスにより加工することで形成されるアーマチュアブロック3と、ガラス基板を加工してなるカバー4とを備える。ボディ1の中央部には厚み方向に貫通し電磁石装置2を収納する収納孔16が貫設され、シリコン薄膜(半導体基板)からなる蓋体17をボディ1の一表面側に接合することで収納孔16が閉塞され、収納孔16の内周面と蓋体17とで囲まれる空間に電磁石装置2が収納される。
The micro relay described in
一方、アーマチュアブロック3は矩形枠状のフレーム部31と、複数の支持ばね部32を介してフレーム部31に揺動自在に支持されたアーマチュア30とを有し、アーマチュアブロック3を両側から挟むようにしてフレーム部31をボディ1及びカバー4に接合することでマイクロリレーが構成されている。ここで、蓋体17とボディ1、ボディ1及びカバー4とフレーム部31とは陽極接合によって接合される。陽極接合は可動イオンを含むガラスとシリコン基板を密着接合する方法として一般的に用いられており、重ね合わせた基板を加熱してガラス側を軟化させると同時にシリコン側を陽極として両者の間に高電圧を印加することで電気的二重層を発生させ、静電引力により基板同士を接合する方法である。特許文献1に記載されたマイクロリレーにおいては、ボディ1の一表面側全体にシリコン薄膜を陽極接合した後、蓋体17を残してシリコン薄膜を除去するというプロセスで蓋体17とボディ1とが接合される。
ところで、陽極接合はガラスに含まれる可動イオン(例えば、ナトリウムイオン)が表面に移動することで電気的二重層を発生させてガラスとシリコン基板を接合するものであるから、上記特許文献1に記載された従来例のように、1回目の接合時(蓋体17の接合時)にフレーム部31が接合される部位にもシリコン薄膜(半導体基板)が接合されてしまうと、例えフレーム部31が接合される部位のシリコン薄膜を除去したとしても当該部位において接合に寄与する可動イオンが減少してしまい、2回目の接合時(フレーム部31の接合時)にボディ1とフレーム部31との接合強度が低下するという問題があった。
By the way, since anodic bonding is one in which movable ions (for example, sodium ions) contained in glass move to the surface to generate an electric double layer and bond the glass and the silicon substrate. If the silicon thin film (semiconductor substrate) is also bonded to the portion where the
本発明は上記事情に鑑みてなされたものであり、その目的は、ガラス基板の同一表面に複数回に分けて半導体基板を接合する場合においても2回目以降の接合における接合強度の低下が防止できるガラス基板と半導体基板との接合方法並びにマイクロリレーの製造方法を提供することにある。 The present invention has been made in view of the above circumstances, and its purpose is to prevent a decrease in bonding strength in the second and subsequent bondings even when the semiconductor substrate is bonded to the same surface of the glass substrate in a plurality of times. An object of the present invention is to provide a method for bonding a glass substrate and a semiconductor substrate and a method for manufacturing a microrelay.
請求項1の発明は、上記目的を達成するために、平坦なガラス基板の一表面側に半導体基板を複数回に分けて陽極接合する接合方法であって、第1の半導体基板をガラス基板に接合する前に、第1の半導体基板の一表面であってガラス基板の前記一表面に対向する表面をエッチングすることにより、第1の半導体基板のガラス基板と接合される部位以外の部位の厚みを薄くしてガラス基板の前記一表面との間に隙間を空け、当該隙間によりガラス基板の一表面側において後に別の半導体基板を陽極接合する部位を避けて第1の半導体基板を陽極接合し、当該陽極接合後に少なくとも前記隙間に対応する領域のエッチングを行うことにより第1の半導体基板を所望の形状に形成することを特徴とする。
In order to achieve the above object, the invention according to
請求項2の発明は、請求項1の発明において、前記半導体基板のエッチングはドライエッチングとすることを特徴とする。
The invention of
請求項3の発明は、上記目的を達成するために、コイルへの励磁電流に応じて磁気吸引力を発生する電磁石装置と、ガラス基板からなり電磁石装置を収納する収納部が設けられ且つ厚み方向の一表面側に固定接点が設けられたボディと、半導体基板からなりボディの前記一表面側に固着される枠状のフレーム部、及びフレーム部の内側に配置されフレーム部に対して揺動自在に支持されるアーマチュア、電磁石装置の磁気吸引力によってアーマチュアが揺動した際に固定接点と接離する可動接点を有するアーマチュアブロックと、ガラス基板からなりアーマチュアブロックにおけるボディとは反対側で周部がフレーム部に固着されるカバーとを備え、厚み方向に貫通する収納孔がボディに設けられ、半導体基板からなる蓋体でボディの前記一表面側から収納孔を塞ぐことにより電磁石装置を収納する収納部が設けられ、ボディの前記一表面側にフレーム部が陽極接合されるとともにフレーム部におけるボディとは反対側でカバーがフレーム部に陽極接合されるマイクロリレーの製造方法であって、蓋体の基礎となる半導体基板をボディに接合する前に、当該半導体基板の一表面であってボディの前記一表面に対向する表面をエッチングすることにより、前記半導体基板の蓋体となる部位以外の部位の厚みを薄くしてボディの前記一表面との間に隙間を空け、当該隙間によりボディの前記一表面側において後にフレーム部を陽極接合する部位を避けて前記半導体基板を陽極接合し、当該陽極接合後に少なくとも前記隙間に対応する領域のエッチングを行うことにより前記半導体基板を蓋体の形状に形成することを特徴とする。
In order to achieve the above object, the invention of
請求項4の発明は、請求項3の発明において、蓋体の基礎となる前記半導体基板のエッチングはドライエッチングとすることを特徴とする。
The invention of
請求項1の発明によれば、ガラス基板の一表面側において後に半導体基板を陽極接合する部位を避けて半導体基板を陽極接合するから、ガラス基板の同一表面に複数回に分けて半導体基板を接合する場合においても2回目以降の接合における接合強度の低下が防止可能なガラス基板と半導体基板との接合方法が提供できる。 According to the first aspect of the present invention, since the semiconductor substrate is anodically bonded on the one surface side of the glass substrate while avoiding the portion where the semiconductor substrate is anodically bonded later, the semiconductor substrate is bonded to the same surface of the glass substrate in multiple times. Even in this case, it is possible to provide a method for bonding a glass substrate and a semiconductor substrate that can prevent a decrease in bonding strength in the second and subsequent bonding.
請求項2の発明によれば、他のエッチングに比べて隙間を形成する際に半導体基板の結晶方位による影響を受け難くなる。 According to the second aspect of the present invention, it is less likely to be affected by the crystal orientation of the semiconductor substrate when forming the gap as compared to other etching.
請求項3の発明によれば、ボディの前記一表面側において後にフレーム部を陽極接合する部位を避けて蓋体の基礎となる半導体基板を陽極接合するから、蓋体をボディに接合した後にフレーム部を接合する際にフレーム部とボディとの接合強度の低下が防止可能なマイクロリレーの製造方法が提供できる。
According to the invention of
請求項4の発明によれば、他のエッチングに比べて蓋体の基礎となる半導体基板に隙間を形成する際に半導体基板の結晶方位による影響を受け難くなる。
According to the invention of
以下、従来技術で説明したマイクロリレーに本発明を適用した実施形態について図1〜図7を参照して詳細に説明する。 Hereinafter, an embodiment in which the present invention is applied to a microrelay described in the prior art will be described in detail with reference to FIGS.
本実施形態のマイクロリレーは、シリコン基板をマイクロマシニング技術により加工して形成されるアーマチュア30、アーマチュア30により変位可能な可動接点39、可動接点39と接離する固定接点14を、ボディ1とカバー4とアーマチュアブロック3で構成される密閉空間に収納し、電磁石装置2の電磁力でアーマチュア30を駆動するものである。ボディ1は矩形板状のガラス基板からなり、厚み方向の一表面側において長手方向の両端部それぞれに各一対の固定接点14が設けられている。アーマチュアブロック3は、ボディ1の上記一表面側に固着される枠状(矩形枠状)のフレーム部31と、フレーム部31の内側に配置されて4本の支持ばね部32を介してフレーム部31に揺動自在に支持され、電磁石装置2が発生する電磁力により駆動されるアーマチュア30と、アーマチュア30にそれぞれ2本の接圧ばね部35を介して支持されそれぞれ可動接点39が設けられた2つの可動接点基台部34とを有する。また、カバー4は矩形板状のガラス基板からなり、アーマチュアブロック3におけるボディ1とは反対側で周部がフレーム部31に固着される。
The microrelay of this embodiment includes an
電磁石装置2はヨーク20に巻回されたコイル22,22への励磁電流に応じて磁束を発生するものである。ヨーク20は、2つのコイル22,22が直接巻回される細長の矩形板状のコイル巻回部20aと、コイル巻回部20aの長手方向の両端部それぞれからアーマチュア30に近づく向きに延設されコイル22,22への励磁電流に応じて互いの先端面が異極に励磁される一対の脚片20b,20bと、ヨーク20の両脚片20b,20bの間でコイル巻回部20aの長手方向の中央部に重ねて配置された矩形板状の永久磁石21と、細長の矩形板状であってヨーク20のコイル巻回部20aにおける永久磁石21との対向面とは反対側でコイル巻回部20aと直交するようにコイル巻回部20aに固着されるプリント基板23とを備えている。なお、ヨーク20は、電磁軟鉄などの鉄板を曲げ加工あるいは鋳造加工することにより形成されており、両脚片20b,20bの断面が矩形状に形成されている。
The
永久磁石21は、コイル巻回部20aとの重ね方向(厚み方向)の両面それぞれの磁極面が異極に着磁されており、一方の磁極面がヨーク20のコイル巻回部20aに当接し、他方の磁極面がヨーク20の両脚片20b,20bの先端面と同一平面上に位置するように厚み寸法を設定してある。
The
また、各コイル22,22はそれぞれ、永久磁石21とヨーク20の脚片20b,20bとによって長軸方向(つまり、コイル巻回部20aの長手方向)への移動が規制される。プリント基板23は、絶縁基板23aの一表面における長手方向の両端部に導電パターン23bが形成されており、各導電パターン23bにおいて円形状に形成された部位が外部接続用電極を構成し、矩形状に形成された部位がコイル接続部を構成している。ここにおいて、コイル接続部には、コイル22,22の端末が接続されるが、コイル22,22は、外部接続用電極間に電源を接続してコイル22,22へ励磁電流を流したときにヨーク20の両脚片20b,20bの先端面が互いに異なる磁極となるように接続されている。なお、各導電パターン23bにおける外部接続用電極には、導電性材料(例えば、Au,Ag,Cu,半田など)からなるバンプ24が適宜固着されるが、バンプ24を固着する代わりに、ボンディングワイヤをボンディングしてもよい。
Further, the movement of the
ボディ1は耐熱ガラスにより形成されており、外周形状が矩形状であって、中央部には厚み方向に貫通し電磁石装置2を収納する収納孔16が貫設され、四隅の各近傍と長手方向両端部の中央付近には厚み方向に貫通するスルーホール10が貫設されている。また、ボディ1の厚み方向の両面であって各スルーホール10それぞれの周縁にはランド12が形成されている。ここに、ボディ1の厚み方向において重なるランド12同士はスルーホール10の内周面を導電性材料(例えば、Cu,Cr,Ti,Pt,Co,Ni,Au,あるいはこれらの合金など)でめっきしてなるめっき層10aにより電気的に接続されている。また、ボディ1の厚み方向の他表面側の各ランド12にはバンプ13が適宜固着されており、バンプ13をランド12に固着することによって、ボディ1の上記他表面側ではスルーホール10の開口面がバンプ13により覆われる。スルーホール10の開口面は円形状であって、ボディ1の上記一表面には、それぞれスルーホール10の開口面を閉塞する導電パターン18が設けられている。
The
また、上述の各一対の固定接点14は、ボディ1の長手方向の両端部においてボディ1の短手方向に離間して形成された2つのスルーホール10の間で上記短手方向に並設されており、上記短手方向両端のスルーホール10の周縁に形成されたランド12と導電パターン18を介して電気的に接続されている。さらに、ボディ1の長手方向両端部における固定接点14の近傍には、上記短手方向に沿った幅細形状であって中央のスルーホール10の周縁に形成されたランド12と接続された接地用導電パターン18’が設けられており、中央のスルーホール10も接地用導電パターン18’によって閉塞されている。ここで、本実施形態においては、ボディの一表面側を導電材料で部分的にめっきすることで固定接点14及び導電パターン18が一体に形成されている。なお、固定接点14、導電パターン18,18’およびランド12の材料としては、例えば、Cr,Ti,Pt,Co,Cu,Ni,Au,あるいはこれらの合金などの導電性材料を採用すればよく、バンプ13の材料としては、例えば、Au,Ag,Cu,半田などの導電性材料を採用すればよい。また、上述のスルーホール10および収納孔16は、例えば、サンドブラスト法やエッチング法などによって形成すればよい。また、めっき層10aの代わりに、蒸着法やスパッタ法などによって導電層となる薄膜を形成してもよい。
Further, each of the pair of fixed
また、収納孔16の開口面は十字状であって、ボディ1の上記一表面側には、収納孔16を閉塞するシリコン薄膜からなる蓋体17が接合されている。すなわち、電磁石装置2は、ヨーク20の両脚片20b,20cの各先端面が蓋体17と対向する形で収納孔16に挿入される。なお、本実施形態では、収納孔16の内周面と蓋体17とで囲まれる空間が電磁石装置2を収納する収納部を構成しており、電磁石装置2は、永久磁石21がボディ1の厚み寸法内でアーマチュア30とヨーク20とにより形成される磁路中に設けられ、プリント基板23における絶縁基板23aの表面がボディ1の上記他表面と略面一となっている。
The opening surface of the
アーマチュアブロック3は、シリコン基板からなる半導体基板を半導体微細加工プロセスにより加工することによって、上述の矩形枠状のフレーム部31と、上述の4本の支持ばね部32と、フレーム部31の内側に配置されアーマチュア30の一部を構成する矩形板状の可動基台部30aと、上述の4本の接圧ばね35と、上述の2つの可動接点基台部34とを形成してあり、可動基台部30aと、可動基台部30aにおけるボディ1との対向面に固着された磁性体(例えば、軟鉄、電磁ステンレス、パーマロイなど)からなる矩形板状の磁性体部30bとでアーマチュア30を構成している。したがって、アーマチュア30が4本の支持ばね部32を介してフレーム部31に揺動自在に支持されている。なお、可動基台部30aはフレーム部31よりも薄肉であり、アーマチュア30の厚み寸法は、アーマチュアブロック3とボディ1とを接合した状態においてアーマチュア30の磁性体部30bと蓋体17との間に所定のギャップが形成されるように設定されている。
The
上述の支持ばね部32は、可動基台部30aの短手方向の両側面側で可動基台部30aの長手方向に離間して2箇所に形成されている。各支持ばね部32は、一端部がフレーム部31に連続一体に連結され他端部が可動基台部30aに連続一体に連結されている。なお、各支持ばね部32は、平面形状において上記一端部と上記他端部との間の部位を同一面内で蛇行した形状に形成することにより長さ寸法を長くしてあり、アーマチュア30が揺動する際に各支持ばね部32にかかる応力を分散させることができ、各支持ばね部32が破損するのを防止することができる。
The above-described
また、可動基台部30aは、短手方向の両側縁の中央部から矩形状の突片36が連続一体に延設され、フレーム部31の内周面において突片36に対応する部位からも矩形状の突片37が連続一体に延設されている。すなわち、可動基台部30aから延設された突片36とフレーム部31から延設された突片37とは互いの先端面同士が対向している。ここに、可動基台部30aから延設された各突片36の先端面には凸部36aが形成されており、フレーム部31から延設された各突片37の先端面には、凸部36aが入り込む凹部37aが形成されている。したがって、凸部36aが凹部37aの内周面に当接することでフレーム部31の厚み方向に直交する面内におけるアーマチュア30の移動が規制される。なお、アーマチュア30の同一の側縁側に配設される2つの支持ばね部32は、突片36の両側に位置している。
In addition, the
また各突片36におけるボディ1との対向面には支点突起40がそれぞれ突設されており、これら一対の支点突起40を設けることでアーマチュア30の揺動動作をより安定させることができる。なお、ボディ1に当接する支点突起40の先端部には、摩耗や割れあるいは欠けなどを低減するために、金属薄膜からなる保護膜41が形成されている。
Further,
また、アーマチュアブロック3は、アーマチュア30の長手方向においてアーマチュア30の両端部とフレーム部31との間にそれぞれ可動接点基台部34が配置されており、各可動接点基台部34におけるボディ1との対向面に導電性材料からなる可動接点39が固着されている。ここに、可動接点基台部34は上述の2本の接圧ばね部35を介して可動基台部30aに支持されている。なお、可動基台部30aは上述のように矩形板状に形成されており、磁性体部30bの変位量を制限するストッパ部33が四隅それぞれから連続一体に延設されており、接圧ばね部35の平面形状は、ストッパ部33の外周縁の3辺に沿ったコ字状に形成されている。このストッパ部33は、ボディ1の上記一表面と接触することにより磁性体部30bの変位量を制限する。なお、アーマチュアブロック3は、上述の説明から分かるように、フレーム部31、可動基台部30a、支持ばね部32、可動接点保持部34、接圧ばね部35が上述の半導体基板の一部により構成されている。
The
カバー4は耐熱ガラスにより構成されており、アーマチュアブロック3との対向面にアーマチュア30の揺動空間を確保する凹所(図示せず)が形成されている。
The
次に、本実施形態のマイクロリレーの製造方法について簡単に説明する。 Next, a method for manufacturing the micro relay of this embodiment will be briefly described.
本実施形態のマイクロリレーの製造にあたっては、半導体基板たるシリコン基板をリソグラフィ技術、エッチング技術などの半導体微細加工プロセス(マイクロマシンニング技術)により加工してフレーム部31、支持ばね部32、接圧ばね部35、可動接点基台部34、アーマチュア30の一部を構成する可動基台部30aを形成した後で可動基台部30aにおいてボディ1側となる一面に磁性体からなる磁性体部30bを固着し且つ可動接点基台部34に可動接点39を固着することでアーマチュアブロック3を形成するアーマチュアブロック形成工程と、アーマチュアブロック形成工程にて形成したアーマチュアブロック3とボディ1およびカバー4を陽極接合することでボディ1とカバー4とアーマチュアブロック3のフレーム部31とで囲まれる空間を密封する密封工程と、密封工程の後でボディ1の収納部に電磁石装置2を収納してボディ1に固定する電磁石装置配設工程とを備えている。
In manufacturing the microrelay of this embodiment, a silicon substrate as a semiconductor substrate is processed by a semiconductor micromachining process (micromachining technology) such as a lithography technique and an etching technique to form a
ここにおいて、ボディ1の形成にあたっては、ボディ1となるガラス基板において収納部に対応する部位に厚み方向に貫通する収納孔16を形成するとともにガラス基板の四隅近傍並びに長手方向両端部の中央に厚み方向に貫通するスルーホール10を形成した後、上記ガラス基板において固定接点14を設けた側の表面に収納孔16を覆う薄膜(例えば、シリコン薄膜)を陽極接合し、当該薄膜をパターニングすることによって収納孔16の開口面を閉塞する蓋体17を形成してから、ボディ1の一表面側に導電材料を部分的にめっきすることでランド12、固定接点14、導電パターン18,18’、めっき層10aを一体に形成する。また、カバー4の形成にあたっては、カバー4となるガラス基板においてエッチング法やサンドブラスト法などにより凹所を形成した後、接合用金属薄膜を形成すればよい。
Here, in forming the
ここで、本発明の要旨であるボディ1と蓋体17及びフレーム部31との接合方法についてさらに詳しく説明する。
Here, the joining method of the
まず、図1(a)に示すようにシリコン基板(第1の半導体基板)100の一表面に蓋体17よりも一回り大きな形状及び寸法のエッチングマスク101を形成した後にドライエッチングを行い、エッチングマスク101を除く部位の厚みを薄くする(いわゆる、「座刳る」)ことによってシリコン基板100の一表面側における中央に突部102を形成する。そして、この突部102の先端面(図1(a)における上面)でボディ1の一表面側に開口する収納孔16を閉塞した状態でボディ1とシリコン基板100とを陽極接合する(図1(b)及び図7参照)。そして、シリコン基板100を研磨した後(図1(c)参照)、シリコン基板100の一表面に蓋体17の形状に合わせたエッチングマスク101を形成し(図1(d)参照)、ドライエッチングを行ってエッチングマスク101を除く部位のシリコン基板100を除去することで蓋体17を形成する(図1(e)参照)。その後、ボディ1の一表面側にアーマチュアブロック3のフレーム部31を陽極接合する(図1(f)参照)。
First, as shown in FIG. 1A, after forming an
すなわち、上述の接合方法においては、蓋体17の基礎となるシリコン基板100をボディ1に接合する前に、シリコン基板100の一表面であってボディ1の一表面に対向する表面をドライエッチングで座刳ることにより、シリコン基板100の蓋体17となる部位以外の部位とボディ1の一表面との間に隙間d(図1(b)参照)を空けているから、ボディ1の一表面におけるフレーム部31が陽極接合される部分(図3(a)の一点破線より外側の部分)の可動イオンが減少せず、蓋体17をボディ1に接合した後にフレーム部31を接合する際にフレーム部31とボディ1とを十分な接合強度で接合することができるものである。ここで、ドライエッチングによってシリコン基板100をエッチングすれば、他のエッチングに比べて隙間dを形成する際にシリコン基板100の結晶方位による影響を受け難くなるという利点がある。なお、ボディ1の一表面側においては、1回目の接合時(ボディ1へのシリコン基板100の接合時)に陽極接合されない部分、つまり、フレーム部31が陽極接合される部分(図3(a)の一点破線より外側の部分)とシリコン基板100が陽極接合される部分(図3(a)の一点破線より内側の部分)との境界が視認できる。
That is, in the above-described bonding method, before bonding the
1 ボディ
3 アーマチュアブロック
16 収納孔
17 蓋体
30 アーマチュア
31 フレーム部
100 シリコン基板
DESCRIPTION OF
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005133118A JP4196010B2 (en) | 2005-04-28 | 2005-04-28 | Method for bonding glass substrate and semiconductor substrate and method for manufacturing micro relay |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005133118A JP4196010B2 (en) | 2005-04-28 | 2005-04-28 | Method for bonding glass substrate and semiconductor substrate and method for manufacturing micro relay |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006310176A JP2006310176A (en) | 2006-11-09 |
| JP4196010B2 true JP4196010B2 (en) | 2008-12-17 |
Family
ID=37476829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005133118A Expired - Fee Related JP4196010B2 (en) | 2005-04-28 | 2005-04-28 | Method for bonding glass substrate and semiconductor substrate and method for manufacturing micro relay |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4196010B2 (en) |
-
2005
- 2005-04-28 JP JP2005133118A patent/JP4196010B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006310176A (en) | 2006-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4183008B2 (en) | Micro relay | |
| JP4976950B2 (en) | Contact structure, contact device using the same, and microrelay | |
| WO2005071707A1 (en) | Micro relay | |
| JP4196010B2 (en) | Method for bonding glass substrate and semiconductor substrate and method for manufacturing micro relay | |
| JP4020081B2 (en) | Micro relay | |
| JP4839915B2 (en) | relay | |
| JP4196008B2 (en) | Micro relay | |
| JP4265542B2 (en) | Micro relay | |
| JP4059204B2 (en) | Micro relay | |
| JP4069869B2 (en) | Micro relay and matrix relay using the same | |
| JP4388502B2 (en) | Micro relay | |
| JP4059203B2 (en) | Micro relay | |
| JP4222313B2 (en) | Micro relay | |
| JP4059200B2 (en) | Micro relay | |
| JP4059198B2 (en) | Micro relay and manufacturing method thereof | |
| JP2006210062A (en) | Microrelay | |
| JP2005216546A (en) | Microrelay | |
| JP2006310173A (en) | Micro relay | |
| JP4222319B2 (en) | Micro relay | |
| JP2006310171A (en) | Microrelay | |
| JP4971969B2 (en) | Micro relay | |
| JP2006310174A (en) | Micro relay | |
| JP4059199B2 (en) | Micro relay | |
| JP2006210083A (en) | Micro relay | |
| JP2006210061A (en) | Microrelay |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070703 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080826 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080908 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |