Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4200568B2 - Electronic device and manufacturing method thereof - Google Patents
[go: Go Back, main page]

JP4200568B2 - Electronic device and manufacturing method thereof - Google Patents

Electronic device and manufacturing method thereof Download PDF

Info

Publication number
JP4200568B2
JP4200568B2 JP36114398A JP36114398A JP4200568B2 JP 4200568 B2 JP4200568 B2 JP 4200568B2 JP 36114398 A JP36114398 A JP 36114398A JP 36114398 A JP36114398 A JP 36114398A JP 4200568 B2 JP4200568 B2 JP 4200568B2
Authority
JP
Japan
Prior art keywords
insulating film
silicon nitride
electronic device
metal wiring
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36114398A
Other languages
Japanese (ja)
Other versions
JP2000183059A (en
Inventor
利昭 長谷川
充 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP36114398A priority Critical patent/JP4200568B2/en
Publication of JP2000183059A publication Critical patent/JP2000183059A/en
Application granted granted Critical
Publication of JP4200568B2 publication Critical patent/JP4200568B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は電子装置およびその製造方法に関し、さらに詳しくは、易酸化性の金属配線上に窒化シリコン系絶縁膜を形成する際の金属配線の酸化を防止し、密着性を向上した電子装置およびその製造方法に関する。
【0002】
【従来の技術】
ULSI(Ultra Large Scale Integrated Circuits) 等の半導体装置の高集積度化が進展するに伴い、配線幅および配線ピッチの微細化が必要となっている。これら配線幅および配線ピッチの縮小は、同時に配線断面のアスペクト比および配線間スペースのアスペクト比を増大する。この結果、微細で高アスペクト比の配線を加工するエッチング技術や、同じく微細で高アスペクト比の配線間スペースを層間絶縁層で埋め込む技術等に負担が集中し、製造工程の複雑化や工程数の増大を招いている。
【0003】
また微細化と同時に、特に高速ロジック系の半導体装置をはじめとする各種半導体装置の低消費電力化、動作速度の高速化等の要求に応えるためには、低誘電率の層間絶縁膜材料とともに、低抵抗な電極配線材料の選択およびそのプロセス技術が要素技術として重要性を増している。これは、半導体装置以外の各種高周波微細電子装置においても同様に重要な問題である。
【0004】
従来より半導体装置等の電極配線材料として、比較的低抵抗なAl−SiやAl−Si−Cu等のアルミニウム系金属が用いられてきた。しかしながら、次世代の電極配線材料としては、Alより比抵抗が小さく、エレクトロマイグレーションやストレスマイグレーション耐性にも優れるCuが有力視されている。Cuの比抵抗は1.72μΩ−cmであり、Alの比抵抗2.7μΩ−cmの約60%である。Cuの成膜方法は、スパッタリング法やCVD (Chemical Vapor Deposition)法等の他に、電解めっき法も適用できる。
【0005】
一方の低誘電率層間絶縁膜として、従来のSiO2 (比誘電率4)にフッ素を導入したSiOFが知られている。SiOFは、SiO2 を構成するSi−O−Si結合をF原子により終端することで、その密度が低下すること、およびSi−F結合やO−F結合の分極率が小さいこと等により、SiO2 より低誘電率が達成される。このSiOFは、その成膜やエッチングのプロセスが従来のSiO2 に類似したものであるので、現用の製造装置でも容易に採用できる。また無機系材料であるので耐熱性にも優れる。しかしながら、SiOFの比誘電率は3.7〜3.2程度にとどまる。
【0006】
低誘電率層間絶縁層として、炭素原子を含む有機系絶縁膜材料も知られている。すなわち、有機SOG(Spin On Glass)、ポリアリールエーテル、ポリイミド、ポリパラキシリレン(商標名パリレン)、ベンゾシクロブテン、ポリナフタレン等、比誘電率が2.5〜3.5程度の有機高分子材料である。これらの材料は炭素原子を含有することでその密度が低減され、また分子(モノマ)自体の分極率を小さくすることで低誘電率を達成している。またシロキサン結合、イミド結合、あるいはベンゼン環やナフタレン環を導入することにより、ある程度の耐熱性を得ている。
【0007】
これら炭化水素系の有機系材料に、さらにフッ素原子を導入したフロロカーボンポリマは、比誘電率が1.5〜2.5程度と一層の低誘電率化と耐熱性の向上が得られる。かかるフッ素系樹脂の有機系材料としては、パーフルオロ基含有ポリイミドやフッ化ポリアリールエーテル、テフロン(商標名)あるいはフレア(商標名)等が知られている。これら有機低誘電率材料は、例えば「日経マイクロデバイス」誌1995年7月号105〜112頁に紹介されている。
【0008】
有機系低誘電率層間絶縁膜は、従来の酸化シリコン系層間絶縁膜とは膜質が大きく異なる。特に0.18μmの最小デザインルールの半導体装置に導入が検討されている比誘電率2.5以下の有機系低誘電率層間絶縁膜は、下地層との密着性の向上が求められている。
【0009】
さて、これら低抵抗の電極配線材料を、望ましくは低誘電率の層間絶縁膜と組み合わせて高集積度半導体装置等に適用する際のプロセスとして、Damascene あるいは Dual Damascene と呼称される方法がある。これらは、層間絶縁膜に予め形成した配線溝、あるいは配線溝および接続孔に、金属配線材料をリフロースパッタリング法や電解めっき法等で埋め込み、CMP (Chemical mechanical polishing)法により表面を平坦化する技術である。Damascene あるいは Dual Damascene プロセスは、高アスペクト比の配線をエッチングでパターニングする必要も、配線間のスペースを層間絶縁膜で埋め込む必要もない。したがって、このプロセスは、配線アスペクト比が大きくなるほど、また配線の層数が増加するほど、製造工程数の低減率に寄与するようになる。
【0010】
【発明が解決しようとする課題】
Damascene あるいは Dual Damascene プロセスを含め、Cu等の易酸化性金属配線形成プロセスにおいて問題となるのは、金属配線上に絶縁膜を形成する際の酸化による配線抵抗値の増大、および絶縁膜との密着性の低下の問題である。特にCu配線は不動態被膜を形成しないため、酸化の進行を防止できない。したがって、金属配線上に絶縁膜を形成する工程においては、下地の金属配線の酸化を極力防止する必要があり、また絶縁膜形成後も、絶縁膜を透過する酸素による酸化に配慮する必要がある。
【0011】
金属配線上に絶縁膜をCVD(Chemical Vapor Deposition) 法で形成する場合、通常200℃以上に被処理基体温度を設定するが、この温度範囲での金属配線の酸化反応速度は、常温の10倍以上と極めて酸化し易い。また通常のCVD装置に付随するドライポンプの到達真空度は1×10-3Torr程度である。仮に、大気中に酸素が20%含まれているとして、その分圧比のまま1×10-3Torrに真空引きすると、酸素濃度は約260ppbとなる。このように微量酸素濃度となっても、200℃以上ではCu配線の酸化の進行を防止することはできない。スパッタリング装置の場合には、排気量が大きく到達真空度も1×10-7Torr以下となるクライオポンプが使用でき、この真空度では酸素濃度も低く、金属配線の酸化防止が可能である。しかしながら、CVD装置では反応ガスを用いる関係、あるいは副反応生成物の関係でクライオポンプは使用できない。
【0012】
このように、Cuをはじめとする易酸化性金属配線上のCVD法による絶縁膜形成は、酸素ガスを導入して酸化シリコン系絶縁膜を形成することはもちろん不都合であり、酸素ガスを用いない、窒化シリコン系絶縁膜を形成する際にも、注意が必要である。
【0013】
本発明はこのような従来技術の問題点に鑑みなされたものである。すなわち、本発明の課題は、Cu等、易酸化性の金属配線上に窒化シリコン系絶縁膜を形成するに際し、金属配線の酸化および密着性の低下を防止しうる方法を提供することである。
【0014】
また本発明の別の課題は、かかる方法により製造された、低抵抗配線を有する信頼性の高い高集積度半導体装置をはじめとする電子装置を提供することである。
【0015】
【課題を解決するための手段】
上述した課題を達成するため、本発明の電子装置の製造方法は、低誘電率絶縁膜に形成された配線溝に埋め込まれた金属配線上に窒化シリコン系絶縁膜を気相成長法により形成する工程を有する電子装置の製造方法であって、この金属配線上に接して、Siの化学量論組成よりSiリッチな下層窒化シリコン系絶縁膜を形成する工程と、この下層窒化シリコン系絶縁膜に接して、この下層窒化シリコン系絶縁膜の組成よりNリッチで化学論組成に近い上層窒化シリコン系絶縁膜を形成する工程を有することを特徴とする。
【0016】
本発明の別の電子装置の製造方法は、低誘電率絶縁膜に形成された配線溝に埋め込まれた金属配線上に気相成長法により窒化シリコン系絶縁膜を形成する工程を有する電子装置の製造方法であって、この金属配線上に接して、Siの化学量論組成よりSiリッチな下層窒化シリコン系絶縁膜を形成する工程と、この下層窒化シリコン系絶縁膜に接して、この下層窒化シリコン系絶縁膜の組成より、膜表面方向に向け漸次Nリッチとなり、最表層において化学論組成に近くなる上層窒化シリコン系絶縁膜を形成する工程を有することを特徴とする。
【0017】
いずれの電子装置の製造方法においても、この窒化シリコン系絶縁膜を気相成長法により形成する工程においては、
気相成長チャンバ内の酸素濃度を、100ppb (parts per billion)以下に制御しつつ形成することが望ましい。
【0018】
さらに、この窒化シリコン系絶縁膜を気相成長法により形成する工程に先立ち、
下地の金属配線表面を、非酸化性減圧雰囲気中で逆スパッタリングすることが望ましい。非酸化性減圧雰囲気とは、H2 等の還元性ガスあるいはAr等の不活性ガスの減圧雰囲気のことである。
【0019】
さらに、この窒化シリコン系絶縁膜を気相成長法により形成する工程に引き続き、
形成されたこの窒化シリコン系絶縁膜表面を逆スパッタリングし、
この後、この窒化シリコン系絶縁膜上に接してさらに絶縁膜を形成することが望ましい。
いずれの段階における逆スパッタリング処理も、ECRプラズマCVD装置、ICP−CVD装置、あるいはヘリコン波プラズマCVD装置のように、1〜10mTorr台の高真空でのプラズマCVDが可能な装置で窒化シリコン系絶縁膜の成膜をおこなう場合には、残留酸素濃度が低い条件であるので、必ずしも必要としない。逆に、平行平板型プラズマCVD装置を用いて窒化シリコン系絶縁膜の成膜をおこなう場合には、残留酸素濃度が比較的多いので、逆スパッタリング処理を施すことが望ましい。この場合、窒素等の不活性ガスでチャンバ内をパージした後に、逆スパッタリングを施すことがさらに望ましい。
【0020】
つぎに本発明の電子装置は、低誘電率絶縁膜に形成された配線溝に埋め込まれた金属配線上に窒化シリコン系絶縁膜を有する電子装置であって、この金属配線上に接する、Siの化学量論組成よりSiリッチな下層窒化シリコン系絶縁膜と、この下層窒化シリコン系絶縁膜に接する、この下層窒化シリコン系絶縁膜の組成よりNリッチで化学論組成に近い上層窒化シリコン系絶縁膜を有することを特徴とする。
【0021】
本発明の別の電子装置は、低誘電率絶縁膜に形成された配線溝に埋め込まれた金属配線上に窒化シリコン系絶縁膜を有する電子装置であって、この金属配線上に接する、Siの化学量論組成よりSiリッチな下層窒化シリコン系絶縁膜と、この下層窒化シリコン系絶縁膜に接する、この下層窒化シリコン系絶縁膜の組成より、膜表面方向に向け漸次Nリッチとなり、最表層において化学論組成に近くなる上層窒化シリコン系絶縁膜を有することを特徴とする。
【0022】
いずれの電子装置においても、窒化シリコン系絶縁膜の厚さは、30nm以上150nm以下であることが望ましく、50nm以上100nm以下であることがさらに望ましい。
【0023】
またいずれの電子装置においても、窒化シリコン系絶縁膜上に接して、さらに絶縁膜を有することが望ましい。
【0024】
本発明が対象とする電子装置は、Cu等の易酸化性金属配線を用いる高集積度半導体装置をはじめ、薄膜磁気ヘッド装置、薄膜コイル、薄膜インダクタあるいはマイクロマシン等が例示される。
【0025】
(作用)
金属配線上に形成する絶縁膜として窒化シリコン系絶縁膜を採用し、成膜雰囲気から可及的に酸素を排除することにより、金属配線の酸化を防止する。この際、成膜装置に付随する真空ポンプとしてタ−ボ分子ポンプを採用することにより、金属配線の酸化をより効果的に防止することができる。タ−ボ分子ポンプの到達真空度は1×10-6Torr以下であり、理論的には1ppb以下の酸素濃度とすることができる。
【0026】
このような低酸素濃度として窒化シリコン系絶縁膜を成膜しても、なお金属配線が酸化される可能性は残る。この場合には、基板バイアスを印加できる成膜装置を用い、金属配線表面の酸化膜を逆スパッタリングで除去してから窒化シリコン系絶縁膜を成膜すれば、金属配線の酸化は一層効果的に防止できる。
【0027】
金属配線に接する窒化シリコン系絶縁膜は、両者の密着性に影響を与える。このため、この部分の窒化シリコン系絶縁膜は、Si3 4 の化学量論組成よりSiリッチな組成としておくことにより、反応活性が高まり密着性の向上が図れる。上層の窒化シリコン系絶縁膜は、絶縁性等の確保の観点から、Si3 4 の化学量論組成とすることが望ましい。下層と上層の窒化シリコン系絶縁膜は、界面で急峻に組成が変化しても、傾斜組成でなめらかに変動してもよい。
【0028】
【発明の実施の形態】
以下、電子装置の一例として高集積度半導体装置を採りあげ、Damascene プロセスにより形成されたCu金属配線上に窒化シリコン系絶縁膜を含む層間絶縁膜を形成する方法を例にとり説明する。なお電子装置としては、半導体装置に限らず、薄膜磁気ヘッド、磁気抵抗効果型ヘッド、薄膜インダクタ、薄膜コイル、マイクロマシン等の各種電子装置、特に低抵抗のCu配線を採用したものに適用することができる。
【0029】
図1は本発明の電子装置の一例として、高集積度半導体装置の要部を示す概略断面図である。
すなわち、Si等の半導体基体1上の層間絶縁膜2には、配線溝3が形成され、この配線溝3内には金属配線4が埋め込まれている。この金属配線4上には、窒化シリコン系絶縁膜5および絶縁膜6が形成されている。
なお図1に示す構造は、本発明に関連する要部のみを示してあり、半導体基体1に形成されているMOSトランジスタや素子分離領域、あるいはさらに上層の配線等は図示を省略している。また各構成部分の寸法は、実際の半導体装置に比例したものではない。
【0030】
層間絶縁膜2は、一般的には酸化シリコン系絶縁膜で構成される。酸化シリコン系絶縁膜は、例えばSiH4 とO2 ガスを原料ガスとする減圧CVD法や、TEOS (Tetraethyl Orthosilicate) を原料ガスとするプラズマCVD法等で形成される。層間絶縁膜2は、低誘電率絶縁膜や、低誘電率絶縁膜とSiO2 等の無機絶縁膜の積層で構成してもよい。無機絶縁膜との積層構造とすることにより、一般的に機械強度が小さい低誘電率絶縁膜を補強し、半導体装置の信頼性を高めることができる。もちろん、低誘電率絶縁膜の採用により、配線間容量を低減することができる。
【0031】
低誘電率絶縁膜としては、SiOFやキセロゲル(多孔質シリコン酸化膜)等の無機系絶縁膜の他に、有機SOG、ポリアリールエーテル、ポリイミド、ポリパラキシリレン(商標名パリレン)、ベンゾシクロブテン、ポリナフタレン、フッ素樹脂等を用いることができる。
【0032】
金属配線4は、溝配線であっても、半導体基体1に形成されている不純物拡散層(不図示)とのコンタクトプラグであってもよい。また溝配線とコンタクトプラグを一体化した構造であってもよい。なおコンタクトプラグの場合は、不図示の下層配線に臨むビアコンタクトプラグであってもよい。
金属配線4は、バリアメタル構造でもよく、この場合はTaNとCuの積層構造、TaとCuの積層構造、あるいはTiNとAl−Cu合金との積層構造等が採用される。Cuを用いれば低抵抗配線となり、Al−Cu合金を用いれば比較的低抵抗でしかも低コストの配線を提供できる。金属配線4の材料としては、W、MoあるいはAg等を採用してもよい。
バリアメタルの材料としては、この他にW2 N,Ta2 NあるいはMo2 N等を採用してもよい。すなわち、高融点金属の低次窒化物であり、その中でも柱状あるいは粒状の結晶組織を形成せず、アモルファスあるいはアモルファス状態に近い微結晶として成膜されるものが望ましい。
バリアメタルはスパッタリング法や反応性スパッタリング法の他、CVD法やプラズマCVD法でも形成される。この場合採用される原料ガスとしては、WF6 ,WCl6 ,TaBr5 ,MoF6 ,MoCl5 等の比較的蒸気圧が高く気化しやすいフッ化物、塩化物あるいは臭化物等の金属ハロゲン化物や、有機金属化合物が採用される。混合して用いられる窒化剤ガスとしては、N2 ,NH3 あるいはN2 2 等が例示される。
【0033】
金属配線4は、スパッタリング法、CVD法あるいは電解めっき法等で形成することができる。いずれの方法によっても、層間絶縁膜2上にも形成された余分の配線材料をCMP (Chemical Mechanical Polishing)法により除去し、その表面は平坦に形成される。
【0034】
さて、窒化シリコン系絶縁膜5は2層で構成されており、これらはSi3 4 の化学量論組成よりSiリッチな下層窒化シリコン系絶縁膜5aと、この下層窒化シリコン系絶縁膜5aよりNリッチな上層窒化シリコン系絶縁膜5bとから構成される。上層窒化シリコン系絶縁膜5bは、表面に向けて漸次Nリッチとなる傾斜組成であってもよい。窒化シリコン系絶縁膜5は、本発明方法により製造されたものである。
【0035】
下層窒化シリコン系絶縁膜5aの膜厚は10nm以上であることが望ましい。10nm未満の膜厚では、上層窒化シリコン系絶縁膜5bを形成する際に金属配線4が窒化し、両者の密着性が低下する虞がある。窒化シリコン系絶縁膜5の全厚は、30nm以上150nm以下が望ましく、50nm以上100nm以下がさらに望ましい。30nmに満たないと、金属配線4中の金属の拡散を防止する効果が乏しい。特にCuは拡散しやすく、金属配線4に採用する場合には、その拡散を確実に抑制する必要がある。逆に150nmを超えると、配線間容量の増大を招き、デバイス特性を劣化させる。
【0036】
窒化シリコン系絶縁膜5の形成方法は、低温度で形成できるプラズマCVD法、スパッタリング法等の気相成長法が採用される。スパッタリング法は、窒化シリコンをターゲットとする方法の他、シリコンをターゲットとし、ArにN2 やNH3 を添加した反応性スパッタリング法が採用される。このとき、N2 やNH3 の添加量を制御することにより、窒化シリコン系絶縁膜5の組成を制御することができる。
【0037】
窒化シリコン系絶縁膜5は、プラズマCVD法によっても形成できる。プラズマ発生源として、1×1010/cm3 程度以上の電子密度が得られる高密度プラズマ発生源を有するプラズマCVD装置の使用が特に好ましい。高密度プラズマCVD装置は、1×10-3Torr程度の高真空度でのプラズマ生成が可能であり、ターボ分子ポンプの到達真空度(1×10-6Torr程度)との整合性がよい。これら高密度プラズマCVD装置としては、ECR (Electron Cyclotron Resonance) プラズマCVD装置、ICP (Inductively Coupled Plasma) CVD装置、ヘリコン波プラズマCVD装置等が例示される。さらにプラズマ生成用の電源と、基板バイアス印加用の電源を独立に制御しうるプラズマCVD装置の使用が望ましい。これにより、同一の成膜チャンバ内で逆スパッタリングを施すことができる。
【0038】
プラズマCVD装置として、通常の平行平板型プラズマCVD装置を用いることもできる。平行平板型プラズマCVD装置は、1×10-2Torr程度の真空度でのプラズマ生成であるので、成膜チャンバを高純度窒素等の残留酸素が少ない不活性ガスでパージ後に真空引きを行い、100ppb以下の酸素濃度としてから窒化シリコン系絶縁膜を成膜することが望ましい。
【0039】
下層窒化シリコン系絶縁膜5aを形成するに先立ち、金属配線4表面に形成される酸化膜(不図示)を逆スパッタリングにより除去することが望ましい。逆スパッタリングは、He,Ar,Xe,KrあるいはNe等の希ガスが用いられる。これら希ガスにH2 あるいはSiH4 等の還元性ガスを添加してもよい。
逆スパッタリングは、窒化シリコン系絶縁膜の形成装置の同一成膜チャンバ内で施してもよいが、逆スパッタリング専用の前処理チャンバを設け、ここで施してもよい。この場合は、前処理チャンバと成膜チャンバとを真空ゲートバルブで連接し、搬送途中での再酸化を防止する。
【0040】
絶縁膜6は、窒化シリコン系絶縁膜5の膜厚が薄い場合に必要に応じて形成する。絶縁膜6の材料は酸化シリコンや、前述した低誘電率絶縁膜が採用される。酸化シリコンは信頼性に問題はないが誘電率の点で問題がある。低誘電率絶縁膜はその逆で、信頼性が低下する可能性がある。
絶縁膜6を形成する前に、下地の上層窒化シリコン系絶縁膜5b表面を逆スパッタリングしてもよい。この際の逆スパッタリングは、絶縁膜6の密着性を向上するために施される。
【0041】
窒化シリコン系絶縁膜5あるいは絶縁膜6上に、必要に応じてさらに層間絶縁膜や上層の金属配線を形成し、最終的にパシベーション膜を形成して半導体装置を完成する。
【0042】
【実施例】
以下、本発明の電子装置の製造方法につき、高集積度半導体装置の製造方法を例にとり、図2〜図3を参照しつつ実施例によりさらに詳しく説明を加える。ただしこの実施例は単なる例示であり、本発明はこの実施例に限定されるものではない。
【0043】
〔実施例1〕
本実施例は、金属配線上の下層窒化シリコン系絶縁膜5aとしてSi3 4 の化学量論組成よりSiリッチな窒化シリコンを、また上層窒化シリコン系絶縁膜5bとして、この下層窒化シリコン系絶縁膜5aよりNリッチな窒化シリコンを形成した例である。
【0044】
図2(a): Si等の半導体基体1上に層間絶縁膜2をSiO2 等で形成し、この層間絶縁膜2に、半導体基体1に作り込まれたMOSトランジスタ等所定の素子の不純物拡散層(不図示)に臨む配線溝3を形成した状態を示す。
【0045】
層間絶縁膜2はSiH4 とO2 を原料ガスとするCVD法で形成した。
配線溝3の形成工程は、まず層間絶縁膜2上にフォトレジストをコーティングし、配線溝の開口形状にパタ−ニングしてレジストマスク(不図示)を形成する。この被エッチング基板を例えばマグネトロンRIE装置に搬入し、つぎのエッチング条件でパタ−ニングした。
配線溝形成のエッチング条件
4 8 14 sccm
CO 250 sccm
Ar 100 sccm
2 2 sccm
圧力 5.3 Pa
RFパワー 1.6 kW
温度 20 ℃
なお配線溝3はコンタクトプラグ用の接続孔の他に、単なる溝配線形成用のものでも、またビアコンタクトプラグ用のものであってもよい。
配線溝3の形状は、例えばその開口径が0.2μm、深さが1.0μm、アスペクト比は5である。
【0046】
図2(b): 図2(a)に示す被処理基体をECRプラズマ処理装置に搬入し、TaNからなるバリアメタルを形成する。
原料ガスとしてはTaBr5 およびN2 の混合ガスを導入した。TaBr5 はmp=265℃、bp=348.8℃の常温では固体であるので、加熱気化してプラズマ生成室に導入する。
TaBr5 2〜10 sccm
2 5〜20 sccm
2 100〜300 sccm
Ar 100〜200 sccm
圧力 1〜10 mTorr
μ波パワー 1〜3 kW
温度 200〜400 ℃
バリアメタル形成前に、被処理基体表面を逆スパッタリングしてもよい。
【0047】
この後、Cuを電解めっき法等により形成し、金属配線4とする。金属配線4は層間絶縁膜2上にも形成される。この層間絶縁膜2上の金属配線4は不要である。
【0048】
図2(c): そこで、層間絶縁膜2上の金属配線4を公知のCMP (Chemical Mechanical Polishing)法あるいは全面エッチバック法により除去して平坦化し、配線溝3内に埋め込む。
【0049】
図2(c)に示す被処理基体をECRプラズマCVD装置に搬入し、逆スパッタリングを施す。このECRプラズマCVD装置は、ターボ分子ポンプにより到達真空度が1×10-6Torr以下が達成できるものである。この真空度まで真空引きし、この後処理ガス導入および被処理基体を加熱する。
2 200〜500 sccm
Ar 100〜300 sccm
圧力 1〜10 mTorr
μ波パワー 1〜3 kW
バイアスパワー 500 W
温度 200〜400 ℃
Arのみによる逆スパッタリングも可能であるが、この場合は還元作用はないので化学反応による自然酸化膜除去、あるいは残留酸素濃度低減効果は期待できず、処理時間は長くなる。H2 ガス単体では、プラズマを安定して生成および持続することが困難である。
【0050】
この逆スパッタリング処理は金属配線4表面の自然酸化膜を除去し、また後工程の下層窒化シリコン系絶縁膜形成時のチャンバ内残留酸素濃度を低減するために施す。これにより、下層窒化シリコン系絶縁膜の密着性も向上する。この逆スパッタリング処理は、ECRプラズマCVD装置のように1〜10mTorrの高真空でのプラズマCVDが可能な場合には必ずしも施さなくてもよい。ただし平行平板型プラズマCVD装置を使用する場合には、施すことが望ましい。
【0051】
図3(d): この後、清浄化された金属配線4上に下層窒化シリコン系絶縁膜5aを10nm形成する。
SiH4 25〜50 sccm
2 25〜50 sccm
圧力 1〜10 mTorr
μ波パワー 1〜3 kW
温度 200〜400 ℃
この成膜条件はSiH4 とN2 の流量比が1であり、Si3 4 の化学量論組成よりSi量が多い窒化シリコン系絶縁膜が形成される。成膜レートは100nm/min程度であり、膜厚制御は比較的容易である。
【0052】
図3(e): 続けて、上層窒化シリコン系絶縁膜5bを連続的に形成する。
SiH4 25〜50 sccm
2 50〜150 sccm
圧力 1〜10 mTorr
μ波パワー 1〜3 kW
温度 200〜400 ℃
この成膜条件はSiH4 とN2 の流量比が2以上であり、下地の下層窒化シリコン系絶縁膜5aよりNリッチな、すなわちSi3 4 の化学量論組成に近い窒化シリコン系絶縁膜が形成される。上層窒化シリコン系絶縁膜5bは、70nmの膜厚とした。したがって、窒化シリコン系絶縁膜5の全厚は80nmである。
【0053】
窒化剤ガスとしてN2 に換えてNH3 を用いることも可能であるが、NH3 は窒化作用が強いので金属配線4を窒化する虞がある。したがって、下層窒化シリコン系絶縁膜5aの膜厚が薄い場合は窒化剤ガスとしてN2 を用いることが望ましい。
【0054】
この後、同じECRプラズマCVD装置内で上層窒化シリコン系絶縁膜5b表面の逆スパッタリング処理を施す。この逆スパッタリングはArガス単体で施してよい。また逆スパッタリングは、窒化シリコン系絶縁膜5上にさらに絶縁膜を形成する際にその密着性を高めるために施す。特に、有機系の低誘電率膜や、SOG等を塗布法で形成する際には逆スパッタリングを施すことが望ましい。
この逆スパッタリング処理も、ECRプラズマCVD装置のように1〜10mTorrの高真空でのプラズマCVDが可能な場合には必ずしも施さなくてもよい。ただし平行平板型プラズマCVD装置を使用する場合には、施すことが望ましい。
【0055】
図3(f): 窒化シリコン系絶縁膜5上に、必要に応じてさらに絶縁膜6を形成する。この絶縁膜6は、窒化シリコン系絶縁膜5の膜厚が薄く、層間絶縁膜としての絶縁耐圧の不足や配線容量が増大する場合には必要である。
絶縁膜としては、層間絶縁膜2の材料と同じくSiO2 や各種低誘電率膜が採用され、その成膜方法も前述した層間絶縁膜2の成膜方法に準じてよい。
【0056】
この後の工程は、さらに上層の金属配線構造を形成する場合には、図2(a)に戻って図2(a)〜図3(f)の工程を反復すればよい。最終的にファイナルパシベーション膜の形成およびパッド電極の形成等を経て、半導体装置を完成する。
【0057】
〔実施例2〕
窒化シリコン系絶縁膜5を構成する上層窒化シリコン系絶縁膜5bは、表面に向け漸次Nリッチとなる傾斜組成としてもよい。本実施例ではこの窒化シリコン系絶縁膜5の形成工程のみを、同じ図2〜図3を参照して説明する。
【0058】
図2(a)〜図2(c)に示す金属配線の形成工程からCMP工程までは前実施例1と同様であり重複する説明は省略する。
【0059】
図3(d): この後、清浄化された金属配線4上に下層窒化シリコン系絶縁膜5aを10nm形成する。
SiH4 30 sccm
2 30 sccm
圧力 1〜10 mTorr
μ波パワー 1〜3 kW
温度 200〜400 ℃
この成膜条件はSiH4 とN2 の流量比が1であり、Si3 4 の化学量論組成よりSi量が多い窒化シリコン系絶縁膜が形成される。成膜レートは同じく100nm/min程度であり、膜厚制御は比較的容易である。
【0060】
図3(e): 続けて、上層窒化シリコン系絶縁膜5bを連続的に形成する。
SiH4 30 sccm
2 30→100 sccm
圧力 1〜10 mTorr
μ波パワー 1〜3 kW
温度 200〜400 ℃
この成膜条件は、N2 流量を徐々に高め、最終的にはSiH4 とN2 の流量比を2以上とするものである。これにより、表面に向けN濃度が漸増し、最表層においてはSi3 4 の化学量論組成に近い上層窒化シリコン系絶縁膜5bが形成される。上層窒化シリコン系絶縁膜5bは、70nmの膜厚とした。したがって、窒化シリコン系絶縁膜5の全厚は80nmである。
上層窒化シリコン系絶縁膜5bの傾斜組成は、上層窒化シリコン系絶縁膜5bの全厚にわたって傾斜していても、上層窒化シリコン系絶縁膜5bの下方の一部のみであってもよい。
【0061】
上層窒化シリコン系絶縁膜5bを傾斜組成とすることにより、窒化シリコン系絶縁膜5全体としては界面での急峻な組成変動が排除でき、密着性の向上、膜応力の低減等の効果が得られる。
この後の工程は前実施例1に準じてよい。
【0062】
本実施例においても、窒化シリコン系絶縁膜5成膜前後の逆スパッタリング処理は、ECRプラズマCVD装置のように1〜10mTorrの高真空でのプラズマCVDが可能な場合には必ずしも施さなくてもよい。ただし平行平板型プラズマCVD装置を使用する場合には、施すことが望ましい。
【0063】
以上本発明を2例の実施例により説明したが、窒化シリコン系絶縁膜の形成工程はECRプラズマCVD法の他に各種プラズマCVD法や減圧CVD法、あるいは反応性スパッタリング法等を採用することができる。いずれの方法においても、成膜前および成膜中の気相成長チャンバ内の酸素濃度を、100ppb以下に制御することが望ましい。
【0064】
本発明は、金属配線として易酸化性のCu等を採用した電子装置に特に好適に適用されるが、Al合金や高融点金属、あるいはAg等の金属配線を用いた電子装置に適用しても好結果を納めることができる。
【0065】
また密着性が問題となる、低誘電率の絶縁膜あるいは層間絶縁膜と窒化シリコン系絶縁膜とを組み合わせた電子装置における適合性に優れる。かかる有機高分子材料としては、ポリアリールエーテル、ポリイミド、有機SOG、ベンゾシクロブテン、ポリナフタレン、ポリパラキシリレン、テフロン(商標名)、サイトップ(商標名)等が例示される。これらはいずれも高集積度の電子装置の絶縁膜として望ましい低誘電率材料である。
【0066】
本発明の電子装置およびその製造方法は、高集積度の半導体装置の多層配線等に好適に用いられるが、配線間容量や配線抵抗の低減が望まれる、高周波信号処理対応の薄膜磁気ヘッド、磁気抵抗効果型ヘッド、薄膜インダクタ、薄膜コイル、マイクロマシン等の各種電子装置の製造方法に適用できる。
【0067】
【発明の効果】
以上の説明から明らかなように、本発明の電子装置の製造方法によれば、金属配線の不所望の酸化を防止し、配線抵抗の低減および密着性の向上等の効果を奏する。
【0068】
また本発明の電子装置によれば、Cu等易酸化性の金属配線本来の低抵抗性能を有効に実現でき、また密着性が問題となる有機低誘電率絶縁膜と組み合わせることにより、密着性を向上し、信頼性の高い各種電子装置を提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の電子装置の一例である、高集積度半導体装置の要部を示す概略断面図である。
【図2】本発明の電子装置の一例である、高集積度半導体装置の製造工程を示す概略断面図である。
【図3】本発明の電子装置の一例である、高集積度半導体装置の製造工程を示す概略断面図であり、図2に続く工程を示す。
【符号の説明】
1…半導体基体、2…層間絶縁膜、3…配線溝、4…金属配線、5…窒化シリコン系絶縁膜、5a…下層窒化シリコン系絶縁膜、5b…上層窒化シリコン系絶縁膜、6…絶縁膜
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electronic device and a method for manufacturing the same, and more particularly, an electronic device having improved adhesion by preventing oxidation of metal wiring when a silicon nitride insulating film is formed on an easily oxidizable metal wiring, and the same It relates to a manufacturing method.
[0002]
[Prior art]
As the degree of integration of semiconductor devices such as ULSI (Ultra Large Scale Integrated Circuits) increases, it is necessary to reduce the wiring width and wiring pitch. The reduction of the wiring width and the wiring pitch simultaneously increases the aspect ratio of the wiring cross section and the aspect ratio of the space between the wirings. As a result, the burden is concentrated on etching technology that processes fine, high-aspect ratio wiring, and technology that embeds fine, high-aspect-ratio inter-wiring spaces with an interlayer insulating layer. It is causing an increase.
[0003]
At the same time as miniaturization, in order to meet the demands for low power consumption and high operating speed of various semiconductor devices including high-speed logic semiconductor devices, in addition to interlayer dielectric film materials with low dielectric constant, The selection of a low-resistance electrode wiring material and its process technology are becoming increasingly important as elemental technologies. This is also an important problem in various high-frequency fine electronic devices other than semiconductor devices.
[0004]
Conventionally, aluminum-based metals such as Al—Si and Al—Si—Cu having a relatively low resistance have been used as electrode wiring materials for semiconductor devices and the like. However, as a next-generation electrode wiring material, Cu having a smaller specific resistance than Al and excellent in electromigration and stress migration resistance is considered promising. The specific resistance of Cu is 1.72 μΩ-cm, which is about 60% of the specific resistance of Al 2.7 μΩ-cm. As the Cu film forming method, in addition to the sputtering method, the CVD (Chemical Vapor Deposition) method and the like, an electrolytic plating method can also be applied.
[0005]
As a low dielectric constant interlayer insulating film, conventional SiO 2 SiOF in which fluorine is introduced into (relative dielectric constant 4) is known. SiOF is SiO 2 By terminating the Si—O—Si bond constituting the structure with F atoms, the density thereof is reduced, and the polarizability of the Si—F bond and the O—F bond is low. 2 A lower dielectric constant is achieved. This SiOF has the same film formation and etching process as conventional SiOF. 2 Since it is similar to the above, it can be easily adopted in the current manufacturing apparatus. Moreover, since it is an inorganic material, it is excellent also in heat resistance. However, the relative dielectric constant of SiOF is only about 3.7 to 3.2.
[0006]
An organic insulating film material containing carbon atoms is also known as a low dielectric constant interlayer insulating layer. That is, organic SOG (Spin On Glass), polyaryl ether, polyimide, polyparaxylylene (trade name Parylene), benzocyclobutene, polynaphthalene, etc., organic polymers having a relative dielectric constant of about 2.5 to 3.5 Material. Since these materials contain carbon atoms, the density thereof is reduced, and the low dielectric constant is achieved by reducing the polarizability of the molecules (monomers) themselves. Moreover, a certain degree of heat resistance is obtained by introducing a siloxane bond, an imide bond, or a benzene ring or a naphthalene ring.
[0007]
A fluorocarbon polymer in which fluorine atoms are further introduced into these hydrocarbon-based organic materials has a relative dielectric constant of about 1.5 to 2.5, which can further reduce the dielectric constant and improve heat resistance. As such an organic material of a fluororesin, perfluoro group-containing polyimide, fluorinated polyaryl ether, Teflon (trade name), flare (trade name), and the like are known. These organic low dielectric constant materials are introduced in, for example, “Nikkei Microdevice” magazine, July 1995, pages 105-112.
[0008]
The organic low dielectric constant interlayer insulating film is significantly different in film quality from the conventional silicon oxide interlayer insulating film. In particular, an organic low dielectric constant interlayer insulating film having a relative dielectric constant of 2.5 or less, which is being studied for introduction into a semiconductor device having a minimum design rule of 0.18 μm, is required to have improved adhesion to the underlying layer.
[0009]
There is a method called Damascene or Dual Damascene as a process when these low-resistance electrode wiring materials are applied to a highly integrated semiconductor device or the like, preferably in combination with an interlayer insulating film having a low dielectric constant. These are technologies in which metal wiring materials are embedded in wiring grooves or wiring holes and wiring holes formed in advance in the interlayer insulating film by reflow sputtering or electrolytic plating, and the surface is flattened by CMP (Chemical mechanical polishing). It is. The Damascene or Dual Damascene process does not require high-aspect-ratio wiring to be patterned by etching, and the space between the wirings need not be filled with an interlayer insulating film. Therefore, this process contributes to the reduction rate of the number of manufacturing steps as the wiring aspect ratio increases and the number of wiring layers increases.
[0010]
[Problems to be solved by the invention]
The problem in the process of forming oxidizable metal wiring such as Cu, including Damascene or Dual Damascene processes, is that the wiring resistance value increases due to oxidation when the insulating film is formed on the metal wiring, and the adhesion to the insulating film It is a problem of decline in sex. In particular, since Cu wiring does not form a passive film, the progress of oxidation cannot be prevented. Therefore, in the step of forming the insulating film on the metal wiring, it is necessary to prevent the underlying metal wiring from being oxidized as much as possible, and also after the insulating film is formed, it is necessary to consider the oxidation by oxygen passing through the insulating film. .
[0011]
When an insulating film is formed on a metal wiring by a CVD (Chemical Vapor Deposition) method, the temperature of the substrate to be processed is usually set to 200 ° C. or higher. The oxidation reaction rate of the metal wiring in this temperature range is 10 times the normal temperature. It is very easy to oxidize. The ultimate vacuum of the dry pump attached to a normal CVD apparatus is 1 × 10 -3 It is about Torr. Assuming that 20% of oxygen is contained in the atmosphere, the partial pressure ratio remains at 1 × 10 -3 When evacuated to Torr, the oxygen concentration is about 260 ppb. Thus, even if it becomes trace oxygen concentration, the progress of oxidation of Cu wiring cannot be prevented at 200 ° C. or higher. In the case of a sputtering apparatus, the displacement is large and the ultimate vacuum is 1 × 10. -7 A cryopump that is equal to or lower than Torr can be used, and at this degree of vacuum, the oxygen concentration is low, and oxidation of the metal wiring can be prevented. However, in a CVD apparatus, a cryopump cannot be used because of a reaction gas or a side reaction product.
[0012]
As described above, the formation of the insulating film by the CVD method on the easily oxidizable metal wiring such as Cu is inconvenient to introduce the oxygen gas to form the silicon oxide insulating film, and does not use the oxygen gas. Care must also be taken when forming the silicon nitride insulating film.
[0013]
The present invention has been made in view of such problems of the prior art. That is, an object of the present invention is to provide a method capable of preventing oxidation of metal wiring and deterioration of adhesion when forming a silicon nitride insulating film on an easily oxidizable metal wiring such as Cu.
[0014]
Another object of the present invention is to provide an electronic device such as a highly reliable highly integrated semiconductor device having a low resistance wiring manufactured by such a method.
[0015]
[Means for Solving the Problems]
In order to achieve the above-described problem, the method for manufacturing an electronic device according to the present invention forms a silicon nitride insulating film on a metal wiring embedded in a wiring groove formed in a low dielectric constant insulating film by a vapor deposition method. A method of manufacturing an electronic device having a process, in contact with the metal wiring, 3 N 4 Forming a Si-rich lower silicon nitride insulating film with a Si stoichiometric composition, and being in contact with the lower silicon nitride insulating film and being N-rich and more chemical than the lower silicon nitride insulating composition amount And a step of forming an upper silicon nitride insulating film having a theoretical composition.
[0016]
Another method of manufacturing an electronic device according to the present invention is an electronic device having a step of forming a silicon nitride insulating film by vapor phase growth on a metal wiring buried in a wiring groove formed in a low dielectric constant insulating film. A manufacturing method, in contact with this metal wiring, Si 3 N 4 Forming a lower silicon nitride insulating film rich in Si than the stoichiometric composition, and in contact with the lower silicon nitride insulating film, the composition of the lower silicon nitride insulating film gradually increases N toward the film surface. Rich, chemical on the outermost layer amount And a step of forming an upper silicon nitride insulating film close to the theoretical composition.
[0017]
In any method of manufacturing an electronic device, in the step of forming this silicon nitride insulating film by vapor deposition,
It is desirable to form it while controlling the oxygen concentration in the vapor deposition chamber to 100 ppb (parts per billion) or less.
[0018]
Furthermore, prior to the step of forming this silicon nitride insulating film by vapor deposition,
It is desirable to reverse-sputter the underlying metal wiring surface in a non-oxidizing reduced pressure atmosphere. Non-oxidizing reduced-pressure atmosphere is H 2 Or a reduced pressure atmosphere of a reducing gas such as Ar or an inert gas such as Ar.
[0019]
Furthermore, following the step of forming this silicon nitride insulating film by vapor deposition,
Reverse sputtering of the formed silicon nitride insulating film surface,
Thereafter, it is desirable to further form an insulating film in contact with the silicon nitride insulating film.
The reverse sputtering process at any stage is performed by a silicon nitride insulating film using an apparatus capable of high-pressure plasma CVD of 1 to 10 mTorr, such as an ECR plasma CVD apparatus, an ICP-CVD apparatus, or a helicon wave plasma CVD apparatus. However, this is not always necessary because the residual oxygen concentration is low. Conversely, when a silicon nitride insulating film is formed using a parallel plate type plasma CVD apparatus, the residual oxygen concentration is relatively high, and therefore it is desirable to perform reverse sputtering treatment. In this case, it is more desirable to perform reverse sputtering after purging the inside of the chamber with an inert gas such as nitrogen.
[0020]
Next, an electronic device according to the present invention is an electronic device having a silicon nitride insulating film on a metal wiring buried in a wiring groove formed in a low dielectric constant insulating film, and is in contact with the metal wiring. 3 N 4 The lower silicon nitride insulating film that is richer in Si than the stoichiometric composition, and the lower silicon nitride insulating film in contact with the lower silicon nitride insulating film is N richer and more chemical. amount It has an upper silicon nitride insulating film close to the theoretical composition.
[0021]
Another electronic device according to the present invention is an electronic device having a silicon nitride insulating film on a metal wiring embedded in a wiring groove formed in a low dielectric constant insulating film, and is in contact with the metal wiring. 3 N 4 From the composition of the lower silicon nitride insulating film rich in Si than the stoichiometric composition and the lower silicon nitride insulating film in contact with the lower silicon nitride insulating film, the outermost silicon layer gradually becomes N rich toward the film surface. In chemistry amount It has an upper silicon nitride insulating film close to the theoretical composition.
[0022]
In any electronic device, the thickness of the silicon nitride insulating film is desirably 30 nm or more and 150 nm or less, and more desirably 50 nm or more and 100 nm or less.
[0023]
In any electronic device, it is desirable to further have an insulating film in contact with the silicon nitride insulating film.
[0024]
Examples of the electronic device targeted by the present invention include a highly integrated semiconductor device using an easily oxidizable metal wiring such as Cu, a thin film magnetic head device, a thin film coil, a thin film inductor, or a micromachine.
[0025]
(Function)
A silicon nitride insulating film is employed as the insulating film formed on the metal wiring, and oxygen is eliminated from the film forming atmosphere as much as possible to prevent oxidation of the metal wiring. At this time, by using a turbo molecular pump as a vacuum pump attached to the film forming apparatus, oxidation of the metal wiring can be more effectively prevented. The ultimate vacuum of the turbo molecular pump is 1 × 10 -6 The oxygen concentration is less than Torr, and theoretically can be 1 ppb or less.
[0026]
Even if a silicon nitride insulating film is formed at such a low oxygen concentration, there is still a possibility that the metal wiring is oxidized. In this case, if a silicon nitride insulating film is formed after removing the oxide film on the surface of the metal wiring by reverse sputtering using a film forming apparatus capable of applying a substrate bias, oxidation of the metal wiring is more effective. Can be prevented.
[0027]
The silicon nitride insulating film in contact with the metal wiring affects the adhesion between them. For this reason, the silicon nitride insulating film of this part is made of Si. Three N Four By making the composition richer than the stoichiometric composition, the reaction activity is increased and the adhesion can be improved. The upper silicon nitride insulating film is made of Si from the viewpoint of securing insulation properties. Three N Four The stoichiometric composition is desirable. The lower and upper silicon nitride insulating films may change sharply at the interface or may change smoothly at the gradient composition.
[0028]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a highly integrated semiconductor device will be taken as an example of an electronic device, and a method of forming an interlayer insulating film including a silicon nitride insulating film on a Cu metal wiring formed by a Damascene process will be described as an example. The electronic device is not limited to a semiconductor device, but can be applied to various electronic devices such as thin film magnetic heads, magnetoresistive heads, thin film inductors, thin film coils, and micromachines, particularly those employing low resistance Cu wiring. it can.
[0029]
FIG. 1 is a schematic cross-sectional view showing a main part of a highly integrated semiconductor device as an example of the electronic device of the present invention.
That is, a wiring groove 3 is formed in the interlayer insulating film 2 on the semiconductor substrate 1 such as Si, and the metal wiring 4 is embedded in the wiring groove 3. A silicon nitride insulating film 5 and an insulating film 6 are formed on the metal wiring 4.
The structure shown in FIG. 1 shows only the main parts related to the present invention, and illustration of MOS transistors, element isolation regions, or upper layer wirings formed on the semiconductor substrate 1 is omitted. Further, the dimensions of each component are not proportional to the actual semiconductor device.
[0030]
The interlayer insulating film 2 is generally composed of a silicon oxide insulating film. The silicon oxide insulating film is, for example, SiH Four And O 2 It is formed by a low pressure CVD method using a gas as a source gas, a plasma CVD method using TEOS (Tetraethyl Orthosilicate) as a source gas, or the like. The interlayer insulating film 2 is composed of a low dielectric constant insulating film, a low dielectric constant insulating film and SiO. 2 You may comprise by lamination | stacking of inorganic insulating films, such as. By adopting a laminated structure with an inorganic insulating film, it is possible to reinforce a low dielectric constant insulating film generally having a low mechanical strength and improve the reliability of a semiconductor device. Of course, the use of a low dielectric constant insulating film can reduce the capacitance between wirings.
[0031]
As the low dielectric constant insulating film, in addition to inorganic insulating films such as SiOF and xerogel (porous silicon oxide film), organic SOG, polyaryl ether, polyimide, polyparaxylylene (trade name Parylene), benzocyclobutene Polynaphthalene, fluororesin, or the like can be used.
[0032]
The metal wiring 4 may be a groove wiring or a contact plug with an impurity diffusion layer (not shown) formed in the semiconductor substrate 1. Moreover, the structure which integrated the groove | channel wiring and the contact plug may be sufficient. In the case of a contact plug, a via contact plug facing a lower layer wiring (not shown) may be used.
The metal wiring 4 may have a barrier metal structure. In this case, a stacked structure of TaN and Cu, a stacked structure of Ta and Cu, a stacked structure of TiN and Al—Cu alloy, or the like is employed. If Cu is used, the wiring becomes low resistance, and if an Al—Cu alloy is used, wiring with a relatively low resistance and low cost can be provided. As a material of the metal wiring 4, W, Mo, Ag, or the like may be adopted.
Other materials for barrier metal include W 2 N, Ta 2 N or Mo 2 N or the like may be adopted. That is, it is desirable to use a low-order nitride of a refractory metal that is not formed into a columnar or granular crystal structure but is formed as an amorphous or microcrystal close to an amorphous state.
The barrier metal is formed not only by a sputtering method or a reactive sputtering method but also by a CVD method or a plasma CVD method. In this case, the raw material gas employed is WF. 6 , WCl 6 , TaBr Five , MoF 6 , MoCl Five A metal halide such as fluoride, chloride or bromide, which has a relatively high vapor pressure and is easily vaporized, or an organic metal compound is employed. Nitride gas used as a mixture is N 2 , NH Three Or N 2 H 2 Etc. are exemplified.
[0033]
The metal wiring 4 can be formed by sputtering, CVD, electrolytic plating, or the like. In any method, the excess wiring material formed also on the interlayer insulating film 2 is removed by a CMP (Chemical Mechanical Polishing) method, and the surface is formed flat.
[0034]
Now, the silicon nitride-based insulating film 5 is composed of two layers, which are made of Si. Three N Four The lower silicon nitride insulating film 5a is richer in Si than the stoichiometric composition, and the upper silicon nitride insulating film 5b is richer in N than the lower silicon nitride insulating film 5a. The upper silicon nitride insulating film 5b may have a graded composition that gradually becomes N rich toward the surface. The silicon nitride insulating film 5 is manufactured by the method of the present invention.
[0035]
The film thickness of the lower silicon nitride insulating film 5a is desirably 10 nm or more. If the film thickness is less than 10 nm, the metal wiring 4 may be nitrided when the upper silicon nitride insulating film 5b is formed, and the adhesion between them may be reduced. The total thickness of the silicon nitride insulating film 5 is preferably 30 nm or more and 150 nm or less, and more preferably 50 nm or more and 100 nm or less. If it is less than 30 nm, the effect of preventing the diffusion of metal in the metal wiring 4 is poor. In particular, Cu is easily diffused, and when it is used for the metal wiring 4, it is necessary to reliably suppress the diffusion. On the other hand, if it exceeds 150 nm, the capacitance between the wirings is increased and the device characteristics are deteriorated.
[0036]
As a method for forming the silicon nitride insulating film 5, a vapor phase growth method such as a plasma CVD method or a sputtering method, which can be formed at a low temperature, is employed. In addition to the method using silicon nitride as a target, the sputtering method uses silicon as a target and Ar is replaced with N. 2 And NH Three A reactive sputtering method to which is added is employed. At this time, N 2 And NH Three The composition of the silicon nitride insulating film 5 can be controlled by controlling the amount of addition.
[0037]
The silicon nitride insulating film 5 can also be formed by a plasma CVD method. 1 × 10 as plasma generation source Ten / Cm Three It is particularly preferable to use a plasma CVD apparatus having a high-density plasma generation source that can obtain an electron density of a degree or more. High density plasma CVD equipment is 1 × 10 -3 Plasma generation at a high vacuum level of about Torr is possible, and the ultimate vacuum level of the turbo molecular pump (1 × 10 -6 Consistency with Torr). Examples of these high-density plasma CVD apparatuses include an ECR (Electron Cyclotron Resonance) plasma CVD apparatus, an ICP (Inductively Coupled Plasma) CVD apparatus, and a helicon wave plasma CVD apparatus. Furthermore, it is desirable to use a plasma CVD apparatus that can independently control a power source for generating plasma and a power source for applying a substrate bias. Thereby, reverse sputtering can be performed in the same film formation chamber.
[0038]
A normal parallel plate type plasma CVD apparatus can also be used as the plasma CVD apparatus. Parallel plate type plasma CVD equipment is 1 × 10 -2 Since the plasma is generated at a vacuum level of about Torr, the film forming chamber is purged with an inert gas having a small residual oxygen such as high purity nitrogen and then evacuated to obtain an oxygen concentration of 100 ppb or less, and then the silicon nitride insulating film is formed. It is desirable to form a film.
[0039]
Prior to forming the lower silicon nitride insulating film 5a, it is desirable to remove an oxide film (not shown) formed on the surface of the metal wiring 4 by reverse sputtering. In the reverse sputtering, a rare gas such as He, Ar, Xe, Kr or Ne is used. H to these rare gases 2 Or SiH Four A reducing gas such as may be added.
The reverse sputtering may be performed in the same film formation chamber of the silicon nitride insulating film forming apparatus, or may be performed here by providing a pretreatment chamber dedicated to reverse sputtering. In this case, the pretreatment chamber and the film formation chamber are connected by a vacuum gate valve to prevent reoxidation during the transfer.
[0040]
The insulating film 6 is formed as necessary when the silicon nitride insulating film 5 is thin. The material of the insulating film 6 is silicon oxide or the above-described low dielectric constant insulating film. Silicon oxide has no problem in reliability, but has a problem in terms of dielectric constant. On the contrary, the low dielectric constant insulating film may reduce reliability.
Before forming the insulating film 6, the surface of the underlying upper silicon nitride insulating film 5b may be reverse-sputtered. The reverse sputtering at this time is performed in order to improve the adhesion of the insulating film 6.
[0041]
An interlayer insulating film and an upper metal wiring are further formed on the silicon nitride insulating film 5 or the insulating film 6 as necessary, and finally a passivation film is formed to complete the semiconductor device.
[0042]
【Example】
Hereinafter, the method for manufacturing an electronic device according to the present invention will be described in more detail with reference to FIGS. 2 to 3 by taking a method for manufacturing a highly integrated semiconductor device as an example. However, this embodiment is merely an example, and the present invention is not limited to this embodiment.
[0043]
[Example 1]
In this embodiment, Si is used as the lower silicon nitride insulating film 5a on the metal wiring. Three N Four This is an example in which silicon nitride richer than the stoichiometric composition is formed, and silicon nitride richer in N than the lower silicon nitride insulating film 5a is formed as the upper silicon nitride insulating film 5b.
[0044]
FIG. 2A: an interlayer insulating film 2 is formed on a semiconductor substrate 1 such as Si. 2 A state is shown in which a wiring trench 3 is formed in the interlayer insulating film 2 so as to face an impurity diffusion layer (not shown) of a predetermined element such as a MOS transistor formed in the semiconductor substrate 1.
[0045]
The interlayer insulating film 2 is SiH Four And O 2 Was formed by a CVD method using as a source gas.
In the step of forming the wiring trench 3, first, a photoresist is coated on the interlayer insulating film 2, and a resist mask (not shown) is formed by patterning the opening shape of the wiring trench. This substrate to be etched was carried into, for example, a magnetron RIE apparatus and patterned under the following etching conditions.
Etching conditions for wiring trench formation
C Four F 8 14 sccm
CO 250 sccm
Ar 100 sccm
O 2 2 sccm
Pressure 5.3 Pa
RF power 1.6 kW
Temperature 20 ℃
In addition to the contact plug connection hole, the wiring groove 3 may be a simple groove wiring formation or a via contact plug.
The shape of the wiring groove 3 is, for example, an opening diameter of 0.2 μm, a depth of 1.0 μm, and an aspect ratio of 5.
[0046]
FIG. 2B: The substrate to be processed shown in FIG. 2A is carried into an ECR plasma processing apparatus, and a barrier metal made of TaN is formed.
As source gas, TaBr Five And N 2 The mixed gas was introduced. TaBr Five Is solid at a normal temperature of mp = 265 ° C. and bp = 348.8 ° C., and is heated and vaporized and introduced into the plasma generation chamber.
TaBr Five 2-10 sccm
N 2 5-20 sccm
H 2 100-300 sccm
Ar 100-200 sccm
Pressure 1-10 mTorr
μ wave power 1-3 kW
Temperature 200-400 ° C
Before forming the barrier metal, the surface of the substrate to be processed may be reverse-sputtered.
[0047]
Thereafter, Cu is formed by an electrolytic plating method or the like to form the metal wiring 4. The metal wiring 4 is also formed on the interlayer insulating film 2. The metal wiring 4 on the interlayer insulating film 2 is not necessary.
[0048]
FIG. 2C: Therefore, the metal wiring 4 on the interlayer insulating film 2 is removed and flattened by a known CMP (Chemical Mechanical Polishing) method or a whole surface etchback method, and is embedded in the wiring trench 3.
[0049]
The substrate to be processed shown in FIG. 2C is carried into an ECR plasma CVD apparatus and subjected to reverse sputtering. This ECR plasma CVD apparatus has a vacuum degree of 1 × 10 using a turbo molecular pump. -6 Torr or less can be achieved. A vacuum is drawn to this degree of vacuum, and the post-treatment gas is introduced and the substrate to be treated is heated.
H 2 200-500 sccm
Ar 100-300 sccm
Pressure 1-10 mTorr
μ wave power 1-3 kW
Bias power 500 W
Temperature 200-400 ° C
Although reverse sputtering using only Ar is possible, in this case, since there is no reduction action, the effect of removing the natural oxide film by chemical reaction or reducing the residual oxygen concentration cannot be expected, and the processing time becomes longer. H 2 With a simple gas, it is difficult to stably generate and sustain plasma.
[0050]
This reverse sputtering process is performed in order to remove the natural oxide film on the surface of the metal wiring 4 and to reduce the residual oxygen concentration in the chamber when forming the lower layer silicon nitride insulating film in a later step. This also improves the adhesion of the lower silicon nitride insulating film. This reverse sputtering treatment is not necessarily performed when plasma CVD at a high vacuum of 1 to 10 mTorr is possible as in an ECR plasma CVD apparatus. However, when a parallel plate type plasma CVD apparatus is used, it is desirable to apply.
[0051]
FIG. 3D: Thereafter, a lower silicon nitride insulating film 5a is formed to 10 nm on the cleaned metal wiring 4.
SiH Four 25-50 sccm
N 2 25-50 sccm
Pressure 1-10 mTorr
μ wave power 1-3 kW
Temperature 200-400 ° C
This film forming condition is SiH Four And N 2 The flow ratio of is 1 and Si Three N Four Thus, a silicon nitride insulating film having a larger Si amount than the stoichiometric composition is formed. The film formation rate is about 100 nm / min, and the film thickness control is relatively easy.
[0052]
FIG. 3E: Subsequently, the upper silicon nitride insulating film 5b is continuously formed.
SiH Four 25-50 sccm
N 2 50-150 sccm
Pressure 1-10 mTorr
μ wave power 1-3 kW
Temperature 200-400 ° C
This film forming condition is SiH Four And N 2 The flow rate ratio is 2 or more and is N richer than the underlying lower silicon nitride insulating film 5a, that is, Si Three N Four A silicon nitride insulating film close to the stoichiometric composition is formed. The upper silicon nitride insulating film 5b has a thickness of 70 nm. Therefore, the total thickness of the silicon nitride insulating film 5 is 80 nm.
[0053]
N as nitriding gas 2 Instead of NH Three Can be used, but NH Three Has a strong nitriding effect, and may cause nitriding of the metal wiring 4. Therefore, when the lower silicon nitride insulating film 5a is thin, N is used as the nitriding agent gas. 2 It is desirable to use
[0054]
Thereafter, a reverse sputtering process is performed on the surface of the upper silicon nitride insulating film 5b in the same ECR plasma CVD apparatus. This reverse sputtering may be performed with Ar gas alone. Further, reverse sputtering is performed in order to improve the adhesion when an insulating film is further formed on the silicon nitride insulating film 5. In particular, it is desirable to perform reverse sputtering when forming an organic low dielectric constant film, SOG, or the like by a coating method.
This reverse sputtering process is not necessarily performed when plasma CVD at a high vacuum of 1 to 10 mTorr is possible as in the ECR plasma CVD apparatus. However, when a parallel plate type plasma CVD apparatus is used, it is desirable to apply.
[0055]
FIG. 3F: An insulating film 6 is further formed on the silicon nitride insulating film 5 as necessary. This insulating film 6 is necessary when the thickness of the silicon nitride insulating film 5 is small and the insulation withstand voltage as an interlayer insulating film is insufficient or the wiring capacity increases.
As the insulating film, the material of the interlayer insulating film 2 is SiO. 2 Alternatively, various low dielectric constant films are employed, and the film formation method may be in accordance with the film formation method of the interlayer insulating film 2 described above.
[0056]
In the subsequent steps, when an upper-layer metal wiring structure is formed, the process of FIGS. 2A to 3F may be repeated by returning to FIG. Finally, a final passivation film and a pad electrode are formed to complete the semiconductor device.
[0057]
[Example 2]
The upper silicon nitride insulating film 5b constituting the silicon nitride insulating film 5 may have a gradient composition that gradually becomes N rich toward the surface. In this embodiment, only the step of forming the silicon nitride insulating film 5 will be described with reference to FIGS.
[0058]
2A to 2C are the same as those in the first embodiment from the metal wiring formation process to the CMP process, and a duplicate description is omitted.
[0059]
FIG. 3D: Thereafter, a lower silicon nitride insulating film 5a is formed to 10 nm on the cleaned metal wiring 4.
SiH Four 30 sccm
N 2 30 sccm
Pressure 1-10 mTorr
μ wave power 1-3 kW
Temperature 200-400 ° C
This film forming condition is SiH Four And N 2 The flow ratio of is 1 and Si Three N Four Thus, a silicon nitride insulating film having a larger Si amount than the stoichiometric composition is formed. The film formation rate is also about 100 nm / min, and the film thickness control is relatively easy.
[0060]
FIG. 3E: Subsequently, the upper silicon nitride insulating film 5b is continuously formed.
SiH Four 30 sccm
N 2 30 → 100 sccm
Pressure 1-10 mTorr
μ wave power 1-3 kW
Temperature 200-400 ° C
This film forming condition is N 2 Gradually increase the flow rate and finally SiH Four And N 2 The flow rate ratio is set to 2 or more. As a result, the N concentration gradually increases toward the surface, and Si is formed on the outermost layer. Three N Four An upper silicon nitride insulating film 5b close to the stoichiometric composition is formed. The upper silicon nitride insulating film 5b has a thickness of 70 nm. Therefore, the total thickness of the silicon nitride insulating film 5 is 80 nm.
The gradient composition of the upper silicon nitride insulating film 5b may be inclined over the entire thickness of the upper silicon nitride insulating film 5b or may be only a part below the upper silicon nitride insulating film 5b.
[0061]
By making the upper silicon nitride insulating film 5b have a gradient composition, the entire silicon nitride insulating film 5 can eliminate abrupt composition fluctuation at the interface, and effects such as improved adhesion and reduced film stress can be obtained. .
The subsequent steps may be the same as in the first embodiment.
[0062]
Also in this embodiment, the reverse sputtering process before and after the formation of the silicon nitride insulating film 5 is not necessarily performed when plasma CVD in a high vacuum of 1 to 10 mTorr is possible as in the ECR plasma CVD apparatus. . However, when a parallel plate type plasma CVD apparatus is used, it is desirable to apply.
[0063]
Although the present invention has been described with two examples, the silicon nitride insulating film forming process may employ various plasma CVD methods, low pressure CVD methods, reactive sputtering methods, etc. in addition to the ECR plasma CVD method. it can. In any method, it is desirable to control the oxygen concentration in the vapor phase growth chamber before and during film formation to 100 ppb or less.
[0064]
The present invention is particularly preferably applied to an electronic device that employs easily oxidizable Cu or the like as a metal wiring, but may be applied to an electronic device using a metal wiring such as an Al alloy, a refractory metal, or Ag. Good results can be achieved.
[0065]
In addition, it is excellent in adaptability in an electronic device in which a low dielectric constant insulating film or an interlayer insulating film and a silicon nitride insulating film are combined, in which adhesion is a problem. Examples of the organic polymer material include polyaryl ether, polyimide, organic SOG, benzocyclobutene, polynaphthalene, polyparaxylylene, Teflon (trade name), Cytop (trade name), and the like. These are all low dielectric constant materials desirable as insulating films for highly integrated electronic devices.
[0066]
The electronic device and the manufacturing method thereof according to the present invention are suitably used for multilayer wiring of a highly integrated semiconductor device, etc., but it is desired to reduce wiring capacitance and wiring resistance. The present invention can be applied to a manufacturing method of various electronic devices such as a resistance effect type head, a thin film inductor, a thin film coil, and a micromachine.
[0067]
【The invention's effect】
As is apparent from the above description, according to the method for manufacturing an electronic device of the present invention, undesired oxidation of metal wiring is prevented, and there are effects such as reduction of wiring resistance and improvement of adhesion.
[0068]
In addition, according to the electronic device of the present invention, the original low resistance performance of an easily oxidizable metal wiring such as Cu can be effectively realized, and the adhesion can be improved by combining with an organic low dielectric constant insulating film in which adhesion is a problem. Various electronic devices that are improved and highly reliable can be provided.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing a main part of a highly integrated semiconductor device which is an example of an electronic device of the present invention.
FIG. 2 is a schematic cross-sectional view showing a manufacturing process of a highly integrated semiconductor device which is an example of the electronic device of the invention.
FIG. 3 is a schematic cross-sectional view showing a manufacturing process of a highly integrated semiconductor device which is an example of the electronic device of the present invention, showing a process following FIG. 2;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate, 2 ... Interlayer insulating film, 3 ... Wiring groove, 4 ... Metal wiring, 5 ... Silicon nitride type insulating film, 5a ... Lower layer silicon nitride type insulating film, 5b ... Upper layer silicon nitride type insulating film, 6 ... Insulation film

Claims (16)

低誘電率絶縁膜に形成された配線溝に埋め込まれた金属配線上に窒化シリコン系絶縁膜を気相成長法により形成する工程を有する電子装置の製造方法であって、
前記金属配線上に接して、Siの化学量論組成よりSiリッチな下層窒化シリコン系絶縁膜を形成する工程と、
前記下層窒化シリコン系絶縁膜に接して、該下層窒化シリコン系絶縁膜の組成よりNリッチで化学論組成に近い上層窒化シリコン系絶縁膜を形成する工程を有する
電子装置の製造方法。
A method of manufacturing an electronic device comprising a step of forming a silicon nitride-based insulating film on a metal wiring buried in a wiring groove formed in a low dielectric constant insulating film by a vapor deposition method,
Forming a lower silicon nitride insulating film rich in Si than the stoichiometric composition of Si 3 N 4 in contact with the metal wiring;
The contact with the lower silicon nitride insulation film, method for manufacturing an electronic device having a step of forming an upper silicon nitride insulation film close to the stoichiometric composition with N-rich than the composition of the lower layer silicon nitride insulation film.
低誘電率絶縁膜に形成された配線溝に埋め込まれた金属配線上に窒化シリコン系絶縁膜を気相成長法により形成する工程を有する電子装置の製造方法であって、
前記金属配線上に接して、Siの化学量論組成よりSiリッチな下層窒化シリコン系絶縁膜を形成する工程と、
前記下層窒化シリコン系絶縁膜に接して、該下層窒化シリコン系絶縁膜の組成より、膜表面方向に向け漸次Nリッチとなり、最表層において化学論組成に近くなる上層窒化シリコン系絶縁膜を形成する工程を有する
電子装置の製造方法。
A method of manufacturing an electronic device comprising a step of forming a silicon nitride-based insulating film on a metal wiring buried in a wiring groove formed in a low dielectric constant insulating film by a vapor deposition method,
Forming a lower silicon nitride insulating film rich in Si than the stoichiometric composition of Si 3 N 4 in contact with the metal wiring;
In contact with the lower silicon nitride insulation film, formed from the composition of the lower layer silicon nitride insulation film, becomes gradually N-rich towards the membrane surface direction, the upper silicon nitride insulation film becomes closer to the stoichiometric composition in the outermost layer The manufacturing method of the electronic device which has a process to do.
前記低誘電率絶縁膜を、SiOF、キセロゲル(多孔質シリコン酸化膜)、有機SOG(Spin On Glass)、ポリアリールエーテル、ポリイミド、ポリパラキシリレン、ベンゾシクロブテン、ポリナフタレン、フッ素樹脂のいずれか一つとする請求項1または2記載の電子装置の製造方法。  The low dielectric constant insulating film is one of SiOF, xerogel (porous silicon oxide film), organic SOG (Spin On Glass), polyaryl ether, polyimide, polyparaxylylene, benzocyclobutene, polynaphthalene, and fluororesin. The method for manufacturing an electronic device according to claim 1 or 2, wherein the method is one. 前記金属配線が易酸化性金属より形成する請求項1または2記載の電子装置の製造方法。  The method for manufacturing an electronic device according to claim 1, wherein the metal wiring is formed from an easily oxidizable metal. 前記易酸化性金属をCu、Al−Cu合金、W、Mo、Agまたはこれらとバリアメタルとの積層構造として形成する請求項4記載の電子装置の製造方法。  The method of manufacturing an electronic device according to claim 4, wherein the oxidizable metal is formed as Cu, Al—Cu alloy, W, Mo, Ag, or a laminated structure of these and a barrier metal. 前記窒化シリコン系絶縁膜を気相成長法により形成する工程においては、気相成長チャンバ内の酸素濃度を、100ppb以下に制御しつつ形成する請求項1または2記載の電子装置の製造方法。  3. The method of manufacturing an electronic device according to claim 1, wherein in the step of forming the silicon nitride insulating film by a vapor deposition method, the silicon nitride insulating film is formed while controlling an oxygen concentration in the vapor deposition chamber to 100 ppb or less. 前記窒化シリコン系絶縁膜を気相成長法により形成する工程に先立ち、前記金属配線表面を、非酸化性減圧雰囲気中で逆スパッタリングする請求項1または2記載の電子装置の製造方法。  3. The method of manufacturing an electronic device according to claim 1, wherein the metal wiring surface is reverse-sputtered in a non-oxidizing reduced-pressure atmosphere prior to the step of forming the silicon nitride insulating film by a vapor phase growth method. 前記窒化シリコン系絶縁膜を気相成長法により形成する工程に引き続き、前記窒化シリコン系絶縁膜表面を逆スパッタリングし、
この後、前記窒化シリコン系絶縁膜上に接してさらに絶縁膜を形成する請求項1または2記載の電子装置の製造方法。
Subsequent to the step of forming the silicon nitride insulating film by vapor deposition, the silicon nitride insulating film surface is reverse-sputtered,
3. The method of manufacturing an electronic device according to claim 1, wherein an insulating film is further formed on and in contact with the silicon nitride insulating film.
低誘電率絶縁膜に形成された配線溝に埋め込まれた金属配線上に窒化シリコン系絶縁膜を有する電子装置であって、
前記金属配線上に接する、Siの化学量論組成よりSiリッチな下層窒化シリコン系絶縁膜と、
前記下層窒化シリコン系絶縁膜に接する、該下層窒化シリコン系絶縁膜の組成よりNリッチで化学論組成に近い上層窒化シリコン系絶縁膜を有する
電子装置。
An electronic device having a silicon nitride insulating film on a metal wiring buried in a wiring groove formed in a low dielectric constant insulating film,
A lower silicon nitride based insulating film that is in contact with the metal wiring and is richer in Si than the stoichiometric composition of Si 3 N 4 ;
The lower silicon nitride in contact with the insulating film, an electronic device having upper silicon nitride insulation film close to the stoichiometric composition with N-rich than the composition of the lower layer silicon nitride insulation film.
低誘電率絶縁膜に形成された配線溝に埋め込まれた金属配線上に窒化シリコン系絶縁膜を有する電子装置であって、
前記金属配線上に接する、Siの化学量論組成よりSiリッチな下層窒化シリコン系絶縁膜と、
前記下層窒化シリコン系絶縁膜に接する、該下層窒化シリコン系絶縁膜の組成より、膜表面方向に向け漸次Nリッチとなり、最表層において化学論組成に近くなる上層窒化シリコン系絶縁膜を有する
電子装置。
An electronic device having a silicon nitride insulating film on a metal wiring buried in a wiring groove formed in a low dielectric constant insulating film,
A lower silicon nitride based insulating film that is in contact with the metal wiring and is richer in Si than the stoichiometric composition of Si 3 N 4 ;
In contact with the lower silicon nitride insulation film, than the composition of the lower layer silicon nitride insulation film, becomes gradually N-rich towards the membrane surface direction, electrons having upper silicon nitride insulation film becomes closer to the stoichiometric composition in the outermost layer apparatus.
前記低誘電率絶縁膜が、SiOF、キセロゲル(多孔質シリコン酸化膜)、有機SOG(Spin On Glass)、ポリアリールエーテル、ポリイミド、ポリパラキシリレン、ベンゾシクロブテン、ポリナフタレン、フッ素樹脂のいずれか一つより成る請求項9または10記載の電子装置。  The low dielectric constant insulating film is any one of SiOF, xerogel (porous silicon oxide film), organic SOG (Spin On Glass), polyaryl ether, polyimide, polyparaxylylene, benzocyclobutene, polynaphthalene, and fluororesin. 11. The electronic device according to claim 9 or 10, comprising one. 前記金属配線が易酸化性金属より成る請求項9または10記載の電子装置。  The electronic device according to claim 9 or 10, wherein the metal wiring is made of an easily oxidizable metal. 前記易酸化性金属がCu、Al−Cu合金、W、Mo、Agまたはこれらとバリアメタルとの積層構造とされる請求項12記載の電子装置。  The electronic device according to claim 12, wherein the oxidizable metal is Cu, Al—Cu alloy, W, Mo, Ag, or a laminated structure of these and a barrier metal. 前記窒化シリコン系絶縁膜の厚さは、30nm以上150nm以下である請求項9または10記載の電子装置。  The electronic device according to claim 9 or 10, wherein the silicon nitride insulating film has a thickness of 30 nm to 150 nm. 前記窒化シリコン系絶縁膜の厚さは、50nm以上100nm以下である請求項9または10記載の電子装置。  The electronic device according to claim 9 or 10, wherein the silicon nitride insulating film has a thickness of 50 nm to 100 nm. 前記窒化シリコン系絶縁膜上に接して、さらに絶縁膜を有する請求項9または10記載の電子装置。  The electronic device according to claim 9, further comprising an insulating film in contact with the silicon nitride insulating film.
JP36114398A 1998-12-18 1998-12-18 Electronic device and manufacturing method thereof Expired - Fee Related JP4200568B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36114398A JP4200568B2 (en) 1998-12-18 1998-12-18 Electronic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36114398A JP4200568B2 (en) 1998-12-18 1998-12-18 Electronic device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2000183059A JP2000183059A (en) 2000-06-30
JP4200568B2 true JP4200568B2 (en) 2008-12-24

Family

ID=18472378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36114398A Expired - Fee Related JP4200568B2 (en) 1998-12-18 1998-12-18 Electronic device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4200568B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3215382B2 (en) 1998-02-17 2001-10-02 松下電器産業株式会社 Semiconductor device and manufacturing method thereof
JP2003017564A (en) 2001-07-04 2003-01-17 Fujitsu Ltd Semiconductor device and method of manufacturing the same
JP4489345B2 (en) * 2002-12-13 2010-06-23 株式会社ルネサステクノロジ Manufacturing method of semiconductor device
JP4279195B2 (en) 2004-05-18 2009-06-17 ソニー株式会社 Semiconductor device
JP4731984B2 (en) * 2005-05-10 2011-07-27 株式会社フジクラ Semiconductor device and manufacturing method thereof
JP5787251B2 (en) * 2011-02-28 2015-09-30 住友電工デバイス・イノベーション株式会社 Manufacturing method of semiconductor device
JP5795970B2 (en) * 2012-03-01 2015-10-14 Nttエレクトロニクス株式会社 Bonding pad electrode forming method
CN103579089B (en) * 2012-07-31 2016-09-28 中芯国际集成电路制造(上海)有限公司 Semiconductor structure and forming method thereof
CN103681596B (en) * 2012-09-26 2016-08-31 中芯国际集成电路制造(上海)有限公司 Semiconductor structure and preparation method thereof
WO2015068251A1 (en) * 2013-11-08 2015-05-14 ルネサスエレクトロニクス株式会社 Semiconductor device and method for producing same

Also Published As

Publication number Publication date
JP2000183059A (en) 2000-06-30

Similar Documents

Publication Publication Date Title
JP5267130B2 (en) Semiconductor device and manufacturing method thereof
KR101468241B1 (en) Interconnection structure and method for manufacturing damascene structure
US7439185B2 (en) Method for fabricating semiconductor device and semiconductor device
US6614096B2 (en) Method for manufacturing a semiconductor device and a semiconductor device
US8124532B2 (en) Semiconductor device comprising a copper alloy as a barrier layer in a copper metallization layer
US20230253247A1 (en) Interconnect structure with dielectric cap layer and etch stop layer stack
CN117882184A (en) Method of forming a metal liner for an interconnect structure
US7923819B2 (en) Interlayer insulating film, wiring structure and electronic device and methods of manufacturing the same
JP4200568B2 (en) Electronic device and manufacturing method thereof
WO1999057760A1 (en) Semiconductor device
CN105679651A (en) Method for forming interconnect structure
TW202226456A (en) Low resistivity tungsten film and method of manufacture
TW202201786A (en) Semiconductor device
JP2000091422A (en) Method for manufacturing multilayer wiring structure
US20070099010A1 (en) An etch stop layer for a metallization layer with enhanced adhesion, etch selectivity and hermeticity
KR100914982B1 (en) Metal wiring of semiconductor device and method of manufacturing the same
JP5025679B2 (en) Semiconductor device
JP2004214566A (en) Semiconductor device manufacturing method and semiconductor device
WO2005071752A1 (en) Gradient deposition of low-k cvd materials
JP2005203569A (en) Fabrication process of semiconductor device and semiconductor device
JP4092902B2 (en) Manufacturing method of semiconductor device
US7271103B2 (en) Surface treated low-k dielectric as diffusion barrier for copper metallization
JP2000183052A (en) Electronic device manufacturing method
JP2007157959A (en) Semiconductor device manufacturing method and semiconductor device
JP2006024668A (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080929

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees