JP4201738B2

JP4201738B2 - Battery charger

Info

Publication number: JP4201738B2
Application number: JP2004144475A
Authority: JP
Inventors: 元統藤井; 清司新関
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2004-05-14
Filing date: 2004-05-14
Publication date: 2008-12-24
Anticipated expiration: 2024-05-14
Also published as: JP2005328636A

Description

本発明は、単相又は多相の交流発電機を入力とし全波整流回路で整流して直流電圧によりバッテリーを充電するバッテリー充電装置に関するものである。 The present invention relates to a battery charging apparatus that uses a single-phase or multi-phase AC generator as input and rectifies it by a full-wave rectifier circuit to charge a battery with a DC voltage.

従来の全波整流回路を備えたバッテリー充電装置を図４に示す。このバッテリー充電装置は、三相の交流発電機１を入力とし、全波整流回路６０で整流して直流電圧によりバッテリーを充電する構成にしてあり、全波整流回路６０を、各相毎に２個のダイオードＤ１１，Ｄ１４，…を直列に接続し、さらに、負極側のダイオードＤ１４，Ｄ１５，Ｄ１６にそれぞれ並列にサイリスタＳ１，Ｓ２，Ｓ３を逆向きに接続して構成し、それぞれのサイリスタＳ１，Ｓ２，Ｓ３の制御端子を制御回路７０に接続し、バッテリー２の電圧が満充電の時に、いずれかのサイリスタＳ１，Ｓ２，Ｓ３がオンすることで、交流発電機１を短絡して、充電を停止するように構成してある（特許文献１参照）。
特開平１１−２２５４４６号公報 A conventional battery charger having a full-wave rectifier circuit is shown in FIG. This battery charging device has a configuration in which a three-phase AC generator 1 is input, rectified by a full-wave rectifier circuit 60 and charged with a DC voltage, and the full-wave rectifier circuit 60 is divided into two for each phase. Are connected in series, and thyristors S1, S2, and S3 are connected in parallel to the negative-side diodes D14, D15, and D16, respectively. The thyristors S1, When the control terminals of S2 and S3 are connected to the control circuit 70 and the voltage of the battery 2 is fully charged, any one of the thyristors S1, S2, and S3 is turned on to short-circuit the alternator 1 and charge the battery. It is comprised so that it may stop (refer patent document 1).
JP-A-11-225446

しかし、従来の全波整流回路はダイオード及びサイリスタで構成してあるため、ダイオード、サイリスタともに電圧降下が大きく、そのため、電力損失が大きくなるという課題がある。 However, since the conventional full-wave rectifier circuit is composed of a diode and a thyristor, both the diode and the thyristor have a large voltage drop, which causes a problem that power loss increases.

本発明は、上記問題に鑑みてなされたものであり、電圧降下を低減させることにより、電力損失を低減する新規のバッテリー充電装置を提供する。 The present invention has been made in view of the above problems, and provides a novel battery charger that reduces power loss by reducing voltage drop.

上記課題を解決するために、本発明に係るバッテリー充電装置は、単相又は多相の交流発電機を入力とし全波整流回路で整流して直流電圧によりバッテリーを充電するバッテリー充電装置において、前記全波整流回路は、各相毎にそれぞれ２個のＦＥＴを直列に接続して構成してあり、それぞれのＦＥＴの制御端子を制御回路に接続し、前記バッテリーの電圧が満充電の時に、前記制御回路より制御信号を前記ＦＥＴのうちいずれか一つに出力して、このＦＥＴをオンさせることで、前記交流発電機を短絡して、充電を停止するように構成してあることを特徴とする。 In order to solve the above problems, a battery charging device according to the present invention is a battery charging device that charges a battery with a DC voltage by rectifying with a full-wave rectifier circuit using a single-phase or multi-phase AC generator as an input. The full-wave rectifier circuit is configured by connecting two FETs in series for each phase, connecting the control terminal of each FET to the control circuit, and when the voltage of the battery is fully charged, A control signal is output to any one of the FETs from a control circuit, and the FET is turned on to short-circuit the AC generator and stop charging. To do.

前記制御回路は、前記全波整流回路の正極側のＦＥＴと負極側のＦＥＴの接続部の電圧を検出し、この検出電圧とバッテリー電圧とを比較して、検出電圧が高い場合には正極側のＦＥＴをオンさせ、バッテリー電圧が高い場合には正極側のＦＥＴをオフさせるようにしてあるとともに、前記検出電圧が負の場合には負極側のＦＥＴをオンさせ、前記検出電圧が正の場合には負極側のＦＥＴをオフさせるように構成してあることを特徴とする。 The control circuit detects the voltage at the connection between the positive-side FET and the negative-side FET of the full-wave rectifier circuit, and compares this detection voltage with the battery voltage. When the battery voltage is high, the positive-side FET is turned off, and when the detection voltage is negative, the negative-side FET is turned on and the detection voltage is positive. Is configured to turn off the FET on the negative electrode side.

本発明によれば、全波整流回路の整流素子のＦＥＴで構成したことにより、サイリスタ及びダイオードのオン電圧に比べて、ＦＥＴがオンしたことによる電圧降下が小さいため、電力損失を大幅に低減することができる効果がある。 According to the present invention, the power loss is greatly reduced because the voltage drop due to the FET being turned on is smaller than the on voltage of the thyristor and the diode due to the FET constituted of the rectifying element of the full-wave rectifier circuit. There is an effect that can.

発明を実施するための最良の形態の回路図を図１に示す。図１図示のバッテリー充電装置は、三相の交流発電機１を入力とし、全波整流回路１０で整流して直流電圧によりバッテリー２を充電するものである。全波整流回路１０は、各相にそれぞれ２個のＦＥＴ１１，１４，１２，１５，１３，１６を直列に接続して構成してある。このバッテリー充電装置は制御回路２０を備え、この制御回路２０は、それぞれのＦＥＴ１１，１２，１３，１４，１５，１６の制御端子に接続し、バッテリー２の電圧が満充電の時に、制御回路２０より制御信号をＦＥＴ１１，１２，１３，１４，１５，１６のうちいずれか一つに出力して、このＦＥＴ１１，１２，１３，１４，１５，１６をオンさせることで、交流発電機１を短絡して、充電を停止するように構成してある。制御回路２０の具体的構成例について以下で説明する。 A circuit diagram of the best mode for carrying out the invention is shown in FIG. The battery charging device shown in FIG. 1 has a three-phase AC generator 1 as an input, rectifies it by a full-wave rectifier circuit 10 and charges the battery 2 with a DC voltage. The full-wave rectifier circuit 10 is configured by connecting two FETs 11, 14, 12, 15, 13, and 16 in series for each phase. This battery charging device includes a control circuit 20, which is connected to the control terminals of the respective FETs 11, 12, 13, 14, 15, 16 and when the voltage of the battery 2 is fully charged, the control circuit 20 By outputting a control signal to any one of the FETs 11, 12, 13, 14, 15, 16 and turning on the FETs 11, 12, 13, 14, 15, 16, the AC generator 1 is short-circuited. Thus, the charging is stopped. A specific configuration example of the control circuit 20 will be described below.

この実施形態の制御回路２０は、バッテリー２の電圧を検出し、満充電になった場合にハイ信号を出力するバッテリー電圧検出回路２１を備え、このバッテリー電圧検出回路２１はバッテリー２と並列に接続してある。また、制御回路２０は、各相毎に電圧検出回路２２，２３、同時オン防止回路２４及びラッチ回路２５を備えてある。なお、各相で独立して動作するため、本実施形態においては、一つの相にのみ説明する。 The control circuit 20 of this embodiment includes a battery voltage detection circuit 21 that detects the voltage of the battery 2 and outputs a high signal when the battery is fully charged. The battery voltage detection circuit 21 is connected in parallel with the battery 2. It is. The control circuit 20 includes voltage detection circuits 22 and 23, a simultaneous on prevention circuit 24, and a latch circuit 25 for each phase. Since each phase operates independently, only one phase will be described in this embodiment.

電圧検出回路２２は、正極側のＦＥＴ１１の電圧とバッテリー電圧とを検出して比較する回路である。この電圧検出回路２２の一方の入力端子はバッテリー電圧検出回路２１の正極側に接続し、バッテリー電圧（ＶＢ）を検出し、この電圧検出回路２２の他方の入力端子は全波整流回路１０を構成する直列に接続したＦＥＴ１１，１４の接続部に接続して、この接続部の電圧（ＶＡ）、言いかえれば正極側のＦＥＴ１１の電圧を検出し、接続部の電圧（ＶＡ）とバッテリー電圧（ＶＢ）とを比較し、接続部の電圧（ＶＡ）がバッテリー電圧（ＶＢ）より高い場合にはハイ信号を、逆に低い場合にはロウ信号を出力するように構成してある。 The voltage detection circuit 22 is a circuit that detects and compares the voltage of the FET 11 on the positive electrode side and the battery voltage. One input terminal of the voltage detection circuit 22 is connected to the positive side of the battery voltage detection circuit 21 to detect the battery voltage (VB), and the other input terminal of the voltage detection circuit 22 constitutes the full-wave rectification circuit 10. Connected to the connection part of the FETs 11 and 14 connected in series, the voltage (VA) of this connection part, in other words, the voltage of the FET 11 on the positive electrode side is detected, and the voltage (VA) of the connection part and the battery voltage (VB) are detected. ) And a high signal is output when the voltage (VA) at the connection is higher than the battery voltage (VB), and a low signal is output when the voltage is low.

電圧検出回路２３は、負極側のＦＥＴ１４の電圧とバッテリー電圧とを検出して比較する回路である。この電圧検出回路２３の一方の入力端子はＦＥＴ１１，１４の接続部に接続して、この接続部の電圧（ＶＡ）、言いかえれば負極側のＦＥＴ１４の電圧を検出し、この電圧検出回路２３の他方の入力端子はバッテリー電圧検出回路２１の負極側に接続し、接続部の電圧（ＶＡ）が負の場合にはハイ信号を、逆に正の場合にはロウ信号を出力するように構成してある。 The voltage detection circuit 23 is a circuit that detects and compares the voltage of the negative-side FET 14 and the battery voltage. One input terminal of the voltage detection circuit 23 is connected to the connection part of the FETs 11 and 14 to detect the voltage (VA) of this connection part, in other words, the voltage of the FET 14 on the negative electrode side. The other input terminal is connected to the negative side of the battery voltage detection circuit 21, and is configured to output a high signal when the voltage (VA) at the connection is negative and a low signal when it is positive. It is.

同時オン防止回路２４は、制御回路２０は正極側のＦＥＴ１１と負極側のＦＥＴ１４が同時オンすることを防止する回路である。この同時オン防止回路２４の入力端子は一方の電圧検出回路２２及びラッチ回路２５の出力端子に接続してあるとともに、この同時オン防止回路２４の出力端子は正極側のＦＥＴ１１の制御端子に接続してある。このような構成により、一方の電圧検出回路２２よりロウ信号を入力した場合には、正極側のＦＥＴ１１をオフさせ、逆にハイ信号を入力した場合には、ＦＥＴ１１をオンさせるが、一方の電圧検出回路２２及びラッチ回路２５からハイ信号を入力した場合には、正極側のＦＥＴ１１を強制的オフさせて、正極側のＦＥＴ１１と負極側のＦＥＴ１４とが同時オンすることを防止するようにしている。 The simultaneous ON prevention circuit 24 is a circuit in which the control circuit 20 prevents the FET 11 on the positive electrode side and the FET 14 on the negative electrode side from being simultaneously turned ON. The input terminal of the simultaneous on prevention circuit 24 is connected to the output terminal of one voltage detection circuit 22 and the latch circuit 25, and the output terminal of the simultaneous on prevention circuit 24 is connected to the control terminal of the FET 11 on the positive side. It is. With such a configuration, when a low signal is input from one voltage detection circuit 22, the FET 11 on the positive electrode side is turned off. Conversely, when a high signal is input, the FET 11 is turned on. When a high signal is input from the detection circuit 22 and the latch circuit 25, the positive-side FET 11 is forcibly turned off to prevent the positive-side FET 11 and the negative-side FET 14 from being turned on simultaneously. .

また、制御回路２０はラッチ回路２５を備えてある。このラッチ回路２５は負極側に設けた電圧検出回路２３の出力端子並びにバッテリー電圧検出回路２１の出力端子に接続し、バッテリー電圧検出回路２１からハイ信号が出力された時、負極側のＦＥＴ１４をすぐにオンさせず、他方の電圧検出回路２３からハイ信号が出力されるまで待ってＦＥＴ１４がオンするように構成してある。 In addition, the control circuit 20 includes a latch circuit 25. The latch circuit 25 is connected to the output terminal of the voltage detection circuit 23 provided on the negative electrode side and the output terminal of the battery voltage detection circuit 21. When a high signal is output from the battery voltage detection circuit 21, the FET 14 on the negative electrode side is immediately connected. The FET 14 is turned on after a high signal is output from the other voltage detection circuit 23 without being turned on.

本実施形態に係るバッテリー充電装置は、上記構成により、下記のような作用を有する。なお、図２に本実施形態に係る電圧波形図を示す。先ず、バッテリー２が満充電でない場合は、バッテリー電圧検出回路２１からはロウ信号を出力するため、他方の電圧検出回路２３からハイ信号を出力すると、ラッチ回路２５はオンする。詳細については以下で説明する。 The battery charging device according to the present embodiment has the following operation by the above configuration. FIG. 2 shows a voltage waveform diagram according to this embodiment. First, when the battery 2 is not fully charged, a low signal is output from the battery voltage detection circuit 21. Therefore, when a high signal is output from the other voltage detection circuit 23, the latch circuit 25 is turned on. Details will be described below.

一方の電圧検出回路２２が、接続部の検出電圧（ＶＡ）がバッテリー電圧（ＶＢ）より高いことを検出すると、一方の電圧検出回路２２はハイ信号を出力し、同時オン防止回路２４を介して、正極側のＦＥＴ１１はオンする。一方、この場合接続部の検出電圧（ＶＡ）は正であるため、他方の電圧検出回路２３はロウ信号を出力し、負極側のＦＥＴ１４はオフする。 When one of the voltage detection circuits 22 detects that the detection voltage (VA) at the connection is higher than the battery voltage (VB), the one voltage detection circuit 22 outputs a high signal via the simultaneous on prevention circuit 24. The FET 11 on the positive side is turned on. On the other hand, in this case, since the detection voltage (VA) at the connection portion is positive, the other voltage detection circuit 23 outputs a low signal, and the FET 14 on the negative side is turned off.

接続部の検出電圧（ＶＡ）がバッテリー電圧（ＶＢ）より低いことを検出すると、一方の電圧検出回路２２はロウ信号を出力し、同時オン防止回路２４を介して、正極側のＦＥＴ１１はオフする。一方、負極側のＦＥＴ１４は、接続部の検出電圧（ＶＡ）が正である場合は、オフの状態にある。接続部の検出電圧（ＶＡ）が負になると、正極側のＦＥＴ１１はオフの状態であるが、他方の電圧検出回路２３からハイ信号を出力し、負極側のＦＥＴ１４はオンする。 When it is detected that the detection voltage (VA) at the connection portion is lower than the battery voltage (VB), one voltage detection circuit 22 outputs a low signal, and the positive-side FET 11 is turned off via the simultaneous on prevention circuit 24. . On the other hand, the FET 14 on the negative electrode side is in an off state when the detection voltage (VA) at the connection portion is positive. When the detection voltage (VA) at the connecting portion becomes negative, the positive-side FET 11 is in an off state, but a high signal is output from the other voltage detection circuit 23, and the negative-side FET 14 is turned on.

続いて、バッテリー２が満充電になった場合について説明する。先ず、正極側のＦＥＴ１１がオンしているときに、バッテリー２が満充電になると、バッテリー電圧検出回路２１からハイ信号を出力するが、負極側のＦＥＴ１４がオフの状態にあるときは、ラッチ回路２５は他方の電圧検出回路２３の信号を優先するため、図２に示すように、負極側のＦＥＴ１４はオフしている。正極側のＦＥＴ１１がオフし、負極側のＦＥＴ１４がオンすると、ラッチ回路２５はバッテリー電圧検出回路２１の信号を優先するため、バッテリー電圧検出回路２１がハイ信号を出力している間は、負極側のＦＥＴ１４はオンし続ける。一方、正極側のＦＥＴ１１は、図２に示すように、接続部の検出電圧（ＶＡ）がバッテリー電圧（ＶＢ）より低くなるため、負極側のＦＥＴ１４がオンし続けている間はオフの状態が続く。この状態は各相で起こり、各相の正極側のＦＥＴ１１，１２，１３はオフの状態にあるのに対し、負極側のＦＥＴ１４，１５，１６はオンの状態になるため、交流発電機１を短絡して、充電を停止することができる。 Next, a case where the battery 2 is fully charged will be described. First, when the battery 2 is fully charged when the positive-side FET 11 is on, a high signal is output from the battery voltage detection circuit 21, but when the negative-side FET 14 is off, the latch circuit Since 25 gives priority to the signal of the other voltage detection circuit 23, as shown in FIG. 2, the negative-side FET 14 is off. When the FET 11 on the positive electrode side is turned off and the FET 14 on the negative electrode side is turned on, the latch circuit 25 gives priority to the signal of the battery voltage detection circuit 21, so that the negative voltage side is output while the battery voltage detection circuit 21 outputs a high signal. The FET 14 continues to be turned on. On the other hand, as shown in FIG. 2, the detection voltage (VA) at the connection portion is lower than the battery voltage (VB), and the FET 11 on the positive electrode side is in an off state while the FET 14 on the negative electrode side is kept on. Continue. This state occurs in each phase, and the positive-side FETs 11, 12, and 13 of each phase are in an off state, whereas the negative-side FETs 14, 15, and 16 are in an on state. Short-circuiting can stop charging.

続いて、負極側のＦＥＴ１４がオンしているときに、バッテリー２が満充電になると、ラッチ回路２５はバッテリー電圧検出回路２１の信号を優先するため、バッテリー電圧検出回路２１がハイ信号を出力している間は、負極側のＦＥＴ１４はオンし続ける。一方、正極側のＦＥＴ１１は、図２に示すように、接続部の検出電圧（ＶＡ）がバッテリー電圧（ＶＢ）より低くなるため、負極側のＦＥＴ１４がオンし続けている間はオフの状態が続く。この場合も前記の場合と同様に、各相の正極側のＦＥＴ１１，１２，１３はオフの状態にあるのに対し、負極側のＦＥＴ１４，１５，１６はオンの状態になるため、交流発電機１を短絡して、充電を停止することができる。 Subsequently, when the battery 2 is fully charged when the FET 14 on the negative electrode side is on, the latch circuit 25 gives priority to the signal of the battery voltage detection circuit 21, so that the battery voltage detection circuit 21 outputs a high signal. During this time, the FET 14 on the negative electrode side is kept on. On the other hand, as shown in FIG. 2, the detection voltage (VA) at the connection portion is lower than the battery voltage (VB), and the FET 11 on the positive electrode side is in an off state while the FET 14 on the negative electrode side is kept on. Continue. In this case, as in the case described above, the FETs 11, 12, 13 on the positive side of each phase are in an off state, whereas the FETs 14, 15, 16 on the negative side are in an on state. 1 can be short-circuited to stop charging.

バッテリー電圧が降下し、満充電の状態で無くなると、バッテリー電圧検出回路２１からはロウ信号を出力し、前記した満充電でない場合の作用をする。以上のことを繰り返し、バッテリー電圧（ＶＢ）を所要値に維持する。また、本発明に係るバッテリー充電装置は全波整流回路１０の整流素子をＦＥＴで構成したことにより、サイリスタのオン電圧に比べて、電圧降下が小さいため、電力損失を大幅に低減することができる。 When the battery voltage drops and disappears in the fully charged state, a low signal is output from the battery voltage detecting circuit 21 to operate in the case where the battery is not fully charged. The above is repeated and the battery voltage (VB) is maintained at a required value. In addition, the battery charging device according to the present invention can significantly reduce the power loss because the voltage drop is smaller than the thyristor on-voltage because the rectifying element of the full-wave rectifying circuit 10 is composed of FETs. .

実施例１の回路図を図３に示す。図３図示のバッテリー充電装置は、単相の交流発電機１を入力とし、全波整流回路１０で整流して直流電圧によりバッテリー２を充電するものである。全波整流回路１０は、各相にそれぞれ２個のＦＥＴ１１，１４，１２，１５を直列に接続して構成してある。このバッテリー充電装置は制御回路２０を備え、この制御回路２０は、それぞれのＦＥＴ１１，１２，１４，１５の制御端子に接続し、バッテリー２の電圧が満充電の時に、制御回路２０より制御信号をＦＥＴ１１，１２，１４，１５のうちいずれか一つに出力して、このＦＥＴ１１，１２，１４，１５をオンさせることで、交流発電機１を短絡して、充電を停止するように構成してある。制御回路２０の具体的構成例について以下で説明する。 A circuit diagram of the first embodiment is shown in FIG. The battery charging device shown in FIG. 3 has a single-phase AC generator 1 as an input, rectifies the full-wave rectifier circuit 10 and charges the battery 2 with a DC voltage. The full-wave rectifier circuit 10 is configured by connecting two FETs 11, 14, 12, and 15 in series for each phase. This battery charging device includes a control circuit 20, which is connected to the control terminals of the respective FETs 11, 12, 14 and 15, and receives a control signal from the control circuit 20 when the voltage of the battery 2 is fully charged. By outputting to any one of the FETs 11, 12, 14, and 15 and turning on the FETs 11, 12, 14, and 15, the AC generator 1 is short-circuited and charging is stopped. is there. A specific configuration example of the control circuit 20 will be described below.

この実施例の制御回路２０は、前記実施形態と同様にバッテリー電圧検出回路２１を備え、また、制御回路２０は、各相毎に電圧検出回路２２，２３、同時オン防止回路２４及びラッチ回路２５を備えてある。なお、バッテリー電圧検出回路２１、電圧検出回路２２，２３、同時オン防止回路２４及びラッチ回路２５は前記実施形態を同じ構成であり、単相の場合も三相の場合と同様に各相で動作が独立しており、作用もほぼ同様であるため、説明を省略する。 The control circuit 20 of this example includes a battery voltage detection circuit 21 as in the above embodiment, and the control circuit 20 includes voltage detection circuits 22 and 23, a simultaneous on prevention circuit 24, and a latch circuit 25 for each phase. Is provided. The battery voltage detection circuit 21, the voltage detection circuits 22, 23, the simultaneous on prevention circuit 24, and the latch circuit 25 have the same configuration as in the above embodiment, and operate in each phase in the case of a single phase as in the case of a three phase. Are independent and the operation is substantially the same, and thus the description thereof is omitted.

なお、本実施例では三相及び単相について説明したが、これに限定されない。また、制御回路２０の構成についても、バッテリーの電圧が満充電の時に、制御回路２０より制御信号を全波整流回路のＦＥＴのうちいずれか一つに出力して、このＦＥＴをオンさせることで、交流発電機１を短絡して、充電を停止するように構成してあれば、構成は限定しない。 In addition, although the three-phase and single phase were demonstrated in the present Example, it is not limited to this. Also, with respect to the configuration of the control circuit 20, when the battery voltage is fully charged, a control signal is output from the control circuit 20 to any one of the FETs of the full-wave rectifier circuit, and the FET is turned on. The configuration is not limited as long as the AC generator 1 is short-circuited to stop charging.

本発明によれば、全波整流回路の整流素子のＦＥＴで構成したことにより、サイリスタ及びダイオードのオン電圧に比べて、ＦＥＴがオンしたことによる電圧降下が小さいため、電力損失を大幅に低減することができる。 According to the present invention, the power loss is greatly reduced because the voltage drop due to the FET being turned on is smaller than the on voltage of the thyristor and the diode due to the FET constituted of the rectifying element of the full-wave rectifier circuit. be able to.

本発明に係るバッテリー充電装置における発明を実施するための最良の形態の回路図である。1 is a circuit diagram of a best mode for carrying out the invention in a battery charger according to the present invention. 図１図示実施形態に係る電圧波形図である。1 is a voltage waveform diagram according to the embodiment shown in FIG. 図１図示実施形態とは別の実施例を示す回路図である。1 is a circuit diagram showing an example different from the embodiment shown in FIG. 従来のバッテリー充電装置を示す回路図である。It is a circuit diagram which shows the conventional battery charging device.

Explanation of symbols

１交流発電機
２バッテリー
１０，６０全波整流回路
１１，１２，１３，１４，１５，１６ＦＥＴ
２０，７０制御回路
２１バッテリー電圧検出回路
２２，２３電圧検出回路
２４同時オン防止回路
２５ラッチ回路
Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４，Ｄ１５，Ｄ１６ダイオード
Ｓ１，Ｓ２，Ｓ３サイリスタ
Ｌ１出力チョーク 1 AC generator 2 Battery 10, 60 Full wave rectifier circuit 11, 12, 13, 14, 15, 16 FET
20, 70 Control circuit 21 Battery voltage detection circuit 22, 23 Voltage detection circuit 24 Simultaneous ON prevention circuit 25 Latch circuit D11, D12, D13, D14, D15, D16 Diode S1, S2, S3 Thyristor L1 Output choke

Claims

In a battery charging apparatus in which a single-phase or multi-phase AC generator is input and rectified by a full-wave rectifier circuit to charge the battery with a DC voltage, the full-wave rectifier circuit includes two FETs in series for each phase. The control terminal of each FET is connected to the control circuit, and this control circuit detects the voltage at the connection between the positive-side FET and the negative-side FET of the full-wave rectifier circuit. When the voltage detection circuit and one of the positive-side or negative-side FETs are on and the voltage of the battery is fully charged, the other positive-side or negative-side FET is turned off, and the positive or negative side When off one FET of a latch circuit for the other FET of the positive side or the negative side is controlled to continue oN, connected to the output terminal of the voltage detection circuit and the latch circuit, the positive electrode side FET So as not to the electrode side of the FET is turned on at the same time, it turns off the one of the FET of at least the positive electrode side or the negative side, and a simultaneous ON prevention circuit for turning on the other FET, the positive side or the negative side is any one of the FET is off, when the other FET is in the oN state, a short-circuit the AC generator, and has a configuration for controlling to stop the charge, the full-wave rectifier circuit The voltage at the connection between the FET on the positive electrode side and the FET on the negative electrode side is detected, and this detection voltage is compared with the battery voltage. If the detection voltage is high, the FET on the positive electrode side is turned on and the battery voltage is high. In this case, the FET on the positive electrode side is turned off. When the detection voltage is negative, the FET on the negative electrode side is turned on. When the detection voltage is positive, the FET on the negative electrode side is turned off. Battery charging device, characterized in that are configured to cause.