JP4208864B2 - チューナー用半導体装置及びダイバーシティ受信機 - Google Patents

Description

本発明は、ミキサ、電圧制御発振用回路及び位相固定ループ用回路を有するチューナー用半導体装置と、それを複数個用いて構成するダイバーシティ受信機に関するものである。

従来、ミキサ、電圧制御発振用回路（以下VCO回路という）及び位相固定ループ用回路（以下、PLL回路という）を有する チューナーに用いられる半導体装置（以下、ICという）のVCO回路及びPLL回路は常に電力を消費していた。

特許文献１は、構成の複雑化及び製造コストの上昇を抑え、ＶＨＦ帯域の放送を受信する時に放送周波数による受信感度差を少なくして放送受信性能を向上するようにしたＵＨＦ及びＶＨＦ共用チューナーに関する技術を開示している。特許文献２は、最良の受信状況であるアンテナからの受信信号を常時入力でき尚かつ低廉なダイバーシティ受信用チューナーに関する技術を開示している。

図１４に従来のIC及びチューナーの一例を示す。図１４に示されるように、既知のIC6は、発振信号入力端子T_VI14と、発振信号出力端子T_VO14と、電圧制御信号出力端子T1_PL14及びT2_PL14と、基準発振信号端子T1_OS14及びT2_OS14と、受信信号端子T_R14と、アンテナ同調回路ANT₁₄と、高周波増幅回路RFA₁₄と、中間周波増幅回路AMP₁₄と、中間周波信号端子T_IF14と、VCO回路VCO₁₄と、PLL回路PLL₁₄と、ミキサM₁₄から構成される。

また、図１４に示されるように、チューナー5は、IC6と、可変容量ダイオードVC₁₄を含むLC回路LC₁₄と、ロー・パス・フィルタLPF₁₄と、水晶発振子XTL₁₄から構成される。IC６の発振信号入力端子T_VI14と発振信号出力端子T_VO14はLC回路LC₁₄に接続され、電圧制御信号出力端子T1_PL14及びT2_PL14はロー・パス・フィルタLPF₁₄に接続され、基準発振信号端子T1_OS14及びT2_OS14は水晶発振子XTL₁₄に接続される。

IC6及びチューナー5は、次のように動作する。ラジオ放送やテレビ放送の電波は、チューナー5外部のアンテナにより受信され、受信信号が受信信号端子T_R14よりIC6に入力される。受信信号はIC6内部でアンテナ同調回路ANT₁₄により同調され、高周波増幅回路RFA₁₄で増幅される。ミキサM₁₄は、増幅された受信信号とVCO回路VCO₁₄により生成された局部発振信号OSC₁₄の周波数変換を行い、中間周波信号を生成する。中間周波信号は、中間周波増幅回路AMP₁₄により増幅された後、IC6の中間周波信号端子T_IF14から出力され、チューナー5外部の復調器に渡される。

VCO回路VCO₁₄は、発振信号入力端子T_VI14及び発振信号出力端子T_VO14を介して、LC回路LC₁₄と共に局部発振信号OSC₁₄を生成する。一方、水晶発振子XTL₁₄及びPLL回路PLL₁₄は、基準発振信号端子T1_OS14及びT2_OS14を介して基準発振信号を生成する。さらにPLL回路PLL₁₄は、基準発振信号と局部発振信号OSC₁₄との位相比較を行い、VCO回路VCO₁₄に対する電圧制御信号を生成し、これを電圧制御信号出力端子T1_PL14及びT2_PL14から出力する。出力された電圧制御信号は、ロー・パス・フィルタLPF₁₄により直流電圧に変換され、LC回路LC₁₄に設けられた可変容量ダイオードVC₁₄を駆動し、VCO回路VCO₁₄により生成される局部発振信号OSC₁₄の周波数を制御する。

図１５に、図１４に示されたVCO回路VCO₁₄の構成及びLC回路LC₁₄との接続を示す。VCO回路VCO₁₄は、発振信号入力端子T_VI14及び発振信号出力端子T_VO14に接続された第一差動段DIF1₁₅と、局部発振信号OSC₁₄を出力する第二差動段DIF2₁₅からなる。第一差動段DIF1₁₅は、キャパシタンスC1₁₅と、定電圧源V₁₅と、抵抗R1₁₅ 乃至R4₁₅と、差動接続されたトランジスタTR1₁₅及びTR2₁₅からなる差動入力回路DI1₁₅と、定電流回路I1₁₅からなる。第二差動段DIF2₁₅は、抵抗R5₁₅及びR6₁₅と、差動接続されたトランジスタTR3₁₅及びTR4₁₅からなる差動入力回路DI2₁₅と、定電流回路I2₁₅から構成される。発振信号入力端子T_VI14と発振信号出力端子T_VO14は、図１５に示されるようにIC外部のLC回路LC₁₄に接続されている。

VCO回路VCO₁₄は、次のように動作する。第一差動段DIF1₁₅は、LC回路LC₁₄と共に発振器を構成する。発振信号入力端子T_VI14から入力されたLC回路LC₁₄の帰還発振信号は、第一差動段DIF1₁₅により増幅され、発振信号出力端子T_VO14から出力される。

第二差動段DIF2₁₅はバッファ回路を構成する。第一差動段DIF1₁₅のトランジスタ及びTR2₁₅のベースに入力される帰還発振信号は、差動入力として第二差動段DIF2₁₅の差動入力回路DI2₁₅にも入力される。第二差動段DIF2₁₅は、入力された帰還発振信号を電流モードに変換し、局部発振信号OSC₁₄としてミキサM₁₄へ出力する。なお、局部発振信号OSC₁₄は差動信号としてVCO回路VCO₁₄からミキサM₁₄へ出力される。

ここで、第一差動段DIF1₁₅の定電流回路I1₁₅及び第二差動段DIF2₁₅の定電流回路I2₁₅は常に動作しており、第一差動段DIF1₁₅および第二差動段DIF2₁₅の電源線から接地へのパスで電流が流れ続ける。そのためVCO回路VCO₁₄は常に電力を消費する。

図１６に、図１４に示されたPLL回路PLL₁₄の構成を示す。図図に示されるように、PLL回路PLL₁₄は、局部発振信号分周回路DIV1₁₆と、基準発振回路XOS₁₆と、基準発振信号分周回路DIV2₁₆と、位相検波回路CMP₁₆と、チャージポンプ回路CP₁₆から構成される。それらの回路は、ミキサM₁₄などのICの他の回路と共通の電源線VDD₁₆から電力の供給を受ける。

PLL回路PLL₁₄は、次のように動作する。基準発振回路XOS₁₆は、基準発振信号端子T1_OS14及びT2_OS14を介して水晶発振子XTL₁₄からの発振信号を受け、基準発振信号を生成する。基準発振信号は基準発振信号分周回路DIV2₁₆により分周され、位相検波回路CMP₁₆に入力される。一方、VCO回路VCO₁₄で生成された局部発振信号OSC₁₄が、局部発振信号分周回路DIV1₁₆により分周され、位相検波回路CMP₁₆に入力される。位相検波回路CMP₁₆は、分周された二つの発振信号の位相比較を行い、位相検波信号を出力する。チャージポンプ回路CP₁₆は前記位相検波信号から位相差に応じた電圧制御信号を生成し、電圧制御信号出力端子T1_PL14及びT2_PL14へ出力する。

局部発振信号分周回路DIV1₁₆及び基準発振回路XOS₁₆並びに基準発振信号分周回路DIV2₁₆及び位相検波回路CMP₁₆並びにチャージポンプ回路CP₁₆の電源線VDD₁₆には、常時電力が供給されている。したがって、それらの回路は常に電力を消費している。

ところで、従来のダイバーシティ受信機として、IC6を二つ用いた構成が知られている。かかるダイバーシティ受信機では、同一の周波数をもつ局部発振信号を、それぞれのIC6のVCO回路及びPLL回路で生成していた。

図１７に、IC6を二つ用いて構成した従来のダイバーシティ受信機を示す。同図に示されるように、ダイバーシティ受信機300は、アンテナA1₁₇及びA2₁₇と、二つのチューナー5（51₁₇及び52₁₇）と、復調器DM1₁₇及びDM2₁₇と、二つの復調信号のうち一の復調信号を選択する比較器DCM₁₇から構成される。

また、図１７に示されるように、それぞれのチューナー5は、一つのIC6（61₁₇又は62₁₇）と、可変容量ダイオードVC₁₄を含む一つのLC回路LC₁₄と、一つのロー・パス・フィルタLPF₁₄と、一つの水晶発振子XTL₁₄を有する。

ダイバーシティ受信機300は、次のように動作する。アンテナA1₁₇及びA2₁₇は同一の放送を受信する。IC61₁₇はアンテナA1₁₇からの受信信号を周波数変換する。すなわち、アンテナA1₁₇により受信された受信信号は、受信信号端子T_R14よりIC61₁₇に入力される。受信信号は、アンテナ同調回路ANT₁₄により同調され、高周波増幅回路RFA₁₄で増幅された後、ミキサM₁₄に入力される。一方、IC61₁₇のVCO回路VCO₁₄及びPLL回路PLL₁₄と、チューナー51₁₇のLC回路LC₁₄が、局部発振信号OSC1₁₇ を生成する。ミキサM₁₄は、受信信号と局部発振信号OSC1₁₇を周波数変換し、中間周波信号を生成する。中間周波信号は中間周波増幅回路AMP₁₄によって増幅され、IC61₁₇の中間周波信号端子T_IF14から出力され、復調器DM1₁₇に入力される。復調器DM1₁₇により生成された復調信号は、比較器DCM₁₇に入力される。

IC62₁₇も同様にしてアンテナA2₁₇からの受信信号を周波数変換する。復調器DM2₁₇により生成された復調信号は、比較器DCM₁₇に入力される。

アンテナの位置や方向により受信状況が異なるため、アンテナA1₁₇の受信信号から復調器DM1₁₇により生成される復調信号と、アンテナA2₁₇の受信信号から復調器DM2₁₇により生成される復調信号は、その品質に差が生じることになる。比較器DCM₁₇は二つの復調信号それぞれの品質を比較し、受信状況の良い受信信号から得られた一の復調信号を選択し、ダイバーシティ受信機外部へ出力する。

ここで、同一周波数の局部発振信号OSC1₁₇とOSC2₁₇がそれぞれのIC6のVCO回路及びPLL回路で生成され、受信信号の周波数変換に使用されている。さらに、別のダイバーシティ受信機の構成として、IC6と、VCO回路及びPLL回路を有していないミキサ単体ICの、二種類のICを用いたものが知られている。

図１８に、２種類のICを用いて構成された他のダイバーシティ受信機を示す。図１８に示されるように、ダイバーシティ受信機400は、アンテナA1₁₈及びA2₁₈と、IC6を用いたチューナー51₁₈と、ミキサ単体IC5₁₈と、復調器DM1₁₈及びDM2₁₈と、二つの復調信号のうち一を選択する比較器DCM₁₈から構成される。

チューナー51₁₈は、一つのIC6（61₁₈）と、可変容量ダイオードVC₁₄を含む一つのLC回路LC₁₄と、一つのロー・パス・フィルタLPF₁₄と、一つの水晶発振子XTL₁₄から構成される。

また、図１８に示されるように、ミキサ単体IC5₁₈は、受信信号端子T_R18と、アンテナ同調回路ANT₁₈と、高周波増幅回路RFA₁₈と、中間周波増幅回路AMP₁₈と、中間周波信号端子T_IF18と、ミキサM₁₈から構成され、VCO回路やPLL回路は有していない。

ダイバーシティ受信機400は、次のように動作する。アンテナA1₁₈及びA2₁₈は同一の放送を受信する。IC61₁₈はアンテナA1₁₈からの受信信号を周波数変換する。アンテナA1₁₈により受信された受信信号は、受信信号端子T_R14よりIC61₁₈に入力される。受信信号は、アンテナ同調回路ANT₁₄により同調され、高周波増幅回路RFA₁₄で増幅された後、ミキサM₁₄に入力される。一方、IC61₁₈のVCO回路VCO₁₄及びLC回路LC₁₄が局部発振信号OSC₁₄ を生成する。ミキサM₁₄は、前記受信信号と局部発振信号OSC₁₄を周波数変換し、中間周波信号を生成する。中間周波信号は中間周波増幅回路AMP₁₄によって増幅され、IC61₁₈の中間周波信号端子T_IF14から出力され、復調器DM1₁₈に入力される。復調器DM1₁₈により生成された復調信号は、比較器DCM₁₈に入力される。

一方、ミキサ単体IC5₁₈はアンテナA2₁₈からの受信信号を周波数変換する。アンテナA2₁₈により受信された受信信号は、受信信号端子T_R18よりミキサ単体IC5₁₈に入力される。受信信号は、アンテナ同調回路ANT₁₈により同調され、高周波増幅回路RFA₁₈で増幅された後、ミキサM₁₈に入力される。ただしミキサ単体IC5₁₈はVCO回路及びPLL回路を有していないため、IC61₁₈により生成された局部発振信号OSC₁₄が、ミキサ単体IC5₁₈に供給され、ミキサM₁₈における周波数変換に使用される。周波数変換後の中間周波信号は、中間周波増幅回路AMP₁₈によって増幅され、IC5₁₈の中間周波信号端子T_IF18から出力され、復調器DM2₁₈に入力される。復調器DM2₁₈により生成された復調信号は、比較器DCM₁₈に入力される。

ダイバーシティ受信機300の比較器DCM₁₇と同様、ダイバーシティ受信機400の比較器DCM₁₈は二つの復調信号の品質を比較し、受信状況の良い受信信号から得られた一の復調信号を選択し、ダイバーシティ受信機外部へ出力する。
特開平１１-１２７０８６号 特開２００５-１３０２７９号

しかしながら、図１７に示した従来のIC6を二つ用いて構成されたダイバーシティ受信機では、本来一つの回路で生成すれば足りる局部発振信号を、それぞれのIC6のVCO回路及びPLL回路で生成しており、不要な電力を消費しているという問題があった。

また、図１８に示した２種類のICを用いて構成されたダイバーシティ受信機では、IC6とミキサ単体IC5₁₈の回路パターンやICサイズが異なるため、それぞれのICの動作特性に差異を生じ、動作特性の均質性が保たれないという問題があった。また、半導体プロセス技術の変更がある度に、IC6とミキサ単体IC5₁₈の設計をそれぞれ行わなければならず、開発コストの上昇を招くという問題があった。

そこで、本発明は、ICと、それを複数個用いて構成するダイバーシティ受信機において、不要な消費電力を削減し、同時に動作特性の均質性の向上を図り、さらに開発コストの低減を可能とする技術を提供することを目的とする。

（１）本発明にかかるICは、受信信号を局部発振信号と周波数変換するミキサと、局部発振信号をチューナー用半導体装置内部で生成する手段と、局部発振信号をチューナー用半導体装置外部から導入する手段と、局部発振信号をチューナー用半導体装置外部から導入する場合、ICの消費電力を低減する電力制御手段を備えるものである。

これにより、局部発振信号をIC外部から導入する場合、電力制御手段によりICの消費電力を低減することができ、不要な消費電力を削減できる。

（２）本発明にかかるICは、第一局部発振信号を生成するVCO回路と、VCO回路の発振を制御する電圧制御信号を生成するPLL回路と、VCO回路及び前記PLL回路の少なくとも一つの消費電力を制御する電力制御手段と、第二局部発振信号が入力される局部発振信号入力端子と、局部発振信号として第一局部発振信号又は第二局部発振信号を選択する局部発振信号選択手段と、受信信号を局部発振信号と周波数変換するミキサとを備えている。

これにより、外部発振信号が存在する場合、外部発振信号を第二局部発振信号としてICに入力し、局部発振信号選択手段がミキサで用いられる局部発振信号として第二局部発振信号を選択することにより、第一局部発振信号を生成する必要がなく、受信信号の周波数変換動作を行うことができる。また、かかる場合、電力制御手段がVCO回路及びPLL回路の少なくとも一つの電力を低減することができ、不要な消費電力を削減できる。

一方、外部発振信号が存在しない場合、VCO回路により第一局部発振信号を生成し、局部発振信号選択手段がミキサで用いられる局部発振信号として第一局部発振信号を選択することにより、受信信号の周波数変換動作を、IC単独で行うことができる。

（３）本発明にかかるICは、上記（２）の構成において、選択信号入力端子と、電力制御信号入力端子を有し、局部発振信号選択手段が、選択信号入力端子から入力される選択信号の状態により、局部発振信号として第一局部発振信号又は第二局部発振信号を選択する回路からなり、電力制御手段が、電力制御信号入力端子から入力される電力制御信号の状態によりVCO回路及びPLL回路の少なくとも一つの消費電力を制御する回路からなることを特徴とする。

これにより、局部発振信号選択手段による局部発振信号の選択と、電力制御手段によるVCO回路及びPLL回路の電力制御を、IC外部から、それぞれの端子（選択信号入力端子及び電力制御信号入力端子）を介して、独立に行うことができる。

（４）本発明にかかるICは、上記（２）の構成において、選択信号入力端子を有し、局部発振信号選択手段が、選択信号入力端子から入力される選択信号の状態により、局部発振信号として第一局部発振信号又は第二局部発振信号を選択する回路からなり、電力制御手段が、選択信号の状態によりVCO回路及びPLL回路の少なくとも一つの消費電力を制御する回路からなることを特徴とする。

これにより、局部発振信号選択手段による局部発振信号の選択と、電力制御手段によるVCO回路及びPLL回路の電力制御を、IC外部から、一の端子（選択信号入力端子）を介して同時に行うことができる。

（５）本発明にかかるICは、上記（２）乃至（４）の構成において、VCO回路が、差動接続された二つのトランジスタからなる差動入力回路と、定電流回路を有することを特徴とする。

したがって、外部発振信号が存在する場合、電力制御手段が、差動入力回路及び定電流回路の消費電力を制御し、VCO回路における不要な消費電力を削減できる。

（６）本発明にかかるICは、上記（５）の構成において、電力制御手段が、VCO回路の定電流回路の作動及び停止を制御する回路を含むことを特徴としている。

したがって、外部局部発振信号が存在する場合、電力制御手段が前記定電流回路の動作を停止することにより、VCO回路の不要な消費電力を削減できる。

（７）本発明にかかるICは、上記（２）乃至（４）の構成において、PLL回路が、第一局部発振信号を分周する第一分周回路と、基準発振信号を生成する基準発振回路と、基準発振信号を分周する第二分周回路と、第一分周回路と第二分周回路の出力信号の位相を比較する位相検波回路と、位相検波回路の出力信号からVCO回路の電圧制御信号を生成するチャージポンプ回路を有することを特徴とする。

したがって、外部発振信号が存在する場合、電力制御手段が、第一分周回路及び基準発振回路並びに第二分周回路及び位相検波回路並びにチャージポンプ回路の消費電力を制御し、PLL回路における不要な消費電力を削減できる。

（８）本発明にかかるICは、上記（７）の構成において、電力制御手段が、PLL回路の第一分周回路及び基準発振回路並びに第二分周回路及び位相検波回路並びにチャージポンプ回路に接続された電源線と、電源線に対する電力供給の作動及び停止を制御する回路を含むことを特徴としている。

したがって、外部局部発振信号が存在する場合、電力制御手段が前記電源線を介して第一分周回路及び前記基準発振回路並びに第二分周回路及び前記位相検波回路並びにチャージポンプ回路への電力供給を停止することにより、PLL回路における不要な消費電力を削減できる。

（９）本発明にかかるICは、上記（２）乃至（８）の構成において、第一局部発振信号を出力する局部発振出力端子を有することを特徴としている。

これにより、第一局部発振信号を生成するICは、局部発振出力端子から第一局部発振信号を外部発振信号として他のICへ供給できる。

（１０）本発明にかかるICは、選択信号を入力する選択信号端子と、発振信号を入力する発振信号端子と、選択信号が第一の状態にあるときは、発振信号により発振して局部発振信号を生成し、選択信号が第二の状態にあるときは、発振を停止し発振信号を局部発振信号としてバイパスする、VCO回路と、選択信号が第一の状態にあるときは、VCO回路の発振を制御する電圧制御信号の生成し、前記選択信号が第二の状態にあるときは電圧制御信号の生成を停止する、PLL回路と、選択信号の状態により、VCO回路及び前記PLL回路の少なくとも一つの消費電力を制御する電力制御手段と、受信信号を前記VCO回路の出力された局部発振信号と周波数変換するミキサを有することを特徴としている。

したがって、前記ICの一の端子（前記発振信号端子）だけで、選択信号がいずれの状態でも、ミキサで周波数変換に用いられる局部発振信号を得ることができる。また、局部発振信号の生成方法を前記IC外部より一つの信号（前記選択信号）で制御できる。さらに、選択信号が第二の状態にあるときは、電力制御手段がVCO回路乃至PLL回路の少なくとも一つの消費電力を制御し、それらの回路における不要な消費電力を削減できる。

（１１）本発明にかかるICは、上記（１０）の構成において、VCO回路が、差動接続された二つのトランジスタからなる差動入力回路と、定電流回路を有することを特徴としている。

したがって、選択信号が第二の状態にあるときは、電力制御手段が、定電流回路及び差動入力回路の消費電力を制御し、VCO回路における不要な消費電力を削減できる。

（１２）本発明にかかるICは、上記（１１）の構成において、電力制御手段が、VCO回路の定電流回路の作動及び停止を制御する回路を含むことを特徴としている。

したがって、選択信号が第二の状態にあるときは、電力制御手段が、定電流回路の動作を停止することによりVCO回路の不要な消費電力を削減できる。

（１３）本発明にかかるICは、上記（１０）の構成において、PLL回路が、第一局部発振信号を分周する第一分周回路と、準発振信号を生成する基準発振回路と、基準発振信号を分周する第二分周回路と、第一分周回路と第二分周回路の出力信号の位相を比較する位相検波回路と、位相検波回路の出力信号から電圧制御発振用回路の電圧制御信号を生成するチャージポンプ回路を有することを特徴としている。

したがって、選択信号が第二の状態にあるときは、電力制御手段が、第一分周回路及び基準発振回路並びに第二分周回路及び位相検波回路並びにチャージポンプ回路の消費電力を制御し、PLL回路における不要な消費電力を削減できる。

（１４）本発明にかかるICは、上記（１３）の構成において、電力制御手段が、PLL回路の第一分周回路及び基準発振回路並びに第二分周回路及び位相検波回路並びに前記チャージポンプ回路に接続された電源線と、電源線に対する電力供給の作動及び停止を制御する回路を含むことを特徴としている。

したがって、選択信号が第二の状態にあるときは、電力制御手段が電源線を介して第一前記分周回路及び基準発振回路並びに第二分周回路及び位相検波回路並びにチャージポンプ回路への電力供給を停止することにより、PLL回路における不要な消費電力を削減できる。

（１５）本発明にかかるダイバーシティ受信装置は、上記（１）のチューナー用半導体装置を有し、少なくとも一のチューナー用半導体装置１が局部発振信号をチューナー用半導体装置１内部で生成し、その他のチューナー用半導体装置２が局部発振信号をチューナー用半導体装置２外部から導入することを特徴としている。

したがって、局部発振信号をチューナー用半導体装置２外部から導入するチューナー用半導体装置２の消費電力を低減することができ、不要な消費電力を削減できる。また、同種のICを複数個用いてダイバーシティ受信装置を構成することができ、動作特性の均質性の向上を図ることができる。

（１６）本発明にかかるダイバーシティ受信装置は、第一局部発振信号を局部発振信号として選択する少なくとも一個の上記（２）乃至（９）のIC１と、第二局部発振信号を局部発振信号として選択する少なくとも一個のIC２を有し、IC２の局部発振信号入力端子は、IC１の局部発振信号で駆動されることを特徴としている。

したがって、IC２は、ミキサにおける周波数変換動作にIC１で生成された局部発振信号を用いることができる。また、電力制御手段によりIC２のVCO回路及びPLL回路の少なくとも一つにおける不要な消費電力を削減できる。さらに、同種のICを複数個用いてダイバーシティ受信装置を構成することができ、ダイバーシティ受信装置の動作特性の均質性の向上を図ることができる。

（１７）本発明にかかるダイバーシティ受信装置は、複数の上記（９）のICを有し、それぞれのICの局部発振信号入力端子は、他の前記ICの局部発振出力端子に接続されていることを特徴としている。

したがって、ダイバーシティ受信装置を構成する複数のIC間で、局部発振信号の生成及び供給の関係を自由に切り替えることができる。例えば、当初、局部発振信号選択手段が第一局部発振信号を選択している一のICがあるとする。そのIC のVCO回路又はPLL回路に不具合が生じた場合、そのICの局部発振信号選択手段を、第二局部発振信号を選択するように切り替えることができる。そのICは、局部発振信号選択手段が第一局部発振信号を選択している他のICから、局部発振信号の供給を受けることができ、ミキサにおける周波数変換動作を継続することができる。

（１８）本発明にかかるダイバーシティ受信装置は、第一の状態を選択する少なくとも一個の上記（１０）乃至（１４）のIC１と、第二の状態を選択する少なくとも一個の上記（１０）乃至（１４）のIC２を有し、IC２の発振信号端子は、IC１の局部発振信号で駆動されることを特徴としている。

したがって、IC２は、ミキサにおける周波数変換動作にIC１で生成された局部発振信号を用いることができる。また、電力制御手段によりIC２のVCO回路及びPLL回路の少なくとも一つにおける不要な消費電力を削減できる。さらに、同種のICを複数個用いてダイバーシティ受信装置を構成することができ、ダイバーシティ受信装置の動作特性の均質性の向上を図ることができる。

ここで、「電力制御手段」とは、対象回路の消費電力を制御する手段である。対象回路の動作を活動又は停止状態にすることにより消費電力を増大又は低減する手段や、対象回路の電力を供給又は遮断することにより消費電力を増大又は低減する手段だけを意味するのではなく、電源―接地間の電流パスを結合又は分離して消費電力を増大又は低減する手段や、対象回路の駆動電圧を昇圧又は降圧することにより消費電力を増大又は低減する手段など、他の手法によるものも含む。

「局部発振信号選択手段」とは、二つの発振信号から一の局部発振信号を選択する手段である。IC外部から入力される信号の状態により一の局部発振信号を選択する手段だけでなく、IC内部で実行されるソフトウェアにより一の局部発振信号を選択する手段など、他の手法によるものであってもよい。

「受信信号」とは、ラジオ放送やテレビ放送の電波をアンテナにより受信した信号のほか、携帯電話、無線LAN、その他の無線通信の電波をアンテナにより受信した信号も含む。

「IC」は、復調器をIC内部に実装していないICのほか、復調器をIC内部に実装したものであってもよい。

「定電流回路」とは、カレントミラー定電流回路やウィルソン定電流回路を用いた定電流回路のほか、その他の実装方法による回路であってもよい。

「回路」とは、バイポーラ・トランジスタを用いて実装した回路のほか、CMOSトランジスタを用いて実装した回路、その他の実装方法による回路であってもよい。

上述したように、本発明によるとミキサ、VCO回路及びPLL回路を有するICと、それを複数個用いて構成するダイバーシティ受信機において、開発コストを低廉に抑えながら、動作特性の均質性を向上させ、不要な消費電力を削減することができる。

以下、本発明の一実施形態を図１〜図９に基づいて説明する。図1に、本発明の一実施形態によるIC及びチューナーの構成を示す。このIC及びチューナーはVHF低帯域、VHF高帯域及びUHF帯域の放送を受信する。

図1に示されるように、本発明の一実施形態によるIC2は、UHF受信信号端子T_RU1 及びVHF受信信号端子T_RV1 と、UHFアンテナ同調回路ANT_U1及びVHFアンテナ同調回路ANT_V1と、UHF高周波増幅回路RFA_U1及びVHF高周波増幅回路RFA_V1と、中間周波フィルタ出力端子T_FO1及び中間周波フィルタ入力端子T_FI1と、中間周波増幅回路AMP₁と、中間周波信号端子T_IF1と、UHF帯域発振信号入力端子T1_VIU1及びT2_VIU1と、UHF帯域発振信号出力端子T1_VOU1及びT2_VOU1と、UHF帯域VCO回路VCO_U1と、VHF低帯域発振信号入力端子T1_VIVL1と、VHF低帯域VCO回路VCO_VL1と、VHF高帯域発振信号入力端子T1_VIVH1と、VHF高帯域VCO回路VCO_VH1と、電圧制御信号出力端子T1_PL1及びT2_PL1と、基準発振信号端子T1_OS1及びT2_OS1と、PLL回路PLL₁と、UHF帯域ミキサM_U1及びVHF帯域ミキサM_V1と、マスタ・スレーブ選択端子T_MS1を備えている。

また、図1に示されるように、チューナー1は、IC2と、バンド・パス・フィルタBPF₁と、可変容量ダイオードVC_U1を含むUHF帯域LC回路LC_U1、可変容量ダイオードVC_VL1を含むVHF低帯域LC回路LC_VL1及び可変容量ダイオードVC_VH1を含むVHF高帯域LC回路LC_VH1と、ロー・パス・フィルタLPF₁及び水晶発振子XTL₁からなる。図１に示されるように、IC2のUHF帯域発振信号入力端子T1_VIU1及びT2_VIU1並びにUHF帯域発振信号出力端子T1_VOU1及びT2_VOU1がUHF帯域LC回路LC_U1と接続され、VHF低帯域発振信号入力端子T1_VIVL1がVHF低帯域LC回路LC_VL1と接続され、VHF高帯域発振信号入力端子T1_VIVH1がVHF高帯域LC回路LC_VH1と接続される。また、電圧制御信号出力端子T1_PL1及びT2_PL1はロー・パス・フィルタLPF₁と接続され、基準発振信号端子T1_OS1及びT2_OS1は水晶発振子XTL₁と接続される。

前記構成のIC2及びチューナー1は、次のように動作する。UHF放送を受信する場合、UHF放送の電波は、チューナー1の外部のアンテナにより受信され、そのUHF受信信号がUHF受信信号端子T_RU1よりIC2に入力される。前記UHF受信信号は、IC2内部でUHFアンテナ同調回路ANT_U1により同調され、UHF 高周波増幅回路RFA_U1で増幅された後、UHF帯域ミキサM_U1に入力される。UHF帯域ミキサM_U1は、増幅されたUHF受信信号と、UHF帯域VCO回路VCO_U1 により生成されたUHF帯域局部発振信号OSC_U1の周波数変換を行い、UHF中間周波信号を生成する。前記UHF中間周波信号は、中間周波フィルタ出力端子T_FO1からIC2外へ出力され、バンド・パス・フィルタBPF₁によりろ過される。ろ過後のUHF中間周波信号は、中間周波フィルタ入力端子T_FI1から再びIC2に入力される。ろ過後のUHF中間周波信号は、中間周波増幅回路AMP₁により増幅された後、IC2の中間周波信号端子T_IF1からIC2外へ出力され、チューナー1外部の復調器に渡される。

UHF帯域VCO回路VCO_U1は、UHF帯域発振信号入力端子T1_VIU1及びT2_VIU1並びにUHF帯域発振信号出力端子T1_VOU1及びT2_VOU1を介して、UHF帯域LC回路LC_U1と共にUHF帯域局部発振信号OSC_U1を生成する。一方、水晶発振子XTL₁及びPLL回路PLL₁は、基準発振信号端子T1_OS1及びT2_OS1を介して基準発振信号を生成する。さらにPLL回路PLL₁は、前記基準発振信号とUHF帯域局部発振信号OSC_U1の位相比較を行い、UHF帯域VCO回路VCO_U1に対する電圧制御信号を生成し、電圧制御信号出力端子T1_PL1及びT2_PL1から出力する。出力された前記電圧制御信号はロー・パス・フィルタLPF₁により直流電圧に変換され、UHF帯域LC回路LC_U1に含まれる可変容量ダイオードVC_U1を駆動し、UHF帯域VCO回路VCO_U1により生成されるUHF帯域局部発振信号OSC_U1の周波数を制御する。

VHF放送を受信する場合、VHF放送の電波は、チューナー1外部のアンテナにより受信され、そのVHF受信信号がVHF受信信号端子T_RV1よりIC2に入力される。前記VHF受信信号は、IC2内部でVHFアンテナ同調回路ANT_V1により同調され、VHF 高周波増幅回路RFA_V1で増幅された後、VHF帯域ミキサM_V1に入力される。VHF放送の帯域が低帯域である場合、VHF帯域ミキサM_V1は、VHF低帯域VCO回路VCO_VL1 により生成されたVHF低帯域局部発振信号OSC_VL1と、増幅されたVHF受信信号の周波数変換を行い、VHF中間周波信号を生成する。また、VHF放送の帯域が高帯域である場合、VHF帯域ミキサM_V1は、VHF高帯域VCO回路VCO_VH1により生成されたVHF高帯域局部発振信号OSC_VH1と、増幅されたVHF受信信号の周波数変換を行い、VHF中間周波信号を生成する。前記VHF中間周波信号は、中間周波フィルタ出力端子T_FO1からIC2外へ出力され、バンド・パス・フィルタBPF₁によりろ過される。ろ過後のVHF中間周波信号は、中間周波フィルタ入力端子T_FI1から再びIC2に入力される。ろ過後のVHF中間周波信号は、中間周波増幅回路AMP₁により増幅された後、IC2の中間周波信号端子T_IF1からIC2外へ出力され、チューナー1外部の復調器に渡される。

VHF低帯域VCO回路VCO_VL1は、VHF放送の帯域が低帯域である場合、VHF低帯域発振信号入力端子T1_VIVL1を介して、VHF低帯域LC回路LC_VL1と共にVHF低帯域局部発振信号OSC_VL1を生成する。一方、水晶発振子XTL₁及びPLL回路PLL₁は、基準発振信号端子T1_OS1及びT2_OS1を介して基準発振信号を生成する。さらにPLL回路PLL₁は、前記基準発振信号とVHF低帯域局部発振信号OSC_VL1の位相比較を行い、VHF低帯域VCO回路VCO_VL1に対する電圧制御信号を生成し、電圧制御信号出力端子T1_PL1及びT2_PL1から出力する。出力された前記電圧制御信号はロー・パス・フィルタLPF₁により直流電圧に変換され、VHF低帯域LC回路LC_VL1に設けられた可変容量ダイオードVC_VL1を駆動し、VHF低帯域VCO回路VCO_VL1により生成されるVHF低帯域局部発振信号OSC_VL1の周波数を制御する。

VHF高帯域VCO回路VCO_VH1は、VHF放送の帯域が高帯域である場合、VHF高帯域LC回路LC_VH1とともに、前記VHF高帯域局部発振信号OSC_VH1を生成する。PLL回路PLL₁等の動作はVHF低帯域の場合と同様である。

マスタ・スレーブ選択端子T_MS1から入力されるマスタ・スレーブ選択信号S_MS1は、UHF帯域VCO回路VCO_U1及びVHF低帯域VCO回路VCO_VL1並びにVHF高帯域VCO回路VCO_VH1及びPLL回路PLL₁に接続されている。

前記マスタ・スレーブ選択端子T_MS1が接地されている場合、スレーブ・モードが選択される。スレーブ・モードでは、UHF帯域VCO回路VCO_U1及びVHF低帯域VCO回路VCO_VL1、並びにVHF高帯域VCO回路VCO_VH1及びPLL回路PLL₁はその動作を停止する。さらに、それらの回路の消費電力は後述の方法により低減される。なお、スレーブ・モードに設定されたICでは、IC外部から発振信号が入力され、それを局部発振信号として周波数変換が行われる。

マスタ・スレーブ選択端子T_MS1がオープンの場合、マスタ・モードが選択される。マスタ・モードでは、UHF帯域VCO回路VCO_U1及びVHF低帯域VCO回路VCO_VL1並びにVHF高帯域VCO回路VCO_VH1及びPLL回路PLL₁がその動作を行う。なお、マスタ・モードに設定されたICでは、IC内部で生成された局部発振信号により周波数変換が行われる。

図２に、図１に示されたUHF帯域VCO回路VCO_U1の構成及びマスタ・モードに設定された場合のUHF帯域LC回路LC_U1との接続を示す。

図２に示されるように、UHF帯域VCO回路VCO_U1 は、UHF帯域発振信号入力端子T1_VIU1及びT2_VIU1並びにUHF帯域発振信号出力端子T1_VOU1及びT2_VOU1に接続された第一差動段DIF1_U2と、局部発振信号OSC_U1を出力する第二差動段DIF2_U2からなる。第一差動段DIF1_U2は、一の電圧源V_U2と、抵抗R1_U2乃至R4_U2と、差動接続されたトランジスタTR1_U2及びTR2_U2からなる差動入力回路DI1_U1と、スイッチSW_U2付き定電流回路I1_U2からなる。第二差動段DIF2_U2は、抵抗R3_U2乃至R6_U2と、差動接続されたトランジスタTR3_U2よびTR4_U2からなる差動入力回路DI2_U1と、定電流回路I2_U2からなる。UHF帯域発振信号入力端子T1_VIU1及びT2_VIU1並びにUHF帯域発振信号出力端子T1_VOU1及びT2_VOU1は図２に示されるようにIC外部のUHF帯域LC回路LC_U1と接続されている。

前記構成のUHF帯域VCO回路VCO_U1は、次のように動作する。第一差動段DIF1_U2は、UHF帯域LC回路LC_U1と共に発振器を構成する。UHF帯域発振信号入力端子T1_VIU1及びT2_VIU1から入力されたUHF帯域LC回路LC_U1の帰還発振信号は、第一差動段DIF1_U2により増幅され、UHF帯域発振信号出力端子T1_VOU1及びT2_VOU1から出力される。四つの端子を用いるのは、周波数が高いUHF帯域の局部発振信号に対して、安定した可変レンジを持たせるためである。

定電流回路I1_U2のスイッチSW_U2は、前記マスタ・スレーブ選択信号S_MS1により制御される。前記マスタ・スレーブ選択信号S_MSがマスタ・モードを示す場合、スイッチSW_U2は、定電流回路I1_U2を動作させる。定電流回路I1_U2は差動入力回路DI1_U2と共に帰還増幅回路を構成し、UHF帯域VCO回路VCO_U1は通常の発振動作を行う。

第二差動段DIF2_U2はバッファ回路を構成する。第一差動段DIF1_U2のトランジスタTR1_U2及びTR2_U2のベースに入力される帰還発振信号は、差動入力として第二差動段DIF2_U2の差動入力回路DI2_U2にも入力される。第二差動段DIF2_U2は、入力された帰還発振信号を電流モードに変換し、UHF帯域局部発振信号OSC_U1としてUHF帯域ミキサM_U1へ出力する。なお、かかる構成の場合、UHF帯域局部発振信号OSC_U1は差動信号としてUHF帯域VCO回路VCO_U1からUHF帯域ミキサM_U1へ出力される。

図３に、図１に示されたUHF帯域VCO回路VCO_U1の状態及びスレーブ・モードに設定された場合のUHF帯域LC回路LC_U1との接続を示す。

スレーブ・モードの場合、発振信号入力端子T1_VIU1はキャパシタスC1_U3を介して外部発振信号により駆動され、発振信号入力端子T2_VIU1はキャパシタスC2_U3を介して接地される。さらに発振信号出力端子T1_VOU1及びT2_VOU1はオープンであり、第一差動段DIF1_U2は帰還増幅動作を行わない。第一差動段DIF1_U2が帰還増幅動作を行わないため、外部の発振信号は、第一差動段DIF1_U2をバイパスして、第二差動段DIF2_U2へ入力される。第二差動段DIF2_U2は、入力された外部発振信号を、局部発振信号OSC_U1として電流モードに変換し、UHF帯域ミキサM_U1へ出力する。

前記マスタ・スレーブ選択信号S_MSがスレーブ・モードを示す場合、スイッチSW_U2は、定電流回路I1_U2の動作を停止する。その場合、UHF帯域VCO回路VCO_U1の発振が停止されていることに加えて、差動入力回路DI1_U2のトランジスタTR1_U2及びTR2_U2に電流が流れないため、第一差動段DIF1_U2における不要な消費電力が削減される。

図４に、図２に示されたスイッチSW_U2付き定電流回路I1_U2の構成を示す。図４に示されるように、スイッチSW_U2付き定電流回路I1_U2は、抵抗R1₄乃至R8₄と、マスタ・スレーブ選択端子T_MS1のマスタ・スレーブ選択信号S_MS1を受けるトランジスタTR1₄と、第一の電流源となるトランジスタTR2₄及びTR3₄と、第二の電流源となるトランジスタTR4₄及びTR5₄と、差動入力回路DI1_U2に接続されたカレントミラー定電流回路を構成するトランジスタTR6₄ 及びTR7₄から構成される。

前記構成のスイッチSW_U2付き定電流回路I1_U2は、次のように動作する。マスタ・スレーブ選択端子T_MS1がオープンの場合、前記第一の電流源のトランジスタTR2₄のコレクタ電流は、第一のトランジスタTR1₄のベース端子へ流れ込む。そのためトランジスタTR1₄のコレクタ電流が流れ、前記第二の電流源のトランジスタTR4₄は入力電流を得る。前記第二の電流源は前記入力電流の増幅動作を行い、カレントミラー定電流回路のトランジスタTR6₄のコレクタ端子に電流が供給される。その結果、カレントミラー定電流回路は入力電流を得ることができ、その動作を行う。

マスタ・スレーブ選択端子T_MS1が接地されている場合、第一の電流源のトランジスタTR2₄のコレクタ電流は、接地されたマスタ・スレーブ選択端子T_MS1へ流れ込む。そのため、第一のトランジスタTR1₄のベース電流及びコレクタ電流が流れない。前記第二の電流源のトランジスタTR4₄は入力電流を得ることができないため、前記第二の電流源は増幅動作を行わず、カレントミラー定電流回路のトランジスタTR6₄のコレクタ端子に電流が供給されない。その結果、カレントミラー定電流回路は入力電流を得ることができず、その動作を行わない。

図５に、図１に示されたVHF低帯域VCO回路VCO_VL1の構成及びマスタ・モードに設定された場合のVHF低帯域LC回路LC_VL1との接続を示す。なお、VHF高帯域LC回路LC_VH1の構成及び動作は、VHF低帯域VCO回路VCO_VL1と、回路パラメーター以外同様であり、説明を省略する。

図５に示されるように、VHF低帯域VCO回路VCO_VL1 は、VHF低帯域発振信号入力端子T1_VIVL1に接続された第一差動段DIF1_VL5と、局部発振信号OSC_VL1を出力する第二差動段DIF2_VL5からなる。第一差動段DIF1_VL5は、電圧源V_VL5と、キャパシタンスC1_VL5乃至C3_VL5と、抵抗R1_VL5乃至R4_VL5と、差動接続されたトランジスタTR1_VL5及びTR2_VL5からなる差動入力回路DI1_VL5と、スイッチSW_VL5付き定電流回路I1_VL5からなる。第二差動段DIF2_VL5は、抵抗R5_VL5及びR6_VL5と、差動接続されたトランジスタTR3_VL5及びTR4_Vl5からなる差動入力回路DI2_VL5と、定電流回路I2_VL5からなる。VHF低帯域発振信号入力端子T1_VIVL1は図５に示されるようにIC外部のVHF低帯域LC回路LC_VL1と接続されている。

前記構成のVHF低帯域VCO回路VCO_VL1は、次のように動作する。第一差動段DIF1_VL5は、VHF低帯域LC回路LC_VL1と共に発振器を構成する。発振信号入力端子T1_VIVL1から入力されたVHF低帯域LC回路LC_VL1による帰還発振信号は、第一差動段DIF1_VL5により増幅される。

定電流回路I1_VL5のスイッチSW_VL5は、前記マスタ・スレーブ選択信号S_MS1により制御される。前記マスタ・スレーブ選択信号S_MSがマスタ・モードを示す場合、スイッチSW_VL5は、定電流回路I1_VL5を動作させる。定電流回路I1_VL5は差動入力回路DI1_VL5と共に帰還増幅回路を構成し、VHF低帯域VCO回路VCO_VL1は通常の発振動作を行う。

第二差動段DIF2_VL5はバッファ回路を構成する。第一差動段DIF1_VL5のトランジスタTR1_VL5及びTR2_VL5のベース端子に入力される帰還発振信号は、差動入力として第二差動段DIF2_VL5の差動入力回路DI2_VL5にも入力される。第二差動段DIF2_VL5は、入力された帰還発振信号を電流モードに変換し、局部発振信号OSC_VL1としてVHF帯域ミキサM_V1へ出力する。なお、かかる構成の場合、局部発振信号OSC_VL1は差動信号としてVHF低帯域VCO回路VCO_VL1からVHF帯域ミキサM_V1へ出力される。

図６に、図１に示されたVHF低帯域VCO回路VCO_VL1の状態及びスレーブ・モードに設定された場合のVHF低帯域LC回路LC_VL1との接続を示す。

スレーブ・モードの場合、外部発振信号がキャパシタスC1_VL6を介し発振信号入力端子T1_VIVL1を駆動する。第一差動段DIF1_U2は帰還増幅動作を行わないため、外部発振信号は、第一差動段DIF1_VL5をバイパスして、第二差動段DIF2_VL5へ入力される。第二差動段DIF2_VL5は、入力された外部発振信号を、局部発振信号OSC_VL1として電流モードに変換し、VHF帯域ミキサM_V1へ出力する。

前記マスタ・スレーブ選択信号S_MSがスレーブ・モードを示す場合、スイッチSW_VL5は、定電流回路I1_VL5の動作を停止する。その場合、VHF低帯域VCO回路VCO_VL1の発振が停止していることに加えて、差動入力回路DI1_VL5のトランジスタTR1_VL5及びTR2_VL5に電流が流れないため、第一差動段DIF1_VL5における不要な消費電力が削減される。

スイッチSW_VL5付き定電流回路I1_VL5の構成は、UHF帯域VCO回路VCO_U1のスイッチSW_U2付き定電流回路I1_U2と同様であるため説明を省略する。

なお、マスタ・モードの場合でも、受信する帯域以外のVCO回路は、第一差動段の定電流回路のスイッチが制御され第一差動段の帰還増幅動作を停止することにより、発振を停止している。すなわち、定電流回路のスイッチは、マスタ・スレーブの選択による制御に加えて、受信帯域の選択でも制御されることになる。例えば、UHF放送を受信する場合は、マスタ・モードでもVHF低帯域VCO回路VCO_VL1及びVHF高帯域VCO回路VCO_VH1は発振を停止している。

図７に、図１に示されたPLL回路PLL₁の構成を示す。図７に示されるように、PLL回路PLL₁は、局部発振信号分周回路DIV1₇と、基準発振回路XOS₇と、基準発振信号分周回路DIV2₇と、位相検波回路CMP₇と、チャージポンプ回路CP₇と、PLL電力制御回路PWC₇からなる。それらの回路の電源線は、専用電源線SVDD₇に接続されている。

前記構成のPLL回路PLL₁は、次のように動作する。基準発振回路XOS₇は、基準発振信号端子T1_OS1及びT2_OS1を介して水晶発振子XTL₁の発振信号を受け、基準発振信号を生成する。前記基準発振信号は基準発振信号分周回路DIV2₇により分周され、位相検波回路CMP₇に入力される。一方、UHF放送を受信する場合には前記UHF帯域局部発振信号OSC_U1が、VHF放送を受信する場合には前記VHF低帯域局部発振信号OSC_VL1又はVHF高帯域局部発振信号OSC_VH1が、局部発振信号分周回路DIV1₇により分周され、位相検波回路CMP₇に入力される。位相検波回路CMP₇は、分周された二つの発振信号の位相比較を行い、位相検波信号を出力する。チャージポンプ回路CP₇は前記位相検波信号から位相差に応じた電圧制御信号を生成し、電圧制御信号出力端子T1_PL1及びT2_PL1へ出力する。

専用電源線SVDD₇は、PLL電力制御回路PWC₇の電力端子T_P7により駆動される。PLL電力制御回路PWC₇は、前記マスタ・スレーブ選択信号S_MS1により制御される。

前記マスタ・スレーブ選択信号S_MS1がマスタ・モードを示す場合、PLL電力制御回路PWC₇は、電力端子T_P7から専用電源線SVDD₇に電力を供給する。よって、マスタ・モードの場合、基準発振回路XOS₇及び基準発振信号分周回路DIV2₇並びに位相検波回路CMP₇及びチャージポンプ回路CP₇は電力を得る。

前記マスタ・スレーブ選択信号S_MS1がスレーブ・モードを示す場合、PLL電力制御回路PWC₇は専用電源線SVDD₆に対する電力供給を停止する。よって、スレーブ・モードの場合、基準発振回路XOS₇及び基準発振信号分周回路DIV2₇並びに位相検波回路CMP₇及びチャージポンプ回路CP₇は電力供給を停止され、PLL回路PLL₁における不要な消費電力が削減される。

図８に、図７に示されたPLL電力制御回路PWC₇の構成を示す。図８に示されるように、PLL電力制御回路PWC₇は、抵抗R１₈乃至R5₈と、マスタ・スレーブ選択端子T_MS1から入力された前記マスタ・スレーブ選択信号S_MS1を受ける第一のトランジスタTR1₈と、第一の電流源となるトランジスタTR2₈及びTR3₈と、差動接続されたトランジスタTR4₈ 及びTR5₈からなる増幅回路から構成される。それらの回路は、常に電力を供給する電源線VDD₈から電力を得る。電力端子T_P7はトランジスタTR5₈のコレクタ端子に接続されている。

前記構成のPLL電力制御回路PWC₇は、次のように動作する。マスタ・スレーブ選択端子T_MS1がオープンの場合、第一の電流源のトランジスタTR2₈のコレクタ電流は、第一のトランジスタTR1₈のベース端子へ流れ込む。そのため第一のトランジスタTR1₈にコレクタ電流が流れ、増幅回路のトランジスタTR3₈は入力電流を得る。その結果、前記増幅回路は前記入力電流の増幅動作を行い、トランジスタTR5₈のコレクタ電流が電力端子T_P6から専用電源線SVDD₆に供給される。

マスタ・スレーブ選択端子T_MS1が接地されている場合、前記第一の電流源のトランジスタTR2₈のコレクタ電流は、接地されたマスタ・スレーブ選択端子T_MS1へ流れ込む。その結果、第一のトランジスタTR1₈のベース電流及びコレクタ電流が流れない。前記増幅回路のトランジスタTR3₈は入力電流を得ることができないため、前記増幅回路は増幅動作を行わない。その結果、トランジスタTR5₈のコレクタ電流が流れず、電力端子T_P7から専用電源線SVDD₆への電流供給が停止する。

図９に、本発明の一実施形態によるダイバーシティ受信機の構成を示す。図９に示されるように、ダイバーシティ受信機100は、UHF放送用アンテナA1_U9及びA2_U9と、VHF放送用アンテナA1_V9及びA2_V9と、マスタ・スレーブ選択端子T_MS1がオープンであるIC21₉と、バンド・パス・フィルタBPF₁と、可変容量ダイオードVC_U1を含むUHF帯域LC回路LC_U1、可変容量ダイオードVC_VL1を含むVHF低帯域LC回路LC_VL1及び可変容量ダイオードVC_VH1を含むVHF高帯域LC回路LC_VH1と、ロー・パス・フィルタLPF₁及び水晶発振子XTL₁と、マスタ・スレーブ選択端子T_MS1が接地された一のIC22₉と、外部発振信号をIC21₉からIC22₉へ接続するバッファBUF_U9、BUF_VL9及びBUF_VH9と、キャパシタンスC1_U9乃至C1_VH9と、復調器DM1₉及びDM2₉と、二つの復調信号のうち一の信号を選択する比較器DCM₉から構成される。

前記構成のダイバーシティ受信機100は、例えばUHF放送を受信する場合、次のように動作する。

アンテナA1_U9及びA2_U9は同一の放送を受信する。IC21₉はアンテナA1_U9からのUHF受信信号を周波数変換する。アンテナA1_U9により受信されたUHF受信信号は、受信信号端子T_RU1よりIC21₉に入力される。前記受信信号はIC21₉において、アンテナ同調回路ANT_U1により同調され、高周波増幅回路RFA_U1で増幅された後、ミキサM_U1に入力される。IC21₉のマスタ・スレーブ選択端子T_MS1はオープンであり、IC21₉はマスタ・モードに設定されている。よって、IC21₉のUHF帯域VCO回路VCO_U1が、IC外部のUHF帯域LC回路LC_U1と共にUHF帯域局部発振信号OSC_U1を生成する。VHF低帯域VCO回路VCO_VL1及びVHF高帯域VCO回路VCO_VH1は、発振を停止している。UHF帯域ミキサM_U1は、UHF受信信号とUHF帯域局部発振信号OSC_U1を周波数変換し、UHF中間周波信号を生成する。前記UHF中間周波信号は、中間周波フィルタ出力端子T_FO1からIC21₉外へ出力され、バンド・パス・フィルタBPF₁によりろ過される。ろ過後のUHF中間周波信号は、中間周波フィルタ入力端子T_FI1から再びIC21₉に入力される。ろ過後のVHF中間周波信号は、中間周波増幅回路AMP₁により増幅された後、IC21₉の中間周波信号端子T_IF1から出力され、復調器DM1₉に入力される。復調器DM1₉により生成された復調信号は、比較器DCM₉に入力される。

一方、IC22₉はアンテナA2_U9 からのUHF受信信号を周波数変換する。アンテナA2_U9により受信されたUHF受信信号は、受信信号端子T_RU1よりIC22₉に入力される。前記受信信号は、IC22₉において、アンテナ同調回路ANT_U1により同調され、高周波増幅回路RFA_U1で増幅された後、ミキサM_U1に入力される。IC22₉のマスタ・スレーブ選択端子T_MS1は接地されており、IC22₉はスレーブ・モードに設定されている。よって、IC22₉のVCO回路VCO_U1、VCO_VL1及びVCO_VH1は定電流回路の動作が停止され、また、PLL回路PLL₁は電力供給が停止することにより、不要な消費電力が削減される。IC21₉で生成されたUHF帯域LC回路LC_U1に現れるUHF帯域局部発振信号は、バッファBUF_U9及びキャパシタンスC1_U9よりIC22₉の発振信号入力端子T1_IU9に入力される。前記UHF帯域局部発振信号はIC22₉において、UHF帯域VCO回路VCO_U1の第一差動段DIF1_U2をバイパスして、第二差動段DIF2_U2により局部発振信号OSC_U1としてUHF帯域ミキサM_U1に出力される。UHF帯域ミキサM_U1は、UHF受信信号とIC21₉で生成されたUHF帯域局部発振信号を周波数変換し、UHF中間周波信号を生成する。前記UHF中間周波信号は、中間周波フィルタ出力端子T_FO1からIC22₉外へ出力され、バンド・パス・フィルタBPF₁によりろ過される。ろ過後のVHF中間周波信号は、中間周波フィルタ入力端子T_FI1から再びIC22₉に入力される。ろ過後のUHF中間周波信号は、中間周波増幅回路AMP₁により増幅された後、IC22₉の中間周波信号端子T_IF1から出力され、復調器DM2₉に入力される。復調器DM2₉により生成された復調信号は、比較器DCM₉に入力される。

アンテナの位置や方向により受信状況が異なるため、アンテナA1_U9の受信信号から復調器DM1₉により生成される復調信号と、アンテナA2_U9の受信信号から復調器DM2_U9により生成される復調信号は、その品質に差が生じることになる。比較器DCM₉は二つの復調信号それぞれの品質を比較し、受信状況の良い受信信号から得られた一の復調信号を選択し、受信機外部へ出力する。

以下、本発明の別の一実施形態を図１０〜図１３に基づいて説明する。図１０に、本発明の一実施形態によるIC及びチューナーの構成を示す。このIC及びチューナーはUHF帯域の放送を受信する。

図１０に示されるように、本発明の別の一実施形態によるIC4は、UHF受信信号端子T_RU1 と、UHFアンテナ同調回路ANT_U1と、UHF 高周波増幅回路RFA_U1と、中間周波フィルタ出力端子T_FO1及び中間周波フィルタ入力端子T_FI1と、中間周波増幅回路AMP₁と、中間周波信号端子T_IF1と、UHF帯域発振信号入力端子T1_VIU1及びT2_VIU1と、UHF帯域発振信号出力端子T1_VOU1及びT2_VOU1と、UHF帯域VCO回路VCO_U1の差動段DIF1_U2と、電圧制御信号出力端子T1_PL1及びT2_PL1と、基準発振信号端子T1_OS1及びT2_OS1と、PLL回路PLL₁と、UHF帯域ミキサM_U1と、マスタ・スレーブ選択端子T_MS1と、マルチプレクサMU₁₀と、マルチプレクサ制御端子T_MU10と、局部発振信号出力端子T_EOSO10及び局部発振信号入力端子T_EOSI10を備えている。

また、図１０に示されるように、チューナー3は、IC4と、バンド・パス・フィルタBPF₁と、UHF帯域LC回路LC_U1と、ロー・パス・フィルタLPF₁及び水晶発振子XTL₁からなる。図10に示されるように、IC4のUHF帯域発振信号入力端子T1_VIU1及びT2_VIU1並びにUHF帯域発振信号出力端子T1_VOU1及びT2_VOU1がUHF帯域LC回路LC_U1と接続される。また、電圧制御信号出力端子T1_PL1及びT2_PL１はロー・パス・フィルタLPF₁と接続され、基準発振信号端子T1_OS1及びT2_OS1は水晶発振子XTL₁と接続される。

前記構成のIC4及びチューナー3の構成要素の中で、図1に示された本発明の別の実施例である前記IC2及び前記チューナー1の構成要素と同一の符号を付したものは、前記IC2及び前記チューナー1と同様の動作をするため説明を省略する。

IC4の構成と前記IC2の構成の相違点は、(1)UHF帯域VCO回路VCO_U1が第一差動段DIF1_U2のみからなる点と、(2)マルチプレクサMU₁₀と、マルチプレクサ制御端子T_MU10、局部発振信号出力端子T_EOSO10及び局部発振信号入力端子T_EOSI10を備えている点である。

以下、前記相違点に注目して前記構成のIC4の動作を説明する。UHF帯域内部局部発振信号OSC_IN10はUHF帯域VCO回路VCO_U1の第一差動段DIF1_U2とUHF帯域LC回路LC_U1により生成される発振信号であり、図２に示されたUHF帯域VCO回路VCO_U1の第二差動段DIF2_U2でバッファされる前の信号である。一方、UHF帯域外部局部発振信号OSC_EX10は局部発振信号入力端子T_EOSI10からIC4に入力される。マルチプレクサMU₁₀は、UHF帯域内部局部発振信号OSC_IN10とUHF帯域外部局部発振信号OSC_EX10を受け取り、マルチプレクサ制御端子T_MU10から入力されたマルチプレクサ制御信号S_MU10の値に従って一の信号を選択し、UHF帯域局部発振信号OSC₁₀としてUHF帯域ミキサM_U1へ出力する。

マルチプレクサ制御端子T_MU10がオープンの場合、マルチプレクサMU₁₀は局部発振信号OSC₁₀としてUHF帯域内部局部発振信号OSC_IN10を選択する。マルチプレクサ制御端子T_MU10が接地されている場合、マルチプレクサMU₁₀はUHF帯域局部発振信号OSC₁₀としてUHF帯域外部局部発振信号OSC_EX10を選択する。

また、UHF帯域内部局部発振信号OSC_IN10は、局部発振信号出力端子T_EOSO10からIC4の外へ出力される。

図１１に、図１０に示されたマルチプレクサMU₁₀の構成を示す。図１１に示されるように、マルチプレクサMU₁₀は、キャパシタンスC1₁₁及びC2₁₁と、出力が接続されたバッファ回路BU1₁₁及びBU2₁₁から構成される。UHF帯域内部局部発振信号OSC_IN1はバッファ回路BU1₁₁に入力される。UHF帯域外部局部発振信号OSC_EX10はキャパシタンスC1₁₁及びC2₁₁を介して、差動入力としてバッファ回路BU2₁₁に入力される。

バッファ回路BU1₁₁は、抵抗R1₁₁乃至R4₁₁と、差動接続された二つのトランジスタTR1₁₁及びTR2₁₁からなる差動入力回路DI2_IN11と、スイッチSW_IN11付き定電流回路I2_IN11からなる。スイッチSW_IN11は、マルチプレクサ制御信号S_MU10により制御される。マルチプレクサ制御端子T_MU10がオープンの場合、スイッチSW_IN11は、定電流回路I2_IN11を動作させる。バッファ回路BU1₁₁は、UHF帯域内部局部発振信号OSC_IN10を電流モードに変換し、UHF帯域局部発振信号OSC₁₀として出力する。マルチプレクサ制御端子T_MU10が接地されている場合、スイッチSW_IN11は、定電流回路I2_IN11の動作を停止させる。バッファ回路BU1₁₁は、定電流回路I2_IN11が停止しているため、UHF帯域内部局部発振信号OSC_IN10が入力されても、それを出力することができない。

バッファ回路BU2₁₁は、抵抗R5₁₁乃至R8₁₁と、差動接続された二つのトランジスタTR3₁₁及びTR4₁₁からなる差動入力回路DI2_EX11と、スイッチSW_EX11付き定電流回路I2_EX11からなる。スイッチSW_EX11は、マルチプレクサ制御信号S_MU10により制御される。バッファ回路BU1₁₁とは逆に、マルチプレクサ制御端子T_MU10が接地されている場合、スイッチSW_EX11は、定電流回路I_EX11を動作させる。バッファ回路BU2₁₁は、UHF帯域外部局部発振信号OSC_EX10を電流モードに変換し、UHF帯域局部発振信号OSC₁₀として出力する。マルチプレクサ制御端子T_MU10がオープンの場合、スイッチSW_EX11は、定電流回路I2_EX11の動作を停止させる。バッファ回路BU2₁₁は、定電流回路I2_IN11が停止しているため、UHF帯域外部局部発振信号OSC_EX10が入力されても、それを出力することができない。

上述のように、バッファ回路BU1₁₁とバッファ回路BU2₁₁は、マルチプレクサ制御信号S_MU10により一方は動作させ、他方は停止させられる。よって、マルチプレクサMU₁₀は、UHF帯域内部局部発振信号OSC_IN1又はUHF帯域外部局部発振信号OSC_EX10の一方をUHF帯域局部発振信号OSC₁₀として出力する。

図１２に、図１１に示されたバッファ回路BU2₁₁のスイッチSW_EX11付き定電流回路I2_EX11の構成を示す。なお、バッファ回路BU1₁₁のスイッチSW_IN11付き定電流回路I2_IN11は、図４に示されたスイッチSW_U2付き定電流回路I1_U2と同様の構成をとるため、説明を省略する。

図１２に示されるように、スイッチSW_EX11付き定電流回路I2_EX11は、抵抗R1₁₂乃至R7₁₂と、マルチプレクサ制御端子T_MU10のマルチプレクサ制御信号S_MU10を受けるトランジスタTR1₁₂と、電流源となるトランジスタTR2₁₂及びTR3₁₂と、差動入力回路DI2_EX11に接続されたカレントミラー定電流回路を構成するトランジスタTR4₁₂ 及びTR5₁₂から構成される。

前記構成のスイッチSW_EX11付き定電流回路I2_EX11は、次のように動作する。マルチプレクサ制御端子T_MU10がオープンの場合、電流源のトランジスタTR2₁₂のコレクタ電流は、第一のトランジスタTR1₁₂のベース端子へ流れ込む。そうすると電源線から抵抗R4₁₂を介して流れる電流は、カレントミラー定電流回路のトランジスタTR4₁₂のコレクタ端子ではなく、第一のトランジスタTR1₁₂のコレクタ端子に流れ込んでしまう。その結果、カレントミラー定電流回路は入力電流を得ることができず、その動作を行わない。

マルチプレクサ制御端子T_MU10が接地されている場合、電流源のトランジスタTR2₁₂のコレクタ電流は、接地されたマルチプレクサ制御端子T_MU10へ流れ込む。そうすると、第一のトランジスタTR1₁₂のベース電流及びコレクタ電流が流れず、電源線から抵抗R4₁₂を介して流れる電流は、カレントミラー定電流回路のトランジスタTR4₁₂のコレクタ端子に流れ込む。その結果、カレントミラー定電流回路は入力電流を得ることができ、その動作を行う。

図１３に、前記IC4を用いた本発明の別の一実施形態によるダイバーシティ受信機の構成を示す。

図１３に示されるように、ダイバーシティ受信機200は、UHF放送用アンテナA1_U13及びA2_U13と、マスタ・スレーブ選択端子T_MS1及びマルチプレクサ制御端子T_MU10がオープンであるIC41₁₃と、IC41₁₃のためのバンド・パス・フィルタBPF₁及びUHF帯域LC回路LC_U1並びにロー・パス・フィルタLPF₁及び水晶発振子XTL₁と、マスタ・スレーブ選択端子T_MS1及びマルチプレクサ制御端子T_MU10が接地されたIC42₁₃と、IC42₁₃のためのバンド・パス・フィルタBPF₁及びUHF帯域LC回路LC_U1並びにロー・パス・フィルタLPF₁及び水晶発振子XTL₁と、IC41₁₃の局部発振信号出力端子T_EOSO10をIC42₁₃の局部発振信号入力端子T_EOSI10へ接続するバッファBUF1₁₃と、IC42₁₃の局部発振信号出力端子T_EOSO10をIC41₁₃の局部発振信号入力端子T_EOSI10へ接続するバッファBUF2₁₃と、復調器DM1₁₃及びDM2₁₃と、二つの復調信号のうち一の信号を選択する比較器DCM₁₃から構成される。

前記構成のダイバーシティ受信機200の構成要素の中で、図９に示された本発明の別の実施例であるダイバーシティ受信機100の構成要素と同一の符号を付したものは、ダイバーシティ受信機100と同様の動作をするため説明を省略する。

ダイバーシティ受信機200の構成とダイバーシティ受信機100の構成の相違点は、（１）ICのマルチプレクサ制御端子T_MU10の設定により、局部発振信号の選択が行われる点と、（２）一方のICの局部発振信号出力端子を、他方のICの局部発振信号入力端子を接続することにより、他方のICへ局部発振信号の供給が行われる点と、（３）二つのICが、マルチプレクサ制御端子T_MU10及びマスタ・スレーブ選択端子T_MS1の設定により相互に局部発振信号を供給できる点である。

以下、前記相違点に注目して前記構成のダイバーシティ受信機200の動作を説明する。

IC41₁₃のマルチプレクサ制御端子T_MU10はオープンであり、IC41₁₃はUHF帯域内部局部発振信号OSC_IN10をUHF帯域局部発振信号OSC₁₀として選択する。マスタ・スレーブ選択端子T_MS1もオープンであるため、IC41₁₃はマスタ・モードに設定されており、UHF帯域VCO回路VCO_U1の第一差動段DIF1_U2が、IC外部のUHF帯域LC回路LC_U1と共にUHF帯域内部局部発振信号OSC_IN10を生成する。かかるUHF帯域内部局部発振信号OSC_IN10は、局部発振信号出力端子T_EOSO10へ出力され、また、マルチプレクサMU₁₀により選択され、UHF帯域局部発振信号OSC₁₀としてUHF帯域ミキサM_U1へ出力される。

IC42₁₃のマルチプレクサ制御端子T_MU10は接地されており、IC41₁₃はUHF帯域外部局部発振信号OSC_EX10をUHF帯域局部発振信号OSC₁₀として選択する。マスタ・スレーブ選択端子T_MS1も接地されているため、IC42₁₃はスレーブ・モードに設定されている。IC外部のUHF帯域LC回路LC_U1がIC42₁₃に接続されているが、UHF帯域VCO回路VCO_U1の第一差動段DIF1_U2の中で、定電流回路の動作が停止されているため、UHF帯域VCO回路VCO_U1の第一差動段DIF1_U2は発振を停止している。また、PLL回路PLL₁は電力供給が停止することにより、電圧制御信号の生成を停止している。IC41₁₃の局部発振信号出力端子T_EOSO10から出力されたUHF帯域局部発振信号は、バッファBUF1₁₃を介してUHF帯域外部局部発振信号OSC_EX10としてIC42₁₃の局部発振信号入力端子T_EOSI10に入力される。UHF帯域外部局部発振信号OSC_EX10はIC42₁₃において、UHF帯域VCO回路VCO_U1の第一差動段DIF1_U2をバイパスして、マルチプレクサMU₁₀に入力される。さらに、UHF帯域外部局部発振信号OSC_EX10はマルチプレクサMU₁₀によりUHF帯域局部発振信号OSC₁₀として選択され、UHF帯域ミキサM_U1へ出力される。なお、スレーブ・モードに設定されたIC42₁₃のUHF帯域VCO回路VCO_U1は定電流回路の動作が停止され、また、PLL回路PLL₁は電力供給が停止することにより不要な消費電力が削減される。

なお、IC41₁₃のマルチプレクサ制御端子T_MU10及びマスタ・スレーブ選択端子T_MS1を接地に接続し、IC42₁₃のマルチプレクサ制御端子T_MU10及びマスタ・スレーブ選択端子T_MS1をオープンにすれば、上述の構成とは逆に、IC42₁₃がマスタ・モードに設定され、UHF帯域局部発振信号を生成する。IC41₁₃はスレーブ・モードに設定され、バッファBUF2₁₃を介してIC42₁₃からUHF帯域局部発振信号の供給を受けることになる。

本発明によるIC及びチューナーの構成の一例を示した図である。 図1に示されたIC の中のUHF帯域VCO回路の構成の一例及びマスタ・モードの場合のUHF帯域LC回路との接続を示した図である。 図1に示されたIC の中のUHF帯域VCO回路の状態及びスレーブ・モードの場合のUHF帯域LC回路との接続を示した図である。 図２に示されたUHF帯域VCO回路の中のスイッチ付き定電流回路の構成を示した図である。 図1に示されたIC の中のVHF低帯域VCO回路の構成の一例及びマスタ・モードの場合のVHF低帯域LC回路との接続を示した図である。 図1に示されたIC の中のVHF低帯域VCO回路の状態及びスレーブ・モードの場合のVHF低帯域LC回路との接続を示した図である。 図1に示されたIC の中のPLL回路の構成の一例を示した図である。 図1に示されたIC の中のPLL電力制御回路の構成の一例を示した図である。 図1に示されたIC を用いたダイバーシティ受信機の一例を示した図である。 本発明によるIC及びチューナーの別の構成の一例を示した図である。 図１０に示されたIC の中のマルチプレクサの構成の一例を示した図である。 図１１に示されたマルチプレクサの中のスイッチ付き定電流回路の構成の一例を示した図である。 図１０に示されたIC を用いたダイバーシティ受信機の一例を示した図である。 従来のIC及びチューナーを示した図である。 従来のVCO回路の構成及びLC回路との接続を示した図である。 従来のPLL回路の構成を示した図である ICを二つ用いて構成された既知のダイバーシティ受信機を示した図である。 ２種類のICを用いて構成された既知のダイバーシティ受信機を示した図である。

符号の説明

100、200、300、400: ダイバーシティ受信機
1、3、5、51₁₇、52₁₇、51₁₈: チューナー
2、21₉、22₉、4、41₁₃、42₁₃、6、61₁₇、62₁₇、61₁₈: IC
5₁₈: ミキサ単体IC
A:アンテナ
DM:復調器
DCM:比較器
OSC_*:局部発振信号
BUF_*:バッファ
C_*:キャパシタンス
VC_*:可変容量ダイオード
LC_*: LC回路
LPF:ロー・パス・フィルタ
XTL:水晶発振子
T_R*: 受信端子
T_IF:中間周波信号端子
T_FO:中間周波フィルタ出力端子
T_FI:中間周波フィルタ入力端子
T_EOSO:外部局部発振信号出力端子
T_EOSI:外部局部発振信号入力端子
T_MS:マスタ・スレーブ選択端子
T_MU:マルチプレクサ制御端子
T1_VI*: VCO回路の第一の発振信号入力端子
T2_VI*: VCO回路の第二の発振信号入力端子
T1_VO*: VCO回路の第一の発振信号出力端子
T2_VO*: VCO回路の第二の発振信号出力端子
T_PL: PLL回路の電圧制御信号出力端子
T_OS: PLL回路の基準発振信号端子
ANT_**:アンテナ同調回路
RFA_**:高周波増幅回路
AMP:中間周波増幅回路
VCO_*:VCO回路
OSC_*:局部発振信号
OSC_EX:外部局部発振信号
OSC_IN:内部局部発振信号
BU:バッファ回路
MU:マルチプレクサ
M_**:ミキサ
S_MS:マスタ・スレーブ選択信号
S_MU:マルチプレクサ制御信号
DIF1_*: VCO回路中の第一差動段
DIF2_*: VCO回路中の第二差動段
DI1_*:第一差動段中の差動入力回路
DI2_*:第二差動段中の差動入力回路
I1_*:第一差動段中の定電流回路
I2_*:第二差動段中の定電流回路
I2_EX:第二差動段中の定電流回路
I2_IN:第二差動段中の定電流回路
SW_*:定電流回路中のスイッチ
SW_EX:定電流回路中のスイッチ
SW_IN:定電流回路中のスイッチ
V_*: VCO回路の低電圧源
PLL:PLL回路
DIV1:局部発振信号分周回路
DIV2:基準発振信号分周回路
XOS:基準発振回路
CMP:位相検波回路
CP:チャージポンプ回路
TR:トランジスタ素子
R:抵抗素子
*は、U又はVL又はVHで、各UHF帯域、VHF低帯域、VHF高帯域を意味する。
**はU又はVで、それぞれUHF放送、VHF放送を意味する。
参照符号の下付き文字は、当該参照番号が表された図番を意味する。

Claims (11)

1. (a)選択信号を入力する選択信号端子と、
   (b)発振信号を入力する発振信号端子と、
   (c)前記選択信号が第一の状態にあるときは、前記発振信号により発振して局部発振信号を生成し、前記選択信号が第二の状態にあるときは、発振を停止し前記発振信号を局部発振信号としてバイパスする、電圧制御発振用回路と、
   (d)前記選択信号が第一の状態にあるときは、前記電圧制御発振用回路の発振を制御する電圧制御信号の生成し、前記選択信号が第二の状態にあるときは前記電圧制御信号の生成を停止する、位相固定ループ用回路と、
   (e)前記選択信号の状態により、前記電圧制御発振用回路及び前記位相固定ループ用回路の少なくとも一つの消費電力を制御する電力制御手段と、
   (f)受信信号を前記電圧制御発振用回路から出力された前記局部発振信号と周波数変換するミキサと、
   を有することを特徴とするチューナー用半導体装置。
2. (a)選択信号を入力する選択信号端子と、
   (b)発振信号を入力する発振信号端子と、
   (c)電圧制御信号出力端子と、
   (d)外部のＬＣ回路と組み合わされて発振器を構成する電圧制御発振用回路であって、前記選択信号が第一の状態にあるときは、前記発振信号端子に帰還発振信号を受け、前記帰還発振信号に応じた局部発振信号を生成し、前記選択信号が第二の状態にあるときは、発振を停止し前記発振信号端子に入力された発振信号を局部発振信号としてバイパスする、電圧制御発振用回路と、
   (e)前記選択信号が第一の状態にあるときは、前記帰還発振信号の発振を制御する電圧制御信号を生成し前記電圧制御信号出力端子に出力し、前記選択信号が第二の状態にあるときは前記電圧制御信号の生成を停止する、位相固定ループ用回路と、
   (f)前記選択信号の状態により、前記電圧制御発振用回路及び前記位相固定ループ用回路の少なくとも一つの消費電力を制御する電力制御手段と、
   (g)受信信号を前記電圧制御発振用回路から出力された前記局部発振信号と周波数変換するミキサと、
   を有することを特徴とするチューナー用半導体装置。
3. 前記電圧制御発振用回路が、差動接続された二つのトランジスタからなる差動入力回路と、定電流回路を有する請求項１または２のチューナー用半導体装置。
4. 前記差動入力回路が、前記選択信号が第一の状態にあるときは帰還増幅動作を行い、前記選択信号が第二の状態にあるときは帰還増幅動作を停止する、請求項３のチューナー用半導体装置。
5. 前記電力制御手段が、前記電圧制御発振用回路の定電流回路の作動及び停止を制御する回路を含む請求項３または４のチューナー用半導体装置。
6. 前記位相固定ループ用回路が、前記第一局部発振信号を分周する第一分周回路と、準発振信号を生成する基準発振回路と、前記基準発振信号を分周する第二分周回路と、前記第一分周回路と前記第二分周回路の出力信号の位相を比較する位相検波回路と、前記位相検波回路の出力信号から前記電圧制御発振用回路の電圧制御信号を生成するチャージポンプ回路を有する請求項１乃至５いずれか１つに記載のチューナー用半導体装置。
7. 前記電力制御手段が、前記位相固定ループ用回路の前記第一分周回路及び前記基準発振回路並びに前記第二分周回路及び前記位相検波回路並びに前記チャージポンプ回路に接続される電源線と、前記電源線に対する電力供給の作動及び停止を制御する回路を含む請求項６のチューナー用半導体装置。
8. 複数の前記発振信号端子と複数の前記電圧制御発振用回路を有し、複数の前記電圧制御発振用回路のうち、受信する帯域以外の前記電圧制御発振用回路の動作を停止する請求項１乃至７いずれか１つに記載のチューナー用半導体装置。
9. 複数の前記発振信号端子と複数の前記電圧制御発振用回路のうち一組がＵＨＦ帯域用であり、他の一組がＶＨＦ帯域用である請求項８のチューナー用半導体装置。
10. (a)第一の状態を選択する少なくとも一個の請求項１乃至９いずれか１つに記載のチューナー用半導体装置１と、
    (b)第二の状態を選択する少なくとも一個の請求項１乃至９いずれか１つに記載のチューナー用半導体装置２を有し、
    (c)前記チューナー用半導体装置２の前記発振信号端子は、前記チューナー用半導体装置１の前記局部発振信号で駆動されること
    を特徴とするダイバーシティ受信装置。
11. (a)第一の状態に設定された少なくとも一個の請求項２乃至９のチューナー用半導体装置１と、
    (b)前記チューナー用半導体装置１の発振信号端子に結合されたＬＣ回路と、
    (c)前記チューナー用半導体装置１の電圧制御信号出力端子及び前記ＬＣ回路に結合されたロー・パス・フィルタと、
    (d)第二の状態に設定された少なくとも一個の請求項２乃至９のチューナー用半導体装置２を有し、
    (e)前記チューナー用半導体装置２にはＬＣ回路とロー・パス・フィルタが結合されておらず、
    (f)前記チューナー用半導体装置２の前記発振信号端子は、前記チューナー用半導体装置１の前記局部発振信号で駆動されること
    を特徴とするダイバーシティ受信装置。

Images