JP4209136B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4209136B2 JP4209136B2 JP2002157830A JP2002157830A JP4209136B2 JP 4209136 B2 JP4209136 B2 JP 4209136B2 JP 2002157830 A JP2002157830 A JP 2002157830A JP 2002157830 A JP2002157830 A JP 2002157830A JP 4209136 B2 JP4209136 B2 JP 4209136B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- protective insulating
- forming
- gan
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般式ＩｎXＡｌYＧａ1―X―YＮ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｘ＋Ｙ≦１）で表される窒化ガリウム（以下、ＧａＮと表記する）系半導体を用いた半導体装置に関し、特にＧａＮ系半導体が酸化されてなる絶縁酸化膜を有する半導体装置に関するものである。
【０００２】
【従来の技術】
ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ又はＩｎＡｌＧａＮ等のＧａＮ系半導体（つまりIII 族窒化物半導体）は、電子のバンド間遷移が直接遷移であると共にバンドギャップが１．９５ｅＶから６ｅＶまで変化するため、レーザーダイオード等の発光デバイスの材料として有望視されている。近年は、特に、情報処理機器の高密度化を実現するため、青紫領域の波長を有する光を出力できる半導体レーザ素子の開発が盛んに行なわれている。また、ＧａＮは高い絶縁破壊電界強度と高い熱伝導率と高い電子飽和速度とを有しているため、高周波用のパワーデバイス材料としても有望である。特に、ＡｌＧａＮ／ＧａＮヘテロ接合構造は、電界強度が１×１０5 Ｖ／ｃｍのときにＧａＡｓの２倍以上の電子飽和速度を有するため、素子の微細化に伴って高周波動作が期待できる。
【０００３】
ＧａＮ系半導体は、Ｓｉ又はＧｅ等のｎ型ドーパントをドープすることによりｎ型特性を示すので、電界効果トランジスタ（ＦＥＴ）等への応用が図られている。また、ＧａＮ系半導体は、Ｍｇ、Ｂａ又はＣａ等のｐ型ドーパントをドープすることによりｐ型特性を示すので、ＬＥＤや半導体レーザ素子等への応用が図られている。その他、電子デバイスとして、電子の輸送特性に優れたＡｌＧａＮ／ＧａＮ系ＨＥＭＴ（High Electorn Mobility Transistor ）等が広く検討されている。
【０００４】
以下、従来の半導体装置について図面を参照しながら説明する。図１２は、従来の半導体装置、具体的には、ＡｌＧａＮ／ＧａＮ系ＨＥＭＴの断面構成を示している。図１２に示すように、炭化ケイ素（ＳｉＣ）よりなる基板１の上に、下層のＧａＮ層と上層のＡｌＧａＮ層とからなるヘテロ接合層２が形成されていると共に、ヘテロ接合層２つまり活性領域の上に、表面保護用の絶縁膜（保護絶縁膜）３が形成されている。保護絶縁膜３は、例えばプラズマＣＶＤ法により堆積されたシリコン窒化膜である。保護絶縁膜３には、ヘテロ接合層２におけるゲート電極形成領域及びその両側に位置する一対のオーミック電極形成領域がそれぞれ露出するように複数の開口部が形成されており、ヘテロ接合層２における各開口部からの露出部分の上に、ゲート電極４及び一対のオーミック電極５が形成されている。ゲート電極４はヘテロ接合層２とショットキ接合している。各オーミック電極５は、ゲート電極４におけるゲート長方向の両側部から所定の間隔だけ離して設けられており、それぞれソース電極及びドレイン電極として機能する。
【０００５】
【発明が解決しようとする課題】
図１２に示す従来のＡｌＧａＮ／ＧａＮ系ＨＥＭＴにおいては、ヘテロ接合層２つまりＧａＮ系半導体層におけるゲート電極４と各オーミック電極５との間の部分が、シリコン窒化膜よりなる保護絶縁膜３によって覆われている。このため、ＧａＮ系半導体層とシリコン窒化膜との界面の特性は、装置の電気的特性に大きな影響を及ぼすことになる。
【０００６】
しかしながら、従来のＡｌＧａＮ／ＧａＮ系ＨＥＭＴの電流電圧特性を調べたるために、高いドレイン電圧を印加しながらドレイン電流の測定を行なった後に再度ドレイン電流の測定を行なったところ、図１３に示すように、測定毎にドレイン電流の値が大きく変動してしまうという現象、つまり電流電圧特性が不安定になるという問題が生じた。尚、図１３に示す電流電圧特性は、ゲート電圧値（ゲート・ソース間電圧値）ＶGSとして、逆方向に（ゲート側が負電位になるように）０Ｖ、ー５Ｖ、ー１０Ｖ、ー１５Ｖ、ー２０Ｖを印加することによって得られたものである。また、図１３において、横軸にはドレイン電圧値（ソース・ドレイン間電圧値）ＶDSを示しており、縦軸には単位ゲート幅当たりのドレイン電流値（ソース・ドレイン間電流値）ＩDSを示している。
【０００７】
前述の電流電圧特性の不安定さの原因としては、例えばＧａＮ系半導体層と表面保護用のシリコン窒化膜との界面に生じたトラップに起因するドレイン電流の減少などが考えられる。また、この電圧電流特性の不安定さは、保護絶縁膜の種類、保護絶縁膜の形成方法（例えばプラズマＣＶＤの実施条件）、又は、保護絶縁膜形成時におけるＧａＮ系半導体層との界面の清浄度等に大きく依存していることが判明した。すなわち、装置の電気的特性を損なうことなく、ＧａＮ系半導体層の表面に保護絶縁膜を形成することは非常に困難である。
【０００８】
前記に鑑み、本発明は、ＧａＮ系半導体層との界面の特性が優れた保護絶縁膜を形成できるようにし、それによって電気的特性が安定した、信頼性が高い半導体装置を実現できるようにすることを目的とする。
【０００９】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る半導体装置は、基板上に形成されており、III 族窒化物半導体よりなる活性領域と、活性領域の上に形成された電極と、活性領域における電極の周辺部の上に形成されており、III 族窒化物半導体が酸化されてなる保護絶縁膜とを備えている。
【００１０】
本発明の半導体装置によると、III 族窒化物半導体つまりＧａＮ系半導体よりなる活性領域の上に、ＧａＮ系半導体が酸化されてなる保護絶縁膜が形成されている。このため、活性領域となるＧａＮ系半導体層と保護絶縁膜との間に、トラップ等の欠陥のない、優れた特性を持つ界面が形成されるので、電流電圧特性等の電気的特性が安定し、それにより信頼性が向上した半導体装置を実現することができる。
【００１１】
本発明の半導体装置において、電極はゲート電極であり、活性領域におけるゲート電極の両側の上に形成された一対のオーミック電極をさらに備え、保護絶縁膜は、活性領域におけるゲート電極と一対のオーミック電極のそれぞれとの間の部分の上に形成されていることが好ましい。
【００１２】
このようにすると、例えば良好な電気的特性と高信頼性とを有するＡｌＧａＮ／ＧａＮ系ＨＥＭＴを実現することができる。
【００１３】
本発明の半導体装置において、保護絶縁膜の厚さは２０ｎｍ以上であることが好ましい。
【００１４】
このようにすると、活性領域を確実に保護することができる。
【００１５】
本発明に係る第１の半導体装置の製造方法は、基板上にIII 族窒化物よりなる半導体層を形成する工程と、半導体層の表面部を酸化することによって、該表面部が酸化されてなる保護絶縁膜を、半導体層のうち酸化されなかった部分よりなる活性領域の上に形成する工程と、保護絶縁膜における所定の部分を除去した後、活性領域における保護絶縁膜が除去された部分の上に電極を形成する工程とを備えている。
【００１６】
第１の半導体装置の製造方法によると、III 族窒化物半導体層つまりＧａＮ系半導体層の表面部を酸化することにより、該表面部が酸化されてなる保護絶縁膜を、ＧａＮ系半導体層のうち酸化されなかった部分よりなる活性領域の上に形成する。このため、活性領域となるＧａＮ系半導体層と保護絶縁膜との間に、トラップ等の欠陥のない、優れた特性を持つ界面を形成できるので、電流電圧特性等の電気的特性が安定し、それにより信頼性が向上した半導体装置を実現することができる。
【００１７】
また、第１の半導体装置の製造方法によると、活性領域の上に保護絶縁膜を形成した後、保護絶縁膜を部分的に除去し、その後、活性領域における保護絶縁膜の除去部分の上に電極を形成するため、本発明の半導体装置を簡単且つ確実に形成することができる。
【００１８】
第１の半導体装置の製造方法において、電極を形成する工程は、ゲート電極形成領域及びその両側に位置する一対のオーミック電極形成領域のそれぞれにおいて保護絶縁膜を除去した後、ゲート電極形成領域において活性領域の上にゲート電極を形成すると共に一対のオーミック電極形成領域において一対のオーミック電極を形成する工程を含むことが好ましい。
【００１９】
このようにすると、例えば良好な電気的特性と高信頼性とを有するＡｌＧａＮ／ＧａＮ系ＨＥＭＴを実現することができる。
【００２０】
本発明に係る第２の半導体装置の製造方法は、基板上にIII 族窒化物よりなる半導体層を形成する工程と、半導体層における所定の部分の上に酸化防止膜を形成する工程と、酸化防止膜をマスクとして半導体層の表面部を酸化することによって、該表面部における酸化防止膜の外側部分が酸化されてなる保護絶縁膜を、半導体層のうち酸化されなかった部分よりなる活性領域の上に形成する工程と、酸化防止膜を除去した後、活性領域における酸化防止膜が除去された部分の上に電極を形成する工程とを備えている。
【００２１】
第２の半導体装置の製造方法によると、III 族窒化物半導体層つまりＧａＮ系半導体層の表面部を酸化することにより、該表面部が酸化されてなる保護絶縁膜を、ＧａＮ系半導体層のうち酸化されなかった部分よりなる活性領域の上に形成する。このため、活性領域となるＧａＮ系半導体層と保護絶縁膜との間に、トラップ等の欠陥のない、優れた特性を持つ界面を形成できるので、電流電圧特性等の電気的特性が安定し、それにより信頼性が向上した半導体装置を実現することができる。
【００２２】
また、第２の半導体装置の製造方法によると、ＧａＮ系半導体層の所定の部分を覆う酸化防止膜を用いることによって、ＧａＮ系半導体層の表面部における酸化防止膜の外側部分が酸化されてなる保護絶縁膜を形成した後、酸化防止膜を除去し、その後、活性領域における酸化防止膜の除去部分の上に電極を形成するため、本発明の半導体装置を確実に形成することができる。また、ＧａＮ系半導体層の表面部を酸化するときに、ＧａＮ系半導体層のうち活性領域となる部分（正確には電極が形成される部分）が酸化防止膜によって保護されるので、酸化処理に起因する活性領域の劣化を防止することができる。すなわち、ＧａＮ系半導体層のうち活性領域となる部分の酸化処理前の構造を酸化処理後においても維持することができる。
【００２３】
第２の半導体装置の製造方法において、酸化防止膜はシリコン、酸化シリコン又は窒化シリコンよりなることが好ましい。
【００２４】
このようにすると、酸化防止膜によってＧａＮ系半導体層の所定の部分を確実に保護することができる。
【００２５】
第２の半導体装置の製造方法において、酸化防止膜を形成する工程は、ゲート電極形成領域及びその両側に位置する一対のオーミック電極形成領域のそれぞれにおいて半導体層の上に酸化防止膜を形成する工程を含み、電極を形成する工程は、酸化防止膜を除去した後、ゲート電極形成領域において活性領域の上にゲート電極を形成すると共に一対のオーミック電極形成領域において一対のオーミック電極を形成する工程を含むことが好ましい。
【００２６】
このようにすると、例えば良好な電気的特性と高信頼性とを有するＡｌＧａＮ／ＧａＮ系ＨＥＭＴを実現することができる。
【００２７】
第１又は第２の半導体装置の製造方法において、保護絶縁膜を形成する工程は、酸素雰囲気中で半導体層に対して熱処理を行なう工程を含むことが好ましい。
【００２８】
このようにすると、ＧａＮ系半導体が酸化されてなる保護絶縁膜を確実に形成することができる。
【００２９】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
【００３０】
図１は本発明の第１の実施形態に係る半導体装置、具体的にはＧａＮ系半導体を用いたＨＥＭＴの断面構成を示している。
【００３１】
図１に示すように、本実施形態のＨＥＭＴは、例えばＳｉＣからなる基板１１と、基板１１上に成長したＧａＮ系半導体層よりなる活性領域１２Ａと、活性領域１２Ａの表面を覆う保護絶縁膜１２Ｂとを備えている。保護絶縁膜１２Ｂは、活性領域１２Ａと同じＧａＮ系半導体が酸化されることにより形成されたものである。また、保護絶縁膜１２Ｂには、活性領域１２Ａにおけるゲート電極形成領域及びその両側に位置するオーミック電極形成領域がそれぞれ露出するように複数の開口部が形成されており、活性領域１２Ａにおける各開口部からの露出部分の上に、ゲート電極１３及び一対のオーミック電極１４が形成されている。ゲート電極１３は活性領域１２ＡつまりＧａＮ系半導体層とショットキ接合している。各オーミック電極１４は、ゲート電極１３におけるゲート長方向の両側部から所定の間隔だけ離して設けられており、それぞれソース電極及びドレイン電極として機能する。
【００３２】
すなわち、本実施形態に係るＨＥＭＴの特徴は、予め堆積されたＧａＮ系半導体層の表面部を酸化することにより形成された保護絶縁膜１２Ｂによって、ＧａＮ系半導体層のうち酸化されなかった部分よりなる活性領域１２Ａが覆われていることである。具体的には、活性領域１２Ａにおけるゲート電極１３と各オーミック電極１４との間の部分が、ＧａＮ系半導体が酸化されてなる保護絶縁膜１２Ｂにより覆われている。従って、活性領域１２ＡとなるＧａＮ系半導体層と保護絶縁膜１２Ｂとの間には、トラップ等の欠陥が存在しない、良好な特性を持つ界面が形成される。その結果、ＧａＮ系半導体層の保護絶縁膜としてシリコン窒化膜を用いた、図１２に示す従来のＨＥＭＴの電流電圧特性が非常に不安定であった（図１３参照）のに対して、ＧａＮ系半導体が酸化されてなる保護絶縁膜１２Ｂを用いた、本実施形態のＨＥＭＴにおいては、図２に示すように、非常に安定した電流電圧特性が実現される。言い換えると、本実施形態のＨＥＭＴに対して高いドレイン電圧を印加しながらドレイン電流の測定を行なった後に再度ドレイン電流の測定を行なった場合にも、測定結果つまりドレイン電流値の変動は見られなかった。尚、図２に示す電流電圧特性は、ゲート電圧値（ゲート・ソース間電圧値）ＶGSとして、順方向に（ゲート側が正電位になるように）０Ｖ、＋２Ｖ、＋４Ｖ、逆方向（ゲート側が負電位になるように）にー２Ｖ、ー４Ｖ、ー６Ｖ、ー８Ｖ、ー１０Ｖ、ー１２Ｖを印加することによって得られたものである。また、図２において、横軸にはドレイン電圧値（ソース・ドレイン間電圧値）ＶDSを示しており、縦軸には単位ゲート幅当たりのドレイン電流値（ソース・ドレイン間電流値）ＩDSを示している。
【００３３】
以下、第１の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
【００３４】
図３（ａ）〜（ｄ）及び図４（ａ）、（ｂ）は、第１の実施形態に係る半導体装置の製造方法、具体的には、ＧａＮ系半導体が酸化されてなる保護絶縁膜を用いた、図１に示すＨＥＭＴの製造方法の各工程を示す断面図である。
【００３５】
まず、図３（ａ）に示すように、例えばＳｉＣよりなる基板１１の上に、例えば分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法を用いて、複数のＧａＮ系半導体層が積層されてなり且つＡｌＧａＮ／ＧａＮヘテロ接合を有する積層体１２を形成する。尚、積層体１２の詳細な構成については後述する。
【００３６】
次に、積層体１２に対して、例えば酸素雰囲気中で約９００℃の熱処理を２０分間程度行なうことにより、図３（ｂ）に示すように、基板１１の上に全面に亘って、積層体１２の表面部が酸化されてなる保護絶縁膜１２Ｂを、積層体１２のうち酸化されなかった部分よりなる活性領域１２Ａの上に形成する。
【００３７】
次に、図３（ｃ）に示すように、リソグラフィ法を用いて、一対のオーミック電極形成領域（ソース電極形成領域及びドレイン電極形成領域）に開口部を有する第１のレジストパターン１６を形成した後、第１のレジストパターン１６をマスクとして保護絶縁膜１２Ｂに対してドライエッチングを行なうことによって、各オーミック電極形成領域において保護絶縁膜１２Ｂを除去する。これにより、各オーミック電極形成領域において活性領域１２Ａが露出する。その後、例えば蒸着法を用いて、活性領域１２Ａの露出部分の上を含む基板１１の上に全面に亘って、例えば下層のＴｉ膜と上層のＡｌ膜との積層膜を形成した後、例えばリフトオフ法を用いて該積層膜における第１のレジストパターン１６の上側部分を第１のレジストパターン１６と共に除去する。これにより、図３（ｄ）に示すように、活性領域１２Ａの上に、それぞれソース電極及びドレイン電極となる一対のオーミック電極１４が選択的に形成される。
【００３８】
次に、図４（ａ）に示すように、リソグラフィ法を用いて、各オーミック電極１４の間のゲート電極形成領域に開口部を有する第２のレジストパターン１７を形成した後、第２のレジストパターン１７をマスクとして保護絶縁膜１２Ｂに対してドライエッチングを行なうことによって、ゲート電極形成領域において保護絶縁膜１２Ｂを除去する。これにより、ゲート電極形成領域において活性領域１２Ａが露出する。その後、例えば蒸着法を用いて、活性領域１２Ａの露出部分の上を含む基板１１の上に全面に亘って、例えば下層のＰｄ膜と中層のＴｉ膜と上層のＡｕ膜との積層膜を形成した後、例えばリフトオフ法を用いて該積層膜における第２のレジストパターン１７の上側部分を第２のレジストパターン１７と共に除去する。これにより、図４（ｂ）に示すように、活性領域１２Ａの上にゲート電極１３が選択的に形成される。
【００３９】
その後、図示は省略しているが、ゲート電極１３の上及び各オーミック電極１４の上を含む基板１１の上に全面に亘って、例えばシリコン酸化膜よりなる層間絶縁膜を形成した後、該層間絶縁膜の上に、ゲート電極１３及び各オーミック電極１４のそれぞれと電気的に接続し且つ例えば下層のＴｉ層と上層のＡｕ層とからなる複数のパッド電極を形成する。以上に説明した工程によって、ＡｌＧａＮ／ＧａＮ系ＨＥＭＴが完成する。
【００４０】
第１の実施形態によると、ＧａＮ系半導体層の積層体１２の表面部を酸化することにより、該表面部が酸化されてなる保護絶縁膜１２Ｂを、積層体１２のうち酸化されなかった部分よりなる活性領域１２Ａの上に形成する。このため、活性領域１２ＡとなるＧａＮ系半導体層と保護絶縁膜１２Ｂとの間に、トラップ等の欠陥のない、優れた特性を持つ界面を形成できる。従って、ＧａＮ系半導体層の保護絶縁膜としてシリコン窒化膜等を用いる従来技術と比べて、電流電圧特性等の電気的特性が安定し、それにより信頼性が向上したＨＥＭＴを実現することができる。
【００４１】
また、第１の実施形態によると、活性領域１２Ａの上に保護絶縁膜１２Ｂを形成した後、保護絶縁膜１２Ｂを部分的に除去し、その後、活性領域１２Ａにおける保護絶縁膜１２Ｂの除去部分の上に電極（オーミック電極１４及びゲート電極１３）を形成するため、図１に示す本実施形態のＨＥＭＴを簡単且つ確実に形成することができる。
【００４２】
以下、ＨＥＭＴの動作特性に極めて大きな影響を及ぼす、活性領域１２ＡとなるＧａＮ系半導体層と保護絶縁膜１２Ｂとの界面の特性を検証した結果について説明する。
【００４３】
図５は、前述の界面特性の検証に用いた、積層体１２の断面構成の一例を示している。図５に示すように、積層体１２は、基板１１上に順次成長した、例えばＡｌＮからなる厚さ約１００ｎｍのバッファ層５１、例えば真性ＧａＮからなる厚さ約３μｍ（３０００ｎｍ）のチャネル層５２、例えば真性ＡｌＧａＮからなる厚さ約２ｎｍの第１障壁層５３、例えばｎ型ＡｌＧａＮからなる厚さ約２５ｎｍの第２障壁層５４、例えば真性ＡｌＧａＮからなる厚さ約３ｎｍの第３障壁層５５、及び、例えばＧａＮからなる厚さ約２０ｎｍの絶縁酸化膜形成層５６から構成されている。
【００４４】
図６は、ＧａＮ層に対して酸素雰囲気中で９００℃の熱処理を行なった場合に形成される酸化層（絶縁酸化膜）の厚さの熱処理時間依存性を示している。図６に示すように、ＧａＮ層に対して前述の熱処理を３０分間行なった場合に形成される酸化層の厚さは約５０ｎｍであり、ＧａＮ層に対して前述の熱処理を６０分間行なった場合に形成される酸化層の厚さは約１００ｎｍである。また、透過型電子顕微鏡（ＴＥＭ：Transmission electorn microscope）による断面観察から、前述の熱処理によって形成される酸化層の厚さは、熱酸化前のＧａＮ層の厚さの約２倍になっていることが判明した。従って、厚さ約２０ｎｍのＧａＮ層である絶縁酸化膜形成層５６の酸化に要する時間は約２０分であり、絶縁酸化膜形成層５６が酸化されてなる酸化層（主成分はＧａ2Ｏ3）の厚さは約４０ｎｍである。尚、絶縁酸化膜形成層５６が酸化されてなる酸化層が保護絶縁膜１２Ｂと対応し、積層体１２のうち酸化されなかった部分、つまりバッファ層５１、チャネル層５２、第１障壁層５３、第２障壁層５４及び第３障壁層５５が活性領域１２Ａと対応する。
【００４５】
図７は、前述の熱処理の前後における積層体１２のシートキャリア濃度とキャリア移動度とを室温下でホール（ＨＡＬＬ）測定法により測定した結果を示している。図７に示すように、熱処理の前後においてシートキャリア濃度及びキャリア移動度は共に大きな変化をしておらず、電子供給用のＡｌＧａＮ層（第１障壁層５３、第２障壁層５４及び第３障壁層５５）に、ＧａＮ層（絶縁酸化膜形成層５６）の酸化処理に起因する影響が生じていないことが判明した。
【００４６】
図８は、積層体１２の表面の絶縁酸化膜形成層５６に対して酸素雰囲気中で９００℃の熱酸化処理を２０分間行なうことにより保護絶縁膜１２Ｂが形成されたＨＥＭＴ構造におけるゲート電極形成前のソース・ドレイン間の電流電圧特性と、前述の熱酸化処理を行なう前の保護絶縁膜１２Ｂが形成されていないＨＥＭＴ構造におけるゲート電極形成前のソース・ドレイン間の電流電圧特性とを比較した結果を示している。図８に示すように、前述の熱酸化処理の前後において電流電圧特性はほぼ同じであり、熱酸化処理に起因する影響が活性領域に生じていないことが判明した。
【００４７】
尚、第１の実施形態において、ＨＥＭＴを例として説明したが、これに限らず、電界効果型トランジスタ（ＭＥＳＦＥＴ）又はヘテロ接合バイポーラトランジスタ（ＨＢＴ）等の他のデバイスの場合でも、ＧａＮ系半導体よりなる活性領域における電極の周辺部の上に、ＧａＮ系半導体が酸化されてなる保護絶縁膜を形成することによって同様の効果が得られる。
【００４８】
また、第１の実施形態において、基板１１を構成する材料としてＳｉＣを用いたが、これに代えて、ＧａＮ系半導体層をエピタキシャル成長させることができる他の基板材料、例えばサファイア（Ａｌ2Ｏ3）等を用いてもよい。
【００４９】
また、第１の実施形態において、保護絶縁膜１２Ｂを形成するための被酸化層（絶縁酸化膜形成層５６）の材料として、ＧａＮを用いたが、これに限られず、良質な酸化層を形成できる他のＧａＮ系半導体、例えばＡｌＧａＮ、ＩｎＧａＮ又はＩｎＡｌＧａＮ等を用いてもよい。また、ＧａＮ系半導体層の積層体１２の表面部（絶縁酸化膜形成層５６）に対して熱酸化を行なうことにより保護絶縁膜１２Ｂを形成したが、これに代えて、絶縁性に優れた良質な酸化膜を形成できる他の方法、例えばイオン注入法又はプラズマドーピング法等を積層体１２に対して用いることにより保護絶縁膜１２Ｂを形成してもよい。
【００５０】
また、第１の実施形態において、保護絶縁膜１２Ｂの厚さは特に限定されるものではないが、２０ｎｍ以上であることが好ましく、１００ｎｍ以上であることがより好ましい。このようにすると、活性領域１２Ａを確実に保護することができる。また、保護絶縁膜１２Ｂの上面と、各電極（ゲート電極１３及びオーミック電極１４）の上面とが面一になるように、保護絶縁膜１２Ｂの厚さ及び各電極の厚さを設定した場合には、後の工程（層間絶縁膜形成工程又は配線形成工程等）を簡単化できるという効果が得られる。
【００５１】
また、第１の実施形態において、活性領域１２Ａの全面に保護絶縁膜１２Ｂを形成したが、これに代えて、活性領域１２Ａにおけるゲート電極１３と各オーミック電極１４との間の部分の上にのみ保護絶縁膜１２Ｂを形成してもよい。
【００５２】
また、第１の実施形態において、保護絶縁膜１２Ｂの所定の部分を除去するためにドライエッチングを用いたが、これに限られず、他のエッチング方法、例えばアンモニア水を用いたウェットエッチング等を用いてもよい。
【００５３】
また、第１の実施形態において、オーミック電極１４を形成した後、ゲート電極１３を形成したが、これに代えて、ゲート電極１３を形成した後、オーミック電極１４を形成してもよい。
【００５４】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
【００５５】
図９（ａ）〜（ｄ）及び図１０（ａ）、（ｂ）は、第２の実施形態に係る半導体装置の製造方法、具体的には、ＧａＮ系半導体が酸化されてなる保護絶縁膜を用いたＨＥＭＴの製造方法の各工程を示す断面図である。
【００５６】
まず、図９（ａ）に示すように、例えばＳｉＣよりなる基板２１の上に、例えばＭＢＥ法を用いて、複数のＧａＮ系半導体層が積層されてなり且つＡｌＧａＮ／ＧａＮヘテロ接合を有する積層体２２を形成する。尚、積層体２２の構成は、第１の実施形態の積層体１２と同様である（図５参照）。
【００５７】
次に、図９（ｂ）に示すように、ゲート電極形成領域及びその両側に所定の間隔だけ離れて位置する一対のオーミック電極形成領域のそれぞれにおいて、積層体２２の上に、例えば化学的気相成長（ＣＶＤ）法又はＭＢＥ法等を用いて、例えばＳｉ（シリコン）よりなる酸化防止膜２３を形成する。
【００５８】
次に、積層体２２上に酸化防止膜２３が形成された状態のまま、積層体２２に対して、例えば酸素雰囲気中で約９００℃の熱処理を２０分間程度行なう。これにより、図９（ｃ）に示すように、積層体２２の表面部における酸化防止膜２３の外側部分が酸化されてなる保護絶縁膜２２Ｂを、積層体２２のうち酸化されなかった部分よりなる活性領域２２Ａの上に形成することができる。
【００５９】
次に、図９（ｄ）に示すように、例えば弗硝酸を用いて酸化防止膜２３を除去することにより、各電極形成領域（ゲート電極形成領域及び一対のオーミック電極形成領域）において活性領域２２Ａを露出させる。
【００６０】
次に、図１０（ａ）に示すように、各オーミック電極形成領域において活性領域２２Ａの上に、例えば蒸着法及びリソグラフィ法を用いて、それぞれソース電極及びドレイン電極となり且つ例えば下層のＴｉ膜と上層のＡｌ膜とから構成される一対のオーミック電極２４を選択的に形成する。このとき、各オーミック電極２４を保護絶縁膜２２Ｂの上に延びるように形成してもよい。
【００６１】
次に、図１０（ｂ）に示すように、ゲート電極形成領域において活性領域２２Ａの上に、例えば蒸着法及びリソグラフィ法を用いて、例えば下層のＰｄ膜と中層のＴｉ膜と上層のＡｕ膜とから構成されるゲート電極２５を選択的に形成する。このとき、ゲート電極２５を保護絶縁膜２２Ｂの上に延びるように形成してもよい。
【００６２】
その後、図示は省略しているが、各オーミック電極２４の上及びゲート電極２５の上を含む基板２１の上に全面に亘って、例えばシリコン酸化膜よりなる層間絶縁膜を形成した後、該層間絶縁膜の上に、各オーミック電極２４及びゲート電極２５のそれぞれと電気的に接続し且つ例えば下層のＴｉ層と上層のＡｕ層とからなる複数のパッド電極を形成する。以上に説明した工程によって、ＡｌＧａＮ／ＧａＮ系ＨＥＭＴが完成する。
【００６３】
第２の実施形態によると、ＧａＮ系半導体層の積層体２２の表面部を酸化することにより、該表面部が酸化されてなる保護絶縁膜２２Ｂを、積層体２２のうち酸化されなかった部分よりなる活性領域２２Ａの上に形成する。このため、活性領域２２ＡとなるＧａＮ系半導体層と保護絶縁膜２２Ｂとの間に、トラップ等の欠陥のない、優れた特性を持つ界面を形成できる。従って、ＧａＮ系半導体層の保護絶縁膜としてシリコン窒化膜等を用いる従来技術と比べて、電流電圧特性等の電気的特性が安定し、それにより信頼性が向上したＨＥＭＴを実現することができる。
【００６４】
また、第２の実施形態によると、ＧａＮ系半導体層の積層体２２の所定の部分を覆う酸化防止膜２３を用いることによって、積層体２２の表面部における酸化防止膜２３の外側部分が酸化されてなる保護絶縁膜２２Ｂを形成した後、酸化防止膜２３を除去し、その後、活性領域２２Ａにおける酸化防止膜２３の除去部分の上に電極（オーミック電極２４及びゲート電極２５）を形成するため、本実施形態のＨＥＭＴを確実に形成することができる。また、積層体２２の表面部を酸化するときに、積層体２２のうち活性領域２２Ａとなる部分（正確には電極が形成される部分）が酸化防止膜２３によって保護されるので、酸化処理（熱酸化処理）に起因する活性領域２２Ａの劣化を防止することができる。言い換えると、積層体２２のうち活性領域２２Ａとなる部分の酸化処理前の構造を酸化処理後においても維持することができる。
【００６５】
ところで、第２の実施形態においては、保護絶縁膜２２Ｂを形成するための熱酸化処理後における酸化防止膜２３の除去処理も重要である。すなわち、酸化防止膜２３を完全に除去できなかったり、又は、酸化防止膜２３の除去時に活性領域２２Ａが損傷を受けると、トランジスタ特性が劣化してしまう。さらに、酸化防止膜２３の除去時に、保護絶縁膜２２Ｂがエッチングされることを確実に防止する必要がある。
【００６６】
そこで、第２の実施形態においては、Ｓｉよりなる酸化防止膜２３を除去するために、弗硝酸を用いたウェットエッチングを行なっている。
【００６７】
図１１は、酸化防止膜２３に対して弗硝酸を用いたウェットエッチングを行なった場合における、酸化防止膜２３及び保護絶縁膜（酸化層）２２Ｂのそれぞれのエッチング量の時間依存性を示している。図１１に示すように、弗硝酸を用いたウェットエッチングによって、酸化防止膜２３は容易にエッチングされる一方、保護絶縁膜２２Ｂはほとんどエッチングされない。
【００６８】
尚、第２の実施形態において、ＨＥＭＴを例として説明したが、これに限らず、ＭＥＳＦＥＴ又はＨＢＴ等の他のデバイスの場合でも、ＧａＮ系半導体よりなる活性領域における電極の周辺部の上に、ＧａＮ系半導体が酸化されてなる保護絶縁膜を形成することによって同様の効果が得られる。
【００６９】
また、第２の実施形態において、基板２１を構成する材料としてＳｉＣを用いたが、これに代えて、ＧａＮ系半導体層をエピタキシャル成長させることができる他の基板材料、例えばサファイア等を用いてもよい。
【００７０】
また、第２の実施形態において、保護絶縁膜２２Ｂを形成するための被酸化層（つまり積層体２２の表面部）の材料はＧａＮ系半導体であれば特に限定されるものではないが、例えば良質な酸化層を形成できるＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ又はＩｎＡｌＧａＮ等を用いてもよい。また、積層体２２の表面部に対して熱酸化を行なうことにより保護絶縁膜２２Ｂを形成したが、これに代えて、絶縁性に優れた良質な酸化膜を形成できる他の方法、例えばイオン注入法又はプラズマドーピング法等を積層体２２に対して用いることにより保護絶縁膜２２Ｂを形成してもよい。
【００７１】
また、第２の実施形態において、保護絶縁膜２２Ｂの厚さは特に限定されるものではないが、２０ｎｍ以上であることが好ましく、１００ｎｍ以上であることがより好ましい。このようにすると、活性領域２２Ａを確実に保護することができる。また、保護絶縁膜２２Ｂの上面と、各電極（オーミック電極２４及びゲート電極２５）の上面とが面一になるように、保護絶縁膜２２Ｂの厚さ及び各電極の厚さを設定した場合には、後の工程（層間絶縁膜形成工程又は配線形成工程等）を簡単化できるという効果が得られる。
【００７２】
また、第２の実施形態において、活性領域２２Ａの全面に保護絶縁膜２２Ｂを形成したが、これに代えて、活性領域２２Ａにおけるゲート電極２５と各オーミック電極２４との間の部分の上にのみ保護絶縁膜２２Ｂを形成してもよい。
【００７３】
また、第２の実施形態において、酸化防止膜２３を除去するために、弗硝酸を用いたウェットエッチングを行なったが、これに代えて、他のエッチング液を用いたウェットエッチングを行なってもよいし、又は、ドライエッチングを行なってもよい。
【００７４】
また、第２の実施形態において、酸化防止膜２３の材料としてシリコンを用いたが、これに限られず、熱処理等の酸化処理によって積層体２２の所定の部分（電極が形成される部分）が劣化することを防止できる他の材料、例えば酸化シリコン又は窒化シリコン等を用いてもよい。酸化防止膜２３の材料として酸化シリコンを用いた場合、酸化防止膜２３に対してウェットエッチングを行なうためのエッチング液として、弗酸を含む溶液、例えばバッファード弗酸（ＢＨＦ）等を用いてもよい。また、酸化防止膜２３の材料として窒化シリコンを用いた場合、酸化防止膜２３に対してウェットエッチングを行なうためのエッチング液として、燐酸を含む溶液、例えば熱燐酸等を用いてもよい。
【００７５】
また、第２の実施形態において、オーミック電極２４を形成した後、ゲート電極２５を形成したが、これに代えて、ゲート電極２５を形成した後、オーミック電極２４を形成してもよい。
【００７６】
また、第２の実施形態において、積層体２２における各電極（オーミック電極２４及びゲート電極２５）が形成される部分を覆う酸化防止膜２３をマスクとして積層体２２の表面部を酸化することにより、該表面部における酸化防止膜２３の外側部分が酸化されてなる保護絶縁膜２２Ｂを形成した。しかし、これに代えて、各電極の熱的安定性が十分に保証される場合には、酸化防止膜を形成することなく、保護絶縁膜の形成前に積層体上に各電極を形成し、その後、各電極をマスクとして積層体の表面部を酸化することにより、該表面部における各電極の外側部分が酸化されてなる保護絶縁膜を形成してもよい。
【００７７】
【発明の効果】
本発明によると、ＧａＮ系半導体よりなる活性領域の上に、ＧａＮ系半導体が酸化されてなる保護絶縁膜を形成するため、活性領域となるＧａＮ系半導体層と保護絶縁膜との間に、トラップ等の欠陥のない良好な界面を形成できる。従って、ＧａＮ系半導体層の保護絶縁膜としてシリコン窒化膜等を用いる従来技術と比べて、半導体装置の電気的特性が安定し、それにより半導体装置の信頼性が向上する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の断面図である。
【図２】本発明の第１の実施形態に係る半導体装置の電流電圧特性を示す図である。
【図３】（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】本発明の第１の実施形態に係る半導体装置の製造方法において用いられるＧａＮ系半導体層の積層体の断面構成の一例を示す図である。
【図６】本発明の第１の実施形態に係る半導体装置の製造方法においてＧａＮ層に対して酸素雰囲気中で９００℃の熱処理を行なった場合に形成される酸化層の厚さの熱処理時間依存性を示す図である。
【図７】本発明の第１の実施形態に係る半導体装置の製造方法において保護絶縁膜を形成するために行なわれる熱処理の前後における積層体のキャリア濃度とキャリア移動度とを測定した結果を示す図である。
【図８】本発明の第１の実施形態に係る半導体装置の製造方法の熱酸化処理を行なうことにより保護絶縁膜が形成されたＨＥＭＴ構造におけるゲート電極形成前のソース・ドレイン間の電流電圧特性と、本発明の第１の実施形態に係る半導体装置の製造方法の熱酸化処理を行なう前の保護絶縁膜が形成されていないＨＥＭＴ構造におけるゲート電極形成前のソース・ドレイン間の電流電圧特性とを比較した結果を示す図である。
【図９】（ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１０】（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１１】本発明の第２の実施形態に係る半導体装置の製造方法において酸化防止膜に対して行なわれる、弗硝酸を用いたウェットエッチングにおける、酸化防止膜及び保護絶縁膜（酸化層）のそれぞれのエッチング量の時間依存性を示す図である。
【図１２】従来の半導体装置の断面図である。
【図１３】従来の半導体装置の電流電圧特性を示す図である。
【符号の説明】
１１ 基板
１２ 積層体
１２Ａ 活性領域
１２Ｂ 保護絶縁膜
１３ ゲート電極
１４ オーミック電極
１６ 第１のレジストパターン
１７ 第２のレジストパターン
２１ 基板
２２ 積層体
２２Ａ 活性領域
２２Ｂ 保護絶縁膜
２３ 酸化防止膜
２４ オーミック電極
２５ ゲート電極
５１ バッファ層
５２ チャネル層
５３ 第１障壁層
５４ 第２障壁層
５５ 第３障壁層
５６ 絶縁酸化膜形成層
【発明の属する技術分野】
本発明は、一般式ＩｎXＡｌYＧａ1―X―YＮ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｘ＋Ｙ≦１）で表される窒化ガリウム（以下、ＧａＮと表記する）系半導体を用いた半導体装置に関し、特にＧａＮ系半導体が酸化されてなる絶縁酸化膜を有する半導体装置に関するものである。
【０００２】
【従来の技術】
ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ又はＩｎＡｌＧａＮ等のＧａＮ系半導体（つまりIII 族窒化物半導体）は、電子のバンド間遷移が直接遷移であると共にバンドギャップが１．９５ｅＶから６ｅＶまで変化するため、レーザーダイオード等の発光デバイスの材料として有望視されている。近年は、特に、情報処理機器の高密度化を実現するため、青紫領域の波長を有する光を出力できる半導体レーザ素子の開発が盛んに行なわれている。また、ＧａＮは高い絶縁破壊電界強度と高い熱伝導率と高い電子飽和速度とを有しているため、高周波用のパワーデバイス材料としても有望である。特に、ＡｌＧａＮ／ＧａＮヘテロ接合構造は、電界強度が１×１０5 Ｖ／ｃｍのときにＧａＡｓの２倍以上の電子飽和速度を有するため、素子の微細化に伴って高周波動作が期待できる。
【０００３】
ＧａＮ系半導体は、Ｓｉ又はＧｅ等のｎ型ドーパントをドープすることによりｎ型特性を示すので、電界効果トランジスタ（ＦＥＴ）等への応用が図られている。また、ＧａＮ系半導体は、Ｍｇ、Ｂａ又はＣａ等のｐ型ドーパントをドープすることによりｐ型特性を示すので、ＬＥＤや半導体レーザ素子等への応用が図られている。その他、電子デバイスとして、電子の輸送特性に優れたＡｌＧａＮ／ＧａＮ系ＨＥＭＴ（High Electorn Mobility Transistor ）等が広く検討されている。
【０００４】
以下、従来の半導体装置について図面を参照しながら説明する。図１２は、従来の半導体装置、具体的には、ＡｌＧａＮ／ＧａＮ系ＨＥＭＴの断面構成を示している。図１２に示すように、炭化ケイ素（ＳｉＣ）よりなる基板１の上に、下層のＧａＮ層と上層のＡｌＧａＮ層とからなるヘテロ接合層２が形成されていると共に、ヘテロ接合層２つまり活性領域の上に、表面保護用の絶縁膜（保護絶縁膜）３が形成されている。保護絶縁膜３は、例えばプラズマＣＶＤ法により堆積されたシリコン窒化膜である。保護絶縁膜３には、ヘテロ接合層２におけるゲート電極形成領域及びその両側に位置する一対のオーミック電極形成領域がそれぞれ露出するように複数の開口部が形成されており、ヘテロ接合層２における各開口部からの露出部分の上に、ゲート電極４及び一対のオーミック電極５が形成されている。ゲート電極４はヘテロ接合層２とショットキ接合している。各オーミック電極５は、ゲート電極４におけるゲート長方向の両側部から所定の間隔だけ離して設けられており、それぞれソース電極及びドレイン電極として機能する。
【０００５】
【発明が解決しようとする課題】
図１２に示す従来のＡｌＧａＮ／ＧａＮ系ＨＥＭＴにおいては、ヘテロ接合層２つまりＧａＮ系半導体層におけるゲート電極４と各オーミック電極５との間の部分が、シリコン窒化膜よりなる保護絶縁膜３によって覆われている。このため、ＧａＮ系半導体層とシリコン窒化膜との界面の特性は、装置の電気的特性に大きな影響を及ぼすことになる。
【０００６】
しかしながら、従来のＡｌＧａＮ／ＧａＮ系ＨＥＭＴの電流電圧特性を調べたるために、高いドレイン電圧を印加しながらドレイン電流の測定を行なった後に再度ドレイン電流の測定を行なったところ、図１３に示すように、測定毎にドレイン電流の値が大きく変動してしまうという現象、つまり電流電圧特性が不安定になるという問題が生じた。尚、図１３に示す電流電圧特性は、ゲート電圧値（ゲート・ソース間電圧値）ＶGSとして、逆方向に（ゲート側が負電位になるように）０Ｖ、ー５Ｖ、ー１０Ｖ、ー１５Ｖ、ー２０Ｖを印加することによって得られたものである。また、図１３において、横軸にはドレイン電圧値（ソース・ドレイン間電圧値）ＶDSを示しており、縦軸には単位ゲート幅当たりのドレイン電流値（ソース・ドレイン間電流値）ＩDSを示している。
【０００７】
前述の電流電圧特性の不安定さの原因としては、例えばＧａＮ系半導体層と表面保護用のシリコン窒化膜との界面に生じたトラップに起因するドレイン電流の減少などが考えられる。また、この電圧電流特性の不安定さは、保護絶縁膜の種類、保護絶縁膜の形成方法（例えばプラズマＣＶＤの実施条件）、又は、保護絶縁膜形成時におけるＧａＮ系半導体層との界面の清浄度等に大きく依存していることが判明した。すなわち、装置の電気的特性を損なうことなく、ＧａＮ系半導体層の表面に保護絶縁膜を形成することは非常に困難である。
【０００８】
前記に鑑み、本発明は、ＧａＮ系半導体層との界面の特性が優れた保護絶縁膜を形成できるようにし、それによって電気的特性が安定した、信頼性が高い半導体装置を実現できるようにすることを目的とする。
【０００９】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る半導体装置は、基板上に形成されており、III 族窒化物半導体よりなる活性領域と、活性領域の上に形成された電極と、活性領域における電極の周辺部の上に形成されており、III 族窒化物半導体が酸化されてなる保護絶縁膜とを備えている。
【００１０】
本発明の半導体装置によると、III 族窒化物半導体つまりＧａＮ系半導体よりなる活性領域の上に、ＧａＮ系半導体が酸化されてなる保護絶縁膜が形成されている。このため、活性領域となるＧａＮ系半導体層と保護絶縁膜との間に、トラップ等の欠陥のない、優れた特性を持つ界面が形成されるので、電流電圧特性等の電気的特性が安定し、それにより信頼性が向上した半導体装置を実現することができる。
【００１１】
本発明の半導体装置において、電極はゲート電極であり、活性領域におけるゲート電極の両側の上に形成された一対のオーミック電極をさらに備え、保護絶縁膜は、活性領域におけるゲート電極と一対のオーミック電極のそれぞれとの間の部分の上に形成されていることが好ましい。
【００１２】
このようにすると、例えば良好な電気的特性と高信頼性とを有するＡｌＧａＮ／ＧａＮ系ＨＥＭＴを実現することができる。
【００１３】
本発明の半導体装置において、保護絶縁膜の厚さは２０ｎｍ以上であることが好ましい。
【００１４】
このようにすると、活性領域を確実に保護することができる。
【００１５】
本発明に係る第１の半導体装置の製造方法は、基板上にIII 族窒化物よりなる半導体層を形成する工程と、半導体層の表面部を酸化することによって、該表面部が酸化されてなる保護絶縁膜を、半導体層のうち酸化されなかった部分よりなる活性領域の上に形成する工程と、保護絶縁膜における所定の部分を除去した後、活性領域における保護絶縁膜が除去された部分の上に電極を形成する工程とを備えている。
【００１６】
第１の半導体装置の製造方法によると、III 族窒化物半導体層つまりＧａＮ系半導体層の表面部を酸化することにより、該表面部が酸化されてなる保護絶縁膜を、ＧａＮ系半導体層のうち酸化されなかった部分よりなる活性領域の上に形成する。このため、活性領域となるＧａＮ系半導体層と保護絶縁膜との間に、トラップ等の欠陥のない、優れた特性を持つ界面を形成できるので、電流電圧特性等の電気的特性が安定し、それにより信頼性が向上した半導体装置を実現することができる。
【００１７】
また、第１の半導体装置の製造方法によると、活性領域の上に保護絶縁膜を形成した後、保護絶縁膜を部分的に除去し、その後、活性領域における保護絶縁膜の除去部分の上に電極を形成するため、本発明の半導体装置を簡単且つ確実に形成することができる。
【００１８】
第１の半導体装置の製造方法において、電極を形成する工程は、ゲート電極形成領域及びその両側に位置する一対のオーミック電極形成領域のそれぞれにおいて保護絶縁膜を除去した後、ゲート電極形成領域において活性領域の上にゲート電極を形成すると共に一対のオーミック電極形成領域において一対のオーミック電極を形成する工程を含むことが好ましい。
【００１９】
このようにすると、例えば良好な電気的特性と高信頼性とを有するＡｌＧａＮ／ＧａＮ系ＨＥＭＴを実現することができる。
【００２０】
本発明に係る第２の半導体装置の製造方法は、基板上にIII 族窒化物よりなる半導体層を形成する工程と、半導体層における所定の部分の上に酸化防止膜を形成する工程と、酸化防止膜をマスクとして半導体層の表面部を酸化することによって、該表面部における酸化防止膜の外側部分が酸化されてなる保護絶縁膜を、半導体層のうち酸化されなかった部分よりなる活性領域の上に形成する工程と、酸化防止膜を除去した後、活性領域における酸化防止膜が除去された部分の上に電極を形成する工程とを備えている。
【００２１】
第２の半導体装置の製造方法によると、III 族窒化物半導体層つまりＧａＮ系半導体層の表面部を酸化することにより、該表面部が酸化されてなる保護絶縁膜を、ＧａＮ系半導体層のうち酸化されなかった部分よりなる活性領域の上に形成する。このため、活性領域となるＧａＮ系半導体層と保護絶縁膜との間に、トラップ等の欠陥のない、優れた特性を持つ界面を形成できるので、電流電圧特性等の電気的特性が安定し、それにより信頼性が向上した半導体装置を実現することができる。
【００２２】
また、第２の半導体装置の製造方法によると、ＧａＮ系半導体層の所定の部分を覆う酸化防止膜を用いることによって、ＧａＮ系半導体層の表面部における酸化防止膜の外側部分が酸化されてなる保護絶縁膜を形成した後、酸化防止膜を除去し、その後、活性領域における酸化防止膜の除去部分の上に電極を形成するため、本発明の半導体装置を確実に形成することができる。また、ＧａＮ系半導体層の表面部を酸化するときに、ＧａＮ系半導体層のうち活性領域となる部分（正確には電極が形成される部分）が酸化防止膜によって保護されるので、酸化処理に起因する活性領域の劣化を防止することができる。すなわち、ＧａＮ系半導体層のうち活性領域となる部分の酸化処理前の構造を酸化処理後においても維持することができる。
【００２３】
第２の半導体装置の製造方法において、酸化防止膜はシリコン、酸化シリコン又は窒化シリコンよりなることが好ましい。
【００２４】
このようにすると、酸化防止膜によってＧａＮ系半導体層の所定の部分を確実に保護することができる。
【００２５】
第２の半導体装置の製造方法において、酸化防止膜を形成する工程は、ゲート電極形成領域及びその両側に位置する一対のオーミック電極形成領域のそれぞれにおいて半導体層の上に酸化防止膜を形成する工程を含み、電極を形成する工程は、酸化防止膜を除去した後、ゲート電極形成領域において活性領域の上にゲート電極を形成すると共に一対のオーミック電極形成領域において一対のオーミック電極を形成する工程を含むことが好ましい。
【００２６】
このようにすると、例えば良好な電気的特性と高信頼性とを有するＡｌＧａＮ／ＧａＮ系ＨＥＭＴを実現することができる。
【００２７】
第１又は第２の半導体装置の製造方法において、保護絶縁膜を形成する工程は、酸素雰囲気中で半導体層に対して熱処理を行なう工程を含むことが好ましい。
【００２８】
このようにすると、ＧａＮ系半導体が酸化されてなる保護絶縁膜を確実に形成することができる。
【００２９】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
【００３０】
図１は本発明の第１の実施形態に係る半導体装置、具体的にはＧａＮ系半導体を用いたＨＥＭＴの断面構成を示している。
【００３１】
図１に示すように、本実施形態のＨＥＭＴは、例えばＳｉＣからなる基板１１と、基板１１上に成長したＧａＮ系半導体層よりなる活性領域１２Ａと、活性領域１２Ａの表面を覆う保護絶縁膜１２Ｂとを備えている。保護絶縁膜１２Ｂは、活性領域１２Ａと同じＧａＮ系半導体が酸化されることにより形成されたものである。また、保護絶縁膜１２Ｂには、活性領域１２Ａにおけるゲート電極形成領域及びその両側に位置するオーミック電極形成領域がそれぞれ露出するように複数の開口部が形成されており、活性領域１２Ａにおける各開口部からの露出部分の上に、ゲート電極１３及び一対のオーミック電極１４が形成されている。ゲート電極１３は活性領域１２ＡつまりＧａＮ系半導体層とショットキ接合している。各オーミック電極１４は、ゲート電極１３におけるゲート長方向の両側部から所定の間隔だけ離して設けられており、それぞれソース電極及びドレイン電極として機能する。
【００３２】
すなわち、本実施形態に係るＨＥＭＴの特徴は、予め堆積されたＧａＮ系半導体層の表面部を酸化することにより形成された保護絶縁膜１２Ｂによって、ＧａＮ系半導体層のうち酸化されなかった部分よりなる活性領域１２Ａが覆われていることである。具体的には、活性領域１２Ａにおけるゲート電極１３と各オーミック電極１４との間の部分が、ＧａＮ系半導体が酸化されてなる保護絶縁膜１２Ｂにより覆われている。従って、活性領域１２ＡとなるＧａＮ系半導体層と保護絶縁膜１２Ｂとの間には、トラップ等の欠陥が存在しない、良好な特性を持つ界面が形成される。その結果、ＧａＮ系半導体層の保護絶縁膜としてシリコン窒化膜を用いた、図１２に示す従来のＨＥＭＴの電流電圧特性が非常に不安定であった（図１３参照）のに対して、ＧａＮ系半導体が酸化されてなる保護絶縁膜１２Ｂを用いた、本実施形態のＨＥＭＴにおいては、図２に示すように、非常に安定した電流電圧特性が実現される。言い換えると、本実施形態のＨＥＭＴに対して高いドレイン電圧を印加しながらドレイン電流の測定を行なった後に再度ドレイン電流の測定を行なった場合にも、測定結果つまりドレイン電流値の変動は見られなかった。尚、図２に示す電流電圧特性は、ゲート電圧値（ゲート・ソース間電圧値）ＶGSとして、順方向に（ゲート側が正電位になるように）０Ｖ、＋２Ｖ、＋４Ｖ、逆方向（ゲート側が負電位になるように）にー２Ｖ、ー４Ｖ、ー６Ｖ、ー８Ｖ、ー１０Ｖ、ー１２Ｖを印加することによって得られたものである。また、図２において、横軸にはドレイン電圧値（ソース・ドレイン間電圧値）ＶDSを示しており、縦軸には単位ゲート幅当たりのドレイン電流値（ソース・ドレイン間電流値）ＩDSを示している。
【００３３】
以下、第１の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
【００３４】
図３（ａ）〜（ｄ）及び図４（ａ）、（ｂ）は、第１の実施形態に係る半導体装置の製造方法、具体的には、ＧａＮ系半導体が酸化されてなる保護絶縁膜を用いた、図１に示すＨＥＭＴの製造方法の各工程を示す断面図である。
【００３５】
まず、図３（ａ）に示すように、例えばＳｉＣよりなる基板１１の上に、例えば分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法を用いて、複数のＧａＮ系半導体層が積層されてなり且つＡｌＧａＮ／ＧａＮヘテロ接合を有する積層体１２を形成する。尚、積層体１２の詳細な構成については後述する。
【００３６】
次に、積層体１２に対して、例えば酸素雰囲気中で約９００℃の熱処理を２０分間程度行なうことにより、図３（ｂ）に示すように、基板１１の上に全面に亘って、積層体１２の表面部が酸化されてなる保護絶縁膜１２Ｂを、積層体１２のうち酸化されなかった部分よりなる活性領域１２Ａの上に形成する。
【００３７】
次に、図３（ｃ）に示すように、リソグラフィ法を用いて、一対のオーミック電極形成領域（ソース電極形成領域及びドレイン電極形成領域）に開口部を有する第１のレジストパターン１６を形成した後、第１のレジストパターン１６をマスクとして保護絶縁膜１２Ｂに対してドライエッチングを行なうことによって、各オーミック電極形成領域において保護絶縁膜１２Ｂを除去する。これにより、各オーミック電極形成領域において活性領域１２Ａが露出する。その後、例えば蒸着法を用いて、活性領域１２Ａの露出部分の上を含む基板１１の上に全面に亘って、例えば下層のＴｉ膜と上層のＡｌ膜との積層膜を形成した後、例えばリフトオフ法を用いて該積層膜における第１のレジストパターン１６の上側部分を第１のレジストパターン１６と共に除去する。これにより、図３（ｄ）に示すように、活性領域１２Ａの上に、それぞれソース電極及びドレイン電極となる一対のオーミック電極１４が選択的に形成される。
【００３８】
次に、図４（ａ）に示すように、リソグラフィ法を用いて、各オーミック電極１４の間のゲート電極形成領域に開口部を有する第２のレジストパターン１７を形成した後、第２のレジストパターン１７をマスクとして保護絶縁膜１２Ｂに対してドライエッチングを行なうことによって、ゲート電極形成領域において保護絶縁膜１２Ｂを除去する。これにより、ゲート電極形成領域において活性領域１２Ａが露出する。その後、例えば蒸着法を用いて、活性領域１２Ａの露出部分の上を含む基板１１の上に全面に亘って、例えば下層のＰｄ膜と中層のＴｉ膜と上層のＡｕ膜との積層膜を形成した後、例えばリフトオフ法を用いて該積層膜における第２のレジストパターン１７の上側部分を第２のレジストパターン１７と共に除去する。これにより、図４（ｂ）に示すように、活性領域１２Ａの上にゲート電極１３が選択的に形成される。
【００３９】
その後、図示は省略しているが、ゲート電極１３の上及び各オーミック電極１４の上を含む基板１１の上に全面に亘って、例えばシリコン酸化膜よりなる層間絶縁膜を形成した後、該層間絶縁膜の上に、ゲート電極１３及び各オーミック電極１４のそれぞれと電気的に接続し且つ例えば下層のＴｉ層と上層のＡｕ層とからなる複数のパッド電極を形成する。以上に説明した工程によって、ＡｌＧａＮ／ＧａＮ系ＨＥＭＴが完成する。
【００４０】
第１の実施形態によると、ＧａＮ系半導体層の積層体１２の表面部を酸化することにより、該表面部が酸化されてなる保護絶縁膜１２Ｂを、積層体１２のうち酸化されなかった部分よりなる活性領域１２Ａの上に形成する。このため、活性領域１２ＡとなるＧａＮ系半導体層と保護絶縁膜１２Ｂとの間に、トラップ等の欠陥のない、優れた特性を持つ界面を形成できる。従って、ＧａＮ系半導体層の保護絶縁膜としてシリコン窒化膜等を用いる従来技術と比べて、電流電圧特性等の電気的特性が安定し、それにより信頼性が向上したＨＥＭＴを実現することができる。
【００４１】
また、第１の実施形態によると、活性領域１２Ａの上に保護絶縁膜１２Ｂを形成した後、保護絶縁膜１２Ｂを部分的に除去し、その後、活性領域１２Ａにおける保護絶縁膜１２Ｂの除去部分の上に電極（オーミック電極１４及びゲート電極１３）を形成するため、図１に示す本実施形態のＨＥＭＴを簡単且つ確実に形成することができる。
【００４２】
以下、ＨＥＭＴの動作特性に極めて大きな影響を及ぼす、活性領域１２ＡとなるＧａＮ系半導体層と保護絶縁膜１２Ｂとの界面の特性を検証した結果について説明する。
【００４３】
図５は、前述の界面特性の検証に用いた、積層体１２の断面構成の一例を示している。図５に示すように、積層体１２は、基板１１上に順次成長した、例えばＡｌＮからなる厚さ約１００ｎｍのバッファ層５１、例えば真性ＧａＮからなる厚さ約３μｍ（３０００ｎｍ）のチャネル層５２、例えば真性ＡｌＧａＮからなる厚さ約２ｎｍの第１障壁層５３、例えばｎ型ＡｌＧａＮからなる厚さ約２５ｎｍの第２障壁層５４、例えば真性ＡｌＧａＮからなる厚さ約３ｎｍの第３障壁層５５、及び、例えばＧａＮからなる厚さ約２０ｎｍの絶縁酸化膜形成層５６から構成されている。
【００４４】
図６は、ＧａＮ層に対して酸素雰囲気中で９００℃の熱処理を行なった場合に形成される酸化層（絶縁酸化膜）の厚さの熱処理時間依存性を示している。図６に示すように、ＧａＮ層に対して前述の熱処理を３０分間行なった場合に形成される酸化層の厚さは約５０ｎｍであり、ＧａＮ層に対して前述の熱処理を６０分間行なった場合に形成される酸化層の厚さは約１００ｎｍである。また、透過型電子顕微鏡（ＴＥＭ：Transmission electorn microscope）による断面観察から、前述の熱処理によって形成される酸化層の厚さは、熱酸化前のＧａＮ層の厚さの約２倍になっていることが判明した。従って、厚さ約２０ｎｍのＧａＮ層である絶縁酸化膜形成層５６の酸化に要する時間は約２０分であり、絶縁酸化膜形成層５６が酸化されてなる酸化層（主成分はＧａ2Ｏ3）の厚さは約４０ｎｍである。尚、絶縁酸化膜形成層５６が酸化されてなる酸化層が保護絶縁膜１２Ｂと対応し、積層体１２のうち酸化されなかった部分、つまりバッファ層５１、チャネル層５２、第１障壁層５３、第２障壁層５４及び第３障壁層５５が活性領域１２Ａと対応する。
【００４５】
図７は、前述の熱処理の前後における積層体１２のシートキャリア濃度とキャリア移動度とを室温下でホール（ＨＡＬＬ）測定法により測定した結果を示している。図７に示すように、熱処理の前後においてシートキャリア濃度及びキャリア移動度は共に大きな変化をしておらず、電子供給用のＡｌＧａＮ層（第１障壁層５３、第２障壁層５４及び第３障壁層５５）に、ＧａＮ層（絶縁酸化膜形成層５６）の酸化処理に起因する影響が生じていないことが判明した。
【００４６】
図８は、積層体１２の表面の絶縁酸化膜形成層５６に対して酸素雰囲気中で９００℃の熱酸化処理を２０分間行なうことにより保護絶縁膜１２Ｂが形成されたＨＥＭＴ構造におけるゲート電極形成前のソース・ドレイン間の電流電圧特性と、前述の熱酸化処理を行なう前の保護絶縁膜１２Ｂが形成されていないＨＥＭＴ構造におけるゲート電極形成前のソース・ドレイン間の電流電圧特性とを比較した結果を示している。図８に示すように、前述の熱酸化処理の前後において電流電圧特性はほぼ同じであり、熱酸化処理に起因する影響が活性領域に生じていないことが判明した。
【００４７】
尚、第１の実施形態において、ＨＥＭＴを例として説明したが、これに限らず、電界効果型トランジスタ（ＭＥＳＦＥＴ）又はヘテロ接合バイポーラトランジスタ（ＨＢＴ）等の他のデバイスの場合でも、ＧａＮ系半導体よりなる活性領域における電極の周辺部の上に、ＧａＮ系半導体が酸化されてなる保護絶縁膜を形成することによって同様の効果が得られる。
【００４８】
また、第１の実施形態において、基板１１を構成する材料としてＳｉＣを用いたが、これに代えて、ＧａＮ系半導体層をエピタキシャル成長させることができる他の基板材料、例えばサファイア（Ａｌ2Ｏ3）等を用いてもよい。
【００４９】
また、第１の実施形態において、保護絶縁膜１２Ｂを形成するための被酸化層（絶縁酸化膜形成層５６）の材料として、ＧａＮを用いたが、これに限られず、良質な酸化層を形成できる他のＧａＮ系半導体、例えばＡｌＧａＮ、ＩｎＧａＮ又はＩｎＡｌＧａＮ等を用いてもよい。また、ＧａＮ系半導体層の積層体１２の表面部（絶縁酸化膜形成層５６）に対して熱酸化を行なうことにより保護絶縁膜１２Ｂを形成したが、これに代えて、絶縁性に優れた良質な酸化膜を形成できる他の方法、例えばイオン注入法又はプラズマドーピング法等を積層体１２に対して用いることにより保護絶縁膜１２Ｂを形成してもよい。
【００５０】
また、第１の実施形態において、保護絶縁膜１２Ｂの厚さは特に限定されるものではないが、２０ｎｍ以上であることが好ましく、１００ｎｍ以上であることがより好ましい。このようにすると、活性領域１２Ａを確実に保護することができる。また、保護絶縁膜１２Ｂの上面と、各電極（ゲート電極１３及びオーミック電極１４）の上面とが面一になるように、保護絶縁膜１２Ｂの厚さ及び各電極の厚さを設定した場合には、後の工程（層間絶縁膜形成工程又は配線形成工程等）を簡単化できるという効果が得られる。
【００５１】
また、第１の実施形態において、活性領域１２Ａの全面に保護絶縁膜１２Ｂを形成したが、これに代えて、活性領域１２Ａにおけるゲート電極１３と各オーミック電極１４との間の部分の上にのみ保護絶縁膜１２Ｂを形成してもよい。
【００５２】
また、第１の実施形態において、保護絶縁膜１２Ｂの所定の部分を除去するためにドライエッチングを用いたが、これに限られず、他のエッチング方法、例えばアンモニア水を用いたウェットエッチング等を用いてもよい。
【００５３】
また、第１の実施形態において、オーミック電極１４を形成した後、ゲート電極１３を形成したが、これに代えて、ゲート電極１３を形成した後、オーミック電極１４を形成してもよい。
【００５４】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
【００５５】
図９（ａ）〜（ｄ）及び図１０（ａ）、（ｂ）は、第２の実施形態に係る半導体装置の製造方法、具体的には、ＧａＮ系半導体が酸化されてなる保護絶縁膜を用いたＨＥＭＴの製造方法の各工程を示す断面図である。
【００５６】
まず、図９（ａ）に示すように、例えばＳｉＣよりなる基板２１の上に、例えばＭＢＥ法を用いて、複数のＧａＮ系半導体層が積層されてなり且つＡｌＧａＮ／ＧａＮヘテロ接合を有する積層体２２を形成する。尚、積層体２２の構成は、第１の実施形態の積層体１２と同様である（図５参照）。
【００５７】
次に、図９（ｂ）に示すように、ゲート電極形成領域及びその両側に所定の間隔だけ離れて位置する一対のオーミック電極形成領域のそれぞれにおいて、積層体２２の上に、例えば化学的気相成長（ＣＶＤ）法又はＭＢＥ法等を用いて、例えばＳｉ（シリコン）よりなる酸化防止膜２３を形成する。
【００５８】
次に、積層体２２上に酸化防止膜２３が形成された状態のまま、積層体２２に対して、例えば酸素雰囲気中で約９００℃の熱処理を２０分間程度行なう。これにより、図９（ｃ）に示すように、積層体２２の表面部における酸化防止膜２３の外側部分が酸化されてなる保護絶縁膜２２Ｂを、積層体２２のうち酸化されなかった部分よりなる活性領域２２Ａの上に形成することができる。
【００５９】
次に、図９（ｄ）に示すように、例えば弗硝酸を用いて酸化防止膜２３を除去することにより、各電極形成領域（ゲート電極形成領域及び一対のオーミック電極形成領域）において活性領域２２Ａを露出させる。
【００６０】
次に、図１０（ａ）に示すように、各オーミック電極形成領域において活性領域２２Ａの上に、例えば蒸着法及びリソグラフィ法を用いて、それぞれソース電極及びドレイン電極となり且つ例えば下層のＴｉ膜と上層のＡｌ膜とから構成される一対のオーミック電極２４を選択的に形成する。このとき、各オーミック電極２４を保護絶縁膜２２Ｂの上に延びるように形成してもよい。
【００６１】
次に、図１０（ｂ）に示すように、ゲート電極形成領域において活性領域２２Ａの上に、例えば蒸着法及びリソグラフィ法を用いて、例えば下層のＰｄ膜と中層のＴｉ膜と上層のＡｕ膜とから構成されるゲート電極２５を選択的に形成する。このとき、ゲート電極２５を保護絶縁膜２２Ｂの上に延びるように形成してもよい。
【００６２】
その後、図示は省略しているが、各オーミック電極２４の上及びゲート電極２５の上を含む基板２１の上に全面に亘って、例えばシリコン酸化膜よりなる層間絶縁膜を形成した後、該層間絶縁膜の上に、各オーミック電極２４及びゲート電極２５のそれぞれと電気的に接続し且つ例えば下層のＴｉ層と上層のＡｕ層とからなる複数のパッド電極を形成する。以上に説明した工程によって、ＡｌＧａＮ／ＧａＮ系ＨＥＭＴが完成する。
【００６３】
第２の実施形態によると、ＧａＮ系半導体層の積層体２２の表面部を酸化することにより、該表面部が酸化されてなる保護絶縁膜２２Ｂを、積層体２２のうち酸化されなかった部分よりなる活性領域２２Ａの上に形成する。このため、活性領域２２ＡとなるＧａＮ系半導体層と保護絶縁膜２２Ｂとの間に、トラップ等の欠陥のない、優れた特性を持つ界面を形成できる。従って、ＧａＮ系半導体層の保護絶縁膜としてシリコン窒化膜等を用いる従来技術と比べて、電流電圧特性等の電気的特性が安定し、それにより信頼性が向上したＨＥＭＴを実現することができる。
【００６４】
また、第２の実施形態によると、ＧａＮ系半導体層の積層体２２の所定の部分を覆う酸化防止膜２３を用いることによって、積層体２２の表面部における酸化防止膜２３の外側部分が酸化されてなる保護絶縁膜２２Ｂを形成した後、酸化防止膜２３を除去し、その後、活性領域２２Ａにおける酸化防止膜２３の除去部分の上に電極（オーミック電極２４及びゲート電極２５）を形成するため、本実施形態のＨＥＭＴを確実に形成することができる。また、積層体２２の表面部を酸化するときに、積層体２２のうち活性領域２２Ａとなる部分（正確には電極が形成される部分）が酸化防止膜２３によって保護されるので、酸化処理（熱酸化処理）に起因する活性領域２２Ａの劣化を防止することができる。言い換えると、積層体２２のうち活性領域２２Ａとなる部分の酸化処理前の構造を酸化処理後においても維持することができる。
【００６５】
ところで、第２の実施形態においては、保護絶縁膜２２Ｂを形成するための熱酸化処理後における酸化防止膜２３の除去処理も重要である。すなわち、酸化防止膜２３を完全に除去できなかったり、又は、酸化防止膜２３の除去時に活性領域２２Ａが損傷を受けると、トランジスタ特性が劣化してしまう。さらに、酸化防止膜２３の除去時に、保護絶縁膜２２Ｂがエッチングされることを確実に防止する必要がある。
【００６６】
そこで、第２の実施形態においては、Ｓｉよりなる酸化防止膜２３を除去するために、弗硝酸を用いたウェットエッチングを行なっている。
【００６７】
図１１は、酸化防止膜２３に対して弗硝酸を用いたウェットエッチングを行なった場合における、酸化防止膜２３及び保護絶縁膜（酸化層）２２Ｂのそれぞれのエッチング量の時間依存性を示している。図１１に示すように、弗硝酸を用いたウェットエッチングによって、酸化防止膜２３は容易にエッチングされる一方、保護絶縁膜２２Ｂはほとんどエッチングされない。
【００６８】
尚、第２の実施形態において、ＨＥＭＴを例として説明したが、これに限らず、ＭＥＳＦＥＴ又はＨＢＴ等の他のデバイスの場合でも、ＧａＮ系半導体よりなる活性領域における電極の周辺部の上に、ＧａＮ系半導体が酸化されてなる保護絶縁膜を形成することによって同様の効果が得られる。
【００６９】
また、第２の実施形態において、基板２１を構成する材料としてＳｉＣを用いたが、これに代えて、ＧａＮ系半導体層をエピタキシャル成長させることができる他の基板材料、例えばサファイア等を用いてもよい。
【００７０】
また、第２の実施形態において、保護絶縁膜２２Ｂを形成するための被酸化層（つまり積層体２２の表面部）の材料はＧａＮ系半導体であれば特に限定されるものではないが、例えば良質な酸化層を形成できるＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ又はＩｎＡｌＧａＮ等を用いてもよい。また、積層体２２の表面部に対して熱酸化を行なうことにより保護絶縁膜２２Ｂを形成したが、これに代えて、絶縁性に優れた良質な酸化膜を形成できる他の方法、例えばイオン注入法又はプラズマドーピング法等を積層体２２に対して用いることにより保護絶縁膜２２Ｂを形成してもよい。
【００７１】
また、第２の実施形態において、保護絶縁膜２２Ｂの厚さは特に限定されるものではないが、２０ｎｍ以上であることが好ましく、１００ｎｍ以上であることがより好ましい。このようにすると、活性領域２２Ａを確実に保護することができる。また、保護絶縁膜２２Ｂの上面と、各電極（オーミック電極２４及びゲート電極２５）の上面とが面一になるように、保護絶縁膜２２Ｂの厚さ及び各電極の厚さを設定した場合には、後の工程（層間絶縁膜形成工程又は配線形成工程等）を簡単化できるという効果が得られる。
【００７２】
また、第２の実施形態において、活性領域２２Ａの全面に保護絶縁膜２２Ｂを形成したが、これに代えて、活性領域２２Ａにおけるゲート電極２５と各オーミック電極２４との間の部分の上にのみ保護絶縁膜２２Ｂを形成してもよい。
【００７３】
また、第２の実施形態において、酸化防止膜２３を除去するために、弗硝酸を用いたウェットエッチングを行なったが、これに代えて、他のエッチング液を用いたウェットエッチングを行なってもよいし、又は、ドライエッチングを行なってもよい。
【００７４】
また、第２の実施形態において、酸化防止膜２３の材料としてシリコンを用いたが、これに限られず、熱処理等の酸化処理によって積層体２２の所定の部分（電極が形成される部分）が劣化することを防止できる他の材料、例えば酸化シリコン又は窒化シリコン等を用いてもよい。酸化防止膜２３の材料として酸化シリコンを用いた場合、酸化防止膜２３に対してウェットエッチングを行なうためのエッチング液として、弗酸を含む溶液、例えばバッファード弗酸（ＢＨＦ）等を用いてもよい。また、酸化防止膜２３の材料として窒化シリコンを用いた場合、酸化防止膜２３に対してウェットエッチングを行なうためのエッチング液として、燐酸を含む溶液、例えば熱燐酸等を用いてもよい。
【００７５】
また、第２の実施形態において、オーミック電極２４を形成した後、ゲート電極２５を形成したが、これに代えて、ゲート電極２５を形成した後、オーミック電極２４を形成してもよい。
【００７６】
また、第２の実施形態において、積層体２２における各電極（オーミック電極２４及びゲート電極２５）が形成される部分を覆う酸化防止膜２３をマスクとして積層体２２の表面部を酸化することにより、該表面部における酸化防止膜２３の外側部分が酸化されてなる保護絶縁膜２２Ｂを形成した。しかし、これに代えて、各電極の熱的安定性が十分に保証される場合には、酸化防止膜を形成することなく、保護絶縁膜の形成前に積層体上に各電極を形成し、その後、各電極をマスクとして積層体の表面部を酸化することにより、該表面部における各電極の外側部分が酸化されてなる保護絶縁膜を形成してもよい。
【００７７】
【発明の効果】
本発明によると、ＧａＮ系半導体よりなる活性領域の上に、ＧａＮ系半導体が酸化されてなる保護絶縁膜を形成するため、活性領域となるＧａＮ系半導体層と保護絶縁膜との間に、トラップ等の欠陥のない良好な界面を形成できる。従って、ＧａＮ系半導体層の保護絶縁膜としてシリコン窒化膜等を用いる従来技術と比べて、半導体装置の電気的特性が安定し、それにより半導体装置の信頼性が向上する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の断面図である。
【図２】本発明の第１の実施形態に係る半導体装置の電流電圧特性を示す図である。
【図３】（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】本発明の第１の実施形態に係る半導体装置の製造方法において用いられるＧａＮ系半導体層の積層体の断面構成の一例を示す図である。
【図６】本発明の第１の実施形態に係る半導体装置の製造方法においてＧａＮ層に対して酸素雰囲気中で９００℃の熱処理を行なった場合に形成される酸化層の厚さの熱処理時間依存性を示す図である。
【図７】本発明の第１の実施形態に係る半導体装置の製造方法において保護絶縁膜を形成するために行なわれる熱処理の前後における積層体のキャリア濃度とキャリア移動度とを測定した結果を示す図である。
【図８】本発明の第１の実施形態に係る半導体装置の製造方法の熱酸化処理を行なうことにより保護絶縁膜が形成されたＨＥＭＴ構造におけるゲート電極形成前のソース・ドレイン間の電流電圧特性と、本発明の第１の実施形態に係る半導体装置の製造方法の熱酸化処理を行なう前の保護絶縁膜が形成されていないＨＥＭＴ構造におけるゲート電極形成前のソース・ドレイン間の電流電圧特性とを比較した結果を示す図である。
【図９】（ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１０】（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１１】本発明の第２の実施形態に係る半導体装置の製造方法において酸化防止膜に対して行なわれる、弗硝酸を用いたウェットエッチングにおける、酸化防止膜及び保護絶縁膜（酸化層）のそれぞれのエッチング量の時間依存性を示す図である。
【図１２】従来の半導体装置の断面図である。
【図１３】従来の半導体装置の電流電圧特性を示す図である。
【符号の説明】
１１ 基板
１２ 積層体
１２Ａ 活性領域
１２Ｂ 保護絶縁膜
１３ ゲート電極
１４ オーミック電極
１６ 第１のレジストパターン
１７ 第２のレジストパターン
２１ 基板
２２ 積層体
２２Ａ 活性領域
２２Ｂ 保護絶縁膜
２３ 酸化防止膜
２４ オーミック電極
２５ ゲート電極
５１ バッファ層
５２ チャネル層
５３ 第１障壁層
５４ 第２障壁層
５５ 第３障壁層
５６ 絶縁酸化膜形成層
Claims (9)
- 基板上に形成されており、III 族窒化物半導体よりなる活性領域と、
前記活性領域の上に形成された電極と、
前記活性領域における前記電極の周辺部の上に形成されており、前記III 族窒化物半導体が酸化されてなる保護絶縁膜とを備え、
前記III 族窒化物半導体は、III 族元素としてＡｌを含む窒化物半導体層と、当該窒化物半導体層の上に形成されたＧａＮ層とを含み、
前記保護絶縁膜は、前記III 族窒化物半導体のうちの前記ＧａＮ層が選択的に酸化されることにより前記Ａｌを含む窒化物半導体層の上に形成されていることを特徴とする半導体装置。 - 前記電極はゲート電極であり、
前記活性領域における前記ゲート電極の両側の上に形成された一対のオーミック電極をさらに備え、
前記保護絶縁膜は、前記活性領域における前記ゲート電極と前記一対のオーミック電極のそれぞれとの間の部分の上に形成されていることを特徴とする請求項１に記載の半導体装置。 - 前記保護絶縁膜の厚さは２０ｎｍ以上であることを特徴とする請求項１に記載の半導体装置。
- 基板上に、III 族元素としてＡｌを含む窒化物半導体層と当該窒化物半導体層の上に形成されたＧａＮ層とを含む半導体多層構造を形成する工程と、
前記半導体多層構造のうちの前記ＧａＮ層を選択的に酸化することによって、該ＧａＮ層が酸化されてなる保護絶縁膜を、前記Ａｌを含む窒化物半導体層の上に形成する工程と、
前記保護絶縁膜における所定の部分を除去した後、前記Ａｌを含む窒化物半導体層における前記保護絶縁膜が除去された部分の上に電極を形成する工程とを備えていることを特徴とする半導体装置の製造方法。 - 前記電極を形成する工程は、ゲート電極形成領域及びその両側に位置する一対のオーミック電極形成領域のそれぞれにおいて前記保護絶縁膜を除去した後、前記ゲート電極形成領域において前記活性領域の上にゲート電極を形成すると共に前記一対のオーミック電極形成領域において一対のオーミック電極を形成する工程を含むことを特徴とする請求項４に記載の半導体装置の製造方法。
- 基板上に、III 族元素としてＡｌを含む窒化物半導体層と当該窒化物半導体層の上に形成されたＧａＮ層とを含む半導体多層構造を形成する工程と、
前記半導体多層構造における所定の部分の上に酸化防止膜を形成する工程と、
前記酸化防止膜をマスクとして、前記半導体多層構造のうちの前記ＧａＮ層を選択的に酸化することによって、該ＧａＮ層における前記酸化防止膜の外側部分が酸化されてなる保護絶縁膜を、前記Ａｌを含む窒化物半導体層の上に形成する工程と、
前記酸化防止膜を除去した後、前記Ａｌを含む窒化物半導体層における前記酸化防止膜が除去された部分の上に電極を形成する工程とを備えていることを特徴とする半導体装置の製造方法。 - 前記酸化防止膜はシリコン、酸化シリコン又は窒化シリコンよりなることを特徴とする請求項６に記載の半導体装置の製造方法。
- 前記酸化防止膜を形成する工程は、ゲート電極形成領域及びその両側に位置する一対のオーミック電極形成領域のそれぞれにおいて前記半導体多層構造の上に前記酸化防止膜を形成する工程を含み、
前記電極を形成する工程は、前記酸化防止膜を除去した後、前記ゲート電極形成領域において前記活性領域の上にゲート電極を形成すると共に前記一対のオーミック電極形成領域において一対のオーミック電極を形成する工程を含むことを特徴とする請求項６に記載の半導体装置の製造方法。 - 前記保護絶縁膜を形成する工程は、酸素雰囲気中で前記半導体多層構造のうちの前記ＧａＮ層に対して熱処理を行なう工程を含むことを特徴とする請求項４又は６に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002157830A JP4209136B2 (ja) | 2002-05-30 | 2002-05-30 | 半導体装置及びその製造方法 |
| US10/437,228 US20030222276A1 (en) | 2002-05-30 | 2003-05-14 | Semiconductor device and method for fabricating the same |
| US11/785,799 US20070194295A1 (en) | 2002-05-30 | 2007-04-20 | Semiconductor device of Group III nitride semiconductor having oxide protective insulating film formed on part of the active region |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002157830A JP4209136B2 (ja) | 2002-05-30 | 2002-05-30 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003347316A JP2003347316A (ja) | 2003-12-05 |
| JP4209136B2 true JP4209136B2 (ja) | 2009-01-14 |
Family
ID=29561529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002157830A Expired - Fee Related JP4209136B2 (ja) | 2002-05-30 | 2002-05-30 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20030222276A1 (ja) |
| JP (1) | JP4209136B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4642366B2 (ja) * | 2004-03-26 | 2011-03-02 | 日本碍子株式会社 | 半導体積層構造、トランジスタ素子、およびトランジスタ素子の製造方法 |
| US20050258459A1 (en) * | 2004-05-18 | 2005-11-24 | Kiuchul Hwang | Method for fabricating semiconductor devices having a substrate which includes group III-nitride material |
| JP2006086398A (ja) * | 2004-09-17 | 2006-03-30 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US8441030B2 (en) * | 2004-09-30 | 2013-05-14 | International Rectifier Corporation | III-nitride multi-channel heterojunction interdigitated rectifier |
| JP4869585B2 (ja) * | 2004-12-08 | 2012-02-08 | 新日本無線株式会社 | 窒化物半導体装置の製造方法 |
| JP2007066963A (ja) * | 2005-08-29 | 2007-03-15 | New Japan Radio Co Ltd | 窒化物半導体装置 |
| JP2007149794A (ja) * | 2005-11-25 | 2007-06-14 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ |
| JP5126733B2 (ja) * | 2006-09-29 | 2013-01-23 | 独立行政法人産業技術総合研究所 | 電界効果トランジスタ及びその製造方法 |
| JP5520432B2 (ja) * | 2006-10-03 | 2014-06-11 | 古河電気工業株式会社 | 半導体トランジスタの製造方法 |
| JP5151166B2 (ja) * | 2007-01-31 | 2013-02-27 | 日亜化学工業株式会社 | 半導体発光素子 |
| JP4550163B2 (ja) * | 2010-02-01 | 2010-09-22 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| WO2012127567A1 (ja) * | 2011-03-18 | 2012-09-27 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| US8822327B2 (en) | 2012-08-16 | 2014-09-02 | Infineon Technologies Ag | Contact pads with sidewall spacers and method of making contact pads with sidewall spacers |
| KR102944587B1 (ko) * | 2021-06-25 | 2026-03-25 | 삼성전자주식회사 | 고전자이동도 트랜지스터 및 그 제조 방법 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5247377A (en) * | 1975-10-13 | 1977-04-15 | Semiconductor Res Found | Method of inactivating surface of group iii-v compound semiconductor |
| JPS55138238A (en) * | 1979-04-13 | 1980-10-28 | Matsushita Electric Ind Co Ltd | Forming method of insulation film on gallium nitride |
| US4728617A (en) * | 1986-11-04 | 1988-03-01 | Intel Corporation | Method of fabricating a MOSFET with graded source and drain regions |
| JPH01189176A (ja) * | 1988-01-25 | 1989-07-28 | Hitachi Ltd | 電界効果トランジスタ |
| US5155369A (en) * | 1990-09-28 | 1992-10-13 | Applied Materials, Inc. | Multiple angle implants for shallow implant |
| EP0560617A3 (en) * | 1992-03-13 | 1993-11-24 | Kawasaki Steel Co | Method of manufacturing insulating film on semiconductor device and apparatus for carrying out the same |
| US5789318A (en) * | 1996-02-23 | 1998-08-04 | Varian Associates, Inc. | Use of titanium hydride in integrated circuit fabrication |
| JP3688843B2 (ja) * | 1996-09-06 | 2005-08-31 | 株式会社東芝 | 窒化物系半導体素子の製造方法 |
| US5929467A (en) * | 1996-12-04 | 1999-07-27 | Sony Corporation | Field effect transistor with nitride compound |
| US6677619B1 (en) * | 1997-01-09 | 2004-01-13 | Nichia Chemical Industries, Ltd. | Nitride semiconductor device |
| US6287988B1 (en) * | 1997-03-18 | 2001-09-11 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device |
| JPH10335637A (ja) * | 1997-05-30 | 1998-12-18 | Sony Corp | ヘテロ接合電界効果トランジスタ |
| JP3372470B2 (ja) * | 1998-01-20 | 2003-02-04 | シャープ株式会社 | 窒化物系ｉｉｉ−ｖ族化合物半導体装置 |
| JP3440861B2 (ja) * | 1999-01-19 | 2003-08-25 | 松下電器産業株式会社 | 電界効果トランジスタの製造方法 |
| JP2001267555A (ja) * | 2000-03-22 | 2001-09-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4022708B2 (ja) * | 2000-06-29 | 2007-12-19 | 日本電気株式会社 | 半導体装置 |
| US6593193B2 (en) * | 2001-02-27 | 2003-07-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US6746948B2 (en) * | 2001-09-17 | 2004-06-08 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor light-emitting device |
| US6906350B2 (en) * | 2001-10-24 | 2005-06-14 | Cree, Inc. | Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure |
| JP2003163226A (ja) * | 2001-11-27 | 2003-06-06 | Fujitsu Quantum Devices Ltd | 電界効果型化合物半導体装置及びその製造方法 |
| JP3986887B2 (ja) * | 2002-05-17 | 2007-10-03 | 松下電器産業株式会社 | 半導体装置 |
-
2002
- 2002-05-30 JP JP2002157830A patent/JP4209136B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-14 US US10/437,228 patent/US20030222276A1/en not_active Abandoned
-
2007
- 2007-04-20 US US11/785,799 patent/US20070194295A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20070194295A1 (en) | 2007-08-23 |
| JP2003347316A (ja) | 2003-12-05 |
| US20030222276A1 (en) | 2003-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100740399B1 (ko) | 반도체장치 및 그 제조방법 | |
| US20070194295A1 (en) | Semiconductor device of Group III nitride semiconductor having oxide protective insulating film formed on part of the active region | |
| JP4022708B2 (ja) | 半導体装置 | |
| CN100377364C (zh) | 半导体器件及其制备方法 | |
| JP4746825B2 (ja) | 化合物半導体装置 | |
| JP4134575B2 (ja) | 半導体装置およびその製造方法 | |
| JP2007149794A (ja) | 電界効果トランジスタ | |
| JP2001230407A (ja) | 半導体装置 | |
| JP2014072397A (ja) | 化合物半導体装置及びその製造方法 | |
| WO2011013306A1 (ja) | 半導体装置 | |
| JP5202897B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3951743B2 (ja) | 半導体装置およびその製造方法 | |
| JP4906023B2 (ja) | ＧａＮ系半導体装置 | |
| JP2019114581A (ja) | 化合物半導体装置及びその製造方法 | |
| JPH09307097A (ja) | 半導体装置 | |
| JPH11261052A (ja) | 高移動度トランジスタ | |
| JP5827529B2 (ja) | 窒化物半導体装置およびその製造方法 | |
| JP2004165387A (ja) | ＧａＮ系電界効果トランジスタ | |
| JP2004311869A (ja) | 窒化物半導体系電界効果トランジスタとその製造方法 | |
| JP3147036B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP2001274140A (ja) | 半導体装置の製造方法 | |
| JP4748501B2 (ja) | 高電子移動度トランジスタ | |
| US20110254055A1 (en) | Field effect transistor and manufacturing method thereof | |
| JP2005203544A (ja) | 窒化物半導体装置とその製造方法 | |
| JP6166508B2 (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041101 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071009 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080714 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080930 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081022 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4209136 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |