JP4213041B2 - 物理層回路およびインタフェース回路 - Google Patents

Description

本発明は第１の通信バスに通じるインタフェース回路のための物理層回路およびインタフェース回路に関する。

発明の背景
ＩＥＥＥ１３９４バスはホームシステムの分野で重要な通信バスとなっている。ＩＥＥＥ１３９４バスは既に国際的に標準化されており、端子間のデータ交換に対してコンシューマエレクトロニクス分野できわめて広汎に受け入れられている。ＩＥＥＥ規格の正式名称はIEEE standard for high performance serial bus, (IEEE)STD1394-1995, IEEE New York, August 1996である。２０００年にはIEEE1394a-2000という改訂版が登場している。

ＩＥＥＥ１３９４バスは有線バスであり、最大で６３個のステーションがバス線路を介した通信に参加できるように構成されている。６３個のステーションは１棟のアパートメントまたは１戸の家に分配される。２つのステーションのあいだの最大距離は４．５ｍであるが、こうした距離制限を克服する解決手段も存在している。

全ての有線バスにつきものの問題点として、バスケーブルをバスステーションを配置しようとする全ての部屋に配設しなければならないことが挙げられる。この問題はＩＥＥＥ１３９４規格を無線分野へ拡張したいという要望によって発生してきたものである。スタンドアロン型のデバイスまたはデバイスクラスタが無線リンクまたは無線ブリッジを介して第１のクラスタと通信する。

こんにち無線通信システムは既に無線リンク／無線ブリッジに用いられている。刊行物"Broadband Radio Access Networks(BLAN); Hiperlan2; Packet Based Convergence Layer; Part 3: IEEE1394 Service Specification Convergence Sublayer(SSCS)"にはＥＴＳＩ ＢＲＡＮ Ｈｉｐｅｒｌａｎ２の上方のＩＥＥＥリンク層をエミュレートする下位層が定義されている。これらは有線の１３９４バス内、またはスタンドアロン型の無線デバイスのあいだに存在しているブリッジデバイス内に存在している。

それぞれ異なるバスＩＤを有する種々のバスのインタコネクションはＩＥＥＥ１３９４ブリッジを含んでおり、これは現行ではＩＥＥＥ１３９４．１ワーキンググループによって定義されている。種々のバスＩＤを使用するため、ブリッジ上で動作するアプリケーションはブリッジを意識していなければならない。

クラスタの１３９４バスケーブルと無線ブリッジとを接続するボックスは標準のコンフォーム１３９４インタフェースを有する必要があるが、他方ではネットワークのセルフコンフィグレーションフェーズに対応する付加的な機能も有していなければならない。１３９４バスは通電した状態のままデバイスを挿入可能であり、デバイスが付加されたり取り外されたりするたびにバスリセットが行われる。バスリセットが行われると各バスノードはセルフＩＤパケットをバスへ送出し、これにより当該のバス上の他の全てのステーションが当該のバス上に幾つステーションが存在しているかを認識する。ＩＤ番号は６ｂｉｔの数であり、６４個までのデバイスを区別することができる。１３９４規格にはＩＤ番号をステーションに割り当てる専用プロセスが存在する。これについては後に詳述する。

ここではこのプロセスが無線ブリッジを介して接続された２つのクラスタごとに個別に行われることを理解してもらえれば充分である。なぜなら無線ブリッジが２つのクラスタのあいだのバスリセット分離を行うからである。このことは問題である。カスタマはバスステーションのコントロールに対して、家庭内に２つ以上の１３９４クラスが存在することによる制御の制限を受け入れない。カスタマはネットワークトポロジが１つのクラスタのかたちでディスプレイされ、種々の位置から種々のデバイスを簡単に制御できることを望んでいる。したがってネットワーク内の全ステーションが１つの１３９４バスに属するものとしてコンフィグレーションされる。これは２つのクラスタにおいてブリッジ回路を介して協調的に実行されるべき修正セルフコンフィグレーションフェーズと称される。

第２のクラスタのデバイスは２つのクラスタが１つの無線ブリッジを介してネットワークに接続されていることを意識しない。トランスペアレントな動作を達成するために、無線ボックスは２つのバス上のトポロジを反映したセルフＩＤパケットを形成しなければならない。

この問題の解決手段は本出願人の欧州出願第０１２５０１５５．７号明細書に既に記載されている。これによれば無線ブリッジの各ボックスに対する１３９４インタフェース回路の物理層回路が付加的なバッファメモリを有し、無線ボックスが接続されていないクラスタのバスステーションのセルフＩＤパケットがバッファリングされる。すなわちこれはバスステーションのセルフＩＤパケットを無線リンクを介してバスリセット後にブリッジの他方のクラスタへ移し替えるプロセスである。

この手段の欠点は異なる物理層回路が無線リンクのボックスで使用され、２つのクラスタの他の全てのバスステーションでは使用できないということである。

こんにちの生産ラインでの需要を鑑みて、各バスステーションにおいて無線リンクの一部であるか否かに関わらず同じ物理層回路を使用できると有利である。

本発明の概要
本発明の課題は、１つの通信バスに対して２つのタイプのバスステーション、すなわちブリッジポータルボックスとそれ以外のバスステーションとの双方に用いることのできる１つの物理層回路を提供することである。

この課題は、物理層回路がブリッジ機能に必要なバッファメモリのほかコンフィグレーション手段をも有しており、このコンフィグレーション手段は、当該の物理層回路を、セルフＩＤパケットのバッファメモリへのバッファリングを許可することによりブリッジ機能をサポートするブリッジポータル物理層回路としてコンフィグレーションするか、またはセルフＩＤパケットのバッファリングを禁止することによりブリッジ機能をサポートしない標準物理層回路としてコンフィグレーションすることにより解決される。この解決手段は１つのタイプの物理層回路を種々のタイプのバスステーション、すなわちブリッジポータルバスステーションまたは非ブリッジポータルバスステーションに使用することができるという利点を有している。

従属請求項に記載された手段によれば物理層回路の別の発展形態も可能である。前記コンフィグレーション手段は物理層回路内にコンフィグレーションレジスタを有しており、このコンフィグレーションレジスタはセルフＩＤパケットのバッファリングの許可または禁止に対応する１つまたは複数のレジスタ位置を有する。この手段はコンフィグレーションをソフトウェア手段によって簡単に実行することができ、組み立てラインにおけるインストールプロセス中のコンフィグレーションレジスタへの書き込みアクセスが容易になるという利点を有する。

物理層回路はコンフィグレーションレジスタに接続されたピンを有する。この場合、パワーオン後に自動的に物理層回路をコンフィグレーションすることができる。もちろん相応のハイまたはローのポテンシャルをピンに印加しなければならない。しかしこのようにすればソフトウェア手段によるコンフィグレーションは必要ない。

有利には当該のピンは、ブリッジ機能をサポートしない標準物理層回路での給電ピンすなわちグラウンドピンまたは給電電圧ピンの位置に配置されている。つまりこの手段によれば、コンフィグレーションピンが標準バスステーションのインタフェース回路内のロー／ハイポテンシャルへ引かれる。ロー値またはハイ値はコンフィグレーションレジスタ内へコピーされ、読み出しの際にブリッジ機能のスイッチオフが解釈されなければならない。典型的には通信バス用の物理層回路は複数のグラウンドピンまたは給電電圧ピンを有しているので、これらのピンの１つを取りのけておくことは回路設計にとってさほどの問題にはならない。

典型的にはＩＥＥＥ１３９４インタフェースに対する物理層チップはバスケーブルへ接続するための１つ以上のポートを有している。この場合こうした物理層回路を含むインタフェースデバイス内にこれらのポートのうち１つを未使用のまま残しておくと有利である。つまりポートをバスケーブル用の相応のソケットへ接続しないでおく。こうすることによりネットワーク全体のセルフコンフィグレーションフェーズ中の問題を回避できる。この手段を採用しないとバストポロジを正確に再現できなくなる。なぜなら唯一のクラスタのバストポロジしかセルフコンフィグレーションフェーズ中に反映されないからである。

図面
本発明の実施例を図示し、以下に詳細に説明する。図１には無線ブリッジを介して相互に接続された２つの１３９４クラスタが示されている。図２には１３９４バスインタフェース回路のブロック図が示されている。図３にはセルフＩＤパケットのフォーマットが示されている。図４にはブリッジ機能を有さない標準バスステーションのブロック図が示されている。図５にはブリッジ機能を有するバスステーションである無線リンクの無線ボックスが示されている。図６には回路装置にしたがった物理層回路のピン割り当てが示されている。

本発明の実施例
図１には１３９４バスステーションおよび無線ブリッジを有する２つの１３９４バスが示されている。第１の１３９４バスには参照番号７が付されている。第１の１３９４デバイスには参照番号１が付されており、第２の１３９４デバイスには参照番号２が付されている。デバイスは例えばＴＶセット、ＶＣＲ、カムコーダ、セットトップボックス、ＤＶＤプレーヤなどのコンシューマエレクトロニクス機器、またはＰＣ、ノートＰＣなどのコンピュータ機器である。各機器は標準コンフォーム１３９４デバイスであり、相応の１３９４インタフェース１０を有している。

無線リンク９に対する第１のトランシーバボックスが参照番号３で示されている。このボックスも１３９４バス７に接続されているため、１３９４インタフェースを必要とする。相応のインタフェースには図１では参照番号１１が付されているが、これはデバイス１，２の１３９４インタフェースとは異なる。当該の１３９４インタフェース１１は本発明の付加機能を有するインタフェースである。トランシーバボックス３はさらに無線伝送用の別のインタフェース１２も有している。ここでは高速通信をサポートする既存の無線プロトコルが用いられる。Ｈｉｐｅｒｌａｎシステムの例は前述の通りであり、"Broadband Radio Access Networks(BLAN); Hiperlan/2; Packet based convergence layer; Part 3: IEEE1394 Service Specific Convergence Sublayer(SSCS)"にはＥＴＳＩ ＢＲＡＮ Ｈｉｐｅｒｌａｎ２無線ネットワークを介してＩＥＥＥ１３９４リンク層をエミュレートするサブレイヤが定義されている。無線リンクの通信プロトコルの他の例としてＩＥＥＥ８０２．１１システム、Ｂｌｕｅｔｏｏｔｈシステム、ＤＥＣＴシステムなども挙げられる。

本明細書で用いている“ブリッジ”という語はブリッジを形成する２つの無線ボックス３，６を表している。これは図１では参照番号９で表されている。“ブリッジポータル”という語はブリッジポータルを形成する一方の無線ボックス３または６を表している（図１を参照）。ただし特定の無線ボックスを例として取り上げる場合や、ポータルがボックスの一部となっている場合にはこれらの語は別の意味で用いられることもある。特許請求の範囲で用いられる“ブリッジ”および“ブリッジポータル”という語は一切限定されないことを強調しておく。

図１には１３９４バス８を有する１３９４デバイスの別のクラスタが示されている。ここにも標準１３９４インタフェース１０を有する２つの１３９４デバイス４，５が存在する。無線ブリッジ９に対する第２のボックス６も前述の場合と同様にバス８に接続されている。本発明のコンセプトでは、無線トランシーバボックス３，６を含む２つのクラスタのバスステーションは全て合わせて６３個以下である。これは無線ブリッジにより２つのクラスタが統合され、異なるクラスタのデバイス間のデータ通信も１３９４デバイスの観点からは１つのクラスタ内の各デバイスの通信となんら変わらなくなるからである。ただし１３９４クラスタ内のバスノードの許容最大数は６３個である。無線ブリッジのトランシーバボックスがルーティングデバイスとなった箇所のバスはリモートバスとして定義される。２つのバスで無線ブリッジの一方のトランシーバボックスがルーティングデバイスとなれば、例えばダイスゲームで決定を行わなければならない。

リモートクラスタ内に唯一の１３９４デバイスしか存在しないシナリオについては欧州出願第００４０２９０１．３号明細書において説明されている。リモートクラスタ内に２つ以上の１３９４デバイスが存在するシナリオについては欧州出願第０１４００８２６．２号明細書において説明されている。

図２には１３９４インタフェース１０，１１の基本構造が示されている。１３９４インタフェースは２つの部分、すなわち物理層セクション２１とデータリンク層セクション２０とに分割される。これらは１つのチップに集積されていてもよいし、２つの個別のチップになっていてもよい。基本的にはデータリンク層セクションはパワフルマイクロコントローラ上で動作するソフトウェアとしてインプリメントされる。また修正１３９４インタフェース１１も同様の基本構造を有する。修正箇所は物理層セクションおよびそのマネジメント手段内の専用バッファメモリ２２に関する。これについては欧州出願第０１２５０１５５．７号明細書において説明されている。したがってこの明細書の内容も本発明の開示内容に関連する。

物理層チップの修正箇所の理解を助けるために、まずバスリセットの場合にどのように動作するかを説明する。バスリセットは１３９４デバイスのプラグオフ（接続切り離し）またはプラグイン（接続）のたびに行われる。１３９４バス規格では通電した状態のままデバイスをバスへ挿入できる。バスステーションの挿入または取り外しには特定の電圧変化がともない、これはバスリセットを行うエレクトロニクス手段によって検出される。バスリセット後、ネットワークに対してセルフコンフィグレーションが行われる。セルフコンフィグレーションフェーズ中、各バスステーションは自身のセルフＩＤパケットをバスへ送信し、ネットワーク内の他のステーションに自身の存在を報知する。

セルフＩＤパケットのフォーマットが図３に示されている。このフォーマットは６４ｂｉｔから成り、そのうち後方の３２ｂｉｔは前方の３２ｂｉｔの逆値である。もちろんセルフＩＤパケットの全てのビットが１３９４規格そのものにおいて説明されているが、幾つかの点をここで強調しておきたい。セルフＩＤパケットの開始部にはバスステーションの物理ＩＤ番号が存在する。このフィールドは６ｂｉｔの長さであり、番号０〜６３に相応する。セルフＩＤパケットの終了部には２ｂｉｔのフィールドが存在しており、これはバスステーションのポートＰ０〜Ｐ２を表す。この２ｂｉｔでバスステーションでのポートの存在が表されるだけでなく、そのポートがアクティブであるか否か、バストポロジの親バスまたは子バスのいずれに接続されているかも表される。ＩＥＥＥ１３９４バス規格によればバスステーションには１６個のポートが設けられている。バスステーションが３つ以上のポートを有する場合、そのステータスは第２のセルフＩＤパケットまたは第２のセルフＩＤパケットによって報知される。セルフＩＤパケットの最終ビットｍは第２のセルフＩＤパケットまたは第３のセルフＩＤパケットが送信されるか否かを表す機能を有している。これらのセルフＩＤパケットで１３９４デバイスのポートのステータスが報知される。

１３９４バスではハーフデュプレクス動作のデータ通信も可能である。したがって１つのステーションのみがデータをバスへ送信し、残りのステーションはこれを聴取することもできる。バスは所定の方式でバストポロジに応じて（特にバスステーションが枝ステーションであるか葉ステーションであるかに依存して）バスステーションに対応する。０から始まる物理ＩＤ番号がバスステーションに割り当てられている。データパケットのアドレシングの際には物理ＩＤ番号（ノードＩＤ）が使用されるだけでなく、各バスの有するバスＩＤもアドレシング中に考慮される。

図１のバス構造の場合、バスリセット後のセルフコンフィグレーション中に幾つかの問題が発生しうる。デバイスは自身が無線リンクを介してネットワークへ接続されていることを意識しない。ブリッジがバスリセット分離を行う。セルフＩＤパケットは１つのクラスタから他のクラスタへ無線リンクを介してフォワーディングされる。

次にバスリセットがクラスタバス７内で行われる場合について考察する。リセットはクラスタ内の全てのステーション１〜３で検出される。バスリセット後、各ステーションは自身のセルフＩＤパケットを次々に送信する。クラスタ内の各ステーションは上位のソフトウェア層、例えばトランザクション層の相応の情報を収集して、後に用いる正しいアドレスが形成されるようにする。トランシーバボックス３のインタフェース１１も同様にそれぞれのセルフＩＤパケットを受信し、これらを無線リンクを介して第２のトランシーバボックス６へフォワーディングする。またボックス３は別のセルフＩＤパケット形成してこれを１３９４バス７へ送信する。第１の試行では無線トランシーバボックス３はレガシーモードで動作し、ブリッジが１３９４ケーブルで置換されている場合を考慮せずにセルフＩＤパケットを形成する。ブリッジが１３９４ケーブルで置換されている場合には当該のボックスは異なる物理ＩＤ番号を有する。

全てのセルフＩＤパケットがクラスタバスから収集された後、ボックス３はソフトウェア手段を介してクラスタバスでのバスリセットを開始する。再びセルフＩＤパケットがバスを介して送信される。相違点はボックス３が自身のセルフＩＤパケットを送信する順番が来たとき、自身のセルフＩＤパケットのみでなくリモートクラスタ内のステーションの全てのセルフＩＤパケットを形成するということである。ここでボックス３はトポロジを考慮してセルフＩＤパケットを形成するので、無線リンクが１３９４ケーブルへ置換されている場合にはそれが反映される。以下、ボックス３によって形成されかつクラスタバス内のステーションを表すセルフＩＤパケットをアーティフィシャルセルフＩＤパケットと称する。

次にバスリセットはボックス６のソフトウェア手段を介して同様にリモートバス８でも開始される。ボックス６はクラスタバスから全てのセルフＩＤパケットを収集し、相応のアーティフィシャルセルフＩＤパケットをこのフェーズ中に形成する。このフェーズが終了するとセルフコンフィグレーションは終了し、通常のデータ通信を続行することができる。

トランスペアレントな動作を達成するには、上述したように、無線トランシーバボックス３，６のインタフェース１１内の物理層チップによって２つのバスのトポロジを反映したセルフＩＤパケットが形成されることが必要である。

このために物理層回路によって自動的に形成されたアーティフィシャルセルフＩＤパケットの内容が物理層回路内の専用バッファメモリ２２に自動的に記憶される。専用バッファメモリはレジスタバンクまたはＲＡＭであってよい。セルフＩＤパケットのフォーマットを考慮に入れたうえで、各セルフＩＤパケットの第１のクァドレットの情報のみを当該のレジスタバンクに記憶する。第２のクァドレットはその場で物理層回路自身によって（第１のクァドレットの論理逆値として）形成される。

ノードごとのセルフＩＤパケットの数はノードごとにインプリメントされたポートの数に依存している。ＩＥＥＥ１３９４ａ−２０００によればノードごとのセルフＩＤパケットの最大数は３であり、ＩＥＥＥ１３９４−１９９５によれば４である。旧バージョンとの互換性を得るためにバッファメモリの最小サイズを
１６ｂｙｔｅ＊６２ノード＝９９２ｂｙｔｅ
とする。無線リンクのマイクロコントローラはアーティフィシャルセルフＩＤパケットの情報を形成する。この情報は物理層回路のバッファメモリに記憶される。

図４にはハードディスクドライブのブロック図が示されている。ハードディスクドライブの３つの主要部としてハードディスクドライブ１５、マイクロコントローラ１４およびＩＥＥＥ１３９４インタフェース１０が示されている。これらのコンポーネントのうちインタフェース１０のみ大きくより詳細に示されている。図にはさらにインタフェース回路１０の２つの主要部として物理層回路２１とデータリンク層回路２０とが示されている。物理層回路２１内には３つの１３９４ポート２３とバッファメモリ２２とコンフィグレーションレジスタ２４とが個別に示されている。ハードディスクドライブは標準１３９４バスステーションとしてコンフィグレーションされている。この場合コンフィグレーションレジスタ２４へのエントリは０であり、これは物理層回路２１がブリッジ機能をサポートしておらず、したがってバッファメモリ２２はリモートバスから無線ブリッジ９を介して受信したセルフＩＤパケットのバッファリングには用いられない。このとき３つのポート２３の全てがハードディスクドライブ１のケーシング内の相応の１３９４ソケットに接続されている。物理層回路２１およびコンフィグレーションレジスタ２４のコンフィグレーションは物理層回路２１が付加的なブリッジ機能を有さないようになっている。これは特にバッファメモリ２２がセルフＩＤパケットの記憶に用いられないことを意味する。

図５には無線リンク９の無線ボックスのブロック図が示されている。このボックスも３つの主要部を有している。参照番号１３でマイクロコントローラが示されており、参照番号１１で１３９４バスインタフェースが示されており、参照番号１２でＨｉｐｅｒｌａｎ２インタフェースが示されている。Ｈｉｐｅｒｌａｎ２インタフェースは図５の送受信アンテナに接続されている。前述の場合と同様に１３９４バスインタフェース１１のみ大きくより詳細に示されている。このインタフェース回路１１は２つの主要部、すなわち物理層回路２１およびデータリンク層回路２２を有している。ここではコンフィグレーションレジスタ２４へのエントリは１であり、これは物理層回路２１がブリッジ機能を有しており、したがってバッファメモリ２２がリモートバスから無線ブリッジを介して受信されたセルフＩＤパケットをバッファリングするのに用いられることを意味する。また同様に３つのポート２３のうち２つのみが無線ボックス３のケーシング内の相応のソケットに接続されている。３つのポート２３のうち１つはオープンのまま残され、このポートを介した物理的なデータ交換は生じない。

ただし占有されているポートは無線ボックス６の対応部分への通信が生じている仮想ポートと見なされる。無線ボックス６への通信は物理的には非占有のポートを介しては行われない。このボックスへ転送すべきデータおよびこのボックスから受信すべきデータは上位の層、例えばアプリケーション層において再フォーマットしなければならない。アプリケーション層はＨｉｐｅｒｌａｎ２インタフェース１２へシフトされ、他方側と専用のＨｉｐｅｒｌａｎ２プロトコルで通信する。また仮想ポートは、物理層回路２１がバスリセット後に無線ブリッジの背後に仮想ポートを介して１３９４バスに接続されたデバイスがあることを考慮に入れて正しいセルフＩＤパケットを形成するために必要である。

図６には本発明の物理層回路のピン割り当てが示されている。このピン割り当ては既存のTexas Instruments社のTSB41LV03Aの物理層ＩＣと１つのピンを除いて同一である。修正されているピンは参照番号３６のピンである。従来のTexas Instruments社のＩＣではこのピンはその上方の４つのピンと同様にＡＧＮＤという名称のグラウンドピンである。本発明の物理層回路ではこの場所にいわゆるコンフィグレーションピンＣＯＮが設けられている。したがってこのピンはＩＣのアナロググラウンドには接続されていない。その代わりにこのピンは読み出し／書き込みレジスタ２４に接続されている。このピンは読み出し／書き込みレジスタ２４の唯一のレジスタ位置に接続されていれば充分である。

図６に示されている他の全てのピン割り当ては上述のTexas Instruments社のＩＥＥＥ１３９４ＩＣのデータシートに記載されている。したがって本発明の内容はこのデータシートにも関連している。３つのＩＥＥＥ１３９４バスポート２３と新たなチップの付加部分であるバッファメモリ２２とが個別に示されている。このバッファメモリはTexas Instruments社のTSB41LV03Aには含まれていない。図６の実施例では、読み出し／書き込みレジスタ２４にはチップのイニシャライズフェーズ中にピン３６に引かれるポテンシャルに相応する値がロードされる。イニシャライズフェーズ後、ソフトウェアはこの読み出し／書き込みレジスタ２４を読み出し、（例えばバッファマネジメント用のステータスマシンをプログラミングすることにより）必要なチップのコンフィグレーションを行う。

アーティフィシャルセルフＩＤパケットをどのようにバッファメモリ２２へ移し替えるかは欧州出願第０１２５０１５５．７号明細書において説明されている。ここでまとめると、アーティフィシャルセルフＩＤパケットがＨｉｐｅｒｌａｎ２インタフェース１２を介して上位の層から受信された場合、書き込みアクセスが物理層回路内のコンフィグレーションおよびステータスレジスタブロックの専用レジスタに対して行われる。この書き込みアクセスはアーティフィシャルセルフＩＤパケットが相応に到来したこととして解釈され、データワードはバッファメモリ２２へ移し替えられる。これに応じてバッファメモリ２２のアドレスカウンタがインクリメントされる。したがって物理層回路内のこの付加的なブリッジ機能については付加的なピンは必要ない。

本発明は前述の実施例のみに限定されない。本発明の特許請求の範囲内で種々の修正が可能である。物理層回路のコンフィグレーションピンは標準１３９４バスインタフェース内に集積されている物理層回路がブリッジ機能を有さない場合にはエキストラピンとなっていてもよい。

バスケーブルのポートの数は接続されるソケットの数に対応していなくてもよい。１３９４デバイスの適用分野によってはより多くのポートが相応のソケットに接続されることもある。

コンフィグレーションレジスタ２４への書き込みは物理層回路のパワーオン後にハードウェアによって非同期式で自動的に行うことができる。種々のハードウェアインプッリメンテーションをこのために使用可能である。

ブリッジは必ずしも無線ブリッジでなくともよく、またＨｉｐｅｒｌａｎ２ブリッジである必要もない。同様に通信バスも必ずしもＩＥＥＥ１３９４バスでなくてよい。

相互に接続された２つの１３９４クラスタを示す図である。

１３９４バスインタフェース回路のブロック図である。

セルフＩＤパケットのフォーマットを示す図である。

ブリッジ機能を有さない標準バスステーションのブロック図である。

ブリッジ機能を有するバスステーションである無線リンクの無線ボックスを示す図である。

物理層回路のピン割り当てを示す図である。

Claims (8)

1. 第１の通信バスに通じるインタフェース回路のための物理層回路において、
   当該の物理層回路は、ブリッジ回路を介して第２の通信バスから受信したセルフＩＤパケットをバッファリングするバッファメモリを有しており、
   さらに当該の物理層回路はコンフィグレーション手段を有しており、
   該コンフィグレーション手段は、当該の物理層回路を、セルフＩＤパケットのバッファメモリへのバッファリングを許可することによりブリッジ機能をサポートするブリッジポータル物理層回路としてコンフィグレーションするか、またはセルフＩＤパケットのバッファリングを禁止することによりブリッジ機能をサポートしない標準物理層回路としてコンフィグレーションする
   ことを特徴とする物理層回路。
2. 前記コンフィグレーション手段はコンフィグレーションレジスタを有しており、該コンフィグレーションレジスタはセルフＩＤパケットのバッファリングの許可または禁止に用いられる１つまたは複数のレジスタ位置を有する、請求項１記載の回路。
3. 前記コンフィグレーションレジスタは読み出し／書き込みレジスタである、請求項２記載の回路。
4. 当該の物理層回路の所定のピンはセルフＩＤパケットのバッファリングの許可または禁止に用いられるレジスタ位置に接続されている、請求項２または３記載の回路。
5. 当該の物理層回路の前記所定のピンはブリッジ機能をサポートしていない標準物理層回路での給電ピンすなわちグラウンドピンまたは給電電圧ピンの位置に配置されている、請求項４記載の回路。
6. 前記第１の通信バスおよび前記第２の通信バスはＩＥＥＥ１３９４バスであり、前記ブリッジ回路はＨｉｐｅｒｌａｎ２規格に準拠した無線通信を行う無線ブリッジである、請求項１から５までのいずれか１項記載の回路。
7. 前記第１の通信バスに対して複数のｎ個のポートを有し、ここでｎ∈［２，３，．．．］である、請求項１から６までのいずれか１項記載の回路。
8. 請求項７記載の物理層回路を有している、
   第１の通信バスに通じるインタフェースデバイスにおいて、
   当該の物理層回路はセルフＩＤパケットのバッファリングを許可するブリッジポータル物理層回路としてコンフィグレーションされており、
   第１の通信バスに通じるポートのうち最大でｎ−１個のポートがバスケーブルのプラグ挿入用の相応のソケットに接続されている
   ことを特徴とするインタフェースデバイス。

Images