JP4213601B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP4213601B2 JP4213601B2 JP2004041445A JP2004041445A JP4213601B2 JP 4213601 B2 JP4213601 B2 JP 4213601B2 JP 2004041445 A JP2004041445 A JP 2004041445A JP 2004041445 A JP2004041445 A JP 2004041445A JP 4213601 B2 JP4213601 B2 JP 4213601B2
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- semiconductor device
- resin
- mold resin
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、ヒートシンク、半導体チップおよびリードを樹脂で包み込むように封止してなる半導体装置、すなわち樹脂モールドパッケージタイプの半導体装置に関し、たとえば、エンジンＥＣＵ，ＡＢＳＥＣＵなどに用いるパワーＳＭＤパッケージに適用することができる。 The present invention relates to a semiconductor device in which a heat sink, a semiconductor chip, and a lead are sealed so as to be wrapped with resin, that is, a resin mold package type semiconductor device, and is applied to, for example, a power SMD package used in an engine ECU, ABS ECU, or the like. Can do.
図６は、従来の一般的な樹脂モールドパッケージタイプの半導体装置の概略断面構成を示す図である。 FIG. 6 is a diagram showing a schematic cross-sectional configuration of a conventional general resin mold package type semiconductor device.
このものは、たとえばＣｕもしくはＣｕ合金からなるヒートシンク１０の一面側にダイボンド材３０を介して半導体チップ２０を搭載し、半導体チップ２０とリード４０とをワイヤ５０などによって電気的に接続し、ヒートシンク１０の他面側を露出させつつヒートシンク１０、半導体チップ２０およびリード４０を包み込むようにモールド樹脂６０にて封止してなる。
In this device, for example, a
ここで、ヒートシンク１０は、その一面と他面との間の側面に突起部（コイニング）１２を有する。これは、突起部１２をモールド樹脂６０に食い込ませることにより、モールド樹脂６０とヒートシンク１０との密着性を高めるためである。
Here, the
また、従来では、図６に示されるように、ヒートシンク１０の一面における半導体チップ２０の搭載領域には、Ａｇめっき膜１０ａが形成されており、このＡｇめっき膜１０ａ上において、半導体チップ２０はダイボンド材３０を介して接着されている。
Conventionally, as shown in FIG. 6, an Ag plating film 10 a is formed in the mounting region of the
このような樹脂モールドパッケージタイプの半導体装置においては、Ｃｕなどからなるヒートシンク１０を内蔵しているため、放熱性に優れている。
Such a resin mold package type semiconductor device has excellent heat dissipation because it incorporates a
そして、図６に示されるように、この半導体装置は、基板１００上に搭載され、モールド樹脂６０から露出するリード４０の部分において、はんだ１２０を介して基板１００のランド１１０に接続されるようになっている。
Then, as shown in FIG. 6, the semiconductor device is mounted on the
ところで、近年、はんだ材料のＰｂ（鉛）フリー化が望まれており、それに伴い、はんだの溶融温度も高温化している。そのため、上記した半導体装置を基板１００上にはんだ１２０を介して接合する際、はんだリフローの温度は、従来のＰｂ含有はんだにおける２２５℃から２４０〜２６０℃へと高温化している。
By the way, in recent years, it has been desired to make Pb (lead) free of the solder material, and accordingly, the melting temperature of the solder is also increased. Therefore, when the above-described semiconductor device is joined to the
そのため、従来の半導体装置では、当該装置のはんだ実装におけるリフローの際に、モールド樹脂６０の半導体チップ２０やリード４０からの剥離が発生しやすくなり問題である。
Therefore, the conventional semiconductor device has a problem in that the
また、ヒートシンク１０とモールド樹脂６０との間の剥離も増大するため、熱衝撃により比較的早く樹脂クラックが発生してまうという問題もある。ここで、モールド樹脂６０に発生したクラックが進行してモールド樹脂６０の外部に到達すると、そこから水分などが侵入しやすくなる。
Further, since the separation between the
なお、上記図６において、各太線Ｈ１、Ｈ２、Ｈ３は、これらモールド樹脂６０と半導体チップ２０との間の剥離（チップ剥離）Ｈ１、モールド樹脂６０とリード４０との間の剥離（リード剥離）Ｈ２、ヒートシンク１０とモールド樹脂６０との間の剥離（ヒートシンク剥離）Ｈ３を示すものである。
In FIG. 6, the thick lines H1, H2, and H3 are peeled off between the
本発明は、上記問題に鑑みてなされたものであり、ヒートシンクの上にダイボンド材を介して搭載された半導体チップおよび半導体チップと電気的に接続されたリードとを備え、これらをモールド樹脂で包み込むように封止してなる半導体装置において、熱によるモールド樹脂のチップ剥離およびリード剥離を抑制することを第１の目的とし、この第１の目的を実現しつつヒートシンクとモールド樹脂との剥離が生じても樹脂クラックの発生を極力抑制することを第２の目的とする。 The present invention has been made in view of the above problems, and includes a semiconductor chip mounted on a heat sink via a die bond material and leads electrically connected to the semiconductor chip, and encapsulates them with a mold resin. In the semiconductor device thus sealed, the first purpose is to suppress chip peeling and lead peeling of the mold resin due to heat, and peeling between the heat sink and the mold resin occurs while realizing the first purpose. However, the second object is to suppress the occurrence of resin cracks as much as possible.
上記目的を達成するため、請求項１に記載の発明では、ヒートシンク（１０）と、ヒートシンク（１０）の一面側にダイボンド材（３０）を介して搭載された半導体チップ（２０）と、半導体チップ（２０）の周囲に配置され半導体チップ（２０）と電気的に接続されたリード（４０）と、ヒートシンク（１０）の他面が露出するように、半導体チップ（２０）、ヒートシンク（１０）、リード（４０）を包み込むように封止するモールド樹脂（６０）とを備える樹脂モールドパッケージタイプの半導体装置において、モールド樹脂（６０）の２６０℃におけるヤング率が０．７ＧＰａ以下であることを特徴としている。 In order to achieve the above object, according to the first aspect of the present invention, a heat sink (10), a semiconductor chip (20) mounted on one surface side of the heat sink (10) via a die bond material (30), and a semiconductor chip The semiconductor chip (20), the heat sink (10), the lead (40) disposed around the (20) and electrically connected to the semiconductor chip (20), and the other surface of the heat sink (10) are exposed. In a resin mold package type semiconductor device comprising a mold resin (60) for sealing so as to enclose the lead (40), the Young's modulus at 260 ° C. of the mold resin (60) is 0.7 GPa or less. Yes.
本発明は、実験的に見出されたものであり、モールド樹脂（６０）の２６０℃におけるヤング率を０．７ＧＰａ以下とすることにより、熱によるモールド樹脂（６０）のチップ剥離およびリード剥離を抑制することができる（図２、図３参照）。 The present invention has been found experimentally, and by making the Young's modulus at 260 ° C. of the mold resin (60) 0.7 GPa or less, chip peeling and lead peeling of the mold resin (60) due to heat can be achieved. It can suppress (refer FIG. 2, FIG. 3).
なお、２６０℃とは、Ｐｂフリーはんだにおける最も高いリフロー温度を想定したものである。 In addition, 260 degreeC assumes the highest reflow temperature in Pb free solder.
また、請求項２に記載の発明では、請求項１に記載の半導体装置において、ヒートシンク（１０）は、一面と他面との間の側面に突起部（１２）を有するものであり、ヒートシンク（１０）の他面から突起部（１２）までの距離（ｔ）は０．２５ｍｍ以上であることを特徴としている。
In the invention according to
本発明は、さらなる実験検討の結果、見出されたものであり、ヒートシンク（１０）の他面から突起部（１２）までの距離（ｔ）を０．２５ｍｍ以上とすることにより、上記請求項１に記載の半導体装置において、さらにモールド樹脂（６０）とヒートシンク（１０）との剥離が生じても樹脂クラックの発生を極力抑制することができる（図５参照）。つまり、本発明によれば、上記した本発明の第２の目的を達成することができる。 The present invention has been found as a result of further experimental studies, and the above-described claim can be obtained by setting the distance (t) from the other surface of the heat sink (10) to the protrusion (12) to be 0.25 mm or more. In the semiconductor device according to 1, the occurrence of resin cracks can be suppressed as much as possible even if the mold resin (60) and the heat sink (10) are further separated (see FIG. 5). That is, according to the present invention, the second object of the present invention described above can be achieved.
また、請求項３に記載の発明では、請求項１または請求項２に記載の半導体装置において、ヒートシンク（１０）の一面のうち半導体チップ（２０）が搭載される領域の最表面には、めっきが施されていないことを特徴としている。 According to a third aspect of the present invention, in the semiconductor device according to the first or second aspect, the outermost surface of the region where the semiconductor chip (20) is mounted on one surface of the heat sink (10) is plated. It is characterized by not being given.
それによれば、ヒートシンク（１０）の一面とダイボンド材（３０）との間の密着性を向上させることができる。ヒートシンク（１０）とダイボンド材（３０）との剥離が生じると、その剥離によって発生する応力により、モールド樹脂（６０）にクラックが生じやすい。 According to this, the adhesion between one surface of the heat sink (10) and the die bond material (30) can be improved. When peeling between the heat sink (10) and the die bonding material (30) occurs, cracks are likely to occur in the mold resin (60) due to the stress generated by the peeling.
しかし、本発明によれば、そのような不具合を防止することができ、樹脂クラックの発生をより抑制しやすいものにできる。 However, according to the present invention, such a problem can be prevented and the occurrence of resin cracks can be more easily suppressed.
ここで、請求項４に記載の発明では、請求項１〜請求項３に記載の半導体装置において、モールド樹脂（６０）からリード（４０）の一部が露出しており、このリード（４０）の露出部が、外部基板（１００）にはんだ（１２０）を介して接合される部位となっていることを特徴としている。
Here, in the invention according to
さらに、請求項５に記載の発明では、請求項４に記載の半導体装置において、はんだ（１２０）は、Ｐｂフリーはんだであることを特徴としている。
Furthermore, in the invention described in
それによれば、半導体装置を外部基板へはんだ付け実装する時にＰｂフリーはんだを用いるため、リフロー温度が高温化するが、そのような状況に対して上記した各剥離や樹脂クラックの抑制が適切になされる。 According to this, since the Pb-free solder is used when the semiconductor device is soldered and mounted on the external substrate, the reflow temperature is increased, but the above-described peeling and resin cracking are appropriately suppressed in such a situation. The
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。 In addition, the code | symbol in the bracket | parenthesis of each said means is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, parts that are the same or equivalent to each other are given the same reference numerals in the drawings for the sake of simplicity.
図１（ａ）は、本発明の実施形態に係る樹脂モールドパッケージタイプの半導体装置Ｓ１の概略断面構成を示す図であり、図１（ｂ）は、図１（ａ）中の丸で囲んだＡ部の拡大図である。この半導体装置Ｓ１は、たとえばＱＦＰ（クワッドフラットパッケージ）、ＳＯＰ（スモールアウトラインパッケージ）などにも適用できる。 FIG. 1A is a diagram showing a schematic cross-sectional configuration of a resin mold package type semiconductor device S1 according to an embodiment of the present invention, and FIG. 1B is surrounded by a circle in FIG. It is an enlarged view of the A section. The semiconductor device S1 can be applied to, for example, QFP (quad flat package), SOP (small outline package), and the like.
ヒートシンク１０は、ＣｕもしくはＣｕ合金などを用いた矩形板状をなすものであり、本例では、熱膨張係数が１７ｐｐｍ／℃程度のＣｕ板からなる。このヒートシンク１０の一面側には、半導体チップとしてのＩＣチップ２０が搭載されている。このＩＣチップは、シリコン基板などからなるもので、たとえば、その熱膨張係数は３ｐｐｍ／℃程度である。
The
そして、ヒートシンク１０とＩＣチップ２０とはダイボンド材３０を介して接着固定されている。このダイボンド材３０は、銀ペーストや導電性接着剤などからなるものであり、本例では、ダイボンド材３０は銀ペーストからなる。
The
ここで、上記図６に示したように、従来では、ヒートシンク１０の一面におけるＩＣチップ２０の搭載領域にはＡｇめっき膜が形成されており、このＡｇめっき膜上において、ＩＣチップ２０はダイボンド材３０を介して接着されていた。
Here, as shown in FIG. 6, conventionally, an Ag plating film is formed on the mounting area of the
本実施形態においても、同様にＡｇめっき膜が形成されていてもよいが、好ましくは、ヒートシンク１０の一面のうちＩＣチップ２０が搭載される領域の最表面には、めっきが施されていないものがよい。そのようにすれば、ヒートシンク基材（本例では、Ｃｕ）の表面に対して直にダイボンド材３０が設けられ、その上にＩＣチップ２０が接着された形となる。
Also in this embodiment, an Ag plating film may be formed in the same manner, but preferably, the outermost surface of the region where the
また、ヒートシンク１０およびＩＣチップ２０の周囲には、Ｃｕや４２アロイ合金などの金属からなるリードとしてのリードフレーム４０が配置されている。そして、ＩＣチップ２０とリードフレーム４０とは、金やアルミニウムなどからなるワイヤ５０によって結線され電気的に接続されている。
Further, around the
そして、モールド樹脂６０は、ヒートシンク１０の他面側を露出させつつヒートシンク１０、ＩＣチップ２０、リードフレーム４０およびワイヤ５０を包み込むように封止している。
The
このモールド樹脂６０は、エポキシ系樹脂などの通常のモールド材料からなるものである。本例では、モールド樹脂６０は、エポキシ系樹脂からなり、さらに熱膨張係数を調整する等のためにシリカなどからなるフィラーが含有されたものである。モールド樹脂６０の熱膨張係数としては、たとえば１０ｐｐｍ／℃程度のものにできる。
The
ここで、本実施形態では、モールド樹脂６０の２６０℃におけるヤング率を、０．７ＧＰａ以下としている。これは、Ｐｂフリーはんだにおける最も高いリフロー温度として想定される２６０℃のヤング率であり、本実施形態では、従来のモールド樹脂よりもやわらかいものとしている。
Here, in this embodiment, the Young's modulus at 260 ° C. of the
具体的に、従来のモールド樹脂が、エポキシ樹脂としてビフェニル系のエポキシ樹脂を採用していたのに対し、本実施形態のモールド樹脂６０は、ビフェニルノボラック系のエポキシ樹脂を採用している。それにより、上記した低いヤング率を実現している。
Specifically, the conventional mold resin employs a biphenyl epoxy resin as an epoxy resin, whereas the
また、図１に示されるように、ヒートシンク１０は、その一面と他面との間の側面に、モールド樹脂６０とヒートシンク１０との密着性を高めるための突起部（コイニング）１２を有する。このような突起部１２を有するヒートシンク１０は、プレス加工などにより形成することができる。
Further, as shown in FIG. 1, the
そして、図１（ｂ）に示されるように、ヒートシンク１０の他面から突起部１２までの距離をｔとする。以下、この距離ｔをコイニング深さｔということとする。ここでは、突起部１２は先端が尖った形状のものであり、コイニング深さｔは、ヒートシンク１０の他面から突起部１２の先端部までの距離である。
Then, as shown in FIG. 1B, the distance from the other surface of the
ここにおいて、本実施形態では、モールド樹脂６０のクラックの発生すなわち樹脂クラックの発生を抑制する目的から、コイニング深さｔを０．２５ｍｍ以上とすることが好ましい。
Here, in the present embodiment, it is preferable to set the coining depth t to 0.25 mm or more for the purpose of suppressing the occurrence of cracks in the
このような半導体装置Ｓ１は、ヒートシンク１０とリードフレーム４０とをかしめなどにより一体に固定した後、ＩＣチップ２０をヒートシンク１０に搭載し、ワイヤボンディングを行い、樹脂モールドを行い、リードフレームの成形・カットを行うことにより、製造することができる。
In such a semiconductor device S1, the
そして、半導体装置Ｓ１は、図１に示されるように、外部基板１００上に搭載され実装される。ここで、外部基板１００は、たとえばセラミック基板、プリント基板などであり、半導体装置Ｓ１が搭載される面には、ランド１１０が設けられている。
The semiconductor device S1 is mounted and mounted on the
そして、半導体装置Ｓ１においては、モールド樹脂６０からリードフレーム４０の一部が露出しており、このリードフレーム４０の露出部すなわちアウターリードが、外部基板１００のランド１１０にはんだ１２０を介して接合されている。
In the
また、ヒートシンク１０の他面も、外部基板１００のランド１１０にはんだ１２０を介して接合されている。これにより、本実施形態では、ヒートシンク１０の他面から外部基板１００への放熱が適切になされる。
The other surface of the
ここで、このはんだ１２０は、Ｐｂを実質的に含まないＰｂフリーはんだである。これは、はんだリフローの温度が従来のＰｂ含有はんだにおける２２５℃から２４０〜２６０℃へと高温化したものである。
Here, the
具体的なＰｂフリーはんだとしては、たとえば、Ｓｎ−Ａｇ（Ａｇ３．５）系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだなどが挙げられる。さらに、前記Ｓｎ−Ａｇ−Ｃｕ系はんだとしては、Ａｇ１〜４、Ｃｕ０〜１で３Ａｇ−０．５Ｃｕ、３．５Ａｇ−０．７Ｃｕなどが挙げられる。 Specific examples of the Pb-free solder include Sn-Ag (Ag3.5) solder and Sn-Ag-Cu solder. Furthermore, examples of the Sn-Ag-Cu solder include Ag1-4, Cu0-1, and 3Ag-0.5Cu, 3.5Ag-0.7Cu.
次に、本実施形態において、上述したように、モールド樹脂６０の２６０℃におけるヤング率を０．７ＧＰａ以下としていることの根拠について述べる。
Next, in the present embodiment, as described above, the basis for setting the Young's modulus at 260 ° C. of the
これは、熱によるモールド樹脂６０のチップ剥離およびリード剥離を抑制するためのものであり、本発明者が行った実験検討の結果に基づくものである。その検討結果の一例を述べる。
This is for suppressing chip peeling and lead peeling of the
次の表１は、本検討に用いた各モールド樹脂Ａ、Ｂ、Ｃの物性を示す表である。物性としては、２６０℃におけるヤング率（単位：ＧＰａ）、２６０℃における密着強度（単位ＭＰａ）を示している。 The following Table 1 is a table showing the physical properties of the mold resins A, B, and C used in this study. As physical properties, Young's modulus at 260 ° C. (unit: GPa) and adhesion strength at 260 ° C. (unit MPa) are shown.
そして、上記図１に示される半導体装置Ｓ１の構成において、モールド樹脂６０を各樹脂Ａ、Ｂ、Ｃに変えたものを作製し、作製された各半導体装置について、耐リフロー性試験を行った。試験条件は、吸湿条件：３０℃、７０％、２６４時間、リフロー条件：最大温度２６３℃とした。
Then, in the configuration of the semiconductor device S1 shown in FIG. 1, a
この試験において、上記図６に示したようなモールド樹脂６０と半導体チップ２０との間の剥離すなわちチップ剥離、モールド樹脂６０とリード４０との間の剥離すなわちリード剥離の発生率を調査した。その結果が図２および図３に示される。
In this test, the occurrence rate of peeling between the
図２は、チップ剥離に関するものであり、モールド樹脂の２６０℃におけるヤング率（単位：ＧＰａ）と、剥離発生率（単位：％）および熱応力（単位：ＭＰａ）との関係を示す図である。ここで、熱応力は、上記図６中のチップ剥離Ｈ１が発生する部位の熱応力を算出したものである。 FIG. 2 relates to chip peeling, and is a diagram showing the relationship between the Young's modulus (unit: GPa) of the mold resin at 260 ° C., the peeling occurrence rate (unit:%), and the thermal stress (unit: MPa). . Here, the thermal stress is obtained by calculating the thermal stress at the site where the chip peeling H1 in FIG. 6 occurs.
また、図３は、リード剥離に関するものであり、モールド樹脂の２６０℃におけるヤング率（単位：ＧＰａ）と、剥離発生率（単位：％）および熱応力（単位：ＭＰａ）との関係を示す図である。ここで、熱応力は、上記図６中のリード剥離Ｈ２が発生する部位の熱応力を算出したものである。なお、図２および図３中、剥離発生率は白丸プロット、熱応力は黒丸プロットにて示してある。 FIG. 3 relates to lead peeling, and is a diagram showing the relationship between the Young's modulus (unit: GPa) of the mold resin at 260 ° C., the peeling occurrence rate (unit:%), and the thermal stress (unit: MPa). It is. Here, the thermal stress is calculated from the thermal stress at the site where the lead separation H2 in FIG. 6 occurs. In FIG. 2 and FIG. 3, the peeling occurrence rate is indicated by a white circle plot, and the thermal stress is indicated by a black circle plot.
図２および図３に示される結果からわかるように、モールド樹脂の２６０℃におけるヤング率が低くなるにつれて、チップ剥離、リード剥離が発生する部位における熱応力が小さくなっていくのがわかる。 As can be seen from the results shown in FIGS. 2 and 3, as the Young's modulus at 260 ° C. of the mold resin decreases, it can be seen that the thermal stress at the site where chip peeling and lead peeling occur decreases.
このことから、モールド樹脂の２６０℃におけるヤング率が低くなるにつれて、剥離発生率も小さくなっていくことが予想されるが、実際に、図２、図３に示されるように、当該ヤング率が０、７ＧＰａ以下であるときには、チップ剥離、リード剥離ともに剥離発生率がほぼ０であった。 From this, as the Young's modulus at 260 ° C. of the mold resin becomes lower, it is expected that the occurrence rate of peeling will decrease, but in fact, as shown in FIG. 2 and FIG. When the pressure was 0 or 7 GPa or less, the peeling occurrence rate was almost 0 for both chip peeling and lead peeling.
以上のことが、本実施形態において、モールド樹脂６０の２６０℃におけるヤング率を０．７ＧＰａ以下としていることの根拠である。
The above is the basis for the Young's modulus at 260 ° C. of the
また、本実施形態の好ましい形態では、ヒートシンク１０の一面のうちＩＣチップ２０が搭載される領域の最表面には、めっきが施されていない。以下、ヒートシンク１０の一面のうちＩＣチップ２０が搭載される領域の最表面を、ダイボンド面という。
Moreover, in the preferable form of this embodiment, plating is not given to the outermost surface of the area | region where
これは、ダイボンド面に、めっきを施さないことにより、ダイボンド面とダイボンド材３０との密着性を向上させ、リフロー時におけるダイボンド面からのＩＣチップ２０の剥離を防止するためである。
This is because the adhesion between the die bond surface and the
従来では、このヒートシンクのダイボンド面にＡｇめっき膜が形成されており（上記図６参照）、このＡｇめっき膜上において、ＩＣチップ２０はダイボンド材３０を介して接着されていた。
Conventionally, an Ag plating film is formed on the die bond surface of the heat sink (see FIG. 6 above), and the
本発明者の検討によれば、Ａｇめっき膜とダイボンド材３０との密着強度は、ダイボンド面にＡｇめっきが有る従来のヒートシンクでは、６ＭＰａ程度、ダイボンド面にめっきがない本実施形態のヒートシンクでは、１０ＭＰａ程度であった、
このように、従来では、Ａｇめっき膜とダイボンド材３０との密着力が小さいため、リフロー時にＡｇめっき膜とダイボンド材３０との間で剥離が発生してしまい、その結果、上記図６中の太線Ｈ３に示されるように、ヒートシンク１０とモールド樹脂６０とは突起部１２の下側部分を除いてほぼ全面で剥離してしまう。
According to the study of the present inventors, the adhesion strength between the Ag plating film and the
Thus, conventionally, since the adhesive force between the Ag plating film and the
そのため、モールド樹脂６０のうち突起部１２の下に位置する部分に大きな応力が加わり、低サイクルで樹脂クラックが発生してしまう。それに対し、本実施形態では、ダイボンド面のめっきをなくすことにより、ダイボンド材３０とヒートシンク１０との剥離を防止できるため、樹脂クラック寿命を向上させることができる。
For this reason, a large stress is applied to a portion of the
次に、本実施形態の好ましい形態において、上述したように、コイニング深さｔを０．２５ｍｍ以上としていることの根拠について述べる。 Next, in the preferred embodiment of the present embodiment, as described above, the grounds for setting the coining depth t to 0.25 mm or more will be described.
これは、モールド樹脂６０とヒートシンク１０との剥離すなわちヒートシンク剥離が生じても樹脂クラックの発生を極力抑制するためのものであり、本発明者が行った実験検討の結果に基づくものである。その検討結果の一例を述べる。
This is for suppressing the occurrence of resin cracks as much as possible even when the
図４は、コイニング深さｔをパラメータとして、クラック長さ（単位：ｍｍ）と応力（最大主応力、単位：ＭＰａ）の関係をＦＥＭ（有限要素法）で解析した結果を示す図である。 FIG. 4 is a diagram showing a result of FEM (finite element method) analysis of the relationship between crack length (unit: mm) and stress (maximum principal stress, unit: MPa) using coining depth t as a parameter.
ここで、解析モデルとしては、温度変化ΔＴは２１５℃（−６５〜１５０℃）、モールド樹脂６０の熱膨張係数αは１０ｐｐｍ／℃、ヒートシンク１０の熱膨張係数は１７ｐｐｍ／℃、ＩＣチップ（シリコン）２０の熱膨張係数は３ｐｐｍ／℃とした。
Here, as an analysis model, the temperature change ΔT is 215 ° C. (−65 to 150 ° C.), the thermal expansion coefficient α of the
また、図４（ａ）に示すように、モールド樹脂６０に発生するクラックＫは、突起部１２の先端からヒートシンク１０の他面へ向かって成長しやすい。そこで、図４（ａ）に示すように、コイニング深さｔの方向すなわちヒートシンク１０の厚み方向に沿ったクラックの長さをクラック長さＬとする。また、図４（ａ）中の応力集中点Ｍの応力を解析して求める。
Further, as shown in FIG. 4A, the crack K generated in the
そして、コイニング深さｔを０．２ｍｍ、０．３ｍｍ、０．４ｍｍ、０．５ｍｍと変えた場合において、クラック長さＬ（単位：ｍｍ）と応力（単位：ＭＰａ）との関係を応力解析により求めた結果が、図４（ｂ）である。 When the coining depth t is changed to 0.2 mm, 0.3 mm, 0.4 mm, and 0.5 mm, the relationship between the crack length L (unit: mm) and the stress (unit: MPa) is subjected to stress analysis. The result obtained by the above is FIG. 4B.
図４（ｂ）より、各コイニング深さｔにおいて同じクラック長さＬのクラックが発生した場合、コイニング深さｔが深いほど応力の増加が抑制されている。つまり、コイニング深さｔを大きくするほど、つまりヒートシンク１０の他面から突起部１２を離すほど、応力が低減することがわかる。
As shown in FIG. 4B, when cracks having the same crack length L occur at each coining depth t, an increase in stress is suppressed as the coining depth t increases. That is, it is understood that the stress decreases as the coining depth t is increased, that is, as the
実際に、上記図１に示される半導体装置において、コイニング深さｔを変えたサンプルを作製し、コイニング深さｔと樹脂クラック寿命との関係を調査した。その結果が図５に示される。 Actually, in the semiconductor device shown in FIG. 1, samples having different coining depths t were produced, and the relationship between the coining depth t and the resin crack life was investigated. The result is shown in FIG.
図５において、樹脂クラック寿命は液相サイクルのサイクル数を示している。ここで、液相サイクルは、フロリナートを用いた熱衝撃であり、具体的には−６５℃、５分と１５０℃、５分とのサイクルを行った。 In FIG. 5, the resin crack life indicates the number of liquid phase cycles. Here, the liquid phase cycle is thermal shock using florinate, and specifically, a cycle of −65 ° C., 5 minutes and 150 ° C., 5 minutes was performed.
図５中、白丸プロットは、モールド樹脂６０にクラックが発生しなかった場合のサイクル数、黒丸プロットは、クラックが発生したときのサイクル数である。このような液相サイクルにおいて、実用上は、２５０サイクルまでクラックが発生しなければ、十分な寿命が確保できていると言える。
In FIG. 5, the white circle plot is the number of cycles when no crack is generated in the
よって、図５に示される結果から、コイニング深さｔがおおよそ０．２５ｍｍ以上であれば、十分な樹脂クラック寿命が満足されることがわかる。以上のことが、本実施形態において、コイニング深さｔを０．２５ｍｍ以上としていることの根拠である。 Therefore, it can be seen from the results shown in FIG. 5 that if the coining depth t is approximately 0.25 mm or more, a sufficient resin crack life is satisfied. The above is the basis for the coining depth t being 0.25 mm or more in the present embodiment.
ところで、本実施形態によれば、ヒートシンク１０と、ヒートシンク１０の一面側にダイボンド材３０を介して搭載された半導体チップとしてのＩＣチップ２０と、ＩＣチップ２０の周囲に配置されＩＣチップ２０と電気的に接続されたリードフレーム４０と、ヒートシンク１０の他面が露出するように、ＩＣチップ２０、ヒートシンク１０、リードフレーム４０を包み込むように封止するモールド樹脂６０とを備える半導体装置Ｓ１において、モールド樹脂６０の２６０℃におけるヤング率が０．７ＧＰａ以下であることを特徴とする半導体装置Ｓ１が提供される。
By the way, according to the present embodiment, the
本実施形態の半導体装置Ｓ１によれば、モールド樹脂６０の２６０℃におけるヤング率を０．７ＧＰａ以下とすることにより、熱によるモールド樹脂６０のチップ剥離およびリード剥離を抑制することができる（図２、図３参照）。
According to the semiconductor device S1 of the present embodiment, by causing the Young's modulus at 260 ° C. of the
また、本実施形態の半導体装置Ｓ１においては、ヒートシンク１０は、一面と他面との間の側面に突起部１２を有するものであり、ヒートシンク１０の他面から突起部１２までの距離（コイニング深さ）ｔは０．２５ｍｍ以上であることが好ましいとしている。
Further, in the semiconductor device S1 of the present embodiment, the
このコイニング深さｔを０．２５ｍｍ以上とすることにより、さらにモールド樹脂６０とヒートシンク１０との剥離が生じても樹脂クラックの発生を極力抑制することができる（図５参照）。
By setting the coining depth t to 0.25 mm or more, the occurrence of resin cracks can be suppressed as much as possible even if the
また、本実施形態の半導体装置Ｓ１では、ヒートシンク１０の一面のうちＩＣチップ２０が搭載される領域の最表面（ダイボンド面）には、めっきが施されていないことが好ましいとしている。
In the semiconductor device S1 of the present embodiment, it is preferable that the outermost surface (die bond surface) of the region where the
それによれば、ヒートシンク１０の一面とダイボンド材３０との間の密着性を向上させることができ、樹脂クラックの発生をより抑制しやすいものにできる。
Accordingly, the adhesion between the one surface of the
また、本実施形態の半導体装置Ｓ１では、モールド樹脂６０からリードフレーム４０の一部が露出しており、このリードフレーム４０の露出部が、外部基板１００にはんだ１２０を介して接合される部位となっている。そして、この接合部のはんだ１２０としては、Ｐｂフリーはんだを採用している。
Further, in the semiconductor device S1 of the present embodiment, a part of the
それによれば、半導体装置Ｓ１を外部基板１００へはんだ付け実装する時にＰｂフリーはんだを用いるため、リフロー温度が高温化するが、そのような状況に対して上記したチップ剥離、リード剥離や樹脂クラックの抑制が適切になされる。
According to this, since the Pb-free solder is used when the semiconductor device S1 is soldered and mounted on the
（他の実施形態）
なお、上記実施形態では、ＩＣチップ２０とリードフレーム４０との電気的な接続はワイヤ５０にて行っていたが、これに限定されるものではない。それ以外にも、バンプなどによりＩＣチップ２０とリードフレーム４０との電気的な接続が行われていてもよい。
(Other embodiments)
In the above embodiment, the electrical connection between the
以上のように、本発明は、ヒートシンク１０と、ヒートシンク１０の一面側にダイボンド材３０を介して搭載された半導体チップ２０と、半導体チップ２０の周囲に配置され半導体チップ２０と電気的に接続されたリード４０と、ヒートシンク１０の他面が露出するように、半導体チップ２０、ヒートシンク１０、リード４０を包み込むように封止するモールド樹脂６０とを備える半導体装置Ｓ１において、モールド樹脂６０のヤング率を規定したことを要部とするものであり、その他の部分については適宜設計変更することが可能である。
As described above, according to the present invention, the
１０…ヒートシンク、１２…突起部、２０…半導体チップとしてのＩＣチップ、
３０…ダイボンド材、４０…リードとしてのリードフレーム、６０…モールド樹脂、
１００…外部基板、１２０…はんだ、
ｔ…ヒートシンクの他面から突起部までの距離としてのコイニング深さ。
DESCRIPTION OF
30 ... Die bond material, 40 ... Lead frame as lead, 60 ... Mold resin,
100 ... external substrate, 120 ... solder,
t: Coining depth as a distance from the other surface of the heat sink to the protrusion.
Claims (5)
前記ヒートシンク（１０）の一面側にダイボンド材（３０）を介して搭載された半導体チップ（２０）と、
前記半導体チップ（２０）の周囲に配置され前記半導体チップ（２０）と電気的に接続されたリード（４０）と、
前記ヒートシンク（１０）の他面が露出するように、前記半導体チップ（２０）、前記ヒートシンク（１０）、前記リード（４０）を包み込むように封止するモールド樹脂（６０）とを備える樹脂モールドパッケージタイプの半導体装置において、
前記モールド樹脂（６０）の２６０℃におけるヤング率が０．７ＧＰａ以下であることを特徴とする半導体装置。 A heat sink (10);
A semiconductor chip (20) mounted on one side of the heat sink (10) via a die bond material (30);
A lead (40) disposed around the semiconductor chip (20) and electrically connected to the semiconductor chip (20);
A resin mold package comprising: a mold resin (60) for sealing the semiconductor chip (20), the heat sink (10), and the leads (40) so as to expose the other surface of the heat sink (10). In the type of semiconductor device,
A semiconductor device, wherein the mold resin (60) has a Young's modulus at 260 ° C. of 0.7 GPa or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004041445A JP4213601B2 (en) | 2004-02-18 | 2004-02-18 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004041445A JP4213601B2 (en) | 2004-02-18 | 2004-02-18 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005235925A JP2005235925A (en) | 2005-09-02 |
| JP4213601B2 true JP4213601B2 (en) | 2009-01-21 |
Family
ID=35018577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004041445A Expired - Fee Related JP4213601B2 (en) | 2004-02-18 | 2004-02-18 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4213601B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5541393B2 (en) * | 2013-06-05 | 2014-07-09 | 三菱電機株式会社 | Method for manufacturing power semiconductor device |
-
2004
- 2004-02-18 JP JP2004041445A patent/JP4213601B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005235925A (en) | 2005-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205282469U (en) | Electron device and semiconductor package body | |
| KR100720607B1 (en) | Semiconductor device | |
| KR102054385B1 (en) | Resin-encapsulated semiconductor device and method of manufacturing the same | |
| KR101643332B1 (en) | Clip -bonded semiconductor chip package using ultrasonic welding and the manufacturing method thereof | |
| JP3563387B2 (en) | Conductive cured resin for semiconductor device and semiconductor device | |
| CN215220709U (en) | Semiconductor device with a plurality of transistors | |
| US12119263B2 (en) | Methods and apparatus for an improved integrated circuit package | |
| JP2000003988A (en) | Lead frame and semiconductor device | |
| CN101241891B (en) | Semiconductor device and manufacturing method thereof | |
| JP4213601B2 (en) | Semiconductor device | |
| JPS59161850A (en) | Resin sealed type semiconductor device and lead frame used therefor | |
| JP4931835B2 (en) | Semiconductor device | |
| KR20100050640A (en) | Lead frame for manufacturing semiconductor package and method for plating the same | |
| JP2006245478A (en) | Semiconductor device | |
| JP4728606B2 (en) | Electronic equipment | |
| JP2006147918A (en) | Semiconductor device | |
| JP3894077B2 (en) | Semiconductor device | |
| JP3507819B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JP4679987B2 (en) | Resin-sealed semiconductor device | |
| JP2008016469A (en) | Semiconductor device | |
| JP2003318345A (en) | Resin-sealed semiconductor device | |
| JP2003318348A (en) | Resin-sealed electronic device | |
| JP2004335947A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JPH09275177A (en) | Semiconductor device | |
| JP2004103641A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080916 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081030 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4213601 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |