JP4215134B2

JP4215134B2 - 対称な差分出力信号を持つｃａｎバスドライバ

Info

Publication number: JP4215134B2
Application number: JP55510999A
Authority: JP
Inventors: ヘンドリック、ベーツェン; マルチヌス、ブレディウス; アロイシウス、ジェー．エム．ブームカンプ; セシリウス、ジー．クワーカーナート; アブラハム、ケー．バン、デン、ヘウベル
Original assignee: NXP BV
Current assignee: NXP BV
Priority date: 1998-05-06
Filing date: 1999-04-22
Publication date: 2009-01-28
Anticipated expiration: 2019-04-22
Also published as: KR20010015526A; KR100611344B1; US6154061A; WO1999057810A2; EP0996999A2; WO1999057810A3; JP2002509682A

Description

技術分野
本発明は、バスの配線を介してデータ信号を送るためのバスドライバであって、
バスドライバ用供給電圧の接続のための第１の供給端子および第２の供給端子と、
バスの夫々の配線の接続のための第１のバス端子および第２のバス端子と、
第１の供給端子と第１のバス端子との間に接続された第１の主電流路を有し、且つ第１の制御電極を有する第１導電型の第１のトランジスタと、
第２の供給端子と第２のバス端子との間に接続された第２の主電流路を有し、且つ第２の制御電極を有する第１導電型と逆の第２導電型の第２のトランジスタと、
第１の制御電極および第２の制御電極を駆動するための駆動手段とを備えたバスドライバに関する。
背景技術
このようなバスドライバは、ヨーロッパ特許明細書EP0576444号から公知であり、とりわけ自動車において用いられている所謂コントローラ・エリア・ネットワーク（Controller Area Network:CAN）バスシステムに利用されている。このため、トランシーバ（送信機／受信機）が使用され、情報が第１および第２のバス端子に接続された２本の配線を有する２配線バスを介して差分信号として送られる。送信機はバスにデータ信号を供給するものであり、今後、この送信機をバスドライバと称する。２本のバス配線は、通常ＣＡＮＨおよびＣＡＮＬと称され、受信機側のプルダウンレジスタおよびプルアップレジスタに接続されている。２本のバス配線を横切る電圧は逆極性を有しており、その結果、２本の配線により放射されるスプリアス電磁場は互いに打ち消し合う。対称性が高度の場合、バス配線は撚線対の形をとることができ、高価なシールドを必要としない。この目的のために、２本のバス配線上の信号の対称性は、できるだけ高くあるべきである。
発明の開示
本発明の目的は、最適な対称性を有するバスドライバを提供することである。この目的のために、冒頭のパラグラフにおいて明示されたタイプのバスドライバは、駆動手段が、
共通ノードと、
第１の供給端子と共通ノードとの間に接続された第３の主電流路を有し、且つ第１の制御電極に結合された第３の制御電極を有する第１導電型の第３のトランジスタと、
第２の供給端子と共通ノードとの間に接続された第４の主電流路を有し、且つ第２の制御電極に結合された第４の制御電極を有する第２導電型の第４のトランジスタと、
第３の制御電極と共通ノードとの間に接続された第１の制御電圧源と、
第４の制御電極と共通ノードとの間に接続された第２の制御電圧源と、
を備えることにより特徴付けられる。
休止時、即ち、データ信号が送られない時、第１および第２の制御電圧源は、第３および第４のトランジスタ、および結果的に第１および第２のトランジスタも無電流であるような極性および振幅を有する。駆動状態の時、即ちデータ信号が送られる時、第１および第２の制御電圧源の極性が反転し、第３および第４のトランジスタがオンされる。第３のトランジスタを流れる電流が、第４のトランジスタを流れる電流よりも大きくなる傾向にあれば、共通ノードの電圧が別の値に設定され、その結果第３のトランジスタの駆動は減少し、第４のトランジスタのそれは増加する。主電流路を横切る電圧は、第３および第４のトランジスタを流れる電流が常に等しくなるような値に設定される。好ましくは、第１および第２のトランジスタは、第３および第４のトランジスタの縮尺コピーであり、その結果バスドライバによってバス配線に供給される電流も常に等しくなる。
第１および第２の制御電圧源は、第１および第２の供給端子に関して浮遊状態である。発明によれば、これらの制御電圧源は、請求の範囲第２項に明示したような特徴を持つように構成することができる。浮遊制御電圧源は、電流ミラーを介して２つの浮遊制御電流源から駆動される２つの浮遊抵抗によって達成される。
本発明によれば、２つの浮遊制御電流源は、請求の範囲第３項に明示したような特徴を持つように構成することができる。制御電流源は、差分対と、その電流が、第１および第２の制御端子上の制御信号に応答して分割されるバイアス電流源とを備えている。
制御信号は、好ましくは次のような制御信号を供給する駆動回路により供給され、この制御信号は、一方では、送信されるべきデータ信号と配線上の信号との変動に最小の遅延を生じ、他方では、バス配線上に急峻なエッジが生じて電磁放射の不必要な増加を引起こすことを避けるような制御信号である。本発明によれば、これらの特質を有する駆動回路は、請求の範囲第４項および第５項に明示したような特徴を保有している。これらの駆動回路は、駆動されるべきトランジスタの閾値電圧を、比較的急速に越えるような制御電圧を供給する。
本発明のこれらおよび他の特徴は、添付図面を参照して説明され且つ明らかにされるであろう。
【図面の簡単な説明】
図１は、本発明によるバスドライバの第１の実施形態を示す図である。
図２は、本発明によるバスドライバの第２の実施形態を示す図である。
図３は、本発明によるバスドライバの第３の実施形態を示す図である。
図４は、本発明によるバスドライバにおいて用いるための駆動回路により生成された駆動信号を示す図である。
図５は、本発明によるバスドライバにおいて用いるための第１の駆動回路を示す図である。
図６は、本発明によるバスドライバにおいて用いるための第２の駆動回路を示す図である。
これらの図面において、同様の機能および目的を有する部材は、同じ参照記号を付している。
発明を実施するための最良の形態
図１は、２配線バスシステムにおけるトランシーバ（送信機／受信機）の一部を形成し得る本発明によるバスドライバを示す。このドライバは、正供給端子２および負供給端子４に印加される供給電圧で駆動される。上記ドライバは、バスの第１の配線８に信号ＣＡＮＨを供給するための第１のバス端子６を有しており、この第１の配線はプルダウンレジスタ１０を介して負供給端子４に接続されている。そこには、またバスの第２の配線１４に信号ＣＡＮＬを供給するための第２のバス端子１２が有り、この第２の配線は、プルアップレジスタ１６を介して正供給端子２に接続されている。配線８および１４は、互いに撚られて撚線対を形成しており、もし必要ならば、それらにはシールドを設けてもよい。バス端子６は、ＰＭＯＳトランジスタＴ１の主電流路を介して正供給端子２に結合されている。任意のダイオードが、トランジスタＴ１のドレインとバス端子６の間に配置され、電流がトランジスタＴ１の寄生ダイオードを流れることを防止し、ドライバ電流をカットオフしている。他方のバス端子１２は、ＮＭＯＳトランジスタＴ２の主電流路を介して負供給端子４に結合されている。任意の別のダイオードが、トランジスタＴ２のドレインとバス端子６の間に配置され、電流がトランジスタＴ２の寄生ダイオードを流れることを防止し、ドライバ電流をカットオフしている。トランジスタＴ１およびトランジスタＴ２は、駆動手段１８により駆動される。この駆動手段１８は、正供給端子２と共通ノード２０の間に接続された主電流路を有するＰＭＯＳトランジスタＴ３と、その共通ノード２０と負供給端子４の間に接続された主電流路を有するＮＭＯＳトランジスタＴ４と、トランジスタＴ３の制御電極、即ち本例のゲート、と共通ノード２０の間に接続された第１の制御電圧源２２と、トランジスタＴ４の制御電極と共通ノード２０の間に接続された第２の制御電圧源２４とを有する。更に、トランジスタＴ１とＴ３は、その制御電極が相互接続されており、トランジスタＴ４とＴ２は、その制御電極が相互接続されている。制御電圧源２２および２４の電圧は、送られるべきデータ信号のコマンドの下で切り替えられる。
休止時、即ちバスを介してデータ信号が送られない時、各制御電圧源は＋２．５Ｖの電圧を供給する。この時、供給電圧としては５Ｖを仮定している。その場合、トランジスタＴ３およびＴ４は非導通であり、この結果トランジスタＴ１およびＴ２もまた非導通である。駆動状態時、即ちバスを介して送られるデータ信号が有る場合、制御電圧源２２および２４の電圧は、＋２．５Ｖから−２．５Ｖに極性が反転される。この結果として、トランジスタＴ３およびＴ４および結果的にトランジスタＴ１およびＴ２も導通状態に駆動される。トランジスタＴ３を流れる電流がトランジスタＴ４を流れる電流よりも大きくなる傾向にある時、共通ノード２０の電圧は増加する。この結果として、トランジスタＴ３のゲート−ソース間電圧は減少し、トランジスタＴ４のゲート−ソース間電圧は増加して、トランジスタＴ３とＴ４を流れる電流の差は無くなる。浮遊制御電圧源２２および２４のために、共通ノード２０の電圧はトランジスタＴ３とＴ４のドレイン電流を等しくするように制御される。トランジスタＴ１およびＴ２はトランジスタＴ３およびＴ４の縮尺コピーであるので、トランジスタＴ１とＴ２のドレイン電流もまた互いに等しくなる。縮尺コピーを作ることは、集積回路において非常に都合良くできるが、同様に整合した離散的なトランジスタによっても可能である。
図２は、２つの抵抗Ｒ１およびＲ２と、電流ミラーＭ１、Ｍ２、Ｍ３およびＭ４を介して抵抗Ｒ１およびＲ２に結合された２つの制御電流源Ｉ１およびＩ２とにより浮遊制御電圧源を実際に実施したバスドライバを示す。第１の抵抗Ｒ１はトランジスタＴ３の制御電極と共通ノード２０との間に接続され、第２の抵抗Ｒ２は共通ノード２０とトランジスタＴ４の制御電極との間に接続されている。第１の電流ミラーＭ１は、正供給端子２、入力端子２８および出力端子３０に結合された共通端子２６を有している。第２の電流ミラーＭ２は、負供給端子４、入力端子３４および出力端子３６に結合された共通端子３２を有している。第１の電流ミラーＭ１の出力端子３０と第２の電流ミラーＭ２の出力端子３６は互いに接続され、且つまたトランジスタＴ３およびＴ１のゲートに接続されている。第３の電流ミラーＭ３は、正供給端子２、入力端子４０および出力端子４２に結合された共通端子３８を有している。第４の電流ミラーＭ４は、負供給端子４、入力端子４６および出力端子４８に結合された共通端子４４を有している。第３の電流ミラーＭ３の出力端子４２と第４の電流ミラーＭ４の出力端子４８は互いに接続され、且つまたトランジスタＴ４およびＴ２のゲートに接続されている。制御電圧源Ｉ１は、第４の電流ミラーＭ４の入力端子４６と第１の電流ミラーＭ１の入力端子２８との間に接続されている。制御電圧源Ｉ２は、第３の電流ミラーＭ３の入力端子４０と第２の電流ミラーＭ２の入力端子３４との間に接続されている。抵抗Ｒ１およびＲ２は１ｋΩの抵抗値を持つ。
休止時、制御電圧源Ｉ１の電流はおよそ２．５ｍＡであり、制御電圧源Ｉ２の電流はゼロである。この時トランジスタＴ３およびＴ２のゲート電圧は５Ｖ（やはり供給電圧が５Ｖであるという仮定で）であり、トランジスタＴ４およびＴ２のゲート電圧は０Ｖである。この時トランジスタＴ３、Ｔ１、Ｔ４およびＴ２は全てカットオフされている。駆動状態時、制御電圧源Ｉ１の電流は２．５ｍＡからゼロに変化し、制御電圧源Ｉ２の電流はゼロからおよそ２．５ｍＡに変化する。この時、抵抗Ｒ１およびＲ２を流れる電流の符号が変化し、トランジスタＴ３およびＴ１のゲート電圧は０Ｖに、トランジスタＴ４およびＴ２のそれは５Ｖになる。そしてトランジスタＴ３、Ｔ１、Ｔ４およびＴ２は全て導通する。
電流ミラーＭ１およびＭ３は、一方がダイオードとして接続されている、即ちその一方のドレインとゲートが相互接続されている２つのＰＭＯＳトランジスタにより構成されている。そのダイオード接続されたトランジスタの主電流路は共通端子と入力端子との間に配列され、他方のトランジスタの主電流路は共通端子と、関連した電流ミラーの出力端子との間に配列される。電流ミラーＭ２およびＭ４も同様に構成されるが、但しＮＭＯＳトランジスタが用いられている。
図３は、２つの差分トランジスタ対ＤＰ１およびＤＰ２とバイアス電流源Ｉ３およびＩ４による制御電流源Ｉ１およびＩ２の実施例を示している。第１のトランジスタ対ＤＰ１は、２つのＮＭＯＳトランジスタＴ５およびＴ６を備える。トランジスタＴ５は、第３の電流ミラーＭ３の入力端子４０と第１のノード５０との間に接続された主電流路を有する。トランジスタＴ６は、第１の電流ミラーＭ１の入力端子２８と第１のノード５０との間に接続された主電流路を有し、第１のバイアス電流源Ｉ３は、またその第１のノード５０に接続されている。トランジスタＴ５では、その制御電極が、駆動回路ＤＣＴから制御電圧ＶＤを受け取る第１の制御端子５２に接続されている。他方のトランジスタＴ６では、そのゲートが、上述した第１の駆動回路ＤＣＴと同一の第２の駆動回路（不図示）から逆制御電圧ＶＤＮを受け取る第２の制御端子５４に接続されている。
なお、同様の効果を得るために、２つの制御端子５２および５４の一方を、供給電圧のおよそ半分の固定参照電圧に接続し得ることは留意されるべきである。
第２のトランジスタ対ＤＰ２は、２つのＰＭＯＳトランジスタＴ７およびＴ８を備える。トランジスタＴ７は、第４の電流ミラーＭ４の入力端子４６と第２のノード５６との間に接続された主電流路を有する。トランジスタＴ８は、第２の電流ミラーＭ２の入力端子３４と第２のノード５６との間に接続された主電流路を有し、第２のバイアス電流源Ｉ４は、またその第２のノード５６に接続されている。トランジスタＴ７では、その制御電極が第１の制御端子５２に接続され、トランジスタＴ６では、そのゲートが第２の制御端子５４に接続されている。
制御電圧ＶＤが低く且つ制御電圧ＶＤＮが高ければ、バイアス電流源Ｉ３の電流はトランジスタＴ６を流れ、バイアス電流源Ｉ４の電流はトランジスタＴ７を流れる。電流ミラーＭ１およびＭ４経由時、電流は、電流ミラーＭ１の出力端子３０から電流ミラーＭ４の出力端子４８に抵抗Ｒ１およびＲ２を介して流れる。トランジスタＴ３およびＴ１のゲート電圧は高く、結果これらのトランジスタは非導通である。また、トランジスタＴ４およびＴ１のゲート電圧は低く、その結果これらのトランジスタもまた非導通である。そしてバスは非活性である。
制御電圧ＶＤが高く、且つ制御電圧ＶＤＮが低い時、バイアス電流源Ｉ３の電流はトランジスタＴ５を流れ、バイアス電流源Ｉ４の電流はトランジスタＴ８を流れる。電流ミラーＭ３およびＭ２経由時、電流は、電流ミラーＭ３の出力端子４２から電流ミラーＭ２の出力端子３６に抵抗Ｒ２およびＲ１を介して流れる。この時、トランジスタＴ３およびＴ１のゲート電圧は低く、この結果これらのトランジスタは導通状態である。またこの時、トランジスタＴ４およびＴ１のゲート電圧は高く、この結果これらのトランジスタもまた導通状態である。そしてバスは活性状態である。
抵抗７６、７８、８０および８２は、差分対ＤＰ１およびＤＰ２の相互コンダクタンスを減少させ且つより緩やかな切り換えを達成するために、トランジスタＴ５、Ｔ６、Ｔ７およびＴ８のソース電極に直列に配列することもできる。
好ましくは、駆動回路ＤＣＴでは、制御電圧ＶＤがゆっくりと変化し、その結果、バス信号ＣＡＮＨおよびＣＡＮＬの急激な変化が起こらず、結果的に電磁放射が低くなるように設計される。この結果、上記構成の不利な点は、遅延が増加しまたバスの最大到達可能ビットレートが減少することである。トランジスタＴ３／Ｔ１およびＴ４／Ｔ１のゲート電圧が、これらのトランジスタの閾値電圧よりも高くなるまで、バス端子６および１２には何の変化も無い。この時、トランジスタＴ１およびＴ２のドレイン−ソース間電圧が低くなる（三極素子領域）まで、スイッチオンが素早く進行する。そしてこの時、信号ＣＡＮＨおよびＣＡＮＬは、再びゆっくりと増加する。
緩やかなエッジおよび最小の遅延を得るために、図４に示すように、制御電圧ＶＤは、最初閾値電圧の直ぐ下まで急激に増加すべきであり（傾斜ｓ１）、続いて、緩やかなリーディングエッジを得るようにゆっくりと増加すべきである（傾斜ｓ２）。反対方向では、制御電圧ＶＤは、最初、トランジスタＴ１およびＴ２が三極素子領域を出るまで、急激に減少し（傾斜ｓ３）、その後緩やかなトレーリングエッジを得るように、再びゆっくりと減少すべきである（ｓ４）。
図５は、制御電圧ＶＤに課せられた前述の要求を満足する駆動回路ＤＣＴの第１の実施例を示している。駆動回路ＤＣＴは、制御端子５２または制御端子５４に接続された駆動回路出力端子５８と、データ信号ＴｘＤを受け取るためのデータ入力端子６０と、バイアス電流源Ｉ５と、第１のバイアス電圧源６２および第２のバイアス電圧源６４と、駆動回路出力端子５８と負供給端子４との間に接続されたキャパシタ６６とを有する。或いは、キャパシタ６６は他方の供給端子２に接続されてもよい。上記回路は、更に正供給端子２とバイアス電流源Ｉ５の第１の端子６８との間に接続された主電流路を有する、ダイオード接続されたＰＭＯＳトランジスタＴ１０と、同様に負供給端子４とバイアス電流源Ｉ５の第２の端子７０との間に接続された主電流路を有する、ダイオード接続されたＮＭＯＳトランジスタＴ１１とを備える。更に、この場合、主電流路が、正供給端子２と駆動回路出力端子５８との間に直列に配列されたＰＭＯＳトランジスタＴ１２およびＰＭＯＳトランジスタＴ１３を備え、トランジスタＴ１２のソース電極が正供給端子２に接続され、トランジスタＴ１３のドレイン電極が駆動回路出力端子５８に接続されている。トランジスタＴ１２では、その制御電極がデータ入力端子６０に接続され、トランジスタＴ１３では、その制御電極がトランジスタＴ１０の制御電極に接続されている。更に、駆動回路では、主電流路が負供給端子４と駆動回路出力端子５８との間に直列に配列されたＮＭＯＳトランジスタＴ１４およびＮＭＯＳトランジスタＴ１５を含んでおり、トランジスタＴ１４のソース電極が負供給端子４に接続され、トランジスタＴ１５のドレイン電極が駆動回路出力端子５８に接続されている。トランジスタＴ１４では、その制御電極がデータ入力端子６０に接続され、トランジスタＴ１５の制御電極は第２のトランジスタＴ１１のものと同じである。更に、駆動回路ＤＣＴは、トランジスタＴ１３の主電流路と並列に配列された主電流路を有し且つ第１のバイアス電圧源６２に接続された制御電極を有するＮＭＯＳトランジスタＴ１６と、トランジスタＴ１５の主電流路と並列に配列された主電流路を有し且つ第２のバイアス電圧源６４に接続された制御電極を有するＰＭＯＳトランジスタＴ１７とを備えている。
データ信号ＴｘＤが高い時、キャパシタ６６はトランジスタＴ１５を介して定電流でもって放電する。データ信号ＴｘＤが低い時、トランジスタＴ１４がその放電電流を遮断する。この時、トランジスタＴ１２は導通し、且つトランジスタＴ１６は、第１のバイアス電圧源６２の電圧Ｅ１およびトランジスタＴ１６の閾値電圧によって決定される電圧まで、キャパシタ６６を急速に充電することを確実にする。この後、キャパシタ６６は、更にトランジスタＴ１３を介して定電流でゆっくりと充電される。データ信号ＴｘＤが再び上昇すると、キャパシタ６６は、最初トランジスタＴ１７を介して急速に放電し、続いてトランジスタＴ１５を介してゆっくりと放電する。このようにして、図４に示されるような波形を有する制御電圧ＶＤが生成される。
図６は、駆動回路ＤＣＴの他の選択可能な実施例を示す。この回路では、トランジスタＴ１６およびＴ１７とバイアス電圧源６２および６４が省略されている。これらの代わりに、共同してインバータを構成するＰＭＯＳトランジスタＴ１８およびＮＭＯＳトランジスタＴ１９と、第２のキャパシタ７２とが追加されている。トランジスタＴ１８およびＴ１９は正供給端子２と負供給端子４との間に直列に配列されており、トランジスタＴ１８およびＴ１９のドレインは相互接続ノード７４に接続されている。第２のキャパシタ７２はその相互接続ノード７４と駆動回路出力端子５８との間に接続されている。トランジスタＴ１８およびＴ１９の制御電極は共にデータ入力端子６０に接続されている。
データ信号ＴｘＤが高い時、駆動回路出力端子５８はトランジスタＴ１５を介した定電流でもって放電する。この時、キャパシタ７２は供給電圧まで充電される。データ信号ＴｘＤが低くなると、相互接続ノード７４が高くなり、係数C2／（C1＋C2）で乗算された供給電圧に等しい電圧段が駆動回路出力端子５８に現れる。ここで、Ｃ１およびＣ２は第１のキャパシタ６６および第２のキャパシタ７２の値である。この後、駆動回路出力端子５８はトランジスタＴ１３を介した定電流で充電される。この結果、また図４に示されるような波形を有する制御電圧ＶＤが得られる。この実施例の利点は、制御電圧ＶＤにおける電圧段が（正確な）キャパシタ比に依存し、バイアス電圧源の電圧には依存しないことである。
ここで示したユニポーラＭＯＳトランジスタに代えて、バイポーラトランジスタを用いることもでき、その場合、ドレイン、ソースおよびゲートを、それぞれエミッタ、コレクタおよびベースと読み替えればよい。

Claims

バスの配線を介してデータ信号を送るためのバスドライバであって、
このバスドライバ用の供給電圧の接続のための第１の供給端子および第２の供給端子と、
バスの夫々の配線の接続のための第１のバス端子および第２のバス端子と、
第１の供給端子と第１のバス端子との間に接続された第１の主電流路を有し、且つ第１の制御電極を有する第１導電型の第１のトランジスタと、
第２の供給端子と第２のバス端子との間に接続された第２の主電流路を有し、且つ第２の制御電極を有する第１導電型と逆の第２導電型の第２のトランジスタと、
第１の制御電極および第２の制御電極を駆動するための駆動手段とを備えたバスドライバにおいて、駆動手段が、
共通ノードと、
第１の供給端子と共通ノードとの間に接続された第３の主電流路を有し、且つ第１の制御電極に結合された第３の制御電極を有する第１導電型の第３のトランジスタと、
第２の供給端子と共通ノードとの間に接続された第４の主電流路を有し、且つ第２の制御電極に結合された第４の制御電極を有する第２導電型の第４のトランジスタと、
第３の制御電極と共通ノードとの間に接続された第１の制御電圧源と、
第４の制御電極と共通ノードとの間に接続された第２の制御電圧源と、
を備えることを特徴とするバスドライバ。
第１の制御電圧源および第２の制御電圧源が、
共通ノードと第３の制御電極との間に接続された第１の抵抗と、
共通ノードと第４の制御電極との間に接続された第２の抵抗と、
第１の供給端子に結合された第１の共通端子、第１の入力端子、および第３の制御電極に結合された第１の出力端子を有する第１の電流ミラーと、
第２の供給端子に結合された第２の共通端子、第２の入力端子、および第１の出力端子に結合された第２の出力端子を有する第２の電流ミラーと、
第１の供給端子に結合された第３の共通端子、第３の入力端子、および第４の制御電極に結合された第３の出力端子を有する第３の電流ミラーと、
第２の供給端子に結合された第４の共通端子、第４の入力端子、および第３の出力端子に結合された第４の出力端子を有する第４の電流ミラーと、
第１の入力端子と第４の入力端子との間に接続された第１の制御電流源と、
第３の入力端子と第２の入力端子との間に接続された第２の制御電流源とを備えることを特徴とする請求の範囲第１項に記載のバスドライバ。
第１の制御電流源および第２の制御電流源が、
各制御信号を受け取るための第１の制御端子および第２の制御端子と、
主電流路および制御電極をそれぞれ有する第２導電型のトランジスタを備えた第１の差分トランジスタ対と、ここで上記第１のトランジスタ対の一方のトランジスタの主電流路が、第１のノードと第３の入力端子との間に接続され、上記第１のトランジスタ対の他方のトランジスタの主電流路が、第１のノードと第１の入力端子との間に接続され、上記第１のトランジスタ対の一方のトランジスタの制御電極が第１の制御端子に接続され、上記第１のトランジスタ対の他方のトランジスタの制御電極が第２の制御端子に接続されており、
第１のノードに結合された第１のバイアス電流源と、
主電流路および制御電極を各々有する第１導電型のトランジスタを備えた第２の差分トランジスタ対と、ここで上記第２のトランジスタ対の一方のトランジスタの主電流路が、第２のノードと第４の入力端子との間に接続され、上記第２のトランジスタ対の他方のトランジスタの主電流路が、第２のノードと第２の入力端子との間に接続され、上記第２のトランジスタ対の一方のトランジスタの制御電極が第１の制御端子に接続され、上記第２のトランジスタ対の他方のトランジスタの制御電極が第２の制御端子に接続されており、
第２のノードに結合された第２のバイアス電流源とを備えることを特徴とする請求の範囲第２項に記載のバスドライバ。
駆動手段が、第１の制御端子および第２の制御端子の少なくとも一方の制御端子に制御信号を供給するための駆動回路を備え、この駆動回路が、
その少なくとも一方の制御端子に結合された駆動回路出力端子と、
データ信号を受け取るためのデータ入力端子と、
バイアス電流源と、
第１のバイアス電圧および第２のバイアス電圧を供給するための手段と、
駆動回路出力端子と第１の供給端子または第２の供給端子との間に接続されたキャパシタと、
制御電極を有し、且つ第１の供給端子とバイアス電流源の第１の端子との間に接続された主電流路を有する、ダイオード接続された第１導電型の第１のトランジスタと、
制御電極を有し、且つ第２の供給端子とバイアス電流源の第２の端子との間に接続された主電流路を有する、ダイオード接続された第２導電型の第２のトランジスタと、
主電流路および制御電極をそれぞれ有する第１導電型の第３のトランジスタおよび第４のトランジスタと、ここで第３のトランジスタの主電流路および第４のトランジスタの主電流路が、第１の供給端子と駆動回路出力端子との間に直列に配列され、第３のトランジスタの主電流路が第１の供給端子に接続され、第４のトランジスタの主電流路が駆動回路出力端子に接続され、第３のトランジスタの制御電極がデータ入力端子に接続され、第４のトランジスタの制御電極が、第１のトランジスタの制御電極に接続され、
主電流路および制御電極をそれぞれ有する第２導電型の第５のトランジスタおよび第６のトランジスタと、ここで第５のトランジスタの主電流路および第６のトランジスタの主電流路が、第２の供給端子と駆動回路出力端子との間に直列に配列され、第５トランジスタの主電流路が第２の供給端子に接続され、第６のトランジスタの主電流路が駆動回路出力端子に接続され、第５のトランジスタの制御電極がデータ入力端子に接続され、第６のトランジスタの制御電極が第２のトランジスタの制御電極に接続され、
第４のトランジスタの主電流路と並列に配列された主電流路を有し、且つ第１のバイアス電圧を受け取るべく配列された制御電極を有する第２導電型の第７のトランジスタと、
第６のトランジスタの主電流路と並列に配列された主電流路を有し、且つ第２のバイアス電圧を受け取るように配列された制御電極を有する第１導電型の第８のトランジスタとを備えることを特徴とする請求の範囲第３項に記載のバスドライバ。
駆動手段が、第１の制御端子および第２の制御端子の少なくとも一方の制御端子に制御信号を供給するための駆動回路を備え、この駆動回路が、
その少なくとも一方の制御端子に結合された駆動回路出力端子と、
データ信号を受け取るためのデータ入力端子と、
バイアス電流源と、
制御電極を有し、且つ第１の供給端子とバイアス電流源の第１の端子との間に接続された主電流路を有する、ダイオード接続された第１導電型の第１のトランジスタと、
制御電極を有し、且つ第２の供給端子とバイアス電流源の第２の端子との間に接続された主電流路を有する、ダイオード接続された第２導電型の第２のトランジスタと、
主電流路および制御電極をそれぞれ有する第１導電型の第３のトランジスタおよび第４のトランジスタと、ここで第３のトランジスタの主電流路および第４のトランジスタの主電流路が、第１の供給端子と駆動回路出力端子との間に直列に配列され、第３のトランジスタの主電流路が第１の供給端子に接続され、第４のトランジスタの主電流路が駆動回路出力端子に接続され、第３のトランジスタの制御電極がデータ入力端子に接続され、第４のトランジスタの制御電極が第１のトランジスタの制御電極に接続され、
主電流路および制御電極をそれぞれ有する第２導電型の第５のトランジスタおよび第６のトランジスタと、ここで第５のトランジスタの主電流路および第６のトランジスタの主電流路が、第２の供給端子と駆動回路出力端子との間に直列に配列され、第５トランジスタの主電流路が第２の供給端子に接続され、第６のトランジスタの主電流路が駆動回路出力端子に接続され、第５のトランジスタの制御電極がデータ入力端子に接続され、第６のトランジスタの制御電極が第２のトランジスタの制御電極に接続され、
主電流路および制御電極をそれぞれ有する第１導電型の第７のトランジスタおよび第２導電型の第８のトランジスタと、ここで第７のトランジスタの主電流路および第８のトランジスタの主電流路が第１の供給端子と第２の供給端子との間に直列に配列され、第７のトランジスタの主電流路が第１の供給端子と相互接続端子との間に接続され、第８のトランジスタの主電流路が第２の供給端子と相互接続端子との間に接続され、第７のトランジスタの制御電極および第８のトランジスタの制御電極がデータ入力端子に接続され、
駆動回路出力端子と第１の供給端子または第２の供給端子との間に接続された第１のキャパシタと、
駆動回路出力端子と相互接続端子との間に接続された第２のキャパシタとを備えることを特徴とする請求の範囲第３項に記載のバスドライバ。
第３のトランジスタが、第１のトランジスタの縮尺コピーであり、且つ第４のトランジスタが第２のトランジスタの縮尺コピーであることを特徴とする請求の範囲第１項に記載のバスドライバ。
第１のダイオードが第１の主電流路と第１のバス端子との間に配列され、且つ第２のダイオードが第２の主電流路と第２のバス端子との間に配列されていることを特徴とする請求の範囲第１項に記載のバスドライバ。
第１および第２のトランジスタ対のトランジスタの各主電流路が、各抵抗を介して第１および第２のノードにそれぞれ接続されていることを特徴とする請求の範囲第３項に記載のバスドライバ。