Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4216033B2 - Variable gain amplifier - Google Patents
[go: Go Back, main page]

JP4216033B2 - Variable gain amplifier - Google Patents

Variable gain amplifier Download PDF

Info

Publication number
JP4216033B2
JP4216033B2 JP2002290264A JP2002290264A JP4216033B2 JP 4216033 B2 JP4216033 B2 JP 4216033B2 JP 2002290264 A JP2002290264 A JP 2002290264A JP 2002290264 A JP2002290264 A JP 2002290264A JP 4216033 B2 JP4216033 B2 JP 4216033B2
Authority
JP
Japan
Prior art keywords
variable gain
amplifier
signal
phase
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002290264A
Other languages
Japanese (ja)
Other versions
JP2003179449A (en
Inventor
俊文 中谷
順治 伊藤
秀夫 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002290264A priority Critical patent/JP4216033B2/en
Publication of JP2003179449A publication Critical patent/JP2003179449A/en
Application granted granted Critical
Publication of JP4216033B2 publication Critical patent/JP4216033B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)
  • Transceivers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、利得制御機能を有する可変利得増幅装置に関するものである。
【0002】
【従来の技術】
携帯電話に代表される無線システムにおける受信機器の初段増幅器は、微弱信号を受信する場合には低雑音性及び高利得特性であることが必要であり、また、大信号を受信する場合には、低歪み性及び低利得特性であることが必要である。
【0003】
特に、近年の移動体通信では、基地局と移動局との間の距離に応じて受信時の電界強度が大きく変化するため、受信機器には大きいダイナミックレンジが必要となり、その結果受信機器の初段増幅器には利得制御機能が要求される。
【0004】
図21に、このような利得制御機能を有する従来の可変利得増幅装置が用いられている携帯電話端末の主要部分の回路構成を示す(例えば特許文献1、特許文献2、特許文献3参照。)。図21の携帯電話端末はQPSK等の変調方式を用いるデジタル無線通信で用いられるものである。
【0005】
図21において、携帯電話端末は、アンテナ1、アンテナ共用器2、送信回路部3、可変利得増幅装置4、ミキサ7、フィルタ8、ミキサ9、10、局部発振器11、移相器12から構成される。また、可変利得増幅装置4、ミキサ7、フィルタ8、ミキサ9、10、局部発信器11、及び移相器12は受信回路部を構成する。また、ミキサ9、ミキサ10、局部発振器11、及び移相器12は直交復調器を構成している。
【0006】
アンテナ1は、送信信号を送信波として送信し、受信波を受信信号として受信するものである。アンテナ共用器2は、送信回路部3から出力された送信信号をアンテナ1に導き、また、アンテナ1で受信された受信波を可変利得増幅装置4に導く回路である。可変利得増幅装置4は、受信回路部の初段増幅器として受信信号を増幅する回路である。ミキサ7は、可変利得増幅装置4で増幅された受信信号に図示していない発振器から入力される信号を合成することによって、増幅された受信信号を中間周波数の信号に変換する回路である。フィルタ8は、中間周波数の信号に変換された信号のうち不要周波数成分を低減する回路である。ミキサ10は、フィルタ8から出力された信号と局部発信器11から入力される信号とを合成することによってベースバンドI信号を復調する回路である。ミキサ9は、フィルタ8から出力された信号と移相器12で90度位相が変えられた信号とを合成することによってベースバンドQ信号を復調する回路である。移相器12は、局部発信器11で発振された信号の位相を90度変える回路である。
【0007】
また、可変利得増幅装置4は、増幅器5及びスイッチング素子6から構成される。
【0008】
次に、このような従来の携帯電話端末の動作を説明する。
【0009】
アンテナ1で受信された受信信号は、アンテナ共用器2を介して可変利得増幅装置4で増幅される。そして、ミキサ7は、可変利得増幅装置4で増幅された受信信号を中間周波数の信号に変換し、フィルタ8は、変換された中間周波数の信号の不要周波数成分を低減する。
【0010】
一方、局部発振器11からの信号はミキサ10と移相器12とに出力される。ミキサ10は、フィルタ8からの出力信号と局部発振器11から入力される信号とを合成することによってベースバンドI信号を復調する。
【0011】
また、移相器12は、局部発振器11からの信号の位相を90度変えた信号をミキサ9に出力し、ミキサ9は、フィルタ8からの出力信号と移相器12からの信号とを合成することによって、ベースバンドQ信号を復調する。
【0012】
復調されたベースバンドI信号及びベースバンドQ信号は、図示していないベースバンド部に入力され、ベースバンド部でデジタル音声データに復元される。
【0013】
ところで、携帯電話端末が基地局に近接した場所に存在する場合などでは、アンテナ1で受信された受信信号は大きくなる。このような場合、可変利得増幅装置4にも大きな受信信号が入力されることになる。このような場合、可変利得増幅装置4は、増幅器5を動作させるための電源電圧の供給が停止され、またスイッチング素子6はオン状態になるように制御される。従って、アンテナ共用器2から入力される大きな受信信号は、増幅器5で増幅されることなく、スイッチング素子6を通過してミキサ7に出力される。すなわち、可変利得増幅装置4は低い利得で動作する。このように可変利得増幅装置4は、受信信号が大きい場合には、低利得モードで動作する。
【0014】
一方、携帯電話端末が基地局から遠い場所に存在する場合などでは、アンテナ1で受信された受信信号が微弱になる。このような場合、可変利得増幅装置4にも微弱な受信信号が入力されることになる。このような場合、可変利得増幅装置4は、増幅器5を動作させるための電源電圧が供給され、また、スイッチング素子6はオフ状態になるように制御される。従って、アンテナ共用器2から入力される微弱な受信信号は、スイッチング素子6を通過することなく、増幅器5で増幅されて、ミキサ7に出力される。すなわち、可変利得増幅装置4は高い利得で動作する。このように、可変利得増幅装置4は、受信信号が微弱である場合には、高利得モードで動作する。
【0015】
このように、可変利得増幅装置4は、受信信号が大きい場合には、低利得モードで動作し、また、受信信号が微弱である場合には高利得モードで動作するので、広いダイナミックレンジを有することが出来る。
【0016】
【特許文献1】
特開平8−18348号公報
【特許文献2】
特開平10−173453号公報
【特許文献3】
特開平11−261479号公報
【0017】
【発明が解決しようとする課題】
しかしながら、発明者は、可変利得増幅装置4が低利得モードで動作する場合に可変利得増幅装置4を通過した際の受信信号の位相の変化量と、可変利得増幅装置4が高利得モードで動作する場合に可変利得増幅装置4を通過した際の受信信号の位相の変化量とが異なることを発見した。
【0018】
従って、可変利得増幅装置4を低利得モードから高利得モードに切り替えた際、または高利得モードから低利得モードに切り替えた際には、可変利得増幅装置4から出力される信号の位相が不連続的に変化し、ミキサ9、ミキサ10、局部発振器11、及び移相器12から構成される直交復調器での同期が取れなくなる。従って、同期がとれるまでの間、直交復調器では、ベースバンドI信号及びベースバンドQ信号を正常に復調することが出来ないことになる。
【0019】
上記についてさらに詳細に説明する。まず、直交復調器がベースバンドI信号及びベースバンドQ信号を正常に復調している場合について説明する。
【0020】
直交変調器への入力信号が次の数1で表されるとする。
【0021】
【数1】
S(t)=I(t)・cosωt+Q(t)sinωt
ただし、I(t)は+1または−1をとるデジタル信号
Q(t)は+1または−1をとるデジタル信号
この場合、局部発振器11は、直交変調器への入力信号S(t)と同期がとれているので、局部発振器11は、cosωtで発振している信号をミキサ10に出力している。従って、ミキサ10では、局部発振器11から出力される信号と、直交復調器への入力信号とを合成することによってミキサ10からの出力信号は次の数2で表される。
【0022】
【数2】
S(t)・cosωt=I(t)・(1/2)・(cos2ωt+1)
+Q(t)・(1/2)・sin2ωt
この出力信号を図21では図示されていないローパスフィルタに通過させることにより、次の数3で表されるベースバンドI信号が復調される。
【0023】
【数3】
(1/2)・I(t)
一方、局部発振器11からの出力信号cosωtは、移相器12に入力され、移相器12は、90度位相を変化させることにより、ミキサ9にsinωtの信号を出力する。ミキサ9では、移相器12から出力される信号と、直交復調器への入力信号とを合成し、ミキサ9からの出力信号は次の数4で表される。
【0024】
【数4】
S(t)・sinωt=I(t)・(1/2)・sin2ωt
+Q(t)・(1/2)・(1−cos2ωt)
この出力信号を図21では図示されていないローパスフィルタに通過させることにより、次の数5で表されるベースバンドQ信号が復調される。
【0025】
【数5】
(1/2)・Q(t)
このように、直交復調器への入力信号S(t)と局部発振器11が発振する信号との同期がとれている場合には、直交復調器で正常にベースバンドI信号及びベースバンドQ信号を復調することが出来る。
【0026】
図22の(a)に数3及び数5でそれぞれ示される復調されたベースバンドI信号及びベースバンドQ信号の値の例を示す。すなわち、図22の(a)ではI(t)とQ(t)とが同じ値をとり、時間の経過につれて+1、−1、+1・・・と変化する場合を示す。また、図22の(b)にI(t)とQ(t)とが与えられた場合に、復調されたベースバンドI信号を横軸に、復調されたベースバンドQ信号を縦軸にとってプロットした図を示す。図22の(a)に示すベースバンドI信号とベースバンドQ信号との組は、図22の(b)では、第1象限の点と第3象限の点にプロットされる。そして、これらの点を直線で結ぶとこの直線は横軸に対して45度の角度になる。
【0027】
ここで、アンテナ1で受信された受信信号の大きさが変化したため、可変利得増幅装置4が低利得モードから高利得モードに切り替えられたまたは高利得モードから低利得モードに切り替えられたとする。この場合、上述したように可変利得増幅装置4が低利得モードで動作する場合に可変利得増幅装置4を通過した際の受信信号の位相の変化量と、可変利得増幅装置4が高利得モードで動作する場合に可変利得増幅装置4を通過した際の受信信号の位相の変化量とが異なる。従って直交復調器への入力信号S(t)の位相はφだけ変化することになる。
【0028】
従って、直交変調器への入力信号S(t)は次の数6で表されることになる。
【0029】
【数6】
S(t)=I(t)・cos(ωt+φ)+Q(t)sin(ωt+φ)
ただし、I(t)は+1または−1をとるデジタル信号
Q(t)は+1または−1をとるデジタル信号
この場合、局部発振器11は、cosωtで発振している信号をミキサ10に出力している。従って、ミキサ10では、局部発振器11から出力される信号と、直交復調器への入力信号とを合成することによってミキサ10からの出力信号は次の数7で表される。
【0030】
【数7】
S(t)・cosωt=I(t)・(1/2)・(cosφ+cos2ωt)
+Q(t)・(1/2)・(−sinφ+sin2ωt)
この出力信号を図21では図示されていないローパスフィルタに通過させることにより、次の数8で表されるベースバンドI信号が復調される。
【0031】
【数8】
(1/2)・(I(t)・cosφ−Q(t)・sinφ)
一方、局部発振器11からの出力信号cosωtは、移相器12に入力され、移相器12は、90度位相を変化させることにより、ミキサ9にsinωtの信号を出力する。ミキサ9では、移相器12から出力される信号と、直交復調器への入力信号とを合成し、ミキサ9からの出力信号は次の数9で表される。
【0032】
【数9】
S(t)・sinωt=I(t)・(1/2)・(sinφ+sin2ωt)
+Q(t)・(1/2)・(cosφ−cos2ωt)
この出力信号を図21では図示されていないローパスフィルタに通過させることにより、次の数10で表されるベースバンドQ信号が復調される。
【0033】
【数10】
(1/2)・(I(t)・sinφ+Q(t)・cosφ)
このように、可変利得増幅装置4のモードが切り替えられたことにより、直交変調器への入力信号S(t)の位相が変化した場合には、復調されたベースバンドI信号及びベースバンドQ信号は、図23のように変化する。すなわち、図22の(a)は、図23の(a)のように変化し、図22の(b)は図23の(b)のように変化する。すなわち、図23の(a)に示すベースバンドI信号とベースバンドQ信号との組は、図23の(b)では、第1象限の点と第3象限の点にプロットされているが、これらの点を直線で結んだ場合には、この直線は横軸に対して45度より大きい角度に変化している。
【0034】
このように、図22の(a)で復調されたベースバンドI信号及びベースバンドQ信号の値の組が(1,1)であったとすると、可変利得増幅装置4のモードが切り替えられることにより、この値の組が第2象限の方に移動することも起こり得る。また、場合によっては第3象限の方に移動することも起こりうる。
【0035】
このように、可変利得増幅装置4のモードが切り替えられてから局部発振器11はそのモードが切り替えられた後の直交復調器への入力信号と同期するまではベースバンドI信号及びベースバンドQ信号が正常に復調できないことになり、従って、正常に音声デジタル信号が復元できず、携帯電話端末の受信音声の途切れやノイズの混入などの原因になる。
【0036】
すなわち、可変利得増幅装置の利得を切り替えた場合には、可変利得増幅装置から出力される信号の位相が不連続的に変化するという課題がある。
【0037】
本発明は、上記課題を考慮し、可変利得増幅装置の利得を切り替えても可変利得増幅装置から出力される位相が不連続的に変化するのを十分小さくすることが出来る可変利得増幅装置を提供することを目的とするものである。
【0038】
【課題を解決するための手段】
上述した課題を解決するために、第1の本発明は、増幅器と、
前記増幅器と並列に接続された第1のスイッチング素子と、
前記第1のスイッチング素子に直列に接続された移相器とを備え、
前記移相器は、キャパシタと一端が該キャパシタに接続され他端が接地された抵抗とで構成されたn個(nは2以上の自然数)の基本単位回路からなる多段回路で、
前記多段回路を構成する1段目からn段目までの基本単位回路は、1段目の基本単位回路が前記第1のスイッチング素子と接続され、(i−1)段目(iは2からnの自然数)の基本単位回路のキャパシタとi段目の基本単位回路のキャパシタが直列に接続されており、
前記移相器のi段目の基本単位回路の抵抗の抵抗値を(i−1)段目の基本単位回路の抵抗の抵抗値のa倍(aは1より大きい所定の実数)に設定し、かつ、i段目の基本単位回路のキャパシタのキャパシタンス値を(i−1)段目の基本単位回路のキャパシタのキャパシタンス値の1/a倍に設定することで、前記移相器の入力インピーダンス | | (Zは所定の複素数)に対して前記移相器の出力インピーダンスをa | | に設定し、さらに、
前記増幅器の入力インピーダンスは前記移相器の入力インピーダンス | | と等しく設定され、前記増幅器の出力インピーダンスはa | | に設定されており、
前記第1のスイッチング素子は、入力信号または出力信号のレベルが所定のレベルより大きい場合にオン状態になり、前記入力信号または前記出力信号のレベルが前記所定のレベルに等しいかまたは前記所定のレベルより小さい場合にオフ状態になり、
前記増幅器は前記第1のスイッチング素子がオン状態の場合には動作せず、前記第1のスイッチング素子がオフ状態の場合に動作し、
前記入力信号が前記増幅器を通過した場合の位相の進み量と、前記入力信号が前記第1のスイッチング素子及び前記移相器を通過した場合の位相の進み量が等しい可変利得増幅装置である。
【0040】
また、第2の本発明は、前記第1のスイッチング素子は、第2のスイッチング素子と第3のスイッチング素子とから構成されており、
前記第2のスイッチング素子の一方は、前記増幅器の入力に接続されており、
前記第2のスイッチング素子の他方は、前記移相器の一方に接続されており、
前記移相器の他方は、前記第3のスイッチング素子の一方に接続されており、
前記第3のスイッチング素子の他方は、前記増幅器の出力に接続されている第1の本発明の可変利得増幅装置である。
【0053】
【発明の実施の形態】
以下に、本発明の実施の形態及び本発明に関連する発明の実施の形態について、図面を参照して説明する。
【0054】
(第1の実施の形態)
まず、本発明に関連する発明の第1の実施の形態について説明する。
【0055】
図1に、本実施の形態の可変利得増幅装置18を示す。可変利得増幅装置18は例えば、図21の携帯電話端末の可変利得増幅装置4として用いられるものである。
【0056】
可変利得増幅装置18は、増幅器13、スイッチング素子14、及び移相器15から構成されている。
【0057】
増幅器13は、入力端子16にその入力が接続されており、その出力が出力端子17に出力されている。また、スイッチング素子14は、増幅器13の入力に一方が接続されており、他方が移相器15の一方に接続されている。そして移相器15の他方は増幅器13の出力に接続されている。また、入力端子16は、図21にアンテナ共用器2などの前段から出力された受信信号が入力される端子であり、出力端子17は、可変利得増幅装置18で増幅された信号を図21のミキサ7などの後段に出力するための端子である。
【0058】
このように本実施の形態の可変利得増幅装置18は、増幅器13に対してスイッチング素子14が並列に接続されており、スイッチング素子14に対して移相器15が直列に接続されている構成を有する。
【0059】
次に、このような本実施の形態の動作を説明する。
【0060】
本実施の形態の可変利得増幅装置18は、図示していない制御回路に従って制御されることによって動作する。そして、この制御回路は、アンテナ1で受信された受信信号のレベルに応じて可変利得増幅装置18の動作を制御する。
【0061】
すなわち、スイッチング素子14は、入力信号のレベルが所定のレベルより大きい場合にオン状態になり、入力信号が所定のレベルであるまたは前記所定のレベルより小さい場合にオフ状態になるよう制御される。
【0062】
また、増幅器13はスイッチング素子14がオン状態の場合には動作せず、スイッチング素子14がオフ状態の場合に動作するよう制御される。この制御は例えば、増幅器13を動作させる際には、増幅器13を動作させるための電源電圧を供給し、増幅器13の動作を停止させる際には、増幅器13を動作させるための電源電圧の供給を停止することによって行われる。
【0063】
従って、受信信号のレベルが所定のレベルより大きい場合には、可変利得増幅装置18は低利得モードで動作する。すなわち、スイッチング素子はオン状態になるとともに、増幅器13は動作を停止するので、受信信号は入力端子16から、スイッチング素子14、移相器15を経由して、出力端子17から出力される。
【0064】
一方、受信信号のレベルが所定のレベルであるかまたは所定のレベルより小さい場合には、可変利得増幅装置18は高利得モードで動作する。すなわち、スイッチング素子はオフ状態になるとともに、増幅器13は動作するので、受信信号は、入力端子16から増幅器13で増幅されて、出力端子17から出力される。
【0065】
移相器15は受信信号が増幅器13を通過した場合の前記受信信号の位相の変化量と、受信信号がスイッチング素子14及び移相器15を通過した場合の受信信号の位相の変化量とが実質上等しくなるように移相器15に入力された受信信号の位相を変化させる。
【0066】
従って、受信信号の信号レベルが変化することにより、可変利得増幅装置18が高利得モードから低利得モードに切り替えられた場合または低利得モードから高利得モードに切り替えられた場合であっても、出力端子17から出力される信号の位相は不連続的には変化しない。
【0067】
つまり、可変利得増幅装置18のモードが切り替えられた場合でも、図21の直交復調器に入力される入力信号の位相は不連続的に変化しないので、このモード切替に伴う携帯電話端末からの受信音声の途切れやノイズの混入などを防止することができる。従って、本実施の形態の可変利得増幅装置18を携帯電話に代表される無線システムにおける受信機器の初段増幅器に用いることにより、受信音声が高い品質である携帯電話端末などを提供することが出来る。
【0068】
なお、本実施の形態では、スイッチング素子14が増幅器13の入力に接続されており、移相器15が増幅器13の出力に接続されているとして説明したが、これに限らない。
【0069】
図2に、図1とは別構成の可変利得増幅装置19を示す。可変利得増幅装置19では、スイッチング素子14が増幅器13の出力に接続されており、移相器15が増幅器13の入力に接続されている。可変利得増幅装置19は、図1の可変利得増幅装置18のスイッチング素子14と移相器15との挿入位置を互いに入れ替えたものである。すなわち、移相器15の一方は、増幅器13の入力に接続されており、移相器15の他方は、スイッチング素子14の一方に接続されており、スイッチング素子14の他方は、増幅器13の出力に接続されている。可変利得増幅装置19を用いても上記で説明したものと同等の効果を得ることが出来る。
【0070】
また、図3に、図1とは別構成の可変利得増幅装置21を示す。可変利得増幅装置21では、図1の可変利得増幅装置18とは異なり、スイッチング素子を2つ備えている。すなわち、可変利得増幅装置21では、スイッチング素子14の一方は、増幅器13の入力に接続されており、スイッチング素子14の他方は、移相器15に接続されており、移相器15の他方は、スイッチング素子20の一方に接続されており、スイッチング素子20の他方は、増幅器13の出力に接続されている。
【0071】
そして、スイッチング素子14、20は、入力端子16から入力される受信信号のレベルが所定のレベルより大きい場合にオン状態になり、入力端子16から入力される受信信号が所定のレベルであるまたは所定のレベルより小さい場合にオフ状態になる。また増幅器13は、上記実施の形態と同様に増幅器13を動作させるための電源電圧が制御されることにより、スイッチング素子14及び20がオン状態の場合には動作せず、スイッチング素子14、及び20がオフ状態の場合に動作する。
【0072】
そして、移相器15は、入力端子16から入力される受信信号が増幅器13を通過した場合の受信信号の位相の変化量と入力端子16から入力される受信信号がスイッチング素子14、移相器15、スイッチング素子20を通過した場合の受信信号の位相の変化量とが実質上等しくなるように移相器15に入力された受信信号の位相を変化させる。
【0073】
また、図1の可変利得増幅装置18では、入力端子16に入力された受信信号が所定のレベルであるかまたは所定のレベルより小さい受信信号が入力された場合、スイッチング素子14がオフ状態になるが、移相器15の他方は増幅器13の出力に接続されたままになっている。従って、移相器15が増幅器13の出力に接続されていることにより、増幅器13の特性が多少なりとも劣化してしまう。
【0074】
同様に、図2の可変利得増幅装置19では、入力端子16に入力された受信信号が所定のレベルであるかまたは所定のレベルより小さい受信信号が入力された場合、スイッチング素子14がオフ状態になるが、移相器15の一方は増幅器13の入力に接続されたままになっている。従って、移相器15が増幅器13の入力に接続されていることにより、増幅器13の特性が多少なりとも劣化する。
【0075】
これに対して、図3の可変利得増幅装置21では、入力端子16に所定のレベルであるかまたは所定のレベルより小さい受信信号が入力された場合には、スイッチング素子14及びスイッチング素子20がともにオフ状態になるので、移相器15が増幅器13の入力及び出力から絶縁された状態になる。従って、図3の可変利得増幅装置21では、本実施の形態の効果に加え、移相器15による増幅器13の特定の劣化を防ぐことが出来るという効果も得ることが出来る。
【0076】
また、図25の(a)に、図1とは別構成の可変利得増幅装置61を示す。可変利得増幅装置61では、図1の可変利得増幅装置18とは異なり、増幅器13と直列に移相器15aが接続されている。すなわち、可変利得増幅装置61では、スイッチング素子14の一方は、増幅器13の入力に接続されており、スイッチング素子14の他方は、移相器15aの一方に接続されており、移相器15aの他方は、増幅器13の出力に接続されている。移相器15aは、図1の可変利得増幅装置18の移相器15とは異なるものである。すなわち、移相器15aは受信信号が増幅器13と移相器15aを通過した場合の前記受信信号の位相の変化量と、受信信号がスイッチング素子14を通過した場合の受信信号の位相の変化量とが実質上等しくなるように移相器15aに入力された受信信号の位相を変化させる。
【0077】
また、可変利得増幅装置61の移相器15aと増幅器13との位置を入れ替えてもよい。図25の(b)にこのような可変利得増幅装置62を示す。可変利得増幅装置62では、増幅器13の入力に移相器15aの一方が接続されており、移相器15aの他方は、スイッチング素子14の一方と接続されている。また、増幅器13の出力がスイッチング素子14の他方と接続されている。このように移相器15aと増幅器13との位置を入れ替えても本実施の形態と同等の効果を得ることが出来る。図25の(a)、(b)に示すように、増幅器13と移相器15aとを直列に接続することも出来る。
【0078】
(第2の実施の形態)
次に、本発明に関連する発明の第2の実施の形態について説明する。
【0079】
図4に、本実施の形態の可変利得増幅装置24を示す。可変利得増幅装置24は例えば、図21の携帯電話端末の可変利得増幅装置4として用いられるものである。なお、第1の実施の形態と同一のものについては同一符号を付し詳細な説明を省略する。
【0080】
可変利得増幅装置24は、増幅器13、スイッチング素子14、移相器15、スイッチング素子20、帰還回路22、スイッチング素子23から構成されている。
【0081】
増幅器13は、入力端子16にその入力が接続されており、その出力が出力端子17に出力されている。また、スイッチング素子14は、増幅器13の入力に一方が接続されており、他方が移相器15の一方に接続されている。そして移相器15の他方はスイッチング素子20の一方に接続されており、スイッチング素子20の他方は、増幅器13の出力に接続されている。またスイッチング素子23の一方は増幅器13の出力に接続されており、スイッチング素子23の他方は帰還回路22の一方に接続されており、帰還回路22の他方は増幅器13の入力に接続されている。
【0082】
次に、このような本実施の形態の動作を説明する。
【0083】
本実施の形態の可変利得増幅装置24は、第1の実施の形態と同様に、図示していない制御回路に従って制御されることによって動作する。そして、この制御回路は、アンテナ1で受信された受信信号のレベルに応じて可変利得増幅装置24の動作を制御する。
【0084】
すなわち、スイッチング素子14及び20は、入力信号のレベルが所定のレベルより大きい場合にオン状態になり、入力信号が所定のレベルであるまたは所定のレベルより小さい場合にオフ状態になるよう制御される。
【0085】
また、増幅器13はスイッチング素子14がオン状態の場合には動作せず、スイッチング素子14がオフ状態の場合に動作するよう制御される。この制御は例えば、増幅器13を動作させる際には、増幅器13を動作させるための電源電圧を供給し、増幅器13の動作を停止させる際には、増幅器13を動作させるための電源電圧の供給を停止することによって行われる。さらに、スイッチング素子14、及び20がオン状態の場合には、スイッチング素子23はオフ状態になり、スイッチング素子14、及び20がオフ状態の場合には、スイッチング素子23はオン状態になる。
【0086】
従って、受信信号のレベルが所定のレベルより大きい場合には、可変利得増幅装置24は低利得モードで動作する。すなわち、スイッチング素子14及び20はオン状態になるとともに、増幅器13は動作を停止し、さらに、スイッチング素子23はオフ状態になるので、受信信号は入力端子16から、スイッチング素子14、移相器15、及びスイッチング素子20を経由して、出力端子17から出力される。
【0087】
一方、受信信号のレベルが所定のレベルであるかまたは所定のレベルより小さい場合には、可変利得増幅装置24は高利得モードで動作する。すなわち、スイッチング素子14、及び20はオフ状態になるとともに、増幅器13は動作し、スイッチング素子23はオン状態になるので、受信信号は、入力端子16から増幅器13で増幅されて、出力端子17から出力されるとともに、増幅器13からの出力信号の一部にはスイッチング素子23及び帰還回路22を経由して増幅器13の入力に負帰還をかけられる。
【0088】
移相器15は受信信号が増幅器13を通過した場合の前記受信信号の位相の変化量と、受信信号がスイッチング素子14、移相器15、スイッチング素子20を通過した場合の受信信号の位相の変化量とが実質上等しくなるように移相器15に入力された受信信号の位相を変化させる。
【0089】
従って、受信信号の信号レベルが変化することにより、可変利得増幅装置24が高利得モードから低利得モードに切り替えられた場合または低利得モードから高利得モードに切り替えられた場合であっても、出力端子17から出力される信号の位相は不連続的には変化しない。
【0090】
つまり、可変利得増幅装置24のモードが切り替えられた場合でも、図21の直交復調器に入力される入力信号の位相は不連続的に変化しないので、このモード切替に伴う携帯電話端末からの受信音声の途切れやノイズの混入などを防止することができる。従って、本実施の形態の可変利得増幅装置24を携帯電話に代表される無線システムにおける受信機器の初段増幅器に用いることにより、受信音声が高い品質である携帯電話端末などを提供することが出来る。
【0091】
また、図5に、図4の可変利得増幅装置24のスイッチング素子23と帰還回路22との挿入位置を入れ替えた可変利得増幅装置25を示す。すなわち、可変利得増幅装置25は、スイッチング素子23の一方が増幅器13の入力に接続されており、スイッチング素子23の他方が帰還回路22の一方に接続されており、帰還回路22の他方が増幅器13の出力に接続されている。このような可変利得増幅装置25を用いても本実施の形態と同等の効果を得ることが出来る。
【0092】
(第3の実施の形態)
次に、本発明の第3の実施の形態について説明する。
【0093】
図6に本実施の形態の可変利得増幅装置30の回路図を示す。
【0094】
図6に示す可変利得増幅装置30において、入力端子P1は、直流遮断用の入力側キャパシタ131の一方に接続されており、入力側キャパシタ131の他方は、スイッチング素子121の一方及びトランジスタ101のベースに接続されている。トランジスタ101のベースにはバイアス電源回路107が接続されており、トランジスタ101のエミッタは入力ダイナミックレンジを広げるインダクタ103を介して接地されており、トランジスタ101のコレクタはトランジスタ102のエミッタに接続されている。またトランジスタ102のベースは、バイアス電源回路108に接続されるともに、接地されたバイパス用キャパシタ106に接続されている。トランジスタ102のコレクタは、直流遮断用の出力側キャパシタ133の一方、及び直流遮断用の負帰還側キャパシタ105の一方に接続されており、さらにトランジスタ102のコレクタは、高周波遮断用のチョークコイル132を介して増幅器用電源供給端子Vccに接続されている。出力側キャパシタ133の他方は、出力端子P2に接続されている。
【0095】
また、負帰還側キャパシタ105の他方は、スイッチング素子123の一方及びスイッチング素子122の一方に接続されている。スイッチング素子123の他方は、負帰還をかけるための抵抗104の一方に接続されており、抵抗104の他方は、トランジスタ101のベースに接続されている。
【0096】
また、スイッチング素子122の他方は、キャパシタ116の一方に接続されており、キャパシタ116の他方は、接地された抵抗113及びキャパシタ115の一方に接続されている。またキャパシタ115の他方は接地された抵抗112及びキャパシタ114の一方に接続されている。キャパシタ114の他方は、接地された抵抗111及びスイッチング素子121の他方に接続されている。
【0097】
また、スイッチング素子電源供給端子31はスイッチング素子121及びスイッチング素子122の制御用端子に接続されている。さらにスイッチング素子電源供給端子31は、インバータ124の一方に接続されており、インバータ124の他方はスイッチング素子123の制御用端子に接続されている。
【0098】
本実施の形態の可変利得増幅装置30は、第2の実施の形態の図4の可変利得増幅装置24に対応するものである。
【0099】
すなわち、入力端子P1は、図4の入力端子16に対応しており、端子P2は、図4の出力端子17に対応しており、抵抗104は図4の帰還回路22に対応しており、インバータ124及びスイッチング素子123は、図4のスイッチング素子23に対応しており、トランジスタ101、及び102、キャパシタ106、インダクタ103、バイアス電源回路107、及び108は、図4の増幅器13に対応している。また、キャパシタ114、115、及び116と抵抗111、112、及び113は、図4の移相器15に対応しており、スイッチング素子121は、図4のスイッチング素子14に対応しており、スイッチング素子122は図4のスイッチング素子20に対応している。
【0100】
また、スイッチング素子電源供給端子31は、スイッチング素子121、122、及び123のオン状態及びオフ状態を切り替えるための電源電圧を供給する端子である。
【0101】
バイアス電源回路107は、トランジスタ101のベースにバイアス電圧を供給するための回路であり、バイアス電源回路108はトランジスタ102のベースにバイアス電圧を供給するための回路であり、図示していない制御回路により動作電圧の供給を停止または開始することが出来る回路である。
【0102】
増幅器用電源供給端子Vccは、トランジスタ102、及びトランジスタ101に動作電圧を供給するための端子である。
【0103】
スイッチング素子電源供給端子31は、図示していない制御回路によってスイッチング素子121、122、及び123の各制御端子に制御用の電源電圧を供給または停止することによりスイッチング素子121、122、123のオン状態及びオフ状態を切り替えるための端子である。
【0104】
なお、本実施の形態の入力端子P1や出力端子P2等の端子は、パッド電極のような端子と、配線内の素子の接続点であるノードをも含むものとする。
【0105】
また、抵抗111、112、113等はポリシリコンで構成し、また、キャパシタ114、115、116等は、MOSキャパシタで構成している。なお、キャパシタ114、115、116については、MIMキャパシタで構成することもできる。
【0106】
次に、このような本実施の形態の動作を説明する。
【0107】
可変利得増幅装置30を高利得モードで使用する場合には、トランジスタ101やトランジスタ102などの素子によって受信信号が増幅されるが、これらの素子すなわち、図4の増幅器13に対応する素子によって、入力端子P1に入力される受信信号の位相より出力端子P2から出力される受信信号の位相が進むものとする。また、トランジスタ101のベースへの入力インピーダンスがトランジスタ102のコレクタの出力インピーダンスより小さいものとする。
【0108】
まず、可変利得増幅装置30が高利得モードで動作する場合について説明する。
【0109】
入力端子P1から入力される受信信号のレベルが所定のレベルと等しいかまたは所定のレベルより低い場合には、高利得モードになる。すなわち、図示していない制御回路は、受信信号のレベルが所定のレベルより小さいことを検知すると、スイッチング素子電源供給端子31に供給する制御電圧としてスイッチング素子122及び121がオフ状態になるような電圧(例えば0Vの電圧)を供給する。また、図示していない制御回路は、バイアス電源回路107、108からトランジスタ101及び102が動作する電圧を供給する。従ってトランジスタ101及びトランジスタ102は動作状態になる。
【0110】
このとき入力端子P1から入力された受信信号は、入力側キャパシタ131を通過して、トランジスタ101のベースに入力される。また、入力された受信信号はスイッチング素子121がオフ状態であるのでキャパシタ114の側へは流れ込まない。トランジスタ101のベースにはバイアス電源回路107によりバイアス電圧が供給されており、またトランジスタ102のベースにはバイアス電源回路108によりバイアス電圧が供給されている。トランジスタ101のベースに入力された受信信号はトランジスタ101及びトランジスタ102で増幅されてトランジスタ102のコレクタから出力される。
【0111】
トランジスタ102のコレクタから出力された信号は、その一部が出力側キャパシタ133を通過し、出力端子P2からミキサ7などの後段に出力される。また、トランジスタ102のコレクタから出力された信号のうちの残りは、負帰還側キャパシタ105を通過する。負帰還側キャパシタ105を通過した信号は、スイッチング素子123を通過して、抵抗104で所定の信号レベルに調整されて再度トランジスタ101のベースに入力される。また、負帰還側キャパシタ105を通過した信号はスイッチング素子122がオフ状態になっているので、キャパシタ116の側に流れ込むことはない。
【0112】
このように、高利得モードの場合には、入力端子P1から入力された受信信号は、負帰還を受けながらトランジスタ101、102で増幅されて、出力端子P2から後段に出力される。
【0113】
このとき入力端子P1から入力される受信信号の位相より、出力端子P2から出力される受信信号のほうが、位相が進み、また、トランジスタ101のベースの入力インピーダンス|Zi(high)|のほうが、トランジスタ102のコレクタの出力インピーダンス|Zo(high)|より小さいものとする。ただし、Zi(high)とZo(high)はともに複素数である。
【0114】
次に、可変利得増幅装置30が低利得モードで動作する場合について説明する。
【0115】
入力端子P1から入力される受信信号のレベルが所定のレベルより大きい場合には、低利得モードになる。すなわち、図示していない制御回路は、受信信号のレベルが所定のレベルより大きいことを検知すると、トランジスタ101やトランジスタ102が飽和状態となるのを抑えるために、低利得モードになる。
【0116】
すなわち、図示していない制御回路は、受信信号のレベルが所定のレベルより大きいことを検知すると、スイッチング素子電源供給端子31に供給する制御電圧としてスイッチング素子122及び121がオン状態になるような電圧(例えば3Vの電圧)を供給する。また、図示していない制御回路は、増幅器用電源供給端子Vccからトランジスタ101及び102が動作する電圧を供給することを停止する。従ってトランジスタ101及びトランジスタ102は動作停止状態になる。
【0117】
このとき入力端子P1から入力された受信信号は、入力側キャパシタ131を通過して、スイッチング素子121を通過してキャパシタ114、115、116、及び抵抗111、112、113から構成された回路部分を通過する。この回路部分は上述したように図4の移相器15として機能する。この回路部分で入力端子P1から入力された受信信号の位相が進むように調整される。
【0118】
具体的には、抵抗111の抵抗値と抵抗112の抵抗値と抵抗113の抵抗値との関係は、1:a:a2の関係にある。また、キャパシタ114のキャパシタンス値と、キャパシタ115のキャパシタンス値とキャパシタ116のキャパシタンス値との関係は、a2:a:1の関係にある。ただし、aは1より大きい所定の値に調整されている。
【0119】
図4の移相器15として機能する回路部分は、抵抗とキャパシタからなる基本単位回路が3段に結合されている。そして、図4の移相器15として機能する回路部分は、インピーダンス変換器の役割も果たす。
【0120】
一段目の基本単位回路である抵抗111とキャパシタ114とからなる回路の入力インピーダンスをZ1とすると、この回路の出力インピーダンスは、上記の所定の数aを用いてa|Z1|と表すことが出来る。ただし、Z1は複素数である。従って2段目の基本単位回路である抵抗112とキャパシタ115とからなる回路の入力インピーダンスは、a|Z1|であるので、この回路の出力インピーダンスは、上記のaを用いてa2|Z1|となる。従って3段目の基本単位回路である抵抗113とキャパシタ116とからなる回路の入力インピーダンスは、a2|Z1|であるので、この回路の出力インピーダンスはa3|Z1|になる。このように、前段の基本単位回路の出力のインピーダンスと後段の入力のインピーダンスが比較的近い値になり、段間における損失が少なくなる。さらに、通過位相の周波数特性も比較的等しくなる。
【0121】
一方、上述したように、高利得モードの場合の、トランジスタ101のベースの入力インピーダンスが|Zi(high)|であり、トランジスタ102のコレクタの出力インピーダンスが|Zo(high)|であり、|Zi(high)|のほうが、トランジスタ102のコレクタの出力インピーダンス|Zo(high)|より小さい。
【0122】
従って、上記のaを次の数11を満足する値とする。
【0123】
【数11】
|Zo(high)|/|Zi(high)|=a3
さらに、上記のZ1をZi(high)と比較的近いインピーダンスとすることにより、高利得モードと低利得モードの出力インピーダンスも近い値になる。この場合、図4の位相器15として機能する回路部分の通過位相は一意に決まるために、抵抗とキャパシタからなる基本単位回路の段数を増減することにより、高利得モードの通過位相と近い値とする。なお、図4の位相器15として機能する回路部分をn段(nは1以上の整数)の基本単位回路で構成する場合には、上記のaを次の数12を満足する値とすればよい。
【0124】
【数12】
|Zo(high)|/|Zi(high)|=an
従って、この回路部分を通過することによって、高利得モードの場合の通過位相の進み量と実質上同じ位相進み量をとして出力端子P2から受信信号が出力される。
【0125】
すなわち、この回路部分を通過した信号はスイッチング素子122を通過する。スイッチング素子123はオフ状態になっているので、抵抗104の側にこの信号が流れることはない。従ってスイッチング素子122を通過した信号は負帰還側キャパシタ105を通過して、出力側キャパシタ133を介して出力端子P2から出力される。
【0126】
上述したように、図4の移相器15に相当する部分で通過する信号の位相が調整されるので、高利得モードから低利得モードへと切り替えた場合であっても、出力端子P2から出力される信号の位相が不連続的に変化するのを十分小さくすることが出来る。
【0127】
なお、本実施の形態の可変利得増幅装置30は、図26に示すように抵抗2641をスイッチング素子122と接地の間に挿入し、抵抗2642をスイッチング素子123と接地の間に挿入し、キャパシタ2643をトランジスタ101のベースと抵抗104の間に挿入した構成としてもよい。これにより、スイッチング素子121、122、123の少なくとも一端が0電位となることから、スイッチング素子が確実にオン/オフされ、またオン時の挿入損失が改善される。
【0128】
また、抵抗2641、2642の代わりにインダクタ、4分の1波長線路を用いてもよい。
【0129】
なお、本実施の形態の可変利得増幅装置30は不平衡型の回路として説明したが、平衡型の回路として実現することも出来る。
【0130】
すなわち、図7に本実施の形態の可変利得増幅装置30を平衡型の回路として実現した可変利得増幅装置32を示す。
【0131】
図6の入力端子P1は、図7では入力端子P1a及びP1bに置き換えられ、図6の入力側キャパシタ131は、図7では、入力側キャパシタ131a、131bに置き換えられ、図6のスイッチング素子121は図7ではスイッチング素子121a、121bで置き換えられ、図6のトランジスタ101は図7ではトランジスタ101a、101bに置き換えられ、図6のトランジスタ102は図7ではトランジスタ102a、102bに置き換えられ、図6のインダクタ103は図7ではインダクタ103a、103bに置き換えられ、図6の抵抗104は図7では抵抗104a、104bに置き換えられ、図6の出力側キャパシタ133は図7では、出力側キャパシタ133a、133bに置き換えられ、図6のチョークコイル132は図7ではチョークコイル132a、132bに置き換えられ、図6の負帰還側キャパシタ105は図7では、負帰還側キャパシタ105a、105bに置き換えられ、図6のインバータ124とスイッチング素子123とは図7ではそれぞれインバータ124a及び124bと、スイッチング素子123a、123bに置き換えられ、図6のスイッチング素子122は図7では、スイッチング素子122a、122bに置き換えられ、図6のキャパシタ114、115、116はそれぞれ、図7ではキャパシタ114a及び114b、キャパシタ115a及び115b、キャパシタ116a及び116bに置き換えれ、図6の出力端子P2は図7では、出力端子P2a、P2bに置き換えられている。それ以外は本実施の形態の可変利得増幅装置30と同様であるので説明を省略する。
【0132】
なお、本実施の形態の可変利得増幅装置32も、本実施の形態の可変利得増幅装置30と同様にスイッチング素子121、122、123a、123bの少なくとも一端が0電位となる構成としてもよい。これにより、スイッチング素子が確実にオン/オフされ、またオン時の挿入損失が改善される。
【0133】
このように本実施の形態の可変利得増幅装置30は例えば可変利得増幅装置32のように平衡型の回路で実現することも出来る。
【0134】
なお、図6の可変利得増幅装置30では、高利得モードで使用する場合に、図4の増幅器13に対応する回路部分を受信信号が通過することによって、入力端子P1に入力される受信信号の位相より出力端子P2から出力される受信信号の位相が進み、かつトランジスタ101のベースへの入力インピーダンスがトランジスタ102のコレクタの出力インピーダンスより小さい場合に付いて説明したが、図4の増幅器13に対応する回路部分の特性がそれ以外の場合には図4の移相器15に対応する回路部分を変更する必要がある。
【0135】
まず、図8にこのような移相器15に対応する回路部分を変更した可変利得増幅装置33の回路図を示す。可変利得増幅装置33は、高利得モードの場合の受信信号の通過位相が進み、また、増幅器13に相当する部分の入力インピーダンスがその部分の出力インピーダンスより大きいものである。
【0136】
可変利得増幅装置33のうち、図4の移相器15に相当する部分は、スイッチング素子121の一方にキャパシタ314の一方が接続され、キャパシタ314の他方には接地された抵抗311が接続されるとともに、キャパシタ315の一方に接続されている。キャパシタ315の他方には接地された抵抗312が接続されるとともに、キャパシタ316の一方に接続されている。キャパシタ316の他方には、接地された抵抗313が接続されるとともに、スイッチング素子122の一方に接続されている。
【0137】
可変利得増幅装置33のうち、図4の移相器15として機能する回路部分は、第3の実施の形態と同様に位相を調整する。
【0138】
すなわち、抵抗311の抵抗値と、抵抗312の抵抗値と、抵抗313の抵抗値との関係は、1:a:a2の関係にある。また、キャパシタ314のキャパシタンス値と、キャパシタ315のキャパシタンス値とキャパシタ316のキャパシタンス値との関係は、a2:a:1の関係にある。ただし、aは1より小さい所定の値に調整されている。つまり、aは、高利得モードの場合に入力端子P1から入力された受信信号の位相に対する出力端子P2から出力された受信信号の位相の進み量と同じ位相進み量となるように予め設計された値である。このようなaの値は上述したものと同様にして決定することが出来る。
【0139】
従って、この回路部分を通過することによって、高利得モードの場合の通過位相の進み量と実質上同じ位相進み量である信号が出力端子P2から出力される。
【0140】
このように、高利得モードの場合の受信信号の通過位相が進み、かつ、増幅器13に相当する部分の入力インピーダンスがその部分の出力インピーダンスより大きい場合であっても、高利得モードから低利得モードへ切り替えるまたは低利得モードから高利得モードに切り替えた場合に出力端子P2から出力される信号の位相が不連続的に変化するのを十分小さくすることが出来る。
【0141】
なお、本実施の形態の可変利得増幅装置33も、本実施の形態の可変利得増幅装置30と同様にスイッチング素子121、122、123の少なくとも一端が0電位となる構成としてもよい。これにより、スイッチング素子が確実にオン/オフされ、またオン時の挿入損失が改善される。
【0142】
なお、本実施の形態の可変利得増幅装置33についても本実施の形態で説明したように平衡型の回路で構成することも出来る。
【0143】
また、図9にこのような移相器15に対応する回路部分を変更した他の可変利得増幅装置34の回路図を示す。図9の可変利得増幅装置34は、高利得モードの場合の受信信号の通過位相が遅れ、また、増幅器13に相当する部分の入力インピーダンスがその部分の出力インピーダンスより小さいものである。
【0144】
すなわち、図4の移相器15に相当する部分は、スイッチング素子121の一方に抵抗414の一方が接続され、抵抗414の一方には接地されたキャパシタ411が接続されるとともに、抵抗414の他方には抵抗415の一方が接続さるとともに、接地されたキャパシタ412が接続されている。抵抗415の他方には接地されたキャパシタ413が接続されるとともに、抵抗415の他方は抵抗416の一方に接続されている。また、抵抗416の他方はスイッチング素子122の一方に接続されている。
【0145】
図4の移相器15として機能する回路部分は、本実施の形態と同様に位相を調整する。
【0146】
すなわち、抵抗414の抵抗値と、抵抗415の抵抗値と、抵抗416の抵抗値との関係は、1:a:a2の関係にある。また、キャパシタ411のキャパシタンス値と、キャパシタ412のキャパシタンス値とキャパシタ413のキャパシタンス値との関係は、a2:a:1の関係にある。ただし、aは1より小さい所定の値に調整されている。つまり、aは、高利得モードの場合に入力端子P1から入力された受信信号の位相に対する出力端子P2から出力された受信信号の位相の遅れ量と同じ位相遅れ量となるように予め設計された値である。このようなaの値は上述したものと同様にして決定することが出来る。
【0147】
従って、この回路部分を通過することによって、高利得モードの場合の通過位相の遅れ量と実質上同じ位相遅れ量である信号が出力端子P2から出力される。
【0148】
このように、高利得モードの場合の受信信号の通過位相が遅れ、かつ、増幅器13に相当する部分の入力インピーダンスがその部分の出力インピーダンスより小さい場合であっても、高利得モードから低利得モードへ切り替えるまたは低利得モードから高利得モードに切り替えた場合に出力端子P2から出力される信号の位相が不連続的に変化するのを十分小さくすることが出来る。
【0149】
なお、本実施の形態の可変利得増幅装置34も、本実施の形態の可変利得増幅装置30と同様にスイッチング素子121、122、123の少なくとも一端が0電位となる構成としてもよい。これにより、スイッチング素子が確実にオン/オフされ、またオン時の挿入損失が改善される。
【0150】
なお、本実施の形態の可変利得増幅装置34についても本実施の形態で説明したように平衡型の回路で構成することも出来る。
【0151】
また、図10にこのような移相器15に対応する回路部分を変更した他の可変利得増幅装置35の回路図を示す。図10の可変利得増幅装置35は、高利得モードの場合の受信信号の通過位相が遅れ、また、増幅器13に相当する部分の入力インピーダンスがその部分の出力インピーダンスより大きいものである。
【0152】
図4の移相器15に相当する部分は、スイッチング素子121の一方に抵抗514の一方が接続され、抵抗514の他方には、接地されたキャパシタ511が接続されるとともに、抵抗514の他方には抵抗515の一方が接続されている。抵抗515の他方には接地されたキャパシタ512が接続されるとともに、抵抗515の他方は抵抗516の一方に接続されている。抵抗516の他方には接地されたキャパシタ513が接続されるとともに、抵抗516の他方にスイッチング素子122の一方が接続されている。
【0153】
図4の移相器15として機能する回路部分は、本実施の形態と同様に位相を調整する。
【0154】
すなわち、抵抗514の抵抗値と、抵抗515の抵抗値と、抵抗516の抵抗値との関係は、1:a:a2の関係にある。また、キャパシタ511のキャパシタンス値と、キャパシタ512のキャパシタンス値とキャパシタ513のキャパシタンス値との関係は、a2:a:1の関係にある。ただし、aは1より小さい所定の値に調整されている。つまり、aは、高利得モードの場合に入力端子P1から入力された受信信号の位相に対する出力端子P2から出力された受信信号の位相の遅れ量と同じ位相遅れ量となるように予め設計された値である。このようなaの値は上述したものと同様にして決定することが出来る。
【0155】
従って、この回路部分を通過することによって、高利得モードの場合の通過位相の遅れ量と実質上同じ位相遅れ量である信号が出力端子P2から出力される。
【0156】
このように、高利得モードの場合の受信信号の通過位相が遅れ、かつ、増幅器13に相当する部分の入力インピーダンスがその部分の出力インピーダンスより大きい場合であっても、高利得モードから低利得モードへ切り替えるまたは低利得モードから高利得モードに切り替えた場合に出力端子P2から出力される信号の位相が不連続的に変化するのを十分小さくすることが出来る。
【0157】
なお、本実施の形態の可変利得増幅装置35も、本実施の形態の可変利得増幅装置30と同様にスイッチング素子121、122、123の少なくとも一端が0電位となる構成としてもよい。これにより、スイッチング素子が確実にオン/オフされ、またオン時の挿入損失が改善される。
【0158】
なお、可変利得増幅装置35についても本実施の形態で説明したように平衡型の回路で構成することも出来る。
【0159】
なお、スイッチング素子121、122、及び123としては、例えばガリウム、及び砒素で形成されたFETスイッチや、トリプルウェル構造のMOSFETスイッチや、シリコンオンインシュレータ構造のスイッチなどを用いることが出来る。
【0160】
図11に、スイッチング素子121、122、及び123に用いられている高周波スイッチング素子50の断面構成を模式的に示す。すなわち、高周波スイッチング素子は、トリプルウェル構造のMOSFETスイッチである。
【0161】
図11に示すように、高周波スイッチング素子50は、例えばP型シリコンからなる半導体基板601に選択的に設けられたトレンチ部608、609により区画されてなる素子形成領域に形成されている。
【0162】
半導体基板601における素子形成領域には、n型ウェル602とそのn型ウェル602に囲まれたp型ウェル603とが形成されている。
【0163】
p型ウェル603には、互いに間隔をおいてドレイン層606及びソース層607が形成され、p型ウェル603上におけるドレイン層606とソース層607との間の領域には酸化シリコンからなるゲート絶縁膜604を介してポリシリコンからなるゲート電極605が形成されている。
【0164】
高周波スイッチング素子50が図6のスイッチング素子121である場合には、ドレイン層606は、図6の入力側キャパシタ131から入力される受信信号を受ける入力ノードP10と接続され、ソース層607は、図6に示すキャパシタ114及び抵抗111へ受信信号を出力する出力ノードP20と接続されている。
【0165】
ゲート電極605は、抵抗611を介してスイッチング素子電源供給端子31から制御電圧の供給を受ける電圧制御端子P3と接続され、n型ウェル602は抵抗610を介して電圧制御端子P3と接続されている。
【0166】
また、半導体基板601は接地されるとともにp型ウェル603は抵抗612を介して接地されている。
【0167】
このように構成された高周波スイッチング素子50は、n型ウェル602とp型ウェル603との間に逆バイアス電圧が印加されるため、n型ウェル602とp型ウェル603との界面からなるpn接続による空乏層が生じるので、n型ウェル602とp型ウェル603とは基板面に対して互いに垂直な方向に互いに絶縁される。さらに半導体基板601とn型ウェル602との間にも逆バイアス電圧が印加されるため、半導体基板601とn型ウェル602との界面からなるpn接合による空乏層が生じ、半導体基板601とn型ウェル602とは互いに絶縁分離される。
【0168】
従って、高周波スイッチング素子50がオン状態の場合に、入力ノードP10に入力された受信信号がドレイン層606、ソース層607及びドレイン層606とソース層607との間に形成されるチャンネル領域から半導体基板601に漏れることによって生じる受信信号の損失を低減でき、その結果、低利得モード時における高周波スイッチング素子50による挿入損失を低減することが出来る。
【0169】
さらに、このようにトリプルウェル構造を用いることにより、高周波スイッチング素子50がオフ状態の場合であっても入力ノードP10に入力された受信信号がドレイン層606を介して生じる半導体基板601への受信信号の漏れを低減することが出来る。その結果、高利得モード時において、図6に示す入力端子P1に入力される高周波信号の一部が高周波スイッチング素子50の挿入損失となることによる雑音特性の劣化を低減することが出来る。
【0170】
なお、抵抗器610、611、612の代わりにれぞれインダクタ素子を用いてもよい。
【0171】
(第4の実施の形態)
次に、本発明に関連する発明の第4の実施の形態について説明する。
【0172】
図12に第4の実施の形態の可変利得増幅装置36の回路図を示す。
【0173】
本実施の形態の可変利得増幅装置36は、図4の移相器15に対応する部分をストリップ線路で構成したものである。
【0174】
なお、第3の実施の形態と同一部分には同一符号を付し詳細な説明を省略する。
【0175】
第4の実施の形態の可変利得増幅装置36は、高利得モードの場合の受信信号の通過位相が遅れ、また、増幅器13に相当する部分の入力インピーダンスがその部分の出力インピーダンスよりも小さいものである。
【0176】
また、第3の実施の形態の可変利得増幅装置33とは図4の移相器15に相当する部分が異なっている。
【0177】
すなわち、図4の移相器15に相当する部分は、ストリップ線路711,712、713から構成されている。ストリップ線路711の一方はスイッチング素子121の一方に接続しており、ストリップ線路711の他方はストリップ線路712の一方に接続しており、ストリップ線路712の他方はストリップ線路713の一方に接続している。また、ストリップ線路713の他方はスイッチング素子122に接続している。
【0178】
また、ストリップ線路711,712、713は、それぞれアルミ線で構成している。なお、ストリップ線路711,712、713を、銅配線、または金配線で構成することも出来る。
【0179】
次に、このような本実施の形態の動作を第3の実施の形態との相違点を中心に説明する。
【0180】
図4の移相器15として機能する回路部分は、第3の実施の形態と同様に位相を調整する。
【0181】
すなわち、ストリップ線路711のインピーダンスの値と、ストリップ線路712のインピーダンスの値と、ストリップ線路713のインピーダンスの値との関係は、1:a:a2の関係にある。ただし、aは1より大きい所定の値に調整されている。つまり、aは、高利得モードの場合に入力端子P1から入力された受信信号の位相に対する出力端子P2から出力された受信信号の位相の遅れ量と同じ位相遅れ量となるように予め設計された値である。
【0182】
図4の移相器15として機能する回路部分は、ストリップ線路である基本単位回路が3段に結合されている。そして、図4の移相器15として機能する回路部分は、インピーダンス変換器の役割も果たす。
【0183】
一段目の基本単位回路であるストリップ線路711のインピーダンスをZ1とし、高利得モードの場合のトランジスタ101のベースの入力インピーダンス|Zi(high)|とすると、Z1と|Zi(high)|とが近い値になるようにZ1を選ぶ。
【0184】
また、三段目の基本単位回路であるストリップ線路713のインピーダンスをZ3とし、トランジスタ102のコレクタの出力インピーダンスが|Zo(high)|とすると、Z3と|Zo(high)|とが近い値になるようにZ3を選ぶ。
【0185】
このように高利得モードの場合と低利得モードの場合の入力インピーダンスどうしが近い値になるようにZ1を選び、また、高利得モードの場合と低利得モードの場合の出力インピーダンスが近い値になるようにZ3を選ぶ。
【0186】
また、二段目の基本単位回路であるストリップ線路712のインピーダンスをZ2とすると、Z1、Z2、Z3は通常実数で、かつ次の数13を満たす場合に、比較的広い周波数範囲で損失が小さくなる。
【0187】
【数13】
Z2=(Z1・Z3)1/2
従って、次の数14を満たすようにaを選べばよい。
【0188】
【数14】
Z2=aZ1、
Z3=a2Z1
さらに、周波数範囲を広くするためには段数を増やせばよい。例えば図4の移相器15として機能する回路部分がストリップ線路である基本単位回路が4段で構成される場合にはZ1、Z2、Z3、Z4をそれぞれ1段目から4段目までの基本単位回路のインピーダンスとする場合、次の数15を満たすようにaを選べば基本単位回路が3段の場合より広い周波数範囲で損失が小さくなる。
【0189】
【数15】
Z2=aZ1、
Z3=a2Z2
Z4=a3Z3
一般に基本単位回路部分がn(nは1以上の整数)段で構成されている場合には、次の数16を満たすようにaを選べばよい。
【0190】
【数16】
i+1=aii
ただし、iは、1からn−1までの任意の整数である。
【0191】
同様にして、図4の移相器15として機能する回路部分を、線幅が連続的に変化する一つのストリップ線路から構成し、そのストリップ線路の入力側のインピーダンスを基本単位回路が3段構成の場合におけるZ1とし、そのストリップ線路の出力側のインピーダンスを基本単位回路が3段構成の場合における上記Z3にすればよい。
【0192】
また、位相の調整はストリップ線路の全長の長さを変更することにより可能になる。
【0193】
また、ストリップ線路711、712、713がマイクロストリップラインとして構成されている場合には次のようにすれば各ストリップ線路711、712、713のようにしてストリップ線路711、712、713のインピーダンスを求めることが出来る。
【0194】
すなわち、図24にこのような基本単位回路であるマイクロストリップライン82を示す。マイクロストリップライン82は、誘電体81上に形成されており、マイクロストリップライン82の誘電体81とは反対側には誘電体が形成されていない。マイクロストリップライン82の幅を、wとし、誘電体81の高さをhとし、誘電体81の誘電率をεrとする。この場合w/hが1以下の場合には、マイクロストリップライン82のインピーダンスZ0は次の数17のように近似出来る。
【0195】
【数17】
また、w/hが1以上の場合にはマイクロストリップライン82のインピーダンスZ0は次の数18のように近似出来る。
【0196】
【数18】
ただし、εreは次の数19で表される。
【0197】
【数19】
従って、マイクロストリップライン82の幅w等を調整することにより、例えば数16を満たすような各基本単位回路を得ることが出来る。
【0198】
従って、この回路部分を通過することによって、高利得モードの場合の通過位相の遅れ量と実質上同じ位相遅れ量である信号が出力端子P2から出力される。
【0199】
このように、高利得モードの場合の受信信号の通過位相が遅れ、かつ、増幅器13に相当する部分の入力インピーダンスがその部分の出力インピーダンスより小さい場合であっても、高利得モードから低利得モードへ切り替えるまたは低利得モードから高利得モードに切り替えた場合に出力端子P2から出力される信号の位相が不連続的に変化するのを十分小さくすることが出来る。
【0200】
なお、図12の可変利得増幅装置36は、線幅の異なるストリップ線路711、712、713を用いてインピーダンスを変化させているが、異なる比誘電率または異なる厚さの誘電体を用いてインピーダンスを変化させてもよい。
【0201】
なお、ストリップ線路711,712、713の代わりに特性インピーダンスがZ1からZ4まで変化するテーパを持った線路を用いてもよい。
【0202】
なお、本実施の形態の可変利得増幅装置36も、第3の実施の形態の可変利得増幅装置30と同様にスイッチング素子121、122、123の少なくとも一端が0電位となる構成としてもよい。これにより、スイッチング素子が確実にオン/オフされ、またオン時の挿入損失が改善される。
【0203】
なお、可変利得増幅装置36についても第3の実施の形態で説明したように平衡型の回路で構成することも出来る。
【0204】
また、増幅器13に相当する部分の入力インピーダンスがその部分の出力インピーダンスより大きく、また受信信号の通過位相が遅れる場合には、図4の移相器15に相当する回路部分を以下のように変更すれば、本実施の形態と同等の効果を得ることが出来る。
【0205】
すなわち、図13の可変利得増幅装置37は、高利得モードの場合の受信信号の通過位相が遅れ、また、増幅器13に相当する部分の入力インピーダンスがその部分の出力インピーダンスより大きいものである。
【0206】
図4の移相器15に相当する部分は、ストリップ線路811,812、813から構成されている。ストリップ線路811の一方はスイッチング素子121の一方に接続しており、ストリップ線路811の他方はストリップ線路812の一方に接続しており、ストリップ線路812の他方はストリップ線路813の一方に接続している。また、ストリップ線路813の他方はスイッチング素子122に接続している。
【0207】
また、この回路の部分は、第3の実施の形態と同様に位相を調整する。
【0208】
すなわち、ストリップ線路811のインピーダンスの値と、ストリップ線路812のインピーダンスの値と、ストリップ線路813のインピーダンスの値との関係は、1:a:a2の関係にある。ただし、aは1より小さい所定の値に調整されている。つまり、aは、高利得モードの場合に入力端子P1から入力された受信信号の位相に対する出力端子P2から出力された受信信号の位相の遅れ量と同じ位相遅れ量となるように予め設計された値である。このaの値は上記と同様にして決定することが出来る。
【0209】
従って、この回路部分を通過することによって、高利得モードの場合の通過位相の遅れ量と実質上同じ位相遅れ量である信号が出力端子P2から出力される。
【0210】
このように、高利得モードの場合の受信信号の通過位相が遅れ、かつ、増幅器13に相当する部分の入力インピーダンスがその部分の出力インピーダンスより大きい場合であっても、高利得モードから低利得モードへ切り替えるまたは低利得モードから高利得モードに切り替えた場合に出力端子P2から出力される信号の位相が不連続的に変化するのを十分小さくすることが出来る。
【0211】
なお、ストリップ線路811,812、813の代わりに特性インピーダンスがZ1からZ4まで変化するテーパを持った線路を用いてもよい。
【0212】
なお、本実施の形態の可変利得増幅装置37も、第3の実施の形態の可変利得増幅装置30と同様にスイッチング素子121、122、123の少なくとも一端が0電位となる構成としてもよい。これにより、スイッチング素子が確実にオン/オフされ、またオン時の挿入損失が改善される。
【0213】
なお、可変利得増幅装置37についても第3の実施の形態で説明したように平衡型の回路で構成することも出来る。
【0214】
(第5の実施の形態)
次に、本発明に関連する発明の第5の実施の形態について説明する。
【0215】
図14に第5の実施の形態の可変利得増幅装置38の回路図を示す。
【0216】
本実施の形態の可変利得増幅装置38は、図4の移相器15に対応する部分を平行2線路で構成したものである。
【0217】
また、可変利得増幅装置38は、第3の実施の形態の平衡型の可変利得増幅装置32の移相器15に対応する部分を平行2線路に置き換えたものに相当する。
【0218】
このように、本実施の形態の可変利得増幅装置38は、平衡型の回路を有するものである。
【0219】
なお、第3の実施の形態と同一部分には同一符号を付し詳細な説明を省略する。
【0220】
可変利得増幅装置38は、高利得モードの場合の受信信号の通過位相が遅れ、また、増幅器13に相当する部分の入力インピーダンスがその部分の出力インピーダンスよりも小さいものである。
【0221】
可変利得増幅装置38のうち、図4の移相器15に相当する部分は、平行2線路911a、911b、平行2線路912a、912b、平行2線路913a、913bから構成されている。平行2線路911a、911bの各線路は、それぞれその一方がスイッチング素子121a、121bに接続されており、その他方は、それぞれ平行2線路912a、912bの各線路の一方に接続されている。また、平行2線路912a、912bの各線路の他方は、それぞれ平行2線路913a、913bの各線路の一方に接続されている。平行2線路913a、913bの各線路の他方は、それぞれ、スイッチング素子122a、122bに接続されている。
【0222】
また、平行2線路911a、911b、平行2線路912a、912b、平行2線路913a、913bは、それぞれアルミ線で構成している。なお、平行2線路911a、911b、平行2線路912a、912b、平行2線路913a、913bを、銅配線、または金配線で構成することも出来る。
【0223】
次に、このような本実施の形態の動作を第3の実施の形態との相違点を中心に説明する
図4の移相器15として機能する回路部分は、第3の実施の形態と同様に位相を調整する。
【0224】
すなわち、平行2線路911a、911bの各線路どうしの間隔と、平行2線路912a、912bの各線路どうしの間隔と、平行2線路913a、913bの各線路同士の間隔との関係は、1:a:a2の関係にある。ただし、aは1より小さい所定の値に調整されている。つまり、aは、高利得モードの場合に入力端子P1a、P1bから入力された受信信号の位相に対する出力端子P2a、P2bから出力された受信信号の位相の遅れ量と同じ位相遅れ量となるように予め設計された値である。
【0225】
平行2線路は線幅によって入出力のインピーダンスが決まるので、第4の実施の形態で説明したストリップ線路と同様にしてaを決定することが出来る。
【0226】
従って、この回路部分を通過することによって、高利得モードの場合の通過位相の遅れ量と実質上同じ位相遅れ量である信号が出力端子P2a、P2bから出力される。
【0227】
このように、高利得モードの場合の受信信号の通過位相が遅れ、かつ、増幅器13に相当する部分の入力インピーダンスがその部分の出力インピーダンスより小さい場合であっても、高利得モードから低利得モードへ切り替えるまたは低利得モードから高利得モードに切り替えた場合に出力端子P2a、P2bから出力される信号の位相が不連続的に変化するのを十分小さくすることが出来る。
【0228】
なお、平行2線路911a、911b、912a、912b、913a、913bの代わりに線路の幅の入出力の比が1:a2となるように線路幅が徐々に変化する2線路を用いてもよい。
【0229】
なお、本実施の形態の可変利得増幅装置38も、第3の実施の形態の可変利得増幅装置30と同様にスイッチング素子121、122、123の少なくとも一端が0電位となる構成としてもよい。これにより、スイッチング素子が確実にオン/オフされ、またオン時の挿入損失が改善される。
【0230】
また、増幅器13に相当する部分の入力インピーダンスがその部分の出力インピーダンスより大きく、また受信信号の通過位相が遅れる場合には、図4の移相器15に相当する回路部分を以下のように変更すれば、本実施の形態と同等の効果を得ることが出来る。
【0231】
すなわち、図15の可変利得増幅装置39は、高利得モードの場合の受信信号の通過位相が遅れ、また、図4の増幅器13に相当する部分の入力インピーダンスがその部分の出力インピーダンスより大きいものである。
【0232】
可変利得増幅装置39のうち、図4の移相器15に相当する部分は、平行2線路1011a、1011b、平行2線路1012a、1012b、平行2線路1013a、1013bから構成されている。平行2線路1011a、1011bの各線路は、それぞれその一方がスイッチング素子121a、121bに接続されており、その他方は、それぞれ平行2線路1012a、1012bの各線路の一方に接続されている。また、平行2線路1012a、1012bの各線路の他方は、それぞれ平行2線路1013a、1013bの各線路の一方に接続されている。平行2線路1013a、1013bの各線路の他方は、それぞれ、スイッチング素子122a、122bに接続されている。
【0233】
また、この回路の部分は、第3の実施の形態と同様に位相を調整する。
【0234】
すなわち、平行2線路1011a、1011bの各線路どうしの間隔と、平行2線路1012a、1012bの各線路どうしの間隔と、平行2線路1013a、1013bの各線路同士の間隔との関係は、1:a:a2の関係にある。ただし、aは1より大きい所定の値に調整されている。つまり、aは、高利得モードの場合に入力端子P1a、P1bから入力された受信信号の位相に対する出力端子P2a、P2bから出力された受信信号の位相の遅れ量と同じ位相遅れ量となるように予め設計された値である。平行2線路は線幅によって入出力のインピーダンスが決まるので、第4の実施の形態で説明したストリップ線路と同様にしてaを決定することが出来る。
【0235】
従って、この回路部分を通過することによって、高利得モードの場合の通過位相の遅れ量と実質上同じ位相遅れ量である信号が出力端子P2a、P2bから出力される。
【0236】
このように、高利得モードの場合の受信信号の通過位相が遅れ、かつ、増幅器13に相当する部分の入力インピーダンスがその部分の出力インピーダンスより大きい場合であっても、高利得モードから低利得モードへ切り替えるまたは低利得モードから高利得モードに切り替えた場合に出力端子P2a、P2bから出力される信号の位相が不連続的に変化するのを十分小さくすることが出来る。
【0237】
なお、平行2線路1011a、1011b、1012a、1012b、1013a、1013bの代わりに線路の幅の入出力の比が1:a2となるように線路幅が徐々に変化する2線路を用いてもよい。
【0238】
なお、本実施の形態の可変利得増幅装置39も、第3の実施の形態の可変利得増幅装置30と同様にスイッチング素子121、122、123の少なくとも一端が0電位となる構成としてもよい。これにより、スイッチング素子が確実にオン/オフされ、またオン時の挿入損失が改善される。
【0239】
(第6の実施の形態)
次に、本発明の第6の実施の形態について説明する。
【0240】
図16に第6の実施の形態の可変利得増幅装置40の回路図を示す。
【0241】
本実施の形態の可変利得増幅装置40は、図4の移相器15に対応する部分をキャパシタとインダクタとで構成したものである。
【0242】
なお、第3の実施の形態と同一部分には同一符号を付し詳細な説明を省略する。
【0243】
本実施の形態の可変利得増幅装置40は、高利得モードの場合の受信信号の通過位相が進み、また、増幅器13に相当する部分の入力インピーダンスがその部分の出力インピーダンスよりも小さいものである。
【0244】
また、第3の実施の形態の可変利得増幅装置33とは図4の移相器15に相当する部分が異なっている。
【0245】
すなわち、図4の移相器15に相当する部分は、キャパシタ1114、1115、1116と、インダクタ1111、1112、1113から構成されている。可変利得増幅装置40は、高利得モードの場合の受信信号の通過位相が進み、また、増幅器13に相当する部分の入力インピーダンスがその部分の出力インピーダンスより小さいものである。
【0246】
可変利得増幅装置40のうち、図4の移相器15に相当する部分は、スイッチング素子121の一方にキャパシタ1114の一方が接続され、さらにキャパシタ1114の一方に接地されたインダクタ1111が接続されている。キャパシタ1114の他方には、接地されたインダクタ1112が接続されるとともに、キャパシタ1115の一方が接続されている。キャパシタ1115の他方には接地されたインダクタ1113が接続されるとともに、キャパシタ1116の一方が接続されている。キャパシタ1116の他方には、スイッチング素子122の一方が接続されている。
【0247】
なお、インダクタ1111、1112、1113はアルミ配線で構成し、キャパシタ1114、1115、1116はMOSキャパシタで構成し、キャパシタ及びインダクタを接続する配線は金配線で構成した。なお、インダクタ1111、1112、1113を銅配線で構成してもよく、またキャパシタ1114、1115、1116はMIMキャパシタで構成してもよい。
【0248】
次に、このような本実施の形態の動作を第3の実施の形態との相違点を中心に説明する。
【0249】
可変利得増幅装置40のうち、図4の移相器15として機能する回路部分は、第3の実施の形態と同様に位相を調整する。
【0250】
すなわち、インダクタ1111のインダクタンス値と、インダクタ1112のインダクタンス値と、インダクタ1113のインダクタンス値との関係は、1:a:a2の関係にある。また、キャパシタ1114のキャパシタンス値と、キャパシタ1115のキャパシタンス値とキャパシタ1116のキャパシタンス値との関係は、a2:a:1の関係にある。ただし、aは1より大きい所定の値に調整されている。つまり、aは、高利得モードの場合に入力端子P1から入力された受信信号の位相に対する出力端子P2から出力された受信信号の位相の進み量と同じ位相進み量となるように予め調整された値である。このaの値の決定は、第3の実施の形態で説明したaの決定方法で、抵抗をインダクタに置き換えたものと同様である。また、第3の実施の形態の抵抗の代わりにインダクタを用いたので、通過損失が第3の実施の形態のものよりより少なくなる。
【0251】
従って、この回路部分を通過することによって、高利得モードの場合の通過位相の進み量と実質上同じ位相進み量である信号が出力端子P2から出力される。
【0252】
このように、高利得モードの場合の受信信号の通過位相が進み、かつ、増幅器13に相当する部分の入力インピーダンスがその部分の出力インピーダンスより小さい場合であっても、高利得モードから低利得モードへ切り替えるまたは低利得モードから高利得モードに切り替えた場合に出力端子P2から出力される信号の位相が不連続的に変化するのを十分小さくすることが出来る。
【0253】
なお、本実施の形態の可変利得増幅装置40も、第3の実施の形態の可変利得増幅装置30と同様にスイッチング素子121、122、123の少なくとも一端が0電位となる構成としてもよい。これにより、スイッチング素子が確実にオン/オフされ、またオン時の挿入損失が改善される。
【0254】
なお、本実施の形態の可変利得増幅装置40は不平衡型の回路として説明したが、平衡型の回路として実現することも出来る。
【0255】
すなわち、図17に本実施の形態の可変利得増幅装置40を平衡型の回路として実現した可変利得増幅装置41を示す。
【0256】
図17の可変利得増幅装置41は、第3の実施の形態の可変利得増幅装置32の移相器15に相当する部分をキャパシタ1114a、1114b、1115a、1115b、1116a、1116b及びインダクタ1111、1112、1113で置き換えたものである。それ以外は第3の実施の形態と同様である。
【0257】
このように、平衡型の回路を有する可変利得増幅装置41を用いても本実施の形態と同等の効果を得ることが出来る。
【0258】
なお、図17の可変利得増幅装置41では、高利得モードで使用する場合に、図4の増幅器13に対応する回路部分を受信信号が通過することによって、入力端子P1に入力される受信信号の位相より出力端子P2から出力される受信信号の位相が進み、かつトランジスタ101のベースへの入力インピーダンスがトランジスタ102のコレクタの出力インピーダンスより小さい場合に付いて説明したが、図4の増幅器13に対応する回路部分の特性がそれ以外の場合には図4の移相器15に対応する回路部分を変更する必要がある。
【0259】
まず、図18にこのような移相器15に対応する回路部分を変更した可変利得増幅装置42の回路図を示す。可変利得増幅装置42は、高利得モードの場合の受信信号の通過位相が進み、また、増幅器13に相当する部分の入力インピーダンスがその部分の出力インピーダンスより大きいものである。
【0260】
可変利得増幅装置42のうち、図4の移相器15に相当する部分は、スイッチング素子121の一方にキャパシタ1314の一方が接続され、キャパシタ1314の他方には接地されたインダクタ1311が接続されるとともに、キャパシタ1315の一方に接続されている。キャパシタ1315の他方には接地されたインダクタ1312が接続されるとともに、キャパシタ1316の一方に接続されている。キャパシタ1316の他方には、接地されたインダクタ1313が接続されるとともに、スイッチング素子122の一方に接続されている。
【0261】
可変利得増幅装置42のうち、図4の移相器15として機能する回路部分は、第3の実施の形態と同様に位相を調整する。
【0262】
すなわち、インダクタ1311のインダクタンス値と、インダクタ1312のインダクタンス値と、インダクタ1313のインダクタンス値との関係は、1:a:a2の関係にある。また、キャパシタ1314のキャパシタンス値と、キャパシタ1315のキャパシタンス値とキャパシタ1316のキャパシタンス値との関係は、a2:a:1の関係にある。ただし、aは1より小さい所定の値に調整されている。つまり、aは、高利得モードの場合に入力端子P1から入力された受信信号の位相に対する出力端子P2から出力された受信信号の位相の進み量と同じ位相進み量となるように予め設計された値である。このaの値の決定は、第3の実施の形態で説明したaの決定方法で、抵抗をインダクタに置き換えたものと同様である。また、第3の実施の形態の抵抗の代わりにインダクタを用いたので、通過損失が第3の実施の形態のものよりより少なくなる。
【0263】
従って、この回路部分を通過することによって、高利得モードの場合の通過位相の進み量と実質上同じ位相進み量である信号が出力端子P2から出力される。
【0264】
このように、高利得モードの場合の受信信号の通過位相が進み、かつ、増幅器13に相当する部分の入力インピーダンスがその部分の出力インピーダンスより大きい場合であっても、高利得モードから低利得モードへ切り替えるまたは低利得モードから高利得モードに切り替えた場合に出力端子P2から出力される信号の位相が不連続的に変化するのを十分小さくすることが出来る。
【0265】
なお、本実施の形態の可変利得増幅装置42も、第3の実施の形態の可変利得増幅装置30と同様にスイッチング素子121、122、123の少なくとも一端が0電位となる構成としてもよい。これにより、スイッチング素子が確実にオン/オフされ、またオン時の挿入損失が改善される。
【0266】
なお、本実施の形態の可変利得増幅装置42についても本実施の形態で説明したように平衡型の回路で構成することも出来る。
【0267】
また、図19にこのような移相器15に対応する回路部分を変更した他の可変利得増幅装置43の回路図を示す。図19の可変利得増幅装置43は、高利得モードの場合の受信信号の通過位相が遅れ、また、増幅器13に相当する部分の入力インピーダンスがその部分の出力インピーダンスより小さいものである。
【0268】
すなわち、図4の移相器15に相当する部分は、スイッチング素子121の一方にインダクタ1414の一方が接続され、インダクタ1414の一方には接地されたキャパシタ1411が接続されるとともに、インダクタ1414の他方にはインダクタ1415の一方が接続さるとともに、接地されたキャパシタ1412が接続されている。インダクタ1415の他方には接地されたキャパシタ1413が接続されるとともに、インダクタ1415の他方はインダクタ1416の一方に接続されている。また、インダクタ1416の他方にはスイッチング素子122の一方が接続されている。
【0269】
図4の移相器15として機能する回路部分は、本実施の形態と同様に位相を調整する。
【0270】
すなわち、インダクタ1414のインダクタンス値と、インダクタ1415のインダクタンス値と、インダクタ1416のインダクタンス値との関係は、1:a:a2の関係にある。また、キャパシタ1411のキャパシタンス値と、キャパシタ1412のキャパシタンス値とキャパシタ1413のキャパシタンス値との関係は、a2:a:1の関係にある。ただし、aは1より大きい所定の値に調整されている。つまり、aは、高利得モードの場合に入力端子P1から入力された受信信号の位相に対する出力端子P2から出力された受信信号の位相の遅れ量と同じ位相遅れ量となるように予め設計された値である。このaの値の決定は、第3の実施の形態で説明したaの決定方法で、抵抗をインダクタに置き換えたものと同様である。また、第3の実施の形態の抵抗の代わりにインダクタを用いたので、通過損失が第3の実施の形態のものよりより少なくなる。
【0271】
従って、この回路部分を通過することによって、高利得モードの場合の通過位相の遅れ量と実質上同じ位相遅れ量である信号が出力端子P2から出力される。
【0272】
このように、高利得モードの場合の受信信号の通過位相が遅れ、かつ、増幅器13に相当する部分の入力インピーダンスがその部分の出力インピーダンスより小さい場合であっても、高利得モードから低利得モードへ切り替えるまたは低利得モードから高利得モードに切り替えた場合に出力端子P2から出力される信号の位相が不連続的に変化するのを十分小さくすることが出来る。
【0273】
なお、本実施の形態の可変利得増幅装置43も、第3の実施の形態の可変利得増幅装置30と同様にスイッチング素子121、122、123の少なくとも一端が0電位となる構成としてもよい。これにより、スイッチング素子が確実にオン/オフされ、またオン時の挿入損失が改善される。
【0274】
なお、本実施の形態の可変利得増幅装置43についても本実施の形態で説明したように平衡型の回路で構成することも出来る。
【0275】
また、図20にこのような移相器15に対応する回路部分を変更した他の可変利得増幅装置44の回路図を示す。図20の可変利得増幅装置44は、高利得モードの場合の受信信号の通過位相が遅れ、また、増幅器13に相当する部分の入力インピーダンスがその部分の出力インピーダンスより大きいものである。
【0276】
図4の移相器15に相当する部分は、スイッチング素子121の一方にインダクタ1514の一方が接続され、インダクタ1514の他方には、接地されたキャパシタ1511が接続されるとともに、インダクタ1514の他方にはインダクタ1515の一方が接続さている。インダクタ1515の他方には接地されたキャパシタ1512が接続されるとともに、インダクタ1515の他方はインダクタ1516の一方に接続されている。インダクタ1516の他方には接地されたキャパシタ1513が接続されるとともに、インダクタ1516の他方にスイッチング素子122の一方が接続されている。
【0277】
図4の移相器15として機能する回路部分は、本実施の形態と同様に位相を調整する。
【0278】
すなわち、インダクタ1514のインダクタ値と、インダクタ1515のインダクタ値と、インダクタ1516のインダクタ値との関係は、1:a:a2の関係にある。また、キャパシタ1511のキャパシタンス値と、キャパシタ1512のキャパシタンス値とキャパシタ1513のキャパシタンス値との関係は、a2:a:1の関係にある。ただし、aは1より小さい所定の値に調整されている。つまり、aは、高利得モードの場合に入力端子P1から入力された受信信号の位相に対する出力端子P2から出力された受信信号の位相の遅れ量と同じ位相遅れ量となるように予め設計された値である。このaの値の決定は、第3の実施の形態で説明したaの決定方法で、抵抗をインダクタに置き換えたものと同様である。また、第3の実施の形態の抵抗の代わりにインダクタを用いたので、通過損失が第3の実施の形態のものよりより少なくなる。
【0279】
従って、この回路部分を通過することによって、高利得モードの場合の通過位相の遅れ量と実質上同じ位相遅れ量である信号が出力端子P2から出力される。
【0280】
このように、高利得モードの場合の受信信号の通過位相が遅れ、かつ、増幅器13に相当する部分の入力インピーダンスがその部分の出力インピーダンスより大きい場合であっても、高利得モードから低利得モードへ切り替えるまたは低利得モードから高利得モードに切り替えた場合に出力端子P2から出力される信号の位相が不連続的に変化するのを十分小さくすることが出来る。
【0281】
なお、本実施の形態の可変利得増幅装置44も、第3の実施の形態の可変利得増幅装置30と同様にスイッチング素子121、122、123の少なくとも一端が0電位となる構成としてもよい。これにより、スイッチング素子が確実にオン/オフされ、またオン時の挿入損失が改善される。
【0282】
なお、可変利得増幅装置44についても本実施の形態で説明したように平衡型の回路で構成することも出来る。
【0283】
(第7の実施の形態)
次に、本発明に関連する発明の第7の実施の形態について説明する。
【0284】
図27に、本実施の形態の無線通信装置を示す。同図において、携帯電話端末は、アンテナ1、アンテナ共用器2、送信回路部3、可変利得増幅装置4、ミキサ7、フィルタ8、復調器2711、ベースバンド信号処理回路2712、信号レベル検出回路2713、制御回路2714から構成される。また、可変利得増幅装置4、ミキサ7、フィルタ8、復調器2711、及びベースバンド信号処理回路2712は受信回路部を構成する。
【0285】
アンテナ1からフィルタ8は従来の技術と同じであるため、説明を省略する。復調器2711は、フィルタ8から出力された信号からベースバンド信号を復調する回路である。ベースバンド信号処理回路2712は復調された信号をデジタルデータとして処理する回路である。信号レベル検出回路2713はミキサ7の入力または出力の信号レベルを検出する回路である。制御回路2714は信号レベル検出回路2713のレベルに応じて可変利得増幅装置4を高利得モードまたは低利得モードに切換える回路である。
【0286】
また、可変利得増幅装置4は、本発明及び本発明に関連する発明の、第1から第6の実施の形態の可変利得増幅装置である。
【0287】
次に、本実施の形態の無線通信装置の動作を説明する。
【0288】
アンテナ1で受信された受信信号は、アンテナ共用器2を介して可変利得増幅装置4で増幅される。そして、ミキサ7は、可変利得増幅装置4で増幅された受信信号を中間周波数の信号に変換し、フィルタ8は、変換された中間周波数の信号の不要周波数成分を低減する。復調器2711は中間周波数の信号をIQのベースバンド信号に変換し、ベースバンド信号処理回路2712はベースバンド信号をベースバンド部でデジタル音声データに復元する。
【0289】
信号レベル検出回路2713では、ミキサ7の入力または出力の信号レベルを検出する。制御回路2714は、信号レベル検出回路2713からのレベル検出信号を受け、受信信号レベルが大きいと判断したときは、可変利得増幅装置4の増幅器を動作させるための電源電圧の供給を停止し、また可変利得増幅装置4のスイッチング素子をオン状態になるように制御する。従って、アンテナ共用器2から入力される大きな受信信号は、可変利得増幅装置4の増幅器で増幅されることなく、可変利得増幅装置4のスイッチング素子を通過してミキサ7に出力される。すなわち、可変利得増幅装置4は低い利得で動作する。
【0290】
一方、受信信号レベルが小さいと判断したときは、可変利得増幅装置4の増幅器を動作させるための電源電圧を供給し、また、可変利得増幅装置4のスイッチング素子をオフ状態になるように制御する。従って、アンテナ共用器2から入力される微弱な受信信号は、可変利得増幅装置4のスイッチング素子を通過することなく、可変利得増幅装置4の増幅器で増幅されて、ミキサ7に出力される。すなわち、可変利得増幅装置4は高い利得で動作する。
【0291】
この場合に可変利得増幅装置4として、本発明及び本発明に関連する発明の第1から第6の実施の形態の可変利得増幅装置を用いることにより、可変利得増幅装置4を低利得モードから高利得モードに切り替えた際、または高利得モードから低利得モードに切り替えた際に、可変利得増幅装置4から出力される信号の位相が不連続的に変化せず、位相変調の信号に対して正常な復調が出来る無線通信装置を実現できる。
【0292】
また、信号レベル検出回路をIFフィルタより後段に接続した場合と比較して、信号レベルの変化に対する応答が早いという利点がある。
【0293】
なお、図27においてはミキサ7の入力または出力でレベル検出を行ったが、図28に示すように復調器2711でレベル検出を行ってもよい。ミキサ7の入力または出力では所望波と妨害波の両方を受信した場合に両者の区別ができない。そのため、図27の無線通信装置では、場合によっては所望波のレベルが低いのにも関わらず、高いレベル妨害波に対応して低利得モードに切り換わり、所望波が雑音に埋もれて正しく受信できなくなる可能性がある。これに対して図28の構成では、IFフィルタの後段である復調器2711でレベル検出を行うため、所望波のみのレベルに応じて利得を切り換わり、上記の問題が解決される。
【0294】
また、図29に示すようにベースバンド信号処理回路2712においてデジタル的にレベル検出を行ってもよい。この構成にすることにより、図28と同様の効果がありかつデジタル処理が可能であるため、より容易にレベル検出が可能である。
【0295】
なお、図30に示すように、ミキサ7の入力または出力と復調器2711の両方でレベル検出を行ってもよい。図28〜29のシステムでは所望波レベルが低く、妨害波レベルが高い場合、低利得モードに切り換らないため、通常は所望波を正しく受信できる。しかしながら、さらに大きな妨害波が入った場合、可変利得増幅装置4の増幅器が飽和し、利得の低下、雑音指数の劣化が生じるため、所望波が正しく受信できなくなる可能性がある。これに対して図30の構成では、ミキサ7で所望波と妨害波トータルのレベルを検出し、復調器2711で所望波のレベルを検出する。これにより、所望波レベル、妨害波レベルが各々わかる。ここで、所望波レベルがあるレベル以下でかつ妨害波レベルがあるレベル以上の場合は増幅器の消費電流を増やすことにより、上記の問題が解決される。
【0296】
なお、図30ではIFフィルタの前段と後段で受信信号レベルを検出したが、ベースバンドフィルタの前段と後段で受信信号レベルを検出しても同様の効果が得られる。
【0297】
【発明の効果】
以上説明したところから明らかなように、本発明は、可変利得増幅装置の利得を切り替えても可変利得増幅装置から出力される位相が不連続的に変化するのを十分小さくすることが出来る可変利得増幅装置を提供することが出来る。
【図面の簡単な説明】
【図1】本発明に関連する発明の第1の実施の形態における可変利得増幅装置の構成を示す図
【図2】本発明に関連する発明の第1の実施の形態における可変利得増幅装置の他の構成を示す図
【図3】本発明に関連する発明の第1の実施の形態における可変利得増幅装置の他の構成を示す図
【図4】本発明に関連する発明の第2の実施の形態における可変利得増幅装置の構成を示す図
【図5】本発明に関連する発明の第2の実施の形態における可変利得増幅装置の他の構成を示す図
【図6】本発明の第3の実施の形態における可変利得増幅装置の回路図
【図7】本発明の第3の実施の形態における平衡型の回路を有する可変利得増幅装置の回路図
【図8】本発明の第3の実施の形態における他の構成の可変利得増幅装置の回路図
【図9】本発明の第3の実施の形態における他の構成の可変利得増幅装置の回路図
【図10】本発明の第3の実施の形態における他の構成の可変利得増幅装置の回路図
【図11】本発明の第3の実施の形態における可変利得増幅装置に用いられる高周波スイッチング素子の断面構成を示す模式図
【図12】本発明に関連する発明の第4の実施の形態におけるストリップラインを用いた可変利得増幅装置の回路図
【図13】本発明に関連する発明の第4の実施の形態におけるストリップラインを用いた他の構成の可変利得増幅装置の回路図
【図14】本発明に関連する発明の第5の実施の形態における平行2線路を用いた可変利得増幅装置の回路図
【図15】本発明に関連する発明の第5の実施の形態における平行2線路を用いた他の構成の可変利得増幅装置の回路図
【図16】本発明の第6の実施の形態における可変利得増幅装置の回路図
【図17】本発明の第6の実施の形態における平衡型の回路で構成した可変利得増幅装置の回路図
【図18】本発明の第6の実施の形態における他の構成の可変利得増幅装置の回路図
【図19】本発明の第6の実施の形態における他の構成の可変利得増幅装置の回路図
【図20】本発明の第6の実施の形態における他の構成の可変利得増幅装置の回路図
【図21】可変利得増幅装置を用いた携帯電話端末の構成を示す図
【図22】(a)直交復調器で同期がとれている場合に復調されたベースバンドI信号及びベースバンドQ信号の値の組をプロットした図、(b)直交復調器で同期がとれている場合に復調されたベースバンドI信号及びベースバンドQ信号の信号波形を示す図
【図23】(a)直交復調器で同期がとれていない場合に復調されたベースバンドI信号及びベースバンドQ信号の値の組をプロットした図、(b)直交復調器で同期がとれていない場合に復調されたベースバンドI信号及びベースバンドQ信号の信号波形を示す図
【図24】マイクロストリップラインの構成図
【図25】(a)本発明に関連する発明の第1の実施の形態における他の構成の可変利得増幅装置の構成を示す図、(b)本発明に関連する発明の第1の実施の形態における他の構成の可変利得増幅装置の構成を示す図
【図26】本発明に関連する発明の第4の実施の形態の他の構成の可変利得増幅装置の回路図
【図27】本発明に関連する発明の第7の実施の形態の無線通信装置の構成を示すブロック図
【図28】本発明に関連する発明の第7の実施の形態の無線通信装置の構成を示すブロック図
【図29】本発明に関連する発明の第7の実施の形態の無線通信装置の構成を示すブロック図
【図30】本発明に関連する発明の第7の実施の形態の無線通信装置の構成を示すブロック図
【符号の説明】
13 増幅器
14 スイッチング素子
15 移相器
16 入力端子
17 出力端子
18 可変利得増幅装置
19 可変利得増幅装置
20 スイッチング素子
21 可変利得増幅装置
22 帰還回路
23 スイッチング素子
24 可変利得増幅装置
25 可変利得増幅装置
30 可変利得増幅装置
31 スイッチング素子電源供給端子
32 可変利得増幅装置
33 可変利得増幅装置
34 可変利得増幅装置
35 可変利得増幅装置
36 可変利得増幅装置
37 可変利得増幅装置
101、101a、101bトランジスタ
102、102a、102b トランジスタ
103、103a、103b インダクタ
104、104a、104b 抵抗
105、105a、105b 負帰還側キャパシタ
106 バイパス用キャパシタ
107 バイアス電源回路
108 バイアス電源回路
111、112、113 抵抗
114、114a、114b、115、115a、115b、116、116a、116b キャパシタ
121、121a、121b、122、122a、122b、123、123a、123b スイッチング素子
124、124a、124b インバータ
131、131a、131b 入力側キャパシタ
132、132a、132b チョークコイル
133、133a、133b 出力側キャパシタ
311、312、313 抵抗
314、315、316 キャパシタ
411、412、413 キャパシタ
414、415、416 抵抗
511、512、513 キャパシタ
514、515、516 抵抗
601 半導体基板
602 n型ウェル
603 p型ウェル
604 ゲート絶縁膜
605 ゲート電極
606 ドレイン層
607 ソース層
608 トレンチ部
609 トレンチ部
610、611、612 抵抗
P3 電圧制御端子
P10 入力ノード
P20 出力ノード
711、712、713 ストリップ線路
811、812、813 ストリップ線路
911a、911b 線路
912a、911b 線路
913a、913b 線路
1011a、1011b 線路
1012a、1012b 線路
1013a、1013b 線路
[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a variable gain amplifying device having a gain control function.In placeIt is related.
[0002]
[Prior art]
The first-stage amplifier of a receiving device in a wireless system typified by a mobile phone needs to have low noise and high gain characteristics when receiving a weak signal, and when receiving a large signal, Low distortion and low gain characteristics are required.
[0003]
In particular, in recent mobile communications, the electric field strength at the time of reception varies greatly depending on the distance between the base station and the mobile station, so that a large dynamic range is required for the receiving device, and as a result, the first stage of the receiving device. The amplifier is required to have a gain control function.
[0004]
FIG. 21 shows a circuit configuration of a main part of a mobile phone terminal in which a conventional variable gain amplifying device having such a gain control function is used (see, for example, Patent Document 1, Patent Document 2, and Patent Document 3). . The mobile phone terminal shown in FIG. 21 is used in digital wireless communication using a modulation method such as QPSK.
[0005]
In FIG. 21, the mobile phone terminal includes an antenna 1, an antenna duplexer 2, a transmission circuit unit 3, a variable gain amplifying device 4, a mixer 7, a filter 8, mixers 9, 10, a local oscillator 11, and a phase shifter 12. The The variable gain amplifying device 4, the mixer 7, the filter 8, the mixers 9, 10, the local oscillator 11 and the phase shifter 12 constitute a receiving circuit unit. The mixer 9, the mixer 10, the local oscillator 11, and the phase shifter 12 constitute an orthogonal demodulator.
[0006]
The antenna 1 transmits a transmission signal as a transmission wave and receives a reception wave as a reception signal. The antenna duplexer 2 is a circuit that guides the transmission signal output from the transmission circuit unit 3 to the antenna 1 and guides the received wave received by the antenna 1 to the variable gain amplifier 4. The variable gain amplifying device 4 is a circuit that amplifies a received signal as a first-stage amplifier of a receiving circuit unit. The mixer 7 is a circuit that converts an amplified received signal into an intermediate frequency signal by synthesizing a signal input from an oscillator (not shown) with the received signal amplified by the variable gain amplifier 4. The filter 8 is a circuit that reduces unnecessary frequency components in the signal converted into the intermediate frequency signal. The mixer 10 is a circuit that demodulates the baseband I signal by combining the signal output from the filter 8 and the signal input from the local oscillator 11. The mixer 9 is a circuit that demodulates the baseband Q signal by combining the signal output from the filter 8 and the signal whose phase is changed by 90 degrees by the phase shifter 12. The phase shifter 12 is a circuit that changes the phase of the signal oscillated by the local oscillator 11 by 90 degrees.
[0007]
The variable gain amplifying apparatus 4 includes an amplifier 5 and a switching element 6.
[0008]
Next, the operation of such a conventional mobile phone terminal will be described.
[0009]
A received signal received by the antenna 1 is amplified by the variable gain amplifying device 4 via the antenna duplexer 2. The mixer 7 converts the reception signal amplified by the variable gain amplifier 4 into an intermediate frequency signal, and the filter 8 reduces unnecessary frequency components of the converted intermediate frequency signal.
[0010]
On the other hand, the signal from the local oscillator 11 is output to the mixer 10 and the phase shifter 12. The mixer 10 demodulates the baseband I signal by combining the output signal from the filter 8 and the signal input from the local oscillator 11.
[0011]
The phase shifter 12 outputs a signal obtained by changing the phase of the signal from the local oscillator 11 by 90 degrees to the mixer 9, and the mixer 9 combines the output signal from the filter 8 and the signal from the phase shifter 12. By doing so, the baseband Q signal is demodulated.
[0012]
The demodulated baseband I signal and baseband Q signal are input to a baseband unit (not shown) and restored to digital audio data in the baseband unit.
[0013]
By the way, when the mobile phone terminal is present in the vicinity of the base station, the received signal received by the antenna 1 becomes large. In such a case, a large received signal is also input to the variable gain amplifier 4. In such a case, the variable gain amplifying apparatus 4 is controlled so that the supply of the power supply voltage for operating the amplifier 5 is stopped and the switching element 6 is turned on. Therefore, a large received signal input from the antenna duplexer 2 passes through the switching element 6 and is output to the mixer 7 without being amplified by the amplifier 5. That is, the variable gain amplifying device 4 operates with a low gain. Thus, the variable gain amplifying apparatus 4 operates in the low gain mode when the received signal is large.
[0014]
On the other hand, when the mobile phone terminal exists at a location far from the base station, the received signal received by the antenna 1 becomes weak. In such a case, a weak received signal is also input to the variable gain amplifier 4. In such a case, the variable gain amplifying device 4 is controlled so that a power supply voltage for operating the amplifier 5 is supplied, and the switching element 6 is turned off. Therefore, the weak received signal input from the antenna duplexer 2 is amplified by the amplifier 5 without passing through the switching element 6 and output to the mixer 7. That is, the variable gain amplifying apparatus 4 operates with a high gain. Thus, the variable gain amplifying apparatus 4 operates in the high gain mode when the received signal is weak.
[0015]
As described above, the variable gain amplifying apparatus 4 operates in the low gain mode when the received signal is large, and operates in the high gain mode when the received signal is weak, and thus has a wide dynamic range. I can do it.
[0016]
[Patent Document 1]
JP-A-8-18348
[Patent Document 2]
Japanese Patent Laid-Open No. 10-173453
[Patent Document 3]
Japanese Patent Laid-Open No. 11-261479
[0017]
[Problems to be solved by the invention]
However, the inventors have found that when the variable gain amplifying device 4 operates in the low gain mode, the amount of change in the phase of the received signal when passing through the variable gain amplifying device 4 and the variable gain amplifying device 4 operates in the high gain mode. In this case, it was found that the amount of change in the phase of the received signal when passing through the variable gain amplifying device 4 is different.
[0018]
Therefore, when the variable gain amplifying device 4 is switched from the low gain mode to the high gain mode, or when the variable gain amplifying device 4 is switched from the high gain mode to the low gain mode, the phase of the signal output from the variable gain amplifying device 4 is discontinuous. The quadrature demodulator composed of the mixer 9, the mixer 10, the local oscillator 11, and the phase shifter 12 cannot be synchronized. Therefore, until the synchronization is established, the quadrature demodulator cannot normally demodulate the baseband I signal and the baseband Q signal.
[0019]
The above will be described in more detail. First, a case where the quadrature demodulator normally demodulates the baseband I signal and the baseband Q signal will be described.
[0020]
Assume that the input signal to the quadrature modulator is expressed by the following equation (1).
[0021]
[Expression 1]
S (t) = I (t) · cosωt + Q (t) sinωt
However, I (t) is a digital signal that takes +1 or -1.
Q (t) is a digital signal that takes +1 or -1.
In this case, since the local oscillator 11 is synchronized with the input signal S (t) to the quadrature modulator, the local oscillator 11 outputs a signal oscillating at cos ωt to the mixer 10. Therefore, the mixer 10 combines the signal output from the local oscillator 11 and the input signal to the quadrature demodulator, so that the output signal from the mixer 10 is expressed by the following equation (2).
[0022]
[Expression 2]
S (t) · cosωt = I (t) · (1/2) · (cos2ωt + 1)
+ Q (t) ・ (1/2) ・ sin2ωt
By passing this output signal through a low-pass filter not shown in FIG. 21, the baseband I signal represented by the following equation 3 is demodulated.
[0023]
[Equation 3]
(1/2) ・ I (t)
On the other hand, the output signal cosωt from the local oscillator 11 is input to the phase shifter 12, and the phase shifter 12 outputs a sinωt signal to the mixer 9 by changing the phase by 90 degrees. The mixer 9 combines the signal output from the phase shifter 12 and the input signal to the quadrature demodulator, and the output signal from the mixer 9 is expressed by the following equation (4).
[0024]
[Expression 4]
S (t) · sinωt = I (t) · (1/2) · sin2ωt
+ Q (t) · (1/2) · (1-cos2ωt)
By passing this output signal through a low-pass filter not shown in FIG. 21, the baseband Q signal represented by the following equation 5 is demodulated.
[0025]
[Equation 5]
(1/2) ・ Q (t)
As described above, when the input signal S (t) to the quadrature demodulator and the signal oscillated by the local oscillator 11 are synchronized, the baseband I signal and the baseband Q signal are normally output by the quadrature demodulator. It can be demodulated.
[0026]
  FIG. 22 (a) shows examples of demodulated values of the baseband I signal and the baseband Q signal expressed by Equations 3 and 5, respectively. That is, in FIG.(A)Then, I (t) and Q (t) take the same value, and show a case where +1, -1, +1. In addition, when I (t) and Q (t) are given in FIG. 22B, the demodulated baseband I signal is plotted on the horizontal axis and the demodulated baseband Q signal is plotted on the vertical axis. The figure is shown. The set of the baseband I signal and the baseband Q signal shown in (a) of FIG. 22 is plotted at the points in the first quadrant and the third quadrant in (b) of FIG. When these points are connected by a straight line, the straight line forms an angle of 45 degrees with respect to the horizontal axis.
[0027]
Here, it is assumed that the variable gain amplifying apparatus 4 is switched from the low gain mode to the high gain mode or from the high gain mode to the low gain mode because the magnitude of the received signal received by the antenna 1 has changed. In this case, as described above, when the variable gain amplifying device 4 operates in the low gain mode, the amount of change in the phase of the received signal when it passes through the variable gain amplifying device 4, and the variable gain amplifying device 4 in the high gain mode. When operating, the amount of change in the phase of the received signal when passing through the variable gain amplifying device 4 is different. Therefore, the phase of the input signal S (t) to the quadrature demodulator changes by φ.
[0028]
Therefore, the input signal S (t) to the quadrature modulator is expressed by the following equation (6).
[0029]
[Formula 6]
S (t) = I (t) · cos (ωt + φ) + Q (t) sin (ωt + φ)
However, I (t) is a digital signal that takes +1 or -1.
Q (t) is a digital signal that takes +1 or -1.
In this case, the local oscillator 11 outputs a signal oscillating at cos ωt to the mixer 10. Therefore, the mixer 10 combines the signal output from the local oscillator 11 and the input signal to the quadrature demodulator, whereby the output signal from the mixer 10 is expressed by the following equation (7).
[0030]
[Expression 7]
S (t) · cosωt = I (t) · (1/2) · (cosφ + cos2ωt)
+ Q (t) · (1/2) · (−sinφ + sin2ωt)
By passing this output signal through a low-pass filter not shown in FIG. 21, the baseband I signal expressed by the following equation 8 is demodulated.
[0031]
[Equation 8]
(1/2) · (I (t) · cosφ−Q (t) · sinφ)
On the other hand, the output signal cosωt from the local oscillator 11 is input to the phase shifter 12, and the phase shifter 12 outputs a sinωt signal to the mixer 9 by changing the phase by 90 degrees. The mixer 9 combines the signal output from the phase shifter 12 and the input signal to the quadrature demodulator, and the output signal from the mixer 9 is expressed by the following equation (9).
[0032]
[Equation 9]
S (t) · sinωt = I (t) · (1/2) · (sinφ + sin2ωt)
+ Q (t) · (1/2) · (cosφ−cos2ωt)
By passing this output signal through a low-pass filter not shown in FIG. 21, the baseband Q signal expressed by the following equation 10 is demodulated.
[0033]
[Expression 10]
(1/2) · (I (t) · sinφ + Q (t) · cosφ)
As described above, when the phase of the input signal S (t) to the quadrature modulator is changed by switching the mode of the variable gain amplifying device 4, the demodulated baseband I signal and baseband Q signal are changed. Changes as shown in FIG. That is, (a) of FIG. 22 changes as shown in (a) of FIG. 23, and (b) of FIG. 22 changes as shown in (b) of FIG. That is, the set of the baseband I signal and the baseband Q signal shown in FIG. 23A is plotted at the points in the first quadrant and the third quadrant in FIG. When these points are connected by a straight line, the straight line changes to an angle larger than 45 degrees with respect to the horizontal axis.
[0034]
Thus, if the set of values of the baseband I signal and the baseband Q signal demodulated in (a) of FIG. 22 is (1, 1), the mode of the variable gain amplifying device 4 is switched. This value set may also move towards the second quadrant. In some cases, it may also move toward the third quadrant.
[0035]
Thus, the baseband I signal and the baseband Q signal are not changed until the local oscillator 11 is synchronized with the input signal to the quadrature demodulator after the mode of the variable gain amplifying apparatus 4 is switched. Therefore, the audio digital signal cannot be restored normally, which may cause a break in the received voice of the mobile phone terminal or mixing of noise.
[0036]
That is, when the gain of the variable gain amplifying device is switched, there is a problem that the phase of the signal output from the variable gain amplifying device changes discontinuously.
[0037]
  In consideration of the above problems, the present invention provides a variable gain amplifying device capable of sufficiently minimizing the discontinuous change in the phase output from the variable gain amplifying device even when the gain of the variable gain amplifying device is switched.PlaceIt is intended to provide.
[0038]
[Means for Solving the Problems]
  In order to solve the above-described problem, the first present invention includes an amplifier,
  A first switching element connected in parallel with the amplifier;
  A phase shifter connected in series to the first switching element,
  SaidPhase shiftThe vesselA capacitor and a resistor having one end connected to the capacitor and the other end groundedA multi-stage circuit composed of n basic unit circuits (n is a natural number of 2 or more) composed of
  Basic unit circuits from the first stage to the n-th stage constituting the multi-stage circuit are as follows:A first stage basic unit circuit is connected to the first switching element, and (i-1) stage basic unit circuit capacitor (i is a natural number from 2 to n) and i stage basic unit circuit capacitor. ButConnected in seriesAnd
The resistance value of the resistor of the i-th basic unit circuit of the phase shifter is set to a times the resistance value of the resistor of the (i-1) -th basic unit circuit (a is a predetermined real number greater than 1). And the capacitance value of the capacitor of the i-th basic unit circuit is set to 1 / a times the capacitance value of the capacitor of the (i-1) -th basic unit circuit, whereby the input impedance of the phase shifter is set. | Z | The output impedance of the phase shifter is a with respect to (Z is a predetermined complex number). n | Z | Set to
The input impedance of the amplifier is the input impedance of the phase shifter | Z | And the output impedance of the amplifier is a n | Z | Is set to
  The first switching element is turned on when the level of the input signal or the output signal is higher than a predetermined level, and the level of the input signal or the output signal is equal to the predetermined level or the predetermined level If it is smaller, it is turned off.
  The amplifier does not operate when the first switching element is in an on state, and operates when the first switching element is in an off state;
  Of the phase when the input signal passes through the amplifier.AdvanceAnd the phase when the input signal passes through the first switching element and the phase shifter.AdvanceThis is a variable gain amplifying device having the same amount.
[0040]
  According to a second aspect of the present invention, the first switching element includes a second switching element and a third switching element.
  One of the second switching elements is connected to an input of the amplifier;
  The other of the second switching elements is connected to one of the phase shifters,
  The other of the phase shifters is connected to one of the third switching elements,
  The other of the third switching elements is the variable gain amplifier according to the first aspect of the present invention connected to the output of the amplifier.The
[0053]
DETAILED DESCRIPTION OF THE INVENTION
  Embodiments of the present invention are described below.And embodiments of the invention related to the present invention,This will be described with reference to the drawings.
[0054]
  (First embodiment)
  First,Of the invention related to the present inventionA first embodiment will be described.
[0055]
FIG. 1 shows a variable gain amplifying apparatus 18 of the present embodiment. The variable gain amplifying device 18 is used, for example, as the variable gain amplifying device 4 of the mobile phone terminal of FIG.
[0056]
The variable gain amplifying device 18 includes an amplifier 13, a switching element 14, and a phase shifter 15.
[0057]
The amplifier 13 has its input connected to the input terminal 16, and its output is output to the output terminal 17. In addition, one of the switching elements 14 is connected to the input of the amplifier 13, and the other is connected to one of the phase shifters 15. The other side of the phase shifter 15 is connected to the output of the amplifier 13. The input terminal 16 is a terminal to which the reception signal output from the preceding stage such as the antenna duplexer 2 is input in FIG. 21, and the output terminal 17 receives the signal amplified by the variable gain amplifier 18 in FIG. This is a terminal for outputting to a subsequent stage such as the mixer 7.
[0058]
Thus, the variable gain amplifying apparatus 18 according to the present embodiment has a configuration in which the switching element 14 is connected in parallel to the amplifier 13 and the phase shifter 15 is connected in series to the switching element 14. Have.
[0059]
Next, the operation of this embodiment will be described.
[0060]
The variable gain amplifying apparatus 18 of the present embodiment operates by being controlled according to a control circuit (not shown). The control circuit controls the operation of the variable gain amplifying apparatus 18 according to the level of the received signal received by the antenna 1.
[0061]
That is, the switching element 14 is controlled to be turned on when the level of the input signal is higher than a predetermined level, and to be turned off when the input signal is at the predetermined level or lower than the predetermined level.
[0062]
Further, the amplifier 13 is controlled so as not to operate when the switching element 14 is in an on state, and to operate when the switching element 14 is in an off state. In this control, for example, when the amplifier 13 is operated, the power supply voltage for operating the amplifier 13 is supplied, and when the operation of the amplifier 13 is stopped, the power supply voltage for operating the amplifier 13 is supplied. Done by stopping.
[0063]
  Therefore, when the level of the received signal is larger than the predetermined level, the variable gain amplifying device18Operates in low gain mode. That is, since the switching element is turned on and the amplifier 13 stops operating, the received signal is output from the input terminal 16 through the switching element 14 and the phase shifter 15 from the output terminal 17.
[0064]
On the other hand, when the level of the received signal is the predetermined level or lower than the predetermined level, the variable gain amplifying apparatus 18 operates in the high gain mode. That is, since the switching element is turned off and the amplifier 13 operates, the received signal is amplified by the amplifier 13 from the input terminal 16 and output from the output terminal 17.
[0065]
  The phase shifter 15 receives the received signal as an amplifier.13The phase shifter 15 so that the amount of change in the phase of the received signal when it passes through and the amount of change in the phase of the received signal when the received signal passes through the switching element 14 and the phase shifter 15 are substantially equal. The phase of the received signal input to is changed.
[0066]
Therefore, even if the variable gain amplifying device 18 is switched from the high gain mode to the low gain mode or the low gain mode is switched to the high gain mode by changing the signal level of the received signal, the output The phase of the signal output from the terminal 17 does not change discontinuously.
[0067]
That is, even when the mode of the variable gain amplifying apparatus 18 is switched, the phase of the input signal input to the quadrature demodulator in FIG. 21 does not change discontinuously. It is possible to prevent voice interruptions and noise. Therefore, by using the variable gain amplifying apparatus 18 of the present embodiment as a first-stage amplifier of a receiving device in a wireless system typified by a mobile phone, it is possible to provide a mobile phone terminal or the like with high received voice quality.
[0068]
In the present embodiment, the switching element 14 is connected to the input of the amplifier 13 and the phase shifter 15 is connected to the output of the amplifier 13. However, the present invention is not limited to this.
[0069]
FIG. 2 shows a variable gain amplifying apparatus 19 having a configuration different from that shown in FIG. In the variable gain amplifying device 19, the switching element 14 is connected to the output of the amplifier 13, and the phase shifter 15 is connected to the input of the amplifier 13. The variable gain amplifying device 19 is obtained by switching the insertion positions of the switching element 14 and the phase shifter 15 of the variable gain amplifying device 18 of FIG. That is, one of the phase shifters 15 is connected to the input of the amplifier 13, the other of the phase shifters 15 is connected to one of the switching elements 14, and the other of the switching elements 14 is the output of the amplifier 13. It is connected to the. Even if the variable gain amplifying device 19 is used, the same effect as described above can be obtained.
[0070]
FIG. 3 shows a variable gain amplifying apparatus 21 having a configuration different from that shown in FIG. Unlike the variable gain amplifying apparatus 18 of FIG. 1, the variable gain amplifying apparatus 21 includes two switching elements. In other words, in the variable gain amplifying apparatus 21, one of the switching elements 14 is connected to the input of the amplifier 13, the other of the switching elements 14 is connected to the phase shifter 15, and the other of the phase shifters 15 is Are connected to one of the switching elements 20, and the other of the switching elements 20 is connected to the output of the amplifier 13.
[0071]
The switching elements 14 and 20 are turned on when the level of the reception signal input from the input terminal 16 is higher than a predetermined level, and the reception signal input from the input terminal 16 is at a predetermined level or predetermined. When it is smaller than the level, it is turned off. In addition, the amplifier 13 is not operated when the switching elements 14 and 20 are turned on by controlling the power supply voltage for operating the amplifier 13 in the same manner as in the above embodiment, and the switching elements 14 and 20 are not operated. Works when is off.
[0072]
The phase shifter 15 is configured such that the amount of change in the phase of the received signal when the received signal input from the input terminal 16 passes through the amplifier 13 and the received signal input from the input terminal 16 are the switching element 14 and the phase shifter. 15. The phase of the reception signal input to the phase shifter 15 is changed so that the amount of change in the phase of the reception signal when passing through the switching element 20 is substantially equal.
[0073]
Further, in the variable gain amplifying apparatus 18 of FIG. 1, when the reception signal input to the input terminal 16 is at a predetermined level or a reception signal that is lower than the predetermined level is input, the switching element 14 is turned off. However, the other of the phase shifters 15 remains connected to the output of the amplifier 13. Therefore, since the phase shifter 15 is connected to the output of the amplifier 13, the characteristics of the amplifier 13 are deteriorated somewhat.
[0074]
Similarly, in the variable gain amplifying apparatus 19 of FIG. 2, when the reception signal input to the input terminal 16 is at a predetermined level or a reception signal smaller than the predetermined level is input, the switching element 14 is turned off. However, one of the phase shifters 15 remains connected to the input of the amplifier 13. Therefore, since the phase shifter 15 is connected to the input of the amplifier 13, the characteristics of the amplifier 13 are somewhat deteriorated.
[0075]
  In contrast, in FIG.Variable gainAmplification equipment21Then, when a reception signal that is at a predetermined level or lower than the predetermined level is input to the input terminal 16, both the switching element 14 and the switching element 20 are turned off. Insulated from the input and output. Therefore, in the variable gain amplifying apparatus 21 of FIG. 3, in addition to the effect of the present embodiment, it is possible to obtain the effect that the specific deterioration of the amplifier 13 by the phase shifter 15 can be prevented.
[0076]
FIG. 25A shows a variable gain amplifying apparatus 61 having a configuration different from that shown in FIG. In the variable gain amplifying device 61, unlike the variable gain amplifying device 18 of FIG. 1, a phase shifter 15 a is connected in series with the amplifier 13. That is, in the variable gain amplifying device 61, one of the switching elements 14 is connected to the input of the amplifier 13, and the other of the switching elements 14 is connected to one of the phase shifters 15a. The other is connected to the output of the amplifier 13. The phase shifter 15a is different from the phase shifter 15 of the variable gain amplifying apparatus 18 of FIG. That is, the phase shifter 15a is configured such that the amount of change in the phase of the received signal when the received signal passes through the amplifier 13 and the phase shifter 15a, and the amount of change in the phase of the received signal when the received signal passes through the switching element 14. And the phase of the received signal input to the phase shifter 15a is changed so as to be substantially equal.
[0077]
Further, the positions of the phase shifter 15a and the amplifier 13 of the variable gain amplifying apparatus 61 may be switched. FIG. 25B shows such a variable gain amplifying device 62. In the variable gain amplifying device 62, one of the phase shifters 15 a is connected to the input of the amplifier 13, and the other of the phase shifters 15 a is connected to one of the switching elements 14. The output of the amplifier 13 is connected to the other of the switching elements 14. Thus, even if the positions of the phase shifter 15a and the amplifier 13 are interchanged, the same effect as in the present embodiment can be obtained. As shown in FIGS. 25A and 25B, the amplifier 13 and the phase shifter 15a can be connected in series.
[0078]
  (Second Embodiment)
  next,Of the invention related to the present inventionA second embodiment will be described.
[0079]
FIG. 4 shows a variable gain amplifying apparatus 24 of the present embodiment. The variable gain amplifying device 24 is used, for example, as the variable gain amplifying device 4 of the mobile phone terminal of FIG. The same components as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
[0080]
The variable gain amplifier 24 includes an amplifier 13, a switching element 14, a phase shifter 15, a switching element 20, a feedback circuit 22, and a switching element 23.
[0081]
  The amplifier 13 has its input connected to the input terminal 16, and its output is output to the output terminal 17. In addition, one of the switching elements 14 is connected to the input of the amplifier 13, and the other is connected to one of the phase shifters 15. The other of the phase shifters 15 is connected to one of the switching elements 20, and the other of the switching elements 20 is connected to the output of the amplifier 13. One of the switching elements 23 is connected to the output of the amplifier 13, the other of the switching elements 23 is connected to one of the feedback circuits 22, and the other of the feedback circuits 22 is the amplifier.13Connected to the input.
[0082]
Next, the operation of this embodiment will be described.
[0083]
  The variable gain amplifying device 24 of the present embodiment operates by being controlled according to a control circuit (not shown) as in the first embodiment. And this control circuit is a variable gain amplifier according to the level of the received signal received by the antenna 1.24To control the operation.
[0084]
That is, the switching elements 14 and 20 are controlled to be turned on when the level of the input signal is higher than a predetermined level, and to be turned off when the input signal is at the predetermined level or lower than the predetermined level. .
[0085]
Further, the amplifier 13 is controlled so as not to operate when the switching element 14 is in an on state, and to operate when the switching element 14 is in an off state. In this control, for example, when the amplifier 13 is operated, the power supply voltage for operating the amplifier 13 is supplied, and when the operation of the amplifier 13 is stopped, the power supply voltage for operating the amplifier 13 is supplied. Done by stopping. Further, when the switching elements 14 and 20 are in the on state, the switching element 23 is in the off state, and when the switching elements 14 and 20 are in the off state, the switching element 23 is in the on state.
[0086]
Therefore, when the level of the received signal is larger than the predetermined level, the variable gain amplifying device 24 operates in the low gain mode. That is, the switching elements 14 and 20 are turned on, the amplifier 13 stops operating, and the switching element 23 is turned off, so that the received signal is input from the input terminal 16 to the switching element 14 and the phase shifter 15. And the output from the output terminal 17 via the switching element 20.
[0087]
  On the other hand, if the level of the received signal is a predetermined level or smaller than the predetermined level, the variable gain amplifying device24Operates in high gain mode. That is, the switching elements 14 and 20 are turned off, the amplifier 13 is operated, and the switching element 23 is turned on, so that the received signal is amplified by the amplifier 13 from the input terminal 16 and is output from the output terminal 17. In addition to being output, a part of the output signal from the amplifier 13 is negatively fed to the input of the amplifier 13 via the switching element 23 and the feedback circuit 22.
[0088]
The phase shifter 15 changes the phase change amount of the received signal when the received signal passes through the amplifier 13 and the phase of the received signal when the received signal passes through the switching element 14, the phase shifter 15, and the switching element 20. The phase of the received signal input to the phase shifter 15 is changed so that the amount of change is substantially equal.
[0089]
Therefore, even if the variable gain amplifier 24 is switched from the high gain mode to the low gain mode or the low gain mode is switched to the high gain mode by changing the signal level of the received signal, the output The phase of the signal output from the terminal 17 does not change discontinuously.
[0090]
  That is, variable gainamplificationEven when the mode of the device 24 is switched, the phase of the input signal input to the quadrature demodulator in FIG. 21 does not change discontinuously. Can be prevented. Therefore, by using the variable gain amplifying apparatus 24 of the present embodiment as a first-stage amplifier of a receiving device in a wireless system typified by a mobile phone, it is possible to provide a mobile phone terminal or the like with high received voice quality.
[0091]
FIG. 5 shows a variable gain amplifier 25 in which the insertion positions of the switching element 23 and the feedback circuit 22 of the variable gain amplifier 24 of FIG. That is, in the variable gain amplifying apparatus 25, one of the switching elements 23 is connected to the input of the amplifier 13, the other of the switching elements 23 is connected to one of the feedback circuits 22, and the other of the feedback circuits 22 is the amplifier 13. Connected to the output. Even if such a variable gain amplifying device 25 is used, an effect equivalent to that of the present embodiment can be obtained.
[0092]
  (Third embodiment)
  next,Of the present inventionA third embodiment will be described.
[0093]
FIG. 6 shows a circuit diagram of the variable gain amplifying apparatus 30 of the present embodiment.
[0094]
In the variable gain amplifying apparatus 30 shown in FIG. 6, the input terminal P1 is connected to one of the DC side input side capacitors 131, and the other side of the input side capacitor 131 is one side of the switching element 121 and the base of the transistor 101. It is connected to the. A bias power supply circuit 107 is connected to the base of the transistor 101, the emitter of the transistor 101 is grounded via an inductor 103 that widens the input dynamic range, and the collector of the transistor 101 is connected to the emitter of the transistor 102. . The base of the transistor 102 is connected to the bias power supply circuit 108 and to the grounded bypass capacitor 106. The collector of the transistor 102 is connected to one of the output-side capacitor 133 for DC cutoff and one of the negative feedback-side capacitor 105 for DC cutoff, and the collector of the transistor 102 further includes a choke coil 132 for high-frequency cutoff. To the amplifier power supply terminal Vcc. The other of the output side capacitors 133 is connected to the output terminal P2.
[0095]
The other side of the negative feedback side capacitor 105 is connected to one of the switching elements 123 and one of the switching elements 122. The other of the switching element 123 is connected to one of the resistors 104 for applying negative feedback, and the other of the resistors 104 is connected to the base of the transistor 101.
[0096]
The other side of the switching element 122 is connected to one of the capacitors 116, and the other side of the capacitor 116 is connected to one of the grounded resistor 113 and capacitor 115. The other side of the capacitor 115 is connected to one of the grounded resistor 112 and capacitor 114. The other of the capacitor 114 is connected to the other of the grounded resistor 111 and the switching element 121.
[0097]
  The switching element power supply terminal 31 is connected to the control terminals of the switching element 121 and the switching element 122. Further, the switching element power supply terminal 31 is connected to one side of the inverter 124, and the other side of the inverter 124 is the control of the switching element 123.For your useConnected to the terminal.
[0098]
The variable gain amplifying apparatus 30 of the present embodiment corresponds to the variable gain amplifying apparatus 24 of FIG. 4 of the second embodiment.
[0099]
That is, the input terminal P1 corresponds to the input terminal 16 in FIG. 4, the terminal P2 corresponds to the output terminal 17 in FIG. 4, and the resistor 104 corresponds to the feedback circuit 22 in FIG. The inverter 124 and the switching element 123 correspond to the switching element 23 in FIG. 4, and the transistors 101 and 102, the capacitor 106, the inductor 103, and the bias power supply circuits 107 and 108 correspond to the amplifier 13 in FIG. Yes. The capacitors 114, 115, and 116 and the resistors 111, 112, and 113 correspond to the phase shifter 15 in FIG. 4, and the switching element 121 corresponds to the switching element 14 in FIG. The element 122 corresponds to the switching element 20 of FIG.
[0100]
The switching element power supply terminal 31 is a terminal that supplies a power supply voltage for switching the on state and the off state of the switching elements 121, 122, and 123.
[0101]
The bias power supply circuit 107 is a circuit for supplying a bias voltage to the base of the transistor 101, and the bias power supply circuit 108 is a circuit for supplying a bias voltage to the base of the transistor 102, and is controlled by a control circuit (not shown). This is a circuit capable of stopping or starting the supply of the operating voltage.
[0102]
The amplifier power supply terminal Vcc is a terminal for supplying an operating voltage to the transistor 102 and the transistor 101.
[0103]
  Switching element power supply terminal31Is for switching the ON state and the OFF state of the switching elements 121, 122, 123 by supplying or stopping the control power supply voltage to the control terminals of the switching elements 121, 122, 123 by a control circuit (not shown). Terminal.
[0104]
Note that the terminals such as the input terminal P1 and the output terminal P2 in this embodiment include a terminal such as a pad electrode and a node that is a connection point between elements in the wiring.
[0105]
The resistors 111, 112, 113, etc. are made of polysilicon, and the capacitors 114, 115, 116, etc. are made of MOS capacitors. Note that the capacitors 114, 115, and 116 may be configured with MIM capacitors.
[0106]
Next, the operation of this embodiment will be described.
[0107]
When the variable gain amplifying apparatus 30 is used in the high gain mode, the received signal is amplified by elements such as the transistor 101 and the transistor 102, and these elements, that is, the elements corresponding to the amplifier 13 in FIG. It is assumed that the phase of the reception signal output from the output terminal P2 advances from the phase of the reception signal input to the terminal P1. Further, it is assumed that the input impedance to the base of the transistor 101 is smaller than the output impedance of the collector of the transistor 102.
[0108]
  First, variable gain amplificationapparatusThe case where 30 operates in the high gain mode will be described.
[0109]
  When the level of the received signal input from the input terminal P1 is equal to or lower than the predetermined level, the high gain mode is set. That is, when a control circuit (not shown) detects that the level of the received signal is lower than a predetermined level, a voltage that turns off the switching elements 122 and 121 as a control voltage supplied to the switching element power supply terminal 31. (For example, a voltage of 0V) is supplied. In addition, the control circuit (not shown)Power supplyA voltage for operating the transistors 101 and 102 is supplied from the circuits 107 and 108. Accordingly, the transistor 101 and the transistor 102 are in an operating state.
[0110]
At this time, the reception signal input from the input terminal P 1 passes through the input side capacitor 131 and is input to the base of the transistor 101. In addition, the input reception signal does not flow into the capacitor 114 because the switching element 121 is in an off state. A bias voltage is supplied to the base of the transistor 101 by a bias power supply circuit 107, and a bias voltage is supplied to the base of the transistor 102 by a bias power supply circuit 108. The received signal input to the base of the transistor 101 is amplified by the transistor 101 and the transistor 102 and output from the collector of the transistor 102.
[0111]
A part of the signal output from the collector of the transistor 102 passes through the output-side capacitor 133 and is output from the output terminal P2 to a subsequent stage such as the mixer 7. The remainder of the signal output from the collector of the transistor 102 passes through the negative feedback side capacitor 105. The signal that has passed through the negative feedback side capacitor 105 passes through the switching element 123, is adjusted to a predetermined signal level by the resistor 104, and is input to the base of the transistor 101 again. Further, the signal that has passed through the negative feedback side capacitor 105 does not flow into the capacitor 116 because the switching element 122 is in the OFF state.
[0112]
Thus, in the high gain mode, the received signal input from the input terminal P1 is amplified by the transistors 101 and 102 while receiving negative feedback, and is output from the output terminal P2 to the subsequent stage.
[0113]
At this time, the phase of the reception signal output from the output terminal P2 is higher than the phase of the reception signal input from the input terminal P1, and the input impedance | Zi (high) | It is assumed that the output impedance | Zo (high) | However, both Zi (high) and Zo (high) are complex numbers.
[0114]
  Next, variable gain amplificationapparatusA case where 30 operates in the low gain mode will be described.
[0115]
When the level of the received signal input from the input terminal P1 is higher than a predetermined level, the low gain mode is set. That is, when a control circuit (not shown) detects that the level of the received signal is greater than a predetermined level, the control circuit enters a low gain mode in order to prevent the transistors 101 and 102 from being saturated.
[0116]
That is, when a control circuit (not shown) detects that the level of the received signal is higher than a predetermined level, the voltage that turns on the switching elements 122 and 121 as the control voltage supplied to the switching element power supply terminal 31. (For example, a voltage of 3V) is supplied. Further, a control circuit (not shown) stops supplying the voltage at which the transistors 101 and 102 operate from the amplifier power supply terminal Vcc. Accordingly, the transistors 101 and 102 are stopped.
[0117]
At this time, the received signal input from the input terminal P1 passes through the input-side capacitor 131, passes through the switching element 121, and passes through the circuit portion composed of the capacitors 114, 115, 116 and the resistors 111, 112, 113. pass. As described above, this circuit portion functions as the phase shifter 15 in FIG. In this circuit portion, the phase of the received signal input from the input terminal P1 is adjusted so as to advance.
[0118]
Specifically, the relationship between the resistance value of the resistor 111, the resistance value of the resistor 112, and the resistance value of the resistor 113 is 1: a: a2Are in a relationship. Further, the relationship between the capacitance value of the capacitor 114, the capacitance value of the capacitor 115, and the capacitance value of the capacitor 116 is a2: A: 1 relationship. However, a is adjusted to a predetermined value larger than 1.
[0119]
In the circuit portion functioning as the phase shifter 15 in FIG. 4, basic unit circuits composed of resistors and capacitors are coupled in three stages. The circuit portion functioning as the phase shifter 15 in FIG. 4 also serves as an impedance converter.
[0120]
Assuming that the input impedance of the circuit composed of the resistor 111 and the capacitor 114, which is the basic unit circuit in the first stage, is Z1, the output impedance of this circuit can be expressed as a | Z1 | using the predetermined number a. . However, Z1 is a complex number. Therefore, since the input impedance of the circuit composed of the resistor 112 and the capacitor 115, which is the second-stage basic unit circuit, is a | Z1 |, the output impedance of this circuit is expressed as2| Z1 |. Accordingly, the input impedance of the circuit composed of the resistor 113 and the capacitor 116, which is the basic unit circuit of the third stage, is a2Since | Z1 |, the output impedance of this circuit is aThree| Z1 |. In this way, the impedance of the output of the basic unit circuit at the front stage and the impedance of the input at the rear stage are relatively close to each other, and the loss between stages is reduced. Furthermore, the frequency characteristics of the passing phase are also relatively equal.
[0121]
On the other hand, as described above, in the high gain mode, the input impedance of the base of the transistor 101 is | Zi (high) |, the output impedance of the collector of the transistor 102 is | Zo (high) |, and | Zi (High) | is smaller than the output impedance | Zo (high) | of the collector of the transistor 102.
[0122]
Therefore, the above a is a value that satisfies the following expression 11.
[0123]
## EQU11 ##
| Zo (high) | / | Zi (high) | = aThree
Further, by setting Z1 to an impedance relatively close to Zi (high), the output impedances of the high gain mode and the low gain mode are also close to each other. In this case, since the passing phase of the circuit portion functioning as the phase shifter 15 in FIG. 4 is uniquely determined, the value close to the passing phase in the high gain mode can be obtained by increasing or decreasing the number of stages of the basic unit circuit composed of resistors and capacitors. To do. In the case where the circuit portion functioning as the phase shifter 15 in FIG. 4 is composed of n-stage (n is an integer of 1 or more) basic unit circuits, the above a is a value that satisfies the following formula 12. Good.
[0124]
[Expression 12]
| Zo (high) | / | Zi (high) | = an
Therefore, by passing through this circuit portion, the reception signal is output from the output terminal P2 with the phase advance amount substantially the same as the advance amount of the passing phase in the high gain mode.
[0125]
  That is, the signal that has passed through this circuit portion passes through the switching element 122. Switching element123Since the signal is in the off state, this signal does not flow to the resistor 104 side. Therefore, the signal passing through the switching element 122 passes through the negative feedback side capacitor 105 and is output from the output terminal P2 via the output side capacitor 133.
[0126]
As described above, since the phase of the signal passing through the portion corresponding to the phase shifter 15 in FIG. 4 is adjusted, even when the mode is switched from the high gain mode to the low gain mode, the signal is output from the output terminal P2. The discontinuous change in the phase of the signal to be generated can be made sufficiently small.
[0127]
In the variable gain amplifying apparatus 30 of the present embodiment, as shown in FIG. 26, a resistor 2641 is inserted between the switching element 122 and the ground, a resistor 2642 is inserted between the switching element 123 and the ground, and a capacitor 2643. May be inserted between the base of the transistor 101 and the resistor 104. As a result, at least one end of the switching elements 121, 122, and 123 becomes zero potential, so that the switching element is reliably turned on / off, and insertion loss at the time of on is improved.
[0128]
Further, instead of the resistors 2641 and 2642, an inductor and a quarter wavelength line may be used.
[0129]
Although the variable gain amplifying apparatus 30 of the present embodiment has been described as an unbalanced circuit, it can also be realized as a balanced circuit.
[0130]
That is, FIG. 7 shows a variable gain amplifying apparatus 32 that implements the variable gain amplifying apparatus 30 of the present embodiment as a balanced circuit.
[0131]
  The input terminal P1 in FIG. 6 is the input terminal P1a in FIG.as well as6, the input side capacitor 131 in FIG. 6 is replaced with the input side capacitors 131a and 131b in FIG. 7, and the switching element 121 in FIG. 6 is replaced with the switching elements 121a and 121b in FIG. The transistor 101 is replaced with transistors 101a and 101b in FIG. 7, the transistor 102 in FIG. 6 is replaced with transistors 102a and 102b in FIG. 7, and the inductor 103 in FIG. 6 is replaced with inductors 103a and 103b in FIG. 7 is replaced with resistors 104a and 104b in FIG. 7, the output side capacitor 133 in FIG. 6 is replaced with output side capacitors 133a and 133b in FIG. 7, and the choke coil 132 in FIG. 6 is replaced with the choke coil 132a in FIG. , 132b 6 is replaced with negative feedback side capacitors 105a and 105b in FIG. 7, and the inverter 124 and switching element 123 in FIG. 6 are the inverters 124a and 124b and switching element in FIG. 7, respectively. The switching element 122 in FIG. 6 is replaced with the switching elements 122a and 122b in FIG. 7, and the capacitors 114, 115, and 116 in FIG. 6 are respectively replaced with the capacitors 114a and 114b, the capacitors 115a and 115a in FIG. 115b and capacitors 116a and 116b, the output terminal P2 in FIG.FIG.Then, the output terminals P2a and P2b are replaced. Since other than that is the same as that of the variable gain amplifier 30 of this Embodiment, description is abbreviate | omitted.
[0132]
Note that the variable gain amplifying apparatus 32 according to the present embodiment may also be configured such that at least one end of the switching elements 121, 122, 123a, and 123b has a zero potential, similarly to the variable gain amplifying apparatus 30 according to the present embodiment. Thereby, the switching element is reliably turned on / off, and the insertion loss at the time of on is improved.
[0133]
As described above, the variable gain amplifying apparatus 30 of the present embodiment can be realized by a balanced circuit such as the variable gain amplifying apparatus 32, for example.
[0134]
6, when used in the high gain mode, the received signal passes through the circuit portion corresponding to the amplifier 13 in FIG. 4, so that the received signal input to the input terminal P <b> 1. The case where the phase of the received signal output from the output terminal P2 is advanced from the phase and the input impedance to the base of the transistor 101 is smaller than the output impedance of the collector of the transistor 102 has been described, but corresponds to the amplifier 13 of FIG. When the characteristics of the circuit part to be performed are other than that, it is necessary to change the circuit part corresponding to the phase shifter 15 of FIG.
[0135]
First, FIG. 8 shows a circuit diagram of a variable gain amplifying apparatus 33 in which a circuit portion corresponding to such a phase shifter 15 is changed. In the variable gain amplifying apparatus 33, the passing phase of the received signal in the high gain mode advances, and the input impedance of the portion corresponding to the amplifier 13 is larger than the output impedance of that portion.
[0136]
In the variable gain amplifying device 33, the part corresponding to the phase shifter 15 of FIG. 4 is connected to one of the switching elements 121 with one of the capacitors 314 and the other of the capacitors 314 with a grounded resistor 311. At the same time, it is connected to one of the capacitors 315. A grounded resistor 312 is connected to the other side of the capacitor 315 and is connected to one side of the capacitor 316. A grounded resistor 313 is connected to the other side of the capacitor 316 and also connected to one side of the switching element 122.
[0137]
In the variable gain amplifying device 33, the circuit portion functioning as the phase shifter 15 in FIG. 4 adjusts the phase in the same manner as in the third embodiment.
[0138]
That is, the relationship between the resistance value of the resistor 311, the resistance value of the resistor 312, and the resistance value of the resistor 313 is 1: a: a2Are in a relationship. Further, the capacitance value of the capacitor 314 and the relationship between the capacitance value of the capacitor 315 and the capacitance value of the capacitor 316 are represented by a2: A: 1 relationship. However, a is adjusted to a predetermined value smaller than 1. That is, a is designed in advance so as to have the same phase advance amount as the phase advance amount of the reception signal output from the output terminal P2 with respect to the phase of the reception signal input from the input terminal P1 in the high gain mode. Value. Such a value can be determined in the same manner as described above.
[0139]
Therefore, by passing through this circuit portion, a signal having a phase advance amount substantially the same as the advance amount of the passing phase in the high gain mode is output from the output terminal P2.
[0140]
As described above, even if the passing phase of the reception signal in the high gain mode is advanced and the input impedance of the portion corresponding to the amplifier 13 is larger than the output impedance of the portion, the high gain mode is changed to the low gain mode. It is possible to sufficiently reduce the discontinuous change in the phase of the signal output from the output terminal P2 when switching to or from the low gain mode to the high gain mode.
[0141]
Note that the variable gain amplifying apparatus 33 according to the present embodiment may also be configured such that at least one end of the switching elements 121, 122, and 123 has a zero potential, similarly to the variable gain amplifying apparatus 30 according to the present embodiment. Thereby, the switching element is reliably turned on / off, and the insertion loss at the time of on is improved.
[0142]
Note that the variable gain amplifying apparatus 33 of the present embodiment can also be configured by a balanced circuit as described in the present embodiment.
[0143]
FIG. 9 shows a circuit diagram of another variable gain amplifying apparatus 34 in which the circuit portion corresponding to the phase shifter 15 is changed. The variable gain amplifying apparatus 34 in FIG. 9 is such that the reception signal passing phase in the high gain mode is delayed, and the input impedance of the portion corresponding to the amplifier 13 is smaller than the output impedance of that portion.
[0144]
  That is, in the portion corresponding to the phase shifter 15 in FIG. 4, one of the resistors 414 is connected to one of the switching elements 121, the grounded capacitor 411 is connected to one of the resistors 414, and the other of the resistors 414 is connected. Is connected to one end of resistor 415ThisIn addition, a grounded capacitor 412 is connected. A grounded capacitor 413 is connected to the other end of the resistor 415, and the other end of the resistor 415 is connected to one end of the resistor 416. In addition to the resistor 416PersonOne of the switching elements 122 is connected.
[0145]
The circuit portion functioning as the phase shifter 15 in FIG. 4 adjusts the phase as in the present embodiment.
[0146]
That is, the relationship between the resistance value of the resistor 414, the resistance value of the resistor 415, and the resistance value of the resistor 416 is 1: a: a2Are in a relationship. Further, the relationship between the capacitance value of the capacitor 411 and the capacitance value of the capacitor 412 and the capacitance value of the capacitor 413 is:2: A: 1 relationship. However, a is adjusted to a predetermined value smaller than 1. That is, a is designed in advance so as to have the same phase delay amount as the phase delay amount of the reception signal output from the output terminal P2 with respect to the phase of the reception signal input from the input terminal P1 in the high gain mode. Value. Such a value can be determined in the same manner as described above.
[0147]
Accordingly, by passing through this circuit portion, a signal having a phase delay amount substantially the same as the delay amount of the passing phase in the high gain mode is output from the output terminal P2.
[0148]
As described above, even when the passing phase of the received signal in the high gain mode is delayed and the input impedance of the portion corresponding to the amplifier 13 is smaller than the output impedance of the portion, the high gain mode is changed to the low gain mode. It is possible to sufficiently reduce the discontinuous change in the phase of the signal output from the output terminal P2 when switching to or from the low gain mode to the high gain mode.
[0149]
Note that the variable gain amplifying apparatus 34 of the present embodiment may have a configuration in which at least one end of the switching elements 121, 122, and 123 has a zero potential, similarly to the variable gain amplifying apparatus 30 of the present embodiment. Thereby, the switching element is reliably turned on / off, and the insertion loss at the time of on is improved.
[0150]
Note that the variable gain amplifying apparatus 34 of the present embodiment can also be configured by a balanced circuit as described in the present embodiment.
[0151]
FIG. 10 shows a circuit diagram of another variable gain amplifying apparatus 35 in which the circuit portion corresponding to the phase shifter 15 is changed. The variable gain amplifying apparatus 35 of FIG. 10 has a delayed passage phase of the received signal in the high gain mode, and the input impedance of the portion corresponding to the amplifier 13 is larger than the output impedance of that portion.
[0152]
In the portion corresponding to the phase shifter 15 in FIG. 4, one of the resistors 514 is connected to one of the switching elements 121, and the grounded capacitor 511 is connected to the other of the resistors 514, and the other of the resistors 514 is connected to the other. Is connected to one end of the resistor 515. A grounded capacitor 512 is connected to the other end of the resistor 515, and the other end of the resistor 515 is connected to one of the resistors 516. A grounded capacitor 513 is connected to the other end of the resistor 516, and one of the switching elements 122 is connected to the other end of the resistor 516.
[0153]
The circuit portion functioning as the phase shifter 15 in FIG. 4 adjusts the phase as in the present embodiment.
[0154]
That is, the relationship between the resistance value of the resistor 514, the resistance value of the resistor 515, and the resistance value of the resistor 516 is 1: a: a2Are in a relationship. Further, the relationship between the capacitance value of the capacitor 511, the capacitance value of the capacitor 512, and the capacitance value of the capacitor 513 is: a2: A: 1 relationship. However, a is adjusted to a predetermined value smaller than 1. That is, a is designed in advance so as to have the same phase delay amount as the phase delay amount of the reception signal output from the output terminal P2 with respect to the phase of the reception signal input from the input terminal P1 in the high gain mode. Value. Such a value can be determined in the same manner as described above.
[0155]
Accordingly, by passing through this circuit portion, a signal having a phase delay amount substantially the same as the delay amount of the passing phase in the high gain mode is output from the output terminal P2.
[0156]
As described above, even when the passing phase of the received signal in the high gain mode is delayed and the input impedance of the portion corresponding to the amplifier 13 is larger than the output impedance of the portion, the high gain mode is changed to the low gain mode. It is possible to sufficiently reduce the discontinuous change in the phase of the signal output from the output terminal P2 when switching to or from the low gain mode to the high gain mode.
[0157]
Note that the variable gain amplifying apparatus 35 of the present embodiment may have a configuration in which at least one end of the switching elements 121, 122, and 123 becomes 0 potential, similarly to the variable gain amplifying apparatus 30 of the present embodiment. Thereby, the switching element is reliably turned on / off, and the insertion loss at the time of on is improved.
[0158]
Note that the variable gain amplifying apparatus 35 can also be configured by a balanced circuit as described in the present embodiment.
[0159]
As the switching elements 121, 122, and 123, for example, an FET switch formed of gallium and arsenic, a triple well MOSFET switch, a silicon on insulator switch, or the like can be used.
[0160]
FIG. 11 schematically shows a cross-sectional configuration of the high-frequency switching element 50 used in the switching elements 121, 122, and 123. That is, the high frequency switching element is a triple well structure MOSFET switch.
[0161]
As shown in FIG. 11, the high frequency switching element 50 is formed in an element formation region defined by trench portions 608 and 609 selectively provided in a semiconductor substrate 601 made of, for example, P-type silicon.
[0162]
An n-type well 602 and a p-type well 603 surrounded by the n-type well 602 are formed in the element formation region of the semiconductor substrate 601.
[0163]
A drain layer 606 and a source layer 607 are formed in the p-type well 603 at a distance from each other, and a gate insulating film made of silicon oxide is formed in the region between the drain layer 606 and the source layer 607 on the p-type well 603. A gate electrode 605 made of polysilicon is formed via 604.
[0164]
  High frequency switching elementWhen 50 is the switching element 121 of FIG. 6, the drain layer 606 has the input side capacitor of FIG.131The source layer 607 is connected to an output node P20 that outputs a reception signal to the capacitor 114 and the resistor 111 shown in FIG.
[0165]
The gate electrode 605 is connected to a voltage control terminal P3 that receives supply of a control voltage from the switching element power supply terminal 31 via a resistor 611, and the n-type well 602 is connected to the voltage control terminal P3 via a resistor 610. .
[0166]
The semiconductor substrate 601 is grounded and the p-type well 603 is grounded via a resistor 612.
[0167]
In the high-frequency switching element 50 configured as described above, a reverse bias voltage is applied between the n-type well 602 and the p-type well 603, so that the pn connection formed by the interface between the n-type well 602 and the p-type well 603 is performed. Therefore, the n-type well 602 and the p-type well 603 are insulated from each other in a direction perpendicular to the substrate surface. Furthermore, since a reverse bias voltage is also applied between the semiconductor substrate 601 and the n-type well 602, a depletion layer is formed by a pn junction formed by the interface between the semiconductor substrate 601 and the n-type well 602, and the semiconductor substrate 601 and the n-type well 602 are formed. The wells 602 are isolated from each other.
[0168]
Therefore, when the high-frequency switching element 50 is in the ON state, the received signal input to the input node P10 is drain layer 606, the source layer 607, and the channel region formed between the drain layer 606 and the source layer 607 from the semiconductor substrate. The loss of the received signal caused by leaking to 601 can be reduced. As a result, the insertion loss due to the high frequency switching element 50 in the low gain mode can be reduced.
[0169]
Further, by using the triple well structure in this way, even when the high frequency switching element 50 is in the OFF state, the reception signal input to the input node P10 is generated via the drain layer 606 and is received to the semiconductor substrate 601. Leakage can be reduced. As a result, in the high gain mode, it is possible to reduce deterioration of noise characteristics due to part of the high frequency signal input to the input terminal P1 shown in FIG.
[0170]
  Instead of resistors 610, 611, 612SoAn inductor element may be used for each.
[0171]
  (Fourth embodiment)
  next,Of the invention related to the present inventionA fourth embodiment will be described.
[0172]
FIG. 12 shows a circuit diagram of the variable gain amplifying apparatus 36 of the fourth embodiment.
[0173]
The variable gain amplifying apparatus 36 of the present embodiment is configured such that a portion corresponding to the phase shifter 15 in FIG.
[0174]
The same parts as those in the third embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
[0175]
The variable gain amplifying apparatus 36 of the fourth embodiment is such that the reception signal passing phase is delayed in the high gain mode, and the input impedance of the portion corresponding to the amplifier 13 is smaller than the output impedance of that portion. is there.
[0176]
Further, the portion corresponding to the phase shifter 15 of FIG. 4 is different from the variable gain amplifying apparatus 33 of the third embodiment.
[0177]
That is, the portion corresponding to the phase shifter 15 in FIG. 4 is composed of strip lines 711, 712, and 713. One of the strip lines 711 is connected to one of the switching elements 121, the other of the strip lines 711 is connected to one of the strip lines 712, and the other of the strip lines 712 is connected to one of the strip lines 713. . The other end of the strip line 713 is connected to the switching element 122.
[0178]
The strip lines 711, 712, and 713 are each made of an aluminum wire. Note that the strip lines 711, 712, and 713 may be formed of copper wiring or gold wiring.
[0179]
Next, the operation of the present embodiment will be described with a focus on differences from the third embodiment.
[0180]
The circuit portion functioning as the phase shifter 15 in FIG. 4 adjusts the phase as in the third embodiment.
[0181]
That is, the relationship between the impedance value of the strip line 711, the impedance value of the strip line 712, and the impedance value of the strip line 713 is 1: a: a2Are in a relationship. However, a is adjusted to a predetermined value larger than 1. That is, a is designed in advance so as to have the same phase delay amount as the phase delay amount of the reception signal output from the output terminal P2 with respect to the phase of the reception signal input from the input terminal P1 in the high gain mode. Value.
[0182]
In the circuit portion that functions as the phase shifter 15 in FIG. 4, the basic unit circuit that is a strip line is coupled in three stages. The circuit portion functioning as the phase shifter 15 in FIG. 4 also serves as an impedance converter.
[0183]
  The impedance of the strip line 711, which is the basic unit circuit in the first stage, is Z1, and the transistor in the high gain mode is used.ThisZ1 is selected so that Z1 and | Zi (high) | are close to each other, assuming that the input impedance | Zi (high) |
[0184]
Further, when the impedance of the strip line 713 which is the third-stage basic unit circuit is Z3 and the output impedance of the collector of the transistor 102 is | Zo (high) |, Z3 and | Zo (high) | are close to each other. Choose Z3 so that
[0185]
Thus, Z1 is selected so that the input impedances in the high gain mode and the low gain mode are close to each other, and the output impedances in the high gain mode and the low gain mode are close to each other. Select Z3 as follows.
[0186]
Further, assuming that the impedance of the strip line 712, which is the second-stage basic unit circuit, is Z2, when Z1, Z2, and Z3 are usually real numbers and satisfy the following formula 13, the loss is small in a relatively wide frequency range. Become.
[0187]
[Formula 13]
Z2 = (Z1 · Z3)1/2
Therefore, a may be selected so as to satisfy the following equation (14).
[0188]
[Expression 14]
Z2 = aZ1,
Z3 = a2Z1
Furthermore, the number of stages may be increased to widen the frequency range. For example, when the basic unit circuit in which the circuit portion functioning as the phase shifter 15 in FIG. 4 is a strip line is composed of four stages, Z1, Z2, Z3, and Z4 are the basic elements from the first stage to the fourth stage, respectively. When the impedance of the unit circuit is selected, if a is selected so as to satisfy the following equation 15, the loss is reduced in a wider frequency range than when the basic unit circuit has three stages.
[0189]
[Expression 15]
Z2 = aZ1,
Z3 = a2Z2
Z4 = aThreeZ3
In general, when the basic unit circuit portion is composed of n stages (n is an integer of 1 or more), a may be selected so as to satisfy the following equation (16).
[0190]
[Expression 16]
Zi + 1= AiZi
However, i is an arbitrary integer from 1 to n-1.
[0191]
Similarly, the circuit portion functioning as the phase shifter 15 in FIG. 4 is constituted by one strip line whose line width continuously changes, and the basic unit circuit has three stages of impedance on the input side of the strip line. Z1 in this case, and the impedance on the output side of the stripline may be set to Z3 in the case where the basic unit circuit has a three-stage configuration.
[0192]
The phase can be adjusted by changing the total length of the strip line.
[0193]
Further, when the strip lines 711, 712, 713 are configured as microstrip lines, the impedance of the strip lines 711, 712, 713 is obtained as in the strip lines 711, 712, 713 as follows. I can do it.
[0194]
  That is, FIG. 24 shows a microstrip line 82 which is such a basic unit circuit. The microstrip line 82 is formed on the dielectric 81, and no dielectric is formed on the opposite side of the microstrip line 82 from the dielectric 81. The width of the microstrip line 82 is w, the height of the dielectric 81 is h, and the dielectric constant of the dielectric 81 is ε.rAnd In this case, when w / h is 1 or less,microImpedance Z of stripline 820Can be approximated as the following Expression 17.
[0195]
[Expression 17]
  If w / h is 1 or more,microThe impedance Z0 of the strip line 82 can be approximated as the following equation (18).
[0196]
[Formula 18]
However, εre is expressed by the following equation 19.
[0197]
[Equation 19]
Therefore, by adjusting the width w of the microstrip line 82, each basic unit circuit that satisfies, for example, Equation 16 can be obtained.
[0198]
Accordingly, by passing through this circuit portion, a signal having a phase delay amount substantially the same as the delay amount of the passing phase in the high gain mode is output from the output terminal P2.
[0199]
As described above, even when the passing phase of the received signal in the high gain mode is delayed and the input impedance of the portion corresponding to the amplifier 13 is smaller than the output impedance of the portion, the high gain mode is changed to the low gain mode. It is possible to sufficiently reduce the discontinuous change in the phase of the signal output from the output terminal P2 when switching to or from the low gain mode to the high gain mode.
[0200]
In the variable gain amplifying apparatus 36 of FIG. 12, the impedance is changed by using strip lines 711, 712, and 713 having different line widths, but the impedance is changed by using dielectrics having different relative dielectric constants or different thicknesses. It may be changed.
[0201]
Instead of the strip lines 711, 712, and 713, a line having a taper whose characteristic impedance changes from Z1 to Z4 may be used.
[0202]
Note that the variable gain amplifying apparatus 36 of the present embodiment may have a configuration in which at least one end of the switching elements 121, 122, and 123 becomes 0 potential, similarly to the variable gain amplifying apparatus 30 of the third embodiment. Thereby, the switching element is reliably turned on / off, and the insertion loss at the time of on is improved.
[0203]
Note that the variable gain amplifying apparatus 36 can also be constituted by a balanced circuit as described in the third embodiment.
[0204]
Further, when the input impedance of the portion corresponding to the amplifier 13 is larger than the output impedance of the portion and the passing phase of the received signal is delayed, the circuit portion corresponding to the phase shifter 15 in FIG. 4 is changed as follows. Then, the same effect as this embodiment can be obtained.
[0205]
That is, the variable gain amplifying device 37 of FIG. 13 has a delayed passage phase of the received signal in the high gain mode, and the input impedance of the portion corresponding to the amplifier 13 is larger than the output impedance of that portion.
[0206]
A portion corresponding to the phase shifter 15 in FIG. 4 is composed of strip lines 811, 812, 813. One of the strip lines 811 is connected to one of the switching elements 121, the other of the strip lines 811 is connected to one of the strip lines 812, and the other of the strip lines 812 is connected to one of the strip lines 813. . The other end of the strip line 813 is connected to the switching element 122.
[0207]
Further, the phase of this circuit part is adjusted in the same manner as in the third embodiment.
[0208]
That is, the relationship between the impedance value of the strip line 811, the impedance value of the strip line 812, and the impedance value of the strip line 813 is 1: a: a2Are in a relationship. However, a is adjusted to a predetermined value smaller than 1. That is, a is designed in advance so as to have the same phase delay amount as the phase delay amount of the reception signal output from the output terminal P2 with respect to the phase of the reception signal input from the input terminal P1 in the high gain mode. Value. The value of a can be determined in the same manner as described above.
[0209]
Accordingly, by passing through this circuit portion, a signal having a phase delay amount substantially the same as the delay amount of the passing phase in the high gain mode is output from the output terminal P2.
[0210]
As described above, even when the passing phase of the received signal in the high gain mode is delayed and the input impedance of the portion corresponding to the amplifier 13 is larger than the output impedance of the portion, the high gain mode is changed to the low gain mode. It is possible to sufficiently reduce the discontinuous change in the phase of the signal output from the output terminal P2 when switching to or from the low gain mode to the high gain mode.
[0211]
Instead of the strip lines 811, 812, 813, a taper having a taper whose characteristic impedance changes from Z1 to Z4 may be used.
[0212]
Note that the variable gain amplifying apparatus 37 of the present embodiment may also be configured such that at least one end of the switching elements 121, 122, and 123 has a zero potential, similarly to the variable gain amplifying apparatus 30 of the third embodiment. Thereby, the switching element is reliably turned on / off, and the insertion loss at the time of on is improved.
[0213]
Note that the variable gain amplifying device 37 can also be constituted by a balanced circuit as described in the third embodiment.
[0214]
  (Fifth embodiment)
  next,Of the invention related to the present inventionA fifth embodiment will be described.
[0215]
FIG. 14 shows a circuit diagram of a variable gain amplifying apparatus 38 according to the fifth embodiment.
[0216]
The variable gain amplifying apparatus 38 of the present embodiment is configured such that a portion corresponding to the phase shifter 15 of FIG.
[0217]
The variable gain amplifying apparatus 38 corresponds to a balanced variable gain amplifying apparatus 32 according to the third embodiment in which a portion corresponding to the phase shifter 15 is replaced with two parallel lines.
[0218]
Thus, the variable gain amplifying apparatus 38 according to the present embodiment has a balanced circuit.
[0219]
The same parts as those in the third embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
[0220]
The variable gain amplifying device 38 is such that the reception signal passing phase in the high gain mode is delayed, and the input impedance of the portion corresponding to the amplifier 13 is smaller than the output impedance of that portion.
[0221]
A portion of the variable gain amplifying apparatus 38 corresponding to the phase shifter 15 in FIG. 4 is composed of two parallel lines 911a and 911b, two parallel lines 912a and 912b, and two parallel lines 913a and 913b. One of the parallel two lines 911a and 911b is connected to the switching elements 121a and 121b, and the other is connected to one of the parallel two lines 912a and 912b. The other of the parallel two lines 912a and 912b is connected to one of the parallel two lines 913a and 913b, respectively. The other of the parallel two lines 913a and 913b is connected to the switching elements 122a and 122b, respectively.
[0222]
Further, the parallel two lines 911a and 911b, the parallel two lines 912a and 912b, and the parallel two lines 913a and 913b are each formed of an aluminum wire. In addition, the parallel two lines 911a and 911b, the parallel two lines 912a and 912b, and the parallel two lines 913a and 913b can be configured by copper wiring or gold wiring.
[0223]
Next, the operation of the present embodiment will be described focusing on the differences from the third embodiment.
The circuit portion functioning as the phase shifter 15 in FIG. 4 adjusts the phase as in the third embodiment.
[0224]
  That is, the interval between the parallel two lines 911a and 911b,Row 2The relationship between the distance between the lines 912a and 912b and the distance between the parallel two lines 913a and 913b is 1: a: a2Are in a relationship. However, a is adjusted to a predetermined value smaller than 1. That is, a has the same phase delay amount as the phase delay amount of the reception signals output from the output terminals P2a and P2b with respect to the phase of the reception signals input from the input terminals P1a and P1b in the high gain mode. It is a value designed in advance.
[0225]
Since the input / output impedance of the two parallel lines is determined by the line width, a can be determined in the same manner as the strip line described in the fourth embodiment.
[0226]
  Therefore, by passing through this circuit portion, a signal having a phase delay amount substantially the same as the delay amount of the passing phase in the high gain mode is output to the output terminal P2a,P2b.
[0227]
As described above, even when the passing phase of the received signal in the high gain mode is delayed and the input impedance of the portion corresponding to the amplifier 13 is smaller than the output impedance of the portion, the high gain mode is changed to the low gain mode. It is possible to sufficiently reduce the phase of the signals output from the output terminals P2a and P2b from changing discontinuously when switching to or from the low gain mode to the high gain mode.
[0228]
Note that the input / output ratio of the line width is 1: a instead of the parallel two lines 911a, 911b, 912a, 912b, 913a, 913b.2Two lines whose line width is gradually changed may be used.
[0229]
Note that the variable gain amplifying apparatus 38 of the present embodiment may have a configuration in which at least one end of the switching elements 121, 122, and 123 has a zero potential, similarly to the variable gain amplifying apparatus 30 of the third embodiment. Thereby, the switching element is reliably turned on / off, and the insertion loss at the time of on is improved.
[0230]
Further, when the input impedance of the portion corresponding to the amplifier 13 is larger than the output impedance of the portion and the passing phase of the received signal is delayed, the circuit portion corresponding to the phase shifter 15 in FIG. 4 is changed as follows. Then, the same effect as this embodiment can be obtained.
[0231]
That is, the variable gain amplifying device 39 in FIG. 15 has a delayed passage phase of the received signal in the high gain mode, and the input impedance of the portion corresponding to the amplifier 13 in FIG. 4 is larger than the output impedance of that portion. is there.
[0232]
The portion corresponding to the phase shifter 15 in FIG. 4 in the variable gain amplifying apparatus 39 is configured by two parallel lines 1011a and 1011b, two parallel lines 1012a and 1012b, and two parallel lines 1013a and 1013b. One of the parallel two lines 1011a and 1011b is connected to the switching elements 121a and 121b, and the other is connected to one of the parallel two lines 1012a and 1012b. The other of the parallel two lines 1012a and 1012b is connected to one of the parallel two lines 1013a and 1013b, respectively. The other of the parallel two lines 1013a and 1013b is connected to the switching elements 122a and 122b, respectively.
[0233]
Further, the phase of this circuit part is adjusted in the same manner as in the third embodiment.
[0234]
  That is, each line of the parallel two lines 1011a and 1011bShinoInterval and flatRow 2The relationship between the distance between the lines 1012a and 1012b and the distance between the parallel two lines 1013a and 1013b is 1: a: a2Are in a relationship. However, a is adjusted to a predetermined value larger than 1. That is, a has the same phase delay amount as the phase delay amount of the reception signals output from the output terminals P2a and P2b with respect to the phase of the reception signals input from the input terminals P1a and P1b in the high gain mode. It is a value designed in advance. Since the input / output impedance of the two parallel lines is determined by the line width, a can be determined in the same manner as the strip line described in the fourth embodiment.
[0235]
Therefore, by passing through this circuit portion, a signal having a phase delay amount substantially the same as the delay amount of the passing phase in the high gain mode is output from the output terminals P2a and P2b.
[0236]
As described above, even when the passing phase of the received signal in the high gain mode is delayed and the input impedance of the portion corresponding to the amplifier 13 is larger than the output impedance of the portion, the high gain mode is changed to the low gain mode. It is possible to sufficiently reduce the phase of the signals output from the output terminals P2a and P2b from changing discontinuously when switching to or from the low gain mode to the high gain mode.
[0237]
Note that the input / output ratio of the line width is 1: a instead of the parallel two lines 1011a, 1011b, 1012a, 1012b, 1013a, and 1013b.2Two lines whose line width is gradually changed may be used.
[0238]
Note that the variable gain amplifying device 39 of the present embodiment may also be configured such that at least one end of the switching elements 121, 122, and 123 has a zero potential, similarly to the variable gain amplifying device 30 of the third embodiment. Thereby, the switching element is reliably turned on / off, and the insertion loss at the time of on is improved.
[0239]
  (Sixth embodiment)
  next,Of the present inventionA sixth embodiment will be described.
[0240]
FIG. 16 shows a circuit diagram of the variable gain amplifying apparatus 40 of the sixth embodiment.
[0241]
In the variable gain amplifying apparatus 40 of the present embodiment, a portion corresponding to the phase shifter 15 of FIG. 4 is configured with a capacitor and an inductor.
[0242]
The same parts as those in the third embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
[0243]
In the variable gain amplifying apparatus 40 of the present embodiment, the passing phase of the received signal advances in the high gain mode, and the input impedance of the portion corresponding to the amplifier 13 is smaller than the output impedance of that portion.
[0244]
Further, the portion corresponding to the phase shifter 15 of FIG. 4 is different from the variable gain amplifying apparatus 33 of the third embodiment.
[0245]
That is, the portion corresponding to the phase shifter 15 in FIG. 4 includes capacitors 1114, 1115, and 1116 and inductors 1111, 1112, and 1113. In the variable gain amplifying apparatus 40, the passing phase of the received signal advances in the high gain mode, and the input impedance of the portion corresponding to the amplifier 13 is smaller than the output impedance of that portion.
[0246]
  In the variable gain amplifying apparatus 40, the portion corresponding to the phase shifter 15 of FIG. 4 has one of the switching elements 121 connected to one of the capacitors 1114 and one of the capacitors 1114 connected to the grounded inductor 1111. Yes. The other end of the capacitor 1114 is connected to the grounded inductor 1112 and one end of the capacitor 1115 is connected. The other end of the capacitor 1115 is a grounded inductor.1113And one of the capacitors 1116 are connected. One end of the switching element 122 is connected to the other end of the capacitor 1116.
[0247]
The inductors 1111, 1112, and 1113 are made of aluminum wiring, the capacitors 1114, 1115, and 1116 are made of MOS capacitors, and the wiring connecting the capacitors and the inductor is made of gold wiring. Inductors 1111, 1112, and 1113 may be made of copper wiring, and capacitors 1114, 1115, and 1116 may be made of MIM capacitors.
[0248]
Next, the operation of the present embodiment will be described with a focus on differences from the third embodiment.
[0249]
In the variable gain amplifying apparatus 40, the circuit portion that functions as the phase shifter 15 in FIG. 4 adjusts the phase as in the third embodiment.
[0250]
That is, the relationship between the inductance value of the inductor 1111, the inductance value of the inductor 1112, and the inductance value of the inductor 1113 is 1: a: a2Are in a relationship. The capacitance value of the capacitor 1114 and the relationship between the capacitance value of the capacitor 1115 and the capacitance value of the capacitor 1116 are expressed as follows:2: A: 1 relationship. However, a is adjusted to a predetermined value larger than 1. That is, a is adjusted in advance so as to have the same phase advance amount as the phase advance amount of the reception signal output from the output terminal P2 with respect to the phase of the reception signal input from the input terminal P1 in the high gain mode. Value. The determination of the value of a is the same as the method of determining a described in the third embodiment, in which the resistor is replaced with an inductor. In addition, since an inductor is used instead of the resistor of the third embodiment, the passage loss is smaller than that of the third embodiment.
[0251]
Therefore, by passing through this circuit portion, a signal having a phase advance amount substantially the same as the advance amount of the passing phase in the high gain mode is output from the output terminal P2.
[0252]
As described above, even if the passing phase of the received signal in the high gain mode is advanced and the input impedance of the portion corresponding to the amplifier 13 is smaller than the output impedance of the portion, the high gain mode is changed to the low gain mode. It is possible to sufficiently reduce the discontinuous change in the phase of the signal output from the output terminal P2 when switching to or from the low gain mode to the high gain mode.
[0253]
Note that the variable gain amplifying apparatus 40 of the present embodiment may have a configuration in which at least one end of the switching elements 121, 122, and 123 has a zero potential, similarly to the variable gain amplifying apparatus 30 of the third embodiment. Thereby, the switching element is reliably turned on / off, and the insertion loss at the time of on is improved.
[0254]
Although the variable gain amplifying apparatus 40 of the present embodiment has been described as an unbalanced circuit, it can also be realized as a balanced circuit.
[0255]
  That is, FIG. 17 shows the variable gain amplifying device of this embodiment.401 shows a variable gain amplifying device 41 realized as a balanced circuit.
[0256]
In the variable gain amplifying apparatus 41 of FIG. 17, the portions corresponding to the phase shifter 15 of the variable gain amplifying apparatus 32 of the third embodiment are capacitors 1114a, 1114b, 1115a, 1115b, 1116a, 1116b and inductors 1111, 1112, 1113 is replaced. The rest is the same as in the third embodiment.
[0257]
As described above, even when the variable gain amplifying apparatus 41 having a balanced circuit is used, the same effect as that of the present embodiment can be obtained.
[0258]
In the variable gain amplifying device 41 of FIG. 17, when the received signal passes through the circuit portion corresponding to the amplifier 13 of FIG. 4 when used in the high gain mode, the received signal input to the input terminal P1 The case where the phase of the received signal output from the output terminal P2 is advanced from the phase and the input impedance to the base of the transistor 101 is smaller than the output impedance of the collector of the transistor 102 has been described, but corresponds to the amplifier 13 of FIG. When the characteristics of the circuit part to be performed are other than that, it is necessary to change the circuit part corresponding to the phase shifter 15 of FIG.
[0259]
First, FIG. 18 shows a circuit diagram of a variable gain amplifying apparatus 42 in which a circuit portion corresponding to such a phase shifter 15 is changed. In the variable gain amplifying apparatus 42, the passing phase of the received signal in the high gain mode advances, and the input impedance of the portion corresponding to the amplifier 13 is larger than the output impedance of that portion.
[0260]
In the variable gain amplifying apparatus 42, the portion corresponding to the phase shifter 15 of FIG. 4 is connected to one of the switching elements 121 with one of the capacitors 1314 and the other of the capacitors 1314 with the grounded inductor 1311. At the same time, it is connected to one of the capacitors 1315. The other end of the capacitor 1315 is connected to the grounded inductor 1312 and to one end of the capacitor 1316. The other end of the capacitor 1316 is connected to the grounded inductor 1313 and to one of the switching elements 122.
[0261]
In the variable gain amplifying apparatus 42, the circuit portion functioning as the phase shifter 15 in FIG. 4 adjusts the phase in the same manner as in the third embodiment.
[0262]
That is, the relationship between the inductance value of the inductor 1311, the inductance value of the inductor 1312, and the inductance value of the inductor 1313 is 1: a: a2Are in a relationship. Further, the relationship between the capacitance value of the capacitor 1314, the capacitance value of the capacitor 1315, and the capacitance value of the capacitor 1316 is a2: A: 1 relationship. However, a is adjusted to a predetermined value smaller than 1. That is, a is designed in advance so as to have the same phase advance amount as the phase advance amount of the reception signal output from the output terminal P2 with respect to the phase of the reception signal input from the input terminal P1 in the high gain mode. Value. The determination of the value of a is the same as the method of determining a described in the third embodiment, in which the resistor is replaced with an inductor. In addition, since an inductor is used instead of the resistor of the third embodiment, the passage loss is smaller than that of the third embodiment.
[0263]
Therefore, by passing through this circuit portion, a signal having a phase advance amount substantially the same as the advance amount of the passing phase in the high gain mode is output from the output terminal P2.
[0264]
As described above, even if the passing phase of the reception signal in the high gain mode is advanced and the input impedance of the portion corresponding to the amplifier 13 is larger than the output impedance of the portion, the high gain mode is changed to the low gain mode. It is possible to sufficiently reduce the discontinuous change in the phase of the signal output from the output terminal P2 when switching to or from the low gain mode to the high gain mode.
[0265]
Note that the variable gain amplifying apparatus 42 of the present embodiment may have a configuration in which at least one end of the switching elements 121, 122, and 123 becomes 0 potential, similarly to the variable gain amplifying apparatus 30 of the third embodiment. Thereby, the switching element is reliably turned on / off, and the insertion loss at the time of on is improved.
[0266]
Note that the variable gain amplifying apparatus 42 of the present embodiment can also be configured by a balanced circuit as described in the present embodiment.
[0267]
FIG. 19 shows a circuit diagram of another variable gain amplifying device 43 in which the circuit portion corresponding to the phase shifter 15 is changed. The variable gain amplifying device 43 of FIG. 19 has a delayed passage phase of the received signal in the high gain mode, and the input impedance of the portion corresponding to the amplifier 13 is smaller than the output impedance of that portion.
[0268]
That is, in the portion corresponding to the phase shifter 15 in FIG. 4, one of the inductors 1414 is connected to one of the switching elements 121, the grounded capacitor 1411 is connected to one of the inductors 1414, and the other of the inductors 1414 is connected. One end of an inductor 1415 is connected to the capacitor 1412 and a grounded capacitor 1412 is connected to the capacitor 1412. A grounded capacitor 1413 is connected to the other side of the inductor 1415, and the other side of the inductor 1415 is connected to one side of the inductor 1416. One end of the switching element 122 is connected to the other end of the inductor 1416.
[0269]
The circuit portion functioning as the phase shifter 15 in FIG. 4 adjusts the phase as in the present embodiment.
[0270]
  That is, the inductance of the inductor 1414ValueAnd the relationship between the inductance value of the inductor 1415 and the inductance value of the inductor 1416 is 1: a: a2Are in a relationship. The capacitance value of the capacitor 1411 and the relationship between the capacitance value of the capacitor 1412 and the capacitance value of the capacitor 1413 are expressed as follows: a2: A: 1 relationship. However, a is adjusted to a predetermined value larger than 1. That is, a is designed in advance so as to have the same phase delay amount as the phase delay amount of the reception signal output from the output terminal P2 with respect to the phase of the reception signal input from the input terminal P1 in the high gain mode. Value. The determination of the value of a is the same as the method of determining a described in the third embodiment, in which the resistor is replaced with an inductor. In addition, since an inductor is used instead of the resistor of the third embodiment, the passage loss is smaller than that of the third embodiment.
[0271]
Accordingly, by passing through this circuit portion, a signal having a phase delay amount substantially the same as the delay amount of the passing phase in the high gain mode is output from the output terminal P2.
[0272]
As described above, even when the passing phase of the received signal in the high gain mode is delayed and the input impedance of the portion corresponding to the amplifier 13 is smaller than the output impedance of the portion, the high gain mode is changed to the low gain mode. It is possible to sufficiently reduce the discontinuous change in the phase of the signal output from the output terminal P2 when switching to or from the low gain mode to the high gain mode.
[0273]
Note that the variable gain amplifying apparatus 43 of the present embodiment may also be configured such that at least one end of the switching elements 121, 122, 123 has a zero potential, similarly to the variable gain amplifying apparatus 30 of the third embodiment. Thereby, the switching element is reliably turned on / off, and the insertion loss at the time of on is improved.
[0274]
Note that the variable gain amplifying apparatus 43 of the present embodiment can also be configured by a balanced circuit as described in the present embodiment.
[0275]
FIG. 20 shows a circuit diagram of another variable gain amplifying apparatus 44 in which the circuit portion corresponding to the phase shifter 15 is changed. The variable gain amplifying device 44 of FIG. 20 has a delayed passage phase of the received signal in the high gain mode, and the input impedance of the portion corresponding to the amplifier 13 is larger than the output impedance of that portion.
[0276]
In the portion corresponding to the phase shifter 15 in FIG. 4, one of the inductors 1514 is connected to one of the switching elements 121, and the grounded capacitor 1511 is connected to the other of the inductor 1514 and the other of the inductor 1514 is connected to the other. Is connected to one of the inductors 1515. A grounded capacitor 1512 is connected to the other side of the inductor 1515, and the other side of the inductor 1515 is connected to one side of the inductor 1516. A grounded capacitor 1513 is connected to the other end of the inductor 1516, and one of the switching elements 122 is connected to the other end of the inductor 1516.
[0277]
The circuit portion functioning as the phase shifter 15 in FIG. 4 adjusts the phase as in the present embodiment.
[0278]
That is, the relationship between the inductor value of inductor 1514, the inductor value of inductor 1515, and the inductor value of inductor 1516 is 1: a: a2Are in a relationship. The capacitance value of the capacitor 1511 and the relationship between the capacitance value of the capacitor 1512 and the capacitance value of the capacitor 1513 are expressed as follows: a2: A: 1 relationship. However, a is adjusted to a predetermined value smaller than 1. That is, a is designed in advance so as to have the same phase delay amount as the phase delay amount of the reception signal output from the output terminal P2 with respect to the phase of the reception signal input from the input terminal P1 in the high gain mode. Value. The determination of the value of a is the same as the method of determining a described in the third embodiment, in which the resistor is replaced with an inductor. In addition, since an inductor is used instead of the resistor of the third embodiment, the passage loss is smaller than that of the third embodiment.
[0279]
Accordingly, by passing through this circuit portion, a signal having a phase delay amount substantially the same as the delay amount of the passing phase in the high gain mode is output from the output terminal P2.
[0280]
As described above, even when the passing phase of the received signal in the high gain mode is delayed and the input impedance of the portion corresponding to the amplifier 13 is larger than the output impedance of the portion, the high gain mode is changed to the low gain mode. It is possible to sufficiently reduce the discontinuous change in the phase of the signal output from the output terminal P2 when switching to or from the low gain mode to the high gain mode.
[0281]
Note that the variable gain amplifying apparatus 44 of the present embodiment may also be configured such that at least one end of the switching elements 121, 122, 123 has a zero potential, similarly to the variable gain amplifying apparatus 30 of the third embodiment. Thereby, the switching element is reliably turned on / off, and the insertion loss at the time of on is improved.
[0282]
Note that the variable gain amplifying device 44 can also be configured by a balanced circuit as described in the present embodiment.
[0283]
  (Seventh embodiment)
  next,Of the invention related to the present inventionA seventh embodiment will be described.
[0284]
FIG. 27 shows the wireless communication apparatus of this embodiment. In the figure, a cellular phone terminal includes an antenna 1, an antenna duplexer 2, a transmission circuit unit 3, a variable gain amplification device 4, a mixer 7, a filter 8, a demodulator 2711, a baseband signal processing circuit 2712, and a signal level detection circuit 2713. And a control circuit 2714. The variable gain amplifying device 4, the mixer 7, the filter 8, the demodulator 2711, and the baseband signal processing circuit 2712 constitute a receiving circuit unit.
[0285]
Since the antenna 1 to the filter 8 are the same as those in the prior art, description thereof is omitted. The demodulator 2711 is a circuit that demodulates the baseband signal from the signal output from the filter 8. The baseband signal processing circuit 2712 is a circuit that processes the demodulated signal as digital data. The signal level detection circuit 2713 is a circuit that detects the input or output signal level of the mixer 7. The control circuit 2714 is a circuit for switching the variable gain amplifying device 4 to the high gain mode or the low gain mode according to the level of the signal level detection circuit 2713.
[0286]
  In addition, the variable gain amplifying apparatus 4 is the present invention.And inventions related to the present invention,This is a variable gain amplifying apparatus according to the first to sixth embodiments.
[0287]
Next, the operation of the wireless communication apparatus according to this embodiment will be described.
[0288]
A received signal received by the antenna 1 is amplified by the variable gain amplifying device 4 via the antenna duplexer 2. The mixer 7 converts the reception signal amplified by the variable gain amplifier 4 into an intermediate frequency signal, and the filter 8 reduces unnecessary frequency components of the converted intermediate frequency signal. The demodulator 2711 converts the intermediate frequency signal into an IQ baseband signal, and the baseband signal processing circuit 2712 restores the baseband signal to digital audio data in the baseband part.
[0289]
  The signal level detection circuit 2713 detects the signal level of the input or output of the mixer 7. When the control circuit 2714 receives the level detection signal from the signal level detection circuit 2713 and determines that the received signal level is high, the control circuit 2714 stops supplying the power supply voltage for operating the amplifier of the variable gain amplifying device 4. Variable gain amplifierFourThe switching element is controlled to be turned on. Therefore, a large received signal input from the antenna duplexer 2 is output to the mixer 7 through the switching element of the variable gain amplifier 4 without being amplified by the amplifier of the variable gain amplifier 4. That is, the variable gain amplifying device 4 operates with a low gain.
[0290]
On the other hand, when it is determined that the received signal level is low, the power supply voltage for operating the amplifier of the variable gain amplifying device 4 is supplied, and the switching element of the variable gain amplifying device 4 is controlled to be turned off. . Accordingly, the weak received signal input from the antenna duplexer 2 is amplified by the amplifier of the variable gain amplifying device 4 without passing through the switching element of the variable gain amplifying device 4 and is output to the mixer 7. That is, the variable gain amplifying apparatus 4 operates with a high gain.
[0291]
  In this case, the variable gain amplifying apparatus 4 is used as the present invention.And inventions related to the present inventionFrom the first of6thWhen the variable gain amplifying device 4 is switched from the low gain mode to the high gain mode, or when the variable gain amplifying device 4 is switched from the high gain mode to the low gain mode, the variable gain amplifying device is used. 4 can realize a radio communication apparatus that can normally demodulate a phase-modulated signal without the phase of the signal output from 4 changing discontinuously.
[0292]
In addition, there is an advantage that the response to a change in the signal level is quicker than in the case where the signal level detection circuit is connected downstream from the IF filter.
[0293]
In FIG. 27, level detection is performed at the input or output of the mixer 7, but level detection may be performed by the demodulator 2711 as shown in FIG. When both the desired wave and the disturbing wave are received at the input or output of the mixer 7, it is impossible to distinguish between the two. Therefore, in the radio communication apparatus of FIG. 27, although the level of the desired wave is low in some cases, the mode is switched to the low gain mode in response to the high level interference wave, and the desired wave is buried in noise and can be received correctly. There is a possibility of disappearing. On the other hand, in the configuration of FIG. 28, the level is detected by the demodulator 2711, which is the subsequent stage of the IF filter, so that the gain is switched according to the level of only the desired wave, and the above problem is solved.
[0294]
  In addition, as shown in FIG.signalThe processing circuit 2712 may detect the level digitally. With this configuration, the same effects as in FIG. 28 can be obtained and digital processing can be performed, so that level detection can be performed more easily.
[0295]
As shown in FIG. 30, level detection may be performed by both the input or output of the mixer 7 and the demodulator 2711. In the systems shown in FIGS. 28 to 29, when the desired wave level is low and the interference wave level is high, the mode is not switched to the low gain mode, so that the desired wave can be normally received normally. However, when an even larger interference wave enters, the amplifier of the variable gain amplifying apparatus 4 is saturated, resulting in a decrease in gain and a deterioration in noise figure, so that the desired wave may not be received correctly. On the other hand, in the configuration of FIG. 30, the mixer 7 detects the total level of the desired wave and the disturbing wave, and the demodulator 2711 detects the level of the desired wave. As a result, the desired wave level and the interference wave level are known. Here, when the desired wave level is below a certain level and the interference wave level is above a certain level, the above-mentioned problem is solved by increasing the current consumption of the amplifier.
[0296]
In FIG. 30, the reception signal level is detected before and after the IF filter, but the same effect can be obtained by detecting the reception signal level before and after the baseband filter.
[0297]
【The invention's effect】
  As is apparent from the above description, the present invention provides a variable gain that can sufficiently reduce the discontinuous change in the phase output from the variable gain amplifier even when the gain of the variable gain amplifier is switched. AmplificationPlaceCan be provided.
[Brief description of the drawings]
FIG. 1 shows the present invention.Inventions related toThe figure which shows the structure of the variable gain amplifier in 1st Embodiment of this
FIG. 2 shows the present invention.Inventions related toThe figure which shows the other structure of the variable gain amplifier in 1st Embodiment of this
FIG. 3 shows the present invention.Inventions related toThe figure which shows the other structure of the variable gain amplifier in 1st Embodiment of this
FIG. 4 shows the present invention.Inventions related toThe figure which shows the structure of the variable gain amplifier in 2nd Embodiment of this
FIG. 5 shows the present invention.Inventions related toThe figure which shows the other structure of the variable gain amplifier in 2nd Embodiment of this
FIG. 6 is a circuit diagram of a variable gain amplifying device according to a third embodiment of the present invention.
FIG. 7 is a circuit diagram of a variable gain amplifying apparatus having a balanced circuit according to a third embodiment of the present invention.
FIG. 8 is a circuit diagram of a variable gain amplifying apparatus having another configuration according to the third embodiment of the present invention.
FIG. 9 is a circuit diagram of a variable gain amplifying apparatus having another configuration according to the third embodiment of the present invention.
FIG. 10 is a circuit diagram of a variable gain amplifying apparatus having another configuration according to the third embodiment of the present invention.
FIG. 11 is a schematic diagram showing a cross-sectional configuration of a high-frequency switching element used in a variable gain amplifying device in a third embodiment of the present invention
FIG. 12 shows the present invention.Inventions related toThe circuit diagram of the variable gain amplifying apparatus using the stripline in 4th Embodiment of this invention
FIG. 13 shows the present invention.Inventions related toThe circuit diagram of the variable gain amplifier of another structure using the stripline in 4th Embodiment of this
FIG. 14 shows the present invention.Inventions related toThe circuit diagram of the variable gain amplifier using the parallel 2 line in 5th Embodiment of this invention
FIG. 15 shows the present invention.Inventions related toThe circuit diagram of the variable gain amplification apparatus of the other structure using the parallel 2 line in 5th Embodiment of this
FIG. 16 is a circuit diagram of a variable gain amplification device according to a sixth embodiment of the present invention.
FIG. 17 is a circuit diagram of a variable gain amplifying apparatus configured with a balanced circuit according to a sixth embodiment of the present invention;
FIG. 18 is a circuit diagram of a variable gain amplifying apparatus having another configuration according to the sixth embodiment of the present invention.
FIG. 19 is a circuit diagram of a variable gain amplifying apparatus having another configuration according to the sixth embodiment of the present invention.
FIG. 20 is a circuit diagram of a variable gain amplifying apparatus having another configuration according to the sixth embodiment of the present invention.
FIG. 21 is a diagram showing a configuration of a mobile phone terminal using a variable gain amplifier.
22A is a diagram plotting a set of values of a baseband I signal and a baseband Q signal demodulated when synchronization is performed by the quadrature demodulator, and FIG. 22B is synchronized by the quadrature demodulator. Of signal waveforms of baseband I signal and baseband Q signal demodulated when
23A is a diagram plotting a set of values of a baseband I signal and a baseband Q signal demodulated when synchronization is not achieved by the quadrature demodulator, and FIG. 23B is synchronized by the quadrature demodulator. The figure which shows the signal waveform of the baseband I signal demodulated when there is not, and a baseband Q signal
FIG. 24 is a configuration diagram of a microstrip line.
FIG. 25 (a) the present invention.Inventions related toThe figure which shows the structure of the variable gain amplifier of the other structure in 1st Embodiment of this, (b) this inventionInventions related toThe figure which shows the structure of the variable gain amplification apparatus of the other structure in 1st Embodiment of this
FIG. 26 shows the present invention.Inventions related toThe circuit diagram of the variable gain amplifier of the other structure of 4th Embodiment of this invention
FIG. 27 shows the present invention.Inventions related toThe block diagram which shows the structure of the radio | wireless communication apparatus of 7th Embodiment of
FIG. 28 shows the present invention.Inventions related toThe block diagram which shows the structure of the radio | wireless communication apparatus of 7th Embodiment of
FIG. 29 shows the present invention.Inventions related toThe block diagram which shows the structure of the radio | wireless communication apparatus of 7th Embodiment of
FIG. 30 shows the present invention.Inventions related toThe block diagram which shows the structure of the radio | wireless communication apparatus of 7th Embodiment of
[Explanation of symbols]
  13 Amplifier
  14 Switching elements
  15 Phase shifter
  16 input terminals
  17 Output terminal
  18 Variable gain amplifier
  19 Variable Gain Amplifier
  20 Switching element
  21 Variable gain amplifier
  22 Feedback circuit
  23 Switching element
  24 Variable Gain Amplifier
  25 Variable gain amplifier
  30 Variable Gain Amplifier
  31 Switching element power supply terminal
  32 Variable Gain Amplifier
  33 Variable Gain Amplifier
  34 Variable Gain Amplifier
  35 Variable Gain Amplifier
  36 Variable Gain Amplifier
  37 Variable Gain Amplifier
  101, 101a, 101b transistors
  102, 102a, 102b transistor
  103, 103a, 103b Inductor
  104, 104a, 104b Resistance
  105, 105a, 105b Negative feedback side capacitor
  106 Capacitor for bypass
  107 Bias power supply circuit
  108 Bias power supply circuit
  111, 112, 113 resistance
  114, 114a, 114b, 115, 115a, 115b, 116, 116a, 116b capacitors
  121, 121a, 121b, 122, 122a, 122b, 123, 123a, 123b switching element
  124, 124a, 124b inverter
  131, 131a, 131b Input side capacitor
  132, 132a, 132b Choke coil
  133, 133a, 133b Output side capacitor
  311, 312, 313 resistance
  314, 315, 316 capacitors
  411, 412, 413 capacitors
  414, 415, 416 resistance
  511, 512, 513 capacitors
  514, 515, 516 resistance
  601 Semiconductor substrate
  602 n-type well
  603 p-type well
  604 Gate insulating film
  605 Gate electrode
  606 Drain layer
  607 Source layer
  608 Trench part
  609 trench
  610, 611, 612 resistance
  P3 Voltage control terminal
  P10 input node
  P20 output node
  711, 712, 713 Strip line
  811, 812, 813 Strip line
  911a, 911b Line
  912a, 911b Line
  913a, 913b line
  1011a, 1011b line
  1012a, 1012b line
  1013a, 1013b line

Claims (2)

増幅器と、
前記増幅器と並列に接続された第1のスイッチング素子と、
前記第1のスイッチング素子に直列に接続された移相器とを備え、
前記移相器は、キャパシタと一端が該キャパシタに接続され他端が接地された抵抗とで構成されたn個(nは2以上の自然数)の基本単位回路からなる多段回路で、
前記多段回路を構成する1段目からn段目までの基本単位回路は、1段目の基本単位回路が前記第1のスイッチング素子と接続され、(i−1)段目(iは2からnの自然数)の基本単位回路のキャパシタとi段目の基本単位回路のキャパシタが直列に接続されており、
前記移相器のi段目の基本単位回路の抵抗の抵抗値を(i−1)段目の基本単位回路の抵抗の抵抗値のa倍(aは1より大きい所定の実数)に設定し、かつ、i段目の基本単位回路のキャパシタのキャパシタンス値を(i−1)段目の基本単位回路のキャパシタのキャパシタンス値の1/a倍に設定することで、前記移相器の入力インピーダンス | | (Zは所定の複素数)に対して前記移相器の出力インピーダンスをa | | に設定し、さらに、
前記増幅器の入力インピーダンスは前記移相器の入力インピーダンス | | と等しく設定され、前記増幅器の出力インピーダンスはa | | に設定されており、
前記第1のスイッチング素子は、入力信号または出力信号のレベルが所定のレベルより大きい場合にオン状態になり、前記入力信号または前記出力信号のレベルが前記所定のレベルに等しいかまたは前記所定のレベルより小さい場合にオフ状態になり、
前記増幅器は前記第1のスイッチング素子がオン状態の場合には動作せず、前記第1のスイッチング素子がオフ状態の場合に動作し、
前記入力信号が前記増幅器を通過した場合の位相の進み量と、前記入力信号が前記第1のスイッチング素子及び前記移相器を通過した場合の位相の進み量が等しい可変利得増幅装置。
An amplifier;
A first switching element connected in parallel with the amplifier;
A phase shifter connected in series to the first switching element,
The phase shifter is a multistage circuit composed of n basic unit circuits (n is a natural number of 2 or more) composed of a capacitor and a resistor having one end connected to the capacitor and the other end grounded .
The basic unit circuit from the first stage to the n-th stage constituting the multi-stage circuit is such that the first stage basic unit circuit is connected to the first switching element, and the (i-1) stage (i is from 2 to n (natural number) of the basic unit circuit and the capacitor of the i-th basic unit circuit are connected in series ,
The resistance value of the resistor of the i-th basic unit circuit of the phase shifter is set to a times the resistance value of the resistor of the (i-1) -th basic unit circuit (a is a predetermined real number greater than 1). And the capacitance value of the capacitor of the i-th basic unit circuit is set to 1 / a times the capacitance value of the capacitor of the (i-1) -th basic unit circuit, whereby the input impedance of the phase shifter is set. | Z | (Z predetermined complex) the output impedance of the phase shifter a n · respect | Z | is set to, further,
Input impedance of the amplifier is the input impedance of the phase shifter | is set equal to the output impedance of the amplifier is a n · | | Z is set to, | Z
The first switching element is turned on when the level of the input signal or the output signal is higher than a predetermined level, and the level of the input signal or the output signal is equal to the predetermined level or the predetermined level If it is smaller, it is turned off.
The amplifier does not operate when the first switching element is in an on state, and operates when the first switching element is in an off state;
And advancing amount of phase when the input signal is passed through said amplifier, phase lead amount is equal variable gain amplifying apparatus in the case where the input signal has passed through said first switching element and the phase shifter.
前記第1のスイッチング素子は、第2のスイッチング素子と第3のスイッチング素子とから構成されており、
前記第2のスイッチング素子の一方は、前記増幅器の入力に接続されており、
前記第2のスイッチング素子の他方は、前記移相器の一方に接続されており、
前記移相器の他方は、前記第3のスイッチング素子の一方に接続されており、
前記第3のスイッチング素子の他方は、前記増幅器の出力に接続されている請求項1記載の可変利得増幅装置。
The first switching element is composed of a second switching element and a third switching element,
One of the second switching elements is connected to an input of the amplifier;
The other of the second switching elements is connected to one of the phase shifters,
The other of the phase shifters is connected to one of the third switching elements,
The variable gain amplifying apparatus according to claim 1, wherein the other of the third switching elements is connected to an output of the amplifier.
JP2002290264A 2001-10-05 2002-10-02 Variable gain amplifier Expired - Fee Related JP4216033B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002290264A JP4216033B2 (en) 2001-10-05 2002-10-02 Variable gain amplifier

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-310568 2001-10-05
JP2001310568 2001-10-05
JP2002290264A JP4216033B2 (en) 2001-10-05 2002-10-02 Variable gain amplifier

Publications (2)

Publication Number Publication Date
JP2003179449A JP2003179449A (en) 2003-06-27
JP4216033B2 true JP4216033B2 (en) 2009-01-28

Family

ID=26623794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002290264A Expired - Fee Related JP4216033B2 (en) 2001-10-05 2002-10-02 Variable gain amplifier

Country Status (1)

Country Link
JP (1) JP4216033B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057745A (en) * 2003-07-22 2005-03-03 Matsushita Electric Ind Co Ltd High frequency variable gain amplifier, control device, high frequency variable gain frequency converter, and communication device
JP2009225342A (en) * 2008-03-18 2009-10-01 New Japan Radio Co Ltd Variable-gain low noise amplifier
JP5014226B2 (en) * 2008-03-28 2012-08-29 日本電信電話株式会社 Variable gain amplifier
WO2019082383A1 (en) * 2017-10-27 2019-05-02 三菱電機株式会社 Wireless communication device

Also Published As

Publication number Publication date
JP2003179449A (en) 2003-06-27

Similar Documents

Publication Publication Date Title
US7642848B2 (en) Variable gain amplifying apparatus and wireless communication apparatus
US7053706B2 (en) High linearity doherty communication amplifier with bias control
US6804500B2 (en) High frequency circuit using high output amplifier cell block and low output amplifier cell block
US8805314B2 (en) Filter circuit and receiving device
US7822393B2 (en) Transmission apparatus and communication apparatus
US6606489B2 (en) Differential to single-ended converter with large output swing
US20080100526A1 (en) Impedance matched passive radio frequency transmit/receive switch
WO2002101944A2 (en) Power amplifier control
WO2012143748A1 (en) Amplifiers and related integrated circuits
TW200929853A (en) Amplifier and the method thereof
JP4860476B2 (en) High linearity Doherty communication amplifier with bias control
JP2010021719A (en) Doherty amplifier
US6853243B2 (en) Wireless communication frequency signal amplification apparatus and transmitting and receiving apparatus
JP4216033B2 (en) Variable gain amplifier
WO2021161721A1 (en) Power amplification circuit, high frequency circuit, and communication device
US7868691B2 (en) Commutating amplifier with wide dynamic range
JP2006303850A (en) High frequency power amplifier circuit and wireless communication terminal
JP2008167300A (en) Doherty amplifier
KR20010108018A (en) Mobile communication unit
JP2006014241A (en) Amplifier
US7593700B2 (en) Controllable radio frequency stage with variable gain/attenuation, in particular incorporated into the transmission chain of a cellular mobile telephone, and corresponding control method
JPH114129A (en) Power amplification module
JP3676495B2 (en) FM receiver
KR20030080528A (en) Envolope tracking power amplifier having impedance matching circuits, and terminal for mobile communication or satellite commucation using the same
JPWO2000039921A1 (en) Mobile communication devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081014

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees