JP4222979B2

JP4222979B2 - 半導体装置

Info

Publication number: JP4222979B2
Application number: JP2004220073A
Authority: JP
Inventors: 政幸廣井
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2004-07-28
Filing date: 2004-07-28
Publication date: 2009-02-12
Anticipated expiration: 2024-07-28
Also published as: CN100463173C; JP2006041244A; CN1728382A; US7294932B2; US20060022224A1

Description

本発明は、多層配線構造を有する半導体装置に関する。

近年、半導体素子の高速動作性に対する要求に伴い、層間絶縁膜を従来のシリコン酸化膜（比誘電率Ｋ＝４．３程度）から低誘電率化した材料に変更し、配線間容量を低減する検討が精力的に行われている。低誘電率絶縁材料としては、比誘電率が３程度のＨＳＱ、ＭＳＱ、芳香族含有有機樹脂材料などがあり、最近では、さらに低誘電率化させるため膜中に微細な空孔（ポア）を導入したポーラス材料の開発も検討されている。このような低誘電率材料を層間絶縁膜に用いることで、配線間のクロストークを低減でき、素子の高速動作を実現することが可能となる。

しかし、低誘電率膜は、一般に、膜強度が低く、また密着性も悪いという課題を有する。また、低誘電率膜は膜強度が弱いため、ＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）時に、配線密度が低い領域において低誘電率膜が削れてしまうというという課題もあった。

特許文献１には、半導体基板のダイシングライン上または実チップ上において、マーク部の周囲に連続して一体に敷き詰められたダミー配線パターンを備えた半導体装置が開示されている。これにより、半導体装置のＣＭＰ工程において、パターン隅削れ（ディッシング）の防止を図ることができる。
特開２０００−３４０５２９号公報

上述したように低誘電率膜は膜強度が弱いが、配線が形成される層間絶縁膜においては、層間絶縁膜中に金属材料が占める割合が高く、層間絶縁膜が金属材料により補強されるため、低誘電率膜を用いることができる。しかし、従来、ビアが形成される層間絶縁膜の材料として低誘電率膜を用いることは困難であった。そのため、低誘電率膜中に配線を形成しても、ビアが形成される層間絶縁膜の誘電率を低くすることができず、半導体装置全体として、層間絶縁膜の誘電率を低くすることができないという課題があった。

また、低誘電率膜は密着性も悪いため、層間絶縁膜の材料として低誘電率膜を用いようとした場合、多層配線構造に熱ストレスが印加されると、上下の層の剥がれが生じるという課題があった。このような課題は、低誘電率膜を用いた場合に限らず、層間絶縁膜間で生じる課題でもある。

本発明は上記事情に鑑みなされたものであって、本発明の目的は、多層配線構造において、層間の密着性を良好にする技術を提供することにある。

本発明によれば、
半導体基板上に、配線が形成された第一の層間絶縁膜と、ビアが形成された第二の層間絶縁膜とを含む多層配線構造が形成された半導体装置であって、
前記配線および前記ビアが形成された回路領域と、前記回路領域を隔離するために前記回路領域を囲うように設けられるシールリングが形成されたシールリング領域と、前記シールリング領域の外周に形成された外周領域と、
前記外周領域において、前記第一の層間絶縁膜中に形成されたダミー配線と、
前記外周領域において、前記第二の層間絶縁膜中に形成され、金属材料により構成された複数のダミービアと、
を含み、
前記複数のダミービアが、一の前記ダミー配線と接続して設けられたことを特徴とする半導体装置が提供される。

ここで、ダミービアは、露光時の位置あわせマークが設けられた位置とは異なる位置に設けられる。外周領域には、位置あわせマーク等が設けられているため、シールリングのように、外周領域全面にわたってダミービアを設けることができない。そのため、外周領域に形成するダミービアは、アイランド状とすることが好ましい。これにより、位置あわせマーク等が設けられた位置以外の位置に任意にダミービアを配置することができる。また、ダミービアは、面内方向の断面積が小さくなるように形成することが好ましい。これにより、ダミービアを高密度に配置することができる。ここで、ダミービアの面内方向の断面積は、１μｍ^２以下とすることが好ましい。

第二の層間絶縁膜中に、金属材料により構成されたダミービアを設けることにより、第二の層間絶縁膜を補強することができる。また、ダミービアが層間のくさびとして機能するため、層間の密着性を良好にすることもできる。

一般に、第一の層間絶縁膜においては、上下層と無関係にダミー配線を配置することが容易であるが、第二の層間絶縁膜においては、上下層の配線が異電位となる部分にはダミービア配置できないという制約がある。そのため、回路領域内の第二の層間絶縁膜中にダミービアを形成しようとすると、配線設計が困難となり、また回路領域の面積が増大してしまう。

外周領域には、一般にダイシング時の余白として回路動作に寄与しない要素が設置されており、この部分に密着性や強度を向上させるためのダミービアを配置することによって、回路設計に負担をかけることなく、効果的に剥がれを防止することができる。

本発明の半導体装置において、第一の層間絶縁膜および第二の層間絶縁膜としては、比誘電率が３．５以下のものを用いることができる。

上述したように、低誘電率膜は、一般に膜強度が低く、また密着性も悪いという課題を有する。本発明において、第二の層間絶縁膜中にダミービアを設けることにより、第二の層間絶縁膜が補強されるとともに、密着性が改善されるので、第二の層間絶縁膜として低誘電率膜を用いても、半導体装置の強度を充分に保つことができる。

本発明の半導体装置は、外周領域において、第一の層間絶縁膜中に形成されたダミー配線をさらに含むことができ、ダミービアは、ダミー配線と接続して設けることができる。

このような構成とすることにより、ダミービアとダミー配線との接続点で、密着強度を向上させることができるので、層間の密着性をより良好にすることができる。また、ダミービアと接続されるダミー配線もアイランド状に形成することができる。アイランド状に形成したダミービアおよびダミー配線は、面内方向の断面積が小さくなるように形成することが好ましい。ここで、ダミー配線およびダミービアの面内方向の断面積は、１μｍ^２以下とすることが好ましい。なお、ダミービアは、ダミー配線と接続されていない構成とすることもできる。上述したように、この場合でも、ダミービアがくさびとして機能するため、層間の密着性を良好にすることができる。

本発明の半導体装置は、外周領域において、ダミービアが形成された第二の層間絶縁膜の上下に配置された第一の層間絶縁膜にそれぞれ形成されたダミー配線をさらに含むことができ、ダミービアは、上方および下方において、ダミー配線とそれぞれ接続して設けることができる。

このような構成とすることにより、層間の密着性をさらに良好にすることができる。

本発明の半導体装置において、ダミービアは、外周領域の角部に設けることができる。

半導体ウェハ上に形成された複数の素子を個別化してＬＳＩチップを形成した後に、ＬＳＩチップに熱ストレスが印加されると、基板を含めてチップ全体が反ってしまう。このとき、ＬＳＩチップの角部の４隅において、反りによる歪みが加わる。そのため、ＬＳＩチップの層間の密着性や強度が不十分な場合、ＬＳＩチップの４隅で層間の剥がれが生じやすい。外周領域の角部にダミービアを形成することにより、ＬＳＩチップに個別化した後の層間の剥がれを効果的に防ぐことができる。

このような観点から、位置あわせマークは、外周領域の角部（４隅）以外の領域に設けられることが好ましい。これにより、外周領域の角部にダミービアを形成することができる。

本発明の半導体装置において、第二の層間絶縁膜中において、外周領域の角部における金属材料の存在割合が、他の領域における金属材料の存在割合よりも高くなるようにすることができる。

外周領域の角部に、ダミービアを比較的高密度で配置することにより、多層配線構造に熱ストレスが負荷された際の層間の剥がれを効果的に防止することができる。

本発明の半導体装置において、第二の層間絶縁膜中において、外周領域の角部における金属材料の存在割合が、外周領域の他の領域における金属材料の存在割合よりも高くなるようにすることができる。

本発明の半導体装置において、シールリングが多重構造となっている場合、シールリング間の領域にダミービアを設けることもできる。

以上で説明したダミービアおよびダミー配線は、回路領域における配線およびビアを形成するのと同時に形成することができる。これにより、新たなプロセスを追加することなく、外周領域にダミービアを形成することができ、第二の層間絶縁膜を補強することができるとともに、層間の密着性を良好にすることができる。

本発明によれば、多層配線構造において、層間の密着性を良好にすることができる。

図１は、本実施の形態における半導体装置を示す上面図である。ここでは、ビアが形成された層間絶縁膜の上面図を示す。
ここでは、半導体ウェハ上に形成された複数の回路素子のうちの一の素子形成領域を示す。ダイシングライン１１６で区切られた素子形成領域は、回路領域１１０と、その周囲に形成されたシールリング領域１１２と、さらにその周囲に形成された外周領域１１４とを有する。回路領域１１０には内部回路が形成される。回路領域１１０にもビアが形成されているが、ここでは記載を省略している。各素子形成領域は、ダイシングライン１１６に沿ってダイシングされる。これにより、半導体チップが形成される。

本実施の形態において、外周領域１１４に、ダミービア１３６が形成される。ダミービア１３６は、外周領域１１４の位置あわせマーク等が設けられていない領域に形成される。ここでは、シールリングおよびダミービア１３６を模式的に示しているが、ダミービア１３６の面内方向の幅は、シールリング領域１１２のビアや回路領域１１０のビアと同じ幅となるように形成される。これにより、ダミービア１３６を回路領域１１０のビアやシールリング領域１１２のビアと同工程で形成することができる。このように、素子形成領域の外周領域１１４にダミービア１３６を設けることにより、各素子形成領域がダイシングされた後にも、層間の剥がれを防ぐことができる。また、ビアが形成された層間絶縁膜中にダミービア１３６を設けてその層中の金属材料の含有率を高くすることにより、層間絶縁膜の強度を高く保つことができる。

なお、ダミービア１３６は、ダイシングライン１１６上に設けられてもよく、その場合、半導体ウェハをダイシングライン１１６に沿って切断した際に、切断面にダミービア１３６が露出される。

図２は、図１のＡ−Ａ’断面図である。
半導体装置１００は、半導体基板（不図示）上に第一の層間絶縁膜１２０と第二の層間絶縁膜１２２が交互に積層された構造を有する。実際には、第一の層間絶縁膜１２０と第二の層間絶縁膜１２２との間には、エッチング阻止膜やキャップ膜等が形成されるが、ここでは記載を省略している。

回路領域１１０において、第一の層間絶縁膜１２０には配線１２４が形成されており、第二の層間絶縁膜１２２にはビア１２６が形成されている。また、第一の層間絶縁膜１２０には、ダミー配線１２８も形成することができる。配線１２４やダミー配線１２８は、銅や銀、またはこれらの合金等により構成することができる。また、ビア１２６も銅や銀、またはこれらの合金等により構成することができる。

本実施の形態において、第一の層間絶縁膜１２０および第二の層間絶縁膜１２２としては、低誘電率膜を用いることができる。この低誘電率膜の比誘電率は、３．５以下であることが好ましい。低誘電率膜を構成する材料としては、ＳｉＯＣ、ＨＳＱ（ハイドロジェンシルセスキオキサン）、ＭＳＱ（メチルシルセスキオキサン）、またはＭＨＳＱ（メチル化ハイドロジェンシルセスキオキサン）等のポリオルガノシロキサン、ポリアリールエーテル（ＰＡＥ）、ジビニルシロキサン−ビス−ベンゾシクロブテン（ＢＣＢ）、またはＳｉｌｋ（登録商標）等の芳香族含有有機材料、ＳＯＧ(ｓｐｉｎｏｎｇｌａｓｓ)、ＦＯＸ(ｆｌｏｗａｂｌｅｏｘｉｄｅ)等種々のものを用いることができる。また、低誘電率膜を構成する材料としては、ポーラス状のものを用いることができる。これにより、膜の比誘電率をさらに低くすることができる。さらに、ポーラス状の膜を成膜後に、電子線やプラズマを照射したものを用いることもできる。これにより、膜の比誘電率を低くすることができるとともに、膜の機械的強度を高めることができる。各第一の層間絶縁膜１２０および第二の層間絶縁膜１２２は、同じ材料を用いることもできるが、異なる材料を用いることもできる。

シールリング領域１１２において、第一の層間絶縁膜１２０にはシールリング配線１３０が形成されており、第二の層間絶縁膜１２２にはシールリングビア１３２が形成されている。このようなシールリングを設けることにより、回路領域１１０に形成された回路素子が外部の水や不純物等に腐食されるのを防ぐことができる。

外周領域１１４において、第一の層間絶縁膜１２０にはダミー配線１３４が形成されており、第二の層間絶縁膜１２２にはダミービア１３６が形成されている。

第一の層間絶縁膜１２０にダミー配線１２８（回路領域１１０）やダミー配線１３４（外周領域１１４）を設けることにより、ＣＭＰ時に金属密度の低い領域で第一の層間絶縁膜１２０が多く削れてしまうのを防ぐことができる。

また、本実施の形態において、第二の層間絶縁膜１２２にダミービア１３６が形成されている。これにより、第二の層間絶縁膜１２２が補強され、第二の層間絶縁膜１２２の強度を高く保つことができる。また、ダミービア１３６が層間のくさびとして機能するため、各素子形成領域の端部において、層間の剥がれを防ぐことができる。

ダミー配線１３４およびダミービア１３６は、ダマシンプロセス等を用いて、回路領域１１０の配線やビアを形成するのと同時に形成することができる。

図３は、シールリング領域および外周領域におけるビアと配線の配置構造の一例を示す上面図である。ここで、回路領域１１０のビアと配線構造の記載は省略する。

シールリング領域１１２においては、回路領域１１０を囲むように、シールリング配線１３０およびシールリングビア１３２が連続した直線状に形成される。これにより、回路領域１１０に形成された回路素子が外部の水や不純物等に腐食されるのを防ぐことができる。

外周領域１１４においては、ダミー配線１３４やダミービア１３６は、アイランド状に形成される。外周領域１１４には位置あわせマーク等が形成されているため、ダミー配線１３４やダミービア１３６は、これらの箇所以外の領域に設けられる。ここで、ダミー配線１３４およびダミービア１３６の面内方向の断面積は、１μｍ^２以下とすることが好ましい。これにより、ダミー配線１３４およびダミービア１３６を高密度に設置することができる。

図４は、半導体装置１００の一素子形成領域を示す上面模式図である。

図４（ａ）に示すように、第二の層間絶縁膜１２２において、外周領域１１４の角部１４０における金属材料の存在割合が、他の領域における金属材料の存在割合よりも高くなるようにすることが好ましい。そのため、ダミービア１３６は、外周領域１１４の角部１４０に、高密度に設けることが好ましい。ここで、他の領域とは、たとえば回路領域１１０やシールリング領域１１２である。ダミービア１３６を外周領域１１４の角部１４０に比較的高密度で配置することにより、半導体装置１００に熱ストレスが負荷された際の層間の剥がれを効果的に防止することができる。

また、図４（ｂ）に示すように、第二の層間絶縁膜１２２において、外周領域１１４の角部１４０における金属材料の存在割合が、外周領域１１４の他の領域１４２における金属材料の存在割合よりも高くなるようにすることができる。そのため、ダミービア１３６は、外周領域１１４の角部１４０に、高密度に設けることが好ましい。外周領域１１４の角部１４０に、ダミービア１３６を比較的高密度で配置することにより、多層配線構造に熱ストレスが負荷された際の層間の剥がれを効果的に防止することができる。

図５は、外周領域１１４におけるダミービア１３６の配置パターンの他の例を示す図である。
ダミービア１３６は、たとえば図５（ａ）に示すように、断面が長方形のダミービア１３６が、隣接するダミービア１３６間で長軸方向が交互に異なるように配置することができる。また、ダミービア１３６は、図５（ｂ）に示すように、ランダムに配置することもできる。このような配置とすることにより、第二の層間絶縁膜１２２に印加される力が分散され、第二の層間絶縁膜１２２の強度を高く保つことができる。

以上のように、本実施の形態における半導体装置１００によれば、各素子形成領域の外周領域にダミービアが設けられているので、層間の密着性を良好にすることができる。また、層間絶縁膜中にダミービアを設けることにより、ビアが形成される層間絶縁膜の強度を高めることができる。そのため、ビアを形成する層間絶縁膜として低誘電率膜を用いることが可能となる。これにより、半導体装置全体の層間絶縁膜の誘電率を低くすることができる。

比誘電率が２．３の低誘電率膜（ＳｉＯＣ）を層間絶縁膜として用い、９層のＣｕ多層配線構造を形成し、２０ｍｍ角の半導体チップを形成した。半導体チップの外周領域にダミービアを設けた構成（金属含有率１１％）と、ダミービアを設けていない構成のものについて、それぞれ、−６０℃から１５０℃までの熱サイクル１０００回を印加した。その結果、半導体チップの外周領域にダミービアを設けた構成の試料についてはほとんど剥離が見られなかったが、半導体チップの外周領域にダミービアを設けていない構成の試料については、８０％以上の確率で剥離が生じた。

以上、図面を参照して本発明の実施の形態および実施例について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。

以上の実施の形態においては、外周領域１１４にダミー配線１３４も設けた構成を示したが、ダミー配線１３４を設けず、ダミービア１３６だけを設けた構成とすることもできる。これによっても、ダミービア１３６が形成された第二の層間絶縁膜１２２の強度を高く保つことができるとともに、上下層との密着性を良好にすることができる。

さらに、シールリング領域１１２の多重のシールリング間にダミービアを配置することもできる。これによっても、ダミービア１３６が形成された第二の層間絶縁膜１２２の強度を高く保つことができるとともに、上下層との密着性を良好にすることができる。また、シールリングの内側（シールリング領域１１２と回路領域１１０との間）にダミービアを配置することもできる。

実施の形態における半導体装置を示す上面図である。図１のＡ−Ａ’断面図である。外周領域のダミービアの配置パターンの一例を示す上面図である。半導体装置の一素子形成領域を示す上面模式図である。外周領域におけるダミービアの配置パターンの他の例を示す図である。

符号の説明

１００半導体装置
１１０回路領域
１１２シールリング領域
１１４外周領域
１１６ダイシングライン
１２０第一の層間絶縁膜
１２２第二の層間絶縁膜
１２４配線
１２６ビア
１２８ダミー配線
１３０シールリング配線
１３２シールリングビア
１３４ダミー配線
１３６ダミービア

Claims

半導体基板上に、配線が形成された第一の層間絶縁膜と、ビアが形成された第二の層間絶縁膜とを含む多層配線構造が形成された半導体装置であって、
前記配線および前記ビアが形成された回路領域と、前記回路領域を隔離するために前記回路領域を囲うように設けられるシールリングが形成されたシールリング領域と、前記シールリング領域の外周に形成された外周領域と、
前記外周領域において、前記第一の層間絶縁膜中に形成されたダミー配線と、
前記外周領域において、前記第二の層間絶縁膜中に形成され、金属材料により構成された複数のダミービアと、
を含み、
前記複数のダミービアが、一の前記ダミー配線と接続して設けられたことを特徴とする半導体装置。
請求項１に記載の半導体装置において、
前記第一の層間絶縁膜および前記第二の層間絶縁膜の比誘電率が３．５以下であることを特徴とする半導体装置。
請求項１または２に記載の半導体装置において、
前記外周領域において、前記ダミービアが形成された前記第二の層間絶縁膜の上下に配置された前記第一の層間絶縁膜にそれぞれ形成されたダミー配線をさらに含み、
前記ダミービアは、上方および下方において、前記ダミー配線とそれぞれ接続して設けられたことを特徴とする半導体装置。
請求項１乃至３いずれかに記載の半導体装置において、
前記ダミービアは、前記外周領域の角部に設けられたことを特徴とする半導体装置。
請求項４に記載の半導体装置において、
前記第二の層間絶縁膜中において、前記外周領域の角部における金属材料の存在割合が、他の領域における金属材料の存在割合よりも高いことを特徴とする半導体装置。
請求項４または５に記載の半導体装置において、
前記第二の層間絶縁膜中において、前記外周領域の角部における金属材料の存在割合が、前記外周領域の他の領域における金属材料の存在割合よりも高いことを特徴とする半導体装置。
請求項１乃至６いずれかに記載の半導体装置において、
前記ダミービアは、面内方向の断面積が、１μｍ^２以下となるように構成されたことを特徴とする半導体装置。