JP4233679B2

JP4233679B2 - Displacement measuring device

Info

Publication number: JP4233679B2
Application number: JP11859799A
Authority: JP
Inventors: 聡安達
Original assignee: Mitutoyo Corp
Current assignee: Mitutoyo Corp
Priority date: 1999-04-26
Filing date: 1999-04-26
Publication date: 2009-03-04
Anticipated expiration: 2019-04-26
Also published as: JP2000310545A

Description

【０００１】
【発明の属する技術分野】
この発明は、測定対象の変位量に応じた絶対的な変位情報を得るアブソリュート型の変位測定装置に関し、特に長さ測定機の倣い測定時のピーク検出のように、高速サンプリングを必要とする用途に好適な変位測定装置に関する。
【０００２】
【従来の技術】
測定値を液晶表示装置等に表示するディジタルノギス、ディジタルマイクロメータ、ハイトゲージ等の小型計測器として、静電容量式の変位センサを利用したものが知られている。静電容量式変位センサは、メインスケール等の固定要素に対して相対移動するスライダ等の可動要素の移動に伴って電極パターン間に生じる周期的な容量変化の信号を取り出すことにより変位量検出を行うものである。
【０００３】
このような変位センサには、その出力信号の形態によって、インクリメンタル（ＩＮＣ）型とアブソリュート（ＡＢＳ）型の２種類がある。ＩＮＣ型は、スライダが基準位置から移動することにより生じる周期信号を連続的に計測することによって変位量を測定する。これに対しＡＢＳ型は、例えば特願平２−１３２４３４号、特願平２−１６９４５４号等に記載されているように、粗スケール、中間スケール、密スケールのような密度が異なる複数種類のスケールから得られる周期信号を復調し、各復調信号から絶対位置に相当する位相情報をそれぞれ求めてこれらを合成することにより、可動要素の絶対的な変位量（位置）の検出を可能としたものである。
【０００４】
【発明が解決しようとする課題】
ＡＢＳ型の測定システムは、電源を一時遮断しても、再投入により原点復帰が可能などの大きなメリットを有する反面、ＩＮＣシステムよりも計算処理量が多く、測長計算にリアルタイム性が要求される用途に応用する場合、動作周波数を高くしなければならず、消費電流が増大するという問題点がある。また、ＩＮＣ型の測長システムでは、処理量が少なく高速に測長データを得ることができるという利点がある反面、電源断等によって原点が消失してしまうという問題がある。
【０００５】
これに対して本出願人は、静電容量式のＡＢＳ型変位測定器に、光電式のＩＮＣ型変位測定器を組み合わせて、スケールが移動している間も絶対位置データを出力できるようにしたＡＢＳエンコーダを提案している（特開平５−７１９３８号、特開平８−２３３６０２号等）。これは、電源投入時等に静止状態で測定される絶対位置データによりプリセットされる記憶手段を備えて、この記憶手段に保持された位置データの所定の下位桁を光電式変位変換器から得られるＩＮＣ信号で更新するようにしたものである。換言すれば、スケール移動に伴ってリアルタイムに得られる光電式のＩＮＣ信号をＡＢＳデータの一部として組み込むようにしたものである。
【０００６】
しかし、静電容量式のＡＢＳ型変位検出器と光電式のＩＮＣ型変位検出器とを組み合わせることは、装置の体積増加や消費電力増大をもたらすことになるので、低消費電力が前提となる小型測定器に応用することはできない。
【０００７】
そこで、本出願人は静電容量式のＡＢＳセンサの出力信号を処理して得られる絶対位置データがプリセットされる計数手段を備えると共に、ＡＢＳセンサの出力信号を処理してスケール移動に追従するインクリメント信号を得て、これにより計数手段の絶対位置データを更新することにより、リアルタイムで絶対位置データを出力できるようにした静電容量式変位測定装置も提案している（特開平９−２１６０３号）。この方式では、密スケールの出力信号から生成された位相信号の基準信号に対する位相差を各基準信号の例えば立ち上がりエッジ毎に求め、前回の位相差と今回の位相差との差分に相当する量を計数手段のインクリメント又はデクリメント操作によって更新する。これにより、リアルタイムで絶対位置情報を得ることができる。
【０００８】
本発明は、上述した従来のＡＢＳ方式を基本とした変位測定装置において、更にリアルタイム性を向上させると同時に低消費電流及び低価格の変位測定装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
この発明に係る変位測定装置は、固定要素に対する可動要素の絶対位置情報を示す出力信号であって、少なくとも粗い位置を示す信号と細かい位置を示す信号とを出力する絶対型変位センサと、この絶対型変位センサの出力信号のうち前記粗い位置を示す信号を復調して粗い位置を示す第１の位相信号を生成する第１の復調手段と、前記絶対型変位センサの出力信号のうち前記細かい位置を示す信号を復調して前記細かい位置を示す第２の位相信号を生成する第２の復調手段と、前記第１の復調手段からの第１の位相信号を処理して絶対位置データの上位桁部分を生成する絶対データ演算手段と、前記第２の復調手段からの第２の位相信号と基準信号との位相差に応じた計数パルスとその計数方向を示す信号とを生成出力すると共に、前記基準信号の位相を前記第２の位相信号に同期させるように制御する位相同期・計数パルス生成手段と、この位相同期・計数パルス生成手段から出力される計数パルスを前記計数方向を示す信号に基づいて計数して前記絶対位置データの下位桁部分を生成する計数手段と、前記絶対データ演算手段で生成された上位桁部分と前記計数手段で生成された下位桁部分とを合成して前記絶対位置データを生成する合成演算手段とを備えてなることを特徴とする。
【００１０】
本発明によれば、絶対型変位センサの出力信号のうち、細かい位置を示す信号に基づいて絶対位置データの下位桁部分を生成する際、細かい位置を示す第２の位相信号と基準信号との位相差に応じた計数パルスとその計数方向を生成され、これに基づいてインクリメント動作によって下位桁部分が生成される。これにより、ＡＢＳデータ合成のための複雑な演算が不要となり、計数パルス出力毎に測長値を更新することも可能になるので、倣い測定時のピーク検出等も可能になる。
【００１１】
なお、この場合、基準信号の周期が一定であると、固定要素に対する可動要素の移動速度によっては、第２の位相信号と基準信号との位相が大きくずれて位相差が正しく検出されなくなる可能性があるが、基準信号を第２の位相信号に追従させるようにすれば、第２の位相信号と基準信号との位相差が大きくなりすぎることがなくなり、常に前回の位相差比較の時点からの位相差のずれ分だけが検出できるようになる。これにより、スケールの高速移動にも追従できるようになる。
【００１２】
位相同期・計数パルス生成手段としては、例えば第２の位相信号と基準信号との位相差を検出する位相比較回路と、基準クロック信号を分周して基準信号を生成する分周回路と、位相比較回路で検出された位相差を吸収すべく分周回路の分周比を制御する分周切換回路とを備えて構成することができる。
【００１３】
絶対型変位センサの出力信号の絶対的な位相を検出するための基準位相を与える基準位相信号を出力する基準位相信号出力手段と、基準位相信号と第２の位相信号のいずれか一方を位相同期・計数パルス生成手段に出力する選択手段とを更に備え、位相同期・計数パルス生成手段が、基準位相信号を入力した場合には、基準信号を前記基準位相信号に同期させるように制御するものであると、絶対位置の検証時に便利である。
【００１４】
即ち、本発明の変位測定装置に絶対位置検証モードを備えるようにし、この絶対位置検証モードでは、位相同期・計数パルス生成手段に基準位相信号を導入して基準信号を基準位相信号と同期させたのち、計数手段をクリアして、位相同期・計数パルス生成手段に第２の位相信号を導入して絶対位置データを求めるようにすればよい。これにより、位相同期の過程で極めて簡単に絶対位置検証が行える。この絶対位置検証モードは、例えば電源投入時や固定要素に対する可動要素の移動速度が所定の計測可能速度を超えたときに移行されることが考えられる。
【００１５】
また、本発明の変位測定装置は、計数測定モードを備えるようにしてもよい。計数測定モードでは、合成演算手段は、合成された絶対位置データをスタートデータとして記憶すると共に、計数手段をクリアして、以後、計数手段の計数値と前記スタートデータとを加算することにより絶対位置データを算出する。このような計数測定モードを備えることにより、上位桁の部分の合成処理が不要になるので、極めて高速な処理が可能になり、計測のリアルタイム性が更に向上する。この計数測定モードは、例えば、使用者がモード切換スイッチ等を切換操作したときに移行したり、固定要素に対する可動要素の移動速度が所定の速度を超えたときに移行すること等が考えられる。
【００１６】
【発明の実施の形態】
以下、図面を参照して、この発明の好ましい実施の形態について説明する。
図１は、この発明の一実施例に係るＡＢＳ／ＩＮＣ併用測長システムの構成を示すブロック図である。このシステムでは、ＡＢＳセンサ１として静電容量式センサが用いられる。ＡＢＳセンサ１は、後に詳細を説明するが、それぞれ所定パターンの電極が配列形成されて相対移動するメインスケールとスライダとを有し、それらの相対位置に応じて決まるメインスケールとスライダの容量結合を反映した粗スケール、中スケール及び密スケールの三種の絶対位置情報を含む出力信号を出力するものである。
【００１７】
ＡＢＳセンサ１の出力信号のうち、絶対位置データの上位桁部分に相当する粗スケール及び中スケールの出力信号は復調回路２に入力され、密スケールの出力信号は復調回路３に入力される。復調回路２，３では、これらの出力信号に対してサンプリング、ミキシング、低域ろ波及び２値化処理等の各処理を施して、位相信号ＣＭＰを出力する。復調回路２から出力される粗スケール及び中スケール用の位相信号CMP Coa.，CMP Med.は、ＡＢＳデータ演算部４に供給され、ここで上位桁部分のＡＢＳデータが生成される。一方、復調回路３から出力される密スケール用の位相信号CMP Fin.は、セレクタ５の一方の入力として供給されている。セレクタ５の他方の入力には、ＡＢＳセンサ１の駆動信号Ｓｄを生成するための基準カウンタ・センサ駆動回路６から出力される基準位相信号ＣＰＯが供給されている。セレクタ５は、これらの入力を選択して位相信号ＣＭＰとしてＰＬＬ・計数パルス生成部７に供給する。ＰＬＬ・計数パルス生成部７は、入力された位相信号ＣＭＰと内部で生成された基準信号ＣＮＴの位相差に応じた計数用のパルス信号ＰＵＬＳＥとアップ／ダウン信号Ｕ／Ｐとを生成すると共に、基準信号ＣＮＴを位相信号ＣＭＰに同期させるための位相同期制御を実行する。インクリメンタルＵ／Ｄカウンタ８は、ＰＬＬ・計数パルス生成部７から供給されるアップ／ダウン信号Ｕ／Ｄで示す方向にパルス信号ＰＵＬＳＥを計数する。ＡＢＳデータ演算部４からのデータＤＨとカウンタ８からのデータＤＬとは、マイコン９に供給され、ここで両データが合成されて絶対値データが求められる。求められた絶対値データは表示部１０に表示される。
【００１８】
図２は、この実施例に用いられるＡＢＳセンサ１の概略構成を示す図である。このＡＢＳセンサ１は、固定要素となるメインスケール２２と、これに対して僅かの間隙を介して対向配置されて図中ｘ方向にスライド自在な可動要素となるスライダ２１とによって構成される。スライダ２１には、送信電極２３が所定ピッチＰt0で配設されている。送信電極２３は、メインスケール２２上にピッチＰｒで配設された受信電極２４ａ，２４ｂと容量結合されている。これらの受信電極２４ａ，２４ｂは、その配列方向に隣接するピッチＰt1，Ｐt2の伝達電極にそれぞれ１対１で接続されている。伝達電極２５ａ，２５ｂは、それぞれスライダ２１側に設けられた検出電極２６ａ，１６ｂ及び２７ａ，２７ｂと容量結合されている。
【００１９】
送信電極は、７つおきに共通接続されて一群が８電極の複数の電極群を構成している。これらの電極群には、それぞれ位相がずれた８相の周期信号ａ，ｂ，…，ｈが駆動信号Ｓｄとして供給されている。これらの駆動信号Ｓｄは、具体的には高周波パルスでチョップされた信号となっており、前述した基準カウンタ・センサ駆動回路６から供給されている。なお、駆動信号Ｓｄの８相の周期信号は、粗スケール及び中スケール測定を行う場合と、密スケールの測定を行う場合とでは異なる位相関係となるように、基準カウンタ・センサ駆動回路６により制御される。
【００２０】
送信電極２３に駆動信号Ｓｄが供給されることにより生じる電場パターンのピッチＷｔは、送信電極２３のピッチＰt0の８倍であり、このピッチＷｔは、受信電極２４ａ，２４ｂのピッチＰｒのＮ倍（例えば３倍）に設定されている。受信電極２４ａ，２４ｂは、三角形状又は正弦波状の電極を相互に噛み合う形で配設している。各受信電極２４ａ，２４ｂで受信される信号の位相は、送信電極２３と受信電極２４ａ，２４ｂとの容量結合面積に応じて決定されるが、これはスライダ２１とメインスケール２２との相対位置により変化する。
【００２１】
受信電極２４ａ，２４ｂと伝達電極２５ａ，２５ｂとが同一ピッチで形成されていれば、検出電極２６ａ，２６ｂ，２７ａ，２７ｂには、単にメインスケール２２のｘ方向位置がピッチＰｒだけ変化する毎に繰り返される周期信号を検出することになる。この実施例では、粗、中、密の３つのレベルの絶対位置を測定するために、伝達電極２５ａ，２５ｂを受信電極２４ａ，２４ｂに対してピッチを変えて、それぞれ基準位置ｘ0から測定方向の距離ｘの関数である偏位Ｄ１（ｘ），Ｄ２（ｘ）を与えている。
【００２２】
このような偏位Ｄ１（ｘ），Ｄ２（ｘ）を与え、且つ検出電極２６ａ，２６ｂ及び２７ａ，２７ｂをそれぞれピッチＷr1（＝３Ｐt1），Ｗr2（＝３Ｐt2）の波形パターンとすることにより、検出電極２６ａ，２６ｂ及び検出電極２７ａ，２７ｂからは、偏位Ｄ１（ｘ），Ｄ２（ｘ）に応じた大きな周期に受信電極２４ａ，２４ｂのピッチで決まる小さな周期が重畳された出力信号Ｂ１，Ｂ２及びＣ１，Ｃ２が得られる。出力信号Ｃ１，Ｃ２の差を取ることにより、偏位Ｄ１（ｘ）により決まる粗スケールの絶対位置情報を含む出力信号Ｏｃが得られ、出力信号Ｂ１，Ｂ２の差を取ることにより、偏位Ｄ２（ｘ）により決まる中スケールの絶対位置情報を含む出力信号Ｏｍが得られる。また、出力信号Ｃ１，Ｃ２の和と出力信号Ｂ１，Ｂ２の和の差を取ることにより、受信電極ピッチで決まる密スケールの絶対位置情報を含む出力信号Ｏｆが得られる。
【００２３】
そして、これら出力信号Ｏｃ，Ｏｍを復調回路２で復調処理し、出力信号Ｏｆを復調回路３で復調処理することにより、エッジの位相に絶対位置情報が担われた位相信号CMP Coa.，CMP Med.，CMP Fin.が求められる。図３は、これらの位相信号ＣＭＰと基準位相信号ＣＰＯとの関係を示す波形図である。各スケールの絶対位置は、基準位相信号ＣＰＯを基準としたときの各位相信号ＣＭＰの位相として求めることができ、具体的には、基準位相信号ＣＰＯの立上りエッジから次の立上りエッジまで連続的にカウントアップされることにより得られる位相情報を、位相信号ＣＭＰの立上りでサンプリングすることにより求められる。求められた各スケールの絶対位置は、図４に示すように一定の重み付けを行って合成されて絶対位置データが求められる。
【００２４】
この発明では、粗スケールと中スケールの位置情報ＤＨは、ＡＢＳデータ演算部４で合成されるが、密スケールの位置情報ＤＬは、カウンタ８により求められる。この密スケールでの位置情報ＤＬは次のように算出される。
図５及び図６は、ＰＬＬ・計数パルス生成部７の動作を説明するための各部の波形図である。ＰＬＬ・計数パルス生成部７は、入力された位相信号ＣＭＰと内部で発生された基準信号ＣＮＴとの位相差に相当するパルス信号ＰＵＬＳＥを生成してカウンタ８に供給する。図５の例は、位相信号ＣＭＰの位相が基準信号ＣＮＴに対して進んでいる場合を示しており、この場合、アップ／ダウン信号Ｕ／ＤはＨ（アップ）レベルとなる。また、図６の例は、位相信号ＣＭＰの位相が基準信号ＣＮＴに対して遅れている場合を示しており、この場合、アップ／ダウン信号Ｕ／ＤはＬ（ダウン）レベルとなる。いずれの図でも明らかなように、基準信号ＣＮＴは、位相信号ＣＭＰとの位相差を検出したのち、その位相差を解消するために位相制御されている。従って、絶対位置計数用のパルス信号ＰＵＬＳＥが必要量だけ出力されたら、位相信号ＣＭＰと基準信号ＣＮＴの位相が揃えられるように制御される。
【００２５】
このように機能するＰＬＬ・計数パルス生成部７は、例えば図７に示すように構成することができる。このＰＬＬ・計数パルス生成部７は、エッジ微分回路１００、位相比較回路１１０、分周切換回路１２０及び分周回路１３０を備えて構成されている。
エッジ微分回路１００は、入力された位相信号ＣＭＰの立ち下がりエッジを検出する。エッジ微分回路１００では、フリップフロップ（以下、「ＦＦ」と表記する）１０１によって、位相信号ＣＭＰの立ち下がりをクロック信号ＣＫの立上りで検出する。そして、このＦＦ１０１の出力変化から、ＦＦ１０２及びＮＯＲゲート１０３によってクロック信号ＣＫの１周期分のパルス幅の微分パルスＰ１を生成出力する。
【００２６】
位相比較回路１１０では、この微分パルスＰ１で示される位相信号ＣＭＰの立下りエッジと、分周回路１３０から出力される基準信号ＣＮＴの立上りエッジとの位相差に対応したカウンタ用のパルス信号ＰＵＬＳＥと、カウンタのアップ／ダウンを指示するアップ／ダウン信号Ｕ／Ｐとを出力する。即ち、微分パルスＰ１は、ＮＡＮＤゲート１１１でクロック信号ＣＫ（インバータ１０４による反転クロック信号）の１パルス幅分の立ち下がりパルスに変換されたのち、ＥＸ−ＮＯＲゲート１１２で基準信号ＣＮＴと位相比較される。ＥＸ−ＮＯＲゲート１１２の出力は、ＦＦ１１３で分周される。ＦＦ１１３の出力は、位相信号ＣＭＰの立ち下がりが基準信号ＣＮＴの立上りに対して先行している場合には、ＮＡＮＤゲート１１１の立ち下がりエッジで立ち下がり、基準信号ＣＮＴの立上りエッジで立ち上がる。また、ＦＦ１１３の出力は、基準信号の立上りが位相信号ＣＭＰの立ち下がりに対して先行している場合には、基準信号ＣＮＴの立上りで立ち下がり、ＮＡＮＤゲート１１１の立上りで立ち上がる。ＦＦ１１３の出力は、ＮＯＲゲート１１４及びＦＦ１１５によってクロック信号ＣＫとの位相合わせがなされた後、パルスゲート信号ＰＧとしてＯＲゲート１０５の入力として与えられ、ＯＲゲート１０５の他方の入力に与えられたクロック信号ＣＫを、位相信号ＣＭＰと基準信号ＣＮＴの位相差に相当する時間だけゲートする。これによりパルス信号ＰＵＬＳＥが得られる。
【００２７】
一方、微分パルスＰ１は、ＦＦ１１６とＯＲゲート１１７とによって後端エッジのタイミングがクロック信号ＣＫの半周器分遅延される。そして、この微分パルスのタイミングとパルスゲート信号ＰＧの位相の前後関係をＦＦ１１８，１１９で検出して、アップ／ダウン信号Ｕ／Ｐを出力する。Ｕ／Ｐ信号は、位相信号ＣＭＰが基準信号ＣＮＴに対して位相が進んでいる場合には「Ｈ」、遅れている場合には「Ｌ」となる。
【００２８】
分周切換回路１２０では、一対のＦＦ１２１，１２２の入力を、４つの反転出力のマルチプレクサ（以下、「ＭＰＸ」と表記する）１２３，１２４，１２５，１２６と、２つのインバータ１２７，１２８で切り替えて、分周回路１３０に導入される基準クロックＲＣＫの周波数を決定する。ＭＰＸ１２３，１２４は、切換信号ＳＥＬａ（＝Ｕ／Ｄ）によって切り替えられ、ＭＰＸ１２５，１２６は、切換信号ＳＥＬｂ（＝ＰＧ）によって切り替えられる。この実施例では、これらＭＰＸ１２３〜１２６の切換によって、次の３つの動作モードを実現している。
【００２９】
【表１】

【００３０】
ストップモードは、パルスゲート信号ＰＧ及びアップ／ダウン信号Ｕ／Ｄが共にＬである場合、つまり位相信号ＣＭＰが基準信号ＣＮＴに対して遅れており、且つ遅れを修正するために計数パルスＰＵＬＳＥが出力されている間に実行されるモードである。ストップモードでは、ＭＰＸ１２３，１２５が入力Ａを選択するので、ＦＦ１２１→インバータ１２７→ＭＰＸ１２３→ＭＰＸ１２５→ＦＦ１２１のフィードバックループが形成され、ＦＦ１２１の／Ｑ出力がＨのとき、Ｄ端子へのフィードバック入力はＬとなり、クロック信号の入力によってもその出力は変わらない。このため、分周回路１３０の分周動作は中断される。
【００３１】
ノーマルモードは、パルスゲート信号ＰＧがＨのとき、つまり位相信号ＣＭＰと基準信号ＣＮＴとが完全に同期しているか、又はカウンタ７が計数動作をしていないときに実行されるモードである。ノーマルモードでは、ＭＰＸ１２５，１２６が入力Ｂを選択するので、ＦＦ１２１→インバータ１２７→ＭＰＸ１２６→ＦＦ１２２→ＭＰＸ１２５→ＦＦ１２１のフィードバックループが形成される。この場合、ＦＦ１２１，１２２は、クロック信号ＣＫの立上りエッジによって交互にその出力を反転させるので、基準クロックＲＣＫは、クロック信号ＣＫを４分周した信号となる。従って、４つのＦＦ１３１，１３２，１３３，１３４を縦続接続してなる１／１６分周の分周回路１３０からの最終段出力となる基準信号ＣＮＴの周期は、クロック信号ＣＫの周期の６４倍となる。
【００３２】
１／２モードは、パルスゲート信号ＰＧがＬ、アップ／ダウン信号Ｕ／ＤがＨである場合、つまり位相信号ＣＭＰが基準信号ＣＮＴに対して進んでおり、且つ進みを修正するために計数パルスＰＵＬＳＥが出力されている間に実行されるモードである。１／２モードでは、ＭＰＸ１２３が入力Ｂを選択し、ＭＰＸ１２５が入力Ａを選択するので、ＦＦ１２１→ＭＰＸ１２３→ＭＰＸ１２５→ＦＦ１２１のフィードバックループが形成される。この場合、このフィードバックループは、クロック信号ＣＫを１／２分周する分周回路として機能するので、分周回路１３０からの最終段出力となる基準信号ＣＮＴの周期は、クロック信号ＣＫの周期の３２倍となる。１／２モードでは、基準信号ＣＮＴの周期がノーマルモードの周期の１／２となるので、基準信号ＣＮＴの位相が位相信号ＣＭＰのそれに速やかに追従する。
【００３３】
以上の動作により、位相信号ＣＭＰと基準信号ＣＮＴとの位相差に応じたパルス信号ＰＵＬＳＥの生成と、位相信号ＣＭＰと基準信号ＣＮＴとの同期合わせとが行われる。
【００３４】
図８は、このＡＢＳ／ＩＮＣ併用測長システムを用いた計測動作モードを示す状態遷移図である。まず、システムの動作をスタートさせると、カウンタ８のＡＢＳ化の処理が実行される（Ｓ１）。この処理モードは、絶対位置検証モードであり、具体的には、セレクタ５の基準位相信号ＣＰＯの入力をアクティブにして、ＰＬＬ・計数パルス生成部７に基準位相信号ＣＰＯを位相信号ＣＭＰとして導入する。これにより、基準信号ＣＮＴは、基準位相信号ＣＰＯに同期するので、同期が確立された時点でカウンタ８の値をクリアする。続いてセレクタ５の密スケールの位相信号CMP Fin．入力側をアクティブに切り替えることにより、位相信号ＣＭＰと基準信号ＣＮＴとの位相差に応じたパルス信号ＰＵＬＳＥが出力されてカウンタ８の計数値が正しい絶対位置を示すことになる。
【００３５】
カウンタ８のＡＢＳ化処理が終了したら、次にノーマルモードに移行する（Ｓ２）。このモードでは、ＡＢＳデータ演算部４の出力データＤＨと、カウンタ８の計数値ＤＬとを合成し、必要に応じてそれにオフセット値を加算することにより、絶対位置データを求め、これを表示部１０で表示する。なお、オフセット値は、例えばプリセット操作がなされた場合に、そのプリセット値から現在の合成データの値を減算することにより求められる（Ｓ３）
【００３６】
ノーマルモードの状態で、ピーク検出指示（PEAK ON）が入力された場合には、次のような処理を実行する。このピーク検出は、図９に示すように、測定対象３１の表面を測定プローブ３２で倣い測定して最も高い位置又は最も低い位置等を検出する測定モードで、測定にはリアルタイム性が要求される。この場合、まずマイコン９は、合成データにオフセット値を加算した値をスタートデータとして記憶し、カウンタ８をクリアする（Ｓ５）。そして、倣い検出モードに入る（Ｓ６）。このモードは計数（インクリメンタル）測定モードであり、カウンタ８のカウント動作によって逐次更新されるカウンタ値と記憶されたスタートデータとを加算することにより絶対位置データを算出する（Ｓ６）。この場合、絶対位置の算出に使用するデータがカウンタ値と記憶されたスタート値であり、ＡＢＳデータ演算部４からのデータＤＨは使用しないので、極めて高速な測定が可能である。ピーク検出では、逐次求められる絶対位置データの大小比較を行ってピーク値を検出し、これを表示する。ピーク検出が終了（PEAK OFF）したら、ステップＳ１と同様の処理によりカウンタ値をＡＢＳ化してノーマルモードに戻る（Ｓ７）。
【００３７】
なお、倣い検出モードのとき、メインスケール２２に対するスライダ２１の移動速度を監視して、この移動速度が測定不可能なオーバースピードを超えた場合には、ステップＳ１，Ｓ７のようなＡＢＳ化処理を実行してからインクリメンタルモードに戻るという処理を実行するようにしても良い。また、移動速度が所定の速度を超えたら自動的にステップＳ５，Ｓ６のようなインクリメンタルモードに切り替わるようにすることも考えられる。
【００３８】
この装置においては、インクリメンタルモード（計数測定モード）の処理量が小さいため、動作周波数を下げても十分なスピードを得ることができ、消費電流を大幅に低減することができる。更に、動作周波数を下げられることにより、低速で安価な４ビットマイコン等の使用が可能なため、その分、コスト低減を図ることもできる。インクリメンタルモードでは、オーバースピードが発生しても、絶対位置検証モード（Ｓ７）により正確な値に復帰できるので、極めてスムーズにＡＢＳ測定に遷移することができ、ＡＢＳシステムのメリットを損なうこともない。
【００３９】
【発明の効果】
以上述べたように、この発明によれば、計数測定モードによる極めて高速な測長更新が可能となり、これにより、スケールの高速移動にも追従でき、リアルタイム性も更に向上するので、倣い測定時のピーク検出等も可能になるという効果を奏する。
【図面の簡単な説明】
【図１】この発明の一実施例に係るＡＢＳ／ＩＮＣ併用測長システムの構成を示すブロック図である。
【図２】同システムにおけるＡＢＳセンサの詳細を示す図である。
【図３】同システムにおける各スケールの位相信号ＣＭＰと基準位相信号ＣＰＯとの関係を示す波形図である。
【図４】同システムにおける各スケールの合成処理の概念を説明するための図である。
【図５】同システムにおけるＰＬＬ・計数パルス生成部の各部の波形図である。
【図６】同システムにおけるＰＬＬ・計数パルス生成部の各部の波形図である。
【図７】同システムにおけるＰＬＬ・計数パルス生成部のブロック図である。
【図８】同システムにおける測定時の状態遷移図である。
【図９】同システムにおける倣い測定モードを説明するための図である。
【符号の説明】
１…ＡＢＳセンサ、２，３…復調回路、４…ＡＢＳデータ演算部、５…セレクタ、６…基準カウンタ・センサ駆動回路、７…ＰＬＬ・計数パルス生成部、８…インクリメンタルＵ／Ｄカウンタ、９…マイコン、１０…表示部。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an absolute displacement measuring apparatus that obtains absolute displacement information according to the amount of displacement of a measurement object, and particularly for applications that require high-speed sampling, such as peak detection during scanning measurement of a length measuring machine. It is related with the displacement measuring apparatus suitable for.
[0002]
[Prior art]
As a small measuring instrument such as a digital caliper, a digital micrometer, or a height gauge for displaying a measured value on a liquid crystal display device or the like, a device using a capacitance type displacement sensor is known. The capacitance type displacement sensor detects the amount of displacement by taking out the signal of the periodic capacitance change that occurs between the electrode patterns as the movable element such as the slider moves relative to the fixed element such as the main scale. Is what you do.
[0003]
There are two types of such displacement sensors, an incremental (INC) type and an absolute (ABS) type, depending on the form of the output signal. The INC type measures the amount of displacement by continuously measuring a periodic signal generated when the slider moves from the reference position. On the other hand, the ABS type has a plurality of scales having different densities such as a coarse scale, an intermediate scale, and a dense scale, as described in, for example, Japanese Patent Application No. 2-132434 and Japanese Patent Application No. 2-169454. The absolute displacement (position) of the movable element can be detected by demodulating the periodic signal obtained from the above, and obtaining the phase information corresponding to the absolute position from each demodulated signal and combining them. is there.
[0004]
[Problems to be solved by the invention]
The ABS measurement system has the great merit of being able to return to the origin by turning it on again even if the power is temporarily turned off. However, it requires more calculation processing than the INC system, and requires real-time measurement for length measurement. When applied to applications, there is a problem that the operating frequency has to be increased and current consumption increases. In addition, the INC type length measurement system has an advantage that the length measurement data can be obtained at a high speed with a small amount of processing, but there is a problem that the origin is lost due to power interruption or the like.
[0005]
On the other hand, the applicant of the present invention combined a photoelectric type ABS displacement measuring instrument with a photoelectric INC type displacement measuring instrument so that absolute position data can be output even while the scale is moving. ABS encoders have been proposed (JP-A-5-71938, JP-A-8-233602, etc.). This comprises storage means preset by absolute position data measured in a stationary state when the power is turned on, etc., and a predetermined lower digit of the position data held in this storage means can be obtained from the photoelectric displacement converter. The update is performed with the INC signal. In other words, a photoelectric INC signal obtained in real time as the scale moves is incorporated as part of the ABS data.
[0006]
However, the combination of the capacitive ABS displacement detector and the photoelectric INC displacement detector increases the volume of the device and increases the power consumption. It cannot be applied to measuring instruments.
[0007]
Accordingly, the present applicant has counting means for presetting absolute position data obtained by processing the output signal of the capacitance type ABS sensor, and also increments the output signal of the ABS sensor to follow the scale movement. There is also proposed a capacitance type displacement measuring apparatus which obtains a signal and thereby outputs the absolute position data in real time by updating the absolute position data of the counting means (Japanese Patent Laid-Open No. 9-21603). . In this method, the phase difference of the phase signal generated from the fine scale output signal with respect to the reference signal is obtained for each rising edge of each reference signal, for example, and an amount corresponding to the difference between the previous phase difference and the current phase difference is obtained. It is updated by incrementing or decrementing the counting means. Thereby, absolute position information can be obtained in real time.
[0008]
It is an object of the present invention to provide a displacement measuring apparatus based on the above-described conventional ABS system, which further improves the real-time property and at the same time has a low current consumption and a low price.
[0009]
[Means for Solving the Problems]
The displacement measuring apparatus according to the present invention is an absolute displacement sensor that outputs an absolute position information of a movable element with respect to a fixed element, and outputs at least a signal indicating a rough position and a signal indicating a fine position, and the absolute displacement sensor. A first demodulating means for demodulating a signal indicating the rough position among the output signals of the mold displacement sensor to generate a first phase signal indicating the rough position; and the fine position among the output signals of the absolute displacement sensor. A second demodulator for demodulating the signal indicating the fine position to generate a second phase signal indicating the fine position, and processing the first phase signal from the first demodulator to perform the upper digit of the absolute position data Generating and outputting an absolute data calculating means for generating a portion, a counting pulse corresponding to the phase difference between the second phase signal from the second demodulating means and a reference signal, and a signal indicating the counting direction; Base Phase synchronization / counting pulse generating means for controlling the signal phase to be synchronized with the second phase signal, and counting pulses output from the phase synchronizing / counting pulse generating means based on the signal indicating the counting direction Counting means for counting and generating a lower digit part of the absolute position data; and combining the upper digit part generated by the absolute data calculating means and the lower digit part generated by the counting means to produce the absolute position data And a composing operation means for generating.
[0010]
According to the present invention, when the lower digit portion of the absolute position data is generated based on the signal indicating the fine position among the output signals of the absolute displacement sensor, the second phase signal indicating the fine position and the reference signal are generated. Count pulses corresponding to the phase difference and their count directions are generated, and based on this, the lower digit portion is generated by an increment operation. This eliminates the need for complicated calculations for the ABS data synthesis, and the length measurement value can be updated for each count pulse output, so that it is possible to detect a peak at the time of scanning measurement.
[0011]
In this case, if the cycle of the reference signal is constant, depending on the moving speed of the movable element relative to the fixed element, the phase difference between the second phase signal and the reference signal may be greatly shifted and the phase difference may not be detected correctly. However, if the reference signal is made to follow the second phase signal, the phase difference between the second phase signal and the reference signal can be prevented from becoming too large, and always from the time of the previous phase difference comparison. Only the amount of phase difference deviation can be detected. Thereby, it becomes possible to follow high-speed movement of the scale.
[0012]
As the phase synchronization / counting pulse generation means, for example, a phase comparison circuit that detects a phase difference between the second phase signal and the reference signal, a frequency dividing circuit that divides the reference clock signal to generate a reference signal, And a frequency division switching circuit that controls the frequency division ratio of the frequency divider circuit so as to absorb the phase difference detected by the comparison circuit.
[0013]
Reference phase signal output means for outputting a reference phase signal for providing a reference phase for detecting the absolute phase of the output signal of the absolute displacement sensor, and phase synchronization of either the reference phase signal or the second phase signal Selecting means for outputting to the counting pulse generating means, and controlling the phase synchronization / counting pulse generating means to synchronize the reference signal with the reference phase signal when the reference phase signal is input. This is useful when verifying absolute positions.
[0014]
That is, the displacement measuring apparatus of the present invention is provided with an absolute position verification mode. In this absolute position verification mode, the reference phase signal is synchronized with the reference phase signal by introducing the reference phase signal into the phase synchronization / counting pulse generation means. After that, the counting means is cleared, and the second phase signal is introduced into the phase synchronization / counting pulse generation means so as to obtain the absolute position data. This makes it possible to verify the absolute position very easily during the phase synchronization process. The absolute position verification mode may be shifted when the power is turned on or when the moving speed of the movable element with respect to the fixed element exceeds a predetermined measurable speed.
[0015]
The displacement measuring device of the present invention may be provided with a counting measurement mode. In the count measurement mode, the synthesis calculation means stores the synthesized absolute position data as start data, clears the count means, and thereafter adds the count value of the count means and the start data to thereby calculate the absolute position data. Calculate the data. By providing such a count measurement mode, the synthesis process for the upper digit part is not required, so that an extremely high-speed process is possible and the real-time property of the measurement is further improved. For example, the counting measurement mode may be changed when the user performs a switching operation of a mode changeover switch or the like, or may be changed when the moving speed of the movable element with respect to the fixed element exceeds a predetermined speed.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing a configuration of an ABS / INC combined length measuring system according to an embodiment of the present invention. In this system, a capacitive sensor is used as the ABS sensor 1. As will be described in detail later, the ABS sensor 1 has a main scale and a slider in which electrodes of a predetermined pattern are arranged and moved relative to each other, and capacitive coupling between the main scale and the slider determined according to their relative positions. An output signal including three kinds of absolute position information of the reflected coarse scale, medium scale, and fine scale is output.
[0017]
Among the output signals of the ABS sensor 1, the coarse scale and medium scale output signals corresponding to the upper digits of the absolute position data are input to the demodulation circuit 2, and the fine scale output signals are input to the demodulation circuit 3. The

demodulating circuits

2 and 3 perform these processes such as sampling, mixing, low-pass filtering, and binarization on these output signals, and output a phase signal CMP. The coarse scale signal and the medium scale phase signal CMP Coa., CMP Med. Output from the demodulation circuit 2 are supplied to the ABS data calculation unit 4 where ABS data of the upper digit part is generated. On the other hand, the fine scale phase signal CMP Fin. Output from the demodulation circuit 3 is supplied as one input of the selector 5. The other input of the selector 5 is supplied with a reference phase signal CPO output from a reference counter / sensor drive circuit 6 for generating a drive signal Sd of the ABS sensor 1. The selector 5 selects these inputs and supplies them to the PLL / counting pulse generator 7 as the phase signal CMP. The PLL / counting pulse generator 7 generates a counting pulse signal PULSE and an up / down signal U / P corresponding to the phase difference between the input phase signal CMP and the internally generated reference signal CNT, Phase synchronization control for synchronizing the reference signal CNT with the phase signal CMP is executed. The incremental U / D counter 8 counts the pulse signal PULSE in the direction indicated by the up / down signal U / D supplied from the PLL / counting pulse generator 7. The data DH from the ABS data calculation unit 4 and the data DL from the counter 8 are supplied to the microcomputer 9, where both data are combined to obtain absolute value data. The obtained absolute value data is displayed on the display unit 10.
[0018]
FIG. 2 is a diagram showing a schematic configuration of the ABS sensor 1 used in this embodiment. The ABS sensor 1 includes a main scale 22 as a fixed element, and a slider 21 as a movable element that is opposed to the main scale 22 with a slight gap and is slidable in the x direction in the figure. Transmitter electrodes 23 are arranged on the slider 21 at a predetermined pitch Pt0. The transmission electrode 23 is capacitively coupled to reception electrodes 24a and 24b disposed on the main scale 22 at a pitch Pr. These receiving electrodes 24a and 24b are connected one-to-one with transmission electrodes having pitches Pt1 and Pt2 adjacent in the arrangement direction. The transmission electrodes 25a and 25b are capacitively coupled to detection electrodes 26a and 16b and 27a and 27b provided on the slider 21 side, respectively.
[0019]
Transmitting electrodes are connected in common every seven, and one group constitutes a plurality of electrode groups of eight electrodes. These electrode groups are supplied with eight-phase periodic signals a, b,..., H that are out of phase as drive signals Sd. Specifically, these drive signals Sd are signals chopped by high-frequency pulses, and are supplied from the reference counter / sensor drive circuit 6 described above. The eight-phase periodic signal of the drive signal Sd is controlled by the reference counter / sensor drive circuit 6 so that the phase relationship differs between when coarse scale and medium scale measurement is performed and when fine scale measurement is performed. Is done.
[0020]
The pitch Wt of the electric field pattern generated by supplying the drive signal Sd to the transmission electrode 23 is eight times the pitch Pt0 of the transmission electrode 23, and this pitch Wt is N times the pitch Pr of the reception electrodes 24a and 24b ( For example, 3 times). The receiving electrodes 24a and 24b are arranged so that triangular or sinusoidal electrodes mesh with each other. The phase of the signal received by each receiving electrode 24a, 24b is determined according to the capacitive coupling area between the transmitting electrode 23 and the receiving electrode 24a, 24b, but this depends on the relative position between the slider 21 and the main scale 22. Change.
[0021]
If the reception electrodes 24a, 24b and the transmission electrodes 25a, 25b are formed at the same pitch, the detection electrodes 26a, 26b, 27a, 27b are simply moved to the detection electrode 26a, 26b, 27a, 27b every time the position of the main scale 22 in the x direction changes by the pitch Pr. A repeated periodic signal is detected. In this embodiment, in order to measure the absolute position of three levels of coarse, medium and dense, the pitch of the transmission electrodes 25a and 25b is changed with respect to the reception electrodes 24a and 24b, respectively, from the reference position x0 in the measurement direction. Deviations D1 (x) and D2 (x), which are functions of the distance x, are given.
[0022]
Detection is performed by giving such deviations D1 (x) and D2 (x) and making the detection electrodes 26a, 26b and 27a, 27b have waveform patterns with pitches Wr1 (= 3Pt1) and Wr2 (= 3Pt2), respectively. From the electrodes 26a, 26b and the detection electrodes 27a, 27b, output signals B1, B2 in which a small period determined by the pitch of the receiving electrodes 24a, 24b is superimposed on a large period corresponding to the deviations D1 (x), D2 (x). And C1, C2. By taking the difference between the output signals C1 and C2, the output signal Oc including the absolute position information of the coarse scale determined by the deviation D1 (x) is obtained, and by taking the difference between the output signals B1 and B2, the deviation D2 An output signal Om including medium scale absolute position information determined by (x) is obtained. Further, by taking the difference between the sum of the output signals C1 and C2 and the sum of the output signals B1 and B2, an output signal Of including the absolute position information of the fine scale determined by the receiving electrode pitch is obtained.
[0023]
The output signals Oc and Om are demodulated by the demodulating circuit 2 and the output signal Of is demodulated by the demodulating circuit 3 so that the phase signals CMP Coa. ., CMP Fin. Is required. FIG. 3 is a waveform diagram showing the relationship between the phase signal CMP and the reference phase signal CPO. The absolute position of each scale can be obtained as the phase of each phase signal CMP when the reference phase signal CPO is used as a reference, and specifically, continuously from the rising edge of the reference phase signal CPO to the next rising edge. The phase information obtained by counting up is obtained by sampling at the rising edge of the phase signal CMP. As shown in FIG. 4, the absolute positions of the respective scales obtained are combined with a certain weighting to obtain absolute position data.
[0024]
In the present invention, the position information DH of the coarse scale and the medium scale is synthesized by the ABS data calculation unit 4, but the position information DL of the fine scale is obtained by the counter 8. The position information DL on the dense scale is calculated as follows.
5 and 6 are waveform diagrams of each part for explaining the operation of the PLL / counting pulse generator 7. FIG. The PLL / counting pulse generator 7 generates a pulse signal PULSE corresponding to the phase difference between the input phase signal CMP and the internally generated reference signal CNT, and supplies the pulse signal PULSE to the counter 8. The example of FIG. 5 shows a case where the phase of the phase signal CMP is advanced with respect to the reference signal CNT. In this case, the up / down signal U / D is at the H (up) level. The example of FIG. 6 shows a case where the phase of the phase signal CMP is delayed with respect to the reference signal CNT. In this case, the up / down signal U / D is at the L (down) level. As can be seen from any of the figures, the reference signal CNT is phase-controlled to eliminate the phase difference after detecting the phase difference from the phase signal CMP. Therefore, when a necessary amount of the absolute position counting pulse signal PULSE is output, control is performed so that the phases of the phase signal CMP and the reference signal CNT are aligned.
[0025]
The PLL / counting pulse generator 7 that functions in this way can be configured as shown in FIG. 7, for example. The PLL / counting pulse generator 7 includes an edge differentiating circuit 100, a phase comparing circuit 110, a frequency dividing switching circuit 120, and a frequency dividing circuit 130.
The edge differentiating circuit 100 detects the falling edge of the input phase signal CMP. In the edge differentiating circuit 100, a flip-flop (hereinafter referred to as “FF”) 101 detects the falling edge of the phase signal CMP at the rising edge of the clock signal CK. Then, from the output change of the FF 101, the FF 102 and the NOR gate 103 generate and output a differential pulse P1 having a pulse width corresponding to one cycle of the clock signal CK.
[0026]
In the phase comparison circuit 110, a counter pulse signal PULSE corresponding to the phase difference between the falling edge of the phase signal CMP indicated by the differential pulse P1 and the rising edge of the reference signal CNT output from the frequency dividing circuit 130 The up / down signal U / P for instructing up / down of the counter is output. That is, the differential pulse P1 is converted into a falling pulse corresponding to one pulse width of the clock signal CK (inverted clock signal by the inverter 104) by the NAND gate 111, and then phase-compared with the reference signal CNT by the EX-NOR gate 112. The The output of the EX-NOR gate 112 is divided by the FF 113. When the falling edge of the phase signal CMP precedes the rising edge of the reference signal CNT, the output of the FF 113 falls at the falling edge of the NAND gate 111 and rises at the rising edge of the reference signal CNT. Further, the output of the FF 113 falls at the rising edge of the reference signal CNT and rises at the rising edge of the NAND gate 111 when the rising edge of the reference signal precedes the falling edge of the phase signal CMP. The output of the FF 113 is phase-aligned with the clock signal CK by the NOR gate 114 and the FF 115, and then is provided as the input of the OR gate 105 as the pulse gate signal PG and the clock signal provided to the other input of the OR gate 105. CK is gated for a time corresponding to the phase difference between the phase signal CMP and the reference signal CNT. Thereby, the pulse signal PULSE is obtained.
[0027]
On the other hand, the timing of the trailing edge of the differential pulse P1 is delayed by the half frequency of the clock signal CK by the FF 116 and the OR gate 117. Then, the

FF

118, 119 detects the relationship between the timing of the differential pulse and the phase of the pulse gate signal PG, and outputs the up / down signal U / P. The U / P signal is “H” when the phase of the phase signal CMP is advanced with respect to the reference signal CNT, and is “L” when the phase is delayed.
[0028]
In the frequency division switching circuit 120, the inputs of the pair of FFs 121 and 122 are switched by four inverted output multiplexers (hereinafter referred to as “MPX”) 123, 124, 125, 126 and two

inverters

127, 128. The frequency of the reference clock RCK introduced into the frequency divider circuit 130 is determined. The

MPXs

123 and 124 are switched by a switching signal SELa (= U / D), and the

MPXs

125 and 126 are switched by a switching signal SELb (= PG). In this embodiment, the following three operation modes are realized by switching these MPXs 123 to 126.
[0029]
[Table 1]

[0030]
In the stop mode, when the pulse gate signal PG and the up / down signal U / D are both L, that is, the phase signal CMP is delayed with respect to the reference signal CNT, and the count pulse PULSE is output to correct the delay. This is the mode that will be executed while running. In the stop mode, since

MPX

123 and 125 select input A, a feedback loop of FF121 → inverter 127 → MPX123 → MPX125 → FF121 is formed. When the / Q output of FF121 is H, the feedback input to the D terminal is L Thus, the output is not changed by the input of the clock signal. For this reason, the frequency dividing operation of the frequency dividing circuit 130 is interrupted.
[0031]
The normal mode is a mode that is executed when the pulse gate signal PG is H, that is, when the phase signal CMP and the reference signal CNT are completely synchronized, or when the counter 7 is not counting. In the normal mode, the

MPXs

125 and 126 select the input B, so that a feedback loop of FF121 → inverter 127 → MPX126 → FF122 → MPX125 → FF121 is formed. In this case, the FFs 121 and 122 invert their outputs alternately at the rising edge of the clock signal CK, so that the reference clock RCK is a signal obtained by dividing the clock signal CK by 4. Therefore, the period of the reference signal CNT that is the final stage output from the 1/16 frequency dividing circuit 130 formed by cascading four

FFs

131, 132, 133, and 134 is 64 times the period of the clock signal CK. Become.
[0032]
In the 1/2 mode, when the pulse gate signal PG is L and the up / down signal U / D is H, that is, the phase signal CMP is advanced with respect to the reference signal CNT, and the count pulse is used to correct the advance. This mode is executed while PULSE is being output. In the ½ mode, the MPX 123 selects the input B and the MPX 125 selects the input A, so a feedback loop of FF121 → MPX123 → MPX125 → FF121 is formed. In this case, since this feedback loop functions as a frequency dividing circuit that divides the clock signal CK by 1/2, the cycle of the reference signal CNT that is the final stage output from the frequency dividing circuit 130 is the cycle of the clock signal CK. 32 times. In the ½ mode, the period of the reference signal CNT is ½ of the period of the normal mode, so the phase of the reference signal CNT quickly follows that of the phase signal CMP.
[0033]
With the above operation, the generation of the pulse signal PULSE corresponding to the phase difference between the phase signal CMP and the reference signal CNT and the synchronization of the phase signal CMP and the reference signal CNT are performed.
[0034]
FIG. 8 is a state transition diagram showing a measurement operation mode using this ABS / INC combined length measurement system. First, when the operation of the system is started, the ABS processing of the counter 8 is executed (S1). This processing mode is an absolute position verification mode. Specifically, the input of the reference phase signal CPO of the selector 5 is made active, and the reference phase signal CPO is introduced to the PLL / counting pulse generator 7 as the phase signal CMP. . Thereby, since the reference signal CNT is synchronized with the reference phase signal CPO, the value of the counter 8 is cleared when synchronization is established. Subsequently, the fine scale phase signal CMP Fin. By switching the input side to active, the pulse signal PULSE corresponding to the phase difference between the phase signal CMP and the reference signal CNT is output, and the count value of the counter 8 indicates the correct absolute position.
[0035]
When the ABS process of the counter 8 is completed, the process proceeds to the normal mode (S2). In this mode, the absolute position data is obtained by synthesizing the output data DH of the ABS data calculation unit 4 and the count value DL of the counter 8 and adding an offset value thereto as necessary. Is displayed. For example, when a preset operation is performed, the offset value is obtained by subtracting the value of the current composite data from the preset value (S3).
[0036]
When a peak detection instruction (PEAK ON) is input in the normal mode, the following processing is executed. As shown in FIG. 9, this peak detection is a measurement mode in which the surface of the measurement object 31 is copied and measured by the measurement probe 32 to detect the highest position, the lowest position, etc., and real-time characteristics are required for measurement. . In this case, the microcomputer 9 first stores the value obtained by adding the offset value to the combined data as start data, and clears the counter 8 (S5). Then, the copying detection mode is entered (S6). This mode is a counting (incremental) measurement mode, and absolute position data is calculated by adding the counter value sequentially updated by the counting operation of the counter 8 and the stored start data (S6). In this case, the data used for calculating the absolute position is the counter value and the stored start value, and the data DH from the ABS data calculation unit 4 is not used, so that extremely high-speed measurement is possible. In the peak detection, the magnitude values of the absolute position data obtained sequentially are compared to detect the peak value and display it. When the peak detection is completed (PEAK OFF), the counter value is converted to ABS by the same process as in step S1, and the normal mode is returned (S7).
[0037]
In the scanning detection mode, the moving speed of the slider 21 with respect to the main scale 22 is monitored, and if this moving speed exceeds an overspeed that cannot be measured, an ABS process such as steps S1 and S7 is performed. A process of returning to the incremental mode after execution may be executed. It is also conceivable to automatically switch to the incremental mode as in steps S5 and S6 when the moving speed exceeds a predetermined speed.
[0038]
In this apparatus, since the amount of processing in the incremental mode (counting measurement mode) is small, a sufficient speed can be obtained even if the operating frequency is lowered, and the current consumption can be greatly reduced. Furthermore, since the operating frequency can be lowered, a low-speed and inexpensive 4-bit microcomputer or the like can be used, so that the cost can be reduced accordingly. In the incremental mode, even if an overspeed occurs, the absolute position verification mode (S7) can return to an accurate value, so that the transition to the ABS measurement can be performed very smoothly, and the merit of the ABS system is not impaired.
[0039]
【The invention's effect】
As described above, according to the present invention, it is possible to update the measurement speed at a very high speed in the count measurement mode, thereby following the high-speed movement of the scale and further improving the real-time property. There is an effect that peak detection and the like are possible.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of an ABS / INC combined length measurement system according to an embodiment of the present invention.
FIG. 2 is a diagram showing details of an ABS sensor in the same system.
FIG. 3 is a waveform diagram showing a relationship between a phase signal CMP of each scale and a reference phase signal CPO in the system.
FIG. 4 is a diagram for explaining a concept of synthesis processing of each scale in the system.
FIG. 5 is a waveform diagram of each part of a PLL / counting pulse generation unit in the same system.
FIG. 6 is a waveform diagram of each unit of a PLL / counting pulse generation unit in the same system.
FIG. 7 is a block diagram of a PLL / counting pulse generator in the same system.
FIG. 8 is a state transition diagram during measurement in the system.
FIG. 9 is a diagram for explaining a scanning measurement mode in the system.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... ABS sensor, 2, 3 ... Demodulation circuit, 4 ... ABS data calculating part, 5 ... Selector, 6 ... Reference | standard counter and sensor drive circuit, 7 ... PLL and count pulse generation part, 8 ... Incremental U / D counter, 9 ... microcomputer, 10 ... display unit.

Claims

An absolute displacement sensor that outputs absolute position information of the movable element with respect to the fixed element, and that outputs a signal indicating at least a coarse position and a signal indicating a fine position;
First demodulating means for demodulating the signal indicating the rough position among the output signals of the absolute displacement sensor to generate a first phase signal indicating the rough position;
Second demodulating means for demodulating a signal indicating the fine position among output signals of the absolute displacement sensor to generate a second phase signal indicating the fine position;
Absolute data computing means for processing the first phase signal from the first demodulating means to generate an upper digit portion of absolute position data;
A count pulse corresponding to the phase difference between the second phase signal from the second demodulator and the reference signal and a signal indicating the counting direction are generated and output, and the phase of the reference signal is set to the second phase. Phase-synchronizing / counting pulse generating means for controlling to synchronize with a signal;
Counting means for counting the counting pulses output from the phase synchronization / counting pulse generating means based on the signal indicating the counting direction to generate the lower digit part of the absolute position data;
Displacement measurement, comprising: a combination calculation means for generating the absolute position data by combining the upper digit part generated by the absolute data calculation means and the lower digit part generated by the counting means apparatus.

The phase synchronization / counting pulse generating means includes
A phase comparison circuit for detecting a phase difference between the second phase signal and a reference signal;
A frequency dividing circuit for dividing the reference clock signal to generate the reference signal;
2. The displacement measuring apparatus according to claim 1, further comprising a frequency division switching circuit that controls a frequency division ratio of the frequency divider circuit so as to absorb the phase difference detected by the phase comparison circuit.

A reference phase signal output means for outputting a reference phase signal that gives a reference phase for detecting an absolute phase of an output signal of the absolute displacement sensor;
Selecting means for outputting either the reference phase signal or the second phase signal to the phase synchronization / counting pulse generating means;
3. The phase synchronization / counting pulse generation means controls to synchronize the reference signal with the reference phase signal when the reference phase signal is input. Displacement measuring device.

It has an absolute position verification mode,
In this absolute position verification mode, the reference phase signal is introduced into the phase synchronization / counting pulse generation means to synchronize the reference signal with the reference phase signal, and then the counting means is cleared, 4. The displacement measuring apparatus according to claim 3, wherein the absolute position data is obtained by introducing the second phase signal into the counting pulse generating means.

It has a counting measurement mode,
In the count measurement mode, the synthesis calculation means stores the synthesized absolute position data as start data, clears the count means, and thereafter adds the count value of the count means and the start data. The displacement measuring device according to any one of claims 1 to 4, wherein the absolute position data is calculated accordingly .

6. The displacement measuring device according to claim 5, wherein when the moving speed of the movable element with respect to the fixed element exceeds a predetermined speed, the counting measurement mode is shifted to.

5. The displacement measuring apparatus according to claim 4, wherein when the moving speed of the movable element with respect to the fixed element exceeds a predetermined measurable speed, the absolute position verification mode is entered.