Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4236607B2 - Circuit board - Google Patents
[go: Go Back, main page]

JP4236607B2 - Circuit board - Google Patents

Circuit board Download PDF

Info

Publication number
JP4236607B2
JP4236607B2 JP2004091258A JP2004091258A JP4236607B2 JP 4236607 B2 JP4236607 B2 JP 4236607B2 JP 2004091258 A JP2004091258 A JP 2004091258A JP 2004091258 A JP2004091258 A JP 2004091258A JP 4236607 B2 JP4236607 B2 JP 4236607B2
Authority
JP
Japan
Prior art keywords
circuit board
slot
waveguide
slot hole
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004091258A
Other languages
Japanese (ja)
Other versions
JP2005278016A (en
Inventor
昇 久保
良男 築山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP2004091258A priority Critical patent/JP4236607B2/en
Publication of JP2005278016A publication Critical patent/JP2005278016A/en
Application granted granted Critical
Publication of JP4236607B2 publication Critical patent/JP4236607B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)

Description

本発明は、高周波の半導体素子を搭載し、その伝送線路に接続される導波管を備える回路基板に係わり、特に、高周波信号の、マイクロストリップ線路から導波管への伝送損失の抑制が可能であると同時に高歩留まりと安価な量産に適した回路基板に関する。   The present invention relates to a circuit board equipped with a high-frequency semiconductor element and including a waveguide connected to the transmission line. In particular, transmission loss of a high-frequency signal from the microstrip line to the waveguide can be suppressed. At the same time, it relates to a circuit board suitable for high yield and inexpensive mass production.

高速大容量の情報伝達を行う加入者系無線アクセスシステム(FWA)、衛星通信、ホームリンク、超高速無線LANや、衝突防止等に応用が考えられている車載レーダは、数〜100GHzの高周波信号をアンテナで送受信する。中でも40GHz以上の周波数帯域で使用されるアンテナは伝送損失の小さい導波管を給電部の構造にしているものが多い。
一方で40GHz以上の高周波信号を生成あるいは増幅する半導体デバイスは、通常マイクロストリップ線路のような平面線路の回路基板に実装されて用いられる。そこで如何に平面線路を導波管に損失を抑制して接続するかが重要である。
In-vehicle radars that are considered to be applied to subscriber wireless access systems (FWA), satellite communications, home links, ultra-high speed wireless LANs, collision prevention, etc. that transmit high-speed and large-capacity information are high-frequency signals of several to 100 GHz. Is transmitted and received with an antenna. Among them, many antennas used in a frequency band of 40 GHz or more have a structure in which a waveguide having a small transmission loss is used as a feeding part.
On the other hand, a semiconductor device that generates or amplifies a high-frequency signal of 40 GHz or more is usually used by being mounted on a planar circuit board such as a microstrip line. Therefore, it is important how to connect the planar line to the waveguide while suppressing loss.

まず、図9を参照しながら、従来から使用されている回路基板について説明する。図9(a)は、回路基板の従来技術を示す断面図であり、図9(b)は(a)において符号Bで示される方向から見た矢視図である。図9において、回路基板21は誘電体基板24上に半導体素子22を実装し、この半導体素子22に接続されるマイクロストリップ線路23は誘電体基板24上に配線されている。
一方、誘電体基板24のマイクロストリップ線路23が配線されている側とは反対側には、スロット26が形成されるグランドパターン25が設けられており、このグランドパターン25に導波管27が接続されている。スロット26は、この導波管27の内部に収まるように形成されている。
このような従来の回路基板21においては、マイクロストリップ線路23と導波管27の間において、高周波信号を伝送する際にスロット26のみを介して変換が可能で、このスロット26のみで励振されている。また、このスロット26の寸法によってインピーダンスを調整することができる。しかしながら、1つのスロット26の寸法で可能なインピーダンスの調整には限界があり、不整合による高周波信号の反射が原因で、伝送損失が大きくなり回路基板特性が不十分となる場合もあった。
そこで、従来からこのような接続構造においては伝送損失を低減するための技術改良がなされている。
First, a conventionally used circuit board will be described with reference to FIG. FIG. 9A is a cross-sectional view showing the prior art of a circuit board, and FIG. 9B is an arrow view seen from the direction indicated by the reference numeral B in FIG. In FIG. 9, a circuit board 21 has a semiconductor element 22 mounted on a dielectric substrate 24, and a microstrip line 23 connected to the semiconductor element 22 is wired on the dielectric substrate 24.
On the other hand, a ground pattern 25 in which a slot 26 is formed is provided on the side of the dielectric substrate 24 opposite to the side where the microstrip line 23 is wired, and a waveguide 27 is connected to the ground pattern 25. Has been. The slot 26 is formed so as to fit inside the waveguide 27.
In such a conventional circuit board 21, when a high frequency signal is transmitted between the microstrip line 23 and the waveguide 27, conversion is possible only through the slot 26, and excitation is performed only in the slot 26. Yes. Further, the impedance can be adjusted according to the size of the slot 26. However, there is a limit to the impedance adjustment possible with the size of one slot 26. Due to the reflection of a high-frequency signal due to mismatching, the transmission loss may increase and the circuit board characteristics may be insufficient.
Therefore, conventionally, such a connection structure has been improved in technology for reducing transmission loss.

例えば、特許文献1には、発明の名称を「配線基板およびその導波管との接続構造」として、「誘電体基板と、該誘電体基板の一方の表面に形成された信号伝送線路と、該信号伝送線路と導波管を接続するための接続部を具備する配線基板であって、前記接続部が、前記誘導体基板の他方の表面に形成され、前記信号伝送線路の終端と対峙する位置に第1のスロット孔を有する第1のグランド層と、該第1のグランド層の少なくとも前記第1のスロット孔形成表面に形成された誘電体部と、該誘電体部の表面に設けられ、前記第1のスロット孔と対峙する位置に第2のスロット孔を有し、且つ導波管との接続時に前記第1のグランド層と同電位に保たれる第2のグランド層と、を具備することを特徴とする配線基板」が開示されている。   For example, in Patent Document 1, the name of the invention is “connection structure with wiring board and its waveguide”, “dielectric substrate, signal transmission line formed on one surface of the dielectric substrate, A wiring board having a connection portion for connecting the signal transmission line and the waveguide, wherein the connection portion is formed on the other surface of the dielectric substrate and faces the end of the signal transmission line. A first ground layer having a first slot hole, a dielectric part formed on at least the first slot hole forming surface of the first ground layer, and a surface of the dielectric part, A second ground layer having a second slot hole at a position facing the first slot hole and maintained at the same potential as the first ground layer when connected to the waveguide. A wiring board ”is disclosed.

以下、図10を参照しながら特許文献1に開示された従来技術について説明する。図10において、配線基板は、高周波用パッケージ31に導波管32を接続するものであり、誘電体基板30上に高周波素子33を実装し、誘電体基板30の下面には第1のスロット孔34を形成する第1のグランド層35が設けられている。また、この第1のグランド層35に接続される導波管32の内部には誘電体部36を設け、第2のスロット部37を形成する第2のグランド層38を導波管32の内壁サイズと同じあるいはそれよりも小さいサイズとして備えている。
このように第1のスロット孔に加えて、第2のスロット孔を設けることによって、第1のスロット孔を通過した高周波信号を第2のスロット孔によってさらに励振することができ、もって信号伝送線路と導波管の接続性を高めることができる。また、第2のスロット部37と導波管32の界面において磁場分布を水平とすることが可能となり、さらに、接続部における空気中への電磁場の分布を抑制し放射による変換損失を抑えることができ、その結果、高周波信号の伝送損失の小さい接続構造を実現できる。
Hereinafter, the prior art disclosed in Patent Document 1 will be described with reference to FIG. In FIG. 10, a wiring board connects a waveguide 32 to a high frequency package 31, a high frequency element 33 is mounted on a dielectric substrate 30, and a first slot hole is formed on the lower surface of the dielectric substrate 30. A first ground layer 35 forming 34 is provided. In addition, a dielectric portion 36 is provided inside the waveguide 32 connected to the first ground layer 35, and the second ground layer 38 forming the second slot portion 37 is connected to the inner wall of the waveguide 32. The size is the same as or smaller than the size.
In this way, by providing the second slot hole in addition to the first slot hole, the high-frequency signal that has passed through the first slot hole can be further excited by the second slot hole, and thus the signal transmission line. And the connectivity of the waveguide can be improved. In addition, it is possible to make the magnetic field distribution horizontal at the interface between the second slot portion 37 and the waveguide 32. Further, it is possible to suppress the electromagnetic field distribution in the air at the connection portion and suppress the conversion loss due to radiation. As a result, a connection structure with a small transmission loss of high-frequency signals can be realized.

また、特許文献1以前の技術としては、特許文献2に特許文献1と同一の出願人から「高周波用パッケージおよびその接続構造」という名称で、高周波パッケージのキャビティ内部に収納される高周波素子に接続される高周波伝送線路を形成した面とは反対の誘電体基板表面に開口部を有するグランド層を形成し、このグランド層を接続する導波管の終端壁として機能させるとともに、高周波伝送線路を電磁結合により開口部に結合させ、この開口部を用いて接続した導波管を励振させることによって開放端を有する導波管と直接的に接続することができるとともに、高周波素子のキャビティ内での封止を確実に行うことができる発明が開示されている。   Further, as a technology before Patent Document 1, the same applicant as Patent Document 1 in Patent Document 2 is connected to a high-frequency element housed in the cavity of the high-frequency package under the name of “high-frequency package and its connection structure”. A ground layer having an opening is formed on the surface of the dielectric substrate opposite to the surface on which the high-frequency transmission line is formed, and functions as a terminating wall of the waveguide connecting the ground layer, and the high-frequency transmission line is electromagnetically By coupling to the opening by coupling and exciting the waveguide connected using this opening, it is possible to directly connect to the waveguide having an open end, and to seal the high-frequency element in the cavity. An invention that can be surely stopped is disclosed.

特開2001−217618号公報JP 2001-217618 A 特開平11−112209号公報JP 11-112209 A

しかしながら、まず特許文献2に記載された従来の技術は、高周波信号を励振するスロット孔が1つのみ設けられているのみであるため、信号伝送線路と導波管の接続性を高めるには限界があった。
また、特許文献1に記載された従来の技術では、導波管内にスロット孔を追加して第1と第2のスロット孔を設けており、より効果的に伝送損失の低減を図っているものの、第1のスロット孔と第2のスロット孔の間には誘電体が備えられている。この誘電体は、スロット孔のインピーダンスと導波管のインピーダンスの整合を図るものであるが、これは特許文献2に開示される従来の技術にも記載がある。
しかし、この誘電体は導波管の内部に収容する必要があり、誘電体部材が必要であることはもちろんのこと、その加工や収容の工程などが必要であることからコストや歩留まりに影響を与え、量産性という点では課題があった。
しかも、誘電体を加工する際には、その材料の誘電率の変動により誘電体内の実効波長が変動し、また誘電体の厚み変動により第1スロット孔と第2のスロット孔の距離が変動するなどの理由で、インピーダンスを調整するためには材料と形状要素の両方を調整する必要があり、大量に製造するには大きな課題となっていた。
However, since the conventional technique described in Patent Document 2 has only one slot hole for exciting a high-frequency signal, there is a limit to improving the connectivity between the signal transmission line and the waveguide. was there.
Further, in the conventional technique described in Patent Document 1, slot holes are added in the waveguide to provide first and second slot holes, and the transmission loss is more effectively reduced. A dielectric is provided between the first slot hole and the second slot hole. This dielectric is intended to match the impedance of the slot hole and the impedance of the waveguide. This is also described in the prior art disclosed in Patent Document 2.
However, this dielectric must be housed inside the waveguide, and of course, the dielectric member is required, and the processing and housing processes are necessary, which affects the cost and yield. Given that, there was a problem in terms of mass productivity.
Moreover, when processing the dielectric, the effective wavelength in the dielectric varies due to variations in the dielectric constant of the material, and the distance between the first slot hole and the second slot varies due to variations in the thickness of the dielectric. For this reason, in order to adjust the impedance, it is necessary to adjust both the material and the shape element, which has been a big problem for mass production.

本発明はかかる従来の事情に対処してなされたものであり、高周波信号の導波管通過に伴う伝送損失を抑制して高速大容量の情報伝達が可能であると同時に高い歩留まりと安価な量産に適した回路基板を提供するものでもある。   The present invention has been made in response to such a conventional situation, and it is possible to transmit high-speed and large-capacity information by suppressing transmission loss associated with passage of a high-frequency signal through a waveguide, and at the same time, high yield and inexpensive mass production. It also provides a circuit board suitable for the above.

上記目的を達成するため、請求項の発明である回路基板は、一方の面に素子とこの素子に接続されるマイクロストリップ線路が配線され他方の面に第1のスロット孔を形成するグランドパターンを備える第1の誘電体基板と、この第1の誘電体基板の他の面に接続される導波管とを有する回路基板であって、第1の誘導体基板に備えられたグランドパターン上に第1のスロット孔と符合する位置に第1のスロット孔よりも水平断面積の大きな空洞を形成する金属層を設け、第1のスロット孔と符合する位置に空洞を介して空洞よりも水平断面積の小さな第2のスロット孔を形成する金属板を金属層上に設け、この金属上に第2のスロット孔よりも水平断面積の大きな導波管を接続するものである。 To achieve the above object, the circuit board is a first aspect of the present invention, a ground pattern microstrip line connected to the device and elements on one surface to form a first slot-hole on the other surface is wire A circuit board having a first dielectric substrate comprising: and a waveguide connected to the other surface of the first dielectric substrate, on a ground pattern provided on the first dielectric substrate A metal layer that forms a cavity having a larger horizontal cross-sectional area than the first slot hole is provided at a position coincident with the first slot hole, and the metal layer is cut horizontally through the cavity at a position coincident with the first slot hole. A metal plate for forming a second slot hole having a small area is provided on the metal layer, and a waveguide having a horizontal cross-sectional area larger than that of the second slot hole is connected to the metal plate .

さらに、請求項の発明である回路基板は、請求項に記載された回路基板において、金属層に代えて、空洞を形成しこの空洞の内周面に側面グランドパターンを備えると同時にグランドパターンに接続されるグランドビアを備える第2の誘電体基板を設け、この第2の誘電体基板上に導波管を接続するものである。 Furthermore, a circuit board according to a second aspect of the present invention is the circuit board according to the first aspect , wherein instead of the metal layer, a cavity is formed and a side surface ground pattern is provided on the inner peripheral surface of the cavity, and at the same time A second dielectric substrate having a ground via connected to the first dielectric substrate is provided, and a waveguide is connected to the second dielectric substrate.

請求項1及び請求項に記載された回路基板においては、第1のスロット孔と空洞を介して、第1のスロット孔に符合する位置に第2のスロット孔を備える金属板や金属キャップを設けているため、導波管を通過する高周波信号は、第1のスロット孔に加えて第2のスロット孔によっても励振され、インピーダンスの不整合を減少させることができるため伝送損失を低減可能である。しかも、第1のスロット孔と第2のスロット孔は、空洞を介して符合する位置に形成されているため、誘電体材料が不要であり、また、誘電体を収容して製造するよりも工程数が少なく、安価な生産性と高い量産性を発揮することができる。 In the circuit board according to claim 1 and claim 2, via the first slot-hole and the cavity, the metal plate or metal cap with a second slot holes at positions coincident with the first slot-hole Therefore, the high-frequency signal passing through the waveguide is excited by the second slot hole in addition to the first slot hole, and impedance mismatch can be reduced, so that transmission loss can be reduced. is there. In addition, since the first slot hole and the second slot hole are formed at positions that coincide with each other through the cavity, no dielectric material is required, and the process is more effective than housing and manufacturing the dielectric. The number is small, and low-cost productivity and high mass productivity can be exhibited.

また、導波管内部に誘電体を収容する際には、その誘電体の誘電率とその形状要素を考慮してインピーダンスを整合させる必要があるが、請求項1乃至請求項5に記載された回路基板では、形成された空洞には比誘電率が1である空気が存在しており、別途誘電体を導波管の内部に収容することに比較して、安定した誘電率を確保することができる。したがってインピーダンスの調整に対しては形状要素のみを考慮すればよく、しかも、空洞であることから形状は容易に加工することが可能である。   Further, when the dielectric is accommodated inside the waveguide, it is necessary to match the impedance in consideration of the dielectric constant of the dielectric and the shape factor, which is described in claims 1 to 5. In the circuit board, air having a relative dielectric constant of 1 exists in the formed cavity, and a stable dielectric constant is ensured as compared with the case where a separate dielectric is accommodated inside the waveguide. Can do. Therefore, only the shape element needs to be considered for the impedance adjustment, and the shape can be easily processed because it is a cavity.

以下に、本発明に係る回路基板の第1の実施の形態を図1に基づき説明する。
図1(a)は第1の実施の形態に係る回路基板の断面図であり、図1(b)は図1(a)において示される符号Aの方向から見た矢視図である。
図1において、回路基板1aは、誘電体基板4の上に半導体素子2を実装し、半導体素子2にはマイクロストリップ線路3が接続されている。誘電体基板4の下面にはグランドパターン5が設けられており、このグランドパターン5にはスロット6が形成されている。なお、マイクロストリップ線路3の端部3aは、このスロット6の中央部から、符号Lで示される高周波信号周波数の1/4波長ほど距離を離していわゆるオープンスタブの状態で設けられており、これによってマイクロストリップ線路3とスロット6が電磁結合されている。
グランドパターン5には、導波管7が接続されており、導波管7の内部には追加スロット10を形成した金属板8が収容されている。追加スロット10は、導波管7内部に形成される空洞9を介してスロット6と符合するように形成されている。
Hereinafter, a first embodiment of a circuit board according to the present invention will be described with reference to FIG.
FIG. 1A is a cross-sectional view of the circuit board according to the first embodiment, and FIG. 1B is a view as seen from the direction of the symbol A shown in FIG.
In FIG. 1, a circuit board 1 a has a semiconductor element 2 mounted on a dielectric substrate 4, and a microstrip line 3 is connected to the semiconductor element 2. A ground pattern 5 is provided on the lower surface of the dielectric substrate 4, and a slot 6 is formed in the ground pattern 5. The end 3a of the microstrip line 3 is provided in a so-called open stub state at a distance of about 1/4 wavelength of the high frequency signal frequency indicated by the symbol L from the center of the slot 6. Thus, the microstrip line 3 and the slot 6 are electromagnetically coupled.
A waveguide 7 is connected to the ground pattern 5, and a metal plate 8 in which an additional slot 10 is formed is accommodated inside the waveguide 7. The additional slot 10 is formed so as to coincide with the slot 6 through a cavity 9 formed inside the waveguide 7.

このように形成される本実施の形態に係る回路基板1aでは、例えば半導体素子2によって生成される高周波信号は、マイクロストリップ線路3から電磁結合によりスロット6に励振され、伝送される。さらに、追加スロット10によっても励振され、導波管7内へ伝送される。
この高周波信号の伝送の際には、マイクロストリップ線路3と導波管7のインピーダンスの不整合に伴う高周波信号の反射によって、伝送損失が生ずるが、そのインピーダンスの不整合をスロット6のみならず、追加スロット10によってより低減が可能である。しかも、追加スロット10は空洞9を介してスロット6と符合する位置に、すなわち、導波管7内でスロット6の直下に設けられている。空洞9は空気層であるため、比誘電率が1と安定しており、安定したインピーダンス整合を追加スロットにより実施する事ができ、高周波信号の伝送損失を安定して低減することができる。
In the circuit board 1a according to the present embodiment thus formed, for example, a high-frequency signal generated by the semiconductor element 2 is excited from the microstrip line 3 to the slot 6 by electromagnetic coupling and transmitted. Further, it is excited by the additional slot 10 and transmitted into the waveguide 7.
During transmission of this high-frequency signal, transmission loss occurs due to reflection of the high-frequency signal due to the impedance mismatch between the microstrip line 3 and the waveguide 7, but the impedance mismatch is not limited to the slot 6, Further reduction is possible by the additional slot 10. In addition, the additional slot 10 is provided at a position coinciding with the slot 6 through the cavity 9, that is, immediately below the slot 6 in the waveguide 7. Since the cavity 9 is an air layer, the relative dielectric constant is stable at 1, and stable impedance matching can be performed by the additional slot, so that transmission loss of high-frequency signals can be stably reduced.

次に、本発明に係る回路基板の第2の実施の形態を図2に基づき説明する。
図2は第2の実施の形態に係る回路基板の断面図である。第1の実施の形態の説明時に用いた矢視図は、本実施の形態においても第1の実施の形態と略同一であることから省略した。
図2において、図1に示される構成と同一の構成には同一の符号を付し、その説明は省略する。本実施の形態に係る回路基板1bにおいては、導波管7a内部に段差11a,11bを形成し、この段差11a,11bに追加スロット10を形成した金属板8を設置するようにしたものである。
本実施の形態では、第1の実施の形態が奏する効果に加え、第1の実施の形態が金属板8を導波管7の内周面に設置するようにしたのに対して、段差11a,11bに設置面積をより大きく取って設置することができるためより堅固に固定することができる。また、金属板8の組み込みも導波管7aの開放端部から内部に挿入して、段差11a,11bまで収容すればよいので容易に位置決めすることができる。
Next, a second embodiment of the circuit board according to the present invention will be described with reference to FIG.
FIG. 2 is a cross-sectional view of a circuit board according to the second embodiment. The arrow view used when explaining the first embodiment is omitted because it is substantially the same as that of the first embodiment in this embodiment.
2, the same components as those shown in FIG. 1 are denoted by the same reference numerals, and the description thereof is omitted. In the circuit board 1b according to the present embodiment, steps 11a and 11b are formed inside the waveguide 7a, and a metal plate 8 in which an additional slot 10 is formed is installed in the steps 11a and 11b. .
In the present embodiment, in addition to the effect of the first embodiment, the first embodiment is configured to install the metal plate 8 on the inner peripheral surface of the waveguide 7, while the step 11a. 11b can be installed with a larger installation area, so that it can be fixed more firmly. In addition, the metal plate 8 can be easily positioned by inserting it into the inside from the open end of the waveguide 7a and accommodating the steps 11a and 11b.

本発明に係る回路基板の第3の実施の形態を図3に基づき説明する。(特に、請求項に対応)
図3は第3の実施の形態に係る回路基板の断面図である。第1の実施の形態の説明時に用いた矢視図は、本実施の形態においても第1の実施の形態と略同一であることから省略した。
図3において、図1に示される構成と同一の構成には同一の符号を付し、その説明は省略する。本実施の形態に係る回路基板1cにおいては、グランドパターン5の下面に、空洞9が形成された金属板12をさらに設けて、その金属板12の下面にグランドパターン5のスロット6と符号するように追加スロット10を備えた金属板8を設置している。そして、この金属板8の下面に導波管7を接続するものである。
本実施の形態においては、金属板8は導波管7内部に収容されることなく、導波管7の端面に設けられているが、金属板8とグランドパターン5の間には、第1及び第2の実施の形態と同様に空洞9が形成されている。
本実施の形態においても、第1及び第2の実施の形態と同様に、インピーダンスの不整合をスロット6のみならず、追加スロット10によってもより低減可能である。また、数10GHz、例えば車載レーダに用いられるような77GHzを伝送させる誘電体基板は非常に薄く、割れやすく、取扱いに注意が必要である。しかしながら、金属板を用いることにより強度が非常に大きくなり、耐震性にも優れる。
A third embodiment of the circuit board according to the present invention will be described with reference to FIG. (In particular, corresponding to claim 1 )
FIG. 3 is a cross-sectional view of a circuit board according to the third embodiment. The arrow view used when explaining the first embodiment is omitted because it is substantially the same as that of the first embodiment in this embodiment.
3, the same components as those shown in FIG. 1 are denoted by the same reference numerals, and the description thereof is omitted. In the circuit board 1c according to the present embodiment, a metal plate 12 in which a cavity 9 is formed is further provided on the lower surface of the ground pattern 5, and the slot 6 of the ground pattern 5 is denoted on the lower surface of the metal plate 12. A metal plate 8 having an additional slot 10 is installed. The waveguide 7 is connected to the lower surface of the metal plate 8.
In the present embodiment, the metal plate 8 is not housed in the waveguide 7 and is provided on the end surface of the waveguide 7. And the cavity 9 is formed similarly to 2nd Embodiment.
Also in the present embodiment, as in the first and second embodiments, impedance mismatch can be further reduced not only by the slot 6 but also by the additional slot 10. In addition, a dielectric substrate that transmits several tens of GHz, for example 77 GHz used in an on-vehicle radar, is very thin, easily broken, and needs to be handled with care. However, the use of a metal plate greatly increases the strength and provides excellent earthquake resistance.

さらに、本発明に係る回路基板の第4の実施の形態を図4に基づき説明する。(特に、請求項に対応)
図4は第4の実施の形態に係る回路基板の断面図である。第1の実施の形態の説明時に用いた矢視図は、本実施の形態においても省略した。
図4において、図1に示される構成と同一の構成には同一の符号を付し、その説明は省略する。本実施の形態に係る回路基板1dにおいては、第3の実施の形態において設けられた金属板12に代えて、グランドパターン5の下面に誘電体13を設け、その誘電体13の下面に金属板8を設置するものである。この金属板8は、グランドビア14及び側面グランドパターン16によって、グランドパターン5と接続されている。そして、第3の実施の形態と同様に金属板8に導波管7を接続するものである。
このように構成される回路基板1dにおいても、前述の第1乃至第3の実施の形態と同様な効果を奏することができる。
Furthermore, a fourth embodiment of the circuit board according to the present invention will be described with reference to FIG. (In particular, corresponding to claim 2 )
FIG. 4 is a cross-sectional view of a circuit board according to the fourth embodiment. The arrow view used when explaining the first embodiment is also omitted in this embodiment.
4, the same components as those shown in FIG. 1 are denoted by the same reference numerals, and the description thereof is omitted. In the circuit board 1d according to the present embodiment, instead of the metal plate 12 provided in the third embodiment, a dielectric 13 is provided on the lower surface of the ground pattern 5, and the metal plate is provided on the lower surface of the dielectric 13. 8 is installed. The metal plate 8 is connected to the ground pattern 5 by the ground via 14 and the side surface ground pattern 16. Then, the waveguide 7 is connected to the metal plate 8 as in the third embodiment.
The circuit board 1d configured as described above can achieve the same effects as those of the first to third embodiments described above.

最後に、本発明に係る回路基板の第5の実施の形態を図5に基づき説明する。
図5は第5の実施の形態に係る回路基板の断面図である。矢視図は、本実施の形態においても省略した。
図5において、図1に示される構成と同一の構成には同一の符号を付し、その説明は省略する。本実施の形態に係る回路基板1eにおいては、第1乃至第4の実施の形態において設けられていた金属板8に代えて、追加スロット10が形成された金属キャップ18を設けるものである。また、導波管7の内周面とこの金属キャップ18の外周面の隙間には導体17を介挿している。
このように構成される本実施の形態においては、金属キャップ18をグランドパターン5に接続するように設けるため、予め設定されるスロット6と追加スロット10間の距離と形成される空洞9の寸法を容易に調整することができ、インピーダンスの調整をより容易に実施することができる。
また、導体17の介挿は必要であるものの、金属キャップ18自体の挿入はその端面をグランドパターン5に設置するため比較的容易に行うことができ、組立の工程にはあまり大きな負荷はかかることがない。
このほか、第1乃至第2の実施の形態に係る回路基板が発揮する効果を同様に奏することができる。
Finally, a circuit board according to a fifth embodiment of the present invention will be described with reference to FIG.
FIG. 5 is a cross-sectional view of a circuit board according to the fifth embodiment. The arrow view is also omitted in the present embodiment.
5, the same components as those shown in FIG. 1 are denoted by the same reference numerals, and the description thereof is omitted. In the circuit board 1e according to the present embodiment, a metal cap 18 in which an additional slot 10 is formed is provided instead of the metal plate 8 provided in the first to fourth embodiments. In addition, a conductor 17 is interposed between the inner peripheral surface of the waveguide 7 and the outer peripheral surface of the metal cap 18.
In this embodiment configured as described above, since the metal cap 18 is provided so as to be connected to the ground pattern 5, the distance between the preset slot 6 and the additional slot 10 and the dimension of the cavity 9 to be formed are set. It can be adjusted easily, and the impedance can be adjusted more easily.
In addition, although the conductor 17 is required to be inserted, the metal cap 18 itself can be inserted relatively easily because the end face of the metal cap 18 is installed on the ground pattern 5, and a large load is applied to the assembly process. There is no.
In addition, the effects exhibited by the circuit boards according to the first and second embodiments can be similarly achieved.

次に、第1の実施の形態に係る回路基板1aについて、有限要素法を使用してシミュレーションを実施した。その結果について図6乃至図8を参照しながら説明する。
図6は、入力側をマイクロストリップ線路としたS11(反射)解析結果を示すものであり、図7は同じく、S21(通過)解析結果を示すものであり、図8は放射の割合解析結果を示すものである。いずれの図も従来構造として、図9に示した回路基板21の解析結果を付記している。
図6において、横軸はマイクロストリップ線路から伝送される高周波信号の周波数であり、縦軸は高周波信号の反射レベルの絶対値を示すものである。今回の発明構造として記載した第1の実施の形態に係る回路基板1aの反射解析結果は、従来構造として記載した回路基板21の反射解析結果に比較していずれの周波数においても低い反射レベルを示している。特に、76.5GHz近傍では、従来構造に比較して飛躍的に低いレベルを示している。さらに、例えば−15dB以下となる周波数幅は、従来の3GHzから6GHzへと倍程度になっている。したがって、生成される高周波信号に合致するように調整することによって、高周波信号の反射はかなりのレベルで改善することが可能であることが理解される。
Next, the simulation was implemented using the finite element method about the circuit board 1a which concerns on 1st Embodiment. The results will be described with reference to FIGS.
FIG. 6 shows the S11 (reflection) analysis result with the input side as a microstrip line, FIG. 7 shows the S21 (passing) analysis result, and FIG. 8 shows the radiation ratio analysis result. It is shown. In any of the figures, the analysis result of the circuit board 21 shown in FIG. 9 is added as a conventional structure.
In FIG. 6, the horizontal axis represents the frequency of the high-frequency signal transmitted from the microstrip line, and the vertical axis represents the absolute value of the reflection level of the high-frequency signal. The reflection analysis result of the circuit board 1a according to the first embodiment described as the present invention structure shows a lower reflection level at any frequency than the reflection analysis result of the circuit board 21 described as the conventional structure. ing. In particular, in the vicinity of 76.5 GHz, the level is dramatically lower than that of the conventional structure. Furthermore, for example, the frequency width of −15 dB or less is about double from the conventional 3 GHz to 6 GHz. Thus, it is understood that by adjusting to match the generated high frequency signal, the reflection of the high frequency signal can be improved to a significant level.

また、図7では横軸は図6と同様であり、縦軸は高周波信号の通過レベルの絶対値を示すものである。図7においても第1の実施の形態に係る回路基板1aの通過解析結果は、従来技術に係る回路基板21の通過解析結果に比較して、すべての周波数で優れた結果を示している。特に、従来構造が高周波帯域で通過特性が劣化する特性を示すのに対し、本発明の実施の形態では、その劣化の程度が小さく高周波帯域でも特性が持ちこたえており、全体的にも特性の変化が少ないことが理解できる。   In FIG. 7, the horizontal axis is the same as that in FIG. 6, and the vertical axis represents the absolute value of the pass level of the high-frequency signal. Also in FIG. 7, the passage analysis result of the circuit board 1 a according to the first embodiment shows excellent results at all frequencies compared to the passage analysis result of the circuit board 21 according to the conventional technique. In particular, while the conventional structure shows the characteristic that the pass characteristic deteriorates in the high frequency band, in the embodiment of the present invention, the degree of the deterioration is small and the characteristic persists even in the high frequency band, and the change of the characteristic as a whole I can understand that there are few.

図8は、横軸は図6と同様であり、縦軸は放射損失の割合を百分率にて示すものである。本解析結果においてもすべての周波数で第1の実施の形態に係る回路基板1aが従来技術に係る回路基板21に比較して放射損失は少なく優れた特性を示している。回路基板1aの方が、回路基板21に比べて特性の変化が少なくその点でも優れていることが理解できる。   In FIG. 8, the horizontal axis is the same as in FIG. 6, and the vertical axis indicates the ratio of radiation loss in percentage. Also in this analysis result, the circuit board 1a according to the first embodiment shows excellent characteristics with less radiation loss than the circuit board 21 according to the prior art at all frequencies. It can be understood that the circuit board 1a is superior to the circuit board 21 in that the change in characteristics is smaller than that of the circuit board 21.

本発明に係る回路基板は、高周波信号を高速大容量で伝送する携帯電話や携帯情報端末、さらに高速無線LANや車間レーダ、パーソナルコンピュータなどの電子機器の電子部品として利用することができる。   The circuit board according to the present invention can be used as an electronic component of an electronic device such as a mobile phone or a portable information terminal that transmits a high-frequency signal at a high speed and a large capacity, and a high-speed wireless LAN, an inter-vehicle radar, or a personal computer.

(a)は本発明の第1の実施の形態に係る回路基板の断面図であり、(b)は(a)において示される符号Aの方向から見た矢視図である。(A) is sectional drawing of the circuit board based on the 1st Embodiment of this invention, (b) is the arrow line view seen from the direction of the code | symbol A shown in (a). 本発明の第2の実施の形態に係る回路基板の断面図である。It is sectional drawing of the circuit board based on the 2nd Embodiment of this invention. 本発明の第3の実施の形態に係る回路基板の断面図である。It is sectional drawing of the circuit board based on the 3rd Embodiment of this invention. 本発明の第4の実施の形態に係る回路基板の断面図である。It is sectional drawing of the circuit board based on the 4th Embodiment of this invention. 本発明の第5の実施の形態に係る回路基板の断面図である。It is sectional drawing of the circuit board based on the 5th Embodiment of this invention. 第1の実施の形態に係る回路基板と従来の回路基板を比較しながらシミュレーション解析した(反射)解析結果を示すものである。FIG. 6 shows a (reflection) analysis result obtained by performing a simulation analysis while comparing the circuit board according to the first embodiment and a conventional circuit board. 第1の実施の形態に係る回路基板と従来の回路基板を比較しながらシミュレーション解析した(通過)解析結果を示すものである。The circuit board which concerns on 1st Embodiment and the conventional circuit board are compared, and the simulation analysis (passing) analysis result is shown. 第1の実施の形態に係る回路基板と従来の回路基板を比較しながらシミュレーション解析した放射割合解析結果を示すものである。The radiation ratio analysis result which carried out the simulation analysis while comparing the circuit board based on 1st Embodiment and the conventional circuit board is shown. (a)は回路基板の従来技術を示す断面図であり、(b)は(a)において示される符号Aの方向から見た矢視図である。(A) is sectional drawing which shows the prior art of a circuit board, (b) is the arrow line view seen from the direction of the code | symbol A shown in (a). 回路基板の従来技術を示す断面図である。It is sectional drawing which shows the prior art of a circuit board.

符号の説明Explanation of symbols

1a〜1e…回路基板 2…半導体素子 3…マイクロストリップ線路 3a…端部 4…誘電体基板 5…グランドパターン 6…スロット 7,7a…導波管 8…金属板 9…空洞 10…追加スロット 11a,11b…段差 12…金属板 13…誘電体 14…グランドビア 15…誘電体 16…側面グランドパターン 17…導体 18…金属キャップ 21…回路基板 22…半導体素子 23…マイクロストリップ線路 24…誘電体基板 25…グランドパターン 26…スロット 27…導波管 30…誘電体基板 31…高周波用パッケージ 32…導波管 33…高周波素子 34…第1のスロット孔 35…第1のグランド層 36…誘電体部 37…第2のスロット部 38…第2のグランド層   DESCRIPTION OF SYMBOLS 1a-1e ... Circuit board 2 ... Semiconductor element 3 ... Micro strip line 3a ... End part 4 ... Dielectric substrate 5 ... Ground pattern 6 ... Slot 7, 7a ... Waveguide 8 ... Metal plate 9 ... Cavity 10 ... Additional slot 11a , 11b ... Step 12 ... Metal plate 13 ... Dielectric 14 ... Ground via 15 ... Dielectric 16 ... Side surface ground pattern 17 ... Conductor 18 ... Metal cap 21 ... Circuit board 22 ... Semiconductor element 23 ... Microstrip line 24 ... Dielectric board 25 ... Ground pattern 26 ... Slot 27 ... Waveguide 30 ... Dielectric substrate 31 ... High frequency package 32 ... Waveguide 33 ... High frequency element 34 ... First slot hole 35 ... First ground layer 36 ... Dielectric part 37 ... second slot 38 ... second ground layer

Claims (2)

一方の面に素子とこの素子に接続されるマイクロストリップ線路が配線され他方の面に第1のスロット孔を形成するグランドパターンを備える第1の誘電体基板と、この第1の誘電体基板の前記他の面に接続される導波管とを有する回路基板であって、前記第1の誘導体基板に備えられたグランドパターン上に前記第1のスロット孔と符合する位置に前記第1のスロット孔よりも水平断面積の大きな空洞を形成する金属層を設け、前記第1のスロット孔と符合する位置に前記空洞を介して前記空洞よりも水平断面積の小さな第2のスロット孔を形成する金属板を前記金属層上に設け、この金属上に前記第2のスロット孔よりも水平断面積の大きな前記導波管を接続することを特徴とする回路基板。 A first dielectric substrate having a ground pattern on one surface and a ground pattern forming a first slot hole on the other surface and a microstrip line connected to the device; and the first dielectric substrate A circuit board having a waveguide connected to the other surface, wherein the first slot is positioned at a position coinciding with the first slot hole on a ground pattern provided on the first dielectric substrate. A metal layer forming a cavity having a larger horizontal cross-sectional area than the hole is provided, and a second slot hole having a smaller horizontal cross-sectional area than the cavity is formed through the cavity at a position coinciding with the first slot hole. A circuit board, wherein a metal plate is provided on the metal layer, and the waveguide having a horizontal sectional area larger than that of the second slot hole is connected to the metal plate . 前記金属層に代えて、前記第1のスロット孔と符合する位置に前記第1のスロット孔よりも水平断面積の大きな空洞を形成しこの空洞の内周面に側面グランドパターンを備えると同時に前記グランドパターンに接続されるグランドビアを備える第2の誘電体基板を設け、この第2の誘電体基板上に前記第1のスロット孔と符合する位置に前記空洞を介して前記空洞よりも水平断面積の小さな第2のスロット孔を形成する金属板を設け、この金属板上に前記第2のスロット孔よりも水平断面積の大きな前記導波管を接続することを特徴とする請求項記載の回路基板。 Instead of the metal layer, a cavity having a horizontal cross-sectional area larger than that of the first slot hole is formed at a position coinciding with the first slot hole, and a side surface ground pattern is provided on the inner peripheral surface of the cavity. A second dielectric substrate having a ground via connected to the ground pattern is provided, and the second dielectric substrate is cut in a horizontal direction from the cavity through the cavity at a position coinciding with the first slot hole. a metal plate which forms a small second slot hole area provided, according to claim 1, wherein the connecting the waveguide big horizontal cross-sectional area than said second slot holes in the metal plate on Circuit board.
JP2004091258A 2004-03-26 2004-03-26 Circuit board Expired - Fee Related JP4236607B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004091258A JP4236607B2 (en) 2004-03-26 2004-03-26 Circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004091258A JP4236607B2 (en) 2004-03-26 2004-03-26 Circuit board

Publications (2)

Publication Number Publication Date
JP2005278016A JP2005278016A (en) 2005-10-06
JP4236607B2 true JP4236607B2 (en) 2009-03-11

Family

ID=35177181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004091258A Expired - Fee Related JP4236607B2 (en) 2004-03-26 2004-03-26 Circuit board

Country Status (1)

Country Link
JP (1) JP4236607B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048522B2 (en) 2010-02-17 2015-06-02 Nec Corporation Waveguide to planar line transducer having a coupling hole with oppositely directed protuberances
CN105958167A (en) * 2016-07-01 2016-09-21 北京交通大学 Vertical substrate integrated waveguide and vertical connection structure comprising the waveguide
WO2023117084A1 (en) * 2021-12-22 2023-06-29 Huawei Technologies Co., Ltd. Microwave antenna probe

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4601573B2 (en) * 2006-03-28 2010-12-22 京セラ株式会社 Waveguide converter
JP5072968B2 (en) 2007-08-02 2012-11-14 三菱電機株式会社 Waveguide connection structure
US8358180B2 (en) 2007-09-27 2013-01-22 Kyocera Corporation High frequency module comprising a transition between a wiring board and a waveguide and including a choke structure formed in the wiring board
JP5619069B2 (en) * 2012-05-11 2014-11-05 株式会社東芝 Active phased array antenna device
CN118156756B (en) * 2024-03-05 2024-12-27 河北鼎瓷电子科技有限公司 Airtight waveguide-microstrip switching structure based on multilayer HTCC

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048522B2 (en) 2010-02-17 2015-06-02 Nec Corporation Waveguide to planar line transducer having a coupling hole with oppositely directed protuberances
CN105958167A (en) * 2016-07-01 2016-09-21 北京交通大学 Vertical substrate integrated waveguide and vertical connection structure comprising the waveguide
CN105958167B (en) * 2016-07-01 2019-03-05 北京交通大学 Vertical substrate integrated waveguide and vertical connection structure including the same
WO2023117084A1 (en) * 2021-12-22 2023-06-29 Huawei Technologies Co., Ltd. Microwave antenna probe

Also Published As

Publication number Publication date
JP2005278016A (en) 2005-10-06

Similar Documents

Publication Publication Date Title
US7701395B2 (en) Increasing isolation between multiple antennas with a grounded meander line structure
JP5669043B2 (en) Post-wall waveguide antenna and antenna module
JP4928537B2 (en) Antenna system using complementary metal oxide semiconductor array technology
US7872608B2 (en) Dual band WLAN antenna
US20150207233A1 (en) Dielectric resonator antenna
US6661386B1 (en) Through glass RF coupler system
US11233330B2 (en) Monopole wire-plate antenna for differential connection
JP4236607B2 (en) Circuit board
US20050200424A1 (en) Microstripline waveguide converter
US20150194725A1 (en) Internal lc antenna for wireless communication device
US11271326B2 (en) Antenna system
US20240021999A1 (en) Terahertz band waveguide module and mounting method of ic chip
US20250062547A1 (en) Mimo (multiple input and multiple output) antenna
KR100527851B1 (en) Stacked Microstrip Antenna using Metal Sheet with Aperture
US6778141B1 (en) Patch antenna with increased bandwidth
EP3429026B1 (en) An integrated circuit package and method of making thereof
US20190058234A1 (en) Circuit board and communication device with side coupler
US9755313B2 (en) Chip antenna for near field communication and method of manufacturing the same
US7342469B2 (en) Air cavity module for planar type filter operating in millimeter-wave frequency bands
WO2008075946A1 (en) A microstrip patch antenna
US8009106B2 (en) Dual frequency antenna and communication system
JP4728696B2 (en) Antenna for information terminal
CN117199810B (en) Antenna elements, communication equipment, and methods for manufacturing antenna elements
JP2005286484A (en) Microstrip antenna
CN116885440B (en) Substrate integrated wide wave beam antenna

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081216

R150 Certificate of patent or registration of utility model

Ref document number: 4236607

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131226

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees