JP4240435B2 - 画像表示装置及び該画像表示装置を備えた機器 - Google Patents
画像表示装置及び該画像表示装置を備えた機器 Download PDFInfo
- Publication number
- JP4240435B2 JP4240435B2 JP2000078814A JP2000078814A JP4240435B2 JP 4240435 B2 JP4240435 B2 JP 4240435B2 JP 2000078814 A JP2000078814 A JP 2000078814A JP 2000078814 A JP2000078814 A JP 2000078814A JP 4240435 B2 JP4240435 B2 JP 4240435B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- block
- gradation
- display device
- same
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、画面上に行列状に配置された表示画素をＶＲＡＭから順次読み出した画像データにより駆動することにより画像表示を行うＬＣＤ（液晶デバイス）などを使用した画像表示装置に関し、ＣＲＴ（陰極線管）などを用いた表示装置に文字やパターン等の画像情報（画像データ）を表示させるグラフィックディスプレイ装置、或いはプラズマディスプレイパネルやＥＬディスプレイパネル等へも応用可能な画像表示装置に関する。
【０００２】
【従来の技術】
２値レベルで画面上に行列状に配置された表示画素を駆動する（オン・オフ又は点灯・非点灯動作を行う）画像表示装置において、擬似的に階調表示を行う方法として、大きく分けると、面積（空間）階調法とフレームレートコントロール（ＦＲＣ）法がある。前者は、表示画素がマトリックス状に配列された画面の単位空間に含まれる画素のオン・オフを階調データに基づき制御し、その空間の平均の明るさを変化させることにより階調を表現するが、表示解像度の低下が生じるという問題を有する。また、後者は、次々に表示される画像フレーム毎に対象画素（或いは対象領域に含まれる画素群）のオン・オフを階調データに基づき制御し、所定時間内（フレーム数）の平均の明るさを変化させることにより階調を表現するが、中間階調表示される画素で、特に広い面積を同一の階調で表示する場合に、いわゆるフリッカと呼ぶちらつきが発生し、表示品位を劣化させるという問題を有する。
【０００３】
こうした問題点を解決するために、特許第２７８４００５号公報（特開平１−２２５９９７号）に示される発明が提案された。この発明によれば、表示装置の１画面を複数の区分に分割し、各区分はＮ個の画素を有し、画素数Ｎは、階調表示可能な段階数と同数として、ここに面積（空間）階調法を用い、また、区分の階調表示が階調Ｍに設定される場合、複数のフレームにわたって、階調Ｍに対応して用意された位相の異なる複数の異なる点灯パターン（以下、オン・オフパターンという）を順次与えてＦＲＣ制御による階調表示を行うようにしている。したがって、階調Ｍが変化しない場合でも、フレーム毎に各区分におけるオン・オフパターンを異ならせるようにし、これにより、表示解像度の低下をもたらさずにフリッカが解消できるとしている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記した従来例では、同一オン・オフパターンでＦＲＣ制御を行うと起きるフリッカへの対策として、オン・オフパターンをフレーム毎にコントロールすることが述べられているものの、１つのフレーム内にある同一階調のブロックのオン・オフパターンをコントロールする点については言及するところがなく、フリッカと同様に画質を悪化させるムービング現象（例えば、１つのフレーム内に在る同一階調のブロック全てが同一オン・オフパターンで表示され、しかもそれが広い領域に及ぶ場合に、この領域を目視すると、模様がある方向に移動して行く様にみえるので、通常これを「ムービング現象」と呼ぶ）については未解決である。
【０００５】
一方、かかるムービング現象の対策として提案された従来の１方式には、表示される階調データの格納場所からドット単位毎に読み出される階調データと、乱数発生部が発生する乱数データとを比較し、比較結果により表示手段を駆動するものがあり、この方式によると、階調データが乱数データにもとづいて２値に変換されるので、ムービング現象を防止できるとしている。
しかしながら、この方式は、乱数を使用しているので、ある特定画素に注目すると例えば３フレーム毎にＦＲＣ制御が必ず完結するとは限らない。広い表示面積の部分では、ムービング現象の抑制に効果的に思えるが、数ドットの狭い範囲では、階調のずれや、フリッカの問題も出る可能性が高い。しかも、フリッカやムービング現象の発生は、液晶表示素子に使用される液晶材料、セルの構成、偏光膜の種類、表示色、駆動条件等によって影響を受けるので、多くの場合最適化が必要となるが、そのための調整が困難である。従来技術によれば、乱数発生部の構造を変更してもこの問題を解決するのは困難である。
【０００６】
本発明は、上記した従来技術の問題点に鑑みてなされたもので、その目的は、簡単な構成によって、画質の劣化を伴うことなくフリッカ及びムービング現象を抑制することにより、疑似階調表示における画像の高品質化を図る画像表示装置及び該画像表示装置を操作部に備えた機器（例えば、入力操作パネルに画像表示装置を備え、表示画面に従いユーザが入力操作を行うような機器）を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１の発明は、行列状に配置された画素により構成される画像フレームを所定の大きさのブロックに区分し、該ブロックに含まれる各画素の駆動を所定数の画像フレームにわたってオン・オフ制御することによりブロック毎に擬似階調表示を可能とする画像表示装置において、１階調ごとの基本のオン・オフパターンを格納したレジスタと、前記基本のオン・オフパターンから、ブロック内の画素を駆動するオン・オフパターンとして、同一階調を表す複数の異なるオン・オフパターンを生成する生成手段と、を備え、前記複数の異なるオン・オフパターンを利用して、空間的に隣り合う同一階調のブロックを異なるオン・オフパターンで駆動し、かつ前記所定数の画像フレームにわたる同一配置のブロックについても異なるオン・オフパターンで駆動するようにしたことを特徴とする画像表示装置である。
請求項２の発明は、請求項１に記載された画像表示装置において、前記複数の異なるオン・オフパターンは、前記基本のオン・オフパターンを回転処理することによって生成されることを特徴とする。
請求項３の発明は、請求項２に記載された画像表示装置において、前記回転処理を、レジスタに格納した基本のオン・オフパターンから、表示動作のタイミング信号をカウントすることにより生成されるブロックアドレス、ブロック内画像アドレス及びフレーム周期に従って、セレクタがオン・オフパターンの点灯データを選択することにより行うようにしたことを特徴とする。
請求項４の発明は、請求項１乃至３のいずれかに記載された画像表示装置において、同一階調を表示するための前記異なるオン・オフパターンを所定数の画像フレームにわたる表示動作により各ブロック内の各画素の点灯回数が均一化するような配置のパターンとすることを特徴とする。
請求項５の発明は、請求項１乃至４のいずれかに記載された画像表示装置において、前記画素をカラー画像を構成する各色の画素とし、各色に用いる前記オン・オフパターンを同一フレームかつ同一ブロックにおいて同一パターンにならないようにすることを特徴とする。
請求項６の発明は、請求項５に記載された画像表示装置において、前記基本のオン・オフパターンを回転処理する際に、各色の１サイクル内で表示されるオン・オフパターンの位相を異なるように設定することにより、各色に用いる前記オン・オフパターンを同一フレームかつ同一ブロックにおいて同一パターンにならないようにすることを特徴とする。
請求項７の発明は、請求項１乃至６に記載された画像表示装置を備えた機器である。
【０００８】
【発明の実施の形態】
本発明は、行列状に配置され、２値レベルで駆動される（オン・オフ又は点灯・非点灯動作を行う）画素により画像フレームを構成し、フレーム上に配置された画素を所定の大きさのブロックに区分し、ブロック内の画素の駆動を制御することによりブロック単位で中間階調を表現可能とする。加えて、画素の駆動制御の際、隣り合わせるブロック同士で階調が同じであっても、オン・オフパターンが同一にならないようにする。このために、複数の階調表示に対応して予めレジスタに格納し用意されている各階調の基本となるオン・オフパターンを回転処理してブロック毎にパターンを変え、さらにフレーム毎にブロック間のローテーションを行うという操作により、階調表示を時間的、空間的に均一化するものである。
【０００９】
本発明を添付する図面とともに示す以下の実施例に基づき詳細に説明する。
図１は、本発明による画像表示装置の実施例における表示制御回路のブロック図である。この実施例はモノクロの表示を行う画像に用いる画像表示装置に関する。
図１において、表示される画像データは、ＶＲＡＭ１０３に格納されている。タイミングコントローラ１０１は、表示動作のタイミング制御のための信号を各動作部分に対し出力する。ＶＲＡＭコントローラ１０２は、タイミングコントローラ１０１からの同期信号に従って、ＶＲＡＭ１０３より、順次画像データを読み込む制御を行う。
ドットカウンタ１０４は、タイミングコントローラ１０１からの同期信号をカウントして、水平方向（主走査方向）の画素アドレスをセレクタ１０８に出力する。ラインカウンタ１０５は、タイミングコントローラ１０１からの同期信号をカウントして、垂直方向（副走査方向）の画素アドレスをセレクタ１０８に出力する。フレームカウンタ１０６は、タイミングコントローラ１０１からの同期信号をカウントして、フレーム周期に従うタイミング信号をセレクタ１０８に出力する。
【００１０】
オン・オフパターンレジスタ１０７には、基本となるオン・オフパターン（詳細は後述する）が、図示しない制御回路から書き込まれている。セレクタ１０８は、ＶＲＡＭ１０３から入力される階調データと、水平方向の画素アドレスと、垂直方向の画素アドレスと、フレーム周期と、それらによって計数されるブロックアドレス（垂直・水平）とから、オン・オフパターンレジスタ１０７の点灯データを選択し、フォーマット変換器１０９に出力する。ここまでの動作は、画素単位で処理される。フォーマット変換器１０９では、ＬＣＤ表示器等のインターフェースフォーマットに変換し、表示器１１０に表示データを出力する。
【００１１】
本発明では、表示画面に配列された画素を所定の大きさのブロックに区分し、ブロック単位で階調を表現可能とする。加えて、空間的には、隣り合うブロック同士で階調が同じであっても、オン・オフパターンが同一にならないようなパターンとする階調処理を行う。さらに、時間的に（ＦＲＣ制御において）も、同じ位置のブロックのオン・オフパターンが同一にならないように、フレーム毎にブロック間のオン・オフパターンのローテーションを行う。
図２〜図２９は、オン・オフパターンレジスタ１０７に書き込まれ保持される基本となる各オン・オフパターン、基本となる各オン・オフパターンから生成される４×４画素のブロック及び４×４画素のオン・オフパターンを回転処理してブロック毎にパターンを変えた４×４ブロック単位を示す。
図３０〜図３３は、４×４ブロック単位のオン・オフパターンの繰り返しによって表示される画面の１例を示すもので、１６フレームを１サイクルとしてＦＲＣ制御が行われる場合のフレーム遷移の一部を示す。
【００１２】
図２〜図３３を参照して、本実施例の階調表示について詳細に説明する。
本実施例では、２値（オン・オフ又は点灯・非点灯）動作を行う画素による４×４画素を１つのブロックとして中間調を表示する。従って、１６階調が表現できる。
２／１６階調を例にとると、図２に示すように、基本となるオン・オフパターン（オン・オフパターンレジスタ１０７に保持）は１階調につき４種のパターンＧＲＡＰＡ１〜
ＧＲＡＰＡ４が用意される。パターンは２／１６階調であるから点灯画素（データ‘１’を点灯とする）を２つ有し、ＧＲＡＰＡ１〜ＧＲＡＰＡ４は、それぞれ１６画素中の異なる２箇所を‘１’としたオン・オフパターンで表わす。
【００１３】
ここでは、１階調につき４つの異なるオン・オフパターンを基本オン・オフパターンとして４×４画素のブロックを生成する。４×４画素ブロックは、図３に示すように、ブロック０〜３（Ｂ０〜Ｂ３）にＧＲＡＰＡ１を適用する。ブロックＢ０は、その４×４画素の行列にＧＲＡＰＡ１のパターンを順に展開することにより生成する。本実施例では、ブロックＢ０を９０度右回転したオン・オフパターンをブロックＢ１、更に９０度右回転したオン・オフパターンをＢ２、更に９０度右回転したオン・オフパターンをＢ３とする。このようにして、ＧＲＡＰＡ１に基づいて、４つの４×４画素のブロックを生成する。
ブロックＢ４〜Ｂ７にＧＲＡＰＡ２、ブロックＢ８〜ＢＢにＧＲＡＰＡ３、ブロックＢＣ〜ＢＦにＧＲＡＰＡ４を適用し、上記と同様に、それぞれ４つの４×４画素のブロックを生成し、各々パターンが異なる２／１６階調の４×４ブロック単位が構成される。
【００１４】
３／１６階調の場合を図４及び図５に示す。この場合は、図４に示すように、４種の基本オン・オフパターンＧＲＡＰＡ１〜ＧＲＡＰＡ４として３／１６階調に応じたデータが用意される点の相違があるが、それ以外の４つの４×４画素のブロックを生成し、ＧＲＡＰＡ１〜ＧＲＡＰＡ４をもとにして各々パターンが異なる４×４ブロック単位を生成する手順については、上記した２／１６階調と同様に行うことができる。
また、４／１６階調については図６及び図７に、５／１６階調については図８及び図９に、６／１６階調については図１０及び図１１に、７／１６階調については図１２及び図１３に、８／１６階調については図１４及び図１５に、９／１６階調については図１６及び図１７に、１０／１６階調については図１８及び図１９に、１１／１６階調については図２０及び図２１に、１２／１６階調については図２２及び図２３に、１３／１６階調については図２４及び図２５に、１４／１６階調については図２６及び図２７に、１５／１６階調については図２８及び図２９に、それぞれ示すように、各階調の４×４画素及び４×４ブロック単位についても、上記した２／１６階調と同様に生成することができる。
【００１５】
上記した生成プロセスにより得られた４×４ブロック単位の表示画素に対して行われるＦＲＣ制御について、その実施例を説明する。
本発明におけるＦＲＣ制御は、ＦＲＣの制御サイクルの間に、同じブロック位置のオン・オフパターンを同一にせず、かつ、ＦＲＣ制御される各画素における階調を均一化させるために、フレーム毎にブロック間でオン・オフパターンのローテーションを行うようになされる。このため、本実施例において、４×４ブロック単位に含まれる１６ブロック間でオン・オフパターンのローテーションを行うので、ＦＲＣの制御サイクルは１６ブロックを一巡させるフレーム数、即ち１６フレームが必要になる。
【００１６】
図３０は、４×４ブロック単位のオン・オフパターンの繰り返しによって表示される画面のフレーム周期０における状態を示す。なお、この画面は、同一階調の画像領域が上記の生成過程により得られた４×４ブロック単位の表示画素よりもさらに広い領域に及ぶ場合を示すもので、４×４ブロック単位を行列方向に繰り返すことによって、２次元展開させ、画面表示を行っている。
フレーム周期０においては、図３０に示す並びとなり、図３、図５、図７、図９、図１１、図１３、図１５、図１７、図１９、図２１、図２３、図２５、図２７及び図２９に示す４×４ブロック単位のオン・オフパターンになる。
フレーム周期１においては、セレクタ１０８の動作により、図３１に示すように、４×４ブロック単位に含まれる１６ブロック間でオン・オフパターンのローテーションを行い、即ち、各表示ブロックの並びをずらすような配置を選択する。同様に、フレーム周期１４、フレーム周期１５における各ブロックの並びは、図３２、図３３に示されるパターンになる。フレーム周期２〜１３については図示しないが、同様に位相をずらす操作をセレクタ１０８が行う。
【００１７】
以上のようにしてＦＲＣ制御を行うことによって、各画素は１６フレームで等しく、所望の階調表示を行うことができ、また、あるフレームに着目しても４×４画素の１ブロック内で所望の階調表示を行ういわゆる空間変調ができている。更に、各ブロックのオン・オフパターンは、隣り合うブロックと必ず異なるパターンにできる。
【００１８】
上記した実施例は、モノクロの表示を行う画像に用いる画像表示装置に係わるものであったが、以下に示す画像表示装置は、カラーの表示を行う画像に用いる装置に係わる。
図３４は、本発明によるカラー対応の画像表示装置の実施例における表示制御回路のブロック図である。
本実施例の画像表示装置は、カラー対応であり、画像データとしてＲ、Ｇ、Ｂの３色のデータそれぞれに対して基本的には、図１に示したモノクロ対応の画像表示装置における階調表示データの処理を行う。従って、３色のデータの中の１つであるＲデータについては図１と同一の処理手段が用いられるので、図３４に示される構成要素の中、図１と同一の要素については同一の符号（番号）を付し、重複する説明はせず、以下にカラー対応部分について、説明を補足する。
【００１９】
本実施例の画像表示装置に特有のカラー対応部分について、図３４を参照して、補足すると、カラー表示される画像データは、ＶＲＡＭ１０３にＲ、Ｇ、Ｂデータとして格納されており、各データそれぞれにタイミングコントローラ１０１からの同期信号に従って、順次画像データ（階調データ）を読み込む制御が行われる。データセレクタとして、Ｒ、Ｇ、Ｂ用データセレクタ１０８，１１３，１１６が設けられ、各セレクタそれぞれにアドレス変換器１１７からのブロックアドレス及びブロック内水平画素アドレスとブロック内垂直画素アドレスが、又、フレームカウンタ１０６からフレーム周期が入力される。
オン・オフパターンレジスタ１０７には、基本となるオン・オフパターンが、図示しない制御回路から書き込まれているが、Ｒ、Ｇ、Ｂに対してＲ用の１つのパターンを用意すれば足り、このパターンをＲ、Ｇ、Ｂ用データセレクタ１０８，１１３，１１６に供給する。
また、Ｇ位相レジスタ１１１およびＢ位相レジスタ１１４が設けられ、そこには、それぞれが用いるＲデータに対するそれぞれの位相のずれが、図示しない制御回路から書き込まれており、位相ずれを各々のデータセレクタ１１３，１１６にセットし、データセレクタ１１３，１１６は、セットされたデータに従い位相をずらしたパターンによって選択動作をする。
【００２０】
セレクタ１０８は、ＶＲＡＭ１０３から入力されるＲ階調データと、フレーム周期と、ブロックアドレス（垂直・水平）と、ブロック内の水平画素アドレス、垂直画素アドレスとから、オン・オフパターンレジスタ１０７の点灯データを選択し、フォーマット変換器１０９に出力する。
同様の操作を行う場合に、セレクタ１１３は、ＶＲＡＭ１０３から入力されるＧ階調データと、フレーム周期と、ブロックアドレス（垂直・水平）と、ブロック内の水平画素アドレス、垂直画素アドレス、およびＧ位相レジスタ１１１に設定されたＧ位相データとから、オン・オフパターンレジスタ１０７の点灯データを選択し、フォーマット変換器１０９に出力し、同一フレームにおいてＲに対してブロック内の画素配列の位相をずらすようにする。
また、同様の操作を行う場合に、セレクタ１１６は、ＶＲＡＭ１０３から入力されるＢ階調データと、フレーム周期と、ブロックアドレス（垂直・水平）と、ブロック内の水平画素アドレス、垂直画素アドレス、およびＢ位相レジスタ１１４に設定されたＢ位相データとから、オン・オフパターンレジスタ１０７の点灯データを選択し、フォーマット変換器１０９に出力し、同一フレームにおいてＲに対して（Ｇに対しても）ブロック内の画素配列の位相をずらすようにする。ここまでの動作は、画素単位で処理される。
【００２１】
本実施例のカラー対応の画像表示装置による階調表示動作を説明する。
カラー画像を表示するためのＲ、Ｇ、Ｂ各色の階調表示データを生成する過程は、上記で図２乃至図３３に基づき説明したモノクロの階調表示データを生成する過程と基本的に変わるところはない。つまり、表示画面に配列された画素を所定の大きさのブロックに区分し、ブロック単位で階調を表現可能とし、加えて、空間的には、隣り合うブロック同士で階調が同じであっても、オン・オフパターンが同一にならないようなパターン化処理を行い。さらに、時間的に（ＦＲＣ制御において）も、同一（同じ位置の）ブロックのオン・オフパターンが同一にならないように、フレーム毎にブロック間のオン・オフパターンのローテーションを行う。
【００２２】
カラー画像を階調表示する際に新たに必要となる点は、各色の階調表示データ間の関係であり、同一フレームかつ同一ブロックにおけるＲ、Ｇ、Ｂ各色のオン・オフパターンが同一パターンにならないような階調表示データを用い、Ｒ、Ｇ、Ｂ各色に対して点灯タイミングを分散させるようにする。
具体的には、３色のデータの中の１つであるＲデータについては、図２乃至図３３に基づき説明したモノクロの階調表示データを生成する過程をそのまま用いることにより実施できる。即ち、オン・オフパターンレジスタ１０７に書き込まれ保持される基本オン・オフパターンから生成される４×４画素のブロック及び４×４画素のオン・オフパターンを回転処理してブロック毎にパターンを変えた４×４ブロック単位により１つのフレームの表示画面を生成する（図２〜図２９参照）。そして、ＦＲＣ制御は、フレーム毎に４×４ブロック単位に含まれる１６ブロック間でオン・オフパターンのローテーションを行うようにし、１６フレームを１サイクルとしてＦＲＣ制御を行う（図３０〜図３３参照）。
【００２３】
Ｇデータの表示では、同一フレーム、かつ同一ブロックにおけるＲ、Ｇ、Ｂ各色のオン・オフパターンが同一パターンにならないような条件で階調表示データを生成する必要があるために、生成の際にＲデータに対する位相ずれを与えるようにする。位相ずれは、Ｇ位相レジスタ１１１によりＧ用データセレクタ１１３に対して設定される。
位相ずらしは、４×４ブロック単位に含まれる１６ブロック間でオン・オフパターンのブロックの並びを設定した位相データ分シフトさせることによる。例えば、Ｇ位相レジスタ１１１に設定されたＧ位相データが１の場合、フレーム周期０におけるＧデータの各表示ブロックの並びは、フレーム周期０におけるＲデータ（図３０）の表示ブロックの並びを１だけシフトさせたデータ、つまり図３１に示す並びになる。また、フレーム周期１３におけるＧデータの各表示ブロックの並びは、図３２に示す並びになる。同様に、フレーム周期１４におけるＧデータの各ブロックの並びは図３３に示される並びになる。
【００２４】
Ｂデータの表示でも、前記と同様に、同一フレーム、かつ同一ブロックにおけるＲ、Ｇ、Ｂ各色のオン・オフパターンが同一パターンにならないような条件で階調表示データを生成する必要があるために、生成の際にＢデータに対する位相ずれを与えるようにする。位相ずれは、Ｂ位相レジスタ１１４によりＢ用データセレクタ１１６に対して設定される。
位相ずらしは、４×４ブロック単位に含まれる１６ブロック間でオン・オフパターンのブロックの並びを設定した位相データ分シフトさせることによる。例えば、Ｂ位相レジスタ１１４に設定されたＢ位相データが１５の場合、フレーム周期０におけるＢデータの各表示ブロックの並びは、フレーム周期０におけるＲデータ（図３０）の表示ブロックの並びを１５だけシフトさせたデータ、つまり図３３に示す並びになる。また、フレーム周期１５におけるＢデータの各表示ブロックの並びは、図３２に示す並びになる。同様に、フレーム周期１におけるＢデータの各ブロックの並びは図３０に示される並びになる。
【００２５】
以上のようにしてＦＲＣ制御による階調表示動作が行われることによって、ＲＧＢ各画素は１６フレームで等しく、所望の階調表示を行うことができ、あるフレームに着目しても４×４画素の１ブロック内で所望の階調表示を行ういわゆる空間変調ができている。更に、各ブロックのオン・オフパターンは、隣り合うブロックと必ず異なるオン・オフパターンにできる。しかも、ＲＧＢの各オン・オフパターンを位相レジスタによって、選択できる。
なお、本実施例では、ＶＲＡＭ１０３の出力する階調データをＲ、Ｇ、Ｂ用の各データセレクタ１０８、１１３、１１６に直接接続しているが、ＶＲＡＭ１０３とＲ、Ｇ、Ｂ用の各データセレクタ１０８、１１３、１１６の間に色変換のためのＬＵＴ（Look Up Table）を設けても良い。
また、本発明の画像表示装置は、ＬＣＤ、ＣＲＴなどを用いたグラフィックディスプレイ装置、或いはプラズマディスプレイパネルやＥＬディスプレイパネル等、行列状に配置された画素の駆動をオン・オフ制御することにより画像面を構成する表示装置に適用可能であることから、こうした画像表示装置を搭載したあらゆる機器に広く応用され、実施し得る。その実施例の１つとして、画像表示装置をユーザインターフェース（例えば、入力操作パネル）に備えた機器において、本発明の画像表示装置を適用することが考えられる。この場合には、より多様な画像表現によりユーザとの情報伝達が行われることになり、搭載した機器の性能の向上を図ることができる。
【００２６】
【発明の効果】
（１） 請求項１，２の発明に対応する効果
本発明によれば、隣り合う同一階調のブロックに含まれる画素が異なるオン・オフパターンで駆動されるので、従来の同一の繰り返しパターンにおいて起きていたムービング等の表示の劣化を解消することができる。しかも、ＦＲＣ制御サイクル中の画像フレームにわたり、同一配置のブロックに含まれる画素を異なるオン・オフパターンで駆動するようにしたので、フレーム周波数が低い場合も局所的なフリッカの発生を低減することができる。また、同一階調表示を異なるオン・オフパターンにより行う場合に用いるパターンを基本パターンとして用意したオン・オフパターンを回転処理することにより生成するようにしたので、用意するオン・オフパターンデータが少なくてすみ、簡単な処理操作により実施できる。
（２） 請求項３の発明に対応する効果
上記（１）の効果に加えて、レジスタに格納した基本のオン・オフパターンから、表示動作のタイミング信号をカウントすることにより生成されるブロックアドレス、ブロック内画素アドレス及びフレーム周期に従ってセレクタによってオン・オフパターンの点灯データを選択することにより、ＦＲＣの制御サイクルの間に、同一ブロック位置でオン・オフパターンを同一にしない点灯を行うための回転処理を簡単な構成で実施できる。
（３） 請求項４の発明に対応する効果
上記（１）〜（２）の効果に加えて、ＦＲＣ制御サイクル中に用いる異なるオン・オフパターンを、各ブロック内の各画素の点灯回数が均一化するような配置のパターンとしたことにより、表示画像がさらに高画質になる。
（４） 請求項５の発明に対応する効果
上記（１）〜（３）の効果に加えて、カラー画像を構成する各色（Ｒ、Ｇ、Ｂ）の画素に用いるオン・オフパターンを同一フレームかつ同一ブロックにおいて同一パターンにならないようにし、ＲＧＢの各色に対して駆動（点灯）タイミングを分散するように制御するので、隣り合う同一階調のブロックがブロックアドレスによって異なるオン・オフパターンとなり、更に同一ブロック内の各色（Ｒ、Ｇ、Ｂ）相互のオン・オフパターンをも同一にならないようにでき、カラー表示に対応してムービング等の表示の劣化を抑制することができ、しかも、ＦＲＣ制御サイクル中の画像フレームにわたり、同一配置のブロックに含まれる画素が異なるオン・オフパターンで駆動されるようにしたので、フレーム周波数が低い場合も局所的なフリッカを低減できる。
（５） 請求項６の発明に対応する効果
上記（４）の効果に加えて、各色に用いるオン・オフパターンを同一フレームかつ同一ブロックにおいて同一パターンにならないようにする場合に用いるパターンが、基本パターンとして用意したオン・オフパターンを回転処理する際に各色の１サイクル内で表示されるオン・オフパターンの位相を異なるように設定することにより生成されるので、用意するデータが少なくてすみ、簡単な処理操作によりカラー対応の当該階調表示が実施できる。
（６） 請求項７の発明に対応する効果
請求項１乃至６に記載された画像表示装置を備えた機器において、上記（１）〜（５）の効果を実現することにより、機器の性能を向上させる。
【図面の簡単な説明】
【図１】 本発明による画像表示装置の実施例における表示制御回路のブロック図である。
【図２】 ２／１６階調表示データの生成に用いる４種の基本オン・オフパターンを示す。
【図３】 図２の基本オン・オフパターンから生成される４×４画素のブロック及び４×４ブロック単位を示す。
【図４】 ３／１６階調表示データの生成に用いる４種の基本オン・オフパターンを示す。
【図５】 図４の基本オン・オフパターンから生成される４×４画素のブロック及び４×４ブロック単位を示す。
【図６】 ４／１６階調表示データの生成に用いる４種の基本オン・オフパターンを示す。
【図７】 図６の基本オン・オフパターンから生成される４×４画素のブロック及び４×４ブロック単位を示す。
【図８】 ５／１６階調表示データの生成に用いる４種の基本オン・オフパターンを示す。
【図９】 図８の基本オン・オフパターンから生成される４×４画素のブロック及び４×４ブロック単位を示す。
【図１０】 ６／１６階調表示データの生成に用いる４種の基本オン・オフパターンを示す。
【図１１】 図１０の基本オン・オフパターンから生成される４×４画素のブロック及び４×４ブロック単位を示す。
【図１２】 ７／１６階調表示データの生成に用いる４種の基本オン・オフパターンを示す。
【図１３】 図１２の基本オン・オフパターンから生成される４×４画素のブロック及び４×４ブロック単位を示す。
【図１４】 ８／１６階調表示データの生成に用いる４種の基本オン・オフパターンを示す。
【図１５】 図１４の基本オン・オフパターンから生成される４×４画素のブロック及び４×４ブロック単位を示す。
【図１６】 ９／１６階調表示データの生成に用いる４種の基本オン・オフパターンを示す。
【図１７】 図１６の基本オン・オフパターンから生成される４×４画素のブロック及び４×４ブロック単位を示す。
【図１８】 １０／１６階調表示データの生成に用いる４種の基本オン・オフパターンを示す。
【図１９】 図１８の基本オン・オフパターンから生成される４×４画素のブロック及び４×４ブロック単位を示す。
【図２０】 １１／１６階調表示データの生成に用いる４種の基本オン・オフパターンを示す。
【図２１】 図２０の基本オン・オフパターンから生成される４×４画素のブロック及び４×４ブロック単位を示す。
【図２２】 １２／１６階調表示データの生成に用いる４種の基本オン・オフパターンを示す。
【図２３】 図２２の基本オン・オフパターンから生成される４×４画素のブロック及び４×４ブロック単位を示す。
【図２４】 １３／１６階調表示データの生成に用いる４種の基本オン・オフパターンを示す。
【図２５】 図２４の基本オン・オフパターンから生成される４×４画素のブロック及び４×４ブロック単位を示す。
【図２６】 １４／１６階調表示データの生成に用いる４種の基本オン・オフパターンを示す。
【図２７】 図２６の基本オン・オフパターンから生成される４×４画素のブロック及び４×４ブロック単位を示す。
【図２８】 １５／１６階調表示データの生成に用いる４種の基本オン・オフパターンを示す。
【図２９】 図２８の基本オン・オフパターンから生成される４×４画素のブロック及び４×４ブロック単位を示す。
【図３０】 ＦＲＣ制御下のフレーム０の４×４ブロック単位のオン・オフパターンの繰り返し配置を示す。
【図３１】 ＦＲＣ制御下のフレーム１の４×４ブロック単位のオン・オフパターンの繰り返し配置を示す。
【図３２】 ＦＲＣ制御下のフレーム１４の４×４ブロック単位のオン・オフパターンの繰り返し配置を示す。
【図３３】 ＦＲＣ制御下のフレーム１５の４×４ブロック単位のオン・オフパターンの繰り返し配置を示す。
【図３４】 本発明によるカラー対応の画像表示装置の実施例における表示制御回路のブロック図である。
【符号の説明】
１０１…タイミングコントローラ、１０２…ＶＲＡＭコントローラ、１０３…ＶＲＡＭ、１０４…ドットカウンタ、１０５…ラインカウンタ、１０６…フレームカウンタ、１０７…オン・オフパターンレジスタ、１０８…セレクタ、１０９…フォーマット変換器、１１０…表示器、１１１…Ｇ位相レジスタ、１１３…Ｇ用データセレクタ、１１４…Ｂ位相レジスタ、１１６…Ｂ用データセレクタ、１１７…アドレス変換器。
【発明の属する技術分野】
本発明は、画面上に行列状に配置された表示画素をＶＲＡＭから順次読み出した画像データにより駆動することにより画像表示を行うＬＣＤ（液晶デバイス）などを使用した画像表示装置に関し、ＣＲＴ（陰極線管）などを用いた表示装置に文字やパターン等の画像情報（画像データ）を表示させるグラフィックディスプレイ装置、或いはプラズマディスプレイパネルやＥＬディスプレイパネル等へも応用可能な画像表示装置に関する。
【０００２】
【従来の技術】
２値レベルで画面上に行列状に配置された表示画素を駆動する（オン・オフ又は点灯・非点灯動作を行う）画像表示装置において、擬似的に階調表示を行う方法として、大きく分けると、面積（空間）階調法とフレームレートコントロール（ＦＲＣ）法がある。前者は、表示画素がマトリックス状に配列された画面の単位空間に含まれる画素のオン・オフを階調データに基づき制御し、その空間の平均の明るさを変化させることにより階調を表現するが、表示解像度の低下が生じるという問題を有する。また、後者は、次々に表示される画像フレーム毎に対象画素（或いは対象領域に含まれる画素群）のオン・オフを階調データに基づき制御し、所定時間内（フレーム数）の平均の明るさを変化させることにより階調を表現するが、中間階調表示される画素で、特に広い面積を同一の階調で表示する場合に、いわゆるフリッカと呼ぶちらつきが発生し、表示品位を劣化させるという問題を有する。
【０００３】
こうした問題点を解決するために、特許第２７８４００５号公報（特開平１−２２５９９７号）に示される発明が提案された。この発明によれば、表示装置の１画面を複数の区分に分割し、各区分はＮ個の画素を有し、画素数Ｎは、階調表示可能な段階数と同数として、ここに面積（空間）階調法を用い、また、区分の階調表示が階調Ｍに設定される場合、複数のフレームにわたって、階調Ｍに対応して用意された位相の異なる複数の異なる点灯パターン（以下、オン・オフパターンという）を順次与えてＦＲＣ制御による階調表示を行うようにしている。したがって、階調Ｍが変化しない場合でも、フレーム毎に各区分におけるオン・オフパターンを異ならせるようにし、これにより、表示解像度の低下をもたらさずにフリッカが解消できるとしている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記した従来例では、同一オン・オフパターンでＦＲＣ制御を行うと起きるフリッカへの対策として、オン・オフパターンをフレーム毎にコントロールすることが述べられているものの、１つのフレーム内にある同一階調のブロックのオン・オフパターンをコントロールする点については言及するところがなく、フリッカと同様に画質を悪化させるムービング現象（例えば、１つのフレーム内に在る同一階調のブロック全てが同一オン・オフパターンで表示され、しかもそれが広い領域に及ぶ場合に、この領域を目視すると、模様がある方向に移動して行く様にみえるので、通常これを「ムービング現象」と呼ぶ）については未解決である。
【０００５】
一方、かかるムービング現象の対策として提案された従来の１方式には、表示される階調データの格納場所からドット単位毎に読み出される階調データと、乱数発生部が発生する乱数データとを比較し、比較結果により表示手段を駆動するものがあり、この方式によると、階調データが乱数データにもとづいて２値に変換されるので、ムービング現象を防止できるとしている。
しかしながら、この方式は、乱数を使用しているので、ある特定画素に注目すると例えば３フレーム毎にＦＲＣ制御が必ず完結するとは限らない。広い表示面積の部分では、ムービング現象の抑制に効果的に思えるが、数ドットの狭い範囲では、階調のずれや、フリッカの問題も出る可能性が高い。しかも、フリッカやムービング現象の発生は、液晶表示素子に使用される液晶材料、セルの構成、偏光膜の種類、表示色、駆動条件等によって影響を受けるので、多くの場合最適化が必要となるが、そのための調整が困難である。従来技術によれば、乱数発生部の構造を変更してもこの問題を解決するのは困難である。
【０００６】
本発明は、上記した従来技術の問題点に鑑みてなされたもので、その目的は、簡単な構成によって、画質の劣化を伴うことなくフリッカ及びムービング現象を抑制することにより、疑似階調表示における画像の高品質化を図る画像表示装置及び該画像表示装置を操作部に備えた機器（例えば、入力操作パネルに画像表示装置を備え、表示画面に従いユーザが入力操作を行うような機器）を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１の発明は、行列状に配置された画素により構成される画像フレームを所定の大きさのブロックに区分し、該ブロックに含まれる各画素の駆動を所定数の画像フレームにわたってオン・オフ制御することによりブロック毎に擬似階調表示を可能とする画像表示装置において、１階調ごとの基本のオン・オフパターンを格納したレジスタと、前記基本のオン・オフパターンから、ブロック内の画素を駆動するオン・オフパターンとして、同一階調を表す複数の異なるオン・オフパターンを生成する生成手段と、を備え、前記複数の異なるオン・オフパターンを利用して、空間的に隣り合う同一階調のブロックを異なるオン・オフパターンで駆動し、かつ前記所定数の画像フレームにわたる同一配置のブロックについても異なるオン・オフパターンで駆動するようにしたことを特徴とする画像表示装置である。
請求項２の発明は、請求項１に記載された画像表示装置において、前記複数の異なるオン・オフパターンは、前記基本のオン・オフパターンを回転処理することによって生成されることを特徴とする。
請求項３の発明は、請求項２に記載された画像表示装置において、前記回転処理を、レジスタに格納した基本のオン・オフパターンから、表示動作のタイミング信号をカウントすることにより生成されるブロックアドレス、ブロック内画像アドレス及びフレーム周期に従って、セレクタがオン・オフパターンの点灯データを選択することにより行うようにしたことを特徴とする。
請求項４の発明は、請求項１乃至３のいずれかに記載された画像表示装置において、同一階調を表示するための前記異なるオン・オフパターンを所定数の画像フレームにわたる表示動作により各ブロック内の各画素の点灯回数が均一化するような配置のパターンとすることを特徴とする。
請求項５の発明は、請求項１乃至４のいずれかに記載された画像表示装置において、前記画素をカラー画像を構成する各色の画素とし、各色に用いる前記オン・オフパターンを同一フレームかつ同一ブロックにおいて同一パターンにならないようにすることを特徴とする。
請求項６の発明は、請求項５に記載された画像表示装置において、前記基本のオン・オフパターンを回転処理する際に、各色の１サイクル内で表示されるオン・オフパターンの位相を異なるように設定することにより、各色に用いる前記オン・オフパターンを同一フレームかつ同一ブロックにおいて同一パターンにならないようにすることを特徴とする。
請求項７の発明は、請求項１乃至６に記載された画像表示装置を備えた機器である。
【０００８】
【発明の実施の形態】
本発明は、行列状に配置され、２値レベルで駆動される（オン・オフ又は点灯・非点灯動作を行う）画素により画像フレームを構成し、フレーム上に配置された画素を所定の大きさのブロックに区分し、ブロック内の画素の駆動を制御することによりブロック単位で中間階調を表現可能とする。加えて、画素の駆動制御の際、隣り合わせるブロック同士で階調が同じであっても、オン・オフパターンが同一にならないようにする。このために、複数の階調表示に対応して予めレジスタに格納し用意されている各階調の基本となるオン・オフパターンを回転処理してブロック毎にパターンを変え、さらにフレーム毎にブロック間のローテーションを行うという操作により、階調表示を時間的、空間的に均一化するものである。
【０００９】
本発明を添付する図面とともに示す以下の実施例に基づき詳細に説明する。
図１は、本発明による画像表示装置の実施例における表示制御回路のブロック図である。この実施例はモノクロの表示を行う画像に用いる画像表示装置に関する。
図１において、表示される画像データは、ＶＲＡＭ１０３に格納されている。タイミングコントローラ１０１は、表示動作のタイミング制御のための信号を各動作部分に対し出力する。ＶＲＡＭコントローラ１０２は、タイミングコントローラ１０１からの同期信号に従って、ＶＲＡＭ１０３より、順次画像データを読み込む制御を行う。
ドットカウンタ１０４は、タイミングコントローラ１０１からの同期信号をカウントして、水平方向（主走査方向）の画素アドレスをセレクタ１０８に出力する。ラインカウンタ１０５は、タイミングコントローラ１０１からの同期信号をカウントして、垂直方向（副走査方向）の画素アドレスをセレクタ１０８に出力する。フレームカウンタ１０６は、タイミングコントローラ１０１からの同期信号をカウントして、フレーム周期に従うタイミング信号をセレクタ１０８に出力する。
【００１０】
オン・オフパターンレジスタ１０７には、基本となるオン・オフパターン（詳細は後述する）が、図示しない制御回路から書き込まれている。セレクタ１０８は、ＶＲＡＭ１０３から入力される階調データと、水平方向の画素アドレスと、垂直方向の画素アドレスと、フレーム周期と、それらによって計数されるブロックアドレス（垂直・水平）とから、オン・オフパターンレジスタ１０７の点灯データを選択し、フォーマット変換器１０９に出力する。ここまでの動作は、画素単位で処理される。フォーマット変換器１０９では、ＬＣＤ表示器等のインターフェースフォーマットに変換し、表示器１１０に表示データを出力する。
【００１１】
本発明では、表示画面に配列された画素を所定の大きさのブロックに区分し、ブロック単位で階調を表現可能とする。加えて、空間的には、隣り合うブロック同士で階調が同じであっても、オン・オフパターンが同一にならないようなパターンとする階調処理を行う。さらに、時間的に（ＦＲＣ制御において）も、同じ位置のブロックのオン・オフパターンが同一にならないように、フレーム毎にブロック間のオン・オフパターンのローテーションを行う。
図２〜図２９は、オン・オフパターンレジスタ１０７に書き込まれ保持される基本となる各オン・オフパターン、基本となる各オン・オフパターンから生成される４×４画素のブロック及び４×４画素のオン・オフパターンを回転処理してブロック毎にパターンを変えた４×４ブロック単位を示す。
図３０〜図３３は、４×４ブロック単位のオン・オフパターンの繰り返しによって表示される画面の１例を示すもので、１６フレームを１サイクルとしてＦＲＣ制御が行われる場合のフレーム遷移の一部を示す。
【００１２】
図２〜図３３を参照して、本実施例の階調表示について詳細に説明する。
本実施例では、２値（オン・オフ又は点灯・非点灯）動作を行う画素による４×４画素を１つのブロックとして中間調を表示する。従って、１６階調が表現できる。
２／１６階調を例にとると、図２に示すように、基本となるオン・オフパターン（オン・オフパターンレジスタ１０７に保持）は１階調につき４種のパターンＧＲＡＰＡ１〜
ＧＲＡＰＡ４が用意される。パターンは２／１６階調であるから点灯画素（データ‘１’を点灯とする）を２つ有し、ＧＲＡＰＡ１〜ＧＲＡＰＡ４は、それぞれ１６画素中の異なる２箇所を‘１’としたオン・オフパターンで表わす。
【００１３】
ここでは、１階調につき４つの異なるオン・オフパターンを基本オン・オフパターンとして４×４画素のブロックを生成する。４×４画素ブロックは、図３に示すように、ブロック０〜３（Ｂ０〜Ｂ３）にＧＲＡＰＡ１を適用する。ブロックＢ０は、その４×４画素の行列にＧＲＡＰＡ１のパターンを順に展開することにより生成する。本実施例では、ブロックＢ０を９０度右回転したオン・オフパターンをブロックＢ１、更に９０度右回転したオン・オフパターンをＢ２、更に９０度右回転したオン・オフパターンをＢ３とする。このようにして、ＧＲＡＰＡ１に基づいて、４つの４×４画素のブロックを生成する。
ブロックＢ４〜Ｂ７にＧＲＡＰＡ２、ブロックＢ８〜ＢＢにＧＲＡＰＡ３、ブロックＢＣ〜ＢＦにＧＲＡＰＡ４を適用し、上記と同様に、それぞれ４つの４×４画素のブロックを生成し、各々パターンが異なる２／１６階調の４×４ブロック単位が構成される。
【００１４】
３／１６階調の場合を図４及び図５に示す。この場合は、図４に示すように、４種の基本オン・オフパターンＧＲＡＰＡ１〜ＧＲＡＰＡ４として３／１６階調に応じたデータが用意される点の相違があるが、それ以外の４つの４×４画素のブロックを生成し、ＧＲＡＰＡ１〜ＧＲＡＰＡ４をもとにして各々パターンが異なる４×４ブロック単位を生成する手順については、上記した２／１６階調と同様に行うことができる。
また、４／１６階調については図６及び図７に、５／１６階調については図８及び図９に、６／１６階調については図１０及び図１１に、７／１６階調については図１２及び図１３に、８／１６階調については図１４及び図１５に、９／１６階調については図１６及び図１７に、１０／１６階調については図１８及び図１９に、１１／１６階調については図２０及び図２１に、１２／１６階調については図２２及び図２３に、１３／１６階調については図２４及び図２５に、１４／１６階調については図２６及び図２７に、１５／１６階調については図２８及び図２９に、それぞれ示すように、各階調の４×４画素及び４×４ブロック単位についても、上記した２／１６階調と同様に生成することができる。
【００１５】
上記した生成プロセスにより得られた４×４ブロック単位の表示画素に対して行われるＦＲＣ制御について、その実施例を説明する。
本発明におけるＦＲＣ制御は、ＦＲＣの制御サイクルの間に、同じブロック位置のオン・オフパターンを同一にせず、かつ、ＦＲＣ制御される各画素における階調を均一化させるために、フレーム毎にブロック間でオン・オフパターンのローテーションを行うようになされる。このため、本実施例において、４×４ブロック単位に含まれる１６ブロック間でオン・オフパターンのローテーションを行うので、ＦＲＣの制御サイクルは１６ブロックを一巡させるフレーム数、即ち１６フレームが必要になる。
【００１６】
図３０は、４×４ブロック単位のオン・オフパターンの繰り返しによって表示される画面のフレーム周期０における状態を示す。なお、この画面は、同一階調の画像領域が上記の生成過程により得られた４×４ブロック単位の表示画素よりもさらに広い領域に及ぶ場合を示すもので、４×４ブロック単位を行列方向に繰り返すことによって、２次元展開させ、画面表示を行っている。
フレーム周期０においては、図３０に示す並びとなり、図３、図５、図７、図９、図１１、図１３、図１５、図１７、図１９、図２１、図２３、図２５、図２７及び図２９に示す４×４ブロック単位のオン・オフパターンになる。
フレーム周期１においては、セレクタ１０８の動作により、図３１に示すように、４×４ブロック単位に含まれる１６ブロック間でオン・オフパターンのローテーションを行い、即ち、各表示ブロックの並びをずらすような配置を選択する。同様に、フレーム周期１４、フレーム周期１５における各ブロックの並びは、図３２、図３３に示されるパターンになる。フレーム周期２〜１３については図示しないが、同様に位相をずらす操作をセレクタ１０８が行う。
【００１７】
以上のようにしてＦＲＣ制御を行うことによって、各画素は１６フレームで等しく、所望の階調表示を行うことができ、また、あるフレームに着目しても４×４画素の１ブロック内で所望の階調表示を行ういわゆる空間変調ができている。更に、各ブロックのオン・オフパターンは、隣り合うブロックと必ず異なるパターンにできる。
【００１８】
上記した実施例は、モノクロの表示を行う画像に用いる画像表示装置に係わるものであったが、以下に示す画像表示装置は、カラーの表示を行う画像に用いる装置に係わる。
図３４は、本発明によるカラー対応の画像表示装置の実施例における表示制御回路のブロック図である。
本実施例の画像表示装置は、カラー対応であり、画像データとしてＲ、Ｇ、Ｂの３色のデータそれぞれに対して基本的には、図１に示したモノクロ対応の画像表示装置における階調表示データの処理を行う。従って、３色のデータの中の１つであるＲデータについては図１と同一の処理手段が用いられるので、図３４に示される構成要素の中、図１と同一の要素については同一の符号（番号）を付し、重複する説明はせず、以下にカラー対応部分について、説明を補足する。
【００１９】
本実施例の画像表示装置に特有のカラー対応部分について、図３４を参照して、補足すると、カラー表示される画像データは、ＶＲＡＭ１０３にＲ、Ｇ、Ｂデータとして格納されており、各データそれぞれにタイミングコントローラ１０１からの同期信号に従って、順次画像データ（階調データ）を読み込む制御が行われる。データセレクタとして、Ｒ、Ｇ、Ｂ用データセレクタ１０８，１１３，１１６が設けられ、各セレクタそれぞれにアドレス変換器１１７からのブロックアドレス及びブロック内水平画素アドレスとブロック内垂直画素アドレスが、又、フレームカウンタ１０６からフレーム周期が入力される。
オン・オフパターンレジスタ１０７には、基本となるオン・オフパターンが、図示しない制御回路から書き込まれているが、Ｒ、Ｇ、Ｂに対してＲ用の１つのパターンを用意すれば足り、このパターンをＲ、Ｇ、Ｂ用データセレクタ１０８，１１３，１１６に供給する。
また、Ｇ位相レジスタ１１１およびＢ位相レジスタ１１４が設けられ、そこには、それぞれが用いるＲデータに対するそれぞれの位相のずれが、図示しない制御回路から書き込まれており、位相ずれを各々のデータセレクタ１１３，１１６にセットし、データセレクタ１１３，１１６は、セットされたデータに従い位相をずらしたパターンによって選択動作をする。
【００２０】
セレクタ１０８は、ＶＲＡＭ１０３から入力されるＲ階調データと、フレーム周期と、ブロックアドレス（垂直・水平）と、ブロック内の水平画素アドレス、垂直画素アドレスとから、オン・オフパターンレジスタ１０７の点灯データを選択し、フォーマット変換器１０９に出力する。
同様の操作を行う場合に、セレクタ１１３は、ＶＲＡＭ１０３から入力されるＧ階調データと、フレーム周期と、ブロックアドレス（垂直・水平）と、ブロック内の水平画素アドレス、垂直画素アドレス、およびＧ位相レジスタ１１１に設定されたＧ位相データとから、オン・オフパターンレジスタ１０７の点灯データを選択し、フォーマット変換器１０９に出力し、同一フレームにおいてＲに対してブロック内の画素配列の位相をずらすようにする。
また、同様の操作を行う場合に、セレクタ１１６は、ＶＲＡＭ１０３から入力されるＢ階調データと、フレーム周期と、ブロックアドレス（垂直・水平）と、ブロック内の水平画素アドレス、垂直画素アドレス、およびＢ位相レジスタ１１４に設定されたＢ位相データとから、オン・オフパターンレジスタ１０７の点灯データを選択し、フォーマット変換器１０９に出力し、同一フレームにおいてＲに対して（Ｇに対しても）ブロック内の画素配列の位相をずらすようにする。ここまでの動作は、画素単位で処理される。
【００２１】
本実施例のカラー対応の画像表示装置による階調表示動作を説明する。
カラー画像を表示するためのＲ、Ｇ、Ｂ各色の階調表示データを生成する過程は、上記で図２乃至図３３に基づき説明したモノクロの階調表示データを生成する過程と基本的に変わるところはない。つまり、表示画面に配列された画素を所定の大きさのブロックに区分し、ブロック単位で階調を表現可能とし、加えて、空間的には、隣り合うブロック同士で階調が同じであっても、オン・オフパターンが同一にならないようなパターン化処理を行い。さらに、時間的に（ＦＲＣ制御において）も、同一（同じ位置の）ブロックのオン・オフパターンが同一にならないように、フレーム毎にブロック間のオン・オフパターンのローテーションを行う。
【００２２】
カラー画像を階調表示する際に新たに必要となる点は、各色の階調表示データ間の関係であり、同一フレームかつ同一ブロックにおけるＲ、Ｇ、Ｂ各色のオン・オフパターンが同一パターンにならないような階調表示データを用い、Ｒ、Ｇ、Ｂ各色に対して点灯タイミングを分散させるようにする。
具体的には、３色のデータの中の１つであるＲデータについては、図２乃至図３３に基づき説明したモノクロの階調表示データを生成する過程をそのまま用いることにより実施できる。即ち、オン・オフパターンレジスタ１０７に書き込まれ保持される基本オン・オフパターンから生成される４×４画素のブロック及び４×４画素のオン・オフパターンを回転処理してブロック毎にパターンを変えた４×４ブロック単位により１つのフレームの表示画面を生成する（図２〜図２９参照）。そして、ＦＲＣ制御は、フレーム毎に４×４ブロック単位に含まれる１６ブロック間でオン・オフパターンのローテーションを行うようにし、１６フレームを１サイクルとしてＦＲＣ制御を行う（図３０〜図３３参照）。
【００２３】
Ｇデータの表示では、同一フレーム、かつ同一ブロックにおけるＲ、Ｇ、Ｂ各色のオン・オフパターンが同一パターンにならないような条件で階調表示データを生成する必要があるために、生成の際にＲデータに対する位相ずれを与えるようにする。位相ずれは、Ｇ位相レジスタ１１１によりＧ用データセレクタ１１３に対して設定される。
位相ずらしは、４×４ブロック単位に含まれる１６ブロック間でオン・オフパターンのブロックの並びを設定した位相データ分シフトさせることによる。例えば、Ｇ位相レジスタ１１１に設定されたＧ位相データが１の場合、フレーム周期０におけるＧデータの各表示ブロックの並びは、フレーム周期０におけるＲデータ（図３０）の表示ブロックの並びを１だけシフトさせたデータ、つまり図３１に示す並びになる。また、フレーム周期１３におけるＧデータの各表示ブロックの並びは、図３２に示す並びになる。同様に、フレーム周期１４におけるＧデータの各ブロックの並びは図３３に示される並びになる。
【００２４】
Ｂデータの表示でも、前記と同様に、同一フレーム、かつ同一ブロックにおけるＲ、Ｇ、Ｂ各色のオン・オフパターンが同一パターンにならないような条件で階調表示データを生成する必要があるために、生成の際にＢデータに対する位相ずれを与えるようにする。位相ずれは、Ｂ位相レジスタ１１４によりＢ用データセレクタ１１６に対して設定される。
位相ずらしは、４×４ブロック単位に含まれる１６ブロック間でオン・オフパターンのブロックの並びを設定した位相データ分シフトさせることによる。例えば、Ｂ位相レジスタ１１４に設定されたＢ位相データが１５の場合、フレーム周期０におけるＢデータの各表示ブロックの並びは、フレーム周期０におけるＲデータ（図３０）の表示ブロックの並びを１５だけシフトさせたデータ、つまり図３３に示す並びになる。また、フレーム周期１５におけるＢデータの各表示ブロックの並びは、図３２に示す並びになる。同様に、フレーム周期１におけるＢデータの各ブロックの並びは図３０に示される並びになる。
【００２５】
以上のようにしてＦＲＣ制御による階調表示動作が行われることによって、ＲＧＢ各画素は１６フレームで等しく、所望の階調表示を行うことができ、あるフレームに着目しても４×４画素の１ブロック内で所望の階調表示を行ういわゆる空間変調ができている。更に、各ブロックのオン・オフパターンは、隣り合うブロックと必ず異なるオン・オフパターンにできる。しかも、ＲＧＢの各オン・オフパターンを位相レジスタによって、選択できる。
なお、本実施例では、ＶＲＡＭ１０３の出力する階調データをＲ、Ｇ、Ｂ用の各データセレクタ１０８、１１３、１１６に直接接続しているが、ＶＲＡＭ１０３とＲ、Ｇ、Ｂ用の各データセレクタ１０８、１１３、１１６の間に色変換のためのＬＵＴ（Look Up Table）を設けても良い。
また、本発明の画像表示装置は、ＬＣＤ、ＣＲＴなどを用いたグラフィックディスプレイ装置、或いはプラズマディスプレイパネルやＥＬディスプレイパネル等、行列状に配置された画素の駆動をオン・オフ制御することにより画像面を構成する表示装置に適用可能であることから、こうした画像表示装置を搭載したあらゆる機器に広く応用され、実施し得る。その実施例の１つとして、画像表示装置をユーザインターフェース（例えば、入力操作パネル）に備えた機器において、本発明の画像表示装置を適用することが考えられる。この場合には、より多様な画像表現によりユーザとの情報伝達が行われることになり、搭載した機器の性能の向上を図ることができる。
【００２６】
【発明の効果】
（１） 請求項１，２の発明に対応する効果
本発明によれば、隣り合う同一階調のブロックに含まれる画素が異なるオン・オフパターンで駆動されるので、従来の同一の繰り返しパターンにおいて起きていたムービング等の表示の劣化を解消することができる。しかも、ＦＲＣ制御サイクル中の画像フレームにわたり、同一配置のブロックに含まれる画素を異なるオン・オフパターンで駆動するようにしたので、フレーム周波数が低い場合も局所的なフリッカの発生を低減することができる。また、同一階調表示を異なるオン・オフパターンにより行う場合に用いるパターンを基本パターンとして用意したオン・オフパターンを回転処理することにより生成するようにしたので、用意するオン・オフパターンデータが少なくてすみ、簡単な処理操作により実施できる。
（２） 請求項３の発明に対応する効果
上記（１）の効果に加えて、レジスタに格納した基本のオン・オフパターンから、表示動作のタイミング信号をカウントすることにより生成されるブロックアドレス、ブロック内画素アドレス及びフレーム周期に従ってセレクタによってオン・オフパターンの点灯データを選択することにより、ＦＲＣの制御サイクルの間に、同一ブロック位置でオン・オフパターンを同一にしない点灯を行うための回転処理を簡単な構成で実施できる。
（３） 請求項４の発明に対応する効果
上記（１）〜（２）の効果に加えて、ＦＲＣ制御サイクル中に用いる異なるオン・オフパターンを、各ブロック内の各画素の点灯回数が均一化するような配置のパターンとしたことにより、表示画像がさらに高画質になる。
（４） 請求項５の発明に対応する効果
上記（１）〜（３）の効果に加えて、カラー画像を構成する各色（Ｒ、Ｇ、Ｂ）の画素に用いるオン・オフパターンを同一フレームかつ同一ブロックにおいて同一パターンにならないようにし、ＲＧＢの各色に対して駆動（点灯）タイミングを分散するように制御するので、隣り合う同一階調のブロックがブロックアドレスによって異なるオン・オフパターンとなり、更に同一ブロック内の各色（Ｒ、Ｇ、Ｂ）相互のオン・オフパターンをも同一にならないようにでき、カラー表示に対応してムービング等の表示の劣化を抑制することができ、しかも、ＦＲＣ制御サイクル中の画像フレームにわたり、同一配置のブロックに含まれる画素が異なるオン・オフパターンで駆動されるようにしたので、フレーム周波数が低い場合も局所的なフリッカを低減できる。
（５） 請求項６の発明に対応する効果
上記（４）の効果に加えて、各色に用いるオン・オフパターンを同一フレームかつ同一ブロックにおいて同一パターンにならないようにする場合に用いるパターンが、基本パターンとして用意したオン・オフパターンを回転処理する際に各色の１サイクル内で表示されるオン・オフパターンの位相を異なるように設定することにより生成されるので、用意するデータが少なくてすみ、簡単な処理操作によりカラー対応の当該階調表示が実施できる。
（６） 請求項７の発明に対応する効果
請求項１乃至６に記載された画像表示装置を備えた機器において、上記（１）〜（５）の効果を実現することにより、機器の性能を向上させる。
【図面の簡単な説明】
【図１】 本発明による画像表示装置の実施例における表示制御回路のブロック図である。
【図２】 ２／１６階調表示データの生成に用いる４種の基本オン・オフパターンを示す。
【図３】 図２の基本オン・オフパターンから生成される４×４画素のブロック及び４×４ブロック単位を示す。
【図４】 ３／１６階調表示データの生成に用いる４種の基本オン・オフパターンを示す。
【図５】 図４の基本オン・オフパターンから生成される４×４画素のブロック及び４×４ブロック単位を示す。
【図６】 ４／１６階調表示データの生成に用いる４種の基本オン・オフパターンを示す。
【図７】 図６の基本オン・オフパターンから生成される４×４画素のブロック及び４×４ブロック単位を示す。
【図８】 ５／１６階調表示データの生成に用いる４種の基本オン・オフパターンを示す。
【図９】 図８の基本オン・オフパターンから生成される４×４画素のブロック及び４×４ブロック単位を示す。
【図１０】 ６／１６階調表示データの生成に用いる４種の基本オン・オフパターンを示す。
【図１１】 図１０の基本オン・オフパターンから生成される４×４画素のブロック及び４×４ブロック単位を示す。
【図１２】 ７／１６階調表示データの生成に用いる４種の基本オン・オフパターンを示す。
【図１３】 図１２の基本オン・オフパターンから生成される４×４画素のブロック及び４×４ブロック単位を示す。
【図１４】 ８／１６階調表示データの生成に用いる４種の基本オン・オフパターンを示す。
【図１５】 図１４の基本オン・オフパターンから生成される４×４画素のブロック及び４×４ブロック単位を示す。
【図１６】 ９／１６階調表示データの生成に用いる４種の基本オン・オフパターンを示す。
【図１７】 図１６の基本オン・オフパターンから生成される４×４画素のブロック及び４×４ブロック単位を示す。
【図１８】 １０／１６階調表示データの生成に用いる４種の基本オン・オフパターンを示す。
【図１９】 図１８の基本オン・オフパターンから生成される４×４画素のブロック及び４×４ブロック単位を示す。
【図２０】 １１／１６階調表示データの生成に用いる４種の基本オン・オフパターンを示す。
【図２１】 図２０の基本オン・オフパターンから生成される４×４画素のブロック及び４×４ブロック単位を示す。
【図２２】 １２／１６階調表示データの生成に用いる４種の基本オン・オフパターンを示す。
【図２３】 図２２の基本オン・オフパターンから生成される４×４画素のブロック及び４×４ブロック単位を示す。
【図２４】 １３／１６階調表示データの生成に用いる４種の基本オン・オフパターンを示す。
【図２５】 図２４の基本オン・オフパターンから生成される４×４画素のブロック及び４×４ブロック単位を示す。
【図２６】 １４／１６階調表示データの生成に用いる４種の基本オン・オフパターンを示す。
【図２７】 図２６の基本オン・オフパターンから生成される４×４画素のブロック及び４×４ブロック単位を示す。
【図２８】 １５／１６階調表示データの生成に用いる４種の基本オン・オフパターンを示す。
【図２９】 図２８の基本オン・オフパターンから生成される４×４画素のブロック及び４×４ブロック単位を示す。
【図３０】 ＦＲＣ制御下のフレーム０の４×４ブロック単位のオン・オフパターンの繰り返し配置を示す。
【図３１】 ＦＲＣ制御下のフレーム１の４×４ブロック単位のオン・オフパターンの繰り返し配置を示す。
【図３２】 ＦＲＣ制御下のフレーム１４の４×４ブロック単位のオン・オフパターンの繰り返し配置を示す。
【図３３】 ＦＲＣ制御下のフレーム１５の４×４ブロック単位のオン・オフパターンの繰り返し配置を示す。
【図３４】 本発明によるカラー対応の画像表示装置の実施例における表示制御回路のブロック図である。
【符号の説明】
１０１…タイミングコントローラ、１０２…ＶＲＡＭコントローラ、１０３…ＶＲＡＭ、１０４…ドットカウンタ、１０５…ラインカウンタ、１０６…フレームカウンタ、１０７…オン・オフパターンレジスタ、１０８…セレクタ、１０９…フォーマット変換器、１１０…表示器、１１１…Ｇ位相レジスタ、１１３…Ｇ用データセレクタ、１１４…Ｂ位相レジスタ、１１６…Ｂ用データセレクタ、１１７…アドレス変換器。
Claims (7)
- 行列状に配置された画素により構成される画像フレームを所定の大きさのブロックに区分し、該ブロックに含まれる各画素の駆動を所定数の画像フレームにわたってオン・オフ制御することによりブロック毎に擬似階調表示を可能とする画像表示装置において、
１階調ごとの基本のオン・オフパターンを格納したレジスタと、
前記基本のオン・オフパターンから、ブロック内の画素を駆動するオン・オフパターンとして、同一階調を表す複数の異なるオン・オフパターンを生成する生成手段と、
を備え、
前記複数の異なるオン・オフパターンを利用して、空間的に隣り合う同一階調のブロックを異なるオン・オフパターンで駆動し、かつ前記所定数の画像フレームにわたる同一配置のブロックについても異なるオン・オフパターンで駆動するようにしたことを特徴とする画像表示装置。 - 請求項１に記載された画像表示装置において、
前記複数の異なるオン・オフパターンは、前記基本のオン・オフパターンを回転処理することによって生成されることを特徴とする画像表示装置。 - 請求項２に記載された画像表示装置において、
前記回転処理を、レジスタに格納した基本のオン・オフパターンから、表示動作のタイミング信号をカウントすることにより生成されるブロックアドレス、ブロック内画素アドレス及びフレーム周期に従ってセレクタがオン・オフパターンの点灯データを選択することにより行うようにしたことを特徴とする画像表示装置。 - 請求項１乃至３のいずれかに記載された画像表示装置において、
同一階調を表示するための前記異なるオン・オフパターンを所定数の画像フレームにわたる表示動作により各ブロック内の各画素の点灯回数が均一化するような配置のパターンとすることを特徴とする画像表示装置。 - 請求項１乃至４のいずれかに記載された画像表示装置において、
前記画素をカラー画像を構成する各色の画素とし、各色に用いる前記オン・オフパターンを同一フレームかつ同一ブロックにおいて同一パターンにならないようにすることを特徴とする画像表示装置。 - 請求項５に記載された画像表示装置において、
前記基本のオン・オフパターンを回転処理する際に、各色の１サイクル内で表示されるオン・オフパターンの位相を異なるように設定することにより、各色に用いる前記オン・オフパターンを同一フレームかつ同一ブロックにおいて同一パターンにならないようにすることを特徴とする画像表示装置。 - 請求項１乃至６に記載された画像表示装置を備えた機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000078814A JP4240435B2 (ja) | 1999-11-22 | 2000-03-21 | 画像表示装置及び該画像表示装置を備えた機器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-331661 | 1999-11-22 | ||
| JP33166199 | 1999-11-22 | ||
| JP2000078814A JP4240435B2 (ja) | 1999-11-22 | 2000-03-21 | 画像表示装置及び該画像表示装置を備えた機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001215938A JP2001215938A (ja) | 2001-08-10 |
| JP4240435B2 true JP4240435B2 (ja) | 2009-03-18 |
Family
ID=26573924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000078814A Expired - Fee Related JP4240435B2 (ja) | 1999-11-22 | 2000-03-21 | 画像表示装置及び該画像表示装置を備えた機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4240435B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100421017B1 (ko) * | 2001-10-18 | 2004-03-04 | 삼성전자주식회사 | 잔상 현상 제거 장치 및 방법 |
| KR100831234B1 (ko) * | 2002-04-01 | 2008-05-22 | 삼성전자주식회사 | 프레임 레이트 제어 방법 및 이를 위한 액정 표시 장치 |
| KR100997978B1 (ko) * | 2004-02-25 | 2010-12-02 | 삼성전자주식회사 | 액정 표시 장치 |
| JP5025088B2 (ja) * | 2005-03-02 | 2012-09-12 | 株式会社リコー | 階調表示装置，像読み取り装置および画像形成装置 |
| JP5025089B2 (ja) * | 2005-03-10 | 2012-09-12 | 株式会社リコー | 階調表示装置 |
| JP5088844B2 (ja) * | 2005-03-14 | 2012-12-05 | 株式会社リコー | 階調表示装置，光像読取装置および画像形成装置 |
| JP4812315B2 (ja) * | 2005-03-16 | 2011-11-09 | 株式会社リコー | 階調表示装置，像読み取り装置および画像形成装置 |
| JP4789238B2 (ja) * | 2005-08-18 | 2011-10-12 | 株式会社リコー | 階調表示装置，像読み取り装置および画像形成装置 |
| JP2007108615A (ja) * | 2005-09-13 | 2007-04-26 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法、および電子機器 |
| JP4807070B2 (ja) * | 2005-12-27 | 2011-11-02 | セイコーエプソン株式会社 | 電気光学装置の駆動方法、表示ドライバ、電気光学装置及び電子機器 |
| JP4635071B2 (ja) * | 2008-03-31 | 2011-02-16 | 株式会社デジタル | 表示信号変換装置 |
| JP5526628B2 (ja) | 2009-07-03 | 2014-06-18 | ソニー株式会社 | 映像表示装置および映像表示システム |
| CN105009192B (zh) * | 2013-03-05 | 2017-06-13 | 三菱电机株式会社 | 显示装置的影像信号控制方法及影像信号控制装置 |
| US20170098405A1 (en) * | 2014-05-30 | 2017-04-06 | Sharp Kabushiki Kaisha | Display device |
-
2000
- 2000-03-21 JP JP2000078814A patent/JP4240435B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001215938A (ja) | 2001-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3631727B2 (ja) | 画像表示方法および画像表示装置 | |
| KR100898851B1 (ko) | 디스플레이 디바이스 상에 디스플레이하기 위해 비디오화상 데이터를 처리하기 위한 방법 및 장치 | |
| JP4240435B2 (ja) | 画像表示装置及び該画像表示装置を備えた機器 | |
| JP5615480B2 (ja) | 表示装置及び表示パネルドライバ | |
| JP4545386B2 (ja) | データ保持型表示装置およびその駆動方法 | |
| JPH0320780A (ja) | 表示装置の駆動方法 | |
| KR20160124360A (ko) | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
| JP5016154B2 (ja) | 光変調器 | |
| EP1271461A2 (en) | Method and device for driving plasma display panel | |
| JP4408197B2 (ja) | 表示画面の焼付防止装置及び焼付防止方法 | |
| JP2002196728A (ja) | 単純マトリクス型液晶表示パネルの駆動方法及び液晶表示装置 | |
| US6295041B1 (en) | Increasing the number of colors output by an active liquid crystal display | |
| JP4262980B2 (ja) | ディザリングによるｌｃｏｓ表示装置の輪郭低減方法及びシステム | |
| JP4325171B2 (ja) | 画像表示装置 | |
| JP2009186800A (ja) | 表示装置および表示装置のフリッカ判定方法。 | |
| JP5336406B2 (ja) | 表示装置の表示方法及び表示装置 | |
| JP3619973B2 (ja) | カラーパネルディスプレイ装置及び画像情報の処理方法 | |
| US6388647B2 (en) | Increasing the number of colors output by a passive liquid crystal display | |
| JP2003279930A (ja) | 単純マトリクス液晶の駆動方法及び液晶駆動装置 | |
| JP3582919B2 (ja) | 画像表示装置の駆動方法 | |
| JP2008020731A (ja) | 表示駆動装置及び表示装置 | |
| US6819335B2 (en) | Number-of-gradation-levels decreasing method, image displaying method, and image display | |
| JP2005070652A (ja) | 画像表示装置 | |
| JPH10116055A (ja) | 表示装置 | |
| JP3526471B2 (ja) | 多階調表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040823 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081006 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081219 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4240435 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |