JP4241128B2

JP4241128B2 - Multilayer wiring board and semiconductor device

Info

Publication number: JP4241128B2
Application number: JP2003083734A
Authority: JP
Inventors: 光男武谷; 謙介中村
Original assignee: Sumitomo Bakelite Co Ltd
Current assignee: Sumitomo Bakelite Co Ltd
Priority date: 2003-03-25
Filing date: 2003-03-25
Publication date: 2009-03-18
Anticipated expiration: 2023-03-25
Also published as: JP2004296540A

Description

【０００１】
【発明の属する技術分野】
本発明は、多層配線板および半導体装置に関するものである。更に詳しくは、半導体チップを搭載する多層配線板およびそれらの多層配線板を用いた半導体装置に関するものである。
【０００２】
【従来の技術】
近年の電子機器の高機能化並びに軽薄短小化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできており、これらの電子機器に使用される半導体パッケージは、従来にも増して、益々、小型化かつ多ピン化が進んできている。
【０００３】
このような背景により、近年、ビルドアップ多層配線板が採用されている。ビルドアップ多層配線板は、層間絶縁材層と、導体とを積み重ねながら成形される。ビア形成方法としては、従来のドリル加工に代わって、レーザー法、プラズマ法、フォト法等多岐にわたり、小径のビアホールを自由に配置することで、高密度化を達成するものである。層間接続部としては、ブライドビア（ＢｌｉｎｄＶｉａ）やバリードビア（ＢｕｒｉｅｄＶｉａ：ビアを導電体で充填した構造）等があり、ビアの上にビアを形成するスタックドビアが可能な、バリードビアホールが特に注目されている。バリードビアホールとしては、ビアホールをめっきで充填する方法と、導電性ペースト等で充填する場合とに分けられる。一方、配線パターンを形成する方法として、銅箔をエッチングする方法（サブトラクティブ法）、電解銅めっきによる方法（アディティブ法）等があり、配線密度の高密度化に対応可能なアディティブ法が、特に注目され始めている。
【０００４】
ビルドアップ多層配線板では絶縁層を形成する工程において、金属接合層と半硬化状態のシアネート化合物を含む層間絶縁材層とを一体で加熱硬化する多層配線板がある（例えば、特許文献１参照。）。
しかし、この層間絶縁層を加熱硬化する際に、層間絶縁材層に含まれるシアネート化合物が金属接合層に拡散し、空気中の水と加水分解するためにシアン酸のボイドを発生するという問題があった。
【０００５】
【特許文献１】
特開２００２−３０５３７8（第２頁）
【０００６】
【発明が解決しようとする課題】
本発明は、半導体チップを搭載する多層配線板における、このような現状の問題点に鑑み、層間絶縁材にボイドの発生させずに、確実に層間接続できる多層配線板およびこれを用いた半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
すなわち本発明は、
１．層間接続用の導体ポストと前記導体ポストと接続するためのパッドを有する導体回路と、前記導体ポストと前記パッドとを接続するための接続用金属材料層と、層間に存在する絶縁層とを具備した多層配線板であって、前記絶縁層が、金属接合接着剤（I）層と、層間絶縁材（II）層とからなり、前記層間絶縁材（II）層がシアネート化合物を必須成分としてなり、前記金属接合接着剤（I）層がシアネート化合物未含有成分からなり、前記導体ポストと前記パッドと前記接続用金属材料層とが、前記金属接合接着剤（I）層中で接続してなることを特徴とする多層配線板、
２．シアネート化合物が、一般式（１）、一般式（２）及び、前記一般式（１）もしくは（２）で表されるシアネート化合物においてシアネート基総量の４０％以下が３量化されたシアネート化合物の中から選ばれた少なくとも一種のシアネート化合物或いは前記シアネート化合物及びエポキシ化合物の混合物である第１項記載の多層配線板、
【化３】

（式（１）中、Ｒ₁〜Ｒ₆は、それぞれ独立して、水素原子、メチル基、フルオロアルキル基、またはハロゲン原子のいずれかを示す。）
【化４】

（式（２）中、Ｒ₁〜Ｒ₃は、それぞれ独立して、水素原子、メチル基、フルオロアルキル基、またはハロゲン原子を示し、ｎは０〜６の整数である。）
３．第１項または第２項に記載の多層配線板を用いたことを特徴とする半導体装置、
である。
【０００８】
【発明の実施の形態】
本発明の多層配線板は、層間接続用の導体ポストと前記導体ポストと接続するためのパッドを有する導体回路と、前記導体ポストと前記パッドとを接続するための接続用金属材料層と、層間に存在する絶縁層とを具備した多層配線板であって、前記絶縁層が金属接合接着剤（I）層と、層間絶縁材（II）層とからなり、前記層間絶縁材（II）層がシアネート化合物を必須成分としてなり、前記金属接合接着剤（I）層がシアネート化合物未含有成分からなり、前記導体ポストと前記パッドと前記接続用金属材料層とが、前記金属接合接着剤（I）層中で接続してなることを特徴とする多層配線板であり、ここでいうシアネート化合物未含有というのは示査走査熱量計（ＤＳＣ）ならびに、赤外分光法（ＩＲ法）においてシアネートが検出されないことである。
【０００９】
本発明に用いる金属接合接着剤（I）は、表面清浄化機能を有し、且つ絶縁信頼性の高い接着剤であることが好ましい。表面清浄化機能としては、例えば、接続用金属材料層表面や被接続金属表面に存在する酸化膜の除去機能や、酸化膜の還元機能である。この金属接合接着剤の表面清浄化機能により、接続用金属材料層と接続するための表面との濡れ性が十分に高まる。そのため、金属接合接着剤は、金属表面を清浄化するために、接続用金属材料層と接続するための表面とに、必ず、接触している必要がある。両表面を清浄化することで、接続用金属材料層が、被接合表面に対して濡れ拡がろうとする力が働き、その接合用金属材料層の濡れ拡がりの力により、金属接合部における金属接合接着剤が排除される。これより、金属接合接着剤を用いた金属接合には、樹脂残りが発生しにくく、且つその電気的接続信頼性は高いものとなる。
【００１０】
本発明に用いる好ましい金属接合接着剤（I）としては、例えば、少なくとも１つ以上のフェノール性水酸基を有する樹脂と、その硬化剤からなる樹脂組成物が挙げられる。
【００１１】
本発明において好ましい金属接合接着剤（I）に用いる少なくとも１つ以上のフェノール性水酸基を有する樹脂としては、フェノールノボラック樹脂、アルキルフェノールノボラック樹脂、レゾール樹脂、および、ポリビニルフェノール樹脂から選ばれるのが好ましく、これらの１種以上を用いることができる。また、フェノールフタリン、２，４−ジヒドロキシ安息香酸、２，５−ジヒドロキシ安息香酸なども好ましい。
【００１２】
本発明において好ましい金属接合接着剤（I）に用いるフェノール性水酸基を有する樹脂の、硬化剤としては、エポキシ樹脂が用いられる。具体的にはいずれも、ビスフェノール系、フェノールノボラック系、アルキルフェノールノボラック系、ビフェノール系、ナフトール系やレソルシノール系等のフェノールベースのものや、脂肪族、環状脂肪族や不飽和脂肪族等の骨格をベースとして変性されたエポキシ化合物などが挙げられる。
【００１３】
フェノール性水酸基を有する樹脂は、金属接合接着剤（I）中に、５重量％以上８０重量％以下で含まれることが好ましい。５重量％未満であると、金属表面を清浄化する作用が低下し、半田接合できなくなる恐れがある。また、８０重量％より多いと、十分な硬化物が得られず、接合強度と信頼性が低下する恐れがある。フェノール性水酸基を有する樹脂の硬化剤の配合量は、例えば、エポキシ基当量が、少なくともフェノール性水酸基を有する樹脂のヒドロキシル基当量に対し０．５倍以上、１．５倍以下が好ましいが、良好な金属接合性と硬化物物性が得られる場合は、この限りではない。また、接着剤には、上記成分の他に、無機充填材、硬化触媒、着色料、消泡剤、難燃剤、カップリング剤等の各種添加剤や、溶剤を添加しても良い。
【００１４】
本発明に用いる層間絶縁材（II）としては、シアネート化合物を必須成分としてなるものであり、
前記シアネート化合物としては、一般式（１）で表される化合物、一般式（２）で表される化合物、及び前記一般式（１）もしくは（２）で表されるシアネート化合物においてシアネート基総量の４０％以下が３量化されたシアネート化合物が好ましい。具体的には、ビスフェノール−Ａジシアネートエチリデンビス−４，１−フェニレンジシアネート、テトラオルトメチルビスフェノール−Ｆジシアネート、フェノールノボラックポリシアネート、クレゾールノボラックポリシアネート、ジシクロペンタジエニルビスフェノールジシアネート、ヘキサフルオロビスフェノールＡジシアネート等及びこれらのシアネート基を前記の範囲で３量化した化合物である。これらの内、特に、フェノールノボラックポリシアネート、クレゾールノボラックポリシアネートは好適である。これらの中から、少なくとも１種または２種以上が用いられる。シアネート化合物は全配合量の５０重量％以上９５重量％以下で含まれることが好ましい。５０重量％未満であると、線膨張係数が大きくなる場合がある。また、９５重量％より多いと、機械的強度が満足しない場合がある。
【００１５】
前記層間絶縁材（II）は上記シアネート化合物以外の樹脂として、ポリイミドシロキサン樹脂を用いることが好ましい。前記ポリイミドシロキサン樹脂は３，３’，４，４’−ビフェニルテトラカルボン酸二無水物、３，３’，４，４’−ベンゾフェノンテトラカルボン酸二無水物、４，４’−オキシジフタル酸二無水物及び４，４’−ジフェニルスルホンテトラカルボン酸二無水物の中から選ばれた少なくとも一種の芳香族テトラカルボン酸成分と、一般式（３）で表されるジアミノポリシロキサン１０〜８０モル％及び芳香族ジアミン２０〜９０モル％からなるジアミン成分とを反応させ、重合及びイミド化することにより得られた高分子量のポリイミドシロキサン樹脂であることが好ましい。
【００１６】
【化５】

（式（３）中、Ｒ₇は２価の炭化水素基を示し、Ｒ₈〜Ｒ₁₁は低級アルキル基又はフェニル基を示し、ｎは１〜２０の整数である。）
【００１７】
前記一般式（３）で表されるジアミノポリシロキサンとしては、１，３−ビス（３−アミノプロピル）テトラメチルシロキサンやα，ω−ビス（３−アミノプロピル）ポリジメチルシロキサン、α,ω−ビス（３−アミノプロピル）ポリジフェニルシロキサン、α,ω−ビス（３−アミノプロピル）ポリメチルフェニルシロキサン等であり、得られたポリアミド酸及びポリイミド樹脂の有機溶剤への溶解性及び熱可塑性に寄与する。また、これを用いることによって、ガラス転移温度を低くすることが可能で、特に低温加工が必要な用途に適している。
前記ジアミノポリシロキサンの全ジアミン成分中の量比は、溶解性、熱可塑性の点から全ジアミン成分の１０〜８０モル％の範囲内で用いることができるが、耐熱性の観点から考えると１０〜５０モル％の範囲内であることが、より好ましい。特に、１，３−ビス（３−アミノプロピル）テトラメチルシロキサンを用いた場合には、耐熱性を低下させずに溶解性、熱可塑性が向上し好ましい。
【００１８】
本発明に用いる層間絶縁材（II）には、上記成分以外に、シリカなどの無機フィラー、金属アセチルアセトネートなどの硬化触媒、レベルリング剤、消泡剤コバルトなどの添加剤を加えることができる。
【００１９】
以下、図面を参照して本発明の実施形態について説明するが、本発明はこれによって何ら限定されるものではない。図１〜図３は、本発明の実施形態である多層配線板の一例を説明するための図で、図３（ｎ）は得られる多層配線板の構造を示す断面図である。
【００２０】
本発明の多層配線板の製造方法としては、まず、金属層１０１上にパターニングされためっきレジスト層１０２を形成する（図１（ａ））。このめっきレジスト層１０２は、例えば、金属層１０１上に紫外線感光性のドライフィルムレジストをラミネートし、ネガフィルム等を用いて選択的に感光し、その後現像することにより形成できる。
金属層１０１の材質は、この製造方法に適するものであればどのようなものでも良いが、特に、使用される薬液に対して耐性を有するものであって、最終的にエッチングにより除去可能であることが必要である。そのような金属層１０１の材質としては、例えば、銅、銅合金、４２合金、ニッケル等が挙げられる。
【００２１】
次に、金属層１０１を電解めっき用リード（給電用電極）として、レジスト金属層１０３を電解めっきにより形成する（図１（ｂ））。この電解めっきにより、金属層１０１上のめっきレジスト１０２層が形成されていない部分に、レジスト金属１０３が形成される。
レジスト金属層１０３の材質としては、最終的に金属層１０１をエッチングにより除去する際に使用する薬液に対して耐性を有することが好ましく、例えば、ニッケル、金、錫、銀、半田、パラジウム等が挙げられる。
なお、レジスト金属層１０３を形成する目的は、金属層１０１をエッチングする際に使用する薬液により、図１（ｃ）に示す配線パターン１０４が浸食・腐食されるのを防ぐことである。したがって、金属層１０１をエッチングする際に使用する薬液に対して、図１（ｃ）に示す配線パターン１０４が耐性を有している場合は、このレジスト金属層１０３は不要である。また、レジスト金属層１０３は導体回路１０４と同一のパターンである必要はなく、金属層１０１上にめっきレジスト層１０２を形成する前に、金属層１０１の全面にレジスト金属層１０３を形成しても良い。
【００２２】
次に、金属層１０１を電解めっき用リード（給電用電極）として、導体回路１０４を電解めっきにより形成する（図１（ｃ））。この電解めっきにより、金属層１０１上のめっきレジスト層１０２が形成されていない部分に、導体回路１０４が形成される。
導体回路１０４の材質としては、最終的にレジスト金属層１０３をエッチングにより除去する際に使用する薬液に対して耐性を有することが、好ましいが、実際は、導体回路１０４が最終的に多層配線板１１３の内部に存在するため、導体回路１０４を浸食・腐食しない薬液でエッチング可能なレジスト金属層１０３を選定するのが得策である。
具体的な材質としては、例えば、銅、ニッケル、金、錫、銀、パラジウム等が挙げられる。さらには、銅を用いることで、低抵抗で安定した導体回路１０４が得られる。
【００２３】
次に、めっきレジスト層１０２を除去し（図１（ｄ））、続いて、導体回路１０４上に層間絶縁材（II）層１０５を形成する（図１（ｅ））。
層間絶縁材（II）層１０５の形成方法としては、少なくとも一層以上の剥離可能な保護フィルム層上に、予め、金属接合接着剤（I）層により絶縁材層が形成された絶縁材シートを用い、導体回路１０４上に絶縁材層の面を相対向させ、真空ロールラミネート装置もしくは真空プレス装置により積層して得られる。あるいは、直接、導体回路上に、絶縁材ワニスを塗布・乾燥して形成しても良い。層間絶縁材（II）の加熱硬化温度としては、２００℃〜３２０℃が好ましく、２２０℃〜３００℃が、より好ましい。２００℃〜３２０℃で加熱硬化することで、シアネート化合物がトリアジン環を形成し、トリアジン環を形成しない未反応の残留シアネート化合物が低減し、金属接合層へ拡散がなくなることで、残留シアネート化合物が分解して発生するシアン酸成分からなるボイドを抑制できる。
【００２４】
次に、層間絶縁材（II）層１０５にビア１０６を形成する（図１（ｆ））。ビア１０６の形成方法は、この製造方法に適する方法であればどのような方法でも良く、より好ましくは、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザー、エキシマレーザー法である。
【００２５】
次に、金属層１０１を電解めっき用リード（給電用電極）として、導体ポスト１０７を電解めっきにより形成する（図２（ｇ））。この電解めっきにより、層間絶縁材（II）層１０５のビア１０６が形成されている部分に、導体ポスト１０７が形成される。電解めっきにより導体ポスト１０７を形成すれば、導体ポスト１０７の先端の形状を自由に制御することができる。
導体ポスト１０７の材質としては、例えば、銅、ニッケル、金、錫、銀、パラジウムが挙げられる。さらには、銅を用いることで、低抵抗で安定した導体ポスト１０７が得られる。
【００２６】
次に、導体ポスト１０７の表面（先端）に、接続用金属材料層１０８を形成する（図２（ｈ））。
接続用金属材料層１０８の形成方法としては、無電解めっきにより形成する方法、金属層１０１を電解めっき用リード（給電用電極）として電解めっきにより形成する方法、接続用金属材料を含有するペーストを印刷する方法が挙げられる。印刷による方法では、印刷用マスクを導体ポスト１０７に対して精度良く位置合せする必要があるが、無電解めっきや電解めっきによる方法では、導体ポスト１０７の表面以外に接続用金属材料層１０８が形成されることがないため、導体ポスト１０７の微細化・高密度化にも対応しやすい。特に、電解めっきによる方法では、無電解めっきによる方法よりも、めっき可能な金属が多種多様であり、また薬液の管理も容易であるため、非常に好適である。
接続用金属材料層１０８の材質としては、図２（ｊ）に示す被接合部１１２と金属接合可能な金属であればどのようなものでもよく、例えば、半田が挙げられる。半田の中でも、ＳｎやＩｎ、もしくはＳｎ、Ａｇ、Ｃｕ、Ｚｎ、Ｂｉ、Ｐｄ、Ｓｂ、Ｐｂ、Ｉｎ、Ａｕの少なくとも二種からなる半田を使用することが好ましい。より好ましくは、環境に優しいＰｂフリー半田である。なお、図２（ｈ）では、導体ポスト１０７の表面に接続用金属材料層１０８を形成する例を示したが、接続用金属材料層１０８を形成する目的は、導体ポスト１０７と被接合部１１２とを接合させることであるため、被接合部１１２に接続用金属材料層１０８を形成しても構わない。もちろん、導体ポスト１０７と被接合部１１２の両表面に形成しても構わない。
【００２７】
次に、層間絶縁材（II）層１０５の表面（先端）に、金属接合接着剤（I）層１０９を形成して接続層１１０が得られる（図２（ｉ））。
金属接合接着剤（I）層１０９の形成は、使用する樹脂に応じて適した方法で良く、金属接合接着剤（I）ワニスを、印刷、カーテンコート、バーコート等の方法で、直接塗布したり、支持フィルム付きドライフィルムの金属接合接着剤（I）層１０９を、真空ラミネート、真空プレス等の方法で積層する方法が挙げられる。なお、図２（ｉ）では、層間絶縁材（II）層１０５の表面に金属接合接着剤（I）層１０９を形成する例を示したが、被接続層１１１の表面に、金属接合接着剤（I）層１０９を形成しても構わない。もちろん、層間絶縁材（II）層１０５被接続層１１１の両表面に形成しても構わない。
【００２８】
次に、上述の工程により得られた接続層１１０の導体ポストと被接続層１１１の被接続部とを位置合わせをする（図２（ｊ））。
位置合わせは、接続層１１０および被接続層１１１に、予め形成されている位置決めマークを、画像認識装置により読み取り位置合わせする方法、位置合わせ用のピン等で位置合わせする方法等を用いることができる。なお、図２（ｊ）では、被接続層１１１として、図３（ｎ）に示す多層配線板１１３にリジッド性を持たせるために用いるＦＲ−４等のコア基板を使用する例を示したが、図１（ｄ）に示す金属層１０１に、導体回路１０４を形成しただけのものを使用することもできる。さらには、図３（ｍ）に示す多層配線板１１３の製造途中のものを使用することもできる。
【００２９】
次に、接続層１１０および被接続層１１１とを積層する（図２（ｋ））。
積層方法としては、例えば、真空プレスを用いて、導体ポスト１０７が、金属接合接着剤層１０９を排除して、接合用金属材料層１０８により被接合部１１２と接合するまで加熱・加圧し、導体ポスト１０７と被接合部１１２とを金属接合させる。これにより、接続層の導体回路と被接続層の被接続部とが、導体ポストと金属接合材料層とで接合される。引き続き、更に、加熱して接続層１１０と被接続層１１１とを接着する。なお、最終的な加熱温度は、接合用金属材料の融点以上であることが必須である。
【００３０】
次に、金属層１０１をエッチングにより除去する（図３（ｌ））。金属層１０１と導体回路１０４との間にレジスト金属層１０３が形成されており、そのレジスト金属層１０３は、金属層１０１をエッチングにより除去する際に使用する薬液に対して耐性を有しているため、金属層１０１をエッチングしてもレジスト金属層１０３が浸食・腐食されることがなく、結果的に導体回路１０４が浸食・腐食されることはない。
金属層１０１の材質が銅、レジスト金属層の材質がニッケル、錫または半田の場合、市販のアンモニア系エッチング液を使用することができる。金属層１０１の材質が銅、レジスト金属層の材質が金の場合、塩化第二鉄溶液、塩化第二銅溶液を含め、ほとんどのエッチング液を使用することができる。
【００３１】
次に、レジスト金属層１０３をエッチングにより除去する（図３（ｍ））。これにより、層間絶縁材（II）層に埋め込まれて形成された導体回路の一方の面が露出する。導体回路１０４は、レジスト金属層１０３をエッチングにより除去する際に使用する薬液に対して耐性を有するため、導体回路１０４は浸食・腐食されることはない。そのため、レジスト金属１０３層が除去されることにより、導体回路１０４が露出する。レジスト金属層１０３は、必要に応じて、除去せずに残しても良い。
エッチングには、導体回路１０４の材質が銅、レジスト金属層の材質がニッケル、錫または半田の場合、市販の半田・ニッケル剥離剤（例えば、三菱ガス化学製・Ｐｅｗｔａｘ：商品名）を使用することができる。導体回路１０４の材質が銅、レジスト金属層１０３の材質が金の場合、導体回路１０４を浸食・腐食させることなく、レジスト層金属１０３をエッチングすることは困難である。この場合には、レジスト金属層１０３をエッチングする工程を省略しても良い。
【００３２】
最後に、上述の工程、すなわち図１（ａ）〜図３（ｍ）を繰り返して行うことにより、多層配線板１１３を得る（図３（ｎ））。すなわち、図３（ｍ）に示す多層配線板１１３の製造途中のものを被接続層として、図２（ｊ）に示す積層工程を行うことによりコア基板の両面に接続層を形成し、さらに、これにより得られたものを被接続層として、図２（ｊ）に示す積層工程を行い、さらには、これらを繰り返すことにより、多層配線板１１３を得ることができる。
図３（ｎ）は、コア基板１１６の両面に各２層ずつ接続層を積層した多層配線板１１３を示しており、多層配線板１１３の両表面には、ソルダーレジスト層１１５が形成されている。ソルダーレジスト層１１５は、インナーパッド１１４ａおよびアウターパッド１１４ｂの部分が開口されている。
【００３３】
以上の工程により、各層の導体回路１０４と導体ポスト１０７とを接合用金属材料層１０８にて金属接合し、各層間を接着した多層配線板を製造することができる。
【００３４】
なお、上述の工程により得られた多層配線板１１３のインナーパッド１１４ａ側に半導体チップ２０２を搭載し、アウターパッド１１４ｂ側に半田ボール２０５を搭載することにより、半導体装置２０１を得ることができる（図４）。
【００３５】
【実施例】
以下、実施例により更に具体的に説明するが、本発明のよって何ら限定されるものではない。
【００３６】
（実施例１）
[ポリイミド樹脂（ＰＩ）−１の合成]
乾燥窒素ガス導入管、冷却器、温度計、撹拌機を備えた四口フラスコに、脱水精製したＮ−メチル−２−ピロリドン（ＮＭＰ）７９１ｇを入れ、窒素ガスを流しながら１０分間激しくかき混ぜる。次に、２，２−ビス（４−（４−アミノフェノキシ）フェニル）プロパン（ＢＡＰＰ）７３．８９２６ｇ（０．１８０モル）、１，３−ジ（３−アミノフェノキシ）ベンゼン（ＡＰＢ）１７．５４０２ｇ（０．０６０モル）、α，ω−ビス（３−アミノプロピル）ポリジメチルシロキサン（ＡＰＰＳ）５０．２２００ｇ（平均分子量８３７、０．０６０モル）を投入し、系を６０℃に加熱し、均一になるまでかき混ぜる。均一に溶解後、系を氷水浴で５℃に冷却し、３，３’，４，４’−ビフェニルテトラカルボン酸二無水物（ＢＰＤＡ）４４．１３３０ｇ（０．１５０モル）、３，３’，４，４’−ベンゾフェノンテトラカルボン酸二無水物（ＢＴＤＡ）４８．４１１０ｇ（０．１５０モル）を、粉末状のまま１５分間かけて添加し、その後３時間撹拌を続けた。この間、フラスコは５℃に保った。
その後、窒素ガス導入管と冷却器を外し、キシレンを満たしたディーン・スターク管をフラスコに装着し、系にキシレン１９８ｇを添加した。油浴に代えて、系を１７５℃に加熱し、発生する水を系外に除いた。４時間加熱したところ、系からの水の発生は認められなくなった。冷却後、この反応溶液を、大量のメタノール中に投入し、ポリイミドシロキサン（ＰＩ−１）を析出させた。固形分を濾過後、８０℃で１２時間減圧乾燥し溶剤を除き、２２７．７９ｇ（収率９２．１％）の固形樹脂を得た。ＫＢｒ錠剤法で赤外吸収スペクトルを測定したところ、環状イミド結合に由来する５．６μｍの吸収を認めたが、アミド結合に由来する６．０６μｍの吸収を認めることはできず、この樹脂は、ほぼ１００％イミド化していることが確かめられた。
【００３７】
[層間絶縁材用ワニスの作製]
フェノールノボラックポリシアネート樹脂（ロンザ（株）製、商品名：ＰｒｉｍａｓｅｔＰＴ−１５、シアネート基３量化率０％）１００ｇ、Ｎ−メチル−２−ピロリドン（ＮＭＰ）１２１ｇに球状合成シリカフィラー（アドマテックス（株）製ＳＥ２０６０、平均粒径０．５μｍ、最大粒径６．０μｍ）２２５ｇを超音波により分散混合したシリカフィラー溶液、上記で得たポリイミドシロキサンＰＩ−１を５０ｇ、コバルト（III）アセチルアセトネート（Ｃｏ（ＡＡ））（和光純薬工業（株）製）０．０２ｇと、ＮＭＰ２００ｇを混合し、自転・公転式ミキサーで撹拌して溶解し、層間絶縁材用ワニスを調製した。
【００３８】
[金属接合接着剤ワニスの作製]
クレゾールノボラック樹脂［住友デュレズ（株）製、ＰＲ−ＨＦ−３、ＯＨ基当量１０６］１０６ｇと、フェノールフタリン［東京化成製］１０５ｇと、ジアリルビスフェノールＡ型エポキシ樹脂［日本化薬（株）製、ＲＥ−８１０ＮＭ、エポキシ当量２２５］４５０ｇとをメチルエチルケトン１６５ｇに溶解し、金属接合接着剤ワニスを作製した。
【００３９】
[多層配線板の作製]
表面を粗化処理した１５０μｍ厚の圧延銅板（金属層１０１）（古川電気工業製、ＥＦＴＥＣ−６４Ｔ：商品名）に、ドライフィルムレジスト（旭化成製、ＡＱ−２０５８：商品名）をロールラミネートし、ドライフィルムレジスト上に、所定のネガフィルムを用いて露光・現像し、導体回路１０４の配線パターンが形成されためっきレジスト層（めっきレジスト１０２）を形成した。次に、圧延銅板を電解めっき用リードとして、ニッケル層（レジスト金属層１０３）を電解めっきにより形成し、さらに、電解銅めっきすることにより、導体回路１０４を形成した。導体回路の線幅／線間／厚みは、２０μｍ／２０μｍ／１０μｍとした。上記で得た層間絶縁材用ワニスを、ポリエチレンテレフタレート（ＰＥＴ）フィルムに塗布後、８０℃で１０分間、１３０℃で１０分間乾燥し、２５μｍ厚の層間絶縁材層を形成した。ＰＥＴフィルム付き層間絶縁材層を、真空中、１３０℃に加熱したラミネートロール間で、圧力を加えながら通過させることで真空圧着し、さらに、１３０℃の乾燥機で５分間熱処理することで、配線パターンを埋め込み、ＰＥＴフィルムを剥離して、２５μｍ厚の層間絶縁材層（層間絶縁材層１０５）を形成した。続いて、窒素雰囲気下、２５０℃で熱処理し硬化した。
【００４０】
次に、層間絶縁材層に、４５μｍ径のビア（ビア１０６）を、ＵＶ−ＹＡＧレーザーにより形成した。続いて、圧延銅板を電解めっき用リードとして、電解銅めっきすることにより、ビアを銅で充填し、銅ポスト（導体ポスト１０７）を形成した。
次に、圧延銅板を電解めっき用リードとして、銅ポスト上にＳｎ−Ｐｂ共晶半田（接合用金属材料層１０８）を電解めっきにより形成した。次に、バーコートにより、上記で得た金属接合接着剤ワニスを、層間絶縁材層の表面、すなわちＳｎ−Ｐｂ共晶半田が形成された面に、塗布後、８０℃で２０分間乾燥し、１０μｍ厚の金属接合接着剤層（金属接合接着剤層１０９）を形成した。これまでの工程により、接続層（接続層１１０）を得ることができた。
【００４１】
一方、コア基板として、１２μｍ厚の銅箔が形成されたＦＲ−５相当のガラスエポキシ樹脂銅張積層板（住友ベークライト製）を用い、銅箔をエッチングして導体回路およびパッド（被接合部１１２）を形成し、被接続層（被接続層１１１）を得ることができた。次に、上述の工程により得られた接続層と、被接続層に、予め形成されている位置決めマークを、画像認識装置により読み取り、両者を位置合わせし、１００℃の温度で仮圧着した。さらに、上記同様にして、位置合せ・仮圧着を再度行い、被接続層の両面に接続層を仮圧着したものを得ることができた。これを、加圧プレスにより、２２０℃の温度で、加熱加圧して、銅ポストが、金属接合接着剤層を貫通してパッドと半田接合し、被接続層の両面に接続層を接着した。次に、２２０℃の温度で、２時間ポストキュアし、金属接合接着剤層を硬化させた。次に、アンモニア系エッチング液を用いて、圧延銅板をエッチングして除去し、さらに、半田・ニッケル剥離剤（三菱ガス化学製・Ｐｅｗｔａｘ：商品名）を用いて、ニッケル層をエッチングして除去した。最後に、ソルダーレジスト層（ソルダーレジスト層１１５）を形成し、多層配線板（多層配線板１１３）を得た。
【００４２】
次に、得られた多層配線板を、集速イオンビーム加工観察装置（ＦＢ−２０００Ａ、（株）日立製作所製）によって断面加工し、電界放射走査電子顕微鏡（Ｓ−４７００、（株）日立製作所製）（ＳＥＭ）を用いて断面観察したところ、層間絶縁材層にボイドは観察されなかった。
【００４３】
[比較例１]
実施例１の多層配線板に作製において、金属接合接着剤層を、実施例１で用いた層間絶縁材用ワニスを用いて形成した以外は、実施例１と同様にして、多層配線板を作成した。得られた多層配線板について、実施例１と同様にして、断面観察を行ったところ、層間絶縁材層にボイドが観察された。
【００４４】
【発明の効果】
本発明によれば、多層配線板の絶縁材層において、シアネート化合物を必須成分とする層間絶縁層から前記シアネート化合物が金属接合層に拡散しないことで、絶縁材層のボイドの発生を抑制し、層間絶縁信頼性が高い多層配線板および半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態による多層配線板の製造方法を示す断面図である。
【図２】本発明の実施形態による多層配線板の製造方法を示す断面図である（図１の続き）。
【図３】本発明の実施形態による多層配線板の製造方法を示す断面図である（図２の続き）。
【図４】本発明の実施形態による多層配線板を使用して製造した、半導体装置を示す断面図である。
【符号の説明】
１０１金属層
１０２めっきレジスト層
１０３レジスト金属層
１０４導体回路
１０５層間絶縁材（II）層
１０６ビア
１０７導体ポスト
１０８接続用金属材料層
１０９，１０９’ 金属接合接着剤（I）層
１１０，１１０ａ，１１０ｂ，１１０ｃ，１１０ｄ接続層
１１１，１１１ａ被接続層
１１２被接合部
１１３，１１２ａ多層配線板
１１４ａインナーパッド
１１４ｂアウターパッド
１１５ソルダーレジスト
１１６コア基板
２０１半導体装置
２０２半導体チップ
２０３バンプ
２０４アンダーフィル
２０５半田ボール[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer wiring board and a semiconductor device. More specifically, the present invention relates to a multilayer wiring board on which a semiconductor chip is mounted and a semiconductor device using those multilayer wiring boards.
[0002]
[Prior art]
In recent years, with the demand for higher functionality and lighter, thinner and smaller electronic devices, high-density integration and further high-density mounting of electronic components have progressed. Semiconductor packages used in these electronic devices have been In addition, the miniaturization and the increase in the number of pins are progressing.
[0003]
Against this background, in recent years, build-up multilayer wiring boards have been adopted. The build-up multilayer wiring board is formed while stacking an interlayer insulating material layer and a conductor. As a via forming method, a high density can be achieved by freely arranging small-diameter via holes in place of conventional drilling, such as a laser method, a plasma method, and a photo method. Examples of interlayer connection include a buried via and a buried via (Buried Via: a structure in which a via is filled with a conductor). Has been. The burred via hole is divided into a method of filling the via hole with plating and a case of filling with a conductive paste or the like. On the other hand, as a method of forming a wiring pattern, there are a method of etching a copper foil (subtractive method), a method by electrolytic copper plating (additive method), etc. It has begun to attract attention.
[0004]
In a build-up multilayer wiring board, there is a multilayer wiring board in which a metal bonding layer and an interlayer insulating material layer containing a semi-cured cyanate compound are integrally heat-cured in a step of forming an insulating layer (see, for example, Patent Document 1). ).
However, when this interlayer insulating layer is heat-cured, the cyanate compound contained in the interlayer insulating material layer diffuses into the metal bonding layer and generates a void of cyanic acid due to hydrolysis with water in the air. there were.
[0005]
[Patent Document 1]
JP 2002-305378 (2nd page)
[0006]
[Problems to be solved by the invention]
SUMMARY OF THE INVENTION In view of such a current problem in a multilayer wiring board on which a semiconductor chip is mounted, the present invention provides a multilayer wiring board capable of reliably connecting interlayers without causing voids in the interlayer insulating material, and a semiconductor device using the multilayer wiring board The purpose is to provide.
[0007]
[Means for Solving the Problems]
That is, the present invention
1. A conductor circuit having an interlayer connection conductor post and a pad for connecting to the conductor post, a connection metal material layer for connecting the conductor post and the pad, and an insulating layer present between the layers In the multilayer wiring board, the insulating layer is composed of a metal bonding adhesive (I) layer and an interlayer insulating material (II) layer, and the interlayer insulating material (II) layer includes a cyanate compound as an essential component. The metal bonding adhesive (I) layer is composed of a component not containing a cyanate compound, and the conductor post, the pad, and the connecting metal material layer are connected in the metal bonding adhesive (I) layer. Multilayer wiring board, characterized by
2. Among the cyanate compounds in which the cyanate compound is represented by the general formula (1), the general formula (2), and the cyanate compound represented by the general formula (1) or (2) is trimerized by 40% or less of the total amount of cyanate groups. The multilayer wiring board according to claim 1, which is at least one cyanate compound selected from: or a mixture of the cyanate compound and the epoxy compound;
[Chemical 3]

(In formula (1), R ₁ ~ R ₆ Each independently represents a hydrogen atom, a methyl group, a fluoroalkyl group, or a halogen atom. )
[Formula 4]

(In formula (2), R ₁ ~ R _Three Each independently represents a hydrogen atom, a methyl group, a fluoroalkyl group, or a halogen atom, and n is an integer of 0-6. )
3. A semiconductor device comprising the multilayer wiring board according to claim 1 or 2;
It is.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
The multilayer wiring board of the present invention comprises a conductor circuit having an interlayer connection conductor post and a pad for connecting to the conductor post, a connection metal material layer for connecting the conductor post and the pad, and an interlayer. A multilayer wiring board having an insulating layer, wherein the insulating layer includes a metal bonding adhesive (I) layer and an interlayer insulating material (II) layer, and the interlayer insulating material (II) layer includes A cyanate compound is an essential component, the metal bonding adhesive (I) layer is composed of a cyanate compound-free component, and the conductor post, the pad, and the connecting metal material layer are the metal bonding adhesive (I). It is a multilayer wiring board characterized by being connected in layers, and the term “free of cyanate compound” as used herein means that cyanate is detected by differential scanning calorimetry (DSC) and infrared spectroscopy (IR method). Not done It is.
[0009]
The metal bonding adhesive (I) used in the present invention is preferably an adhesive having a surface cleaning function and high insulation reliability. Examples of the surface cleaning function include a function of removing an oxide film existing on the surface of the connecting metal material layer and the surface of the metal to be connected, and a function of reducing the oxide film. Due to the surface cleaning function of the metal bonding adhesive, the wettability with the surface for connecting to the connecting metal material layer is sufficiently enhanced. Therefore, in order to clean the metal surface, the metal bonding adhesive must be in contact with the surface for connecting to the connecting metal material layer. By cleaning both surfaces, the metal material layer for connection works to wet and spread against the surface to be joined, and the metal joint layer joins the metal by the force of wetting and spreading of the metal material layer for joining. Adhesive is eliminated. Accordingly, in the metal bonding using the metal bonding adhesive, the resin residue hardly occurs and the electrical connection reliability is high.
[0010]
As preferable metal bonding adhesive (I) used for this invention, the resin composition which consists of resin which has at least 1 or more phenolic hydroxyl group, and its hardening | curing agent is mentioned, for example.
[0011]
The resin having at least one or more phenolic hydroxyl groups used in the preferred metal bonding adhesive (I) in the present invention is preferably selected from phenol novolac resins, alkylphenol novolac resins, resole resins, and polyvinylphenol resins. One or more of these can be used. Further, phenolphthaline, 2,4-dihydroxybenzoic acid, 2,5-dihydroxybenzoic acid and the like are also preferable.
[0012]
An epoxy resin is used as a curing agent of the resin having a phenolic hydroxyl group used for the metal bonding adhesive (I) preferred in the present invention. Specifically, all are based on bisphenol, phenol novolac, alkylphenol novolac, biphenol, naphthol, resorcinol, and other skeletons such as aliphatic, cycloaliphatic and unsaturated aliphatic skeletons. And modified epoxy compounds.
[0013]
The resin having a phenolic hydroxyl group is preferably contained in the metal bonding adhesive (I) in an amount of 5 wt% to 80 wt%. If it is less than 5% by weight, the effect of cleaning the metal surface is lowered, and there is a possibility that soldering cannot be performed. On the other hand, if it is more than 80% by weight, a sufficient cured product cannot be obtained, and the bonding strength and reliability may be lowered. The compounding amount of the curing agent for the resin having a phenolic hydroxyl group is preferably, for example, an epoxy group equivalent of at least 0.5 times to 1.5 times the hydroxyl group equivalent of a resin having at least a phenolic hydroxyl group. However, this is not the case when excellent metal bondability and cured material properties are obtained. Moreover, you may add various additives, such as an inorganic filler, a curing catalyst, a coloring agent, an antifoamer, a flame retardant, a coupling agent, and a solvent other than the said component to an adhesive agent.
[0014]
As the interlayer insulating material (II) used in the present invention, a cyanate compound is an essential component,
Examples of the cyanate compound include a compound represented by the general formula (1), a compound represented by the general formula (2), and a cyanate compound represented by the general formula (1) or (2). A cyanate compound in which 40% or less is trimerized is preferable. Specifically, bisphenol-A dicyanate ethylidene bis-4,1-phenylene dicyanate, tetraorthomethyl bisphenol-F dicyanate, phenol novolac polycyanate, cresol novolac polycyanate, dicyclopentadienyl bisphenol dicyanate, hexafluoro Bisphenol A dicyanate and the like and compounds obtained by trimerizing these cyanate groups within the above range. Of these, phenol novolac polycyanate and cresol novolac polycyanate are particularly preferable. Among these, at least one kind or two or more kinds are used. The cyanate compound is preferably contained in an amount of 50% by weight to 95% by weight of the total amount. If it is less than 50% by weight, the linear expansion coefficient may increase. On the other hand, if it exceeds 95% by weight, the mechanical strength may not be satisfied.
[0015]
The interlayer insulating material (II) is preferably a polyimide siloxane resin as a resin other than the cyanate compound. The polyimidesiloxane resin is 3,3 ′, 4,4′-biphenyltetracarboxylic dianhydride, 3,3 ′, 4,4′-benzophenonetetracarboxylic dianhydride, 4,4′-oxydiphthalic dianhydride. And at least one aromatic tetracarboxylic acid component selected from 4,4′-diphenylsulfonetetracarboxylic dianhydride, 10-80 mol% of diaminopolysiloxane represented by the general formula (3), and A high molecular weight polyimide siloxane resin obtained by reacting with a diamine component comprising 20 to 90 mol% of an aromatic diamine, polymerization and imidization is preferable.
[0016]
[Chemical formula 5]

(In formula (3), R ₇ Represents a divalent hydrocarbon group, R ₈ ~ R ₁₁ Represents a lower alkyl group or a phenyl group, and n is an integer of 1 to 20. )
[0017]
Examples of the diaminopolysiloxane represented by the general formula (3) include 1,3-bis (3-aminopropyl) tetramethylsiloxane, α, ω-bis (3-aminopropyl) polydimethylsiloxane, α, ω- Bis (3-aminopropyl) polydiphenylsiloxane, α, ω-bis (3-aminopropyl) polymethylphenylsiloxane, etc., contributing to the solubility and thermoplasticity of the resulting polyamic acid and polyimide resin in organic solvents To do. Moreover, by using this, the glass transition temperature can be lowered, and it is particularly suitable for applications requiring low temperature processing.
The amount ratio of the diaminopolysiloxane in the total diamine component can be used in the range of 10 to 80 mol% of the total diamine component from the viewpoint of solubility and thermoplasticity. More preferably within the range of 50 mol%. In particular, when 1,3-bis (3-aminopropyl) tetramethylsiloxane is used, solubility and thermoplasticity are improved without reducing heat resistance, which is preferable.
[0018]
In addition to the above components, additives such as an inorganic filler such as silica, a curing catalyst such as metal acetylacetonate, a leveling agent, and a defoaming agent cobalt can be added to the interlayer insulating material (II) used in the present invention. .
[0019]
Hereinafter, embodiments of the present invention will be described with reference to the drawings, but the present invention is not limited thereto. 1-3 is a figure for demonstrating an example of the multilayer wiring board which is embodiment of this invention, FIG.3 (n) is sectional drawing which shows the structure of the multilayer wiring board obtained.
[0020]
In the method for manufacturing a multilayer wiring board according to the present invention, first, a patterned plating resist layer 102 is formed on a metal layer 101 (FIG. 1A). The plating resist layer 102 can be formed, for example, by laminating an ultraviolet-sensitive dry film resist on the metal layer 101, selectively exposing it using a negative film or the like, and then developing it.
The material of the metal layer 101 may be any material as long as it is suitable for this manufacturing method. In particular, the metal layer 101 is resistant to the chemical used, and can be finally removed by etching. It is necessary. Examples of the material of the metal layer 101 include copper, a copper alloy, a 42 alloy, and nickel.
[0021]
Next, a resist metal layer 103 is formed by electrolytic plating using the metal layer 101 as an electroplating lead (power supply electrode) (FIG. 1B). By this electrolytic plating, a resist metal 103 is formed on a portion of the metal layer 101 where the plating resist 102 layer is not formed.
The material of the resist metal layer 103 is preferably resistant to chemicals used when the metal layer 101 is finally removed by etching, such as nickel, gold, tin, silver, solder, palladium, and the like. Can be mentioned.
The purpose of forming the resist metal layer 103 is to prevent the wiring pattern 104 shown in FIG. 1C from being eroded and corroded by the chemical solution used when the metal layer 101 is etched. Therefore, when the wiring pattern 104 shown in FIG. 1C is resistant to the chemical used when etching the metal layer 101, the resist metal layer 103 is unnecessary. Further, the resist metal layer 103 does not have to have the same pattern as the conductor circuit 104, and the resist metal layer 103 may be formed on the entire surface of the metal layer 101 before the plating resist layer 102 is formed on the metal layer 101. good.
[0022]
Next, the conductor circuit 104 is formed by electrolytic plating using the metal layer 101 as an electroplating lead (feeding electrode) (FIG. 1C). By this electrolytic plating, a conductor circuit 104 is formed in a portion on the metal layer 101 where the plating resist layer 102 is not formed.
The material of the conductor circuit 104 is preferably resistant to a chemical used when the resist metal layer 103 is finally removed by etching. Actually, however, the conductor circuit 104 is finally formed of the multilayer wiring board 113. Therefore, it is a good idea to select the resist metal layer 103 that can be etched with a chemical solution that does not erode or corrode the conductor circuit 104.
Specific examples of the material include copper, nickel, gold, tin, silver, and palladium. Furthermore, a stable conductor circuit 104 with low resistance can be obtained by using copper.
[0023]
Next, the plating resist layer 102 is removed (FIG. 1D), and then an interlayer insulating material (II) layer 105 is formed on the conductor circuit 104 (FIG. 1E).
As a method for forming the interlayer insulating material (II) layer 105, an insulating material sheet in which an insulating material layer is formed in advance by a metal bonding adhesive (I) layer on at least one or more peelable protective film layers is used. The surface of the insulating material layer is opposed to the conductor circuit 104 and laminated by a vacuum roll laminating apparatus or a vacuum press apparatus. Alternatively, the insulating varnish may be applied and dried directly on the conductor circuit. As heat-curing temperature of interlayer insulation material (II), 200 to 320 degreeC is preferable and 220 to 300 degreeC is more preferable. By heating and curing at 200 ° C. to 320 ° C., the cyanate compound forms a triazine ring, the unreacted residual cyanate compound that does not form a triazine ring is reduced, and the diffusion to the metal bonding layer is eliminated. Voids composed of cyanate components generated by decomposition can be suppressed.
[0024]
Next, a via 106 is formed in the interlayer insulating material (II) layer 105 (FIG. 1 (f)). The via 106 may be formed by any method suitable for this manufacturing method, and more preferably a carbon dioxide laser, UV-YAG laser, or excimer laser.
[0025]
Next, the conductor post 107 is formed by electroplating using the metal layer 101 as an electroplating lead (feeding electrode) (FIG. 2G). By this electrolytic plating, a conductor post 107 is formed in a portion of the interlayer insulating material (II) layer 105 where the via 106 is formed. If the conductor post 107 is formed by electrolytic plating, the shape of the tip of the conductor post 107 can be freely controlled.
Examples of the material of the conductor post 107 include copper, nickel, gold, tin, silver, and palladium. Furthermore, by using copper, a stable conductor post 107 can be obtained with low resistance.
[0026]
Next, the connecting metal material layer 108 is formed on the surface (tip) of the conductor post 107 (FIG. 2H).
As a method of forming the connecting metal material layer 108, a method of forming by electroless plating, a method of forming the metal layer 101 by electrolytic plating using the electroplating lead (power feeding electrode), and a paste containing the connecting metal material The method of printing is mentioned. In the printing method, it is necessary to align the printing mask with respect to the conductor post 107 with high accuracy. However, in the method using electroless plating or electrolytic plating, the connecting metal material layer 108 is formed in addition to the surface of the conductor post 107. Therefore, the conductor posts 107 can be easily miniaturized and densified. In particular, the electrolytic plating method is very suitable because the metal that can be plated is more diverse and the chemical solution can be easily managed than the electroless plating method.
The material of the connecting metal material layer 108 may be any metal as long as it can be metal-bonded to the bonded portion 112 shown in FIG. 2 (j), for example, solder. Among solders, it is preferable to use Sn or In, or solder composed of at least two of Sn, Ag, Cu, Zn, Bi, Pd, Sb, Pb, In, and Au. More preferably, it is an environmentally friendly Pb-free solder. 2H shows an example in which the connecting metal material layer 108 is formed on the surface of the conductor post 107, the purpose of forming the connecting metal material layer 108 is to form the conductor post 107 and the bonded portion 112. Therefore, the connecting metal material layer 108 may be formed on the bonded portion 112. Of course, it may be formed on both surfaces of the conductor post 107 and the bonded portion 112.
[0027]
Next, a metal bonding adhesive (I) layer 109 is formed on the surface (tip) of the interlayer insulating material (II) layer 105 to obtain a connection layer 110 (FIG. 2 (i)).
The metal bonding adhesive (I) layer 109 may be formed by a method suitable for the resin to be used, and the metal bonding adhesive (I) varnish is directly applied by printing, curtain coating, bar coating, or the like. Or a method of laminating the metal bonding adhesive (I) layer 109 of the dry film with a support film by a method such as vacuum lamination or vacuum press. 2I shows an example in which the metal bonding adhesive (I) layer 109 is formed on the surface of the interlayer insulating material (II) layer 105. However, the metal bonding adhesive is formed on the surface of the connected layer 111. (I) The layer 109 may be formed. Of course, the interlayer insulating material (II) layer 105 may be formed on both surfaces of the connected layer 111.
[0028]
Next, the conductor post of the connection layer 110 obtained by the above-described process and the connected portion of the connected layer 111 are aligned (FIG. 2 (j)).
The alignment can be performed by a method in which a positioning mark formed in advance on the connection layer 110 and the layer to be connected 111 is read and aligned by an image recognition device, a method of positioning by a positioning pin, or the like. . 2J shows an example in which a core substrate such as FR-4 used for providing the rigid property to the multilayer wiring board 113 shown in FIG. Alternatively, the metal layer 101 shown in FIG. 1D can be used in which the conductor circuit 104 is simply formed. In addition, a multilayer wiring board 113 shown in FIG.
[0029]
Next, the connection layer 110 and the connection layer 111 are stacked (FIG. 2K).
As a laminating method, for example, using a vacuum press, the conductor post 107 is heated and pressurized until it is bonded to the bonded portion 112 by the bonding metal material layer 108, excluding the metal bonding adhesive layer 109, and the conductor The post 107 and the part to be joined 112 are metal-joined. Thereby, the conductor circuit of a connection layer and the to-be-connected part of a to-be-connected layer are joined by a conductor post and a metal joining material layer. Subsequently, the connecting layer 110 and the connected layer 111 are further bonded by heating. It is essential that the final heating temperature is equal to or higher than the melting point of the bonding metal material.
[0030]
Next, the metal layer 101 is removed by etching (FIG. 3L). A resist metal layer 103 is formed between the metal layer 101 and the conductor circuit 104, and the resist metal layer 103 is resistant to a chemical solution used when the metal layer 101 is removed by etching. Therefore, even if the metal layer 101 is etched, the resist metal layer 103 is not eroded and corroded, and as a result, the conductor circuit 104 is not eroded and corroded.
When the material of the metal layer 101 is copper and the material of the resist metal layer is nickel, tin, or solder, a commercially available ammonia-based etching solution can be used. When the material of the metal layer 101 is copper and the material of the resist metal layer is gold, most etching solutions including a ferric chloride solution and a cupric chloride solution can be used.
[0031]
Next, the resist metal layer 103 is removed by etching (FIG. 3M). As a result, one surface of the conductor circuit embedded in the interlayer insulating material (II) layer is exposed. Since the conductor circuit 104 is resistant to a chemical used when the resist metal layer 103 is removed by etching, the conductor circuit 104 is not eroded or corroded. Therefore, the conductor circuit 104 is exposed by removing the resist metal 103 layer. The resist metal layer 103 may be left without being removed as necessary.
For etching, when the conductor circuit 104 is made of copper and the resist metal layer is made of nickel, tin, or solder, a commercially available solder / nickel stripper (eg, Mitsubishi Gas Chemical Co., Ltd., trade name) is used. Can do. When the material of the conductor circuit 104 is copper and the material of the resist metal layer 103 is gold, it is difficult to etch the resist layer metal 103 without eroding and corroding the conductor circuit 104. In this case, the step of etching the resist metal layer 103 may be omitted.
[0032]
Finally, the multilayer wiring board 113 is obtained by repeating the above-described steps, that is, FIGS. 1 (a) to 3 (m) (FIG. 3 (n)). That is, a connection layer is formed on both surfaces of the core substrate by performing the laminating process shown in FIG. 2 (j) using the multilayer wiring board 113 shown in FIG. A multilayer wiring board 113 can be obtained by performing the laminating process shown in FIG. 2 (j) using the obtained layer as a connected layer, and further repeating these steps.
FIG. 3N shows a multilayer wiring board 113 in which two connection layers are laminated on both surfaces of the core substrate 116, and solder resist layers 115 are formed on both surfaces of the multilayer wiring board 113. . In the solder resist layer 115, the inner pad 114a and the outer pad 114b are opened.
[0033]
Through the above steps, the multi-layer wiring board in which the conductor circuits 104 and the conductor posts 107 of the respective layers are metal-bonded by the bonding metal material layer 108 and the respective layers are bonded can be manufactured.
[0034]
The semiconductor device 201 can be obtained by mounting the semiconductor chip 202 on the inner pad 114a side of the multilayer wiring board 113 obtained by the above-described process and mounting the solder ball 205 on the outer pad 114b side (FIG. 4).
[0035]
【Example】
Hereinafter, the present invention will be described more specifically with reference to examples, but the present invention is not limited thereto.
[0036]
(Example 1)
[Synthesis of Polyimide Resin (PI) -1]
791 g of dehydrated and purified N-methyl-2-pyrrolidone (NMP) is placed in a four-necked flask equipped with a dry nitrogen gas inlet tube, a cooler, a thermometer, and a stirrer, and stirred vigorously for 10 minutes while flowing nitrogen gas. Next, 2,2-bis (4- (4-aminophenoxy) phenyl) propane (BAPP) 73.8926 g (0.180 mol), 1,3-di (3-aminophenoxy) benzene (APB) 17. 5402 g (0.060 mol), α, ω-bis (3-aminopropyl) polydimethylsiloxane (APPS) 50.2200 g (average molecular weight 837, 0.060 mol) were added, and the system was heated to 60 ° C., Stir until uniform. After homogeneous dissolution, the system was cooled to 5 ° C. with an ice-water bath, and 43.1330 g (0.150 mol) of 3,3 ′, 4,4′-biphenyltetracarboxylic dianhydride (BPDA), 3,3 ′ , 4,4′-benzophenonetetracarboxylic dianhydride (BTDA) 48.4110 g (0.150 mol) was added in powder form over 15 minutes, and then stirring was continued for 3 hours. During this time, the flask was kept at 5 ° C.
Thereafter, the nitrogen gas inlet tube and the cooler were removed, a Dean-Stark tube filled with xylene was attached to the flask, and 198 g of xylene was added to the system. Instead of the oil bath, the system was heated to 175 ° C., and generated water was removed from the system. When heated for 4 hours, no water was observed from the system. After cooling, this reaction solution was poured into a large amount of methanol to precipitate polyimide siloxane (PI-1). The solid content was filtered and then dried under reduced pressure at 80 ° C. for 12 hours to remove the solvent to obtain 227.79 g (yield 92.1%) of a solid resin. When an infrared absorption spectrum was measured by the KBr tablet method, an absorption of 5.6 μm derived from a cyclic imide bond was observed, but an absorption of 6.06 μm derived from an amide bond could not be recognized. It was confirmed that it was almost 100% imidized.
[0037]
[Preparation of varnish for interlayer insulation]
Phenol novolac polycyanate resin (Lonza Co., Ltd., trade name: Primaset PT-15, cyanate group trimerization rate 0%) 100 g, N-methyl-2-pyrrolidone (NMP) 121 g and spherical synthetic silica filler (Admatex Co., Ltd.) ) SE2060, average particle size 0.5 μm, maximum particle size 6.0 μm) Silica filler solution in which 225 g was dispersed and mixed by ultrasonic waves, 50 g of polyimidesiloxane PI-1 obtained above, cobalt (III) acetylacetonate ( Co (AA)) (manufactured by Wako Pure Chemical Industries, Ltd.) 0.02 g and NMP 200 g were mixed, stirred and dissolved by a rotation / revolution mixer to prepare a varnish for an interlayer insulating material.
[0038]
[Production of metal bonding adhesive varnish]
106 g of cresol novolac resin [Sumitomo Durez Co., Ltd., PR-HF-3, OH group equivalent 106], 105 g of phenolphthalin [manufactured by Tokyo Chemical Industry], diallyl bisphenol A type epoxy resin [manufactured by Nippon Kayaku Co., Ltd. , RE-810NM, epoxy equivalent 225] 450 g was dissolved in 165 g of methyl ethyl ketone to prepare a metal bonding adhesive varnish.
[0039]
[Production of multilayer wiring boards]
Roll laminated a dry film resist (Asahi Kasei Co., Ltd., AQ-2058: trade name) on a 150 μm thick rolled copper plate (metal layer 101) having a roughened surface (made by Furukawa Electric, EFTEC-64T: trade name), On the dry film resist, it exposed and developed using the predetermined negative film, and the plating resist layer (plating resist 102) in which the wiring pattern of the conductor circuit 104 was formed was formed. Next, the rolled copper plate was used as the lead for electrolytic plating, the nickel layer (resist metal layer 103) was formed by electrolytic plating, and further, the conductive circuit 104 was formed by electrolytic copper plating. The line width / interline / thickness of the conductor circuit was 20 μm / 20 μm / 10 μm. The interlayer insulating varnish obtained above was applied to a polyethylene terephthalate (PET) film and then dried at 80 ° C. for 10 minutes and 130 ° C. for 10 minutes to form an interlayer insulating layer having a thickness of 25 μm. The interlayer insulating material layer with a PET film is vacuum-bonded by passing it between laminate rolls heated to 130 ° C. while applying pressure, and further subjected to heat treatment for 5 minutes in a dryer at 130 ° C. The pattern was embedded and the PET film was peeled off to form an interlayer insulating material layer (interlayer insulating material layer 105) having a thickness of 25 μm. Subsequently, it was cured by heat treatment at 250 ° C. in a nitrogen atmosphere.
[0040]
Next, a 45 μm diameter via (via 106) was formed in the interlayer insulating material layer by a UV-YAG laser. Subsequently, electrolytic copper plating was performed using the rolled copper plate as a lead for electrolytic plating, thereby filling the via with copper and forming a copper post (conductor post 107).
Next, Sn—Pb eutectic solder (joining metal material layer 108) was formed on the copper post by electrolytic plating using the rolled copper plate as the lead for electrolytic plating. Next, by bar coating, the metal bonding adhesive varnish obtained above was applied to the surface of the interlayer insulating material layer, that is, the surface on which the Sn—Pb eutectic solder was formed, and then dried at 80 ° C. for 20 minutes. A metal bonding adhesive layer (metal bonding adhesive layer 109) having a thickness of 10 μm was formed. The connection layer (connection layer 110) was able to be obtained by the previous steps.
[0041]
On the other hand, a glass epoxy resin copper-clad laminate (manufactured by Sumitomo Bakelite) equivalent to FR-5 on which a 12 μm thick copper foil is formed is used as the core substrate, and the copper foil is etched to form a conductor circuit and a pad (bonded part 112) ) And a connected layer (connected layer 111) could be obtained. Next, positioning marks formed in advance in the connection layer and the connection layer obtained by the above-described steps were read by an image recognition device, both were aligned, and temporarily pressed at a temperature of 100 ° C. Further, in the same manner as described above, alignment / temporary pressure bonding was performed again to obtain a material in which the connection layer was temporarily pressure-bonded on both surfaces of the connected layer. This was heated and pressurized by a pressure press at a temperature of 220 ° C., and the copper post penetrated the metal bonding adhesive layer and was solder-bonded to the pad, and the connection layer was bonded to both surfaces of the connection layer. Next, post-curing was performed at a temperature of 220 ° C. for 2 hours to cure the metal bonding adhesive layer. Next, the rolled copper plate was removed by etching using an ammonia-based etchant, and the nickel layer was removed by etching using a solder / nickel remover (Mitsubishi Gas Chemical Co., Ltd./Petax). . Finally, a solder resist layer (solder resist layer 115) was formed to obtain a multilayer wiring board (multilayer wiring board 113).
[0042]
Next, the obtained multilayer wiring board was subjected to cross-section processing by a collecting ion beam processing observation apparatus (FB-2000A, manufactured by Hitachi, Ltd.), and a field emission scanning electron microscope (S-4700, Hitachi, Ltd.). When a cross-section was observed using (manufactured) (SEM), no void was observed in the interlayer insulating material layer.
[0043]
[Comparative Example 1]
In the production of the multilayer wiring board of Example 1, a multilayer wiring board was prepared in the same manner as in Example 1 except that the metal bonding adhesive layer was formed using the varnish for interlayer insulating material used in Example 1. did. When the obtained multilayer wiring board was observed in the same manner as in Example 1, voids were observed in the interlayer insulating material layer.
[0044]
【The invention's effect】
According to the present invention, in the insulating material layer of the multilayer wiring board, the cyanate compound does not diffuse into the metal bonding layer from the interlayer insulating layer containing the cyanate compound as an essential component, thereby suppressing the generation of voids in the insulating material layer, A multilayer wiring board and a semiconductor device with high interlayer insulation reliability can be provided.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating a method for manufacturing a multilayer wiring board according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view showing the method for manufacturing a multilayer wiring board according to the embodiment of the present invention (continuation of FIG. 1).
FIG. 3 is a cross-sectional view showing the method for manufacturing a multilayer wiring board according to the embodiment of the present invention (continuation of FIG. 2).
FIG. 4 is a cross-sectional view showing a semiconductor device manufactured using a multilayer wiring board according to an embodiment of the present invention.
[Explanation of symbols]
101 metal layer
102 Plating resist layer
103 resist metal layer
104 Conductor circuit
105 Interlayer insulation (II) layer
106 Via
107 Conductor post
108 Metal material layer for connection
109,109 'metal bonding adhesive (I) layer
110, 110a, 110b, 110c, 110d Connection layer
111, 111a Connected layer
112 Joined part
113, 112a multilayer wiring board
114a inner pad
114b outer pad
115 solder resist
116 Core substrate
201 Semiconductor device
202 Semiconductor chip
203 Bump
204 Underfill
205 Solder ball

Claims

A conductor circuit having an interlayer connection conductor post and a pad for connecting to the conductor post, a connection metal material layer for connecting the conductor post and the pad, and an insulating layer present between the layers In the multilayer wiring board, the insulating layer is composed of a metal bonding adhesive (I) layer and an interlayer insulating material (II) layer, and the interlayer insulating material (II) layer includes a cyanate compound as an essential component. The metal bonding adhesive (I) layer is composed of a component not containing a cyanate compound, and the conductor post, the pad, and the connecting metal material layer are connected in the metal bonding adhesive (I) layer. A multilayer wiring board characterized by that.

Among the cyanate compounds in which the cyanate compound is represented by the general formula (1), the general formula (2), and the cyanate compound represented by the general formula (1) or (2) is trimerized by 40% or less of the total amount of cyanate groups. The multilayer wiring board according to claim 1, which is at least one cyanate compound selected from the group consisting of the cyanate compound and the epoxy compound.

(In Formula (1), R < ₁ > -R < ₆ > shows either a hydrogen atom, a methyl group, a fluoroalkyl group, or a halogen atom each independently.)

(In the formula (2), R ₁ to R ₃ are each independently a hydrogen atom, a methyl group, a fluoroalkyl group or a halogen atom,, n is an integer of 0-6.)

A semiconductor device comprising the multilayer wiring board according to claim 1.