Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4247897B2 - 液晶表示パネルおよび液晶表示パネルの製造方法 - Google Patents
[go: Go Back, main page]

JP4247897B2 - 液晶表示パネルおよび液晶表示パネルの製造方法 - Google Patents

液晶表示パネルおよび液晶表示パネルの製造方法 Download PDF

Info

Publication number
JP4247897B2
JP4247897B2 JP2003413969A JP2003413969A JP4247897B2 JP 4247897 B2 JP4247897 B2 JP 4247897B2 JP 2003413969 A JP2003413969 A JP 2003413969A JP 2003413969 A JP2003413969 A JP 2003413969A JP 4247897 B2 JP4247897 B2 JP 4247897B2
Authority
JP
Japan
Prior art keywords
substrate
liquid crystal
crystal display
display panel
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003413969A
Other languages
English (en)
Other versions
JP2005173268A (ja
Inventor
康司 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003413969A priority Critical patent/JP4247897B2/ja
Publication of JP2005173268A publication Critical patent/JP2005173268A/ja
Application granted granted Critical
Publication of JP4247897B2 publication Critical patent/JP4247897B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Description

本発明は、液晶表示装置に使用される液晶表示パネルおよび液晶表示パネルの製造方法に関する。
液晶表示装置の液晶表示パネルは、通常、複数の画素電極がマトリクス状に設けられたアクティブマトリクス基板と、このアクティブマトリクス基板とは液晶層を挟んで対向配置されるカラーフィルタ基板とを有している。アクティブマトリクス基板は、絶縁性基板であるガラス基板上に複数の画素電極がマトリクス状に設けられており、各画素電極に薄膜トランジスタ(TFT)がそれぞれ接続されている。各薄膜トランジスタは、行方向に沿った走査信号線と、行方向とは直交する列方向に沿ったデータ信号線との交差部の近傍にそれぞれ配置されて、各交差部をそれぞれ構成する走査信号線およびデータ信号線にそれぞれ接続されている。各走査信号線は、走査信号線駆動回路によって制御され、各データ信号線には、データ信号線駆動回路から出力されるデータ信号が与えられる。
カラーフィルタ基板は、絶縁性基板であるガラス基板上にITO等によって構成された対向電極が、表示領域における全ての画素電極に対向するように設けられており、この対向電極上にカラーフィルタが積層されている。また、アクティブマトリクス基板における各画素電極の間に対向する必要部分には、遮光部(ブラックマスク)が設けられる。
アクティブマトリクス基板とカラーフィルタ基板とは、所定の間隔をあけて対向配置されて、周縁部をシール材によってシールした状態で、その間隔内に液晶が注入されることによって液晶表示パネルとされる。この場合、アクティブマトリクス基板とカラーフィルタ基板とが所定の間隔を形成するように、両者の間に多数のスペーサが配置される。
近時、大型の液晶表示パネルの開発が進んでおり、26型以上の液晶表示パネルも製品化されている。このような大型の液晶表示パネルでは、製造工程においてスペースを有効に使用するために、アクティブマトリクス基板とカラーフィルタ基板とをシール材によって貼り合わせた状態で、アクティブマトリクス基板およびカラーフィルタ基板が垂直状態になるように縦置きされた状態で、次工程への搬送等のために待機されることがある。このような場合には、垂直状態になったアクティブマトリクス基板とカラーフィルタ基板とが、それぞれの重量差によって、垂直方向にずれるおそれがある。
特許文献1(特開2000−18220号公報)には、カラーフィルタ基板における遮光部が設けられる領域に柱状のスペーサを配置するとともに、柱状のスペーサの先端面に凹部を形成して、凹部が形成されたスペーサの先端面をアクティブマトリクス基板(TFT基板)に圧接させる構成が開示されている。特許文献1に開示されているように、先端面に凹部が設けられた柱状のスペーサをアクティブマトリクス基板(TFT基板)に圧接させると、スペーサの先端面は、アクティブマトリクス基板(TFT基板)との接触面積が増大し、アクティブマトリクス基板(TFT基板)との摩擦力が増大する。これにより、アクティブマトリクス基板(TFT基板)とカラーフィルタ基板とが、相互に基板の表面方向にずれることが抑制される。
特開2000−18220号公報
前述の特許文献1のように、各スペーサによる摩擦力を増加させることによって、アクティブマトリクス基板とカラーフィルタ基板とのずれを、ある程度は抑制することができる。しかしながら、大型の液晶表示パネルを縦置きするような場合には、特許文献1に開示されているような構成では、アクティブマトリクス基板とカラーフィルタ基板との位置ずれを十分に防止することができないという問題がある。このために、アクティブマトリクス基板とカラーフィルタ基板とを接着するシール材の接着力を高める等の対策がとられているものの、やはり十分な効果が得られない。
本発明は、このような問題を解決するものであり、その目的は、垂直状態で縦置きするような場合にも、液晶層を挟んで配置される各基板同士が相互に位置ずれすることを確実に防止することができる液晶表示パネルおよび液晶表示パネルの製造方法を提供することにある。
本発明の液晶表示パネルは、第1基板と第2基板とが所定の間隔をあけて両基板の表面どうしで相互に貼り合わせられており、両基板の間に液晶層が設けられた液晶表示パネルであって、1基の該表面に、該第1基板と第2基板とを一定の間隔に保持するための複数の柱状のスペーサが設けられており、該第2基板の該表面に、層間絶縁膜が設けられており、該各スペーサの先端部が先鋭的に形成されており、該先端部が該層間絶縁膜の平坦部に押圧されることにより該層間絶縁膜内に嵌合されていることを特徴とする。
前記第2の基板が、絶縁性基板上に相互に平行に配置された複数の走査信号線と、各走査信号線とそれぞれ直交するように配置された複数のデータ信号線と、各走査信号線と各データ信号線との交差部近傍において各交差部を構成する走査信号線およびデータ信号線にそれぞれ接続された薄膜トランジスタと、各薄膜トランジスタにそれぞれ接続されてマトリクス状に配置された複数の画素電極とを有するアクティブマトリクス基板であり、
前記第1の基板が、絶縁性基板上に、前記全ての画素電極と対向するように配置された対向電極およびカラーフィルターが設けられたカラーフィルタ基板である。
前記カラーフィルタ基板には、前記各画素電極の間を覆う遮光部が設けられており、前記スペーサが、該遮光部に対応して配置されている。
前記遮光部は、前記アクティブマトリクス基板に設けられた薄膜トランジスタを覆うように設けられている。
前記アクティブマトリクス基板に設けられた薄膜トランジスタが、層間絶縁膜で覆われており、該層間絶縁膜上に前記画素電極が設けられている。
本発明の液晶表示パネルの製造方法は、第1基板と第2基板とが所定の間隔をあけて相互に貼り合わせられており、両基板の間に液晶層が設けられた液晶表示パネルを製造する液晶表示パネルの製造方法であって、該第1基板に、先鋭的に形成された先端部を有し、該第1基板と該第2基板とを一定の間隔に保持するための複数の柱状のスペーサを形成する工程と、該第2基板に、層間絶縁膜を形成する工程と、該各スペーサの先端部が該層間絶縁膜の平坦部に押圧されることにより該層間絶縁膜内に嵌合されるように、該第1基板と該第2基板とを貼り合わせる工程とを含むことを特徴とする。
本発明の液晶表示パネルおよび液晶表示パネルの製造方法では、第1基板と第2基板とを一定の間隔に保持するための複数の柱状のスペーサが第1の基板に設けられて、各スペーサの先端部が、他方の基板の表面に嵌合されていることにより、大型の液晶パネルを垂直状態で縦置きするような場合にも、第1の基板と第2の基板とが相互にずれることを確実に抑制することができる。
以下に、本発明の実施形態について説明する。
図1は、本発明の液晶表示パネルの要部の構成を示す概略平面図、図2は、図1のA−A線における断面図である。この液晶表示パネルは、図2に示すように、複数の画素電極12(図1参照)がマトリクス状に設けられたアクティブマトリクス基板10と、このアクティブマトリクス基板10とは液晶層20を挟んで対向配置されるカラーフィルタ基板30とを有している。
アクティブマトリクス基板10は、絶縁性基板であるガラス基板11を有しており、このガラス基板10における表示領域には、図1に示すように、ITO等の透明導電膜によって形成された画素電極12がマトリクス状に配置されている。ガラス基板11上には、行方向に配列された各画素電極12に沿って、各走査信号線13がそれぞれ配置されるとともに、行方向とは直交する列方向に配列された各画素電極12に沿って、ITO等の透明導電膜によって構成されたデータ信号線14がそれぞれ配置されている。データ信号線14は、一対のデータ信号線本体部14bと、各走査信号線13との交差部近傍において、一対のデータ信号線本体部14b同士を接続するデータ信号線接続部13aとを有している。
各走査信号線13と一対のデータ信号線14との交差部近傍には、スイッチング素子としてのTFT(薄膜トランジスタ)15が配置されている。各TFT15は、近接する各交差部をそれぞれ形成する走査信号線13およびデータ信号線14にそれぞれ接続されている。また、各TFT15は、各TFT15に近接した各画素電極12にそれぞれ接続されるとともに、各走査信号線13とは所定の間隔をあけて平行に設けられた容量配線16に、容量配線接続部15aを介して接続されている。各画素電極12には、各走査信号線13に対して所定の角度で傾斜した複数のスリット12aが、それぞれ所定の長さで形成されている。
図2に示すように、ガラス基板11上には、相互に平行になった各走査信号線13および各容量配線16(図2には図示せず)が設けられており、データ信号線14との交差部近傍には、TFT15のゲート電極15bが、データ信号線14に平行に突出するように、各走査信号線13から分岐した状態で形成されている。各走査信号線13およびゲート電極15bは、例えばSiOによって構成されたゲート絶縁膜17によって覆われており、ゲート絶縁膜17上には、ゲート電極15bと交差するように直線状の島状に形成された半導体層15cが設けられている。半導体層15cは、例えば多結晶シリコンによって構成されている。半導体層15cにおけるゲート電極15b上の中央部は、ゲート領域になっており、ゲート領域に隣接した両側の各側部は、半導体層15cにそれぞれ所定の導電型の不純物がドープされたソース領域およびドレイン領域になっている。
ゲート絶縁膜17上には、データ信号線14が設けられており、データ信号線14から分岐したソース電極15dが半導体層15cのソース領域に積層されている。また、ゲート絶縁膜17上には、容量配線接続部15aが設けられており、この容量配線接続部15aの一方の端部が、半導体層15cのソース領域に積層されて、ドレイン電極15eになっている。
ゲート絶縁膜17上に設けられたデータ信号線14、半導体層15cおよびソース電極15dを覆うように、ゲート絶縁膜上17には保護膜18が設けられており、保護膜18上には、例えばSiOによって構成された厚さ2〜3μm程度の層間絶縁膜19が設けられている。そして、図示しないが、層間絶縁膜19上に各画素電極12が設けられており、各画素電極12と、各TFT15のドレイン電極15eとが、層間絶縁膜19に設けられたコンタクトホールを介してそれぞれ電気的に接続されている。
走査信号線13におけるデータ信号線14との交差部近傍部分に対応する層間絶縁膜19の上面には、凹部19aが設けられている。この凹部19aは、底面の面積が開口部の面積よりも小さな円錐台形状になっており、開口部の直径が11μm程度、深さが0.5〜1.0μm程度になっている。
このようなアクティブマトリクス基板10に液晶層30を挟んで対向するカラーフィルタ基板30は、絶縁性基板であるガラス基板31を有しており、ガラス基板31上に、アクティブマトリクス基板10において各画素電極12の間に設けられたデータ信号線14を覆うように、遮光部(ブラックマスク)32が設けられている。遮光部32は、各データ信号線14と各走査信号線13との交差部近傍部分に、その交差部近傍に位置する走査信号線13部分およびTFT15を覆うようにTFT15側に突出した突出部32aが形成されており、また、データ信号線14と容量配線16との交差部近傍にも、その交差部近傍における容量配線16部分を覆うように突出した突出部32aが形成されている。
また、カラーフィルタ基板におけるガラス基板31上には、遮光部32の各突出部32aおよび遮光部32における各突出部32a以外の側縁部と一部が重なるように、カラーフィルタ33が設けられている。カラーフィルタ33は、例えば赤色(R)、緑色(G)、青色(B)の3色のカラーフィルタ部によって構成されており、アクティブマトリクス基板10における各画素電極12に各カラーフィルタ部が対応するように、各カラーフィルタ部がそれぞれ所定の配置状態で設けられている。
なお、カラーフィルタ33の表面には、各画素電極12に設けられたスリット12aの間にそれぞれ対向して絶縁膜36(図1参照)が設けられている。
遮光部32の各突出部32aに積層されたカラーフィルタ33上には、アクティブマトリクス基板30と所定の間隔を形成するとともに、アクティブマトリクス基板10との位置ずれを防止するための柱状のスペーサ34がそれぞれ設けられている。各スペーサ34は、例えばSiOによって、アクティブマトリクス基板10側の先端側になるにつれて直径が順次小さくなった円錐台形状に形成されており、その先端部が、アクティブマトリクス基板10における層間絶縁膜19の表面に設けられた凹部19a内に嵌合した状態になっている。各スペーサ34は、先端面の直径が9μm程度、基端部の直径が12μm程度になっている。
このような液晶表示パネルのアクティブマトリクス基板10は、次のようにして製造される。まず、絶縁性基板であるガラス基板11上に、スパッタ法によって、Ta、Cr等の薄膜を厚さ200nmに堆積した後に、例えばドライエッチングによって所定形状にパターニングすることによって、走査信号線13およびゲート電極15bを形成する。次いで、ガラス基板10の全面にわたって、SiOからなるゲート絶縁膜17を、LPCVD法によって100nm程度の厚さに積層する。
その後、ガラス基板11上の所定の位置に、TFT15を構成する半導体層15cを、レーザによって結晶化されたポリシリコンによって、85nm程度の厚さおよび所定の形状に形成する。次に、各半導体層51a〜53aにイオン注入することによって、各半導体層51a〜53aにソース領域およびドレイン領域をそれぞれ形成した後に、半導体層51a〜53aの活性化アニールを行う。その後、例えば、CVD法によってガラス基板40aの全体にわたって、保護層18を形成した後に、ポジ型アクリル系樹脂を2〜4μm程度の厚さに堆積して、層間絶縁膜19を形成する。そして、形成された層間絶縁膜19に、ホトリソグラフィ法によって、コンタクトホールをそれぞれ所定の位置に形成する。
この場合、コンタクトホールを形成する際の露光と同時に、層間絶縁膜19の所定の位置をハーフ露光してエッチングすることにより、凹部19aをそれぞれ所定の大きさに形成する。その後、従来と同様にして、画素電極12等を形成する。
カラーフィルタ基板20は、従来と同様にして、ガラス基板31上に、例えばITO膜によって対向電極35を形成し、黒色樹脂、金属等に遮光部32を形成し、さらに、所定の色にそれぞれ着色された樹脂によって各フィルタ部が形成されたカラーフィルタ33を設けた後に、柱状のスペーサ34を形成する。スペーサ34は、例えば感光性樹脂製のレジストをスピンコート法によって塗布した後に、パターン露光して現像および加熱することにより形成される。
その後、従来と同様にして、アクティブマトリクス基板10とカラーフィルタ基板30とを相互に対向させて、両基板10および30の周縁部同士をシール材によって貼り合わせ、両基板10および30の間に液晶を注入することにより、本発明の液晶表示パネルが形成される。
両基板10および30同士を相互に貼り合わせる際には、カラーフィルタ基板30に設けられた各柱状の各スペーサ34の先端部が、アクティブマトリクス基板10の層間絶縁膜19に設けられた各凹部19a内に嵌合される。これにより、アクティブマトリクス基板10およびカラーフィルタ基板30は、相互に整合した状態で貼り合わせられる。
製造された液晶表示パネルは、アクティブマトリクス基板10およびカラーフィルタ基板30をそれぞれ垂直状態になるように縦置きした場合にも、各スペーサ34の先端部が、アクティブマトリクス基板10の層間絶縁膜19に設けられた各凹部19a内に嵌合されているために、アクティブマトリクス基板10およびカラーフィルタ基板30同士が相互に位置ずれするおそれがない。
なお、カラーフィルタ基板30に設けられる柱状の各スペーサ34は、前述したように、カラーフィルタ33を形成した後に形成する構成に限らず、カラーフィルタ33の各フィルタ部を形成する際に、同時に形成するようにしてもよい。
例えば、図3に示すように、カラーフィルタ33を構成する第1のカラーフィルタ部33aをブラックマスク32の突起部32a上に重なるように形成した後に、第2のカラーフィルタ部33bを形成する際に、ブラックマスク32に重なった第1のカラーフィルタ部33a上に、所定の大きさの円板形状に第2のカラーフィルタ部33bを形成する。さらにその後に、第3のカラーフィルタ部33cを形成する際に、第1のカラーフィルタ部33a上に形成された第2のカラーフィルタ部33b上に、第2カラーフィルタ部33bよりも一回り小さな円板形状に第3のカラーフィルタ部33cを形成する。この第3のカラーフィルタ部33cは、直径16〜18μm程度とされる。その後、相互に積層状態になった第2および第3のカラーフィルタ部33aを覆うように、絶縁膜33dを形成してスペーサ34とする。
このような構成では、スペーサ34を製造する際の工程数を削減することができる。
さらには、図4に示すように、スペーサ34の先端部を先鋭的に突出させ、アクティブマトリクス基板10の層間絶縁膜19には、特に凹部を形成することなく、また、スペーサ34に対向する層間絶縁膜19の表面部分において、画素電極12を構成するITO膜12aを除去しない状態とする。そして、アクティブマトリクス基板10とカラーフィルタ基板20とを貼り合わせる際に、ITO膜12a19に、各スペーサ34の先端部を圧接させる。これにより、ITO膜12aおよび層間絶縁膜19は、スペーサ34の先端部の先鋭部分によって押圧されて凹状に窪んだ状態になり、各スペーサ34の先端部が、層間絶縁膜19に対して嵌合状態とされる。
このような構成によっても、アクティブマトリクス基板10およびカラーフィルタ基板30をそれぞれ垂直状態に縦置きした場合にも、アクティブマトリクス基板10およびカラーフィルタ基板30同士が相互に位置ずれするおそれがない。しかも、この場合には、層間絶縁膜19に凹部を形成する必要がなく、アクティブマトリクス基板10とカラーフィルタ基板30とを高精度に位置合わせする必要がない。
以上、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
液晶表示装置に使用される液晶表示パネルおよび液晶表示パネルの製造方法において、垂直状態に縦置きする場合にも、液晶層を挟んで配置される各基板同士が相互に位置ずれすることを確実に防止することができる。
本発明の液晶表示パネルの1画素における概略構成を示す平面図である。 図1のA−A線における断面図である。 本発明の液晶表示パネルの他の例を示す要部の断面図である。 本発明の液晶表示パネルのさらに他の例を示す要部の断面図である。
符号の説明
10 アクティブマトリクス基板
11 ガラス基板
12 画素電極
13 走査信号線
14 データ信号線
15 薄膜トランジスタ(TFT)
16 容量配線
17 ゲート絶縁膜
19 層間絶縁膜
20 液晶層
30 カラーフィルタ基板
31 ガラス基板
32 遮光部
33 カラーフィルタ
34 スペーサ

Claims (6)

  1. 第1基板と第2基板とが所定の間隔をあけて両基板の表面どうしで相互に貼り合わせられており、両基板の間に液晶層が設けられた液晶表示パネルであって、
    1基の該表面に、該第1基板と第2基板とを一定の間隔に保持するための複数の柱状のスペーサが設けられており、該第2基板の該表面に、層間絶縁膜が設けられており、該各スペーサの先端部が先鋭的に形成されており、該先端部が該層間絶縁膜の平坦部に押圧されることにより該層間絶縁膜内に嵌合されていることを特徴とする液晶表示パネル。
  2. 前記第2の基板が、絶縁性基板上に相互に平行に配置された複数の走査信号線と、各走査信号線とそれぞれ直交するように配置された複数のデータ信号線と、各走査信号線と各データ信号線との交差部近傍において各交差部を構成する走査信号線およびデータ信号線にそれぞれ接続された薄膜トランジスタと、各薄膜トランジスタにそれぞれ接続されてマトリクス状に配置された複数の画素電極とを有するアクティブマトリクス基板であり、
    前記第1の基板が、絶縁性基板上に、前記全ての画素電極と対向するように配置された対向電極およびカラーフィルターが設けられたカラーフィルタ基板である、請求項1に記載の液晶表示パネル。
  3. 前記カラーフィルタ基板には、前記各画素電極の間を覆う遮光部が設けられており、前記スペーサが、該遮光部に対応して配置されている請求項2に記載の液晶表示パネル。
  4. 前記遮光部は、前記アクティブマトリクス基板に設けられた薄膜トランジスタを覆うように設けられている請求項3に記載の液晶表示パネル。
  5. 前記アクティブマトリクス基板に設けられた薄膜トランジスタが、前記層間絶縁膜で覆われており、該層間絶縁膜上に前記画素電極が設けられている請求項2に記載の液晶表示パネル。
  6. 第1基板と第2基板とが所定の間隔をあけて相互に貼り合わせられており、両基板の間に液晶層が設けられた液晶表示パネルを製造する液晶表示パネルの製造方法であって、
    該第1基板に、先鋭的に形成された先端部を有し、該第1基板と該第2基板とを一定の間隔に保持するための複数の柱状のスペーサを形成する工程と、
    該第2基板に、層間絶縁膜を形成する工程と、
    該各スペーサの先端部が該層間絶縁膜の平坦部に押圧されることにより該層間絶縁膜内に嵌合されるように、該第1基板と該第2基板とを貼り合わせる工程とを含むことを特徴とする液晶表示パネルの製造方法。
JP2003413969A 2003-12-11 2003-12-11 液晶表示パネルおよび液晶表示パネルの製造方法 Expired - Fee Related JP4247897B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003413969A JP4247897B2 (ja) 2003-12-11 2003-12-11 液晶表示パネルおよび液晶表示パネルの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003413969A JP4247897B2 (ja) 2003-12-11 2003-12-11 液晶表示パネルおよび液晶表示パネルの製造方法

Publications (2)

Publication Number Publication Date
JP2005173268A JP2005173268A (ja) 2005-06-30
JP4247897B2 true JP4247897B2 (ja) 2009-04-02

Family

ID=34733908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003413969A Expired - Fee Related JP4247897B2 (ja) 2003-12-11 2003-12-11 液晶表示パネルおよび液晶表示パネルの製造方法

Country Status (1)

Country Link
JP (1) JP4247897B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4934969B2 (ja) * 2005-02-10 2012-05-23 ソニー株式会社 液晶表示装置の製造方法
JP6558990B2 (ja) 2015-07-17 2019-08-14 三菱電機株式会社 電子装置およびその製造方法とリペア方法

Also Published As

Publication number Publication date
JP2005173268A (ja) 2005-06-30

Similar Documents

Publication Publication Date Title
KR20050004236A (ko) 액정 표시 장치의 제조 방법
KR101127826B1 (ko) 액정표시패널 및 그 제조방법
KR101362960B1 (ko) 액정표시장치와 그 제조방법
KR100763169B1 (ko) 기판 흡착용 진공 척 구조
KR100385762B1 (ko) 반사형 액정 표시 장치의 제조 방법
CN100380220C (zh) 液晶显示器件及其制造方法
JP2004053815A (ja) 液晶表示装置
KR20090081265A (ko) 박막 트랜지스터 표시판
JP5120828B2 (ja) 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法
KR20130030975A (ko) 액정표시장치
KR20150076005A (ko) 액정 표시 장치
JP5424544B2 (ja) 薄膜トランジスタ基板、それの製造方法及びそれを有する表示パネル
KR20080025544A (ko) 액정표시패널 및 이의 제조 방법
JPH1195231A (ja) 液晶表示装置
JP4247897B2 (ja) 液晶表示パネルおよび液晶表示パネルの製造方法
JP4515291B2 (ja) 液晶表示装置
JP4048711B2 (ja) 薄膜トランジスタパネル
JP2000122096A (ja) 反射型液晶表示装置およびその製造方法
JP3987522B2 (ja) 液晶表示装置の製造方法
TWI378305B (en) Liquid crystal display panel
KR101255327B1 (ko) 액정표시장치 및 그 제조 방법
US9851595B2 (en) Display device and manufacturing method thereof
KR101024642B1 (ko) 액정표시패널 및 그 제조방법
US20080149933A1 (en) Display panel
JP2001154205A (ja) アクティブマトリクス型の液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090108

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees