JP4251045B2 - 薄膜トランジスタの製造方法及び電気光学装置の製造方法 - Google Patents

Description

本発明は、液晶装置用基板等の層が積層される薄膜トランジスタの製造方法及び電気光学装置の製造方法並びに薄膜トランジスタに関する。

一般に電気光学装置、例えば、電気光学物質に液晶を用いて所定の表示を行う液晶装置は、一対の基板間に液晶が挟持された構成となっている。このうち、ＴＦＴ駆動、ＴＦＤ駆動等によるアクティブマトリクス駆動方式の液晶装置等の電気光学装置においては、縦横に夫々配列された多数の走査線（ゲート線）及びデータ線（ソース線）の各交点に対応して、画素電極及びスイッチング素子を基板（アクティブマトリクス基板）上に設けて構成される。

ＴＦＴ素子等のスイッチング素子は、ゲート線に供給されるオン信号によってオンとなり、ソース線を介して供給される画像信号を画素電極（透明電極（ＩＴＯ））に書込む。これにより、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液晶分子の配列を変化させる。こうして、画素の透過率を変化させ、画素電極及び液晶層を通過する光を画像信号に応じて変化させて画像表示を行う。

なお、液晶装置では、液晶に対する直流電圧の印加によって、例えば、液晶成分の分解、液晶セル中に発生した不純物による汚染、表示画像の焼き付き等の液晶の劣化が生じる。そこで、一般的には、各画素電極の駆動電圧の極性を例えば画像信号における１フレームや１フィールド等の一定周期で反転させる反転駆動が行われる。更に、一定周期で、駆動電圧の極性を、画素電極の行毎に反転させる１Ｈ反転駆動方式や画素電極の列毎に反転させる１Ｓ反転駆動方式等のライン反転駆動方式も採用されている。

ＴＦＴ素子等のスイッチング素子を有する素子基板は、ガラス又は石英基板上に、所定のパターンを有する半導体薄膜、絶縁性薄膜（層間絶縁膜）又は導電性薄膜を積層することによって構成される。即ち、各種膜の成膜工程とフォトリソグラフィ工程の繰返しによって、ＴＦＴ基板等は形成されている。

例えば、ＴＦＴ素子を構成する半導体層とその上下の成膜層との間にも層間絶縁膜が形成される。半導体層中のソース領域及びドレイン領域と上下の層とは、層間絶縁膜に開孔されたコンタクトホールを介して電気的に接続される。

このような積層構造を採用した液晶装置等の電気光学装置の例として特許文献１に記載の装置がある。
特開２００２−１２３１９２号公報

ところが、積層構造を考慮した場合には素子レイアウトは比較的複雑となる。このような素子レイアウト上の理由から、ソース領域に接続されるコンタクトホールとドレイン領域に接続されるコンタクトホールとは、夫々チャネルまでの距離が相違することがある。

コンタクトホールに注入する導電材料として、リンをドープしたドープドポリシリコンが使用されることがある。ところが、このようなドープドポリシリコンからリンが半導体層に拡散することがある。リンが半導体層に拡散すると、トランジスタの耐圧が低下する。しかも、ソース領域側のコンタクトホールからチャネルまでの距離とドレイン側のコンタクトホールからチャネルまでの距離とが相違することから、ソース側とドレイン側とで耐圧特性が非対称となり、供給される信号の極性によってトランジスタの耐圧特性は変化してしまう。

ＴＦＴ素子に常に一定極性の信号が印加される場合には、耐圧が単に高いか低いかという点のみを考慮すればよいが、上述したように、液晶装置は反転駆動されており、ＴＦＴ素子には極性が反転する信号が印加される。このため、ソース領域側のコンタクトホールからチャネルまでの距離とドレイン側のコンタクトホールからチャネルまでの距離とが相違した場合には、供給される信号の極性に応じて、トランジスタの耐圧が変化してしまう。このため、耐圧が低くなる極性では、オフリークが生じて、点欠陥等の画質劣化が生じてしまう。

本発明はかかる問題点に鑑みてなされたものであって、半導体層中の低濃度不純物拡散領域の形成時において、低濃度不純物拡散領域を形成する位置を高精度に制御可能とすることによって、トランジスタの耐圧特性を最適化することができる薄膜トランジスタの製造方法及び電気光学装置の製造方法並びに薄膜トランジスタを提供することを目的とする。

本発明に係る薄膜トランジスタの製造方法は、半導体層上に絶縁膜を介して形成されたゲート電極をマスクとし、前記半導体層の表面に対して所定角度傾斜したイオン注入角度で、低濃度のイオン注入を行う第１のイオン注入工程と、前記ゲート電極及び前記ゲート電極近辺の前記半導体層上を覆うレジストマスクを形成するレジストマスク形成工程と、前記レジストマスクをマスクとして、高濃度のイオン注入を行う第２のイオン注入工程とを具備したことを特徴とする。

このような構成によれば、第１のイオン注入工程において、ゲート電極をマスクとした低濃度のイオン注入が行われる。第１のイオン注入工程では、半導体層の表面に対して所定角度傾斜したイオン注入角度でのイオン注入が行われる。従って、ゲート電極の一方の端部側の半導体層には、イオン注入角度とゲート電極の厚さとに基づく距離だけゲート電極端部から離間して低濃度のイオン注入が行われる。即ち、半導体層の一方側に形成される低濃度不純物拡散領域は、オフセットを有して形成されることになり、この一方側の耐圧を向上させることができる。これにより、正極性駆動時と負極性駆動時とにおける耐圧を制御することができ、対称な耐圧制御によって、オフリークを減少させることができ、画質を向上させることができる。

本発明に係る薄膜トランジスタの製造方法は、半導体層上に絶縁膜を介して形成されたゲート電極をマスクとし、低濃度のイオン注入を行う第１のイオン注入工程と、前記ゲート電極及び前記ゲート電極近辺の前記半導体層上を覆うレジストマスクを形成するレジストマスク形成工程と、前記レジストマスクをマスクとして、前記半導体層の表面に対して所定角度傾斜したイオン注入角度で、高濃度のイオン注入を行う第２のイオン注入工程とを具備したことを特徴とする。

このような構成によれば、第２のイオン注入工程において、レジストマスクをマスクとした低濃度のイオン注入が行われる。第２のイオン注入工程では、半導体層の表面に対して所定角度傾斜したイオン注入角度でのイオン注入が行われる。従って、ゲート電極の一方の端部側の半導体層には、イオン注入角度とレジストマスクのサイズに基づく寸法の範囲に低濃度のイオン注入が行われる。即ち、半導体層の一方側及び他方側に形成される低濃度不純物拡散領域は、一方側と他方側とで異なる寸法に形成することができる。これにより、一方側の耐圧と他方側の耐圧とを制御することができ、正極性駆動時と負極性駆動時とにおける耐圧を対称にして、オフリークを減少させることができ、画質を向上させることができる。

本発明に係る薄膜トランジスタの製造方法は、半導体層上に絶縁膜を介して形成されたゲート電極をマスクとし、前記半導体層の表面に対して所定角度傾斜したイオン注入角度で、低濃度のイオン注入を行う第１のイオン注入工程と、前記ゲート電極及び前記ゲート電極近辺の前記半導体層上を覆うレジストマスクを形成するレジストマスク形成工程と、前記レジストマスクをマスクとして、前記半導体層の表面に対して所定角度傾斜したイオン注入角度で、高濃度のイオン注入を行う第２のイオン注入工程とを具備したことを特徴とする。

このような構成によれば、第１及び第２のイオン注入工程によって、半導体層の表面に対して所定角度傾斜したイオン注入角度でのイオン注入が行われる。第１のイオン注入工程では、半導体層の一方側に形成される低濃度不純物拡散領域は、オフセットを有して形成される。また、第２のイオン注入工程では、半導体層の一方側及び他方側に形成される低濃度不純物拡散領域は、一方側と他方側とで異なる寸法に形成される。これにより、一方側の耐圧と他方側の耐圧とを制御することができ、正極性駆動時と負極性駆動時とにおける耐圧を対称にして、オフリークを減少させることができ、画質を向上させることができる。

また、前記第１のイオン注入工程は、前記ゲート電極下の前記半導体層に形成されるチャネル領域から所定距離離間した低濃度不純物拡散領域を形成することを特徴とする。

このような構成によれば、半導体層の表面に対して所定角度傾斜したイオン注入角度でのイオン注入を行うことによって、ゲート電極下の半導体層に形成されるチャネル領域から所定距離離間した低濃度不純物拡散領域を形成することができる。

また、前記第２のイオン注入工程は、前記半導体層に形成されるソース領域及びドレイン領域に夫々隣接したソース側低濃度不純物拡散領域及びドレイン側低濃度不純物拡散領域の一方の寸法を長くし他方の寸法を短くすることを特徴とする。

このような構成によれば、ソース側とドレイン側とで耐圧を制御することができ、正極性駆動時と負極性駆動時における耐圧を対称にして、オフリークを低減させることができる。

また、前記第１のイオン注入工程は、前記半導体層中のソース領域に接続されるコンタクトホールと前記半導体層中のチャネル領域の一方端側との間の領域及び前記半導体層中のドレイン領域に接続されるコンタクトホールと前記チャネル領域の他方端との間の領域のうち、寸法が短い領域に形成される低濃度不純物拡散領域の方を、寸法が長い領域に形成される低濃度不純物拡散領域よりも前記チャネル領域から離間させる距離を大きくすることを特徴とする。

このような構成によれば、半導体層はコンタクトホールから拡散する不純物の影響を受ける。従って、各コンタクトホールからチャネルまでの距離は、耐圧に影響を与える。ソース側のコンタクトホールからチャネルまでの距離及びドレイン側のコンタクトホールからチャネルまでの距離が短い方の領域では耐圧が低下するので、この領域側の低濃度不純物拡散領域の方を他方の領域の低濃度不純物拡散領域よりもチャネル領域から離間する距離を大きくする。これにより、半導体層のソース側とドレイン側との耐圧を対称にすることができる。

また、前記第２のイオン注入工程は、前記半導体層中のソース領域に接続されるコンタクトホールと前記半導体層中のチャネル領域の一方端側との間の領域及び前記半導体層中のドレイン領域に接続されるコンタクトホールと前記チャネル領域の他方端との間の領域のうち、寸法が短い領域に形成される低濃度不純物拡散領域の方を、寸法が長い領域に形成される低濃度不純物拡散領域よりも長い寸法にすることを特徴とする。

このような構成によれば、半導体層はコンタクトホールから拡散する不純物の影響を受ける。従って、各コンタクトホールからチャネルまでの距離は、耐圧に影響を与える。ソース側のコンタクトホールからチャネルまでの距離及びドレイン側のコンタクトホールからチャネルまでの距離が短い方の領域では耐圧が低下するので、この領域側の低濃度不純物拡散領域の方を他方の領域の低濃度不純物拡散領域よりも寸法を長くする。これにより、半導体層のソース側とドレイン側との耐圧を対称にすることができる。

本発明に係る電気光学装置の製造方法は、上記薄膜トランジスタの製造方法を用いて、電気光学装置の画素を駆動するスイッチング素子を形成したことを特徴とする。

このような構成によれば、正極性駆動時と負極性駆動時とにおける耐圧が対称であるので、リークの発生を防止して高画質の画像を表示することができる。

本発明に係る薄膜トランジスタは、チャネル領域とソース領域との間及び前記チャネル領域とドレイン領域との間に夫々第１及び第２の低濃度不純物拡散領域が設けられ、前記第１及び第２の低濃度不純物拡散領域の長さが相互に異なることを特徴とする。

このような構成によれば、正極性駆動時と負極性駆動時とにおける耐圧を制御可能である。

以下、図面を参照して本発明の実施の形態について詳細に説明する。図１乃至図１０は本発明の一実施の形態に係り、図１は本実施の形態に係る薄膜トランジスタの製造方法を示すフローチャートである。本実施の形態は薄膜トランジスタとして電気光学装置である液晶装置に採用されるＴＦＴ素子に適用したものである。図２は本実施の形態における薄膜トランジスタの製造方法を用いて構成した電気光学装置である液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図である。図３は素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図２のＨ−Ｈ'線の位置で切断して示す断面図である。図４は図２及び図３の液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。図５は図２及び図３の液晶装置の画素構造を詳細に示す断面図である。また、図６は図５の液晶装置を構成するＴＦＴ基板上に形成する隣接した複数の画素について各層の成膜パターンのうち要部の成膜パターンを示す平面図である。図７は電気光学装置の製造方法を示すフローチャートである。図８はＬＤＤ構造の製造方法を工程順に示す工程図である。図９は横軸にフォトレジストの位置（μｍ）をとり縦軸に耐圧（Ｖ）をとって、マスク位置調整によるトランジスタの耐圧特性を示すグラフである。図１０は横軸にフォトレジストの位置（μｍ）をとり縦軸に耐圧（Ｖ）をとって、注入角度調整によるトランジスタの耐圧特性を示すグラフである。なお、上記各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。

ＴＦＴ素子等のトランジスタは、閾値電圧の上昇及びドレイン電流の低下を伴うホットキリャア効果を抑制することを目的として、ソース領域とチャンネル間及びドレイン領域とチャネル間に、低濃度の不純物拡散領域（ＬＤＤ領域（Lightly Doped Drain regions））を形成するＬＤＤ構造を採用している。ＬＤＤ領域の電圧降下によって、ドレイン端の空乏層中の電界を緩和するのである。ソース領域側に形成するＬＤＤ領域とドレイン領域側に形成するＬＤＤ領域の大きさを制御することによって、トランジスタの正極性駆動時と負極性駆動時における耐圧調整が可能である。

ＬＤＤ構造は、ゲート電極をマスクとして、半導体層にイオン注入を行う第１の工程と、フォトレジストをマスクとして半導体層にイオン注入を行う第２の工程とによって形成される。第１の工程において低濃度のイオン注入を行い、第２の工程において高濃度のイオン注入を行う。第２の工程において、ゲート電極及びその近辺の領域をマスクすることによって、半導体層のチャネル領域近傍に低濃度不純物拡散領域（ＬＤＤ領域）を形成し、半導体層の両端部に高濃度不純物拡散領域であるソース領域及びドレイン領域を形成することができる。

この場合において、フォトレジストを形成する位置（マスク位置）をドレイン側又はソース側にずらすことによって、正極性と負極性のトランジスタ耐圧を制御することができる。しかしながら、マスク位置の調整では、フォトレジストの合わせずれ等によって、耐圧の制御が容易ではない。

図９は横軸にフォトレジストの位置（μｍ）をとり縦軸にソース・ドレイン耐圧（Ｖ）をとって、マスク位置の調整によるトランジスタの耐圧特性を示すグラフである。

トランジスタのソース・ドレイン耐圧は、ゲートに０Ｖを印加し、ソース・ドレイン間に印加する電圧（ソース側に正電圧、ドレイン側に負電圧を印加）を変化させ、ソース・ドレイン間に所定の微少電流（例えば１×１０^-8Ａ）を越える電流が流れ始めるときのソース・ドレイン間電圧によって示す。

図９はフォトレジストがソース側とドレイン側とで同一寸法だけゲート近辺部分を覆った場合をフォト合わせ０に設定している。図９において、フォト合わせの符号「−」は、フォトレジストがドレイン側にずれたこと、即ち、半導体層のドレイン側を被覆する寸法がソース側を被覆する寸法よりも大きいことを示し、フォト合わせの符号「＋」は、フォトレジストがソース側にずれたこと、即ち、半導体層のソース側を被覆する寸法がドレイン側を被覆する寸法よりも大きいことを示している。

フォト合わせを−側にシフトさせることによって、ドレイン側に形成されるＬＤＤ領域の寸法をソース側に形成されるＬＤＤ領域の寸法に比べて大きくすることができる。しかしながら、図９に示すように、フォトレジストの合わせ寸法とソース・ドレイン耐圧との関係はリニアではなく、フォトレジストの合わせずれもあって、フォトレジストのマスク位置の調整による耐圧制御は、十分な精度を得ることができない。

そこで、本実施の形態においては、上述した第１及び第２の工程の少なくとも一方のイオン注入工程において、イオンの注入角を制御することによって、ソース・ドレイン耐圧を高精度に制御するようになっている。

先ず、図２乃至図４を参照して本実施の形態の電気光学装置用基板である液晶装置用基板を用いて構成した液晶装置の全体構成について説明する。
液晶装置は、図２及び図３に示すように、例えば、石英基板、ガラス基板、シリコン基板からなるＴＦＴ基板１０と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板２０との間に液晶５０を封入して構成される。対向配置されたＴＦＴ基板１０と対向基板２０とは、シール材５２によって貼り合わされている。

ＴＦＴ基板１０上には画素を構成する画素電極（ＩＴＯ）９ａ等がマトリクス状に配置される。また、対向基板２０上には全面に対向電極（ＩＴＯ）２１が設けられる。ＴＦＴ基板１０の画素電極９ａ上には、ラビング処理が施された配向膜１６が設けられている。一方、対向基板２０上の全面に渡って形成された対向電極２１上にも、ラビング処理が施された配向膜２２が設けられている。各配向膜１６，２２は、例えば、ポリイミド膜等の透明な有機膜からなる。

図４は画素を構成するＴＦＴ基板１０上の素子の等価回路を示している。図４に示すように、画素領域においては、複数本の走査線１１と複数本のデータ線６ａとが交差するように配線され、走査線１１とデータ線６ａとで区画された領域に画素電極９ａがマトリクス状に配置される。そして、走査線１１とデータ線６ａの各交差部分に対応してＴＦＴ３０が設けられ、このＴＦＴ３０に画素電極９ａが接続される。

ＴＦＴ３０は走査線１１のＯＮ信号によってオンとなり、これにより、データ線６ａに供給された画像信号が画素電極９ａに供給される。この画素電極９ａと対向基板２０に設けられた対向電極２１との間の電圧が液晶５０に印加される。また、画素電極９ａと並列に蓄積容量７０が設けられており、蓄積容量７０によって、画素電極９ａの電圧はソース電圧が印加された時間よりも例えば３桁も長い時間の保持が可能となる。蓄積容量７０によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。

図５は一つの画素に着目した液晶装置の模式的断面図であり、図６は各層の成膜パターンのうち要部のパターンを示す平面図である。なお、図５は図６のＡ−Ａ’線断面図である。

図６において、画素電極９ａは、ＴＦＴ基板１０上に、マトリクス状に複数設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線１１が設けられている。なお、図６では４つの画素のみが示してある。データ線６ａは、後述するように、アルミニウム膜等を含む積層構造からなり、走査線１１は、例えば導電性のポリシリコン膜等からなる。また、走査線１１は、半導体層１ａのうち図中右上がりの斜線領域で示したチャネル領域１ａ’に対向するゲート電極３ａに電気的に接続されている。すなわち、走査線１１とデータ線６ａとの交差する箇所にはそれぞれ、走査線１１に接続されたゲート電極３ａとチャネル領域１ａ’とが対向配置されて画素スイッチング用のＴＦＴ３０が構成されている。

ＴＦＴ基板１０上には、ＴＦＴ３０や画素電極９ａの他、これらを含む各種の構成が積層構造をなして備えられている。この積層構造は、図５に示すように、下から順に、走査線１１を含む第１層、ゲート電極３ａを含むＴＦＴ３０等を含む第２層、蓄積容量７０を含む第３層、データ線６ａ等を含む第４層、シールド層４００等を含む第５層、画素電極９ａ及び配向膜１６等を含む第６層からなる。また、第１層及び第２層間には層間絶縁膜である下地絶縁膜１２が、第２層及び第３層間には第１層間絶縁膜４１が、第３層及び第４層間には第２層間絶縁膜４２が、第４層及び第５層間には第３層間絶縁膜４３が、第５層及び第６層間には第４層間絶縁膜４４が、それぞれ設けられており、前述の各要素間が短絡することを防止している。また、これら各種の絶縁膜１２、４１、４２、４３及び４４には、例えば、ＴＦＴ３０の半導体層１ａ中の高濃度のソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール等もまた設けられている。以下では、これらの各要素について、下から順に説明を行う。

第１層には、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したものと導電性ポリシリコン又はアモルファスシリコン等のシリコン膜との積層構造からなる走査線１１が設けられている。この走査線１１は、平面的には、図６のＸ方向に沿うように、ストライプ状にパターニングされていると共に、データ線６ａに沿って図６のＹ方向に延びる突出部を有している。なお、隣接する走査線１１から延びる突出部は相互に接続されることはなく、したがって、該走査線１１は１本１本分断されている。

これにより、走査線１１は、同一行に存在するＴＦＴ３０のＯＮ・ＯＦＦを一斉に制御する機能を有することになる。また、走査線１１は、画素電極９ａが形成されない領域を略埋めるように形成されていることから、ＴＦＴ３０に下側から入射しようとする光を遮る機能をも有している。これにより、ＴＦＴ３０の半導体層１ａにおける光リーク電流の発生を抑制し、フリッカ等のない高品質な画像表示が可能となる。

第２層には、ゲート電極３ａを含むＴＦＴ３０が設けられている。ＴＦＴ３０は、図５に示すように、ＬＤＤ（Lightly Doped Drain）構造を有しており、その構成要素としては、上述したゲート電極３ａ、例えばポリシリコン膜からなりゲート電極３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、ゲート電極３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａにおける低濃度不純物拡散領域であるソース側ＬＤＤ領域１ｂ及びドレイン側ＬＤＤ領域１ｃ並びに高濃度不純物拡散領域であるソース領域１ｄ及びドレイン領域１ｅを備えている。

そして、この第２層には、上述のゲート電極３ａと同一膜として中継電極７１９が形成されている。この中継電極７１９は、平面的に見て、図６に示すように、各画素電極９ａの一辺の略中央に位置するように、島状に形成されている。中継電極７１９とゲート電極３ａとは同一膜として形成されているから、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。

また、本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を、ソース領域１ｄ及びドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート、あるいはトリプルゲート以上でＴＦＴを構成すれば、チャネル領域とソース及びドレイン領域１ｅとの接合部のリーク電流を防止でき、オフ時の電流を低減することができる。さらに、ＴＦＴ３０を構成する半導体層１ａは非単結晶層でも単結晶層でも構わない。単結晶層の形成には、貼り合わせ法等の公知の方法を用いることができる。半導体層１ａを単結晶層とすることで、特に周辺回路の高性能化を図ることができる。

以上説明した走査線１１の上、かつ、ＴＦＴ３０の下には、例えばシリコン酸化膜等からなる下地絶縁膜１２が設けられている。下地絶縁膜１２は、走査線１１とＴＦＴ３０とを絶縁する機能のほか、ＴＦＴ基板１０の全面に形成されることにより、ＴＦＴ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等による画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。

本実施の形態においては、後述するように、半導体層１ａにおけるソース領域１ｄとソース側ＬＤＤ領域１ｂとの寸法の比及びドレイン側ＬＤＤ領域１ｃとドレイン領域１ｅとの寸法の比は、夫々、任意に設定可能である。また、ゲート電極３ａ端部直下の半導体層１ａからＬＤＤ領域を形成するのではなく、所定寸法のオフセットを設けてＬＤＤ領域を形成することができ、ソース側ＬＤＤ領域及びドレイン側ＬＤＤ領域１ｃの寸法についてもある程度設定可能である。

下地絶縁膜１２には、平面的にみて半導体層１ａの両脇に、後述するデータ線６ａに沿って延びる半導体層１ａのチャネル長と同じ幅の溝（コンタクトホール）１２ｃｖが掘られており、この溝１２ｃｖに対応して、その上方に積層されるゲート電極３ａは下側に凹状に形成された部分を含んでいる。また、この溝１２ｃｖ全体を埋めるようにして、ゲート電極３ａが形成されていることにより、該ゲート電極３ａには、これと一体的に形成された側壁部３ｂが延設されるようになっている。これにより、ＴＦＴ３０の半導体層１ａは、図６によく示されているように、平面的にみて側方から覆われるようになっており、少なくともこの部分からの光の入射が抑制されるようになっている。

また、この側壁部３ｂは、溝１２ｃｖを埋めるように、且つ、その下端が走査線１１と接するように形成されている。従って、同一行の走査線１１とゲート電極３ａとは、同電位となる。なお、走査線１１に平行するようにして、ゲート電極３ａを含む別の走査線を形成するような構造を採用してもよい。この場合においては、該走査線１１と該別の走査線とは、冗長的な配線構造をとることになる。これにより、例えば、該走査線１１の一部に何らかの欠陥があって、正常な通電が不可能となったような場合においても、当該走査線１１と同一の行に存在する別の走査線が健全である限り、それを介してＴＦＴ３０の動作制御を依然正常に行うことができることになる。

第３層には、蓄積容量７０が設けられている。蓄積容量７０は、ＴＦＴ３０のドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての下部電極７１と、固定電位側容量電極としての容量電極３００とが、誘電体膜７５を介して対向配置されることにより形成されている。この蓄積容量７０によれば、画素電極９ａにおける電位保持特性を顕著に高めることが可能となる。また、蓄積容量７０は、図６の平面図に示すように、画素電極９ａの形成領域にほぼ対応する光透過領域には至らないように形成されているため（換言すれば、遮光領域内に収まるように形成されているため）、電気光学装置全体の画素開口率は比較的大きく維持され、これにより、より明るい画像を表示することが可能である。

より詳細には、下部電極７１は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、下部電極７１は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。また、この下部電極７１は、画素電位側容量電極としての機能のほか、画素電極９ａとＴＦＴ３０のドレイン領域１ｅとを中継接続する機能をもつ。この中継接続は、後述するように、前記中継電極７１９を介して行われている。

容量電極３００は、蓄積容量７０の固定電位側容量電極として機能する。容量電極３００を固定電位とするためには、固定電位とされた後述するシールド層４００と電気的接続が図られることによりなされている。

そして、この容量電極３００は、ＴＦＴ基板１０上において、各画素に対応するように島状に形成されており、下部電極７１は、当該容量電極３００とほぼ同一形状を有するように形成されている。これにより、蓄積容量７０は、平面的に無駄な広がりを有さず、即ち画素開口率を低落させることなく、且つ、当該状況下で最大限の容量値を実現し得ることになる。すなわち、蓄積容量７０は、より小面積で、より大きな容量値をもつ。

誘電体膜７５は、図５に示すように、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量７０を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜７５は薄いほどよい。そして、この誘電体膜７５は、図５に示すように、下層に酸化シリコン膜７５ａ、上層に窒化シリコン膜７５ｂからなる２層構造を有する。比較的誘電率の大きい窒化シリコン膜７５ｂが存在することにより、蓄積容量７０の容量値を増大させることが可能となると共に、酸化シリコン膜７５ａが存在することにより、蓄積容量７０の耐圧性を低下せしめることがない。このように、誘電体膜７５を２層構造とすることにより、相反する２つの作用効果を享受することが可能となる。

また、窒化シリコン膜７５ｂが存在することにより、ＴＦＴ３０に対する水の浸入を未然に防止することが可能となっている。これにより、ＴＦＴ３０におけるスレッショルド電圧の上昇という事態を招来することがなく、比較的長期の装置運用が可能となる。なお、本実施の形態では、誘電体膜７５は、２層構造を有するものとなっているが、例えば酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜等というような３層構造や、あるいはそれ以上の積層構造を有するように構成してもよい。

以上説明したＴＦＴ３０ないしゲート電極３ａ及び中継電極７１９の上、かつ、蓄積容量７０の下には、第１層間絶縁膜４１が形成されている。この第１層間絶縁膜４１には、ＴＦＴ３０のソース領域１ｄと後述するデータ線６ａとを電気的に接続するコンタクトホール８１が、後述する第２層間絶縁膜４２を貫通しつつ開孔されている。また、第１層間絶縁膜４１には、ＴＦＴ３０のドレイン領域１ｅと蓄積容量７０を構成する下部電極７１とを電気的に接続するコンタクトホール８３が開孔されている。

さらに、この第１層間絶縁膜４１には、蓄積容量７０を構成する画素電位側容量電極としての下部電極７１と中継電極７１９とを電気的に接続するためのコンタクトホール８８１が開孔されている。更に加えて、第１層間絶縁膜４１には、中継電極７１９と後述する第２中継電極６ａ２とを電気的に接続するコンタクトホール８８２が、後述する第２層間絶縁膜４２を貫通しつつ開孔されている。

図５に示すように、コンタクトホール８８２は、蓄積容量７０以外の領域に形成されており、下部電極７１を一旦下層の中継電極７１９に迂回させてコンタクトホール８８２を介して上層に引き出していることから、下部電極７１を上層の画素電極９ａに接続する場合でも、下部電極７１を誘電体膜７５及び容量電極３００よりも広く形成する必要がない。従って、下部電極７１、誘電体膜７５及び容量電極３００を１エッチング工程で同時にパターニングすることができる。これにより、下部電極７１、誘電体膜７５及び容量電極３００の各エッチングレートの制御が容易となり、膜厚等の設計の自由度を増大させることが可能である。

また、誘電体膜７５は下部電極７１及び容量電極３００と同一形状に形成され広がりを有していないことから、ＴＦＴ３０の半導体層１ａに対する水素化処理を行うような場合において、該処理に用いる水素を、蓄積容量７０周辺の開口部を通じて半導体層１ａにまで容易に到達させることが可能となるという作用効果を得ることも可能となる。

なお、第１層間絶縁膜４１に対しては、約１０００°Ｃの焼成を行うことにより、半導体層１ａやゲート電極３ａを構成するポリシリコン膜に注入したイオンの活性化を図ってもよい。

第４層には、データ線６ａが設けられている。このデータ線６ａは、ＴＦＴ３０の半導体層１ａの延在する方向に一致するように、すなわち図６中Ｙ方向に重なるようにストライプ状に形成されている。このデータ線６ａは、図５に示すように、下層より順に、アルミニウムからなる層（図５における符号４１Ａ）、窒化チタンからなる層（図５における符号４１ＴＮ参照）、窒化シリコン膜からなる層（図５における符号４０１）の三層構造を有する膜として形成されている。窒化シリコン膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターンニングされている。このうちデータ線６ａが、比較的低抵抗な材料たるアルミニウムを含むことにより、ＴＦＴ３０、画素電極９ａに対する画像信号の供給を滞りなく実現することができる。他方、データ線６ａ上に水分の浸入をせき止める作用に比較的優れた窒化シリコン膜が形成されることにより、ＴＦＴ３０の耐湿性向上を図ることができ、その寿命長期化を実現することができる。窒化シリコン膜は、プラズマ窒化シリコン膜が望ましい。

また、この第４層には、データ線６ａと同一膜として、シールド層用中継層６ａ１及び第２中継電極６ａ２が形成されている。これらは、図６に示すように、平面的に見ると、データ線６ａと連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように形成されている。すなわち、図６中最左方に位置するデータ線６ａに着目すると、その直右方に略四辺形状を有するシールド層用中継層６ａ１、更にその右方にシールド層用中継層６ａ１よりも若干大きめの面積をもつ略四辺形状を有する第２中継電極６ａ２が形成されている。シールド層用中継層６ａ１及び第２中継電極６ａ２は、データ線６ａと同一工程で、下層より順に、アルミニウムからなる層、窒化チタンからなる層、プラズマ窒化膜からなる層の三層構造を有する膜として形成されている。そして、プラズマ窒化膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターンニングされている。窒化チタン層は、シールド層用中継層６ａ１、第２中継電極６ａ２に対して形成するコンタクトホール８０３，８０４のエッチングの突き抜け防止のためのバリアメタルとして機能する。また、シールド層用中継層６ａ１及び第２中継電極６ａ２上に、水分の浸入をせき止める作用に比較的優れたプラズマ窒化膜が形成されることにより、ＴＦＴ３０の耐湿性向上を図ることができ、その寿命長期化を実現することができる。尚、プラズマ窒化膜としては、プラズマ窒化シリコン膜が望ましい。

蓄積容量７０の上、かつ、データ線６ａの下には、例えばＮＳＧ、ＰＳＧ，ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＴＥＯＳガスを用いたプラズマＣＶＤ法によって形成された第２層間絶縁膜４２が形成されている。この第２層間絶縁膜４２には、ＴＦＴ３０のソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール８１が開孔されているとともに、前記シールド層用中継層６ａ１と蓄積容量７０の上部電極たる容量電極３００とを電気的に接続するコンタクトホール８０１が開孔されている。さらに、第２層間絶縁膜４２には、第２中継電極６ａ２と中継電極７１９とを電気的に接続するためのコンタクトホール８８２が形成されている。

第５層には、シールド層４００が形成されている。このシールド層４００は、平面的にみると、図６のＸ方向及びＹ方向それぞれに延在するように、格子状に形成されている。該シールド層４００のうち図６のＹ方向に延在する部分については特に、データ線６ａを覆うように、且つ、該データ線６ａよりも幅広に形成されている。また、図６のＸ方向に延在する部分については、後述の第３中継電極４０２を形成する領域を確保するために、各画素電極９ａの一辺の中央付近に切り欠き部を有している。

さらには、図６のＸＹ方向それぞれに延在するシールド層４００の交差部分の隅部においては、該隅部を埋めるようにして、略三角形状の部分が設けられている。シールド層４００に、この略三角形状の部分が設けられていることにより、ＴＦＴ３０の半導体層１ａに対する光の遮蔽を効果的に行うことができる。すなわち、半導体層１ａに対して、斜め上から進入しようとする光は、この三角形状の部分で反射又は吸収されることになり半導体層１ａには至らないことになる。したがって、光リーク電流の発生を抑制して、フリッカ等のない高品質な画像を表示することが可能となる。

このシールド層４００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。なお、定電位源としては、後述するデータ線駆動回路１０１に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位源でも構わない。

このように、データ線６ａの全体を覆うように形成されているとともに（図６参照）、固定電位とされたシールド層４００の存在によれば、該データ線６ａ及び画素電極９ａ間に生じる容量カップリングの影響を排除することが可能となる。すなわち、データ線６ａへの通電に応じて、画素電極９ａの電位が変動するという事態を未然に回避することが可能となり、画像上に該データ線６ａに沿った表示ムラ等を発生させる可能性を低減することができる。シールド層４００は格子状に形成されていることから、走査線１１が延在する部分についても無用な容量カップリングが生じないように、これを抑制することが可能となっている。

また、第４層には、このようなシールド層４００と同一膜として、中継層としての第３中継電極４０２が形成されている。この第３中継電極４０２は、後述のコンタクトホール８９を介して、第２中継電極６ａ２及び画素電極９ａ間の電気的接続を中継する機能を有する。なお、これらシールド層４００及び第３中継電極４０２間は、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されるように形成されている。

他方、上述のシールド層４００及び第３中継電極４０２は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の２層構造を有している。また、第３中継電極４０２において、下層のアルミニウムからなる層は、第２中継電極６ａ２と接続され、上層の窒化チタンからなる層は、ＩＴＯ等からなる画素電極９ａと接続されるようになっている。アルミニウムとＩＴＯとを直接に接続した場合には、両者間において電蝕が生じてしまい、アルミニウムの断線、あるいはアルミナの形成による絶縁等のため、好ましい電気的接続が実現されない。これに対し、窒化チタンとＩＴＯとが接続されていることから、コンタクト抵抗が低く良好な接続性が得られる。

このように、第３中継電極４０２と画素電極９ａとの電気的接続を良好に実現することができることにより、該画素電極９ａに対する電圧印加、あるいは該画素電極９ａにおける電位保持特性を良好に維持することが可能となる。

さらには、シールド層４００及び第３中継電極４０２は、光反射性能に比較的優れたアルミニウムを含み、且つ、光吸収性能に比較的優れた窒化チタンを含むことから、遮光層として機能し得る。すなわち、これらによれば、ＴＦＴ３０の半導体層１ａに対する入射光（図５参照）の進行を、その上側でさえぎることが可能である。なお、このような遮光機能は、上述した容量電極３００及びデータ線６ａについても同様にいえる。これらシールド層４００、第３中継電極４０２、容量電極３００及びデータ線６ａが、ＴＦＴ基板１０上に構築される積層構造の一部をなしつつ、ＴＦＴ３０に対する上側からの光入射を遮る上側遮光膜として機能する。

データ線６ａの上、かつ、シールド層４００の下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくは、ＴＥＯＳガスを用いたプラズマＣＶＤ法で形成された第３層間絶縁膜４３が形成されている。この第３層間絶縁膜４３には、シールド層４００とシールド層用中継層６ａ１とを電気的に接続するためのコンタクトホール８０３、及び、第３中継電極４０２と第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８０４がそれぞれ開孔されている。

なお、第２層間絶縁膜４２に対しては、第１層間絶縁膜４１に関して上述した焼成を行わないことにより、容量電極３００の界面付近に生じるストレスの緩和を図るようにしてもよい。

第６層には、上述したように画素電極９ａがマトリクス状に形成され、該画素電極９ａ上に配向膜１６が形成されている。そして、この画素電極９ａ下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＴＥＯＳガスを用いたプラズマＣＶＤ法にて成膜されるプラズマＴＥＯＳからなる第４層間絶縁膜４４が形成されている。この第４層間絶縁膜４４には、画素電極９ａ及び第３中継電極４０２間を電気的に接続するためのコンタクトホール８９が開孔されている。

第３及び第４層間絶縁膜４３，４４の表面は、ＣＭＰ（Chemical Mechanical Polishing）処理等により平坦化されている。平坦化された層間絶縁膜４３，４４の下方に存在する各種配線や素子等による段差に起因する液晶層５０の配向不良が低減される。ただし、このように第３，第４層間絶縁膜４３，４４に平坦化処理を施すのに代えて、又は加えて、ＴＦＴ基板１０、下地絶縁膜１２、第１層間絶縁膜４１、第２層間絶縁膜４２及び第３層間絶縁膜４３のうち少なくとも一つに溝を掘って、データ線６ａ等の配線やＴＦＴ３０等を埋め込むことにより、平坦化処理を行ってもよい。

また、蓄積容量７０は、下から順に画素電位側容量電極、誘電体膜及び固定電位側容量電極という３層構造を構成していたが、これとは逆の構造を構成するようにしてもよい。

また、図２及び図３に示すように、対向基板２０には表示領域を区画する額縁としての遮光膜５３が設けられている。対向基板２０の全面には、上述したように、ＩＴＯ等の透明導電性膜が対向電極２１として形成され、更に、対向電極２１の全面にはポリイミド系の配向膜２２が形成される。配向膜２２は、液晶分子に所定のプレティルト角を付与するように、所定方向にラビング処理されている。

遮光膜５３の外側の領域には液晶を封入するシール材５２が、ＴＦＴ基板１０と対向基板２０間に形成されている。シール材５２は対向基板２０の輪郭形状に略一致するように配置され、ＴＦＴ基板１０と対向基板２０を相互に固着する。シール材５２は、ＴＦＴ基板１０の１辺の一部において欠落しており、貼り合わされたＴＦＴ基板１０及び対向基板２０相互の間隙には、液晶５０を注入するための液晶注入口１０８が形成される。液晶注入口１０８より液晶が注入された後、液晶注入口１０８を封止材１０９で封止するようになっている。

シール材５２の外側の領域には、データ線６ａに画像信号を所定のタイミングで供給することにより該データ線６ａを駆動するデータ線駆動回路１０１及び外部回路との接続のための外部接続端子１０２がＴＦＴ基板１０の一辺に沿って設けられている。この一辺に隣接する二辺に沿って、走査線１１及びゲート電極３ａに走査信号を所定のタイミングで供給することによりゲート電極３ａを駆動する走査線駆動回路１０４が設けられている。走査線駆動回路１０４は、シール材５２の内側の遮光膜５３に対向する位置においてＴＦＴ基板１０上に形成される。また、ＴＦＴ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４、外部接続端子１０２及び上下導通端子１０７を接続する配線１０５が、遮光膜５３の３辺に対向して設けられている。

上下導通端子１０７は、シール材５２のコーナー部の４箇所のＴＦＴ基板１０上に形成される。そして、ＴＦＴ基板１０と対向基板２０相互間には、下端が上下導通端子１０７に接触し、上端が対向電極２１に接触する上下導通材１０６が設けられており、上下導通材１０６によって、ＴＦＴ基板１０と対向基板２０との間で電気的な導通がとられている。

各構成要素の立体的−平面的なレイアウトについても、本発明は、上記実施形態のような形態に限定されるものではなく、別の種々の形態が考えられ得る。

（製造プロセス）
次に、本実施形態に係る薄膜トランジスタの製造方法を利用した電気光学装置の製造方法を図１、図７及び図８を参照して説明する。

まず、石英基板、ガラス、シリコン基板等のＴＦＴ基板１０を用意する（図７のステップＳ11）。ここで、好ましくはＮ（窒素）等の不活性ガス雰囲気で約９００〜１３００℃での高温でアニール処理し、後に実施される高温プロセスでＴＦＴ基板１０に生じる歪が少なくなるように前処理しておく。

次に、このように処理されたＴＦＴ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは２００ｎｍの膜厚に堆積させる。そして、金属合金膜をフォトリソグラフィ及びエッチングによりパターニングして、平面形状がストライプ状の走査線１１を形成する（ステップＳ12）。

次に、走査線１１上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２を形成する（ステップＳ13）。この下地絶縁膜１２の膜厚は、例えば約５００〜２０００ｎｍ程度とする。

次のステップＳ14においては、半導体層１ａが形成される。即ち、先ず、下地絶縁膜１２上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）によってアモルファスシリコン膜が形成される。次に、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは４〜６時間の熱処理を施すことにより、ｐ−Ｓｉ（ポリシリコン）膜を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。固相成長させる方法としては、ＲＴＡを使ったアニール処理でもよいし、エキシマレーザ等を用いたレーザアニールでもよい。この際、画素スイッチング用のＴＦＴ３０を、ｎチャネル型とするかｐチャネル型とするかに応じて、Ｖ族元素やＩＩＩ族元素のドーパントを僅かにイオン注入等によりドープしてもよい。そして、フォトリソグラフィ及びエッチングにより、図６の太線にて示すパターンを有する半導体層１ａを形成する。

次に、ステップＳ15においては、ＴＦＴ３０を構成する半導体層１ａを約９００〜１３００°Ｃの温度、好ましくは約１０００℃の温度により熱酸化して下層ゲート絶縁膜を形成し、場合により、これに続けて減圧ＣＶＤ法等により上層ゲート絶緑膜を形成することにより、１層又は多層の高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる（ゲート絶縁膜を含む）絶縁膜２を形成する。この結果、半導体層１ａは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。

次に、画素スイッチング用のＴＦＴ３０のスレッシュホールド電圧Ｖｔｈを制御するために、半導体層１ａのうちｎチャネル領域あるいはｐチャネル領域に、ボロン等のドーパントを予め設定された所定量だけイオン注入等によりドープする。

次に、下地絶縁膜１２に対して、走査線１１に通ずる溝１２ｃｖを形成する。この溝１２ｃｖは、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。

次に、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散して、このポリシリコン膜を導電化する。この熱拡散に代えて、Ｐイオンをポリシリコン膜の成膜と同時に導入したドープドシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３５０ｎｍ程度である。そして、フォトリソグラフィ及びエッチングにより、ＴＦＴ３０のゲート電極部を含めて所定のパターンのゲート電極３ａを形成する（ステップＳ16 ）。このゲート電極３ａ形成時において、これに延設される側壁部３ｂもまた同時に形成される。この側壁部３ｂは、前述のポリシリコン膜の堆積が溝１２ｃｖの内部に対しても行われることで形成される。この際、該溝１２ｃｖの底が走査線１１に接していることにより、側壁部３ｂ及び走査線１１は電気的に接続されることになる。更に、このゲート電極３ａのパターニング時、これと同時に、中継電極７１９もまた形成される。

次に、前記半導体層１ａについて、ソース側ＬＤＤ領域１ｂ及びドレイン側ＬＤＤ領域１ｃ、並びに、ソース領域１ｄ及びドレイン領域１ｅを形成する。図１はこのＬＤＤ構造の形成工程を示している。また、図８は矢印によってイオン注入が行われていること、また、矢印の向きによってイオン注入角度を示している。ここでは、ＴＦＴ３０をＬＤＤ構造をもつｎチャネル型のＴＦＴとする場合を説明すると、具体的にまず、ソース側ＬＤＤ領域１ｂ及びドレイン側ＬＤＤ領域１ｃを形成するために、図８（ａ）に示すように、ゲート電極３ａをマスクとして、Ｐ等のＶ族元素のドーパントを低濃度で（例えば、Ｐイオンを１〜３×１０^１３ｃｍ₂のドーズ量にて）ドープする（ステップＳ1 ）。これによりゲート電極３ａ下の半導体層１ａはチャネル領域１ａ’となる。このときゲート電極３ａがマスクの役割を果たすことによって、ソース側ＬＤＤ領域１ｂ及びドレイン側ＬＤＤ領域１ｃは自己整合的に形成されることになる。

なお、この場合のイオン注入においては、イオン注入角度を０度、即ち、ＴＦＴ基板１０の表面に対して垂直な角度からイオン注入を行う。

次に、図８（ｂ）に示すように、ソース領域１ｄ及びドレイン領域１ｅを形成するために、ゲート電極３ａよりも幅の広い平面パターンを有するレジスト層１０１をゲート電極３ａ上に形成する。本実施の形態においては、レジスト層１０１は、例えば、フォト合わせの位置を０、即ち、レジスト層１０１の中心がゲート電極３ａの中心に一致するように配置する。次に、ステップＳ3 において、イオン注入の注入角を制御して、ステップＳ4 のイオン注入を行う。このイオン注入においては、例えば、Ｐ等のＶ族元素のドーパントを高濃度で（例えば、Ｐイオンを１〜５×１０^１５ ／ｃｍ₂のドーズ量にて）ドープする。

図１０は注入角度調整によるトランジスタの耐圧特性を示している。図１０はイオン注入をＴＦＴ基板１０の表面に対して垂直な角度で行った場合をイオン注入角度０度に設定している。図１０において、イオン注入角の符号「−」は、ソース側からドレイン側に向かうイオン注入時の傾斜を示し、イオン注入角の符号「＋」は、ドレイン側からソース側に向かうイオン注入時の傾斜を示している。例えば、図８（ｃ）の例では、イオン注入角の符号は「−」である。

即ち、図８（ｃ）の例では、イオン注入角を−方向に傾斜させて、ソース側からドレイン側に向かってイオン注入を行っている。イオン注入角の傾斜によって、レジスト層１０１がソース・ドレインに対称な位置に配置されている場合でも、ドーパントは、ドレイン側にずれて注入されることになる。これにより、図８（ｃ）に示すように、ドレイン側の半導体層１ａでは端部の比較的狭い範囲に高濃度の不純物が拡散されることになり、ドレイン領域１ｅの寸法は短くなると共に、チャネル領域からドレイン領域１ｅまでの比較的長い寸法でドレイン側ＬＤＤ領域１ｃが形成される。

また、図８（ｃ）に示すように、ソース側の半導体層１ａでは端部の比較的広い範囲に高濃度の不純物が拡散されることになり、ソース領域１ｄの寸法は長くなると共に、チャネル領域からソース領域１ｄまでの比較的短い寸法でソース側ＬＤＤ領域１ｂが形成される。

従って、図８の例では、図１０に示すように、イオン注入角度が０の場合に比して、ソース・ドレイン耐圧が高くなる。図１０に示すように、イオン注入角とソース・ドレイン耐圧との関係は、略リニアである。しかも、レジスト層１０１のフォト合わせによる調整を行う必要はないことから、合わせずれの影響を考慮することがなく、ソース・ドレイン耐圧の制御を高精度に行うことが可能である。

図８（ｃ）のイオン注入角の例は、図８（ｄ）に示すように、ソース領域１ｄに接続されるコンタクトホール８１からチャネル領域までの距離に比べて、ドレイン領域１ｅに接続されるコンタクトホール８３からチャネル領域までの距離が短い場合に対応している。ソース側ＬＤＤ領域１ｂに比べてドレイン側ＬＤＤ領域１ｃを十分な長さの寸法に形成したことによって、半導体層１ａにおけるコンタクトホール８１，８３からチャネル領域までの距離の相違等に起因する正極性駆動時と負極性駆動時の耐圧の非対称性を補正する適正なソース・ドレイン耐圧が得られる。

次のステップＳ17において、ゲート電極３ａ上に、例えば、ＴＥＯＳガス、ＴＥＢガス、ＴＭＯＰガス等を用いた常圧又は減圧ＣＶＤ法等により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜からなる第１層間絶縁膜４１を形成する。この第１層間絶縁膜４１の膜厚は、例えば約５００〜２０００ｎｍ程度とする。ここで好ましくは、８００°Ｃ程度の高温でアニール処理し、第１層間絶縁膜４１の膜質を向上させておく。

次に、ステップＳ18 において、第１層間絶縁膜４１に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８３及びコンタクトホール８８１を開孔する。この際、前者は半導体層１ａのドレイン領域１ｅに通ずるように、後者は中継電極７１９へ通ずるように、それぞれ形成される。

次に、ステップＳ19 においては、第１層間絶縁膜４１上に、Ｐｔ等の金属膜やポリシリコン膜を、減圧ＣＶＤやスパッタリングにより、１００〜５００ｎｍ程度の膜厚に成膜して、所定パターンをもつ下部電極７１の金属膜を形成する。この場合の金属膜の成膜は、コンタクトホール８３及びコンタクトホール８８１の両者が埋められるように行われ、これにより、ドレイン領域１ｅ及び中継電極７１９と下部電極７１との電気的接続が図られる。

次いで、下部電極７１上に、誘電体膜７５の膜を形成する。この誘電体膜７５は、絶縁膜２の場合と同様に、一般にＴＦＴゲート絶縁膜を形成するのに用いられる各種の公知技術により形成可能である。酸化シリコン膜７５ａは前述の熱酸化、或いはＣＶＤ法等によって形成され、その後に、窒化シリコン膜７５ｂが減圧ＣＶＤ法等によって形成される。この誘電体膜７５は、薄くする程、蓄積容量７０は大きくなるので、結局、膜破れなどの欠陥が生じないことを条件に、膜厚５０ｎｍ以下のごく薄い絶縁膜となるように形成すると有利である。次に、誘電体膜７５上に、ポリシリコン膜やＡＬ（アルミニウム）等の金属膜を、減圧ＣＶＤ又はスパッタリングにより、約１００〜５００ｎｍ程度の膜厚に成膜して、容量電極３００の金属膜を形成する。

次に、下部電極７１、誘電体膜７５及び容量電極３００の膜を一挙にパターニングして、下部電極７１、誘電体膜７５及び容量電極３００を形成して、蓄積容量７０を完成させる。

次に、例えば、ＴＥＯＳガス等を用いた常圧又は減圧ＣＶＤ法により、好ましくはプラズマＣＶＤ法により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４２を形成する（ステップＳ20）。容量電極３００にアルミニウムを用いた場合には、プラズマＣＶＤで低温成膜する必要がある。この第２層間絶縁膜４２の膜厚は、例えば約５００〜１５００ｎｍ程度とする。次に、ステップＳ21において、第２層間絶縁膜４２に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８１、８０１及び８８２を開孔する。この際、コンタクトホール８１は半導体層１ａのソース領域１ｄに通ずるように、コンタクトホール８０１は容量電極３００へ通ずるように、また、コンタクトホール８８２は中継電極７１９に通ずるように、それぞれ形成される。

次に、ステップＳ22において、第２層間絶縁膜４２上の全面に、スパッタリング等により、遮光性のアルミニウム等の低抵抗金属や金属シリサイド等を金属膜として、約１００〜５００ｎｍ程度の厚さ、好ましくは約３００ｎｍに堆積する。そして、フォトリソグラフィ及びエッチングにより、所定パターンをもつデータ線６ａを形成する。この際、当該パターニング時においては、シールド層用中継層６ａ１及び第２中継層６ａ２もまた同時に形成される。シールド層用中継層６ａ１は、コンタクトホール８０１を覆うように形成されるとともに、第２中継層６ａ２は、コンタクトホール８８２を覆うように形成されることになる。

次に、これらの上層の全面にプラズマＣＶＤ法等によって窒化チタンからなる膜を形成した後、これがデータ線６ａ上にのみ残存するように、パターニング処理を実施する。ただし、該窒化チタンからなる層をシールド層用中継層６ａ１及び第２中継層６ａ２上にも残存するように形成してよいし、場合によってはＴＦＴ基板１０の全面に関して残存するように形成してもよい。また、アルミニウムの成膜時に同時に成膜して、一括してエッチングしても良い。

次に、データ線６ａ等の上を覆うように、例えばＴＥＯＳガス等を用いた常圧又は減圧ＣＶＤ法により、好ましくは低温成膜できるプラズマＣＶＤ法により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜４３を形成する（ステップＳ23）。この第３層間絶縁膜４３の膜厚は、例えば約５００〜３５００ｎｍ程度とする。

次に、ステップＳ24において、図５に示すように、第３層間絶縁膜４３を例えばＣＭＰを用いて平坦化する。

次に、ステップＳ25において、第３層間絶縁膜４３に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８０３及び８０４を開孔する。この際、コンタクトホール８０３は前記のシールド層用中継層６ａ１に通ずるように、また、コンタクトホール８０４は第２中継層６ａ２に通ずるように、それぞれ形成されることになる。

次に、ステップＳ26において、第３層間絶縁膜４３の上には、スパッタリング法、或いはプラズマＣＶＤ法等により、シールド層４００の金属膜を形成する。ここでまず、第３層間絶縁膜４３の直上には、例えばアルミニウム等の低抵抗な材料を用いて下層膜を形成し、次いで、この下層膜上に、例えば窒化チタン等その他後述の画素電極９ａを構成するＩＴＯと電蝕を生じない材料を用いて上層膜を形成し、最後に、下層膜及び上層膜をともにパターニングすることで、２層構造を有するシールド層４００が形成される。なお、この際、シールド層４００とともに、第３中継電極４０２もまた形成される。

次に、例えばＴＥＯＳガス等を用いた常圧又は減圧ＣＶＤ法により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第４層間絶縁膜４４を形成する（ステップＳ27）。この第４層間絶縁膜４４の膜厚は、例えば約５００〜１５００ｎｍ程度とする。

次に、ステップＳ28において、図５に示すように、第４層間絶縁膜４４を例えばＣＭＰを用いて平坦化する。次いで、第４層間絶縁膜４４に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８９を開孔する（ステップＳ29）。この際、コンタクトホール８９は前記の第３中継電極４０２に通ずるように形成されることになる。

次に、第４層間絶縁膜４４上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性膜を、約５０〜２００ｎｍの厚さに堆積する。そして、フォトリソグラフィ及びエッチングにより、画素電極９ａを形成する（ステップＳ30）。

なお、当該電気光学装置を、反射型として用いる場合には、ＡＬ等の反射率の高い不透明な材料によって画素電極９ａを形成してもよい。次に、画素電極９ａの上に、ポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角をもつように、かつ所定方向でラビング処理を施すこと等により、配向膜１６が形成される。

一方、対向基板２０については、ガラス基板等がまず用意され、額縁としての遮光膜５３が、例えば金属クロムをスパッタした後、フォトリソグラフィ及びエッチングを経て形成される。なお、これらの遮光膜５３は、導電性である必要はなく、Ｃｒ、Ｎｉ、ＡＬ等の金属材料のほか、カーボンやＴｉをフォトレジストに分散した樹脂ブラック等の材料から形成してもよい。

次に、対向基板２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。さらに、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角をもつように、かつ所定方向でラビング処理を施すこと等により、配向膜２２が形成される。

最後に、図２及び図３に示すように、各層が形成されたＴＦＴ基板１０と対向基板２０とは、例えば対向基板２０の４辺に沿ってシール材５２を形成すると共に、シール材５２の４隅に上下導通材１０６を形成して、配向膜１６及び２２が対面するようにシール材５２により貼り合わされる。これにより、上下導通材１０６は下端においてＴＦＴ基板１０の上下導通端子１０７に接触し、上端において対向基板２０の対向電極２１に接触する。

そして、真空吸引等により、両基板間の空間に、例えば複数種のネマテッィク液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。

なお、シール材５２は、両基板を貼り合わせるため、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、紫外線、加熱等により硬化させられたものである。また、このシール材５２中には、本実施形態における液晶装置を、液晶装置がプロジェクタ用途のように小型で拡大表示を行う液晶装置に適用するのであれば、両基板間の距離（基板間ギャップ）を所定値とするためのグラスファイバ、あるいはガラスビーズ等のキャップ材（スペーサ）が散布されている。あるいは、当該液晶装置を液晶ディスプレイや液晶テレビのように大型で等倍表示を行う液晶装置に適用するのであれば、このようなギャップ材は、液晶層５０中に含まれてよい。

なお、走査線１１及びゲート電極３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでもよいことは言うまでもない。また、データ線駆動回路１０１を画像表示領域１０ａの辺に沿って両側に配列してもよい。

また、ＴＦＴ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。

また、上述した実施形態においては、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴ基板１０上に設ける代わりに、例えばＴＡＢ（Tape Automated Bonding）基板上に実装された駆動用ＬＳＩに、ＴＦＴ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴ基板１０の出射光が出射する側には、それぞれ、例えばＴＮ（Twisted Nematic）モード、ＶＡ（Vertically Aligned）モード、ＰＤＬＣ（Polymer Dispersed Liquid Crystal）モード等の動作モードや、ノーマリーホワイトモード・ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板等が所定の方向で配置される。

このように本実施の形態においては、ソース側ＬＤＤ領域１ｂとドレイン側ＬＤＤ領域１ｃとの寸法を制御することによって、正極性駆動時と負極性駆動時とにおけるソース・ドレイン耐圧の非対称性を補正し、リークの発生を防止して、画質を向上させている。ソース側ＬＤＤ領域１ｂとドレイン側ＬＤＤ領域１ｃとの寸法の制御は、ＬＤＤ構造を得るための２回目のイオン注入工程において、イオン注入角を制御することによって行う。これにより、高精度に、ソース・ドレイン耐圧の制御が可能である。

ところで、上記実施の形態においては、ＬＤＤ構造を得るための２回のイオン注入工程のうち２回目のイオン注入工程において注入角度を制御し、１回目の注入工程ではイオン注入角度を０度にして行った。しかし、１回目のイオン注入工程においてもイオン注入角度を制御することが考えられる。

図１１はこの場合のイオン注入を説明するための説明図である。図１１は図８（ａ）に対応したものである。ＬＤＤ構造を得るための１回目のイオン注入では、図１１に示すように、ゲート電極３ａをマスクとして、ドーパントをドープする。図１１に示すように、イオン注入角が傾斜しているので、ゲート電極３ａの影となった部分（塗り潰し部）１０２には、不純物拡散が行われない。例えば、図１１の紙面右側をドレイン側とすると、図１１の例ではドレイン側ＬＤＤ領域１ｃは、チャネル領域から若干離間して（オフセットを有して）形成されることになる。従って、この場合には、更に一層、ソース・ドレイン耐圧を高くすることができる。

更に、１回目のイオン注入工程又は２回目のイオン注入工程の一方の工程だけでなく、これらの両方の工程において、イオン注入角度を傾斜させることも可能である。この場合には、ＬＤＤ領域はオフセットを有すると共に、領域の寸法を注入角度に応じて設定することができる。

なお、１回目のイオン注入工程と２回目のイオン注入工程とでイオン注入角度は適宜設定可能である。また、２回目のイオン注入工程において、レジストマスクのマスク位置をずらすフォト合わせを採用することも可能である。

また、上記実施の形態おいては、液晶装置の画素領域におけるＴＦＴ素子のＬＤＤ構造の例について説明したが、画素領域以外のＴＦＴ素子にも同様に適用可能である。更に、液晶装置以外の各種半導体装置における薄膜トランジスタのＬＤＤ構造にも同様に適用可能であることは明らかである。

本実施の形態に係る薄膜トランジスタの製造方法を示すフローチャートである。 本実施の形態における薄膜トランジスタの製造方法を用いて構成した電気光学装置である液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図である。 素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図２のＨ−Ｈ'線の位置で切断して示す断面図である。 図２及び図３の液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。 図２及び図３の液晶装置の画素構造を詳細に示す断面図である。 図５の液晶装置を構成するＴＦＴ基板上に形成する隣接した複数の画素について各層の成膜パターンのうち要部の成膜パターンを示す平面図である。 電気光学装置の製造方法を示すフローチャートである。 ＬＤＤ構造の製造方法を工程順に示す工程図である。 横軸にフォトレジストの位置（μｍ）をとり縦軸に耐圧（Ｖ）をとって、マスク位置調整によるトランジスタの耐圧特性を示すグラフである。 横軸にフォトレジストの位置（μｍ）をとり縦軸に耐圧（Ｖ）をとって、注入角度調整によるトランジスタの耐圧特性を示すグラフである。 イオン注入を説明するための説明図。

符号の説明

１ａ…半導体層、１ｂ…ソース側ＬＤＤ領域、１ｃ…ドレイン側ＬＤＤ領域、１ｄ…ソース領域、１ｅ…ドレイン領域、３ａ…ゲート電極、１１…走査線、３０…ＴＦＴ、１０１…レジスト層。

Claims (2)

1. 半導体層上に絶縁膜を介して形成されたゲート電極をマスクとし、前記半導体層の表面に対して所定角度傾斜したイオン注入角度で、低濃度のイオン注入を行う第１のイオン注入工程と、
   前記ゲート電極及び前記ゲート電極近辺の前記半導体層上を覆うレジストマスクを形成するレジストマスク形成工程と、
   前記レジストマスクをマスクとして、高濃度のイオン注入を行う第２のイオン注入工程と、
   前記ゲート電極の上に層間絶縁膜を設ける工程と、
   前記層間絶縁膜に、高濃度不純物拡散領域からなるソース領域に接続するための第１コンタクトホール、及び、高濃度不純物拡散領域からなるドレイン領域に接続するための第２コンタクトホールを形成する工程とを具備し、
   前記半導体層は、チャネル領域と、ソース領域と、ドレイン領域と、前記チャネル領域と前記ソース領域との間に配置された低濃度不純物拡散領域からなるソース側ＬＤＤ領域と、前記チャネル領域と前記ドレイン領域との間に配置された低濃度不純物拡散領域からなるドレイン側ＬＤＤ領域と、前記チャネル領域と前記ドレイン側ＬＤＤ領域との間に配置されたオフセットを有しており、
   前記ドレイン側ＬＤＤ領域のチャネル長方向の寸法は、前記ソース側ＬＤＤ領域のチャネル長方向の寸法より長く、前記第１コンタクトホールと前記チャネル領域までの距離は、前記第２コンタクトホールと前記チャネル領域までの距離よりも長いことを特徴とする薄膜トランジスタの製造方法。
2. 請求項１に記載の薄膜トランジスタの製造方法を用いて、電気光学装置の画素を駆動するスイッチング素子を形成したことを特徴とする電気光学装置の製造方法。

Images