JP4258999B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP4258999B2 JP4258999B2 JP2001180988A JP2001180988A JP4258999B2 JP 4258999 B2 JP4258999 B2 JP 4258999B2 JP 2001180988 A JP2001180988 A JP 2001180988A JP 2001180988 A JP2001180988 A JP 2001180988A JP 4258999 B2 JP4258999 B2 JP 4258999B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage command
- gate signal
- voltage
- command value
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は交流電源や直流電源と、電動機とに接続された電力変換装置に関する。
【0002】
【従来の技術】
電動機を可変速駆動する場合、電圧指令として例えば正弦波指令を生成し、該指令値と三角波や鋸波状の搬送波との大小比較を行い、大小関係が反転する毎に得られるパルス信号に基づいてゲート信号を生成し、これによりスイッチング素子を動作させるパルス幅変調方式(PWM方式)の変換器が用いられている。
【0003】
また、高圧電動機駆動では大容量化や出力波形改善のため、単位セルインバータを多重化する方法が用いられている。搬送波の周波数は電圧指令の周波数の
10〜20倍に選ぶことが一般的である。この搬送波周波数の一層の低減することによって、インバータ素子のスイッチング損失低減や、素子のターンオフ,オン時間が関係するインバータ電圧利用率、すなわちインバータ直流電圧で定まる理論最大電圧に対する出力可能電圧の比率の向上や、電動機端子で発生するサージ電圧の低減,電動機からの磁気騒音及び輻射ノイズの低減ができる。
【0004】
スイッチング周波数を低下させるための第1の従来技術がIEEE TRANSACTIONS ON INDUSTORY APPLICATIONS, VOL.35, No.1, pp36−44, 1999 に記載があり、第2の従来技術が特開2000−253675号公報に開示がある。
【0005】
第1の従来技術では、例えば、1相あたり3ユニットの電圧型単相セルインバータで構成された逆変換器の場合、各セルインバータの出力電圧を図13(a)に示すようにし、それらを合成して、最大6段の所望の高さの階段状の電圧波形を生成することが記述されている。
【0006】
また、第2の従来技術では、各セルインバータ毎の電圧波形の不平衡性を改善するため、セルインバータとして3レベル単相ブリッジ回路を3ユニット用い、出力電圧が6段の場合、1段目+6段目,2段目+5段目,3段目+4段目に相当する電圧を、各ユニットインバータで生成し、これらの出力電圧の和をインバータの出力にしている。このように、上記従来技術では、出力電圧波形を階段状にすることで、セルインバータのスイッチング周波数を低減している。
【0007】
【発明が解決しようとする課題】
しかしながら、前記従来技術ではインバータ出力電圧の変化が常に階段状であり、そのステップ周期毎でしか出力電圧が制御されないので、半周期毎に単調増加あるいは単調減少の変化となり、急峻な電圧変動等の外乱に対する補償応答が遅くなる。また、低速度では電圧波形の段数が減り図13(b)に示すようになるため、電流にひずみが生じ、モータ損失の増加やトルクリプル,高調波損失が発生する。
【0008】
本発明の目的は、インバータのスイッチング周波数を低減すると共に、状態変化に素速く応答し、また、低電圧出力時の電流ひずみも生じない電力変換装置を提供することである。
【0009】
【課題を解決するための手段】
本発明の電力変換装置は、直流を交流に変換する変換器と、電圧指令値と搬送波信号の比較により該変換器の出力電圧をPWM制御する出力電圧制御装置を備え、運転状態に応じて、出力電圧の形状をパルス幅制御されたパルス電圧から、出力電圧が最大に達するまでは単調増加、又は、出力電圧が最小に達するまでは単調減少のパルス電圧に変更する。
【0010】
また、本発明の電力変換装置は、上記運転状態を出力電圧,出力電流,出力周波数の指令値や検出値、あるいはそれらから演算される値を用いて判断し、前記変更を行う。
【0011】
また、本発明の電力変換装置は、直流電圧の供給源は1次電池もしくは2次電池もしくは、交流電源からの交流を直流に変換する順変換器と直流回路に接続された平滑コンデンサによって構成されている。
【0012】
【発明の実施の形態】
以下、本発明の詳細を図面を参照しながら説明する。
【0013】
(実施例1)
本実施例を図1から図3を用いて説明する。図1は本実施例に係る主要動作部を示した図である。図2は本実施例の電力変換器の全体構成図である。図3は本実施例の電力変換装置が出力する電圧波形の例であって、横軸が時間、縦軸が電圧である。
【0014】
図1においては、交流電源1からの三相交流電圧を順変換器2で直流電圧に変換し、直流電圧を平滑する平滑コンデンサ3を設け、逆変換器4により直流電圧を任意の周波数の三相交流電圧に変換する。この時、逆変換器を構成するスイッチング素子のスイッチングパターンはゲート信号演算部10により生成されたゲート信号によって制御される。電圧指令値は周波数指令ω1* ,励磁電流指令
Id*,トルク電流指令Iq*を用いて演算する。
【0015】
本実施例では、所定の期間の交流電圧指令値を単調増加もしくは単調減少する階段状の電圧指令に変換する予見電圧指令演算部11と瞬時瞬時の電圧指令を演算する瞬時電圧指令演算部21を備える。予見電圧指令演算部11で演算した予見電圧指令値は第1のゲート信号生成部12に送られ、そこでは、逆変換器4の出力電圧が階段状となるように、単位インバータのスイッチング動作を行うためのゲート信号が予見電圧指令値に従って生成される。また、瞬時電圧指令演算部21により演算された瞬時電圧指令は第2のゲート信号生成部22に送られ、そこで搬送波と大きさを比較して、大小関係が反転する毎に得られるパルス信号に基づいてゲート信号を生成する。第1のゲート信号生成部12と第2のゲート信号生成部22の出力は切替部31に送られる。切替部31では、第1のゲート信号生成部12と第2のゲート信号生成部22の出力信号のどちらか一方を選択し、逆変換器4のゲート信号として出力する。
【0016】
本実施例では、上記の逆変換器は各相あたり複数の単位変換器により構成され、図2に示すように、複数の逆変換器4を多重接続して、所望の電圧を出力する。本実施例では各相3ユニットずつの単位変換器で構成した場合の一例として、第1のゲート信号生成部12を選択した場合の出力電圧波形を図3(a)に示す。電圧が最小値から最大値に達するまでは単調増加し、最大値から最小値に達するまでは単調減少する階段状の波形である。これにより、逆変換器のスイッチング回数を減らすことができる。第2のゲート信号生成部22を選択した場合は図3(b)のような形状のPWM波形が得られ、出力電圧を短い周期で制御でき、急峻な電圧変動や外乱に対し瞬時に補償応答できる。
【0017】
なお、前記は逆変換器について説明したが、順変換器に適用した場合、例えば第1のゲート信号生成部12による階段状のゲート信号を選択する事で、スイッチング回数を減らし、損失を低減できることは同様である。また第2のゲート信号生成部22によるPWM状のゲート信号を選択する事により、電源電圧変動による過電流発生などの外乱に対し素速く補償応答できる。
【0018】
次に本実施例の予見電圧指令演算の動作について、図6を用いて説明する。図6(a)では予見電圧指令演算部11において、瞬時電圧指令値が単位インバータの直流電圧の整数倍相当になった際に、次に瞬時電圧指令値が直流電圧分だけ変化するまでの時間と瞬時電圧指令の推移を予測し、階段状の電圧指令を演算する。
【0019】
なお、単位インバータの直流電圧の大きさは出力電圧の最大値の整数分の1になり、例えば、図6(a)の場合では出力最大電圧の3分の1が直流電圧の大きさに相当する。予見電圧指令では図6(a)に示すようなスイッチング回数が少ない、階段状の電圧指令値もしくは出力電圧を生成する。なお、図6(b)では図6(a)の一部分を拡大しており、時間t1において、次に瞬時電圧指令が前記直流電圧相当だけ変化するであろう時間t2を予測し、図6(b)のb1−
b3−b5で囲まれた面積とb2−b3−b5−b4で囲まれた面積が等しくなるように予見電圧指令値を演算する。これにより瞬時電圧指令を選択した場合と、予見電圧指令を選択した場合での平均電圧は共に等しく、変換器出力電圧すなわち基本波成分は変わらない。
【0020】
本実施例の切替部31の動作を、図7から図11を用いて説明する。図7から図10は切替部31において選択動作を行う際のフローチャートを示す。図11は出力電圧波形を示す。図7に示すように切替部31で、周波数指令値ω1* が所定値を越えなければ、第2のゲート信号生成部22のゲート信号Bを選択し、周波数指令値ω1* が所定値を越えた場合、第1のゲート信号生成部12ゲート信号Aを選択する。速度が高くなるほど出力電圧が大きくなる場合、この動作により、高速度領域でゲート信号Aを選択した場合は図11(a)に示すような階段波形状の出力電圧波形が得られ、PWM波形に比べスイッチング回数が減少する。また、低速度領域では図11(b)に示すようなPWM形状の出力電圧波形を用いることにより、モータ電流は従来通りのひずみの少ない正弦波状となり、トルクリプルあるいは電動機高調波損失が抑制される。
【0021】
また、図8(a)では電圧検出値が所定の電圧値より大きい場合、ゲート信号Aを選択し、逆に小さい場合、ゲート信号Bを選択する。図8(b)では電圧指令値が所定の電圧値より大きい場合、ゲート信号Aを選択し、逆に小さい場合、ゲート信号Bを選択する。これにより、例えば図11(c)に示すような電圧波形を得る。高電圧領域において、パルス数(スイッチング素子のスイッチング回数)の少ない階段状の電圧を出力することにより、インバータ電圧利用率が上がり、電動機端子で発生するサージ電圧が低減する。
【0022】
また、図9(a)では電流検出値が所定の電流値より小さい場合、ゲート信号Aを選択し、逆に大きい場合、ゲート信号Bを選択する。図9(b)では電流指令値が所定の電流値より小さい場合、ゲート信号Aを選択し、逆に大きい場合、ゲート信号Bを選択する。これにより、例えば図11(d)に示すような電圧波形を得る。定常時は階段状電圧を発生し、過電流が流れた場合は直ちにPWM波形に切り替え、高い応答速度で過電流を抑制できる。
【0023】
また、図10(a)では電圧検出値と電圧指令値の差が所定の電圧差より小さい場合、ゲート信号Aを選択し、逆に大きい場合、ゲート信号Bを選択する。図10(b)では電流検出値と電流指令値の差が所定の電流差より小さい場合、ゲート信号Aを選択し、逆に大きい場合、ゲート信号Bを選択する。これにより、例えば図11(d)に示すような電圧波形を得る。
【0024】
本実施例のように条件に応じて切り替えを行うことにより、階段状電圧を出力中に、図11(d)の破線で示した区間で急峻な電流変動や電圧変動が生じた場合、直ちにPWM波形に切り替える。本実施例では、定常時は階段状電圧によりスイッチング周波数を低減し、急峻な電流電圧変動が起こった場合、直ちにPWM波形に切り替え、瞬時瞬時の電圧指令演算によって変動に素早く応答できる。
【0025】
(実施例2)
本実施例を図4,図5に示す。ここでは図1で示した実施例1と異なる点についてのみ説明する。本実施例では図4に示すように、所定の期間の交流電圧指令値を単調増加もしくは単調減少する階段状の電圧指令に変換する予見電圧指令演算部11と瞬時瞬時の電圧指令を演算する瞬時電圧指令演算部21を備える。
【0026】
切替部31では、電流検出部5からの電流検出値もしくは電圧検出部6による電圧検出値もしくは周波数指令値ω1* に応じて、予見電圧指令演算部11と瞬時電圧指令演算部21の出力信号のどちらか一方を選択する。選択された電圧指令値はゲート信号生成部22に送られ、そこで搬送波と大きさを比較して、大小関係が反転する毎に得られるパルス信号に基づいてゲート信号を生成し逆変換器4に送られる。
【0027】
図5は図4に示した本実施例で、図2の変換器を制御した場合の、ある相の電圧指令値と出力電圧の関係とを示す。本実施例では電圧が最も高いところは1パルスの出力電圧となり、高圧レベル側でスイッチング回数を下げ、インバータ電圧利用率を上げ、電動機端子で発生するサージ電圧を低減する。
【0028】
なお、本実施例の予見電圧指令演算部11や、切替部31の動作は前記実施例1と同様である。
【0029】
(実施例3)
本実施例を図12に示す。図12では図1で示した交流電源1,順変換器2,平滑コンデンサ3に相当する直流電源部51を1次電池もしくは2次電池に置き換えている。この他の構成は前記実施例1,2と同様である。これによって、本実施例による電力変換装置は移動可能になる。
【0030】
【発明の効果】
本発明の電力変換装置によれば、インバータのスイッチング周波数を低減し、インバータ素子のスイッチング損失を低減したり、素子のターンオフ,オン時間が関係するインバータ電圧利用率すなわちインバータ直流電圧で定まる理論最大電圧に対する出力可能電圧の比率を向上したり、電動機端子で発生するサージ電圧の低減や、電動機からの磁気騒音及び輻射ノイズの低減ができ、且つ、外乱に対して素早く応答して変動を抑制し、低速時の電流ひずみも起こしにくい。
【図面の簡単な説明】
【図1】実施例1に係る主要動作部を示したブロック図である。
【図2】実施例1に係わる電力変換装置の全体構成図である。
【図3】実施例1によって出力される電圧波形の例である。
【図4】実施例2に係る電力変換装置の構成図である。
【図5】実施例2による電圧指令及び出力電圧を示した図である。
【図6】実施例1,2における予見電圧指令演算方法の説明図である。
【図7】実施例1,2における選択動作の第1の例を示すフローチャートである。
【図8】実施例1,2における選択動作の第2の例を示すフローチャートである。
【図9】実施例1,2における選択動作の第3の例を示すフローチャートである。
【図10】実施例1,2における選択動作の第4の例を示すフローチャートである。
【図11】実施例1,2実施例における選択動作により出力される電圧波形の例を示した図である。
【図12】実施例3に係る電力変換装置の構成図である。
【図13】従来技術の電力変換装置の出力電圧波形の例を示した図である。
【符号の説明】
1…交流電源、2…順変換器、3…平滑コンデンサ、4…逆変換器、5…電流検出部、6…電圧検出部、7…電動機、10…ゲート信号演算部、11…予見電圧指令演算部、12,22…ゲート信号生成部、21…瞬時電圧指令演算部、23…搬送波生成部、31…切替部、51…直流電源部。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an AC power source, a DC power source, and a power converter connected to an electric motor.
[0002]
[Prior art]
When the motor is driven at a variable speed, for example, a sine wave command is generated as a voltage command, the size of the command value is compared with a triangular wave or a sawtooth carrier, and a pulse signal obtained each time the magnitude relationship is reversed A pulse width modulation (PWM) converter is used that generates a gate signal and thereby operates a switching element.
[0003]
In addition, in high-voltage motor driving, a method of multiplexing unit cell inverters is used to increase the capacity and improve the output waveform. Generally, the frequency of the carrier wave is selected to be 10 to 20 times the frequency of the voltage command. By further reducing the carrier frequency, the switching loss of the inverter element is reduced, and the inverter voltage utilization factor related to the turn-off and on-time of the element, that is, the ratio of the output voltage to the theoretical maximum voltage determined by the inverter DC voltage is improved. In addition, the surge voltage generated at the motor terminal can be reduced, and the magnetic noise and radiation noise from the motor can be reduced.
[0004]
The first conventional technique for reducing the switching frequency is described in IEEE TRANSACTIONS ON INDUSTORY APPLICATIONS, VOL.35, No.1, pp36-44, 1999, and the second conventional technique is disclosed in Japanese Patent Laid-Open No. 2000-253675. There is a disclosure.
[0005]
In the first prior art, for example, in the case of an inverter composed of three voltage unit single-phase cell inverters per phase, the output voltage of each cell inverter is as shown in FIG. It is described that a stepped voltage waveform having a desired height of up to six steps is generated by synthesis.
[0006]
In the second prior art, in order to improve the unbalance of the voltage waveform for each cell inverter, three units of a three-level single-phase bridge circuit are used as the cell inverter and the output voltage is six stages. Voltages corresponding to + 6th stage, 2nd stage + 5th stage, 3rd stage + 4th stage are generated by each unit inverter, and the sum of these output voltages is used as the output of the inverter. Thus, in the said prior art, the switching frequency of a cell inverter is reduced by making an output voltage waveform into step shape.
[0007]
[Problems to be solved by the invention]
However, in the prior art, the change of the inverter output voltage is always stepwise, and the output voltage is controlled only at every step cycle. Therefore, the change is monotonically increasing or decreasing monotonically every half cycle. Compensation response to disturbance is delayed. Further, at low speed, the number of voltage waveform steps is reduced and the voltage waveform is as shown in FIG. 13B. As a result, current is distorted, and motor loss increases, torque ripple, and harmonic loss occur.
[0008]
An object of the present invention is to provide a power converter that reduces the switching frequency of an inverter, responds quickly to a change in state, and does not cause current distortion during low-voltage output.
[0009]
[Means for Solving the Problems]
The power conversion device of the present invention includes a converter that converts direct current to alternating current, and an output voltage control device that performs PWM control of the output voltage of the converter by comparing the voltage command value and the carrier wave signal, depending on the operating state, The shape of the output voltage is changed from a pulse voltage whose pulse width is controlled to a monotonically increasing pulse voltage until the output voltage reaches the maximum or a monotonically decreasing pulse voltage until the output voltage reaches the minimum.
[0010]
Moreover, the power converter device of this invention judges the said operation state using the command value and detected value of output voltage, output current, and output frequency, or the value calculated from them, and performs the said change.
[0011]
In the power converter of the present invention, the DC voltage supply source is constituted by a primary battery or a secondary battery, or a smoothing capacitor connected to a DC converter and a forward converter for converting AC from an AC power source to DC. ing.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the details of the present invention will be described with reference to the drawings.
[0013]
Example 1
This embodiment will be described with reference to FIGS. FIG. 1 is a diagram illustrating a main operation unit according to the present embodiment. FIG. 2 is an overall configuration diagram of the power converter according to the present embodiment. FIG. 3 is an example of a voltage waveform output from the power conversion apparatus according to the present embodiment, where the horizontal axis represents time and the vertical axis represents voltage.
[0014]
In FIG. 1, a
[0015]
In this embodiment, a foresee voltage
[0016]
In the present embodiment, the above-described inverse converter is composed of a plurality of unit converters for each phase, and as shown in FIG. 2, a plurality of
[0017]
In addition, although the said was demonstrated about the reverse converter, when applied to a forward converter, the number of switching can be reduced and loss can be reduced by selecting the step-shaped gate signal by the 1st gate
[0018]
Next, the operation of the predictive voltage command calculation of this embodiment will be described with reference to FIG. In FIG. 6 (a), when the instantaneous voltage command value is equivalent to an integral multiple of the DC voltage of the unit inverter in the foreseeing voltage
[0019]
Note that the magnitude of the DC voltage of the unit inverter is an integer of the maximum value of the output voltage. For example, in the case of FIG. 6A, one third of the maximum output voltage corresponds to the magnitude of the DC voltage. To do. The foreseeing voltage command generates a stepped voltage command value or output voltage with a small number of switching operations as shown in FIG. In FIG. 6B, a part of FIG. 6A is enlarged, and at time t1, a time t2 at which the instantaneous voltage command will change by the amount corresponding to the DC voltage is predicted, and FIG. b) b1-
The predictive voltage command value is calculated so that the area surrounded by b3-b5 and the area surrounded by b2-b3-b5-b4 are equal. As a result, the average voltage when the instantaneous voltage command is selected is equal to the average voltage when the preview voltage command is selected, and the converter output voltage, that is, the fundamental wave component does not change.
[0020]
The operation of the switching
[0021]
In FIG. 8A, the gate signal A is selected when the detected voltage value is larger than the predetermined voltage value, and the gate signal B is selected when the detected voltage value is smaller. In FIG. 8B, the gate signal A is selected when the voltage command value is larger than the predetermined voltage value, and the gate signal B is selected when the voltage command value is smaller. Thereby, for example, a voltage waveform as shown in FIG. By outputting a step-like voltage with a small number of pulses (the number of times of switching of the switching element) in the high voltage region, the inverter voltage utilization rate is increased and the surge voltage generated at the motor terminal is reduced.
[0022]
In FIG. 9A, the gate signal A is selected when the detected current value is smaller than the predetermined current value, and the gate signal B is selected when the detected current value is larger. In FIG. 9B, the gate signal A is selected when the current command value is smaller than the predetermined current value, and the gate signal B is selected when the current command value is larger. Thereby, for example, a voltage waveform as shown in FIG. A stepped voltage is generated at regular times, and when an overcurrent flows, the PWM waveform is immediately switched to suppress the overcurrent at a high response speed.
[0023]
In FIG. 10A, when the difference between the voltage detection value and the voltage command value is smaller than the predetermined voltage difference, the gate signal A is selected, and when it is larger, the gate signal B is selected. In FIG. 10B, the gate signal A is selected when the difference between the detected current value and the current command value is smaller than the predetermined current difference, and the gate signal B is selected when the difference is larger. Thereby, for example, a voltage waveform as shown in FIG.
[0024]
By switching according to the conditions as in the present embodiment, when steep current fluctuation or voltage fluctuation occurs in the section indicated by the broken line in FIG. Switch to waveform. In this embodiment, the switching frequency is reduced by a staircase voltage in a steady state, and when a steep current / voltage fluctuation occurs, the PWM waveform is immediately switched, and the fluctuation can be quickly responded by instantaneous instantaneous voltage command calculation.
[0025]
(Example 2)
This embodiment is shown in FIGS. Here, only differences from the first embodiment shown in FIG. 1 will be described. In this embodiment, as shown in FIG. 4, a foresee voltage
[0026]
In the
[0027]
FIG. 5 shows the relationship between the voltage command value of a certain phase and the output voltage when the converter of FIG. 2 is controlled in the present embodiment shown in FIG. In this embodiment, the highest voltage is an output voltage of one pulse, the number of switching is reduced on the high voltage level side, the inverter voltage utilization rate is increased, and the surge voltage generated at the motor terminal is reduced.
[0028]
The operations of the foreseeing voltage
[0029]
(Example 3)
This embodiment is shown in FIG. In FIG. 12, the
[0030]
【The invention's effect】
According to the power conversion device of the present invention, the switching frequency of the inverter is reduced, the switching loss of the inverter element is reduced, and the theoretical maximum voltage determined by the inverter voltage utilization rate related to the turn-off and on-time of the element, that is, the inverter DC voltage The ratio of the voltage that can be output to the motor can be improved, the surge voltage generated at the motor terminal can be reduced, and the magnetic noise and radiation noise from the motor can be reduced. Less likely to cause current distortion at low speeds.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a main operation unit according to a first embodiment.
FIG. 2 is an overall configuration diagram of a power conversion apparatus according to a first embodiment.
FIG. 3 is an example of a voltage waveform output according to the first embodiment.
FIG. 4 is a configuration diagram of a power conversion apparatus according to a second embodiment.
FIG. 5 is a diagram illustrating a voltage command and an output voltage according to the second embodiment.
FIG. 6 is an explanatory diagram of a predictive voltage command calculation method according to the first and second embodiments.
FIG. 7 is a flowchart illustrating a first example of a selection operation in the first and second embodiments.
FIG. 8 is a flowchart illustrating a second example of the selection operation in the first and second embodiments.
FIG. 9 is a flowchart illustrating a third example of the selection operation in the first and second embodiments.
FIG. 10 is a flowchart illustrating a fourth example of the selection operation in the first and second embodiments.
FIG. 11 is a diagram illustrating an example of a voltage waveform output by a selection operation in the first and second embodiments.
FIG. 12 is a configuration diagram of a power conversion apparatus according to a third embodiment.
FIG. 13 is a diagram illustrating an example of an output voltage waveform of a conventional power converter.
[Explanation of symbols]
DESCRIPTION OF
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001180988A JP4258999B2 (en) | 2001-06-15 | 2001-06-15 | Power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001180988A JP4258999B2 (en) | 2001-06-15 | 2001-06-15 | Power converter |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008234153A Division JP2008301704A (en) | 2008-09-12 | 2008-09-12 | Power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002374683A JP2002374683A (en) | 2002-12-26 |
| JP4258999B2 true JP4258999B2 (en) | 2009-04-30 |
Family
ID=19021321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001180988A Expired - Lifetime JP4258999B2 (en) | 2001-06-15 | 2001-06-15 | Power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4258999B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006320103A (en) * | 2005-05-12 | 2006-11-24 | Fuji Electric Systems Co Ltd | Control device for serial multiple power converter |
| JP6396135B2 (en) * | 2014-09-17 | 2018-09-26 | 株式会社東芝 | Power converter |
| JP7380536B2 (en) * | 2020-11-25 | 2023-11-15 | 株式会社豊田自動織機 | Inverter control equipment and automotive fluid machinery |
| EP4641908A4 (en) * | 2022-12-22 | 2026-01-07 | Mitsubishi Electric Corp | POWER CONVERTER |
| JP2025121600A (en) * | 2024-02-07 | 2025-08-20 | Azapa株式会社 | Battery pack and battery pack system |
-
2001
- 2001-06-15 JP JP2001180988A patent/JP4258999B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002374683A (en) | 2002-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Bode et al. | Implementation of three level hysteresis current control for a single phase voltage source inverter | |
| EP2214301B1 (en) | Power conversion systems and methods for controlling harmonic distortion | |
| JP3844060B2 (en) | PWM pulse control method | |
| US5610806A (en) | Pulse width modulation method for driving three phase power inverter/converter switches with balanced discontinuous phase commands | |
| JP2007181253A (en) | Power converter | |
| CN105048844A (en) | Pulse width modulation control for a multilevel converter | |
| TW200924366A (en) | Matrix converter | |
| JP3323106B2 (en) | Semiconductor power converter | |
| KR20220025980A (en) | Apparatus for controlling diode-clamped multi-level llc resonant converter | |
| US5132892A (en) | PWM controller used in a multiple inverter | |
| JP4258999B2 (en) | Power converter | |
| JP2012070497A (en) | Inverter device and control method | |
| JP2008301704A (en) | Power converter | |
| JP7494321B2 (en) | Three-phase three-level inverter drive control device and drive control method | |
| JP2003125597A (en) | Electric car control device | |
| Shahnooshi et al. | Improved Model Predictive Control Methods with Natural Capacitor Voltage Balancing for the Four Level-Single Flying Capacitor (4L-SFC) Inverter | |
| JP3755089B2 (en) | Electric vehicle control device | |
| KR101062386B1 (en) | Power Factor Correction Method of Matrix Converter and Its System | |
| JP3826363B2 (en) | Electric vehicle control device | |
| Siva Kumar et al. | Neutral-point balancing of neutral-point-clamped three-level inverter with a front end switched rectifier DC source for the full modulation range | |
| JPH04334977A (en) | Power converter | |
| JP7202244B2 (en) | power converter | |
| JP2008104253A (en) | Power converter | |
| JP2005143212A (en) | Three-phase step-down rectifier | |
| Li et al. | A five-level discontinuous SVPWM for parallel three-level inverters to reduce common mode voltage and output current ripples |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041126 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060418 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080912 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090120 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090202 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4258999 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |