JP4259122B2

JP4259122B2 - Electron source

Info

Publication number: JP4259122B2
Application number: JP2003019501A
Authority: JP
Inventors: 宜志竹川; 浩一相澤; 卓哉菰田; 由明本多; 祥文渡部; 崇幡井; 勉櫟原; 徹馬場
Original assignee: Panasonic Corp; Matsushita Electric Works Ltd
Current assignee: Panasonic Corp; Panasonic Electric Works Co Ltd
Priority date: 2003-01-28
Filing date: 2003-01-28
Publication date: 2009-04-30
Anticipated expiration: 2023-01-28
Also published as: JP2004234917A

Description

【０００１】
【発明の属する技術分野】
本発明は、電界放射により電子線を放射するようにした電子源に関するものである。
【０００２】
【従来の技術】
従来から、この種の電子源として、例えば、図７や図８に示す構成の電子源１０’，１０”が知られている。
【０００３】
図７に示す構成の電子源１０’は、導電性基板としてのｎ形シリコン基板１の主表面（一表面）側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６’が形成され、強電界ドリフト層６’上に金属薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。また、ｎ形シリコン基板１の裏面にはオーミック電極２が形成されており、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成している。なお、図７に示す例では、ｎ形シリコン基板１と強電界ドリフト層６’との間にノンドープの多結晶シリコン層３を介在させてあり、多結晶シリコン層３と強電界ドリフト層６’とで電子が通過する電子通過部を構成しているが、多結晶シリコン層３を介在させずに強電界ドリフト層６’のみで電子通過部を構成したものも提案されている。
【０００４】
図７に示す構成の電子源１０’から電子を放出させるには、例えば、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。ここに、直流電圧Ｖpsを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６’をドリフトし表面電極７を通して放出される（図７中の一点鎖線は表面電極７を通して放出された電子ｅ⁻の流れを示す）。なお、強電界ドリフト層６’の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。また、表面電極７の表面が酸化などの変質を起こすと電子放出効率が減少するので、表面電極７には化学的に安定な貴金属薄膜（例えば、金薄膜）が採用されている。また、表面電極７の厚さ寸法は例えば１０ｎｍ程度に設定されている。
【０００５】
ところで、図７に示した構成の電子源１０’では、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成しているが、図８に示すように、例えば絶縁性を有するガラス基板よりなる絶縁性基板１１の一表面上に金属薄膜よりなる下部電極１２を形成した電子源１０”も提案されている。ここに、上述の図７に示した電子源１０’と同様の構成要素には同一の符号を付して説明を省略する。
【０００６】
図８に示す構成の電子源１０”から電子を放出させるには、例えば、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。ここに、直流電圧Ｖpsを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６’をドリフトし表面電極７を通して放出される（図８中の一点鎖線は表面電極７を通して放出された電子ｅ⁻の流れを示す）。
【０００７】
上述の各電子源１０’，１０”では、表面電極７と下部電極１２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極２１と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉｅと呼ぶことにすれば（図７および図８参照）、ダイオード電流Ｉpsに対するエミッション電流Ｉｅの比率（＝Ｉｅ／Ｉps）が大きいほど電子放出効率（＝（Ｉｅ／Ｉps）×１００〔％〕）が高くなる。なお、上述の電子源１０’，１０”では、表面電極７と下部電極１２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができ、直流電圧Ｖpsが大きいほどエミッション電流Ｉｅが大きくなる。
【０００８】
また、電界放射により電子線を放射する電子源としては、上述の構成のもの以外にも種々の構成のものが提案されており、例えば、電子通過部を絶縁体層としたＭＩＭ（Metal−Insulator−Metal）構造の電子源や、電子通過部を絶縁体層とし電子通過部と下部電極との間に半導体層を介在させたＭＩＳ（Metal−Insulator−Semiconductor）構造の電子源などが提案されている。
【０００９】
また、図８に示した電子源１０”をディスプレイの電子源として応用する場合には、例えば図９に示す構成を採用することが提案されている（例えば、特許文献１参照）。
【００１０】
図９に示す電子源１０は、絶縁性を有するガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された導電性材料からなる複数の帯板状の下部配線１２ａと、下部配線１２ａに重なる形で形成された複数の酸化した多孔質多結晶シリコン層よりなるドリフト部６ａおよびドリフト部６ａの間を埋めるノンドープの多結晶シリコン層よりなる分離部６ｂとを有する強電界ドリフト層６と、各ドリフト部６ａそれぞれに積層された複数の表面電極７と、強電界ドリフト層６の上で下部配線１２ａに交差する方向に列設された複数の表面電極７を各列ごとに共通接続した複数のバス電極２５とを備えている。ここにおいて、バス電極２５は、ドリフト部６ａおよび分離部６ｂに跨って下部配線１２ａに交差する方向に列設されている。なお、バス電極２５は電子をトンネルさせる必要がないので、表面電極７に比べて膜厚を厚くすることができ、低抵抗化を図ることができる。なお、この電子源１０では、ドリフト部６ａが電子の通過する電子通過部を構成し、強電界ドリフト層６が電子通過層を構成している。
【００１１】
図９に示した構成の電子源１０では、絶縁性基板１１の一表面上に列設された複数の下部配線１２ａと、強電界ドリフト層６上に形成された複数の表面電極７との間に強電界ドリフト層６のドリフト部６ａが挟まれているから、バス電極２５と下部配線１２ａとの組を適宜選択して選択した組間に電圧を印加することにより、選択されたバス電極２５において下部配線１２ａとの交点に相当する部位に近接した表面電極７下のドリフト部６ａにのみ強電界が作用して電子が放出される。つまり、図９に示した構成の電子源１０は、表面電極７と表面電極７下のドリフト部６ａと下部配線１２ａのうちドリフト部６ａに重なる部分（図８の構成における下部電極１２に相当する）とからなる電子源素子を表面電極７の数だけ備えていることになり、電圧を印加するバス電極２５と下部配線１２ａとの組を選択することによって所望の電子源素子から電子を放出させることが可能になる。なお、下部配線１２ａは、長手方向の両端部上にそれぞれパッド２７が形成されている。また、バス電極２５は長手方向の両端部でそれぞれパッド２８に接続されている。
【００１２】
ところで、図９に示した電子源１０では、バス電極２５とそのバス電極２５に接続された表面電極７との間に過電流が流れると、選択した格子点に対応したドリフト部６ａから過剰に電子が放出されたり、選択した格子点に対応したドリフト部６ａの絶縁破壊が生じて下部配線１２ａと表面電極７との間に短絡電流が流れたりして、ドリフト部６ａ、表面電極７、下部配線１２ａの発熱により温度が高くなって、電子源１０全体として劣化が進んでしまう。すなわち、選択した格子点に対応したドリフト部６ａ、表面電極７、下部配線１２ａに限らず、選択していない格子点に対応したドリフト部６ａ、表面電極７、下部配線１２ａの劣化を引き起こしてしまう。また、絶縁破壊の起こったドリフト部６ａからは過剰な電子が放出されるので、ディスプレイでは特定の画素の輝度が異常に高くなってしまうとともに発光輝度の面内ばらつきが大きくなってしまう。
【００１３】
そこで、図９に示した構成の電子源１０では、表面電極７とバス電極２５との間に表面電極７に流れる電流を制限する導電性材料からなる抵抗体８ａ（図１０参照）を介在させてある。ここに、抵抗体８ａは、過電流が流れたときに断線する程度に熱容量を小さくしてある。したがって、図９に示した構成の電子源１０では、特定の表面電極７に過電流が流れるとその表面電極７とバス電極２５との間に介在した抵抗体８ａが断線するから、特定の表面電極７に過電流が流れ続けるのを防止でき、発熱による劣化範囲の拡大が防止されて、信頼性を高めることができる。要するに、表面電極７とバス電極２５との間に表面電極７に流れる電流を制限する抵抗体８ａが介在していることにより、バス電極２５と表面電極７との間に過電流が流れるのを制限できて、表面電極７、ドリフト部６ａ、下部配線１２ａに過電流が流れるのを制限することができ、発熱温度が高くなるのを抑制できるから、劣化範囲が拡大してしまうのを防止することができ、信頼性を高めることができる。
【００１４】
【特許文献１】
特開２００２−３４３２３０号公報（第５頁、図１−図３）
【００１５】
【発明が解決しようとする課題】
しかしながら、上述の図９に示した構成の電子源１０では、抵抗体８ａが絶縁性基板１１の厚み方向において下部配線１２ａに重なる位置に形成されているので、抵抗体８ａが発熱により融解した場合に下部配線１２ａの劣化を引き起こしたり、下部配線１２ａと表面電極７、バス電極２５との間の短絡を引き起こしてしまう恐れがある。また、抵抗体８ａが絶縁性基板１１の厚み方向において下部配線１２ａに重なる位置に形成されているので、下部配線１２ａが抵抗体８ａの発熱の影響を受けやすいという不具合や、電子源素子の形成領域を広くするために表面電極７とバス電極２５とを可能な限り近づけてあるので、抵抗体８ａに必要な抵抗が得られなかったり、断線した抵抗体８ａの構成材料が飛散して短絡などの不良を引き起こしてしまう恐れがある。
【００１６】
本発明は上記事由に鑑みて為されたものであり、その目的は、ディスプレイの電子源として利用でき信頼性が高い電子源を提供することにある。
【００１７】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、基板の一表面側に列設された複数の下部配線と、基板の前記一表面側において下部配線を覆うように形成された電子通過層と、電子通過層の上で下部配線に交差する方向および下部配線に沿った方向それぞれに列設され下部配線の一部に重なる複数の表面電極と、電子通過層の上で下部配線に交差する方向に列設された複数の表面電極を各列ごとに共通接続するバス電極と、各表面電極ごとに表面電極とバス電極との間に介在し表面電極に流れる電流を制限する抵抗体とを備え、各抵抗体を基板の厚み方向において下部配線に重ならないように配設してなるものであり、抵抗体は、下部配線と同一の導電性材料により基板の前記一表面上に下部配線と同一厚さで同時に形成されてなることを特徴とするものであり、各抵抗体を基板の厚み方向において下部配線に重ならないように配設してあることにより、抵抗体が発熱により融解した場合に下部配線の劣化を引き起こしたり、下部配線と表面電極、バス電極との間の短絡を引き起こしてしまうのを防止することができるとともに、抵抗体が従来のように下部配線に重なる位置に形成されている場合に比べて抵抗体から下部配線への熱の影響を受けにくくでき、しかも、表面電極とバス電極との間の距離を小さくしながらも抵抗体に必要な抵抗を得ることが可能となり、また、断線した抵抗体の構成材料の飛散による短絡などの不良が起こりにくくなるから、信頼性が高くなる。なお、請求項１の発明の構成では、基板の一表面側に列設された複数の下部配線と、電子通過層の上に形成された複数の表面電極との間に電子通過層が挟まれているから、バス電極と下部配線との組を適宜選択して選択した組間に電圧を印加することにより、選択されたバス電極において下部配線との交点に相当する部位に近接した表面電極下の電子通過層にのみ強電界が作用して電子が放出されるので、ディスプレイの電子源として利用できる。
【００１８】
また、請求項１の発明は、抵抗体は、下部配線と同一の導電性材料により基板の前記一表面上に下部配線と同一厚さで同時に形成されているので、抵抗体の材料として新たな材料を用意する必要がなくなり、また、抵抗体を形成する工程と下部配線を形成する工程とが別工程である場合に比べて、抵抗体と下部配線との相対的な位置精度を高めることができ、しかも、抵抗体の膜厚の許容範囲を大きくできるから、所望の抵抗値を容易に得ることが可能となる。
【００１９】
請求項２の発明は、請求項１の発明において、前記電子通過層は、少なくとも前記各表面電極それぞれと重なる部位に、ナノメータオーダの多数の半導体微結晶と、各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜とを有するので、前記電子通過層に印加された電界の大部分は絶縁膜に集中的にかかり、前記下部配線から前記電子通過層に注入された電子が絶縁膜にかかっている強電界により加速され前記表面電極へ向かってドリフトするから、電子放出効率を向上させることができる。
【００２０】
請求項３の発明は、請求項１の発明において、前記電子通過層は、少なくとも前記各表面電極それぞれと重なる部位が絶縁体層よりなるので、ＭＩＭ（Metal−Insulator−Metal）構造の電子源素子を複数備えた電子源と同様に動作し、前記電子通過層の厚さを適宜設定することで電子放出特性を向上することができる。また、請求項２の発明に比べて前記電子通過層を容易に形成することが可能になる。
【００２１】
請求項４の発明は、請求項１ないし請求項３の発明において、前記抵抗体は、Ｗ，Ｍｏ，Ｔａ，Ｔｉ，Ｎｂ，Ｃｒ，Ｖ，Ｚｒ，Ｈｆの群から選択される高融点金属、もしくは、当該高融点金属の窒化物あるいは炭化物、もしくは、ｎ形多結晶シリコン、もしくは、ｐ形多結晶シリコンにより形成されているので、前記抵抗体の融解が起こりにくくなり、前記抵抗体を安定して機能させることができる。
【００２２】
【発明の実施の形態】
（参考例）
本参考例の電子源１０は、図１に示すように、絶縁性を有するガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数の帯板状の導電性層（例えば、タングステン膜、クロム膜などの金属膜や、ＩＴＯ膜や、ｎ形多結晶シリコン層などの低抵抗半導体層など）よりなる下部配線１２ａと、下部配線１２ａに重なる形で形成された複数の複合ナノ結晶層（後述の第２の複合ナノ結晶層）よりなるドリフト部６ａおよびドリフト部６ａの間を埋めるノンドープの多結晶シリコン層よりなる分離部６ｂとを有する強電界ドリフト層６と、各ドリフト部６ａそれぞれに積層された複数の表面電極７と、強電界ドリフト層６の上で下部配線１２ａに交差する方向に列設された複数の表面電極７を各列ごとに共通接続した複数のバス電極２５とを備えている。ここにおいて、表面電極は、強電界ドリフト層６の上で下部配線１２ａに交差する方向および下部配線１２ａに沿った方向（下部配線１２ａに平行な方向）それぞれに列設されており、バス電極２５は、ドリフト部６ａおよび分離部６ｂに跨って下部配線１２ａに交差する方向に列設されている。なお、本参考例では、絶縁性基板１１が基板を構成している。また、本参考例では、ドリフト部６ａが電子の通過する電子通過部を構成するとともに、強電界ドリフト層６が電子通過層を構成しており、電子通過層における電子通過部を電子が下部配線１２ａから表面電極７へ向かって通過する。なお、電子通過層の全てをドリフト部６ａにより構成してもよい。
【００２３】
表面電極７の表面が酸化などの変質を起こすと電子放出効率が減少するので、表面電極７には化学的に安定な貴金属薄膜（例えば、金薄膜）が採用されている。なお、表面電極７の厚さ寸法は１０ｎｍ以下に設定されている。
【００２４】
バス電極２５には抵抗が低い材料（例えば、アルミニウム、銀、銅、金、あるいはそれらの合金など）が採用されている。ここにおいて、バス電極２５は電子をトンネルさせる必要がないので、表面電極７に比べて膜厚を厚くすることができ、低抵抗化を図ることができる。
【００２５】
ところで、ドリフト部６ａは、絶縁性基板１１の上記一表面側に下部配線１２ａを形成した後に絶縁性基板１１の上記一表面側に強電界ドリフト層６の元となる半導体層であるノンドープの多結晶シリコン層を堆積させ、当該多結晶シリコン層の一部に後述のナノ結晶化プロセスおよび酸化プロセスを行うことにより形成されており、図３に示すように、少なくとも、下部配線１２ａの表面側に列設された柱状の多結晶シリコンのグレイン（半導体結晶）５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在する多数のナノメータオーダのシリコン微結晶（半導体微結晶）６３と、シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜６４とから構成されると考えられる。ここに、各グレイン５１は、下部電極１２の厚み方向に延びている（つまり、絶縁性基板１１の厚み方向に延びている）。
【００２６】
なお、上述のナノ結晶化プロセスでは、例えば、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液を用い、下部配線１２ａを陽極とし、電解液中において上記多結晶シリコン層に白金電極よりなる陰極を対向配置して、５００Ｗのタングステンランプからなる光源により上記多結晶シリコン層の主表面に光照射を行いながら、電源から陽極と陰極との間に定電流（例えば、電流密度が１２ｍＡ／ｃｍ^２の電流）を所定時間（例えば、１０秒）だけ流すことによって、多結晶シリコンのグレイン５１およびシリコン微結晶６３を含む第１の複合ナノ結晶層をドリフト部６ａの形成予定領域に形成する。また、上述の酸化プロセスでは、エチレングリコールからなる有機溶媒中に０．０４ｍｏｌ／ｌの硝酸カリウムからなる溶質を溶かした溶液よりなる電解液を用い、下部配線１２ａを陽極とし、電解液中において第１の複合ナノ結晶層に白金電極よりなる陰極を対向配置して、下部配線１２ａを陽極とし、電源から陽極と陰極との間に定電流（例えば、電流密度が０．１ｍＡ／ｃｍ^２の電流）を流し陽極と陰極との間の電圧が２０Ｖだけ上昇するまで第１の複合ナノ結晶層を電気化学的に酸化することによって、上述のグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４を含む第２の複合ナノ結晶層からなるドリフト部６ａを形成するようになっている。ここにおいて、ノンドープの多結晶シリコン層３のうち隣り合うドリフト部６ａの間を埋める部分が上述の分離部６ｂとなる。なお、本参考例では、上述のナノ結晶化プロセスを行うことによって形成される第１の複合ナノ結晶層においてグレイン５１、シリコン微結晶６３以外の領域はアモルファスシリコンからなるアモルファス領域となっており、ドリフト部６ａにおいてグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４以外の領域がアモルファスシリコン若しくは一部が酸化したアモルファスシリコンからなるアモルファス領域６５となっているが、ナノ結晶化プロセスの条件によってはアモルファス領域６５が孔となり、このような場合の第２の複合ナノ結晶層は従来例と同様の酸化した多孔質多結晶シリコン層と同じ構成とみなすことができる。
【００２７】
本参考例の電子源１０は、図９に示した従来例と同様に、表面電極７と、表面電極７下のドリフト部６ａと、下部配線１２ａのうちドリフト部６ａに重なる部分（図８の構成における下部電極１２に相当する）とで構成される電子源素子を表面電極７の数だけ備えている。ここに、本参考例における電子源素子では、次のようなモデルで電子放出が起こると考えられる。すなわち、表面電極７と下部配線１２ａとの間に表面電極７を高電位側として駆動電源から駆動電圧を印加することにより、下部配線１２ａからドリフト部６ａへ電子ｅ⁻が注入される。一方、ドリフト部６ａに印加された電界の大部分はシリコン酸化膜６４にかかるから、注入された電子ｅ⁻はシリコン酸化膜６４にかかっている強電界により加速され、ドリフト部６ａにおけるグレイン５１の間の領域を表面に向かって図３中の矢印の向き（図３における上向き）へドリフトし、表面電極７をトンネルし真空中に放出される。しかして、ドリフト部６ａでは下部配線１２ａから注入された電子がシリコン微結晶６３でほとんど散乱されることなくシリコン酸化膜６４にかかっている電界で加速されてドリフトし、表面電極７を通して放出され、ドリフト部６ａで発生した熱がグレイン５１を通して放熱されるから、電子放出時にポッピング現象が発生せず、安定して電子を放出することができる。なお、ドリフト部６ａの表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。また、本参考例では、下部配線１２ａ上にドリフト部６ａが形成されているが、ドリフト部６ａと下部配線１２ａとの間にノンドープの多結晶シリコン層が介在していてもよい。
【００２８】
本参考例の電子源１０では、図９に示した従来構成と同様、絶縁性基板１１の一表面上に列設された導電性材料よりなる複数の帯板状の下部配線１２ａと、強電界ドリフト層６上に形成された複数の表面電極７との間に強電界ドリフト層６のドリフト部６ａが挟まれているから、バス電極２５と下部配線１２ａとの組を適宜選択して選択した組間に電圧を印加することにより、選択されたバス電極２５において下部配線１２ａとの交点に相当する部位に近接した表面電極７下のドリフト部６ａにのみ強電界が作用して電子が放出される。つまり、本参考例の電子源１０は、表面電極７と表面電極７下のドリフト部６ａと下部配線１２ａのうち表面電極７およびドリフト部６ａに重なる部分（図８の構成における下部電極１２に相当する）とからなる電子源素子を表面電極７の数だけ備えていることになり、電圧を印加するバス電極２５と下部配線１２ａとの組を選択することによって所望の電子源素子から電子を放出させることが可能になる。なお、下部配線１２ａは、長手方向の両端部上にそれぞれパッド２７が形成されている。また、バス電極２５は長手方向の両端部でそれぞれパッド２８に接続されている。
【００２９】
また、本参考例の電子源１０では、図１および図２に示すように、強電界ドリフト層６の上において表面電極７とバス電極２５の間に介在し表面電極７に流れる電流を制限する導電性材料よりなる抵抗体１８を表面電極７ごとに備えている。言い換えれば、表面電極７とバス電極２５とは導電性材料からなる抵抗体１８を介して繋がれて電気的に接続されている。なお、本参考例の電子源１０では、表面電極７とバス電極２５との間に挿入された抵抗体１８により電子源素子に流れる最大電流値が制限されるので、表面電極７、ドリフト部６ａ、下部配線１２ａに過電流が流れるのを防止でき、発熱温度が高くなるのを抑制できるから、劣化範囲が拡大してしまうのを防止することができ、信頼性を高めることができる。
【００３０】
ここにおいて、本参考例では、各抵抗体１８を絶縁性基板１１の厚み方向において下部配線１２ａに重ならないように配設している点に特徴がある。
【００３１】
しかして、本参考例の電子源１０では、各抵抗体１８を絶縁性基板１１の厚み方向において下部配線１２ａに重ならないように配設してあることにより、抵抗体１８が発熱により融解した場合に下部配線１２ａの劣化を引き起こしたり、下部配線１２ａと表面電極７、バス電極２５との間の短絡を引き起こしてしまうのを防止することができるとともに、図９の従来例のように抵抗体８ａが下部配線１２ａに重なる位置に形成されている場合に比べて抵抗体１８から下部配線１２ａへの熱の影響を受けにくくできる。しかも、電子源素子の形成領域を広くする（電子が放出される表面電極７の表面積を大きくする）ために表面電極７とバス電極２５との間の距離を小さくしながらも抵抗体１８に必要な抵抗を得ることが可能となる。また、抵抗体１８が断線したとしても抵抗体１８の構成材料の飛散による短絡などの不良が起こりにくくなるから、信頼性が高くなる。
【００３２】
また、本参考例における電子源１０では、表面電極７とバス電極２５との間の最短距離を図９に示した従来構成と同じ値に設定した場合、抵抗体１８において電流が流れる経路の長さを従来の抵抗体８ａ（図１０参照）において電流が流れる経路の長さに比べて長くすることができ、所望の抵抗値を得やすくなり、抵抗体１８の材料の選択肢が多くなる。
【００３３】
また、抵抗体１８は、一端部１８ａの一部が表面電極７に重なる形で表面電極７に接続され他端部１８ｂがバス電極２５に接続されているが、表面電極７との接続部である上記一端部１８ａの幅が他の部位に比べて幅広に形成されているので、下部配線１２ａに重なる領域近傍での抵抗体１８の融解を防止することができ、信頼性をより高めることができる。また、本参考例の電子源１０では、隣り合うドリフト部６ａ間がノンドープの多結晶シリコン層からなる分離部６ｂにより絶縁されているので、隣り合うドリフト部６ａの間の部位を通して電子が放出されるようなクロストークを防ぐことができる。
【００３４】
また、バス電極２５と表面電極７との間に挿入された抵抗体１８は、電子源素子の抵抗と直列の関係にあり、同じバス電極２５に共通接続された複数の電子源素子の電気的特性のばらつきを低減することができる。
【００３５】
ところで、図１および図２に示した例では、表面電極７の平面形状が矩形状であって、抵抗体１８の平面形状をＬ字状とし、下部電極１２ａの長手方向に平行な部分の長さがバス電極２５に平行な部分の長さに比べて長くなっているが、図４に示すように、抵抗体１８の平面形状を蛇行した形状としてもよい。図４に示すように抵抗体１８の平面形状を蛇行した形状にすれば、図２のようなＬ字状の形状の場合に比べて抵抗体１８の電流経路の長さを長くすることができて所望の抵抗値を得やすくなり、抵抗体１８の材料の選択肢がさらに多くなるという利点がある。ここにおいて、抵抗体１８の材料として、例えば、導電体の中で比較的抵抗が高く融点が高い高融点材料（例えば、Ｗ，Ｍｏ，Ｔａ，Ｔｉ，Ｎｂ，Ｃｒ，Ｖ，Ｚｒ，Ｈｆなどの高融点金属や、これら高融点金属の窒化物あるいは炭化物や、ｎ形多結晶シリコン、ｐ形多結晶シリコンなど）を採用すれば、抵抗体１８が安定に機能することになる。なお、抵抗体１８の材料としては高融点材料以外の材料を採用してもよい。
【００３６】
（実施形態）
本実施形態の基本構成は参考例と略同じであって、図５および図６に示すように、表面電極７とバス電極２５との間に挿入する抵抗体１８が絶縁性基板１１の上記一表面上において下部配線１２ａと離間して平行に配置され、分離部６ｂにより覆われている点などが相違する。ここにおいて、抵抗体１８は、下部配線１２ａと同じ材料（例えば、タングステンなど）を構成材料としており、絶縁性基板１１の上記一表面上へ下部配線１２ａと同時に形成されている。したがって、絶縁性基板１１の厚み方向における下部配線１２ａの厚さと抵抗体１８の厚さは略同じとなっている。
【００３７】
また、抵抗体１８は、分離部６ｂにおいて抵抗体１８の一端部１８ａに対応した部位に開孔したコンタクトホール１６ａを通して一端部１８ａが表面電極７と電気的に接続されている。ここに、本実施形態における表面電極７には、抵抗体１８の一端部１８ａとの電気的接続のための接続部７ａが連続一体に形成されており、接続部７ａの一部がコンタクトホール１６ａに埋め込まれている。また、抵抗体１８の他端部１８ｂは、分離部６ｂにおいて抵抗体１８の他端部１８ｂに対応した部位に開孔したコンタクトホール１６ｂに一部が埋め込まれた接続部２６を介してバス電極２５と電気的に接続されている。各接続部７ａ，２６は表面電極７と同じ材料を構成材料としており、表面電極７と同時に形成してある。なお、他の構成は参考例と同じであるから図示および説明を省略する。
【００３８】
しかして、本実施形態では、参考例と同様に、抵抗体１８を絶縁性基板１１の厚み方向において重ならないように配設していることにより、ディスプレイに用いる電子源としての信頼性を高めることができるのは勿論のこと、抵抗体１８が下部配線１２ａと同一の材料により形成されていることにより、抵抗体１８の材料として新たな材料を用意する必要がなくなるという利点がある。また、抵抗体１８と下部配線１２ａとを絶縁性基板１１の上記一表面上に同時に形成しているので、抵抗体１８を形成する工程と下部配線１２ａを形成する工程とが別工程である場合に比べて、抵抗体１８と下部配線１２ａとの相対的な位置精度を高めることができるという利点がある。しかも、抵抗体１８の膜厚の許容範囲を大きくできるので、所望の抵抗値を容易に得ることが可能となる。
【００３９】
なお、本実施形態では、抵抗体１８を下部配線１２ａと同じ材料により形成しているが、抵抗体１８を参考例で説明した半導体微結晶たるシリコン微結晶６３（図３参照）と同一の半導体材料（シリコン）により形成してもよく、当該半導体材料を採用した場合には抵抗体１８の形成を電子通過部たるドリフト部６ａの元になる半導体層（ノンドープの多結晶シリコン層）の形成と同時に行うことが可能となる。
【００４０】
ところで、上記参考例および上記実施形態では、基板として絶縁性を有するガラス基板を用いているが、ガラス基板に限らず、例えば、絶縁性を有するセラミック基板を用いてもよい。
【００４１】
また、上記参考例および上記実施形態では、ノンドープの多結晶シリコン層に対してナノ結晶化プロセスを行って、その後、酸化プロセスを行うことにより強電界ドリフト層６を形成しているが、多結晶シリコン層の代わりに他の半導体層を採用してもよい。また、上記参考例および上記実施形態では、シリコン酸化膜６４が絶縁膜を構成しており絶縁膜の形成に酸化プロセスを採用しているが、酸化プロセスの代わりに窒化プロセスないし酸窒化プロセスを採用してもよく、窒化プロセスを採用した場合には図３にて説明した各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となり、酸窒化プロセスを採用した場合には各シリコン酸化膜５２，６４がシリコン酸窒化膜となる。
【００４２】
また、上述の参考例および実施形態では、図３に示す構成を有するドリフト部６ａ（上記第２の複合ナノ結晶層）が電子通過部を構成しているが、電子通過部（あるいは電子通過層）として例えばＡｌ_２Ｏ_３，ＳｉＯ_２などからなる絶縁体層を採用してもよく、当該絶縁性層と下部配線１２ａとの間に別途の半導体層を設けた場合にはＭＩＳ（Metal−Insulator−Semiconductor）構造の電子源素子を多数備えた電子源と同様に動作し、別途の半導体層を設けていない場合にはＭＩＭ（Metal−Insulator−Metal）構造の電子源素子を多数備えた電子源と同様に動作し、両者とも電子通過部（あるいは電子通過層）の厚さを適宜設定することで電子放出特性を向上することができる。しかも、電子通過部（あるいは電子通過層）を容易に形成することが可能になる。また、上記参考例および上記実施形態における電子源素子やＭＩＳ構造の電子源素子やＭＩＭ構造の電子源素子は、いわゆるスピント型の電子源素子のように微小突起の先端から電子線を放射させる電子源素子と比較して、電子源素子に流れる電流が大きいので、抵抗体１８を設けたことによる電子源素子の電子放出特性の均一性の向上効果が大きい。
【００４３】
【発明の効果】
請求項１の発明は、基板の一表面側に列設された複数の下部配線と、基板の前記一表面側において下部配線を覆うように形成された電子通過層と、電子通過層の上で下部配線に交差する方向および下部配線に沿った方向それぞれに列設され下部配線の一部に重なる複数の表面電極と、電子通過層の上で下部配線に交差する方向に列設された複数の表面電極を各列ごとに共通接続するバス電極と、各表面電極ごとに表面電極とバス電極との間に介在し表面電極に流れる電流を制限する抵抗体とを備え、各抵抗体を基板の厚み方向において下部配線に重ならないように配設してなるものであり、各抵抗体を基板の厚み方向において下部配線に重ならないように配設してあることにより、抵抗体が発熱により融解した場合に下部配線の劣化を引き起こしたり、下部配線と表面電極、バス電極との間の短絡を引き起こしてしまうのを防止することができるとともに、抵抗体が従来のように下部配線に重なる位置に形成されている場合に比べて抵抗体から下部配線への熱の影響を受けにくくでき、しかも、表面電極とバス電極との間の距離を小さくしながらも抵抗体に必要な抵抗を得ることが可能となり、また、断線した抵抗体の構成材料の飛散による短絡などの不良が起こりにくくなるから、信頼性が高くなるという効果がある。
【００４４】
また、請求項１の発明は、抵抗体は、下部配線と同一の導電性材料により基板の前記一表面上に下部配線と同一厚さで同時に形成されているので、抵抗体の材料として新たな材料を用意する必要がなくなるという効果があり、また、抵抗体を形成する工程と下部配線を形成する工程とが別工程である場合に比べて、抵抗体と下部配線との相対的な位置精度を高めることができ、しかも、抵抗体の膜厚の許容範囲を大きくできるから、所望の抵抗値を容易に得ることが可能となるという利点がある。
【００４５】
請求項２の発明は、請求項１の発明において、前記電子通過層は、少なくとも前記各表面電極それぞれと重なる部位に、ナノメータオーダの多数の半導体微結晶と、各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜とを有するので、前記電子通過層に印加された電界の大部分は絶縁膜に集中的にかかり、前記下部配線から前記電子通過層に注入された電子が絶縁膜にかかっている強電界により加速され前記表面電極へ向かってドリフトするから、電子放出効率を向上させることができるという効果がある。また、いわゆるスピント型の電子源素子のように微小突起の先端から電子線を放射させる電子源素子と比較して、前記電子源素子に流れる電流が大きいので、前記抵抗体を設けたことによる電子源素子の電子放出特性の均一性の向上効果が大きい。
【００４６】
請求項３の発明は、請求項１の発明において、前記電子通過層は、少なくとも前記各表面電極それぞれと重なる部位が絶縁体層よりなるので、ＭＩＭ（Metal−Insulator−Metal）構造の電子源素子を複数備えた電子源と同様に動作し、前記電子通過層の厚さを適宜設定することで電子放出特性を向上することができるという効果がある。また、請求項２の発明に比べて前記電子通過層を容易に形成することが可能になる。また、いわゆるスピント型の電子源素子のように微小突起の先端から電子線を放射させる電子源素子と比較して、前記電子源素子に流れる電流が大きいので、前記抵抗体を設けたことによる電子源素子の電子放出特性の均一性の向上効果が大きい。
【００４７】
請求項４の発明は、請求項１ないし請求項３の発明において、前記抵抗体は、Ｗ，Ｍｏ，Ｔａ，Ｔｉ，Ｎｂ，Ｃｒ，Ｖ，Ｚｒ，Ｈｆの群から選択される高融点金属、もしくは、当該高融点金属の窒化物あるいは炭化物、もしくは、ｎ形多結晶シリコン、もしくは、ｐ形多結晶シリコンにより形成されているので、前記抵抗体の融解が起こりにくくなり、前記抵抗体を安定して機能させることができる。
【図面の簡単な説明】
【図１】参考例を示す概略斜視図である。
【図２】同上の要部平面図である。
【図３】同上の動作説明図である。
【図４】同上の他の構成例を示す要部平面図である。
【図５】実施形態を示す要部平面図である。
【図６】同上を示し、図５のＡ−Ａ’断面図である。
【図７】従来例を示す電界放射型電子源の動作説明図である。
【図８】他の従来例を示す電界放射型電子源の動作説明図である。
【図９】同上を応用したディスプレイ用の電子源の概略斜視図である。
【図１０】同上の要部平面図である。
【符号の説明】
６強電界ドリフト層
６ａドリフト部
６ｂ分離部
７表面電極
１０電子源
１１絶縁性基板
１２ａ下部配線
１８抵抗体
２５バス電極
２７パッド
２８パッド[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to an electron source configured to emit an electron beam by field emission.
[0002]
[Prior art]
  Conventionally, as this type of electron source, for example, electron sources 10 ′ and 10 ″ configured as shown in FIGS. 7 and 8 are known.
[0003]
  In the electron source 10 ′ having the configuration shown in FIG. 7, a strong electric field drift layer 6 ′ made of an oxidized porous polycrystalline silicon layer is formed on the main surface (one surface) side of an n-type silicon substrate 1 as a conductive substrate. A surface electrode 7 made of a metal thin film (for example, a gold thin film) is formed on the strong electric field drift layer 6 ′. An ohmic electrode 2 is formed on the back surface of the n-type silicon substrate 1, and the n-type silicon substrate 1 and the ohmic electrode 2 constitute a lower electrode 12. In the example shown in FIG. 7, a non-doped polycrystalline silicon layer 3 is interposed between the n-type silicon substrate 1 and the strong electric field drift layer 6 ′, so that the polycrystalline silicon layer 3 and the strong electric field drift layer 6 ′ are interposed. However, it has also been proposed that the electron passage part is constituted only by the strong electric field drift layer 6 ′ without the polycrystalline silicon layer 3 interposed therebetween.
[0004]
  In order to emit electrons from the electron source 10 ′ having the configuration shown in FIG. 7, for example, a collector electrode 21 disposed opposite to the surface electrode 7 is provided, and a vacuum is applied between the surface electrode 7 and the collector electrode 21. A DC voltage Vps is applied between the surface electrode 7 and the lower electrode 12 so that the surface electrode 7 is on the high potential side with respect to the lower electrode 12, and the collector electrode 21 is on the high potential side with respect to the surface electrode 7. A DC voltage Vc is applied between the collector electrode 21 and the surface electrode 7 so that Here, if the DC voltage Vps is set appropriately, electrons injected from the lower electrode 12 drift through the strong electric field drift layer 6 ′ and are emitted through the surface electrode 7 (the one-dot chain line in FIG. Emitted electrons e⁻Shows the flow). The electrons reaching the surface of the strong electric field drift layer 6 ′ are considered to be hot electrons, and are easily tunneled through the surface electrode 7 and emitted into the vacuum. Further, since the electron emission efficiency decreases when the surface electrode 7 undergoes alteration such as oxidation, a chemically stable noble metal thin film (for example, a gold thin film) is employed for the surface electrode 7. The thickness dimension of the surface electrode 7 is set to about 10 nm, for example.
[0005]
  Incidentally, in the electron source 10 ′ having the configuration shown in FIG. 7, the n-type silicon substrate 1 and the ohmic electrode 2 constitute the lower electrode 12, but as shown in FIG. 8, for example, an insulating glass substrate. There has also been proposed an electron source 10 ″ in which a lower electrode 12 made of a metal thin film is formed on one surface of an insulating substrate 11 made of the same material as the electron source 10 ′ shown in FIG. Are denoted by the same reference numerals, and description thereof is omitted.
[0006]
  In order to emit electrons from the electron source 10 ″ having the configuration shown in FIG. 8, for example, a collector electrode 21 disposed opposite to the surface electrode 7 is provided, and a vacuum is applied between the surface electrode 7 and the collector electrode 21. A DC voltage Vps is applied between the surface electrode 7 and the lower electrode 12 so that the surface electrode 7 is on the high potential side with respect to the lower electrode 12, and the collector electrode 21 is on the high potential side with respect to the surface electrode 7. A DC voltage Vc is applied between the collector electrode 21 and the surface electrode 7 so that the electrons are injected from the lower electrode 12 into the strong electric field drift layer 6 ′ if the DC voltage Vps is set appropriately. And is emitted through the surface electrode 7 (the one-dot chain line in FIG. 8 indicates the electron e emitted through the surface electrode 7).⁻Shows the flow).
[0007]
  In each of the above-described electron sources 10 ′ and 10 ″, the current flowing between the surface electrode 7 and the lower electrode 12 is called a diode current Ips, and the current flowing between the collector electrode 21 and the surface electrode 7 is an emission current (emission). The electron current (Ie) is referred to as Ie (see FIGS. 7 and 8). As the ratio of the emission current Ie to the diode current Ips (= Ie / Ips) increases, the electron emission efficiency (= (Ie / Ips) × 100 [ Note that the above-described electron sources 10 ′ and 10 ″ emit electrons even when the DC voltage Vps applied between the surface electrode 7 and the lower electrode 12 is set to a low voltage of about 10 to 20V. The emission current Ie increases as the DC voltage Vps increases.
[0008]
  Further, various electron source sources that emit electron beams by field emission have been proposed in addition to those described above. For example, an MIM (Metal-Insulator) having an electron passage portion as an insulator layer has been proposed. -Metal) electron sources, and MIS (Metal-Insulator-Semiconductor) structure electron sources with an electron passage portion as an insulator layer and a semiconductor layer interposed between the electron passage portion and the lower electrode have been proposed. Yes.
[0009]
  Further, when the electron source 10 ″ shown in FIG. 8 is applied as an electron source of a display, it has been proposed to adopt the configuration shown in FIG. 9, for example (see, for example, Patent Document 1).
[0010]
  An electron source 10 shown in FIG. 9 includes an insulating substrate 11 made of an insulating glass substrate and a plurality of strip-like lower wirings 12a made of a conductive material arranged on one surface of the insulating substrate 11. And a drift portion 6a made of a plurality of oxidized porous polycrystalline silicon layers formed so as to overlap the lower wiring 12a and a separation portion 6b made of a non-doped polycrystalline silicon layer filling the space between the drift portions 6a. An electric field drift layer 6, a plurality of surface electrodes 7 stacked on each drift portion 6a, and a plurality of surface electrodes 7 arranged in a direction intersecting the lower wiring 12a on the strong electric field drift layer 6 are arranged in each column. And a plurality of bus electrodes 25 commonly connected to each other. Here, the bus electrodes 25 are arranged in a direction crossing the lower wiring 12a across the drift portion 6a and the separation portion 6b. Since the bus electrode 25 does not need to tunnel electrons, the bus electrode 25 can be made thicker than the surface electrode 7 and the resistance can be reduced. In the electron source 10, the drift portion 6a constitutes an electron passage portion through which electrons pass, and the strong electric field drift layer 6 constitutes an electron passage layer.
[0011]
  In the electron source 10 having the configuration shown in FIG. 9, between the plurality of lower wirings 12 a arranged on one surface of the insulating substrate 11 and the plurality of surface electrodes 7 formed on the strong electric field drift layer 6. Since the drift portion 6a of the strong electric field drift layer 6 is sandwiched between the bus electrode 25 and the lower wiring 12a, the selected bus electrode 25 is selected by appropriately selecting a set of the bus electrode 25 and the lower wiring 12a. In FIG. 5, a strong electric field acts only on the drift portion 6a below the surface electrode 7 close to the portion corresponding to the intersection with the lower wiring 12a, and electrons are emitted. That is, the electron source 10 having the configuration shown in FIG. 9 is a portion of the surface electrode 7, the drift portion 6a below the surface electrode 7 and the lower wiring 12a that overlaps the drift portion 6a (corresponding to the lower electrode 12 in the configuration of FIG. 8). ) Is provided for the number of the surface electrodes 7, and electrons are emitted from a desired electron source element by selecting a set of the bus electrode 25 and the lower wiring 12a to which a voltage is applied. It becomes possible. The lower wiring 12a has pads 27 formed on both ends in the longitudinal direction. The bus electrodes 25 are connected to the pads 28 at both ends in the longitudinal direction.
[0012]
  By the way, in the electron source 10 shown in FIG. 9, when an overcurrent flows between the bus electrode 25 and the surface electrode 7 connected to the bus electrode 25, an excessive amount is generated from the drift portion 6 a corresponding to the selected lattice point. Electrons are emitted or dielectric breakdown of the drift portion 6a corresponding to the selected lattice point occurs, and a short-circuit current flows between the lower wiring 12a and the surface electrode 7, and the drift portion 6a, the surface electrode 7, Due to the heat generated by the wiring 12a, the temperature rises and the entire electron source 10 deteriorates. That is, not only the drift portion 6a, the surface electrode 7, and the lower wiring 12a corresponding to the selected lattice point, but also the drift portion 6a, the surface electrode 7, and the lower wiring 12a corresponding to the unselected lattice point are caused to deteriorate. . In addition, since excessive electrons are emitted from the drift portion 6a in which dielectric breakdown has occurred, the luminance of a specific pixel in the display becomes abnormally high and the in-plane variation in emission luminance becomes large.
[0013]
  Therefore, in the electron source 10 having the configuration shown in FIG. 9, a resistor 8 a (see FIG. 10) made of a conductive material that limits the current flowing through the surface electrode 7 is interposed between the surface electrode 7 and the bus electrode 25. It is. Here, the resistor 8a has a heat capacity small enough to be disconnected when an overcurrent flows. Therefore, in the electron source 10 having the configuration shown in FIG. 9, when an overcurrent flows through a specific surface electrode 7, the resistor 8a interposed between the surface electrode 7 and the bus electrode 25 is disconnected. It is possible to prevent the overcurrent from continuing to flow through the electrode 7 and to prevent the expansion of the degradation range due to heat generation, thereby improving the reliability. In short, an overcurrent flows between the bus electrode 25 and the surface electrode 7 by interposing the resistor 8a that limits the current flowing through the surface electrode 7 between the surface electrode 7 and the bus electrode 25. Since it can restrict | limit, it can restrict | limit that an overcurrent flows into the surface electrode 7, the drift part 6a, and the lower wiring 12a, and since it can suppress that heat_generation | fever temperature becomes high, it prevents that a degradation range expands. Can improve reliability.
[0014]
[Patent Document 1]
  JP 2002-343230 A (5th page, FIGS. 1 to 3)
[0015]
[Problems to be solved by the invention]
  However, in the electron source 10 having the configuration shown in FIG. 9 described above, since the resistor 8a is formed at a position overlapping the lower wiring 12a in the thickness direction of the insulating substrate 11, the resistor 8a is melted by heat generation. The lower wiring 12a may be deteriorated, or the lower wiring 12a may be short-circuited with the surface electrode 7 and the bus electrode 25. Further, since the resistor 8a is formed at a position overlapping the lower wiring 12a in the thickness direction of the insulating substrate 11, there is a problem that the lower wiring 12a is easily affected by heat generated by the resistor 8a, and formation of the electron source element. Since the surface electrode 7 and the bus electrode 25 are made as close as possible in order to widen the region, the necessary resistance cannot be obtained in the resistor 8a, or the constituent material of the disconnected resistor 8a is scattered and short-circuited. There is a risk of causing defects.
[0016]
  The present invention has been made in view of the above reasons, and an object thereof is to provide an electron source that can be used as an electron source of a display and has high reliability.
[0017]
[Means for Solving the Problems]
  Claim1'sTo achieve the above object, the present invention provides a plurality of lower wirings arranged on one surface side of a substrate, an electron passage layer formed so as to cover the lower wirings on the one surface side of the substrate, and an electron passage A plurality of surface electrodes arranged in a direction crossing the lower wiring on the layer and in a direction along the lower wiring and overlapping a part of the lower wiring, and arranged in a direction intersecting the lower wiring on the electron passing layer A plurality of surface electrodes commonly connected to each column, and a resistor for each surface electrode interposed between the surface electrode and the bus electrode to limit a current flowing through the surface electrode. The resistor is arranged so as not to overlap the lower wiring in the thickness direction of the substrate. The resistor is made of the same conductive material as the lower wiring.Simultaneously formed on the same surface of the substrate with the same thickness as the lower wiringSince each resistor is arranged so as not to overlap the lower wiring in the thickness direction of the substrate, the lower wiring is deteriorated when the resistor is melted by heat generation. This can prevent the occurrence of a short circuit between the lower wiring and the surface electrode or the bus electrode, as compared with the conventional case where the resistor is formed at the position overlapping the lower wiring. It is difficult to be affected by heat from the resistor to the lower wiring, and it is possible to obtain the necessary resistance for the resistor while reducing the distance between the surface electrode and the bus electrode. Since defects such as a short circuit due to scattering of body constituent materials are less likely to occur, reliability is increased. In the first aspect of the invention, the electron passage layer is sandwiched between the plurality of lower wirings arranged on the one surface side of the substrate and the plurality of surface electrodes formed on the electron passage layer. Therefore, by appropriately selecting a pair of bus electrode and lower wiring and applying a voltage between the selected pair, the surface electrode near the portion corresponding to the intersection with the lower wiring is selected under the selected bus electrode. Since a strong electric field acts only on the electron passage layer and electrons are emitted, it can be used as an electron source for a display.
[0018]
  In the invention of claim 1, the resistor is made of the same conductive material as that of the lower wiring.Simultaneously formed on the same surface of the substrate with the same thickness as the lower wiringIsingSo there is no need to prepare a new material for the resistorIn addition, compared with the case where the process of forming the resistor and the process of forming the lower wiring are separate processes, the phase of the resistor and the lower wiring is different.Can improve the relative position accuracy.In addition, since the allowable range of the film thickness of the resistor can be increased, a desired resistance value can be easily obtained.
[0019]
  According to a second aspect of the present invention, in the first aspect of the invention, the electron passage layer is formed on at least a portion overlapping with each of the surface electrodes, on a surface of each of the semiconductor microcrystals having a large number of nanometer orders of semiconductor microcrystals. And a large number of insulating films having a film thickness smaller than the crystal grain size of the semiconductor microcrystal, most of the electric field applied to the electron passage layer is concentrated on the insulating film, and the electrons are transmitted from the lower wiring. Since electrons injected into the passage layer are accelerated by a strong electric field applied to the insulating film and drift toward the surface electrode, the electron emission efficiency can be improved.
[0020]
  According to a third aspect of the present invention, in the first aspect of the invention, since the electron passage layer is made of an insulator layer at least at a portion overlapping with each of the surface electrodes, an electron source element having an MIM (Metal-Insulator-Metal) structure The electron emission characteristics can be improved by operating in the same manner as the electron source including a plurality of the electron sources and appropriately setting the thickness of the electron passage layer. Further, the electron passage layer can be easily formed as compared with the invention of claim 2..
[0021]
  ContractClaim4In the invention of claim 1, in the invention of claim 1 to claim 3, the resistor is, A refractory metal selected from the group consisting of W, Mo, Ta, Ti, Nb, Cr, V, Zr, and Hf, a nitride or carbide of the refractory metal, n-type polycrystalline silicon, or With p-type polycrystalline siliconSince it is formed, melting of the resistor hardly occurs, and the resistor can function stably..
[0022]
DETAILED DESCRIPTION OF THE INVENTION
  (Reference example)
  As shown in FIG. 1, the electron source 10 of this reference example includes an insulating substrate 11 made of an insulating glass substrate and a plurality of strip-like conductive members arranged on one surface of the insulating substrate 11. A lower wiring 12a made of a conductive layer (for example, a metal film such as a tungsten film or a chromium film, an ITO film, a low-resistance semiconductor layer such as an n-type polycrystalline silicon layer) and the lower wiring 12a. A strong electric field drift layer 6 having a drift portion 6a made of a plurality of composite nanocrystal layers (second composite nanocrystal layer described later) and a separation portion 6b made of a non-doped polycrystalline silicon layer filling between the drift portions 6a. In addition, a plurality of surface electrodes 7 stacked on each drift portion 6a and a plurality of surface electrodes 7 arranged in a direction intersecting the lower wiring 12a on the strong electric field drift layer 6 are commonly connected for each column. Multiple And a bus electrode 25. Here, the surface electrodes are arranged in a row on the strong electric field drift layer 6 in a direction intersecting with the lower wiring 12a and in a direction along the lower wiring 12a (a direction parallel to the lower wiring 12a). Are arranged in a direction crossing the lower wiring 12a across the drift portion 6a and the separation portion 6b. In this reference example, the insulating substrate 11 constitutes the substrate. Further, in this reference example, the drift portion 6a constitutes an electron passage portion through which electrons pass, and the strong electric field drift layer 6 constitutes an electron passage layer, and the electrons pass through the lower portion of the electron passage portion in the electron passage layer. It passes from 12a toward the surface electrode 7. In addition, you may comprise all the electron passage layers by the drift part 6a.
[0023]
  Since the electron emission efficiency decreases when the surface of the surface electrode 7 undergoes alteration such as oxidation, a chemically stable noble metal thin film (for example, a gold thin film) is employed for the surface electrode 7. The thickness dimension of the surface electrode 7 is set to 10 nm or less.
[0024]
  The bus electrode 25 is made of a material having low resistance (for example, aluminum, silver, copper, gold, or an alloy thereof). Here, since the bus electrode 25 does not need to tunnel electrons, the bus electrode 25 can be made thicker than the surface electrode 7 and the resistance can be reduced.
[0025]
  By the way, the drift portion 6 a is a non-doped multi-layer which is a semiconductor layer that is a source of the strong electric field drift layer 6 on the one surface side of the insulating substrate 11 after the lower wiring 12 a is formed on the one surface side of the insulating substrate 11. It is formed by depositing a crystalline silicon layer and performing a nanocrystallization process and an oxidation process, which will be described later, on a part of the polycrystalline silicon layer, and at least on the surface side of the lower wiring 12a as shown in FIG. Columnar polycrystalline silicon grains (semiconductor crystals) 51 arranged in a row, a thin silicon oxide film 52 formed on the surface of the grains 51, and a number of nanometer-order silicon microcrystals (semiconductor microcrystals) interposed between the grains 51 Crystal) 63 and silicon oxide which is an insulating film formed on the surface of the silicon microcrystal 63 and having a film thickness smaller than the crystal grain size of the silicon microcrystal 63 It is considered to be composed of 64 Metropolitan. Here, each grain 51 extends in the thickness direction of the lower electrode 12 (that is, extends in the thickness direction of the insulating substrate 11).
[0026]
  In the above-described nanocrystallization process, for example, an electrolytic solution made of a mixed solution in which a 55 wt% aqueous hydrogen fluoride solution and ethanol are mixed at approximately 1: 1 is used, and the lower wiring 12a is used as an anode, A cathode made of a platinum electrode is placed opposite to the polycrystalline silicon layer, and the main surface of the polycrystalline silicon layer is irradiated with light by a light source consisting of a 500 W tungsten lamp. Current (for example, current density is 12 mA / cm²Of the first composite nanocrystal layer including the polycrystalline silicon grains 51 and the silicon microcrystals 63 is formed in the region where the drift portion 6a is to be formed. In the above-described oxidation process, an electrolytic solution made of a solution obtained by dissolving 0.04 mol / l potassium nitrate in an organic solvent made of ethylene glycol is used, and the lower wiring 12a is used as an anode, and the first in the electrolytic solution. A cathode made of a platinum electrode is placed opposite to the composite nanocrystal layer, the lower wiring 12a is used as an anode, and a constant current (for example, a current density of 0.1 mA / cm between the anode and the cathode from the power source) is used.²And the first composite nanocrystal layer is electrochemically oxidized until the voltage between the anode and the cathode is increased by 20 V, whereby the above-described grain 51, silicon microcrystal 63, and each silicon oxide film are oxidized. The drift portion 6a made of the second composite nanocrystal layer including 52 and 64 is formed. Here, the portion of the non-doped polycrystalline silicon layer 3 that fills in between the adjacent drift portions 6a is the above-described separation portion 6b. In this reference example, in the first composite nanocrystal layer formed by performing the above-described nanocrystallization process, the regions other than the grains 51 and the silicon microcrystals 63 are amorphous regions made of amorphous silicon. In the drift portion 6a, regions other than the grains 51, the silicon microcrystals 63, and the silicon oxide films 52 and 64 are amorphous regions 65 made of amorphous silicon or partially oxidized amorphous silicon. Depending on the case, the amorphous region 65 becomes a hole, and the second composite nanocrystal layer in such a case can be regarded as having the same structure as the oxidized porous polycrystalline silicon layer similar to the conventional example.
[0027]
  As in the conventional example shown in FIG. 9, the electron source 10 of this reference example has a surface electrode 7, a drift portion 6a below the surface electrode 7, and a portion of the lower wiring 12a that overlaps the drift portion 6a (see FIG. 8). Equivalent to the lower electrode 12 in the configuration) are provided as many as the surface electrode 7. Here, in the electron source element in this reference example, it is considered that electron emission occurs in the following model. That is, by applying a driving voltage from the driving power source between the surface electrode 7 and the lower wiring 12a with the surface electrode 7 at a high potential side, electrons e are transferred from the lower wiring 12a to the drift portion 6a.⁻Is injected. On the other hand, since most of the electric field applied to the drift portion 6a is applied to the silicon oxide film 64, the injected electrons e⁻Is accelerated by a strong electric field applied to the silicon oxide film 64, and drifts in the region between the grains 51 in the drift portion 6a toward the surface in the direction of the arrow in FIG. 3 (upward in FIG. 3). Is tunneled and released into the vacuum. Thus, in the drift portion 6a, electrons injected from the lower wiring 12a are accelerated by the electric field applied to the silicon oxide film 64 without being scattered by the silicon microcrystal 63, and are drifted and emitted through the surface electrode 7. Since the heat generated in the drift portion 6a is dissipated through the grains 51, no popping phenomenon occurs during electron emission, and electrons can be stably emitted. The electrons reaching the surface of the drift portion 6a are considered to be hot electrons, and are easily tunneled through the surface electrode 7 and emitted into the vacuum. In this reference example, the drift portion 6a is formed on the lower wiring 12a. However, a non-doped polycrystalline silicon layer may be interposed between the drift portion 6a and the lower wiring 12a.
[0028]
  In the electron source 10 of this reference example, as in the conventional configuration shown in FIG. 9, a plurality of strip-like lower wirings 12a made of a conductive material arranged on one surface of an insulating substrate 11, and a strong electric field Since the drift portion 6a of the strong electric field drift layer 6 is sandwiched between the plurality of surface electrodes 7 formed on the drift layer 6, a set of the bus electrode 25 and the lower wiring 12a is appropriately selected and selected. By applying a voltage between the pairs, a strong electric field acts only on the drift portion 6a below the surface electrode 7 close to the portion corresponding to the intersection with the lower wiring 12a in the selected bus electrode 25, and electrons are emitted. The That is, the electron source 10 of the present reference example has a surface electrode 7, a drift portion 6 a below the surface electrode 7, and a portion of the lower wiring 12 a that overlaps the surface electrode 7 and the drift portion 6 a (corresponding to the lower electrode 12 in the configuration of FIG. 8). The number of surface source electrodes 7 is the same as the number of surface electrodes 7, and electrons are emitted from a desired electron source element by selecting a set of a bus electrode 25 and a lower wiring 12a to which a voltage is applied. It becomes possible to make it. The lower wiring 12a has pads 27 formed on both ends in the longitudinal direction. The bus electrodes 25 are connected to the pads 28 at both ends in the longitudinal direction.
[0029]
  Further, in the electron source 10 of this reference example, as shown in FIGS. 1 and 2, the current flowing through the surface electrode 7 is limited on the strong electric field drift layer 6 between the surface electrode 7 and the bus electrode 25. A resistor 18 made of a conductive material is provided for each surface electrode 7. In other words, the surface electrode 7 and the bus electrode 25 are connected and electrically connected via the resistor 18 made of a conductive material. In the electron source 10 of the present reference example, the maximum current value flowing to the electron source element is limited by the resistor 18 inserted between the surface electrode 7 and the bus electrode 25, so that the surface electrode 7 and the drift portion 6a Since it is possible to prevent an overcurrent from flowing through the lower wiring 12a and to suppress an increase in the heat generation temperature, it is possible to prevent the deterioration range from being expanded and to improve the reliability.
[0030]
  Here, the present reference example is characterized in that each resistor 18 is disposed so as not to overlap the lower wiring 12a in the thickness direction of the insulating substrate 11.
[0031]
  Thus, in the electron source 10 of the present reference example, each resistor 18 is disposed so as not to overlap the lower wiring 12a in the thickness direction of the insulating substrate 11, so that the resistor 18 is melted by heat generation. 9 can prevent deterioration of the lower wiring 12a and a short circuit between the lower wiring 12a and the surface electrode 7 and the bus electrode 25, and the resistor 8a as in the conventional example of FIG. Can be made less susceptible to the influence of heat from the resistor 18 to the lower wiring 12a than when it is formed at a position overlapping the lower wiring 12a. Moreover, it is necessary for the resistor 18 while reducing the distance between the surface electrode 7 and the bus electrode 25 in order to widen the formation region of the electron source element (increase the surface area of the surface electrode 7 from which electrons are emitted). It is possible to obtain a good resistance. In addition, even if the resistor 18 is disconnected, it becomes difficult to cause a short circuit or the like due to scattering of the constituent material of the resistor 18, so that reliability is improved.
[0032]
  Further, in the electron source 10 in the present reference example, when the shortest distance between the surface electrode 7 and the bus electrode 25 is set to the same value as the conventional configuration shown in FIG. In the conventional resistor 8a (see FIG. 10), the length can be made longer than the length of the path through which the current flows, so that a desired resistance value can be easily obtained and the choice of materials for the resistor 18 is increased.
[0033]
  The resistor 18 is connected to the surface electrode 7 in such a manner that a part of one end portion 18 a overlaps the surface electrode 7 and the other end portion 18 b is connected to the bus electrode 25. Since the width of the one end portion 18a is wider than other portions, melting of the resistor 18 in the vicinity of the region overlapping the lower wiring 12a can be prevented, and reliability can be further improved. it can. Further, in the electron source 10 of the present reference example, the adjacent drift portions 6a are insulated from each other by the separation portion 6b made of a non-doped polycrystalline silicon layer, so that electrons are emitted through the portion between the adjacent drift portions 6a. Such crosstalk can be prevented.
[0034]
  In addition, the resistor 18 inserted between the bus electrode 25 and the surface electrode 7 is in a series relationship with the resistance of the electron source element, and is electrically connected to a plurality of electron source elements commonly connected to the same bus electrode 25. Variations in characteristics can be reduced.
[0035]
  By the way, in the example shown in FIGS. 1 and 2, the planar shape of the surface electrode 7 is rectangular, the planar shape of the resistor 18 is L-shaped, and the length of the portion parallel to the longitudinal direction of the lower electrode 12a. Is longer than the length of the portion parallel to the bus electrode 25, but the planar shape of the resistor 18 may be a meandering shape as shown in FIG. If the planar shape of the resistor 18 is made to meander as shown in FIG. 4, the length of the current path of the resistor 18 can be made longer than that of the L-shaped shape as shown in FIG. Thus, it is easy to obtain a desired resistance value, and there are advantages that there are more options for the material of the resistor 18. Here, as the material of the resistor 18, for example, a high melting point material having a relatively high resistance and a high melting point among conductors (for example, W, Mo, Ta, Ti, Nb, Cr, V, Zr, Hf, etc.). If a refractory metal, a nitride or carbide of the refractory metal, n-type polycrystalline silicon, p-type polycrystalline silicon, or the like is employed, the resistor 18 functions stably. Note that a material other than the high melting point material may be adopted as the material of the resistor 18.
[0036]
  (Embodiment)
  The basic configuration of the present embodiment is substantially the same as that of the reference example. As shown in FIGS. 5 and 6, the resistor 18 inserted between the surface electrode 7 and the bus electrode 25 is the same as that of the insulating substrate 11. On the surface, it is different from the lower wiring 12a in that it is arranged parallel to the lower wiring 12a and is covered by the separation part 6b. Here, the resistor 18 is made of the same material (for example, tungsten) as the lower wiring 12 a and is formed on the one surface of the insulating substrate 11 at the same time as the lower wiring 12 a. Therefore, the thickness of the lower wiring 12a and the thickness of the resistor 18 in the thickness direction of the insulating substrate 11 are substantially the same.
[0037]
  In addition, the resistor 18 is electrically connected to the surface electrode 7 at one end 18a through a contact hole 16a opened at a portion corresponding to the one end 18a of the resistor 18 in the separating portion 6b. Here, on the surface electrode 7 in the present embodiment, a connection portion 7a for electrical connection with the one end portion 18a of the resistor 18 is formed continuously and integrally, and a part of the connection portion 7a is formed in the contact hole 16a. Embedded in. Also, the other end 18b of the resistor 18 is connected to the bus electrode via a connection portion 26 partially embedded in a contact hole 16b opened in a portion corresponding to the other end 18b of the resistor 18 in the separating portion 6b. 25 is electrically connected. Each of the connection portions 7 a and 26 is made of the same material as that of the surface electrode 7 and is formed simultaneously with the surface electrode 7. Since other configurations are the same as those of the reference example, illustration and description are omitted.
[0038]
  Thus, in the present embodiment, as in the reference example, the resistor 18 is disposed so as not to overlap in the thickness direction of the insulating substrate 11, thereby improving the reliability as an electron source used in the display. Of course, since the resistor 18 is formed of the same material as the lower wiring 12a, there is an advantage that it is not necessary to prepare a new material as the material of the resistor 18. In addition, since the resistor 18 and the lower wiring 12a are simultaneously formed on the one surface of the insulating substrate 11, the process of forming the resistor 18 and the process of forming the lower wiring 12a are separate processes. As compared with the above, there is an advantage that the relative positional accuracy between the resistor 18 and the lower wiring 12a can be increased. In addition, since the allowable range of the film thickness of the resistor 18 can be increased, a desired resistance value can be easily obtained.
[0039]
  In this embodiment, the resistor 18 is formed of the same material as that of the lower wiring 12a. However, the resistor 18 is the same semiconductor as the silicon microcrystal 63 (see FIG. 3) which is the semiconductor microcrystal described in the reference example. The semiconductor layer may be formed of a material (silicon). When the semiconductor material is employed, the resistor 18 is formed by forming a semiconductor layer (non-doped polycrystalline silicon layer) serving as a base of the drift portion 6a serving as an electron passage portion. It can be performed simultaneously.
[0040]
  By the way, in the reference example and the embodiment described above, a glass substrate having an insulating property is used as a substrate. However, the substrate is not limited to a glass substrate, and for example, a ceramic substrate having an insulating property may be used.
[0041]
  In the reference example and the embodiment, the strong electric field drift layer 6 is formed by performing a nanocrystallization process on the non-doped polycrystalline silicon layer and then performing an oxidation process. Other semiconductor layers may be employed instead of the silicon layer. In the reference example and the embodiment described above, the silicon oxide film 64 constitutes an insulating film, and an oxidation process is used to form the insulating film. However, a nitriding process or an oxynitriding process is used instead of the oxidation process. Alternatively, when the nitriding process is employed, the silicon oxide films 52 and 64 described with reference to FIG. 3 are both silicon nitride films, and when the oxynitriding process is employed, the silicon oxide films 52 and 64 are both formed. Becomes a silicon oxynitride film.
[0042]
  In the reference example and the embodiment described above, the drift portion 6a (the second composite nanocrystal layer) having the configuration shown in FIG. 3 constitutes the electron passage portion, but the electron passage portion (or the electron passage layer). ) For example Al₂O₃, SiO₂In the case where an additional semiconductor layer is provided between the insulating layer and the lower wiring 12a, many electron source elements having a MIS (Metal-Insulator-Semiconductor) structure are used. Operates in the same manner as the electron source provided, and operates in the same manner as an electron source provided with a number of MIM (Metal-Insulator-Metal) electron source elements when no separate semiconductor layer is provided. The electron emission characteristics can be improved by appropriately setting the thickness of the portion (or the electron passage layer). In addition, the electron passage portion (or electron passage layer) can be easily formed. In addition, the electron source element, the MIS structure electron source element, and the MIM structure electron source element in the reference example and the embodiment described above are electrons that emit an electron beam from the tip of a minute protrusion like a so-called Spindt type electron source element. Since the current flowing through the electron source element is larger than that of the source element, the effect of improving the uniformity of the electron emission characteristics of the electron source element by providing the resistor 18 is great.
[0043]
【The invention's effect】
  Claim1'sThe invention includes a plurality of lower wirings arranged on one surface side of a substrate, an electron passage layer formed so as to cover the lower wirings on the one surface side of the substrate, and a lower wiring on the electron passage layer. A plurality of surface electrodes arranged in each direction along the direction and the lower wiring and overlapping a part of the lower wiring, and a plurality of surface electrodes arranged in a direction intersecting the lower wiring on the electron passing layer. A bus electrode commonly connected to each column; and a resistor that is interposed between the surface electrode and the bus electrode for each surface electrode and restricts a current flowing through the surface electrode. The resistors are arranged so as not to overlap the wiring, and each resistor is arranged so as not to overlap the lower wiring in the thickness direction of the substrate. Cause deterioration of It is possible to prevent a short circuit between the partial wiring, the surface electrode, and the bus electrode, and from the resistor compared to the case where the resistor is formed at a position overlapping the lower wiring as in the prior art. It is possible to obtain resistance necessary for the resistor while reducing the distance between the surface electrode and the bus electrode, and it is difficult to be affected by the heat on the lower wiring. Since defects such as a short circuit due to scattering of materials are less likely to occur, there is an effect that reliability is increased.
[0044]
  In the invention of claim 1, the resistor is made of the same conductive material as that of the lower wiring.Simultaneously formed on the same surface of the substrate with the same thickness as the lower wiringIsingTherefore, there is no need to prepare a new material as the resistor material.In addition, compared with the case where the process of forming the resistor and the process of forming the lower wiring are separate processes,Can improve the relative position accuracy.In addition, since the allowable range of the resistor film thickness can be increased, a desired resistance value can be easily obtained.There are advantages.
[0045]
  According to a second aspect of the present invention, in the first aspect of the invention, the electron passage layer is formed on at least a portion overlapping with each of the surface electrodes, on a surface of each of the semiconductor microcrystals having a large number of nanometer orders of semiconductor microcrystals. And a large number of insulating films having a film thickness smaller than the crystal grain size of the semiconductor microcrystal, most of the electric field applied to the electron passage layer is concentrated on the insulating film, and the electrons are transmitted from the lower wiring. Since electrons injected into the passage layer are accelerated by the strong electric field applied to the insulating film and drift toward the surface electrode, there is an effect that the electron emission efficiency can be improved. In addition, since the current flowing through the electron source element is larger than that of an electron source element that emits an electron beam from the tip of a minute protrusion, such as a so-called Spindt type electron source element, the electrons generated by providing the resistor The effect of improving the uniformity of the electron emission characteristics of the source element is great.
[0046]
  According to a third aspect of the present invention, in the first aspect of the invention, since the electron passage layer is made of an insulator layer at least at a portion overlapping with each of the surface electrodes, an electron source element having an MIM (Metal-Insulator-Metal) structure Thus, the electron emission characteristics can be improved by appropriately setting the thickness of the electron passage layer. Further, the electron passage layer can be easily formed as compared with the invention of claim 2. In addition, since the current flowing through the electron source element is larger than that of an electron source element that emits an electron beam from the tip of a minute protrusion, such as a so-called Spindt type electron source element, the electrons generated by providing the resistor Greatly improves the uniformity of the electron emission characteristics of the source element.
[0047]
  ContractClaim4In the invention of claim 1, in the invention of claim 1 to claim 3, the resistor is, A refractory metal selected from the group consisting of W, Mo, Ta, Ti, Nb, Cr, V, Zr, and Hf, a nitride or carbide of the refractory metal, n-type polycrystalline silicon, or With p-type polycrystalline siliconSince it is formed, melting of the resistor hardly occurs, and the resistor can function stably..
[Brief description of the drawings]
FIG. 1 is a schematic perspective view showing a reference example.
FIG. 2 is a plan view of the main part of the above.
FIG. 3 is an operation explanatory diagram of the above.
FIG. 4 is a plan view of a principal part showing another configuration example same as above.
FIG. 5 is a main part plan view showing the embodiment.
6 is a cross-sectional view taken along the line A-A ′ of FIG.
FIG. 7 is an operation explanatory diagram of a field emission electron source showing a conventional example.
FIG. 8 is an operation explanatory diagram of a field emission electron source showing another conventional example.
FIG. 9 is a schematic perspective view of an electron source for display to which the same is applied.
FIG. 10 is a plan view of the main part of the above.
[Explanation of symbols]
  6 Strong electric field drift layer
  6a Drift part
  6b Separation part
  7 Surface electrode
  10 electron source
  11 Insulating substrate
  12a Lower wiring
  18 resistors
  25 bus electrode
  27 Pad
  28 pads

Claims

A plurality of lower wirings arranged on one surface side of the substrate, an electron passage layer formed to cover the lower wiring on the one surface side of the substrate, a direction intersecting the lower wiring on the electron passage layer, and A plurality of surface electrodes arranged in each direction along the lower wiring and overlapping a part of the lower wiring, and a plurality of surface electrodes arranged in a direction crossing the lower wiring on the electron passage layer for each column A bus electrode connected in common and a resistor that is interposed between the surface electrode and the bus electrode for each surface electrode and restricts a current flowing through the surface electrode are provided, and each resistor is overlapped with the lower wiring in the thickness direction of the substrate. are those by comprising arranged so as not, is resistor, and characterized by being formed simultaneously in the lower wiring in the same thickness on the one surface of the substrate Ri by the same conductive material and a lower wire Electron source.

The electron passage layer is formed on a surface of each of the semiconductor microcrystals and has a film thickness smaller than the crystal grain size of the semiconductor microcrystals at least in a portion overlapping with each of the surface electrodes. 2. The electron source according to claim 1, comprising a plurality of insulating films.

2. The electron source according to claim 1, wherein at least a portion of the electron passage layer that overlaps each of the surface electrodes is formed of an insulator layer.

The resistor is a refractory metal selected from the group consisting of W, Mo, Ta, Ti, Nb, Cr, V, Zr, and Hf, or a nitride or carbide of the refractory metal, or n-type polycrystalline. silicon, or an electron source of the placing serial to any one of claims 1 to 3, characterized in that formed by forming a p-type polycrystalline silicon.