JP4259241B2

JP4259241B2 - 発振回路及び半導体集積回路

Info

Publication number: JP4259241B2
Application number: JP2003318450A
Authority: JP
Inventors: 雅幸山口; 良彦二村
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-09-10
Filing date: 2003-09-10
Publication date: 2009-04-30
Anticipated expiration: 2023-09-10
Also published as: JP2005086664A

Description

本発明は、ＳＡＷ（Surface Acoustic Wave：表面弾性波）振動子、水晶振動子、又は、セラミック振動子等の発振素子を用いた電圧制御型の発振回路に関する。さらに、本発明は、そのような発振回路を実現するための半導体集積回路に関する。

従来より、ＳＡＷ振動子を用いた電圧制御型の発振回路として、図２１に示す構成が知られている。図２１に示すように、この発振回路は、直列接続されたインバータ１１〜１３、抵抗１４〜１６、及び、コンデンサ１７〜１９を内蔵する半導体集積回路１０と、外付けのＳＡＷ振動子１１０と、伸長コイル１２０と、バリキャップ１３０とによって構成される。

インバータ１３の出力信号は、ＳＡＷ振動子１１０と、伸長コイル１２０と、バリキャップ１３０とによって構成される直列共振回路により所定の位相回転を与えられてインバータ１１の入力に帰還され、これにより発振動作が行われる。

図２２に、ＳＡＷ振動子の等価回路を示す。図２２に示すように、ＳＡＷ振動子の等価回路は、直列接続されたインダクタンス成分Ｌ_１、抵抗成分Ｒ_１、容量成分Ｃ_１と、これらに並列接続された並列容量成分Ｃ_０とによって表すことができる。このＳＡＷ振動子の共振周波数ｆ_Ｒは、Ｃ_０＜＜Ｃ_１とすると、次式で表される。
ｆ_Ｒ＝１／２π√Ｌ_１Ｃ_１

図２１に示す発振回路においては、ＳＡＷ振動子の等価回路に、伸長コイル１２０及びバリキャップ１３０等の影響を加味して、基本発振周波数ｆ_０が決定されることになる。バリキャップ１３０は、ＰＮ接合に逆バイアスされたダイオードの接合容量が、印加される逆バイアス電圧によって変化することを利用した可変容量ダイオードであり、逆バイアス電圧が大きくなるほど接合容量が小さくなるという性質を有している。

ここで、抵抗１６の一端に制御電圧Ｖ_ＣＯＮＴを印加してバリキャップ１３０の容量を変化させることにより、基本発振周波数ｆ_０を調節することができる。しかしながら、ＳＡＷ振動子１１０の並列容量成分Ｃ_０が伸長コイル１２０と共振することにより、基本発振周波数ｆ_０よりも高い周波数において寄生発振が生じることがある。

伸長コイル１２０のインダクタンスをＬとし、ＳＡＷ振動子１１０の並列容量成分Ｃ_０とバリキャップ１３０の容量とコンデンサ１７の容量との直列合成容量をＣとすると、寄生発振周波数ｆ_Ｐは、次式で表される。
ｆ_Ｐ＝１／２π√ＬＣ
このような周波数における寄生発振が生じると、発振回路の本来の基本発振周波数ｆ_０が得られなくなり、発振回路の出力信号に基づいて動作する外部回路が誤動作してしまうという問題がある。

関連する技術として、下記の特許文献１には、バリキャップダイオードの容量変化効率を向上させ、周波数調整幅が大きく、かつ回路規模の小さな電圧制御発振器用集積回路について述べられている。しかしながら、発振素子の並列容量成分によって発生する寄生発振を防止することに関しては記載されていない。
特開２００２−２４６８４３号公報（第１頁、図１）

そこで、上記の点に鑑み、本発明は、ＳＡＷ振動子等の発振素子を用いた電圧制御型の発振回路において、発振素子の並列容量成分によって発生する寄生発振を防止することを目的とする。さらに、本発明は、そのような発振回路を実現するための半導体集積回路を提供することを目的とする。

上記課題を解決するため、本発明の第１の観点に係る発振回路は、直列接続された発振素子とコイルとバリキャップとを含む直列共振回路と、直列共振回路の両端間に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う反転増幅回路と、制御信号に従って、反転増幅回路に対する第１又は第２の電源電位の供給を制御する電源供給制御回路と、起動時に反転増幅回路の出力信号の振幅が制限され、起動後の所定の期間において反転増幅回路の出力信号の振幅が次第に増加するように、制御信号を生成する制御信号生成回路とを具備する。

ここで、反転増幅回路が、直列接続された複数のインバータを含むようにしても良い。また、電源供給制御回路が、複数のインバータの内の少なくとも１つに対する第１又は第２の電源電位の供給を制御する少なくとも１つのトランジスタを含むようにしても良いし、複数のインバータの全てに対する第１又は第２の電源電位の供給を制御するトランジスタを含むようにしても良い。あるいは、電源供給制御回路が、複数のインバータの内の少なくとも１つに対する第１の電源電位の供給を制御する少なくとも１つの第１のトランジスタと、複数のインバータの内の少なくとも１つに対する第２の電源電位の供給を制御する少なくとも１つの第２のトランジスタとを含むようにしても良い。

本発明の第２の観点に係る発振回路は、直列接続された発振素子とコイルとバリキャップとを含む直列共振回路と、直列共振回路の両端間に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う反転増幅回路と、起動時に反転増幅回路の出力信号の振幅が制限され、起動後の所定の期間において反転増幅回路の出力信号の振幅が次第に増加するように、第１又は第２の電源電位を遅延して反転増幅回路に供給する電源電位供給回路とを具備する。

本発明の第３の観点に係る発振回路は、直列接続された発振素子とコイルとバリキャップとを含む直列共振回路と、直列共振回路の両端間に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う反転増幅回路と、制御信号に従って、直列共振回路と反転増幅回路とによって構成される発振ループ内のいずれかの点において発振信号の交流振幅を制御する振幅制御回路と、起動時に発振信号の交流振幅が制限され、起動後の所定の期間において発振信号の交流振幅が次第に増加するように、制御信号を生成する制御信号生成回路とを具備する。

本発明の第４の観点に係る発振回路は、直列接続された発振素子とコイルとバリキャップとを含む直列共振回路と、直列共振回路の両端間に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う反転増幅回路と、制御信号に従って、バリキャップの一端をプルアップ又はプルダウンするプルアップ／ダウン回路と、起動時にバリキャップの一端がプルアップ又はプルダウンされ、起動後の所定の期間においてバリキャップに印加される制御電圧が次第に定常値に近付くように、制御信号を生成する制御信号生成回路とを具備する。

以上において、発振回路が、反転増幅回路の入力端子と基準電位との間に接続された第１のコンデンサと、反転増幅回路の出力端子と基準電位との間に接続された第２のコンデンサとをさらに具備するようにしても良い。また、発振回路が、反転増幅回路の入出力端子間に接続され、少なくとも直流信号を帰還する帰還素子をさらに具備するようにしても良い。発振素子としては、表面弾性波振動子、水晶振動子、又は、セラミック振動子を用いることができる。

さらに、本発明の第１の観点に係る半導体集積回路は、直列接続された発振素子とコイルとバリキャップとを含む直列共振回路の両端間に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う反転増幅回路と、制御信号に従って、反転増幅回路に対する第１又は第２の電源電位の供給を制御する電源供給制御回路と、起動時に反転増幅回路の出力信号の振幅が制限され、起動後の所定の期間において反転増幅回路の出力信号の振幅が次第に増加するように、制御信号を生成する制御信号生成回路とを具備する。

本発明の第２の観点に係る半導体集積回路は、直列接続された発振素子とコイルとバリキャップとを含む直列共振回路の両端間に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う反転増幅回路と、起動時に反転増幅回路の出力信号の振幅が制限され、起動後の所定の期間において反転増幅回路の出力信号の振幅が次第に増加するように、第１又は第２の電源電位を遅延して反転増幅回路に供給する電源電位供給回路とを具備する。

本発明の第３の観点に係る半導体集積回路は、直列接続された発振素子とコイルとバリキャップとを含む直列共振回路の両端間に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う反転増幅回路と、制御信号に従って、直列共振回路と反転増幅回路とによって構成される発振ループ内のいずれかの点において発振信号の交流振幅を制御する振幅制御回路と、起動時に発振信号の交流振幅が制限され、起動後の所定の期間において発振信号の交流振幅が次第に増加するように、制御信号を生成する制御信号生成回路とを具備する。

本発明の第４の観点に係る半導体集積回路は、直列接続された発振素子とコイルとバリキャップとを含む直列共振回路の両端間に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う反転増幅回路と、制御信号に従って、バリキャップの一端をプルアップ又はプルダウンするプルアップ／ダウン回路と、起動時にバリキャップの一端がプルアップ又はプルダウンされ、起動後の所定の期間においてバリキャップに印加される制御電圧が次第に定常値に近付くように、制御信号を生成する制御信号生成回路とを具備する。

本発明の第１及び第２の観点によれば、反転増幅回路に対する電源電位の供給を調整することにより、起動時に反転増幅回路の出力信号の振幅が制限され、起動後の所定の期間において反転増幅回路の出力信号の振幅が次第に増加するようにして、発振素子の並列容量成分によって発生する寄生発振を防止することができる。

また、本発明の第３の観点によれば、発振ループ内のいずれかの点において発振信号の交流振幅を制御することにより、起動時に発振信号の交流振幅が制限され、起動後の所定の期間において発振信号の交流振幅が次第に増加するようにして、発振素子の並列容量成分によって発生する寄生発振を防止することができる。

さらに、本発明の第４の観点によれば、バリキャップの一端をプルアップ又はプルダウンすることにより、起動時にバリキャップの一端がプルアップ又はプルダウンされ、起動後の所定の期間においてバリキャップに印加される制御電圧が次第に定常値に近付くようにして、発振素子の並列容量成分によって発生する寄生発振を防止することができる。

以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の第１の実施形態に係る発振回路の構成を示す図である。図１に示すように、この発振回路は、半導体集積回路１００と、外付けのＳＡＷ振動子１１０と、伸長コイル１２０と、バリキャップ１３０とによって構成される。

半導体集積回路１００は、直列接続されたインバータ１１〜１３と、抵抗１４〜１６と、コンデンサ１７〜１９と、ＰチャネルＭＯＳトランジスタ２１〜２３と、制御信号生成回路３０とを内蔵している。インバータ１１〜１３は、反転増幅回路を構成し、トランジスタ２１〜２３は、反転増幅回路に対する電源の供給を制御する電源供給制御回路を構成する。

ここで、インバータ１１は、ＰチャネルＭＯＳトランジスタ１１ａとＮチャネルＭＯＳトランジスタ１１ｂとによって構成され、インバータ１２は、ＰチャネルＭＯＳトランジスタ１２ａとＮチャネルＭＯＳトランジスタ１２ｂとによって構成され、インバータ１３は、ＰチャネルＭＯＳトランジスタ１３ａとＮチャネルＭＯＳトランジスタ１３ｂとによって構成される。

電源供給制御回路を構成するトランジスタ２１〜２３のソース／ドレインは、電源電位Ｖ_ＤＤと、反転増幅回路に含まれているＰチャネルＭＯＳトランジスタ１１ａ〜１３ａのソースとの間にそれぞれ接続されている。反転増幅回路に含まれているＮチャネルＭＯＳトランジスタ１１ｂ〜１３ｂのソースは、電源電位Ｖ_ＳＳ（本実施形態においては接地電位とする）に接続されている。

なお、電源電位Ｖ_ＤＤと反転増幅回路との間に接続されるトランジスタは、トランジスタ２１〜２３の内のいずれか１つでも良いし、２つでも良い。また、反転増幅回路のトランジスタ１１ａ〜１３ａのソースを互いに接続して、電源電位Ｖ_ＤＤとそれらのソースとの間に、１つのトランジスタを接続するようにしても良い。

抵抗１４は、インバータ１１の入力端子とインバータ１３の出力端子との間に接続され、少なくとも直流信号を帰還する帰還素子としての役割を有している。なお、インバータ１１〜１３の各々の入出力端子間に、それぞれの帰還素子（抵抗等）を接続するようにしても良い。バリキャップ１３０の両端には抵抗１５及び１６の一端が接続され、抵抗１５の他端は接地され、抵抗１６の他端には制御電圧Ｖ_ＣＯＮＴが印加される。

コンデンサ１７は、インバータ１３の出力端子とバリキャップ１３０のカソード端子との間で直流成分をカットするためのカップリングコンデンサである。コンデンサ１８は、インバータ１１の入力端子と基準電位（本実施形態においては接地電位とする）との間に接続され、コンデンサ１９は、インバータ１３の出力端子と基準電位との間に接続されている。

インバータ１３の出力信号は、ＳＡＷ振動子１１０と、伸長コイル１２０と、バリキャップ１３０とによって構成される直列共振回路により所定の位相回転を与えられてインバータ１１の入力に帰還され、これにより発振動作が行われる。この発振回路においては、図２２に示すＳＡＷ振動子の等価回路に、伸長コイル１２０及びバリキャップ１３０等の影響を加味して、基本発振周波数ｆ_０が決定される。

バリキャップ１３０は、ＰＮ接合に逆バイアスされたダイオードの接合容量が、印加される逆バイアス電圧によって変化することを利用した可変容量ダイオードであり、逆バイアス電圧が大きくなるほど接合容量が小さくなるという性質を有している。ここで、制御電圧Ｖ_ＣＯＮＴを印加してバリキャップ１３０の容量を調節することにより、基本発振周波数ｆ_０を制御することができる。

しかしながら、ＳＡＷ振動子１１０の並列容量成分Ｃ_０が伸長コイル１２０と共振することにより、基本発振周波数ｆ_０よりも高い周波数ｆ_Ｐにおいて寄生発振が生じることがある。この寄生発振は、発振回路の起動時において、インバータ１１〜１３及び上記の直列共振回路等によって構成される発振ループのループゲインが大きいときに引き起こされる。また、発振回路の本来の基本発振周波数ｆ_０で一旦発振を開始した後は、寄生発振が引き起こされることはない。

そこで、本実施形態においては、制御信号生成回路３０が、電源供給制御回路を構成するトランジスタ２１〜２３に供給するゲート電位Ｖ_ＰＧを制御信号として生成することにより、これらのトランジスタ２１〜２３によって、インバータ１１〜１３に対する電源電位Ｖ_ＤＤの供給を制御している。

図２に、制御信号として用いられるゲート電位Ｖ_ＰＧの変化を示す。時刻ｔ_０において電源電位Ｖ_ＤＤが立ち上がることにより半導体集積回路が起動されると、ゲート電位Ｖ_ＰＧは一旦ハイレベルとなり、トランジスタ２１〜２３がオフ状態となるので、インバータ１１〜１３は動作しない。その後、ゲート電位Ｖ_ＰＧは次第にローレベルに低下し、トランジスタ２１〜２３がオン状態に移行するので、インバータ１１〜１３が動作を開始して、インバータ１３の出力信号の振幅が次第に増加する。

図３に、本実施形態に係る発振回路における発振ループゲインＧと発振周波数ｆとの関係を示す。発振ループゲインＧが小さいときには発振周波数ｆも低くなり、発振ループゲインＧが大きいときには発振周波数ｆも高くなる。ここで、寄生発振周波数ｆ_Ｐは、基本発振周波数ｆ_０よりも高い周波数であり、発振ループゲインＧが大きくならなければ、寄生発振が引き起こされることはない。

本実施形態に係る発振回路においては、起動時にゲート電位Ｖ_ＰＧをハイレベルにして発振ループゲインＧが小さくなるように制御し、起動後の所定の期間においてゲート電位Ｖ_ＰＧを低下させることにより発振ループゲインＧが次第に大きくなるように制御しており、発振周波数ｆが次第に高くなって基本発振周波数ｆ_０に達することにより安定な定常状態に入る。従って、発振ループゲインＧが必要以上に大きくなって寄生発振が引き起こされるような事態は発生しない。

次に、本発明の第２の実施形態について説明する。
図４は、本発明の第２の実施形態に係る発振回路の構成を示す図である。図４に示すように、この発振回路は、半導体集積回路１０１と、外付けのＳＡＷ振動子１１０と、伸長コイル１２０と、バリキャップ１３０とによって構成される。

半導体集積回路１０１は、直列接続されたインバータ１１〜１３と、抵抗１４〜１６と、コンデンサ１７〜１９と、ＰチャネルＭＯＳトランジスタ２１〜２３と、制御信号生成回路３０とを内蔵している。インバータ１１〜１３は、反転増幅回路を構成し、トランジスタ２１〜２３は、反転増幅回路に対する電源の供給を制御する電源供給制御回路を構成する。

電源供給制御回路を構成するトランジスタ２１〜２３のソース／ドレインは、反転増幅回路に含まれているＮチャネルＭＯＳトランジスタ１１ｂ〜１３ｂのソースと、電源電位Ｖ_ＳＳ（本実施形態においては接地電位とする）との間にそれぞれ接続されている。反転増幅回路に含まれているＰチャネルＭＯＳトランジスタ１１ａ〜１３ａのソースは、電源電位Ｖ_ＤＤに接続されている。

なお、反転増幅回路と電源電位Ｖ_ＳＳとの間に接続されるトランジスタは、トランジスタ２１〜２３の内のいずれか１つでも良いし、２つでも良い。また、反転増幅回路のトランジスタ１１ｂ〜１３ｂのソースを互いに接続して、それらのソースと電源電位Ｖ_ＳＳとの間に、１つのトランジスタを接続するようにしても良い。

本実施形態においては、制御信号生成回路３０が、電源供給制御回路を構成するトランジスタ２１〜２３に供給するゲート電位Ｖ_ＰＧを制御信号として生成することにより、これらのトランジスタ２１〜２３によって、インバータ１１〜１３に対する電源電位Ｖ_ＳＳの供給を制御している。

即ち、本実施形態に係る発振回路においては、起動時にゲート電位Ｖ_ＰＧをハイレベルにして発振ループゲインＧが小さくなるように制御し、起動後の所定の期間においてゲート電位Ｖ_ＰＧを低下させることにより発振ループゲインＧが次第に大きくなるように制御しており、発振周波数ｆが次第に高くなって基本発振周波数ｆ_０に達することにより安定な定常状態に入る。従って、発振ループゲインＧが必要以上に大きくなって寄生発振が引き起こされるような事態は発生しない。

次に、本発明の第３の実施形態について説明する。
図５は、本発明の第３の実施形態に係る発振回路の構成を示す図である。図５に示すように、この発振回路は、半導体集積回路１０２と、外付けのＳＡＷ振動子１１０と、伸長コイル１２０と、バリキャップ１３０とによって構成される。

半導体集積回路１０２は、直列接続されたインバータ１１〜１３と、抵抗１４〜１６と、コンデンサ１７〜１９と、ＮチャネルＭＯＳトランジスタ４１〜４３と、制御信号生成回路３１とを内蔵している。インバータ１１〜１３は、反転増幅回路を構成し、トランジスタ４１〜４３は、反転増幅回路に対する電源の供給を制御する電源供給制御回路を構成する。

電源供給制御回路を構成するトランジスタ４１〜４３のドレイン／ソースは、反転増幅回路に含まれているＮチャネルＭＯＳトランジスタ１１ｂ〜１３ｂのソースと、電源電位Ｖ_ＳＳ（本実施形態においては接地電位とする）との間にそれぞれ接続されている。反転増幅回路に含まれているＰチャネルＭＯＳトランジスタ１１ａ〜１３ａのソースは、電源電位Ｖ_ＤＤに接続されている。

なお、反転増幅回路と電源電位Ｖ_ＳＳとの間に接続されるトランジスタは、トランジスタ４１〜４３の内のいずれか１つでも良いし、２つでも良い。また、反転増幅回路のトランジスタ１１ｂ〜１３ｂのソースを互いに接続して、それらのソースと電源電位Ｖ_ＳＳとの間に、１つのトランジスタを接続するようにしても良い。

本実施形態においては、制御信号生成回路３１が、電源供給制御回路を構成するトランジスタ４１〜４３に供給するゲート電位Ｖ_ＮＧを制御信号として生成することにより、これらのトランジスタ４１〜４３によって、インバータ１１〜１３に対する電源電位Ｖ_ＳＳの供給を制御している。

図６に、制御信号として用いられるゲート電位Ｖ_ＮＧの変化を示す。時刻ｔ_０において電源電位Ｖ_ＤＤが立ち上がることにより半導体集積回路が起動される際に、ゲート電位Ｖ_ＮＧはローレベルであり、トランジスタ４１〜４３がオフ状態となるので、インバータ１１〜１３は動作しない。その後、ゲート電位Ｖ_ＮＧは次第にハイレベルに上昇し、トランジスタ４１〜４３がオン状態に移行するので、インバータ１１〜１３が動作を開始して、インバータ１３の出力信号の振幅が次第に増加する。

図７に、本実施形態に係る発振回路における発振ループゲインＧと発振周波数ｆとの関係を示す。発振ループゲインＧが小さいときには発振周波数ｆも低くなり、発振ループゲインＧが大きいときには発振周波数ｆも高くなる。ここで、寄生発振周波数ｆ_Ｐは、基本発振周波数ｆ_０よりも高い周波数であり、発振ループゲインＧが大きくならなければ、寄生発振が引き起こされることはない。

本実施形態に係る発振回路においては、起動時にゲート電位Ｖ_ＮＧをローレベルにして発振ループゲインＧが小さくなるように制御し、起動後の所定の期間においてゲート電位Ｖ_ＮＧを上昇させることにより発振ループゲインＧが次第に大きくなるように制御しており、発振周波数ｆが次第に高くなって基本発振周波数ｆ_０に達することにより安定な定常状態に入る。従って、発振ループゲインＧが必要以上に大きくなって寄生発振が引き起こされるような事態は発生しない。

次に、本発明の第４の実施形態について説明する。
図８は、本発明の第４の実施形態に係る発振回路の構成を示す図である。図８に示すように、この発振回路は、半導体集積回路１０３と、外付けのＳＡＷ振動子１１０と、伸長コイル１２０と、バリキャップ１３０とによって構成される。

半導体集積回路１０３は、直列接続されたインバータ１１〜１３と、抵抗１４〜１６と、コンデンサ１７〜１９と、ＮチャネルＭＯＳトランジスタ４１〜４３と、制御信号生成回路３１とを内蔵している。インバータ１１〜１３は、反転増幅回路を構成し、トランジスタ４１〜４３は、反転増幅回路に対する電源の供給を制御する電源供給制御回路を構成する。

電源供給制御回路を構成するトランジスタ４１〜４３のドレイン／ソースは、電源電位Ｖ_ＤＤと、反転増幅回路に含まれているＰチャネルＭＯＳトランジスタ１１ａ〜１３ａのソースとの間にそれぞれ接続されている。反転増幅回路に含まれているＮチャネルＭＯＳトランジスタ１１ｂ〜１３ｂのソースは、電源電位Ｖ_ＳＳ（本実施形態においては接地電位とする）に接続されている。

なお、電源電位Ｖ_ＤＤと反転増幅回路との間に接続されるトランジスタは、トランジスタ４１〜４３の内のいずれか１つでも良いし、２つでも良い。また、反転増幅回路のトランジスタ１１ａ〜１３ａのソースを互いに接続して、電源電位Ｖ_ＤＤとそれらのソースとの間に、１つのトランジスタを接続するようにしても良い。

本実施形態においては、制御信号生成回路３１が、電源供給制御回路を構成するトランジスタ４１〜４３に供給するゲート電位Ｖ_ＮＧを制御信号として生成することにより、これらのトランジスタ４１〜４３によって、インバータ１１〜１３に対する電源電位Ｖ_ＤＤの供給を制御している。

即ち、本実施形態に係る発振回路においては、起動時にゲート電位Ｖ_ＮＧをローレベルにして発振ループゲインＧが小さくなるように制御し、起動後の所定の期間においてゲート電位Ｖ_ＮＧを上昇させることにより発振ループゲインＧが次第に大きくなるように制御しており、発振周波数ｆが次第に高くなって基本発振周波数ｆ_０に達することにより安定な定常状態に入る。従って、発振ループゲインＧが必要以上に大きくなって寄生発振が引き起こされるような事態は発生しない。

次に、本発明の第５の実施形態について説明する。
図９は、本発明の第５の実施形態に係る発振回路の構成を示す図である。図９に示すように、この発振回路は、半導体集積回路１０４と、外付けのＳＡＷ振動子１１０と、伸長コイル１２０と、バリキャップ１３０とによって構成される。

半導体集積回路１０４は、直列接続されたインバータ１１〜１３と、抵抗１４〜１６と、コンデンサ１７〜１９と、ＰチャネルＭＯＳトランジスタ２１〜２３と、ＮチャネルＭＯＳトランジスタ４１〜４３と、制御信号生成回路３２とを内蔵している。インバータ１１〜１３は、反転増幅回路を構成し、トランジスタ２１〜２３及び４１〜４３は、反転増幅回路に対する電源の供給を制御する電源供給制御回路を構成する。

電源供給制御回路を構成するトランジスタ２１〜２３のソース／ドレインは、電源電位Ｖ_ＤＤと、反転増幅回路に含まれているＰチャネルＭＯＳトランジスタ１１ａ〜１３ａのソースとの間にそれぞれ接続されている。また、電源供給制御回路を構成するトランジスタ４１〜４３のドレイン／ソースは、反転増幅回路に含まれているＮチャネルＭＯＳトランジスタ１１ｂ〜１３ｂのソースと、電源電位Ｖ_ＳＳ（本実施形態においては接地電位とする）との間にそれぞれ接続されている。

同様に、反転増幅回路と電源電位Ｖ_ＳＳとの間に接続されるトランジスタは、トランジスタ４１〜４３の内のいずれか１つでも良いし、２つでも良い。また、反転増幅回路のトランジスタ１１ｂ〜１３ｂのソースを互いに接続して、それらのソースと電源電位Ｖ_ＳＳとの間に、１つのトランジスタを接続するようにしても良い。

本実施形態においては、制御信号生成回路３２が、電源供給制御回路を構成するトランジスタ２１〜２３に供給するゲート電位Ｖ_ＰＧを第１の制御信号として生成すると共に、電源供給制御回路を構成するトランジスタ４１〜４３に供給するゲート電位Ｖ_ＮＧを第２の制御信号として生成することにより、これらのトランジスタ２１〜２３及び４１〜４３によって、インバータ１１〜１３に対する電源電位Ｖ_ＤＤ及びＶ_ＳＳの供給を制御している。

即ち、本実施形態に係る発振回路においては、起動時にゲート電位Ｖ_ＰＧをハイレベルにすると共にゲート電位Ｖ_ＮＧをローレベルにして発振ループゲインＧが小さくなるように制御し、起動後の所定の期間においてゲート電位Ｖ_ＰＧを低下させると共にゲート電位Ｖ_ＮＧを上昇させることにより発振ループゲインＧが次第に大きくなるように制御しており、発振周波数ｆが次第に高くなって基本発振周波数ｆ_０に達することにより安定な定常状態に入る。従って、発振ループゲインＧが必要以上に大きくなって寄生発振が引き起こされるような事態は発生しない。

次に、本発明の第６の実施形態について説明する。
図１０は、本発明の第６の実施形態に係る発振回路の構成を示す図である。図１０に示すように、この発振回路は、半導体集積回路１０５と、外付けのＳＡＷ振動子１１０と、伸長コイル１２０と、バリキャップ１３０とによって構成される。

半導体集積回路１０５は、直列接続されたインバータ１１〜１３と、抵抗１４〜１６と、コンデンサ１７〜１９と、オペアンプ５０と、抵抗５１と、コンデンサ５２とを内蔵している。インバータ１１〜１３は、反転増幅回路を構成し、オペアンプ５０と、抵抗５１と、コンデンサ５２とは、反転増幅回路に対する電源の供給を制御する電源供給制御回路を構成する。

電源供給制御回路において、抵抗５１は、電源電位Ｖ_ＤＤとオペアンプ５０の非反転入力端子との間に接続され、コンデンサ５２は、オペアンプ５０の非反転入力端子と電源電位Ｖ_ＳＳ（本実施形態においては接地電位とする）との間に接続されている。オペアンプ５０の出力電位Ｖ_Ｏは、反転増幅回路に含まれているＰチャネルＭＯＳトランジスタ１１ａ〜１３ａのソースに供給されると共に、オペアンプ５０の反転入力端子に帰還される。その結果、オペアンプ５０の出力電位Ｖ_Ｏは、オペアンプ５０の非反転入力端子における電位とほぼ等しくなる。

図１１に、オペアンプの出力電位Ｖ_Ｏの変化を示す。時刻ｔ_０において電源電位Ｖ_ＤＤが立ち上がることにより半導体集積回路が起動されても、オペアンプ５０の出力電位Ｖ_Ｏはローレベルであり、インバータ１１〜１３は動作しない。その後、オペアンプ５０の非反転入力端子は、抵抗５１及びコンデンサ５２によって決定される時定数に従って充電されて電位が上昇し、それに伴ってオペアンプ５０の出力電位Ｖ_Ｏも次第に上昇する。その結果、インバータ１１〜１３が動作を開始し、インバータ４３の出力信号の振幅が次第に増加する。

図１２に、本実施形態に係る発振回路における発振ループゲインＧと発振周波数ｆとの関係を示す。発振ループゲインＧが小さいときには発振周波数ｆも低くなり、発振ループゲインＧが大きいときには発振周波数ｆも高くなる。ここで、寄生発振周波数ｆ_Ｐは、基本発振周波数ｆ_０よりも高い周波数であり、発振ループゲインＧが大きくならなければ、寄生発振が引き起こされることはない。

本実施形態に係る発振回路においては、起動時にオペアンプの出力電位Ｖ_Ｏをローレベルにして発振ループゲインＧが小さくなるように制御し、起動後の所定の期間においてオペアンプの出力電位Ｖ_Ｏを上昇させることにより発振ループゲインＧが次第に大きくなるように制御しており、発振周波数ｆが次第に高くなって基本発振周波数ｆ_０に達することにより安定な定常状態に入る。従って、発振ループゲインＧが必要以上に大きくなって寄生発振が引き起こされるような事態は発生しない。

次に、本発明の第７の実施形態について説明する。
図１３は、本発明の第７の実施形態に係る発振回路の構成を示す図である。図１３に示すように、この発振回路は、半導体集積回路１０６と、外付けのＳＡＷ振動子１１０と、伸長コイル１２０と、バリキャップ１３０とによって構成される。

半導体集積回路１０６は、直列接続されたインバータ１１〜１３と、抵抗１４〜１６と、コンデンサ１７〜１９と、ＮチャネルＭＯＳトランジスタ４４と、制御信号生成回路３３とを内蔵している。インバータ１１〜１３は、反転増幅回路を構成し、トランジスタ４４は、インバータ１１の入力端子をプルダウンするプルダウン回路を構成する。

本実施形態においては、プルダウン回路のトランジスタ４４のドレイン／ソースが、インバータ１１の入力端子と、電源電位Ｖ_ＳＳ（本実施形態においては接地電位とする）との間に接続されている。制御信号生成回路３３が、プルダウン回路のトランジスタ４４に供給するゲート電位Ｖ_ＰＤを制御信号として生成することにより、トランジスタ４４によって、インバータ１１の入力端子における発振信号Ｖ_１１の交流振幅が制御される。

図１４に、制御信号として用いられるゲート電位Ｖ_ＰＤ、及び、発振信号Ｖ_１１の変化を示す。時刻ｔ_０において電源電位Ｖ_ＤＤが立ち上がることにより半導体集積回路が起動されると、ゲート電位Ｖ_ＰＤは一旦ハイレベルとなり、トランジスタ４４がオン状態となって、インバータ１１の入力端子における発振信号Ｖ_１１の交流振幅が制限される。その後、ゲート電位Ｖ_ＰＤは次第にローレベルに低下し、トランジスタ４４がオフ状態に移行するので、発振信号Ｖ_１１の交流振幅が次第に増加する。

即ち、本実施形態に係る発振回路においては、起動時にゲート電位Ｖ_ＰＤをハイレベルにして発振ループゲインＧが小さくなるように制御し、起動後の所定の期間においてゲート電位Ｖ_ＰＤを低下させることにより発振ループゲインＧが次第に大きくなるように制御しており、発振周波数ｆが次第に高くなって基本発振周波数ｆ_０に達することにより安定な定常状態に入る。従って、発振ループゲインＧが必要以上に大きくなって寄生発振が引き起こされるような事態は発生しない。

次に、本発明の第８の実施形態について説明する。
図１５は、本発明の第８の実施形態に係る発振回路の構成を示す図である。図１５に示すように、この発振回路は、半導体集積回路１０７と、外付けのＳＡＷ振動子１１０と、伸長コイル１２０と、バリキャップ１３０とによって構成される。

半導体集積回路１０７は、直列接続されたインバータ１１〜１３と、抵抗１４〜１６と、コンデンサ１７〜１９と、ＰチャネルＭＯＳトランジスタ２４と、制御信号生成回路３４とを内蔵している。インバータ１１〜１３は、反転増幅回路を構成し、トランジスタ２４は、インバータ１１の入力端子をプルアップするプルアップ回路を構成する。

本実施形態においては、プルアップ回路のトランジスタ２４のソース／ドレインが、電源電位Ｖ_ＤＤと、インバータ１１の入力端子との間に接続されている。制御信号生成回路３４が、プルアップ回路のトランジスタ２４に供給するゲート電位Ｖ_ＰＵを制御信号として生成することにより、トランジスタ２４によって、インバータ１１の入力端子における発振信号Ｖ_１１の交流振幅が制御される。

図１６に、制御信号として用いられるゲート電位Ｖ_ＰＵ、及び、発振信号Ｖ_１１の変化を示す。時刻ｔ_０において電源電位Ｖ_ＤＤが立ち上がることにより半導体集積回路が起動される際に、ゲート電位Ｖ_ＰＵはローレベルであり、トランジスタ２４がオン状態となって、インバータ１１の入力端子における発振信号Ｖ_１１の交流振幅が制限される。その後、ゲート電位Ｖ_ＰＤは次第にハイレベルに上昇し、トランジスタ２４がオフ状態に移行するので、発振信号Ｖ_１１の交流振幅が次第に増加する。

即ち、本実施形態に係る発振回路においては、起動時にゲート電位Ｖ_ＰＵをローレベルにして発振ループゲインＧが小さくなるように制御し、起動後の所定の期間においてゲート電位Ｖ_ＰＵを上昇させることにより発振ループゲインＧが次第に大きくなるように制御しており、発振周波数ｆが次第に高くなって基本発振周波数ｆ_０に達することにより安定な定常状態に入る。従って、発振ループゲインＧが必要以上に大きくなって寄生発振が引き起こされるような事態は発生しない。

次に、本発明の第９の実施形態について説明する。
図１７は、本発明の第９の実施形態に係る発振回路の構成を示す図である。図１７に示すように、この発振回路は、半導体集積回路１０９と、外付けのＳＡＷ振動子１１０と、伸長コイル１２０と、バリキャップ１３０とによって構成される。

半導体集積回路１０９は、直列接続されたインバータ１１〜１３と、抵抗１４〜１６と、コンデンサ１７〜１９と、ＮチャネルＭＯＳトランジスタ４５と、制御信号生成回路３６とを内蔵している。インバータ１１〜１３は、反転増幅回路を構成し、トランジスタ４５は、バリキャップ１３０のアノード端子をプルダウンするプルダウン回路を構成する。

本実施形態においては、プルダウン回路のトランジスタ４５のソース／ドレインが、バリキャップ１３０のアノード端子と、電源電位Ｖ_ＳＳ（本実施形態においては接地電位とする）との間に接続されている。制御信号生成回路３６が、プルダウン回路のトランジスタ４５に供給するゲート電位Ｖ_ＰＤを制御信号として生成することにより、トランジスタ４５によって、バリキャップ１３０のアノード電位Ｖ_Ａが制御される。

図１８に、制御信号として用いられるゲート電位Ｖ_ＰＤ、及び、アノード電位Ｖ_Ａの変化を示す。時刻ｔ_０において電源電位Ｖ_ＤＤが立ち上がることにより半導体集積回路が起動されると、ゲート電位Ｖ_ＰＤは一旦ハイレベルとなり、トランジスタ４５がオン状態となって、アノード電位Ｖ_Ａがローレベルにプルダウンされると共に発振信号の交流振幅が制限される。その後、ゲート電位Ｖ_ＰＤは次第にローレベルに低下し、トランジスタ４５がオフ状態に移行するので、アノード電位Ｖ_Ａが次第に定常値に近付くと共に発振信号の交流振幅が次第に増加する。

即ち、本実施形態に係る発振回路においては、起動時にアノード電位Ｖ_Ａをプルダウンするように制御し、起動後の所定の期間においてアノード電位Ｖ_Ａを定常値に近付けるように制御しており、発振周波数ｆが次第に高くなって基本発振周波数ｆ_０に達することにより安定な定常状態に入る。従って、発振ループゲインＧが必要以上に大きくなって寄生発振が引き起こされるような事態は発生しない。

次に、本発明の第１０の実施形態について説明する。
図１９は、本発明の第１０の実施形態に係る発振回路の構成を示す図である。図１９に示すように、この発振回路は、半導体集積回路１０８と、外付けのＳＡＷ振動子１１０と、伸長コイル１２０と、バリキャップ１３０とによって構成される。

半導体集積回路１０８は、直列接続されたインバータ１１〜１３と、抵抗１４〜１６と、コンデンサ１７〜１９と、ＰチャネルＭＯＳトランジスタ２５と、制御信号生成回路３５とを内蔵している。インバータ１１〜１３は、反転増幅回路を構成し、トランジスタ２５は、バリキャップ１３０のカソード端子をプルアップするプルアップ回路を構成する。

本実施形態においては、プルアップ回路のトランジスタ２５のソース／ドレインが、電源電位Ｖ_ＤＤと、バリキャップ１３０のカソード端子との間に接続されている。制御信号生成回路３５が、プルアップ回路のトランジスタ２５に供給するゲート電位Ｖ_ＰＵを制御信号として生成することにより、トランジスタ２５によって、バリキャップ１３０のカソード電位Ｖ_Ｃが制御される。

図２０に、制御信号として用いられるゲート電位Ｖ_ＰＵ、及び、カソード電位Ｖ_Ｃの変化を示す。時刻ｔ_０において電源電位Ｖ_ＤＤが立ち上がることにより半導体集積回路が起動される際に、ゲート電位Ｖ_ＰＵはローレベルであり、トランジスタ２５がオン状態となって、カソード電位Ｖ_Ｃがハイレベルにプルアップされると共に発振信号の交流振幅が制限される。その後、ゲート電位Ｖ_ＰＵは次第にハイレベルに上昇し、ハイレベルトランジスタ２５がオフ状態に移行するので、カソード電位Ｖ_Ｃが次第に定常値に近付くと共に発振信号の交流振幅が次第に増加する。

即ち、本実施形態に係る発振回路においては、起動時にカソード電位Ｖ_Ｃをプルアップするように制御し、起動後の所定の期間においてカソード電位Ｖ_Ｃを定常値に近付けるように制御しており、発振周波数ｆが次第に高くなって基本発振周波数ｆ_０に達することにより安定な定常状態に入る。従って、発振ループゲインＧが必要以上に大きくなって寄生発振が引き起こされるような事態は発生しない。

本発明は、ＳＡＷ振動子、水晶振動子、又は、セラミック振動子等の発振素子を用いた電圧制御型の発振回路や、そのような発振回路を実現するための半導体集積回路において利用することが可能である。

本発明の第１の実施形態に係る発振回路の構成を示す図。本発明の第１の実施形態におけるゲート電位Ｖ_ＰＧの変化を示す図。本発明の第１の実施形態における発振ループゲインＧと発振周波数ｆとの関係を示す図。本発明の第２の実施形態に係る発振回路の構成を示す図。本発明の第３の実施形態に係る発振回路の構成を示す図。本発明の第３の実施形態におけるゲート電位Ｖ_ＮＧの変化を示す図。本発明の第３の実施形態における発振ループゲインＧと発振回路の発振周波数ｆとの関係を示す図。本発明の第４の実施形態に係る発振回路の構成を示す図。本発明の第５の実施形態に係る発振回路の構成を示す図。本発明の第６の実施形態に係る発振回路の構成を示す図。本発明の第６の実施形態におけるオペアンプ出力電位Ｖ_Ｏの変化を示す図。本発明の第６の実施形態における発振ループゲインＧと発振回路の発振周波数ｆとの関係を示す図。本発明の第７の実施形態に係る発振回路の構成を示す図。本発明の第７の実施形態におけるゲート電位Ｖ_ＰＤ及び発振信号Ｖ_１１の変化を示す図。本発明の第８の実施形態に係る発振回路の構成を示す図。本発明の第８の実施形態におけるゲート電位Ｖ_ＰＵ及び発振信号Ｖ_１１の変化を示す図。本発明の第９の実施形態に係る発振回路の構成を示す図。本発明の第９の実施形態におけるゲート電位Ｖ_ＰＤ及びアノード電位Ｖ_Ａの変化を示す図。本発明の第１０の実施形態に係る発振回路の構成を示す図。本発明の第１０の実施形態におけるゲート電位Ｖ_ＰＵ及びカソード電位Ｖ_Ｃの変化を示す図。ＳＡＷ振動子を用いた従来の電圧制御型発振回路の構成を示す図。ＳＡＷ振動子の等価回路を示す図。

符号の説明

１１〜１３インバータ、１１ａ〜１３ａＰチャネルＭＯＳトランジスタ、１１ｂ〜１３ｂＮチャネルＭＯＳトランジスタ、１４〜１６抵抗、１７〜１９コンデンサ、２１〜２５ＰチャネルＭＯＳトランジスタ、３０〜３６制御信号生成回路、４１〜４５ＮチャネルＭＯＳトランジスタ、１００半導体集積回路、１１０ＳＡＷ振動子、１２０伸長コイル、１３０バリキャップ

Claims

直列接続された発振素子とコイルとバリキャップとを含む直列共振回路と、
前記直列共振回路の両端間に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う反転増幅回路と、
制御信号に従って、前記バリキャップの一端をプルアップ又はプルダウンするプルアップ／ダウン回路と、
起動時に前記バリキャップの一端がプルアップ又はプルダウンされ、起動後の所定の期間において前記バリキャップに印加される制御電圧が次第に定常値に近付くように、前記制御信号を生成する制御信号生成回路と、
を具備する発振回路。
前記反転増幅回路の入力端子と基準電位との間に接続された第１のコンデンサと、
前記反転増幅回路の出力端子と基準電位との間に接続された第２のコンデンサと、
をさらに具備する請求項１に記載の発振回路。
前記反転増幅回路の入出力端子間に接続され、少なくとも直流信号を帰還する帰還素子をさらに具備する請求項１〜２のいずれか１項記載の発振回路。
前記発振素子が、表面弾性波振動子、水晶振動子、又は、セラミック振動子である、請求項１〜３のいずれか１項記載の発振回路。
直列接続された発振素子とコイルとバリキャップとを含む直列共振回路の両端間に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う反転増幅回路と、
制御信号に従って、前記バリキャップの一端をプルアップ又はプルダウンするプルアップ／ダウン回路と、
起動時に前記バリキャップの一端がプルアップ又はプルダウンされ、起動後の所定の期間において前記バリキャップに印加される制御電圧が次第に定常値に近付くように、前記制御信号を生成する制御信号生成回路と、
を具備する半導体集積回路。
前記反転増幅回路の入力端子と基準電位との間に接続された第１のコンデンサと、
前記反転増幅回路の出力端子と基準電位との間に接続された第２のコンデンサと、
をさらに具備する請求項５に記載の半導体集積回路。
前記反転増幅回路の入出力端子間に接続され、少なくとも直流信号を帰還する帰還素子をさらに具備する請求項５〜６のいずれか１項記載の半導体集積回路。