JP4264091B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP4264091B2 JP4264091B2 JP2006050956A JP2006050956A JP4264091B2 JP 4264091 B2 JP4264091 B2 JP 4264091B2 JP 2006050956 A JP2006050956 A JP 2006050956A JP 2006050956 A JP2006050956 A JP 2006050956A JP 4264091 B2 JP4264091 B2 JP 4264091B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper
- tin
- wiring
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
このため、低い融点で結晶成長させることのできる錫めっきや半田めっきもしくは鉛代替半田等を施した後、熱処理することで欠陥の無い皮膜を形成し、しみ出しや斑点状のしみの発生を防止するといった手法が一般的にとられるが、半田等の低融点ロウ材実装時の熱や、再実装(リペア)時の熱により、銅を主成分とする配線層中の銅成分が半田等の低融点ロウ材中に拡散し接合性を劣化させるという不具合があった。
上記の配線基板によれば、配線層のうち電極が低融点ロウ材を介して接続される領域の表面に、熱処理された銅錫合金層および熱処理された銀または金と錫との合金層が順次形成されていることから、銅錫合金層と銀または金と錫との合金層の融点が実装温度より高いことにより、実装温度では銅錫合金層および銀または金と錫との合金層が熱による化学変化を伴わないため、低融点ロウ材を配線層に接続する際、銅を主成分とする配線層中の銅成分が低融点ロウ材中に拡散することを効果的に防止することが可能となる。その結果、半田等の低融点ロウ材実装時の熱や、再実装(リペア)時の熱により、銅を主成分とする配線層中の銅成分が半田等の低融点ロウ材中に拡散し接合性を劣化させることを効果的に防止することが可能となる。また、銅錫合金層の上に銀または金と錫との合金層が形成されていることから、低融点ロウ材で実装するのに対して、低融点ロウ材,銀または金と錫との合金層,銅錫合金層,配線層中の銅と順次融点が高くなる構成とすることができる。
その結果、銅を主成分とする配線層中の銅成分の拡散をより効果的に抑えることが可能となる。
ここで実装温度とは、銅を主成分とする配線層上に電極が低融点ロウ材を介して接続される領域の表面に、順次熱処理された銅錫合金層と熱処理された銀または金と錫との合金層が形成された配線基板に、電子部品を配線層に半田等の低融点ロウ材を介して実装する際の配線基板の温度のことである。
本実施の形態による配線基板によれば、銅錫合金層は、配線層の表面に被着された錫めっき層に配線層の銅が熱処理によって拡散して形成され、銀または金と錫との合金層は、錫めっき層の表面に被着された銀めっき層または金めっき層に錫めっき層の錫が熱処理によって拡散して形成されたものであるときには、低融点ロウ材で実装するのに対して、低融点ロウ材,銀または金と錫との合金層,銅錫合金層,配線層中の銅と順次融点が高くなる構成とすることが可能となり、銅を主成分とする配線層中の銅成分の拡散を効果的に抑えることが可能となる。その結果、半田等の低融点ロウ材実装時の熱や、再実装(リペア)時の熱により、銅を主成分とする配線層中の銅成分が半田等の低融点ロウ材中に拡散し接合性を劣化させることを効果的に防止することが可能となる。
上記配線基板の製造方法によれば、ガラスセラミックスから成る絶縁基体に銅を主成分とした配線層を形成する工程と、前記配線層のうち電子部品の電極が低融点ロウ材を介して接続される領域の表面に、錫めっき層と銀めっき層または金めっき層とを順次被着する工程と、しかる後、前記低融点ロウ材の融点より50℃乃至100℃高い温度で錫めっき層と銀めっき層または金めっき層とに熱処理を施す工程とを具備することから、銀めっき層または金めっき層が錫と合金化する過程において、ピンホール等の欠陥の発生を抑えたより一層緻密な金属層が形成されることによって、また銀または金と錫との合金層よりもより一層融点の高い銅錫合金層が形成されることによって、配線層の電極が半田等の低融点ロウ材を介して接合される領域以外の表面にしみ出しや斑点状のしみを形成して外観不良を生じることを効果的に防止することが可能となるうえ、電子部品を配線層に低融点ロウ材を介して接合する際に、銅を主成分とする配線層中の銅成分が半田等の低融点ロウ材中に熱拡散することを効果的に防止することが可能となる。
この破断モードの評価基準は接合性と同様とした。
また、合金化温度と低融点ロウ材の融点との差が125℃の試料No.6は、接合性およびリペア性は良好であったが、絶縁性が劣化していた(表中の絶縁性の欄に△で示す)。
また、錫めっき層の膜厚が0.3μmの試料No.9は、破壊界面に下地の銅錫合金層の一部が露出するものの強度的に問題はなく、実用上問題の無いレベルであった(表中の接合性およびリペア性の欄に△で示す)。また、錫めっき層の膜厚が5.5,6.0μmの試料No.16,17は、接合性およびリペア性ともに良好なものであったが、錫めっき層の形成に3乃至4時間と多くの時間が必要であった。
さらに、何れの配線基板もウイスカの発生は無かった。
2・・・・配線層
3・・・・電子部品
4・・・・配線基板
5・・・・低融点ロウ材
6・・・・銅錫合金層
7・・・・銀または金と錫との合金層
8・・・・蓋体
9・・・・錫めっき層
10・・・・銀めっき層または金めっき層
Claims (3)
- 電子部品が搭載されるガラスセラミックからなる絶縁基体と、該絶縁基体に形成された銅を主成分とした配線層と、前記配線層上に形成された銅錫合金層および銀錫合金とを有する配線基板の製造方法であって、前記電子部品の電極が電気的に接続される前記配線層の領域の表面に、0.5〜5μmの厚みを有する錫めっき層、および0.13〜1.3μmの厚みを有する銀めっき層を順次形成し、かつ熱処理することにより、前記配線層上に銅錫合金層および銀錫合金層を順次形成する配線基板の製造方法。
- 前記錫めっき層の厚みに対する前記銀めっき層の厚みの比は、1/4である請求項1に記載の配線基板の製造方法。
- 電子部品が搭載されるガラスセラミックからなる絶縁基体と、該絶縁基体に形成された銅を主成分とした配線層と、前記配線層上に形成された銅錫合金層および金錫合金とを有する配線基板の製造方法であって、前記電子部品の電極が電気的に接続される前記配線層の領域の表面に、0.5〜5μmの厚みを有する錫めっき層、および0.4〜4.1μmの厚みを有する金めっき層を順次形成し、かつ熱処理することにより、前記配線層上に銅錫合金層および金錫合金層を順次形成する配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006050956A JP4264091B2 (ja) | 2002-09-25 | 2006-02-27 | 配線基板の製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002279128 | 2002-09-25 | ||
| JP2006050956A JP4264091B2 (ja) | 2002-09-25 | 2006-02-27 | 配線基板の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002331239A Division JP3792642B2 (ja) | 2002-09-25 | 2002-11-14 | 配線基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006203230A JP2006203230A (ja) | 2006-08-03 |
| JP4264091B2 true JP4264091B2 (ja) | 2009-05-13 |
Family
ID=36960873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006050956A Expired - Fee Related JP4264091B2 (ja) | 2002-09-25 | 2006-02-27 | 配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4264091B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5311656B2 (ja) * | 2008-12-27 | 2013-10-09 | 京セラSlcテクノロジー株式会社 | 配線基板 |
| CN114765923A (zh) * | 2021-05-20 | 2022-07-19 | 上海贺鸿电子科技股份有限公司 | 一种5g基站隔离器三层线路板及其制备方法 |
-
2006
- 2006-02-27 JP JP2006050956A patent/JP4264091B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006203230A (ja) | 2006-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3555563B2 (ja) | 積層チップバリスタの製造方法および積層チップバリスタ | |
| US9017563B2 (en) | Plating method of circuit substrate, production method of plated circuit substrate, and silver etching liquid | |
| KR101718950B1 (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
| JP2007043144A (ja) | 電子部品、電子部品の実装構造および電子部品の製造方法 | |
| KR100516759B1 (ko) | 질화알루미늄소결체 및 그로부터 제조된 금속화기판 | |
| JP2009141292A (ja) | 外部端子電極具備電子部品、その搭載電子用品及び外部端子電極具備電子部品の製造方法 | |
| JPH04169002A (ja) | 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法 | |
| JP4264091B2 (ja) | 配線基板の製造方法 | |
| US5928568A (en) | Thick film circuit having conductor composition with coated metallic particles | |
| JP3792642B2 (ja) | 配線基板およびその製造方法 | |
| JP3857219B2 (ja) | 配線基板およびその製造方法 | |
| JP3866164B2 (ja) | 配線基板 | |
| JP2973558B2 (ja) | チップ型電子部品用導電性ペースト | |
| JP3208438B2 (ja) | 金属層を備えたセラミックス基板とその製造方法 | |
| JP2003109838A (ja) | セラミック電子部品 | |
| JP3929989B2 (ja) | 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板。 | |
| JP4761595B2 (ja) | メタライズ基板 | |
| JP2002084051A (ja) | 銅メタライズ組成物、低温焼結セラミック配線基板、及びその製造方法 | |
| JP2004281426A (ja) | ガラスセラミック配線基板 | |
| JP4570190B2 (ja) | 配線基板 | |
| JP3631572B2 (ja) | 配線基板およびその製造方法 | |
| JPH1065294A (ja) | セラミックス配線基板およびその製造方法 | |
| JP2000022029A (ja) | 配線基板 | |
| JP4856745B2 (ja) | フレキシブル基板用導体およびその製造方法並びにフレキシブル基板 | |
| JP2002128581A (ja) | 銅メタライズ組成物ならびにそれを用いたセラミック配線基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090120 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090213 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |