JP4265478B2 - 半導体装置及びその製造方法 - Google Patents

Description

本発明は、回路基板上にＩＣチップを実装してなる半導体装置及びその製造方法に関するものである。

従来、回路基板上にＩＣチップを実装してなる半導体装置が知られており、その一例が特許文献１に開示されている。

この半導体装置（半導体パッケージ）は、ＩＣチップを回路基板上に配置した状態で、ＩＣチップに設けられた電極（金属化された表面）と回路基板に設けられたパッドとを複数のワイヤによって電気的に接続してなるものである。これにより、ＩＣチップに構成された半導体素子と、回路基板における外部電極との間の電気的な配線部（電極、パッド、ワイヤ含む）の抵抗、すなわち配線抵抗を低減している。

しかしながら、上記構成の場合、複数のワイヤを接続するための電極面積をＩＣチップ表面に確保する必要があるため、ＩＣチップの体格が大きくなる。また、ワイヤによりＩＣチップと回路基板とを接続する構成であるので、半導体装置の体格をＩＣチップとほぼ同等とすることができない。すなわち、体格を小型化することができない。また、複数のワイヤを接続する必要があるので、加工時間が長くなる。

また、それ以外にも、ＩＣチップの表面に形成された電極を厚くすることにより配線抵抗を低減する方法もある。しかしながら、この電極は通常ＣＶＤ法等を用いて形成されるため、厚く形成しようとすると加工時間が長くなるという問題がある。

本発明は上記問題点に鑑み、配線抵抗を低減しつつ体格を小型化でき、加工時間を短縮できる半導体装置及びその製造方法を提供することを目的とする。

請求項１〜８に記載の発明は、半導体装置に関する発明である。

上記目的を達成する為に請求項１に記載の半導体装置は、一面に複数の電極を有するＩＣチップと、絶縁基板と、当該絶縁基板の内部及び表面の少なくとも一方に設けられた配線パターンと、当該配線パターンを底部とし、接続材料が充填されたビアホールと、絶縁基板の表面に設けられ、配線パターンと電気的に接続された外部電極を有する回路基板とを備え、ＩＣチップが回路基板上に搭載され、電極と配線パターンとが接続材料を介して電気的に接続されたものである。そして、配線パターンは、その厚さが電極の厚さよりも厚くされ、ＩＣチップの各電極に対して複数のビアホールが略均等に分散して設けられ、絶縁基板は熱可塑性樹脂からなり、電極はビアホール内に充填された接続材料と接合され、当該接合部位が熱可塑性樹脂により封止されていることを特徴とする。

このように、本発明の半導体装置によると、回路基板における配線パターンの厚さが、ＩＣチップの電極よりも厚くなっている。また、ＩＣチップの電極が、ビアホール内に充填された接続材料と直接接合されている。さらには、各電極ごとに複数のビアホールが略均等に分散して設けられ、これにより、電極面積が大きくても、電極から接続材料の充填されたビアホールまでの配線長を短くすることができるようになっている。したがって、ＩＣチップにおける半導体素子と回路基板における外部電極とを電気的に接続する接続部位（配線部）の抵抗（配線抵抗）、すなわち半導体装置（半導体パッケージ）における配線抵抗を低減することができる。

また、絶縁基板として熱可塑性樹脂を用いており、この熱可塑性樹脂によって、ＩＣチップにおける電極と回路基板における接続材料との接合部が樹脂封止されている。したがって、モールド樹脂を不要とすることができる。

また、回路基板の配線パターンは、ＩＣチップの電極に比べて厚くしやすい（例えば予め厚い導体箔を準備し、パターン化する）ので、加工時間を短縮することができる。さらには、ＩＣチップの電極はビアホール内に充填された接続材料を介して配線パターンと接続する構成であるので、半導体装置の体格を小型化することが可能である。

回路基板の一例としては、請求項２に記載のように、ＩＣチップの搭載面の裏面に外部電極を有し、配線パターンは絶縁基板内に設けられ、ビアホールとは異なる層のビアホール内に充填された接続材料を介して、外部電極と電気的に接続されたものを適用することができる。このように、半導体装置を所謂ＣＳＰ（Chip Size package）とすることができる。また、それ以外にも、回路基板の一面に配線パターンが設けられた構成とすることもできる。

請求項３に記載のように、配線パターンは、電極よりも比抵抗の小さな金属材料を用いて形成されていることが好ましい。これにより、半導体装置における配線抵抗をより低減することができる。

請求項４に記載のように、電極は、ＩＣチップにおける素子形成領域上に設けられていることが好ましい。このような構成とすると、ＩＣチップにおいて半導体素子と電極との間の配線長を短くすることができるので、半導体装置における配線抵抗を低減することができる。尚、絶縁基板が熱可塑性樹脂であるので、加熱・加圧により、電極及び回路基板の接続と、電極形成領域外のＩＣチップと熱可塑性樹脂との接着（すなわち接続部の封止）をほぼ同時に実施することができる。従って、素子形成領域上に電極が形成された構成でありながら、加熱・加圧時に素子形成領域に加わる応力を低減することができるので、クラックの発生を防ぐことができる。

請求項５に記載のように、配線パターンが絶縁基板内に設けられ、配線パターンと電極を電気的に接続する接続材料の充填されたビアホールが、当該ビアホールとは異なる層に設けられたビアホールと重ならないように、所定量ずれて設けられていると良い。

この場合、配線パターンを挟んで配線パターンと電極を電気的に接続する接続材料の充填されたビアホールの対向位置にある熱可塑性樹脂により、加熱・加圧時の応力を緩和させることができる。従って、ＩＣチップの素子形成領域に加わる応力をより低減することができ、クラックの発生を防ぐことができる。

尚、ＩＣチップの電極は、チップ表面に対して平坦であっても良いが、請求項６に記載のように、ＩＣチップの一面から突出していると、電極と回路基板の接続部位を先に接した状態とすることができるので、加熱・加圧時の軟化した熱可塑性樹脂の回りこみを低減でき、電極と配線パターンの良好な接続状態を確保することができる。

また、回路基板に実装されるＩＣチップは１つのみであっても良いし、請求項７に記載のように、複数であっても良い。複数のＩＣチップを同一の回路基板に実装する場合、回路基板に１つのＩＣチップを実装した半導体装置を複数準備するよりも、例えばマザーボードへの実装面積を小さくすることができる。その際、複数のＩＣチップを全て同じＩＣチップとしても良いし、請求項８に記載のように種類の異なるＩＣチップとしても良い。

次に、請求項９〜１６に記載の発明は、半導体装置の製造方法に関する発明である。

請求項９に記載の半導体装置の製造方法は、一面に複数の電極を有する半導体基板を準備する半導体基板準備工程と、絶縁基板と、当該絶縁基板の内部及び表面の少なくとも一方に設けられた配線パターンと、当該配線パターンを底部とし、接続材料が充填されたビアホールと、絶縁基板の表面に設けられ、配線パターンと電気的に接続された外部電極を有する回路基板を準備する回路基板準備工程と、電極と配線パターンが接続材料を介して電気的に接続されるように半導体基板を回路基板に実装する実装工程とを備える。そして、回路基板準備工程において、熱可塑性樹脂からなる絶縁基板を用い、配線パターンを電極の厚さよりも厚く形成するとともに、電極ごとに複数のビアホールが略均等に分散して配置されるようにビアホールを形成し、熱可塑性樹脂からなる絶縁基板を有する回路基板を準備するとともに、実装工程において、回路基板上に半導体基板を位置決めした状態で加熱・加圧することにより、半導体基板の電極と回路基板におけるビアホール内に充填された接続材料とを接合させて、この接合部位を軟化された熱可塑性樹脂によって封止することを特徴とする。

この発明の作用効果は、請求項１に記載の発明の作用効果と同様であるので、その記載を省略する。

請求項１１に記載の発明の作用効果は、請求項３に記載の発明の作用効果と同様であるので、その記載を省略する。

請求項１１〜１３に記載の発明の作用効果は、請求項４〜６に記載の発明の作用効果と同様であるので、その記載を省略する。

請求項９〜１３いずれかに記載の発明において、半導体基板とはウエハ及び当該ウエハから切断されたチップのいずれかを示している。半導体基板がウエハの場合、請求項１４に記載のように実装工程後、半導体基板及び回路基板を所定サイズに切断する切断工程を備えれば良い。

その際、請求項１５に記載のように、複数の素子形成領域を備えるように、半導体基板及び回路基板を所定サイズに切断すると、マザーボードに対する半導体装置の実装面積を小さくすることができる。また、個別に実装するよりも実装時間を短縮することができる。

請求項１６に記載の発明の作用効果は、請求項８に記載の発明の作用効果と同様であるので、その記載を省略する。

以下、本発明の実施の形態を図に基づいて説明する。
（第１の実施形態）
図１は、本実施の形態における半導体装置の概略構成を示す図であり、（ａ）は一部分の拡大断面図、（ｂ）は（ａ）の下側（バンプ側）から見た平面図である。

図１（ａ）に示すように、半導体装置１００は、一面に電極を有するＩＣチップ１０と、当該ＩＣチップ１０を搭載する回路基板２０とにより構成される。

ＩＣチップ１０は、シリコン等の基板に半導体素子（図示せず）が形成され、当該素子形成領域上に、図示されない配線部を介して外部接続端子としての電極１１が電気的に接続されている。そして、この電極１１を除く部位（電極非形成部）が、有機樹脂材料（例えばポリイミドやポリベンゾオキサゾール）や無機材料（例えば窒化シリコン）からなる保護膜により被覆保護されている。

電極１１は、その構成材料として例えばアルミ（Ａｌ）、金（Ａｕ）を適用することができ、本実施形態においては、例えばＣＶＤ法により、厚さ略１μｍのＡｌからなる電極１１が、ＩＣチップ１０表面から回路基板２０側へ突出するようにＩＣチップ１０の周縁部に複数個形成されている。尚、電極１１はＩＣチップ１０表面に対して平坦に設けられた構成としても良いし、この平坦な電極上に例えば無電解めっきによりＮｉ−Ａｕからなる突出電極を形成した構成としても良い。

回路基板２０は、絶縁基板２１と、絶縁基板２１の内部及び／又は表面に設けられた配線パターン２２と、配線パターン２２を底部とし、ＩＣチップ１０の電極１１と配線パターン２２とを電気的に接続する第１の接続材料２３の充填された第１のビアホール２４とにより構成される。

絶縁基板２１は例えば熱可塑性樹脂を構成材料とすることができ、本実施形態においては液晶ポリマーを適用している。そして、熱可塑性樹脂からなる絶縁基板２１の内部に配線パターン２２が設けられている。

配線パターン２２は、その構成材料として、例えば銅（Ｃｕ）、銀（Ａｇ）、Ａｕ、Ａｌ等の低抵抗金属材料を適用することができ、本実施形態においては、例えば厚さ１０〜３０μｍのＣｕ箔をエッチングすることにより配線パターン２２が形成されている。配線パターン２２は、それ以外にもスクリーン印刷法やメッキ法等の公知の技術を用いて形成することが可能である。

第１の接続材料２３は、電極１１と配線パターン２２を電気的に接続できる材料であれば限定されるものではないが、本実施形態においては、低抵抗金属材料からなる導電性ペーストを適用している。また、第１のビアホール２４は、配線パターン２２を底部とし、ＩＣチップ１０の電極１１の形成位置に対応して形成されている。

このように構成される半導体装置１００は、ＩＣチップ１０を回路基板２０上に搭載した状態で、ＩＣチップ１０の電極１１が第１の接続材料２３と直接接合している。また、この接合部は、その周囲をＩＣチップ１０の電極１１を有する面の電極非形成部（保護膜）に接着した絶縁基板２１の構成材料である熱可塑性樹脂によって気密に封止されている。

また、配線パターン２２は、ＩＣチップ１０の電極１１よりも厚く設けられている。従って、ＩＣチップ１０の電極１１が薄くても、それよりも厚い配線パターン２２によって半導体装置１００の配線抵抗を低減することができる。

また、配線パターン２２は、電極１１の構成材料であるＡｌよりも比抵抗の小さな銅（Ｃｕ）を用いて形成されている。従って、半導体装置１００の配線抵抗をより低減することができる。さらに本実施形態においては、ＩＣチップ１０の電極１１が、配線パターン２２と接する第１の接続材料２３と直接接合しているので、配線抵抗をより低減することができる。

また、ＩＣチップ１０の電極１１は第１のビアホール２４内に充填された第１の接続材料２３を介して配線パターン２２と接続する構成であるので、ワイヤ等が不要であり、半導体装置１００の体格を小型化することが可能である。特に、本実施形態における回路基板２０は、図１（ａ）に示すように、ＩＣチップ１０の搭載面の裏面に、マザーボードに接続するための外部電極としてのバンプ２５を有し、配線パターン２２は、第２のビアホール２６内に充填された第２の接続材料２７により、バンプ２５と電気的に接続されている。従って、回路基板２０の両表面を活用することができるので、回路基板２０の平面方向において、回路基板２０をＩＣチップ１０と略同等の大きさとすることができ、半導体装置１００の体格を小型化（本実施形態においては所謂ＣＳＰ（Chip Size package）タイプ）することができる。尚、第２の接続材料２７は第１の接続材料２３と異なる材料を用いても良いが、本実施形態においては同一の材料を適用している。

尚、図１（ｂ）に示すように、回路基板２０の異なる層に形成された第１のビアホール２４と第２のビアホール２６は、回路基板２０の平面方向において、所定量ずれて（図１（ａ），（ｂ）においては重ならないように）設けられている。この効果については、後述の製造方法において説明する。

次に、半導体装置１００の製造方法について、その一例を図２（ａ）〜（ｅ）を用いて説明する。図２は製造方法を示す工程別断面図であり、（ａ），（ｂ）は回路基板準備工程、（ｃ），（ｄ）は実装工程、（ｅ）はバンプ形成工程を示している。尚、本実施形態においては、図示されないが、回路基板２０の形成前或いは回路基板２０の形成と並行して、ＩＣチップ１０を公知の半導体プロセスを用いて準備するものとする。その際、ＩＣチップ１０の電極１１は、ＩＣチップ１０を小型化するために素子形成領域上に形成され、チップ１０表面に対して突出するように形成される。

先ず回路基板準備工程が実施される。本実施形態における回路基板２０は、２種類の樹脂フィルムを積層し、加熱・加圧することにより形成される。

図２（ａ）に示すように、片面に銅箔が貼着された液晶ポリマーからなる第１の樹脂フィルム２１ａにおいて、銅箔をエッチングすることにより配線パターン２２を形成する。尚、本実施形態における第１の樹脂フィルム２１ａは、平面方向の大きさがその表面に搭載されるＩＣチップ１０と略同等の大きさに加工されている。配線パターン２２はそれ以外にも印刷法やメッキ法等により形成することもできるが、導体箔（銅箔）をエッチングして配線パターン２２を形成する構成とすると、予め所定厚さを有する導体箔（銅箔）を選択することで配線パターン２２の厚さを調整できるので好ましい。

配線パターン２２の形成後、図２（ａ）に示すように、第１の樹脂フィルム２１ａの配線パターン２２形成面の裏面側から例えばレーザ光を照射し、第１の樹脂フィルム２１ａを貫通しつつ配線パターン２２を底面とする第１のビアホール２４を形成する。第１のビアホール２４の形成には、例えば炭酸ガスレーザ、ＵＶ−ＹＡＧレーザ等を用いることができる。その他にもドリル加工等により機械的に第１のビアホール２４を形成することも可能であるが、小径でかつ配線パターン２２を傷つけないように加工することが必要とされるため、レーザによる加工法を選択することが好ましい。

第１のビアホール２４の形成が完了すると、第１のビアホール２４内に第１の接続材料２３を充填する。本実施形態においては、第１の接続材料２３として、Ｃｕ，Ａｇ，Ｓｎ等の金属粒子に有機溶剤を加え、これを混練しペースト化した導電性ペーストを用いるものとする。尚、導電性ペーストには、それ以外にも低融点ガラスフリットや有機樹脂、或いは無機フィラーを適宜添加・混合しても良い。この導電性ペーストは、図示されないスクリーン印刷機やディスペンサ等を用いて第１のビアホール２４内に充填される。

このとき、第１の接続材料２３は、図２（ａ）に示すように第１のビアホール２４の上部開口面から底部方向に所定の間隙をもって充填される。これにより、後述するＩＣチップ１０の電極１１との接合時に、ＩＣチップ１０の表面から突出する電極１１により押されて第１の接続材料２３が溢れ出し、隣接する第１のビアホール２４との間で短絡が生じるのを防ぐことができる。尚、電極１１が突出電極でない場合には、電極１１との接続を確保するために、第１のビアホール２４の上部開口面まで充填されると良い。

また、第１の樹脂フィルム２１ａの加工と並行して、第１の樹脂フィルム２１ａとともに回路基板２０を構成する第２の樹脂フィルムの加工が実施される。図２（ｂ）に示すように、第１の樹脂フィルム２１ａ同様、液晶ポリマーからなる第２の樹脂フィルム２１ｂに例えばレーザ光を照射し、第２の樹脂フィルム２１ｂを貫通しつつ、第１の樹脂フィルム２１ａを積層した状態で配線パターン２２を底面とする第２のビアホール２６を形成する。この第２のビアホール２６は、例えば第１のビアホール２４と略同一径を有しており、積層方向における第１のビアホール２４の形成位置とは異なる位置（所定量すれて）形成されている。尚、第２のビアホール２６が第１のビアホール２４と異なる径を有する構成としても良い。例えばバンプ２５間の間隔によっては、第２のビアホール２６を第１のビアホール２４よりも大きな径とすることができる。

第２のビアホール２６の形成後、第２のビアホール２６内に第２の接続材料２７を充填する。本実施形態においては、第１の接続材料２３と同一の導電性ペーストを、図示されないスクリーン印刷機やディスペンサ等を用いて充填する。尚、第２の接続材料２７として、第１の接続材料２３と異なる材料を用いても良いが、製造工程が増加するため、同一材料を用いることが好ましい。

このように、第１の樹脂フィルム２１ａと第２の樹脂フィルム２１ｂの加工を並行して一度に実施することで、製造工程を簡素化している。しかしながら、それぞれの形成を別個に実施しても良い。

そして、加工された各樹脂フィルム２１ａ，２１ｂを配線パターン２２が内部に配置されるように積層し、この積層体の上下両面から加熱・加圧する。これにより、各樹脂フィルム２１ａ，２１ｂが軟化して互いに接着し、絶縁基板２１を構成するとともに、配線パターン２２と各接続材料２３，２７が接合して図２（ｃ）に示される回路基板２０が形成される。以上が回路基板準備工程である。

次に、形成された回路基板２０上にＩＣチップ１０を実装する実装工程が実施される。先ず、図２（ｃ）に示すように、回路基板２０に形成された第１のビアホール２４に対してＩＣチップ１０の電極１１を位置決めし、この位置決め状態でＩＣチップ１０を回路基板２０に載置する。このときＩＣチップ１０の電極１１と回路基板２０の表面（第１のビアホール２４形成領域含む）が接した状態となる。そして、この位置決め載置状態にて、加熱・加圧する。尚、図２（ｃ）においては、便宜上、両者を離間して図示している。

加熱・加圧方法としては、例えばパルスヒート方式の熱圧着ツール（図示せず）を用い、２５０〜４００℃の温度に加熱し、数〜数十秒間、１〜１０ＭＰａの圧力で加圧して、ＩＣチップ１０を回路基板２０に押し付ける。

この加熱・加圧によって、ＩＣチップ１０の電極１１と第１の接続材料２３との界面にて、各界面を超えて両者を構成する金属原子が熱拡散し、電極１１と第１の接続材料２３とが、拡散接合により電気的に、且つ、十分な接合強度をもって接合される。そして、第１の接続材料２３を介して、ＩＣチップ１０の電極１１が、当該電極１１よりも厚く、比抵抗の小さな金属材料からなる回路基板２０の配線パターン２２に電気的に接続される。従って、ＩＣチップ１０の電極１１を厚くしたり、複数のワイヤを介して接続しなくとも、半導体装置１００の配線抵抗を低減することができる。

また、配線パターン２２は、所定の厚さを有する導体箔（銅箔）をエッチングして形成するので、例えばＣＶＤ法等により金属材料を堆積させて電極１１を厚く形成するよりも、加工時間を短縮することができる。さらには、ＩＣチップ１０の電極１１は第１のビアホール２４内に充填された第１の接続材料２３を介して配線パターン２２と接続する構成であるので、ワイヤ等が不要であり、半導体装置１００の体格を小型化することができる。

また、上述の拡散接合とともに、絶縁基板２０を構成する熱可塑性樹脂が加熱によって軟化し、ＩＣチップ１０からの加圧によってＩＣチップ１０の電極非形成部（保護膜）に接着する。すなわち、ＩＣチップ１０の電極１１と第１の接続材料２３との接合部は、絶縁基板２０の構成材料である熱可塑性樹脂によって気密に封止されることとなる。従って、別途モールド樹脂により接合部を封止する必要がないので、工数を削減でき、製造コストを低減することができる。

尚、本実施形態においては、ＩＣチップ１０の電極１１がチップ１０表面から突出しているので、加熱・加圧時に電極１１と回路基板２０の第１の接続材料２３とを先に接した状態とすることができる。すなわち、加熱により軟化した熱可塑性樹脂が接合前に接合部に回りこむのを低減することができるので、電極１１と第１の接続材料２３（すなわち配線パターン２２）との良好な接続状態を確保することができる。

また、ＩＣチップ１０の電極１１が素子形成領域上に形成されているものの、回路基板２０を構成する絶縁基板２１が加熱により軟化する熱可塑性樹脂により構成されるので、加圧によりＩＣチップ１０の素子形成領域に伝達される応力を低減することができる。すなわち、ＩＣチップ１０の素子形成領域におけるクラックの発生を防止することができる。

さらには、回路基板２０の内部に配置された配線パターン２２に接する第１のビアホール２４及び第２のビアホール２６が、回路基板２０の平面方向において、互いに所定量ずれて（図２においては重ならないように）形成されている。すなわち、積層方向において、配線パターン２２を挟んだ第１のビアホール２４の対向位置には、少なからず絶縁基板２１を構成する熱可塑性樹脂が配置されている。従って、加圧によりＩＣチップ１０の素子形成領域に伝達される応力を、加熱により軟化する熱可塑性樹脂によってより低減することができる。尚、本実施形態においては、第１のビアホール２４及び第２のビアホール２６を重ならないように形成したが、所定量ずれて形成されれば良い。

そして、実装工程終了後、回路基板２０のＩＣチップ１０搭載面の裏面側において、第２のビアホール２６の形成位置に例えばはんだからなるバンプ２５を形成する。以上により、図２（ｅ）に示す半導体装置１００を形成することができる。

尚、本実施形態においては、図２（ａ）に示すように、第１の接続材料２３を第１のビアホール２４に充填し、第１の樹脂フィルム２１ａを形成し、その後、第１の樹脂フィルム２１ａと第２の樹脂フィルム２１ｂの積層体を加熱・加圧することにより回路基板２０を形成する例を示した。しかしながら、回路基板２０の形成は上記例に限定されるものではない。

例えば、第１のビアホール２４が形成されていない第１の樹脂フィルム２１ａと第２の樹脂フィルム２１ｂを積層し、加熱・加圧することにより回路基板２０を形成した後、レーザにより第１のビアホール２４を形成し、第１の接続材料２３を充填する。そして、ＩＣチップ１０を回路基板２０に位置決めして、加熱・加圧により実装工程を実施しても良い。第１の接続材料２３の材料組成によっては、この手順のほうがＩＣチップ１０の電極１１と第１の接続材料２３との間に良好な拡散接合状態が得られ、これにより電気的に、且つ、十分な接合強度をもって接合される。

（第２の実施形態）
次に、本発明の第２の実施形態を図３に基づいて説明する。図３は、本実施形態における半導体装置１００の概略構成を示す断面図である。尚、図３は、図１（ａ）に対応している。

第２の実施形態における半導体装置１００及びその製造方法は、第１の実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。

第２の実施形態において、第１の実施形態と異なる点は、１つの電極１１に対して、複数の第１のビアホール２４を略均等に配置している点である。

図３に示すように構成すると、例えば電極１１の面積（回路基板２０の平面方向）が大きくても、第１のビアホール２４が１つの場合より、電極１１のどの点からも第１の接続材料２３の充填された第１のビアホール２４までの配線長が短くなるので、ＩＣチップ１０の配線抵抗を低減することができる。

尚、本実施形態に示す構成の半導体装置１００は、第１の実施形態で示した製造方法を用いて形成することができる。

（第３の実施形態）
次に、本発明の第３の実施形態を図４（ａ）〜（ｃ）に基づいて説明する。図４（ａ）〜（ｃ）は、本実施形態における半導体装置１００の製造方法を説明するための工程別断面図である。

第３の実施形態における半導体装置１００及びその製造方法は、第１の実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。

第３の実施形態において、第１の実施形態と異なる点は、ウエハの状態で回路基板２０上に実装する点である。

ウエハとは、ＩＣチップ１０のようにチップ単位に切断されていないもので、通常の半導体プロセスにより形成され、図４（ａ）に示すように、ＩＣチップ１０の一面に相当する面に、例えば回路基板２０方向に突出する複数の電極１１を有している。本実施形態においても、電極１１は図示されない配線部を介して素子形成領域上に形成されており、ウエハ１０ａの電極非形成部は保護膜により被覆保護されている。

また、図４（ａ）に示すように、回路基板２０には、第１の実施形態同様、電極１１と配線パターン２２とを電気的に接続する第１の接続材料２３が充填された第１のビアホール２４が、電極１１の形成位置に対応して形成される。

次いで、回路基板２０に形成された第１のビアホール２４に対してウエハ１０ａの電極１１を位置決めし、この位置決め状態でウエハ１０ａを回路基板２０に載置する。この状態でウエハ１０ａの電極１１と回路基板２０の表面（第１のビアホール２４形成領域含む）が接した状態となる。

そして、この位置決め載置状態にて、加熱・加圧し、図４（ｂ）に示すように、ウエハ１０ａを回路基板２０上に実装する。これにより、第１の実施形態同様、ウエハ１０ａの電極１１と第１の接続材料２３が接合し、当該接合部位が絶縁基板２１を構成する熱可塑性樹脂により封止される。そして、第１の接続材料２３を介して、ウエハ１０ａの電極１１が、当該電極１１よりも厚く、比抵抗の小さな金属材料からなる回路基板２０の配線パターン２２に電気的に接続される。

実装工程後、マザーボードへの接続のために必要であれば、図４（ｃ）に示すように、回路基板２０におけるウエハ１０ａの搭載面の裏面において、第２のビアホール２６上に例えばはんだからなるバンプ２５を形成する。そして、ウエハ１０ａ及び回路基板２０をチップ単位（図４（ｃ）中の破線）で切断することにより、一度に複数のＣＳＰタイプの半導体装置１００を得ることができる。

以上本発明の好ましい実施形態について説明したが、本発明は上述の実施形態のみに限定されず、種々変更して実施する事ができる。

本実施形態において、絶縁基板２１が熱可塑性樹脂からなる第１及び第２の樹脂フィルム２１ａ，２１ｂから構成される例を示した。しかしながら、絶縁基板２１の構成材料は熱可塑性樹脂に限定されるものではない。例えば、熱硬化性樹脂、ガラス布に樹脂を含浸させた複合材料、或いはセラミック等を適用することも可能である。

また熱可塑性樹脂として、液晶ポリマーを適用する例を示した。しかしながら、それ以外にも、例えばポリエーテルエーテルケトン（ＰＥＥＫ）、ポリエーテルイミド（ＰＥＩ）、ポリエーテルサルフォン（ＰＥＳ）、ポリフェニレンエーテル（ＰＰＥ）、ポリエチレンナフタレート（ＰＥＮ）等を単独、或いは種々混合して用いることができる。

また、本実施形態において、回路基板２０の内部に配線パターン２２が配置される例を示した。しかしながら、本発明の特徴部分は、ＩＣチップ１０（ウエハ１０ａ）の電極１１に対する配線パターン２２の厚さにあるので、その配置は上記例に限定されるものではない。例えば、回路基板２０が１枚の第１の樹脂フィルム２０ａから構成され、その片面に配線パターン２２を有する構成であっても良い。また、回路基板２０を構成する層数は限定されるものではない。

また、本実施形態においては、ＩＣチップ１０（ウエハ１０ａ）の電極１１が、ＩＣチップ１０（ウエハ１０ａ）の表面から突出する例を示した。しかしながら、図６に示すように、ＩＣチップ１０（ウエハ１０ａ）の表面に対して、電極１１を平坦に形成した構成としても良い。しかしながら、この場合、位置決め状態において、ＩＣチップ１０（ウエハ１０ａ）は電極１１以外の部位（電極非形成部）も回路基板２０と接しているため、加熱・加圧時に絶縁基板２１を構成する熱可塑性樹脂が電極１１と第１の接続材料２３との接合面に浸入し、接続状態が悪化する恐れがある。従って、電極１１をＩＣチップ１０（ウエハ１０ａ）の表面から突出させたほうが好ましい。尚、図６は変形例を示す概略断面図である。

また、本実施形態において、ウエハ１０ａ及び回路基板２０をチップ単位（１つの素子形成領域を含む）で切断することにより、一度に複数のＣＳＰタイプの半導体装置１００を得る例を示した。しかしながら、切断工程において、図７（ａ）に示すように、ウエハ１０ａに形成された複数の素子形成領域（図７（ａ）中において太線で示す４つの素子形成領域）を含むように、ウエハ１０ａ及び回路基板２０を所定サイズに切断し、図７（ｂ）に示すように半導体装置１００としてマザーボード４０に実装しても良い。この場合、複数のＩＣチップ１０を回路基板２０に実装してなる半導体装置１００をマザーボード４０に実装するよりも、マザーボード４０に対する半導体装置１００の実装面積を小さくすることができる。また、個別に実装するよりも実装時間を短縮することができる。尚、図７は変形例を示す図であり、（ａ）はウエハ１０ａ側から見た平面図、（ｂ）は概略断面図である。

また、本実施形態においては、回路基板２０に１つのＩＣチップ１０のみを実装する例を示した。しかしながら、回路基板２０上に実装されるＩＣチップ１０の個数は限定されるものではない。複数のＩＣチップ１０を同一の回路基板２０に実装すると、回路基板２０に１つのＩＣチップ１０を実装した半導体装置１００を複数準備するよりも、マザーボード４０への実装面積を小さくすることができる。その際、複数のＩＣチップ１０は同一の種類であっても良いし、図８（ａ）に示すように異なる種類（図８（ａ）中においてＩＣチップ１０，１２）で構成しても良い。複数のＩＣチップ１０，１２の大きさ（特に高さ）が異なる場合には、図８（ｂ）に示すように、熱圧着ツール５０の高さをＩＣチップ１０，１２に応じて調整することで、それぞれＩＣチップ１０，１２を好ましい圧力で加圧し、一括して複数のＩＣチップ１０，１２を回路基板２０に実装することができる。尚、図８は変形例を示す図であり、（ａ）は概略断面図、（ｂ）は製造方法を説明するための図である。また、平坦な熱圧着ツール５０と大きさ（高さ）が異なる複数のＩＣチップ１０，１２との間に、ＩＣチップ１０，１２の大きさ（高さ）に合わせて変形しつつ、熱圧着ツール５０から各ＩＣチップ１０，１２に加圧力を伝達する緩衝部材（図示せず）を設けても良い。この緩衝部材としては、例えばステンレス等の金属を繊維状に裁断し、その繊維状金属を不織布として板状に形成したものや、織布としてニット、クロスとしたもの（所謂ナスロン（登録商標））を用いることができる。

第１実施形態における半導体装置の概略構成を示す図であり、（ａ）は一部分の拡大断面図、（ｂ）は（ａ）の下側（バンプ側）から見た平面図である。 製造方法を示す工程別断面図であり、（ａ），（ｂ）は回路基板準備工程、（ｃ），（ｄ）は実装工程、（ｅ）はバンプ形成工程を示している。 第２の実施形態における半導体装置の概略構成を示す断面図である。 第３の実施形態における半導体装置の製造方法を示す工程別断面図であり、（ａ），（ｂ）は実装工程、（ｃ）はバンプ形成及び切断工程を示している。 変形例を示す概略断面図である。 変形例を示す図であり、（ａ）はウエハ側から見た平面図、（ｂ）は概略断 面図である。 変形例を示す図であり、（ａ）は概略断面図、（ｂ）は製造方法を説明する ための図である。

符号の説明

１０・・・ＩＣチップ
１０ａ・・・ウエハ
１１・・・電極
２０・・・回路基板
２１・・・絶縁基板
２２・・・配線パターン
２３・・・第１の接続材料
２４・・・第１のビアホール
１００・・・半導体装置

Claims (16)

1. 一面に複数の電極を有するＩＣチップと、
   絶縁基板と、当該絶縁基板の内部及び表面の少なくとも一方に設けられた配線パターンと、当該配線パターンを底部とし、接続材料が充填されたビアホールと、前記絶縁基板の表面に設けられ、前記配線パターンと電気的に接続された外部電極を有する回路基板とを備え、
   前記ＩＣチップが前記回路基板上に搭載され、前記電極と前記配線パターンとが前記接続材料を介して電気的に接続された半導体装置であって、
   前記配線パターンは、その厚さが前記電極の厚さよりも厚くされ、
   前記ＩＣチップの各電極に対して、複数の前記ビアホールが略均等に分散して設けられ、
   前記絶縁基板は、熱可塑性樹脂からなり、
   前記電極は、前記ビアホール内に充填された接続材料と接合され、当該接合部位が、前記熱可塑性樹脂により封止されていることを特徴とする半導体装置。
2. 前記外部電極は、前記回路基板における前記ＩＣチップの搭載面の裏面に設けられ、
   前記配線パターンは前記絶縁基板内に設けられ、前記ビアホールとは異なる層のビアホール内に充填された接続材料を介して、前記外部電極と電気的に接続されていることを特徴とする請求項１に記載の半導体装置。
3. 前記配線パターンは、前記電極よりも比抵抗の小さな金属材料を用いて形成されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
4. 前記電極は、前記ＩＣチップにおける半導体素子の形成領域上に設けられていることを特徴とする請求項１〜３いずれか１項に記載の半導体装置。
5. 前記配線パターンは、前記絶縁基板内に設けられ、
   前記配線パターンと前記電極を電気的に接続する接続材料の充填された前記ビアホールは、当該ビアホールとは異なる層に設けられたビアホールと重ならないように、所定量ずれて設けられていることを特徴とする請求項４に記載の半導体装置。
6. 前記電極は、前記ＩＣチップの一面から突出していることを特徴とする請求項１〜５いずれか１項に記載の半導体装置。
7. 前記回路基板には、複数の前記ＩＣチップが搭載されていることを特徴とする請求項１〜６いずれか１項に記載の半導体装置。
8. 複数の前記ＩＣチップは、異なる種類のものであることを特徴とする請求項７に記載の半導体装置。
9. 一面に複数の電極を有する半導体基板を準備する半導体基板準備工程と、
   絶縁基板と、当該絶縁基板の内部及び表面の少なくとも一方に設けられた配線パターンと、当該配線パターンを底部とし、接続材料が充填されたビアホールと、前記絶縁基板の表面に設けられ、前記配線パターンと電気的に接続された外部電極を有する回路基板を準備する回路基板準備工程と、
   前記電極と前記配線パターンが前記接続材料を介して電気的に接続されるように前記半導体基板を前記回路基板に実装する実装工程とを備える半導体装置の製造方法であって、
   前記回路基板準備工程において、熱可塑性樹脂からなる前記絶縁基板を用い、前記配線パターンを前記電極の厚さよりも厚く形成するとともに、前記電極ごとに、複数の前記ビアホールが略均等に分散して配置されるように前記ビアホールを形成し、
   前記実装工程において、前記回路基板上に前記半導体基板を位置決めした状態で加熱・加圧することにより、前記半導体基板の電極と前記回路基板におけるビアホール内に充填された接続材料とを接合させて、この接合部位を軟化された前記熱可塑性樹脂によって封止することを特徴とする半導体装置の製造方法。
10. 前記回路基板準備工程において、前記配線パターンを前記電極よりも比抵抗の小さな金属材料を用いて形成することを特徴とする請求項９に記載の半導体装置の製造方法。
11. 前記半導体基板準備工程において、前記電極を半導体素子の形成領域上に形成することを特徴とする請求項９又は請求項１０に記載の半導体装置の製造方法。
12. 前記回路基板準備工程において、前記配線パターンを前記絶縁基板内に形成するとともに、前記配線パターンと前記電極を電気的に接続する接続材料の充填された前記ビアホールを、当該ビアホールとは異なる層に設けられるビアホールと重ならないように、所定量ずれて形成することを特徴とする請求項１１に記載の半導体装置の製造方法。
13. 前記半導体基板準備工程において、前記電極を前記半導体基板の表面から突出するように形成することを特徴とする請求項９〜１２いずれか１項に記載の半導体装置の製造方法。
14. 前記半導体基板はウエハであり、前記実装工程後、前記半導体基板及び前記回路基板を所定サイズに切断する切断工程を備えることを特徴とする請求項９〜１３いずれか１項に記載の半導体装置の製造方法。
15. 前記切断工程において、複数の半導体素子を備えるように、前記半導体基板及び前記回路基板を所定サイズに切断することを特徴とする請求項１４に記載の半導体装置の製造方法。
16. 前記半導体基板準備工程において、種類の異なる複数のＩＣチップを準備し、
    前記実装工程において、同一の前記回路基板に複数の前記ＩＣチップを実装することを特徴とする請求項９〜１３いずれか１項に記載の半導体装置の製造方法。