JP4274264B2 - Module manufacturing method - Google Patents
Module manufacturing method Download PDFInfo
- Publication number
- JP4274264B2 JP4274264B2 JP2007100236A JP2007100236A JP4274264B2 JP 4274264 B2 JP4274264 B2 JP 4274264B2 JP 2007100236 A JP2007100236 A JP 2007100236A JP 2007100236 A JP2007100236 A JP 2007100236A JP 4274264 B2 JP4274264 B2 JP 4274264B2
- Authority
- JP
- Japan
- Prior art keywords
- cover
- solder
- circuit board
- electronic component
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10371—Shields or metal cases
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
本発明は、VCOや高周波モジュール等のシールドカバーを装着するモジュール等に用いるモジュールの製造方法に関するものである。 The present invention relates to a method for manufacturing a module used for a module or the like to which a shield cover such as a VCO or a high-frequency module is attached.
以下、従来のモジュールの製造方法について図面を用いて説明する。図10は従来におけるモジュールの製造方法のフローチャート図である。図10において、1は、プリント基板が複数個連結されたシート基板であり、電子部品(図示せず)などをはんだ付けする箇所にはんだ付け用ランドが設けられているものである。
Hereinafter, a conventional method for manufacturing a module will be described with reference to the drawings. FIG. 10 is a flowchart of a conventional module manufacturing method. In FIG. 10,
2は、シート基板1へクリームはんだを印刷する印刷工程であり、スクリーンを用いてクリームはんだが印刷される。なお、ここでカバーがはんだ付けされる箇所はクリームはんだを印刷しない非印刷箇所としてある。そして、電子部品装着工程3では、クリームはんだが印刷されたシート基板1へ電子部品(図示せず)が装着される。
Reference numeral 2 denotes a printing process for printing cream solder on the
4は、この電子部品装着工程の後でクリームはんだを溶融し、電子部品をシート基板1へはんだ付けするリフロー工程である。
Reference numeral 4 denotes a reflow process in which cream solder is melted after the electronic component mounting process and the electronic component is soldered to the
そして、5は、リフロー工程の後に設けられたクリームはんだ転写工程であり、カバーをはんだ付けするシート基板のランドと対向する位置に孔を有した転写板を用いて、シート基板1上へクリームはんだを転写する工程である。
ここで、転写工程5について以下図面を用いて説明する。図11は、この転写工程5における転写手段の断面図である。このクリームはんだ転写工程5では、約1mmの厚みの転写板11の孔12へクリームはんだ13を埋め込み、その孔12に挿通可能な押し出しピン14を下方(図11矢印A方向)へ移動することによって孔12に埋め込んだクリームはんだ13をプリント基板22上へ押し出すことでクリームはんだ13をプリント基板22上へ転写するものである。なお、このときクリームはんだ13を確実にプリント基板22上へ転写するために、プリント基板22上でクリームはんだ13aは押し出しピン14によってプリント基板22へ押し付けられる。
Here, the
そして、クリームはんだ転写工程で転写されたクリームはんだ上へカバー装着工程6によりカバーを装着し、溶融工程7によって加熱し、転写したクリームはんだを溶かしてカバーをシート基板へはんだ付けしていた。
Then, a cover is mounted on the cream solder transferred in the cream solder transfer step by the
そして、カバーがはんだ付けされたシート基板1を分割工程8で分割し、検査工程9によって電気特性を検査することでモジュールを完成する。その後、包装工程10でテーピングなどの包装が施されていた。
And the sheet | seat board |
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
しかしながらこのような従来のモジュールの製造方法では、転写プレート11の厚みが厚く、接続部へ転写されるクリームはんだ13aの量は多くなるので、押し出しピン14による押さえつけや、カバーを装着したときのクリームはんだの押さえつけによりクリームはんだ13aが接続部より溢れ、カバーの内部で電子部品などとショートを発生するという問題を有していた。
However, in such a conventional module manufacturing method, since the transfer plate 11 is thick and the amount of cream solder 13a transferred to the connecting portion increases, the cream when the
そこで本発明は、この問題を解決したもので、接続部のはんだによる接続部と電子部品とのショートを防止することができるモジュールの製造方法を提供することを目的としたものである。 SUMMARY OF THE INVENTION The present invention solves this problem, and an object of the present invention is to provide a module manufacturing method capable of preventing a short circuit between a connection part and an electronic component due to solder in the connection part.
この目的を達成するために本発明のモジュールの製造方法では、電子部品で構成された回路を囲むように接続部を設け、この接続部における前記カバーの側面部の内側には、前記カバーとの接続を阻止する欠落部を略等間隔で形成し、プリント基板の一方の面上に設けられた電子部品のはんだ付け箇所と前記接続部とにクリームはんだを印刷し、その後で前記一方の面に前記電子部品を装着し、その後で前記クリームはんだを溶融させて前記電子部品を前記プリント基板へはんだ付けし、その後で前記接続部と前記曲げ部とが接続される箇所へフラックスを塗布するとともに、前記カバーを前記曲げ部と前記接続部とが対向する位置で装着し、その後に前記接続部のはんだを再度溶融させ、前記カバーの装着時における前記接続部に形成された前記はんだの高さを略均一にするものである。 In order to achieve this object, in the module manufacturing method of the present invention , a connection portion is provided so as to surround a circuit formed of electronic components, and the cover and the cover are provided inside the side surface portion of the cover. The chipped portions for preventing the connection are formed at substantially equal intervals, cream solder is printed on the soldered portion of the electronic component provided on one surface of the printed circuit board and the connection portion, and then the one surface And then soldering the electronic component to the printed circuit board, and then applying a flux to the place where the connecting portion and the bent portion are connected. , the cover and the connecting portion and the bending portion is attached at a position opposite, so then melting the solder of the connecting portion again, formed in the connecting portion during mounting of said cover Is substantially uniformly to shall the height of the solder.
これにより、接続部へフラックスを塗布する塗布工程を有しているので、印刷工程で供給されたはんだによって接続部とカバーとを接続することができ、接続部のはんだによる接続部と電子部品とのショートを防止することができる。 Thereby, since it has the application | coating process which apply | coats a flux to a connection part, a connection part and a cover can be connected with the solder supplied by the printing process, and the connection part and electronic component by the solder of a connection part and Can be prevented.
以上のように本発明によれば、プリント基板と、プリント基板の一方の面に装着された電子部品と、この電子部品の上方を覆うように設けられた金属製のカバーと、このカバーの側面部先端に設けられた曲げ部と、この曲げ部に対応する位置に設けられるとともに、前記プリント基板の一方の面上において前記電子部品で構成された回路を囲むように設けられた接続部と、この接続部が接続されるとともに前記プリント基板の他方の面に形成されたグランド電極とを備え、前記曲げ部と前記接続部とがはんだ付け接続されるモジュールであって、プリント基板の一方の面上に設けられた電子部品のはんだ付け箇所と前記接続部とにクリームはんだを印刷し、その後で前記一方の面に前記電子部品を装着し、その後で前記クリームはんだを溶融させて前記電子部品を前記プリント基板へはんだ付けし、その後で前記接続部と前記曲げ部とが接続される箇所へフラックスを塗布するとともに、前記カバーを前記曲げ部と前記接続部とが対向する位置で装着し、その後に前記接続部のはんだを再度溶融させるモジュールの製造方法において、前記接続部における前記カバーの側面部の内側には、前記カバーとの接続を阻止する欠落部を略等間隔で形成し、前記カバーの装着時における前記接続部に形成された前記はんだの高さを略均一にするものである。 As described above, according to the present invention, a printed circuit board, an electronic component mounted on one surface of the printed circuit board, a metal cover provided so as to cover the upper side of the electronic component, and a side surface of the cover part tip bent portion provided with, together with the location corresponding to the bent portion, the printed one Oite on the surface the electronic component connection portion which is provided to surround the circuit constituted by the substrate If, a the printed circuit board other ground formed on the surface electrode together with the connecting portion is connected, it said bending portion and said connecting portion is a module that is connected soldered, the printed circuit board Print cream solder on the soldered part of the electronic component provided on one surface and the connection part, and then attach the electronic component to the one surface, and then melt the cream solder Was soldered the electronic components to the printed circuit board, together with the connecting portion and the bending portion is applying flux to the locations are connected by then, the cover and the connecting portion and the bending portion facing mounted in position, in the manufacturing method subsequent to the connection part module Ru was remelted solder, to the inner side surface portions of the cover in the connecting portion, substantially like the missing portion to block the connection between the cover The solder is formed at intervals, and the height of the solder formed on the connecting portion when the cover is attached is made substantially uniform .
これにより、接続部へフラックスを塗布する塗布工程を有しているので、印刷工程で供給されたはんだによって接続部とカバーとを接続することができる。従って、接続部のはんだによる接続部と電子部品とのショートを防止することができるモジュールの製造方法を実現できる。なお、カバー4面全周に設けられた曲げ部が接続部とはんだ付け接合されるので、シールド性の良好なモジュールを得ることができるモジュールの製造方法を実現できる。また、カバー側面の先端部が折り曲げられているので、接続部と対向する面積を大きくすることができる。従って、接続部においてカバーを確りとはんだ付けすることができる。さらに、欠落部が等間隔で設けられているので、リフロー工程において接続部におけるはんだの高さを略均一にすることができ、カバーの装着位置の精度が良くできるとともに、カバーの曲げ部を隙間なくはんだ付けすることができる。さらにまた、欠落部はカバー側面部の内側に形成されているので、カバーの内側に確実にはんだフィレットを形成でき、熱衝撃サイクルなどに対してはんだ付け部の信頼性は高くなる。 Thereby, since it has the application | coating process which apply | coats a flux to a connection part, a connection part and a cover can be connected with the solder supplied by the printing process. Accordingly, it is possible to realize a module manufacturing method capable of preventing a short circuit between the connection part and the electronic component due to the solder of the connection part. Since the bent portion provided on the entire circumference of the cover 4 is soldered and joined to the connecting portion, a module manufacturing method capable of obtaining a module with good shielding properties can be realized. Moreover, since the front-end | tip part of a cover side surface is bend | folded, the area facing a connection part can be enlarged. Therefore, the cover can be securely soldered at the connecting portion. In addition, since the missing portions are provided at equal intervals, the solder height in the connection portion can be made substantially uniform in the reflow process, the accuracy of the cover mounting position can be improved, and the bent portion of the cover can be spaced from Can be soldered without any problems. Furthermore, since the missing portion is formed inside the side surface portion of the cover, a solder fillet can be reliably formed inside the cover, and the reliability of the soldered portion is enhanced with respect to a thermal shock cycle or the like.
(実施の形態1)
以下、本発明の実施の形態1について、図面を用いて説明する。図2は、本実施の形態1における電圧制御発振器の断面図である。図2において、21は、電圧制御発振器(以下VCOと言う。なおここではモジュールの一例として用いた)であり、携帯電話などに用いられるものであり、1.8GHzの高周波信号を発振するものである。そして、モジュール21は携帯電話に搭載されるために、その大きさは、縦が11mmで、幅が12mmであり、高さが1.9mmと非常に小さくしている。
(Embodiment 1)
次に22は、VCO21のプリント基板であり、厚みが0.6mmの4層基板を用いている。そして、23は、プリント基板22の一方の面22a面側に設けられたランドであり、このランド23上には電子部品24がクリームはんだ25によって接続されている。26は、プリント基板22の一方の面22aに設けられたカバー接続用のランド(接続部の一例として用いた)であり、VCO21を構成する回路を囲むように設けられている。なお、本実施の形態1におけるクリームはんだ61a、61bは、錫・銀系の鉛フリーはんだを用いている。
Next, 22 is a printed circuit board of the VCO 21 and uses a 4-layer board having a thickness of 0.6 mm.
27は、金属製のカバーであり、本実施の形態1においては絞り加工によって成形されたものである。このように、VCOに絞り加工によるカバー27を用いているので、加工による隙間などがなく、シールド性が良好である。従って、発振信号の漏洩が小さなVCOが実現できる。
そして、カバー27の側面部27aの先端には曲げ部28が設けられ、この曲げ部28とランド26とは対向するような位置となる。そして、これらの曲げ部28とランド26とがクリームはんだ25aによって接続される。なお、この曲げ部28はカバー27の側面27aの周囲全てに対して形成することで、カバー27の全周でランド26と接続されるので、確りとシールドすることができる。
A
29は、プリント基板22の他方の面22bに形成された電極であり、この電極によってVCO21が装着されるマザー基板と接続される。
なお、本実施の形態においてこの電極29は、1.6mmの角形のランドとしている。
In the present embodiment, the
次に図3は、本実施の形態1におけるグランド電極の拡大図である。図3において、グランド電極29aの周りには導体の非形成部31が4隅に形成され、その非形成部の間に幅0.8mmのグランドとの接続部32を形成している。そして、1.75mm角のソルダーレジスト膜の非形成部33を設けてある。これにより、非形成部31がVCOをマザー基板へはんだ付けするときの熱が拡散し難くなるので、はんだが溶融し易くなる。なお、このグランド電極29aとランド26は電気的に接続されることによって、カバー27で確りとシールドできることとなる。
Next, FIG. 3 is an enlarged view of the ground electrode in the first embodiment. In FIG. 3, conductor non-forming
次に図4は、本実施の形態1におけるプリント基板の上面図を示す。図4において、図2と同じものは同じ番号を付しその説明は簡略化する。図4において、41は、ランド26欠落部であり、約1.8mmの略等間隔に設けられている。本実施の形態1においてはこの欠落部41は、ランド26の所定の位置に幅0.3mmでソルダーレジスト膜を形成しておくことで得ている。なお、この欠落部は、ソルダーレジストで形成したが、これはランド26の銅箔自体を欠落させることや、スルーホールを設けることによって形成しても良い。
Next, FIG. 4 shows a top view of the printed circuit board in the first embodiment. 4, the same components as those in FIG. 2 are denoted by the same reference numerals, and the description thereof is simplified. In FIG. 4,
次に、本発明の実施の形態1におけるモジュールの製造方法について図面を用い説明する。図1は、本実施の形態1のフローチャートであり、図5は部品装着工程でクリームはんだの上に電子部品が装着された状態のプリント基板の上面図である。そして、図6から図9は各工程におけるクリームはんだの断面図である。図1から図9において、図2、図3や図10と同じものについては同じ番号を付しその説明は簡略化してある。
Next, a module manufacturing method according to
52は、スクリーン印刷工程であり、プリント基板22が49枚連結したシート基板51にクリームはんだ61a、61b(図5に示す)が印刷される印刷工程である。なおこの印刷工程52では、約100ミクロンメートルとメタルスクリーンを用いてクリームはんだを印刷している。これは、VCO21を小形化のために、電子部品24同士の間隔62は約0.15mmとしている。また、クリームはんだ61には約0.5mm〜1.0mmの非塗布部63を設けておく。
52 is a screen printing process in which cream solders 61a and 61b (shown in FIG. 5) are printed on a
次に、電子部品装着工程3で、印刷工程52でスクリーン印刷されたシート基板51に電子部品24を装着し、リフロー工程4によってこれらのクリームはんだ61a、61bを溶融させ、電子部品24をプリント基板22へ装着する。
Next, in the electronic
そして図6は、このリフロー工程4が完了した状態におけるランド26の横断面図であり、図7は同縦断面図である。図6、図7において、図2から図5と同じものは同じ番号を付しその説明は簡略化してある。図6、図7において、71はソルダーレジスト膜であり、その一部がランド26上まで延在して形成されることによって欠落部41が形成されている。
6 is a transverse sectional view of the
そして、リフロー工程4が完了すると、クリームはんだ61aは一旦溶融し、欠落部41を除いてランド26上全体に拡がる。このとき、クリームはんだ61aはその表面張力などによって、ランド26の角近傍へ集中しやすくなる。そこで本実施の形態1においては、ランド26に欠落部41を設けることによってクリームはんだ61aの溶融による集中を防ぎ、リフロー工程4の後でのランド全体の高さ72を略等しくすることができる。従って、カバー27を精度良く装着することができ、VCO21の回路とのショートなどが発生し難くなるので、VCOを小型化することができる。
When the reflow process 4 is completed, the
53は、リフロー工程4の後に設けられたレーザトリミング工程であり、VCO21の回路のパターンインダクタンス(図示せず)をレーザ加工によってトリミングし、発振周波数を所定の周波数へ調整する工程である。 53 is a laser trimming step provided after the reflow step 4, and is a step of trimming the pattern inductance (not shown) of the circuit of the VCO 21 by laser processing to adjust the oscillation frequency to a predetermined frequency.
54は、レーザトリミング工程53の後で、リフローはんだ付けによる微小なはんだボールや、フラックスの残渣やレーザトリミングによる銅箔屑などを除去する洗浄工程である。この洗浄工程54により、はんだボールや、フラックス残渣やトリミング屑などを除去することによって、回路間のショートや湿度などによる周波数のドリフトなどを小さくすることができる。
54 is a cleaning process for removing fine solder balls by reflow soldering, flux residue, copper foil scraps by laser trimming, and the like after the
次に55は、フラックス塗布工程であり、カバー27の曲げ部28にフラックスを塗布する工程である。このフラックス塗布工程55では、フラックス皿の中でスキージを掻き、皿上に約0.5mmのフラックス膜を形成させる。そして、曲げ部28をフラックス膜に浸漬することで曲げ部28にフラックスを付着させる。
Next,
そして、カバー装着工程56によって、フラックス塗布工程55でフラックスが塗布されたカバー27をプリント基板22上に装着する。なお、このときランド26と曲げ部28とが対向する位置に装着する。つまり、本実施の形態においては、カバー27側にフラックスを塗布することによってカバー27とランド26との接続部にフラックスが供給されることとなる。
Then, the
なお、ここで図8は、本実施の形態1におけるカバー装着された状態を上面から見た要部断面図である。図8において、カバー27の内面27b(図8)内に、欠落部41の先端41aが収まる位置に装着される。これによって欠落部41の間のクリームはんだ61aが拡がってはんだ付けされることを防ぐことができる。従って、カバー27とランド26とを確りとはんだ付け接続することができる。
Here, FIG. 8 is a cross-sectional view of the main part when the cover is mounted in the first embodiment as viewed from above. In FIG. 8, the
57は、再溶融工程であり、一度硬化したクリームはんだ61aを再溶融させる工程である。ただし、このときフラックスがカバー27に塗布しているので、クリームはんだ61aは容易に再溶融する。なお、本実施の形態1におけるクリームはんだ61aは融点が217℃〜219℃の鉛フリーはんだであるので、再溶融工程における再溶融温度は、245℃±5℃としている。また、フラックスはカバー27側に塗布しているので、フラックスはクリームはんだ61aにのみ塗布することができる。従って、洗浄工程54で清浄化したプリント基板のフラックスによる汚れは発生し難くなる。
図9(a)、(b)は、本実施の形態1におけるVCOを再溶融完了後に側面から見た要部断面図である。なお、図9(b)は欠落部41の断面を示している。まず図9(a)に示したように、欠落部41の間においては、曲げ部28とランド26とが対向する部分以外に、ランド26とカバー27の内面27bとの間にも、クリームはんだ61aによるフィレット61が形成される。これによりカバー27とランド26とは確りとはんだ付けされる。
FIGS. 9A and 9B are main part cross-sectional views of the VCO in the first embodiment viewed from the side after completion of remelting. FIG. 9B shows a cross section of the missing
一方、欠落部41においては、曲げ部28とランド26とが対向する部分ではんだ付けされる。つまりこの欠落部41によって隣接するランド26同士が分割されることとなるので、クリーム半田61aが隣接するランド26へ流れない。従って確りとカバー27とランド26とを半田付けすることができる。
On the other hand, the missing
以上のような構成によって、印刷工程52で印刷されたクリームはんだ61aを用いてカバー27をはんだ付けしているので、ランド26のはんだ61aによって、電子部品24間でショートを発生し難くなる。
With the configuration described above, the
なお、フラックスはカバー27の曲げ部28に塗布することにより、クリームはんだ61aを再溶融することができ、カバー27とランド26とをはんだ付けできる。
The flux is applied to the
また、カバー27には曲げ部28を有しているので、ランド26との対向する面積を大きくできる。従って、確りとカバー27をはんだ付けできる。
Further, since the
さらに、欠落部41を設けることによって、カバー27の装着時にクリームはんだ61aの高さ72を略均一にできるとともに、欠落部の間でフィレットを確実に形成することができ、カバー27とランド26との間を確りとはんだ付けすることができる。
Furthermore, by providing the missing
本発明にかかるモジュールの製造方法は、接続部のはんだによる接続部と電子部品とのショートを防止することができるという効果を有し、特にVCOや高周波モジュール等のシールドカバーを装着するモジュール等に対して利用すると有用である。 The method for manufacturing a module according to the present invention has an effect that it is possible to prevent a short circuit between the connection part and the electronic component due to the solder of the connection part. It is useful to use it.
3 装着工程
4 リフロー工程
21 VCO
22 プリント基板
24 電子部品
26 ランド
27 カバー
28 曲げ部
29a グランド電極
52 印刷工程
55 フラックス塗布工程
56 カバー装着工程
3 Mounting process 4 Reflow process 21 VCO
22 Printed
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007100236A JP4274264B2 (en) | 2007-04-06 | 2007-04-06 | Module manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007100236A JP4274264B2 (en) | 2007-04-06 | 2007-04-06 | Module manufacturing method |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003353449A Division JP4273918B2 (en) | 2003-10-14 | 2003-10-14 | Module manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007194665A JP2007194665A (en) | 2007-08-02 |
| JP4274264B2 true JP4274264B2 (en) | 2009-06-03 |
Family
ID=38450047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007100236A Expired - Fee Related JP4274264B2 (en) | 2007-04-06 | 2007-04-06 | Module manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4274264B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088754A (en) * | 2007-09-28 | 2009-04-23 | Sharp Corp | High frequency module and communication device using the same |
| JP6036303B2 (en) * | 2013-01-07 | 2016-11-30 | セイコーエプソン株式会社 | Package, optical module, and electronic device |
| TWI544580B (en) * | 2015-05-01 | 2016-08-01 | 頎邦科技股份有限公司 | Semiconductor package process with hollow chamber |
-
2007
- 2007-04-06 JP JP2007100236A patent/JP4274264B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007194665A (en) | 2007-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4962217B2 (en) | Printed wiring board and electronic device manufacturing method | |
| US10843284B2 (en) | Method for void reduction in solder joints | |
| JP2002361832A (en) | Printing mask, printing method, mounting structure, and method of manufacturing this mounting structure | |
| JP2009177201A (en) | Method for manufacturing circuit board assembly | |
| JP4274264B2 (en) | Module manufacturing method | |
| JP4273918B2 (en) | Module manufacturing method | |
| JP2009111410A (en) | module | |
| KR100489152B1 (en) | A structure comprising a printed circuit board with electronic components mounted thereon and a method for manufacturing the same | |
| CN101521992A (en) | Method for forming solder performs on welding spots of a circuit substrate and flip-chip method | |
| JP2001156488A (en) | Electronic component with shield case and its manufacturing method | |
| US6296174B1 (en) | Method and circuit board for assembling electronic devices | |
| JP2013055208A (en) | Printed circuit board | |
| US20090236136A1 (en) | Printed circuit board assembly | |
| JP2001358448A (en) | Solder paste applying mask and method for mounting electronic component using the same | |
| CN206231042U (en) | Metal mask | |
| JP5185831B2 (en) | Electronic module production method by ordering and fixing components | |
| JP4838277B2 (en) | Wiring board structure of electronic component mounting board and electronic component mounting structure | |
| JPH08236921A (en) | Electronic component soldering method | |
| JP2008103547A (en) | Solder paste application method and electronic circuit board | |
| CN108811367B (en) | Surface mounting method | |
| KR101851455B1 (en) | Printed Circuit Board, method of manufacturing the same and electronic device package | |
| JP2003142812A (en) | Mounting method for chip component | |
| JP6523784B2 (en) | Printed wiring board, printed circuit board, method of manufacturing printed wiring board, method of manufacturing printed circuit board | |
| JP2000269626A (en) | Circuit board and surface mounting component | |
| JP2007311428A (en) | Plating method and mask board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090210 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090223 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |