JP4285707B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4285707B2 JP4285707B2 JP2007073812A JP2007073812A JP4285707B2 JP 4285707 B2 JP4285707 B2 JP 4285707B2 JP 2007073812 A JP2007073812 A JP 2007073812A JP 2007073812 A JP2007073812 A JP 2007073812A JP 4285707 B2 JP4285707 B2 JP 4285707B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- insulating film
- base plate
- hard sheet
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
- H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
図1はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置は平面方形状のベース板1を備えている。ベース板1は、例えば、通常、プリント基板用として用いられる材料であればよく、一例を挙げれば、ガラス布、ガラス繊維、アラミド繊維等の無機材料からなる基材にエポキシ系樹脂、ポリイミド系樹脂、BT(ビスマレイミド・トリアジン)樹脂等からなる熱硬化性樹脂を含浸させたもの、あるいは、エポキシ系樹脂等の熱硬化性樹脂のみからなっている。
図18はこの発明の第2実施形態を説明するための所定の工程の断面図を示す。まず、上記第1実施形態では、図10に示す工程後に、図11に示すように、絶縁層14およびハードシート15を形成し、次いで、図12に示すように、上層絶縁膜16および下層絶縁膜23を形成している。
図19はこの発明の第3実施形態を説明するための所定の工程の断面図を示す。まず、上記第1実施形態では、図10に示すように、半導体構成体2の周囲におけるベース板1の上面に、格子状の2枚の絶縁層形成用シート14a、14bおよび同じく格子状の1枚のハードシート15を積層して配置している。
図20はこの発明の第4実施形態を説明するための所定の工程の断面図を示す。まず、上記第1実施形態では、図10に示すように、半導体構成体2の周囲におけるベース板1の上面に、格子状の2枚の絶縁層形成用シート14a、14bおよび同じく格子状の1枚のハードシート15を積層して配置している。
図22はこの発明の第5実施形態を説明するための所定の工程の断面図を示す。まず、上記第1実施形態では、図10に示すように、絶縁層形成用シート14a、14b上に1枚のハードシート15を配置している。これに対し、この発明の第5実施形態では、図22に示すように、同じ厚さの2枚の絶縁層形成用シート14a、14b間に1枚の別のハードシート43を介在させる。すなわち、同じ厚さの偶数枚の絶縁層形成用シートを積層するとともに、これらの絶縁層形成用シート間に奇数枚の別のハードシートを厚さ方向に対称的となるように介在させても、この部分における厚さ方向の材料構成を対称的とすることができる。
図23はこの発明の第6実施形態を説明するための所定の工程の断面図を示す。まず、上記第1実施形態では、ベース板1として、少なくとも熱硬化性樹脂を含む材料からなるものを用い、ハードシート15として、ベース板1と同じ材料で同じ厚さのものを用いている。これに対し、この発明の第6実施形態では、図23に示すように、ベース板1aとして、銅やステンレス鋼等からなる金属シートを用い、ハードシート15aとして、ベース板1aと同じ材料で同じ厚さのものを用いる。すなわち、ベース板1aおよびハードシート15aは、少なくとも熱硬化性樹脂を含む材料からなるものに限らず、銅やステンレス鋼等からなる金属シートであってもよい。また、ベース板1およびハードシート15として、セラミック基板やガラス基板等を用いてもよい。
図24はこの発明の第7実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す場合と異なる点は、エポキシ系樹脂等の熱硬化性樹脂からなる下層絶縁膜23を有せず、ベース板1の下面にソルダーレジストからなる最下層絶縁膜24を設けた点である。
図25はこの発明の第8実施形態としての半導体装置の断面図を示す。この半導体装置の半導体構成体2において、図1に示す半導体構成体2と異なる点は、柱状電極12および封止膜13を有せず、外部接続用電極としての接続パッド部を有する配線11を有する点である。この場合、上層下地金属層18を含む上層配線19の一端部は、上層絶縁膜16の開口部17を介して配線11の接続パッド部に接続されている。
図26はこの発明の第9実施形態としての半導体装置の断面図を示す。この半導体装置の半導体構成体2において、図25に示す半導体構成体2と異なる点は、配線11を含む保護膜8の上面にエポキシ系樹脂やポリイミド系樹脂等からなるオーバーコート膜43を設けた点である。この場合、配線11の接続パッド部に対応する部分におけるオーバーコート膜43には開口部44が設けられている。そして、上層下地金属層18を含む上層配線19の一端部は、上層絶縁膜16およびオーバーコート膜43の開口部17、44を介して配線11の接続パッド部に接続されている。
図27はこの発明の第10実施形態としての半導体装置の断面図を示す。この半導体装置の半導体構成体2において、図26に示す半導体構成体2と異なる点は、オーバーコート膜43の開口部44内およびその近傍のオーバーコート膜43の上面に下地金属層45および外部接続用電極としての上層接続パッド46を設けて点である。この場合、下地金属層45を含む上層接続パッド46は、配線11の接続パッド部に接続されている。また、上層下地金属層18を含む上層配線19の一端部は、上層絶縁膜16の開口部17を介して上層接続パッド46に接続されている。
図28はこの発明の第11実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す場合と大きく異なる点は、ハードシート15の上面および下面に銅箔等の金属箔からなる上面配線51および下面配線52を設けた点である。この場合、上面配線51はべたパターンからなるグラウンド配線であり、下面配線52はべたパターンからなる電源配線である。
図29はこの発明の第12実施形態としての半導体装置の断面図を示す。この半導体装置において、図28に示す場合と大きく異なる点は、ベース板1の上面および下面に銅箔等の金属箔からなるべた状の放熱層57、58を設けた点である。なお、ベース板1のいずれか一方の面のみに放熱層を設けるようにしてもよい。
図30はこの発明の第13実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す場合と大きく異なる点は、上層絶縁膜、上層配線および下層絶縁膜を2層とした点である。すなわち、第1の上層配線19A含む第1の上層絶縁膜16Aの上面には第1の上層絶縁膜16Aと同じ材料からなる第2の上層絶縁膜16Bが設けられている。第2の上層絶縁膜16Bの上面には下地金属層18Bを含む第2の上層配線19Bが設けられている。
上記第1実施形態では、図17に示すように、互いに隣接する半導体構成体2間において切断したが、これに限らず、2個またはそれ以上の半導体構成体2を1組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、複数で1組の半導体構成体2は同種、異種のいずれであってもよい。
2 半導体構成体
3 接着層
4 シリコン基板
5 接続パッド
11 配線
12 柱状電極(外部接続用電極)
13 封止膜
14 絶縁層
15 ハードシート
16 上層絶縁膜
19 上層配線(配線)
20 最上層絶縁膜
22 半田ボール
23 下層絶縁膜
24 最下層絶縁膜
Claims (20)
- ベース板と、前記ベース板上に設けられ、且つ、半導体基板、該半導体基板上に設けられた複数の柱状電極および上面が前記柱状電極と面一とされた封止膜を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上に設けられた絶縁層と、前記絶縁層上に設けられ、前記半導体構成体が配置される開口部を有するハードシートと、前記半導体構成体の柱状電極に接続された配線とを有することを特徴とする半導体装置。
- 請求項1に記載の発明において、前記ハードシートは前記ベース板と同じ材料からなることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記ハードシートの厚さは前記ベース板の厚さと同じであることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記ベース板および前記ハードシートは少なくとも熱硬化性樹脂を含む材料からなることを特徴とする半導体装置。
- 請求項4に記載の発明において、前記ベース板および前記ハードシートは無機材料からなる基材を有することを特徴とする半導体装置。
- 請求項1に記載の発明において、前記ハードシートは前記絶縁層と同じ材料からなることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記ハードシートは熱膨張係数が前記ベース板の熱膨張係数と実質的に同じである材料からなることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記ベース板または前記ハードシートの一方は金属シートからなり、他方は少なくとも熱硬化性樹脂を含む材料からなることを特徴とする半導体装置。
- 請求項8に記載の発明において、前記金属シートは銅またはステンレス鋼からなることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記ハードシートは前記絶縁層の上面に埋め込まれていることを特徴とする半導体装置。
- 請求項10に記載の発明において、前記ハードシートの上面は前記絶縁層の上面と面一であることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記ハードシートと同じ材料からなる別のハードシートが前記絶縁層中に設けられていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記配線は前記半導体構成体、前記絶縁層および前記ハードシート上に設けられた上層絶縁膜上に設けられた上層配線であることを特徴とする半導体装置。
- 請求項13に記載の発明において、前記ベース板下に前記上層絶縁膜と同じ材料からなる下層絶縁膜が設けられていることを特徴とする半導体装置。
- 請求項13に記載の発明において、前記上層配線の接続パッド部を除く部分を覆う最上層絶縁膜と、前記ベース板の最下面に設けられ、且つ、前記最上層絶縁膜と同じ材料からなる最下層絶縁膜とを有することを特徴とする半導体装置。
- 請求項15に記載の発明において、前記最上層絶縁膜および前記最下層絶縁膜はソルダーレジストからなることを特徴とする半導体装置。
- 請求項15に記載の発明において、前記上層配線の接続パッド部上に半田ボールが設けられていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記ハードシートの少なくとも上面にベタパターンからなるグラウンド層および電源層のいずれか一方が前記配線に接続されて設けられていることを特徴とする半導体装置。
- 請求項18に記載の発明において、前記ベタパターンはグラウンド層であり、該グラウンド層と前記配線とによりマイクロストリップライン構造が構成されていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記ベース板の少なくとも一方の面にベタパターンからなる放熱層が設けられていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007073812A JP4285707B2 (ja) | 2003-12-25 | 2007-03-22 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003428695 | 2003-12-25 | ||
| JP2004107798 | 2004-03-31 | ||
| JP2007073812A JP4285707B2 (ja) | 2003-12-25 | 2007-03-22 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004356153A Division JP3955059B2 (ja) | 2003-12-25 | 2004-12-09 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007184636A JP2007184636A (ja) | 2007-07-19 |
| JP4285707B2 true JP4285707B2 (ja) | 2009-06-24 |
Family
ID=38340367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007073812A Expired - Fee Related JP4285707B2 (ja) | 2003-12-25 | 2007-03-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4285707B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5496445B2 (ja) * | 2007-06-08 | 2014-05-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US8343809B2 (en) | 2010-03-15 | 2013-01-01 | Stats Chippac, Ltd. | Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die |
| US7767496B2 (en) | 2007-12-14 | 2010-08-03 | Stats Chippac, Ltd. | Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer |
| US8456002B2 (en) | 2007-12-14 | 2013-06-04 | Stats Chippac Ltd. | Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief |
| US9318441B2 (en) | 2007-12-14 | 2016-04-19 | Stats Chippac, Ltd. | Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die |
| US8183095B2 (en) | 2010-03-12 | 2012-05-22 | Stats Chippac, Ltd. | Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation |
| US9548240B2 (en) | 2010-03-15 | 2017-01-17 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package |
| JP2012074581A (ja) * | 2010-09-29 | 2012-04-12 | Teramikros Inc | 半導体装置及びその製造方法 |
| SG182921A1 (en) * | 2011-01-21 | 2012-08-30 | Stats Chippac Ltd | Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief |
| JP5827476B2 (ja) * | 2011-03-08 | 2015-12-02 | 株式会社東芝 | 半導体モジュール及びその製造方法 |
-
2007
- 2007-03-22 JP JP2007073812A patent/JP4285707B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007184636A (ja) | 2007-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4012496B2 (ja) | 半導体装置 | |
| JP4285707B2 (ja) | 半導体装置 | |
| JP4055717B2 (ja) | 半導体装置およびその製造方法 | |
| EP1629533B1 (en) | Semiconductor device and method of fabricating the same | |
| JP3945483B2 (ja) | 半導体装置の製造方法 | |
| JP2004221417A (ja) | 半導体装置およびその製造方法 | |
| JP4316624B2 (ja) | 半導体装置 | |
| JP4316622B2 (ja) | 半導体装置の製造方法 | |
| JP3925503B2 (ja) | 半導体装置 | |
| JP4438389B2 (ja) | 半導体装置の製造方法 | |
| JP4241284B2 (ja) | 半導体装置 | |
| JP3955059B2 (ja) | 半導体装置およびその製造方法 | |
| JP4513302B2 (ja) | 半導体装置 | |
| JP4990492B2 (ja) | 半導体装置 | |
| JP4321758B2 (ja) | 半導体装置 | |
| JP4316623B2 (ja) | 半導体装置の製造方法 | |
| JP2004221418A (ja) | 半導体装置およびその製造方法 | |
| JP4442181B2 (ja) | 半導体装置およびその製造方法 | |
| JP4461801B2 (ja) | 半導体装置およびその製造方法 | |
| JP4561079B2 (ja) | 半導体装置の製造方法 | |
| CN100418211C (zh) | 半导体器件及其制造方法 | |
| JP4209341B2 (ja) | 半導体装置およびその製造方法 | |
| HK1095208B (en) | Semiconductor device and method of fabricating the same | |
| HK1085052B (en) | Semiconductor device and method of manufacturing the same | |
| HK1085052A1 (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080602 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090318 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090319 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140403 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |