Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4286640B2 - 半導体装置およびその製造方法 - Google Patents
[go: Go Back, main page]

JP4286640B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4286640B2
JP4286640B2 JP2003398372A JP2003398372A JP4286640B2 JP 4286640 B2 JP4286640 B2 JP 4286640B2 JP 2003398372 A JP2003398372 A JP 2003398372A JP 2003398372 A JP2003398372 A JP 2003398372A JP 4286640 B2 JP4286640 B2 JP 4286640B2
Authority
JP
Japan
Prior art keywords
lead wire
resist
bump
resin tape
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003398372A
Other languages
English (en)
Other versions
JP2005159193A (ja
Inventor
英之 金子
信之 幸谷
圭介 古谷
道成 手谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003398372A priority Critical patent/JP4286640B2/ja
Publication of JP2005159193A publication Critical patent/JP2005159193A/ja
Application granted granted Critical
Publication of JP4286640B2 publication Critical patent/JP4286640B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体装置およびその製造方法に関し、とくに樹脂テープ基材に形成されたリード線およびそのリード線上に接合用バンプを形成し、接合用バンプを介して半導体チップをリード線に接合した構造を持った半導体装置およびその製造方法に関するものである。具体的にはバンプを形成するためのドライフィルムレジストのラミネート方法に関する。
図5に、従来の一般的なフレキシブル基板用テープに半導体チップがフリップチップボンディングでCOF接合される場合のリード線と金属バンプ付きチップの代表的な構造を示す。このCOF構造は図5に示す様に、樹脂テープ基材14にチップ12上の金属パッドと対向するリード線15を形成した構造を持つ。図5のCOF構造はデバイスホールを有しない。
このCOF構造は樹脂テープ基材14にリード線(材質:Cu、Au、Sn等)15のみを形成している。チップ12を接合するための金属バンプ(材質:Au、Cu等)11は、対向するチップ12の電極の金属パッド上に形成される。この状態でリード線15とチップ12は位置合わせをし、加熱、加圧等によって接合されるのが一般的である。つまり、チップ12側に接合用バンプ11を形成し、樹脂テープ基材14側にはリード線15のみを形成する。13は封止樹脂である。
しかし、樹脂テープ基材14上のリード線15に、金属バンプ11を形成したチップ12を位置合わせをした後に接合する方法においては、2度の正確な位置合わせが必要となる。1つ目はチップ12上の電極に金属バンプ11を形成する際のマスク位置合わせ精度が必要である。2つ目はリード線15と金属バンプ11の位置合わせで、これについても高い精度が要求される。結果的に、双方の位置精度が総合して悪い場合、金属バンプ11がリード線15から外れることにもなり、正常な接合が成立しなくなる。
本発明に関連するこれまでに出願された特許は無い。特許文献1には、樹脂テープ基材上に金属箔(銅箔など)を貼り、リードの配線にパターンに相当するマスクを形成し、その後下地の金属箔のみをエッチングし、配線パターンを形成する方法が紹介されている。
特開2003-37137
そこで、リード線側にバンプを形成し半導体チップを接合する方法が考えられた。
この方法によれば、従来の一般的な、金属バンプが形成されたチップとテープ基材上のリードとの接合に比べ、先述の一つ目の位置合わせ精度が必要でなくなりバンプ形成の位置精度が高精度である必要がなくなる。しかも、リードタイムの削減、製造コストの削減、リード線とバンプ間の位置ずれ解消などの効果がある。
しかし、樹脂テープ基材に形成したリード線上にバンプを形成する場合、リード線を形成した後に再度、めっきでバンプを積み上げる形をとるが、バンプ形成用のマスクをリード線が形成された上にラミネートする必要がある。その場合、リード線上にめっきバンプのマスクをラミネートする際に先に形成した高さのあるリード線が障害となり、マスクと樹脂テープ基材およびリード線とのラミネート性が、リード線が無い状態に比較して悪化する要因となる。 ラミネート性が悪化した場合、バンプのめっき形状の出来ばえ例えばバンプ高さ、幅および奥行きに悪影響を与える。
このように、リード線による凹凸の大きなところで如何にマスクの密着性を上げるかが課題となる。
具体的に説明すると、図6に示すように樹脂テープ基材23上のリード線22上に更に金属バンプを形成しようとする場合、先にめっき付けされたリード線22上に再度めっき用レジスト21をラミネートしなければならない。当然、一度めっきがなされリード線22の高さ分だけ樹脂テープ基材面内には高低差(段差)が生じている。したがって、これまでの方法でめっき用レジスト21をラミネートした場合、リード高さが有る上に新たにめっき用レジストをラミネートしなければならず、これは樹脂テープ基材23およびリード線22と新たにラミネートしたレジスト21との間に隙間24が生じ易くなる。その結果、レジストのマスキング精度が悪く、めっきが所望のサイズ、形状からずれるといった不具合が生じる。また、先述の樹脂テープ基材23およびリード線22とバンプめっき用レジスト21の間に隙間24があった場合には、その隙間24にめっき液が入り込み、全く予期しない部分でめっきが生長する事が予想される。そのため、これらの不具合を防ぐためにはめっき用のレジスト21を隙間無くラミネートする必要が有る。
したがって、この発明の目的は、樹脂テープ基材に形成されたリード線上に接合用バンプを形成し、接合用バンプを介して半導体チップをリード線に接合する構造の半導体装置において、ラミネート性悪化の問題を解決し、最初のリード線のめっき後に生じる段差(リード高さ)により2度目のめっきのためのレジストのラミネートに影響を及ぼさず、すなわち隙間が発生せず密着性を改善でき、その結果必要な寸法および形状にめっきされたバンプを形成することができる半導体装置およびその製造方法を提供することである。
この発明の半導体装置は、表面にリード線が形成された樹脂テープ基材と、樹脂テープ基材上のリード線間に充填された感光性ポリイミドを含む充填材と、リード線および充填材上にラミネートするレジストを用いてリード線上に形成されたバンプと、バンプに電極が接合された半導体チップとを備えたものである。
この発明の半導体装置の製造方法は、樹脂テープ基材の表面にリード線を形成する工程と、リード線間に感光性ポリイミドを含む充填材を充填する工程と、充填材の充填された状態でリード線上にレジストを貼り付ける工程と、レジストをマスクとしてリード線上に、半導体チップの電極と接合するためのバンプを形成する工程と、バンプに半導体チップを接合する工程とを含むものである。
この発明によれば、リード線間に感光性ポリイミドを含む充填材を充填することによりリード線と充填材との高さの差が樹脂テープ基材との高さの差よりも少なくなるので、レジストの密着性を向上でき、しかもリード線間に充填材を残しておくことができ除去する必要がない。
1の参考の形態を図1により説明する。すなわち、リード線32を形成した例えばポリイミドの樹脂テープ基材33上に粘度の高い液状またはゲル状の充填物質34が置かれ、その上にめっき用のレジスト例えばめっき用ドライフィルムレジスト31をラミネートし、その後レジスト31をマスクとしてリード線32上にバンプをめっきにより形成する。
先述の充填物質34によってレジスト31は隙間をつくること無くリード線32に密着させることができる。
このように、この参考の形態は、リード線32と樹脂テープ基材(例えば基板)33の表面との段差を少なくするために、リード線32の相互間を粘度の高い液状またはゲル状の充填物質34例えばポリイミドなどで埋める方法である。高粘度液状またはゲル状物質34のテープ基材33上への塗布方法および残留方法は特定しない。この高粘度液状またはゲル状の物質34は、レジスト31との密着性の良い材料を選ぶ必要がある。そして、バンプ形成後、先述の液状物質またはゲル状物質34をレジスト31の除去の後、取り除く。
2の参考の形態を図2により説明する。すなわち、樹脂テープ基材43に形成したリード線42上にレジストたとえばめっき用ドライフィルムレジスト41を載せた後に、レジスト41とテープ基材43との間を真空引きして減圧し、レジスト41とリード線42およびテープ基材43との密着性を上げる。その他、バンプの形成等は第1の参考の形態と同様である。
3の参考の形態を図3により説明する。すなわち、レジストたとえばめっき用ドライフィルムレジスト51とテープ基材53との間に隙間を作る原因となるリード線52の高さ54を、レジスト51とテープ基材53との密着性に影響を及ぼさない程度までに下げるものである。リード線52の高さはリード線形成時に所定の高さに設定するか、あるいはリード線を一旦形成した後に減厚する。
このように、リード線52の厚みを薄くすることで、リード線52の上面とテープ基材53との段差を少なくすることにより、レジスト51とテープ基材53の密着性を上げることができる。リード線52の高さは15μm以下であればレジスト51の密着性をよくすることができるが、好ましくは実績高さが凡そ8μmより8μm以下を目安とする。その他、バンプの形成等は第1の参考の形態と同様である。
この発明の実施の形態を図4により説明する。すなわち、樹脂テープ基材64に形成したリード線62の相互間に感光性のポリイミド樹脂64を含む充填材を設け、リード62とテープ基材面高さとの段差を小さくする。これは第1の参考の形態の図1のリード線32の相互間に粘度の高い液状物質34を設けることでレジストたとえばめっき用ドライフィルムレジスト下に隙間を作らないようにする手法と同様の効果を狙っている。
この実施の形態によれば、リード線62とテープ基材63の段差を少なくするため、リード線62の相互間に感光性のポリイミド樹脂64を含む充填材を設ける方法である。感光性ポリイミド樹脂64のテープ基材63上への形成方法は特定しないが、第1の参考の形態との違いは充填材例えば感光性ポリイミド樹脂64は、金属バンプ形成後も感光性ポリイミド樹脂64の膜を除去しなくても良いことにある。従って感光性ポリイミド形成には、めっき用ドライフィルムレジスト61との密着性の良好な材料を選ぶ必要がある。
以上の実施の形態のように、リード線或はテープ基材とレジストとの間の密着性を高めることで、めっき液の侵入防止ができ、初期に想定した寸法外でバンプが形成されることは無く、結果的に各実施の形態は、バンプの寸法精度向上に寄与することが可能となる。
本発明にかかる半導体装置およびその製造方法は、テープ樹脂基板に形成したリード線上に、これと対向する形で半導体用チップを接合するために形成するバンプのめっき用マスクのラミネートの密着性を向上させる等の効果を有し、半導体装置およびその製造方法等に有用である。
1の参考の形態の半導体装置の製造過程の概略断面図である。 第2の参考の形態の半導体装置の製造過程の概略断面図である。 第3の参考の形態の半導体装置の製造過程の概略断面図である。 この発明の実施の形態の半導体装置の製造過程の概略断面図である。 従来の半導体装置の製造過程の概略断面図である。 課題を説明するための半導体装置の製造過程の概略断面図である。
符号の説明
11 金属バンプ
12 チップ
13 封止樹脂
14 樹脂テープ基材
15 リード線
21 ドライフィルムレジスト
22 リード線
23 樹脂テープ基材
31 ドライフィルムレジスト
32 リード線
33 樹脂テープ基材
34 液状物質
41 ドライフィルムレジスト
42 リード線
43 樹脂テープ基材
51 ドライフィルムレジスト
52 リード線
53 樹脂テープ基材
54 リード線高さ
61 ドライフィルムレジスト
62 リード線
63 樹脂テープ基材
64 感光性ポリイミド樹脂

Claims (2)

  1. 表面にリード線が形成された樹脂テープ基材と、前記樹脂テープ基材上の前記リード線間に充填された感光性ポリイミドを含む充填材と、前記リード線および前記充填材上にラミネートするレジストを用いて前記リード線上に形成されたバンプと、前記バンプに電極が接合された半導体チップとを備えた半導体装置。
  2. 樹脂テープ基材の表面にリード線を形成する工程と、前記リード線間に感光性ポリイミドを含む充填材を充填する工程と、前記充填材の充填された状態で前記リード線上にレジストを貼り付ける工程と、前記レジストをマスクとして前記リード線上に、半導体チップの電極と接合するためのバンプを形成する工程と、前記バンプに半導体チップを接合する工程とを含む半導体装置の製造方法。
JP2003398372A 2003-11-28 2003-11-28 半導体装置およびその製造方法 Expired - Fee Related JP4286640B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003398372A JP4286640B2 (ja) 2003-11-28 2003-11-28 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003398372A JP4286640B2 (ja) 2003-11-28 2003-11-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005159193A JP2005159193A (ja) 2005-06-16
JP4286640B2 true JP4286640B2 (ja) 2009-07-01

Family

ID=34723238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003398372A Expired - Fee Related JP4286640B2 (ja) 2003-11-28 2003-11-28 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4286640B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771308B1 (ko) 2006-08-21 2007-10-29 삼성전기주식회사 리지드-플렉서블 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
JP2005159193A (ja) 2005-06-16

Similar Documents

Publication Publication Date Title
KR100523495B1 (ko) 반도체 장치 및 그 제조 방법
JP2592038B2 (ja) 半導体チップ実装方法および基板構造体
KR100793468B1 (ko) 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈
CN100349292C (zh) 半导体装置及其制造方法、电子设备、电子仪器
CN100424866C (zh) 带式电路基板及使用该带式电路基板的半导体芯片封装
JP3238004B2 (ja) 半導体装置の製造方法
CN100373616C (zh) 半导体装置及其制造方法
TWI587415B (zh) 半導體裝置之製造方法
WO2014175133A1 (ja) 半導体装置及びその製造方法
CN100369249C (zh) 半导体装置及其制造方法、电子设备、电子仪器
JP2006196709A (ja) 半導体装置およびその製造方法
TWI850661B (zh) 封裝結構及其製備方法
KR20050017351A (ko) 유연성 필름을 이용한 반도체 패키지 및 그 제조방법
US6737590B2 (en) Tape circuit board and semiconductor chip package including the same
TWI397155B (zh) 形成矽穿孔之多晶片堆疊過程
JP4286640B2 (ja) 半導体装置およびその製造方法
KR100837281B1 (ko) 반도체 소자 패키지 및 그 제조 방법
TWI435429B (zh) 孔對孔貫穿之半導體封裝構造
JP2865072B2 (ja) 半導体ベアチップ実装基板
JP2001223289A (ja) リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法
JP4652428B2 (ja) 半導体装置およびその製造方法
JPH10126056A (ja) プリント配線基板の製造方法
CN104347532A (zh) 半导体封装件及其制造方法
JP3714127B2 (ja) 半導体装置の製造方法
JP2001291729A (ja) 半導体素子の孔版印刷樹脂封止方法、及び該方法に用いる孔版及びスキージ

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090325

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees