JP4287130B2

JP4287130B2 - Capacitance detection circuit and capacitance detection method

Info

Publication number: JP4287130B2
Application number: JP2002353516A
Authority: JP
Inventors: 正巳八壁; 直樹池内
Original assignee: Tokyo Electron Ltd
Current assignee: Tokyo Electron Ltd
Priority date: 2002-12-05
Filing date: 2002-12-05
Publication date: 2009-07-01
Anticipated expiration: 2022-12-05
Also published as: JP2004184307A

Description

【０００１】
【発明の属する技術分野】
本発明は、容量型センサ等の静電容量を検出する回路及び方法に関し、特に、微小な容量の変化を検出する装置に関する。
【０００２】
【従来の技術】
従来、静電容量検出回路として、演算増幅器を用いた検出装置がある（特許文献１参照）。図９は、上記特許文献１に開示された静電容量検出回路の回路図である。この検出回路では、電極９０、９１で形成される容量型センサ９２が、信号線９３を介して演算増幅器９５の反転入力端子に接続されている。そしてこの演算増幅器９５の出力端子と前記反転入力端子との間に帰還コンデンサ９６が接続されるとともに、非反転入力端子に交流電圧Ｖacが印加されている。また信号線９３はシールド線９４によって被覆され、外乱ノイズに対して電気的に遮蔽されている。そしてこのシールド線９４は、演算増幅器９５の非反転入力端子に接続されている。出力電圧Ｖｄは、演算増幅器９５の出力端子からトランス９７を介して取り出される。
【０００３】
この検出回路では、演算増幅器９５の反転入力端子と非反転入力端子とがイマージナリショートの状態となり、反転入力端子に接続された信号線９３と非反転入力端子に接続されたシールド線９４とは、互いにほぼ同電位となる。これによって、信号線９３はシールド線９４によってガーディングされ、つまり、両者９３、９４間の浮遊容量はキャンセルされ、浮遊容量に影響されにくい出力電圧Ｖｄ、つまり、容量型センサの微小な容量に対応した信号が得られるというものである。
【０００４】
【特許文献１】
特開平９−２８０８０６号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記の従来技術によれば、確かに容量型センサ９２の容量がある程度に大きいときは信号線９３とシールド線９４との間の浮遊容量に影響されない正確な出力電圧Ｖｄを得ることができるものの、演算増幅器９５によって信号だけでなく信号線９３に発生するノイズも増幅されることとなり、数ｐＦオーダーの微小な容量の検出においては、十分なＳＮ比が得られないという問題がある。
【０００６】
さらに、携帯電話機等に代表される小型・軽量の音声通信機器においては、コンデンサマイクロホン等の容量型センサにおける変化容量を検出するコンパクトな回路が必要とされるが、上記の従来技術では、交流電源Ｖacやトランス９７等が必要とされ、小型・軽量の音声通信機器には適さないという問題もある。
【０００７】
そこで、この発明は、このような状況に鑑みてなされたものであり、コンデンサマイクロホン等の微小な容量の変化を、高いＳＮ比で、かつ、コンパクトな回路で検出することができる静電容量検出回路等を提供することを目的とする。
【０００８】
【課題を解決するための手段】
【０００９】
本発明に係る静電容量検出回路は、被検出コンデンサの静電容量に対応する信号を出力する静電容量検出回路であって、寄生容量を有する高入力インピーダンス増幅器と、前記高入力インピーダンス増幅器の入力端子と第１バイアス電圧との間に接続される第１抵抗と、前記高入力インピーダンス増幅器の入力端子に一端が接続されるカップリング用コンデンサと、前記カップリング用コンデンサの他端と接続される、寄生容量を有する信号線と、前記信号線と第２バイアス電圧との間に接続される第２抵抗と、前記信号線と基準電位との間に接続される被検出コンデンサとを備えることを特徴とする。
【００１０】
ここで、前記静電容量検出回路では、カップリング用コンデンサによって信号の直流分がカットされるので、第２バイアス電圧を前記第１バイアス電圧とは独立して調整することで、検出感度をコントロールしてもよい。この場合、第２バイアス電圧と基準電位との電位差の絶対値が、第１バイアス電圧と基準電位との電位差の絶対値よりも大きくなるように調整しておくことで、容量型センサにかかる電圧をより大きくでき、検出感度を良くすることができる。
【００１１】
また、前記第１バイアス電圧を、前記高入力インピーダンス増幅器に供給される電源電圧の１／２とし、前記基準電位を、グランドとするのが好ましい。前記被検出コンデンサとしては、静電容量の変化に応じて物理量を検出する容量型センサ等であってもよい。
【００１３】
また、本発明は、被検出コンデンサの静電容量を検出する方法であって、帰還が施された演算増幅器の非反転入力端子に第１抵抗を介して第１バイアス電圧を印加するとともに、前記非反転入力端子にカップリング用コンデンサの一端を接続し、前記カップリング用コンデンサの他端に寄生容量を有する信号線を接続し、前記信号線に第２抵抗を介して第２バイアス電圧を印加するとともに、前記信号線と基準電位との間に被検出コンデンサを接続し、前記信号線と前記基準電位との間の寄生容量及び前記非反転入力端子と前記基準電位との間の寄生容量を利用して、前記被検出コンデンサの変化分に対応する信号を前記高入力インピーダンス増幅器から出力させる静電容量検出方法として実現することもできる。
【００１４】
ここで、前記第１バイアス電圧は、要求仕様等に応じて任意に設定可能であるが、前記演算増幅器の動作電圧範囲における中央点の電圧となるように前記第１バイアス電圧を設定すると、動作電圧範囲を最大限に利用することができるので、より好ましい。
【００１５】
また、前記被検出コンデンサの静電容量の変化分に対する前記演算増幅器の出力信号の感度を前記第２バイアス電圧によって調整してもよい。
【００１６】
【発明の実施の形態】
本願の発明者らは、図１に示されるような静電容量検出回路を試作した。
図１において、容量型センサ１１は、コンデンサマイクロホン等の音によって容量Ｃsが変化する被検出コンデンサであり、帰還コンデンサ１２は、容量Ｃfのコンデンサである。これら２つのコンデンサは、それぞれ、図９に示された従来の回路における容量型センサ９２と帰還コンデンサ９６に対応する。
【００１７】
寄生容量１４は、高入力インピーダンスの演算増幅器１３が有する入力容量等であり、ＭＯＳＦＥＴ入力のオペアンプにおけるＭＯＳＦＥＴのゲート容量等である。なお、本図において、寄生容量１４を図示しているのは、容量型センサ１１の容量が数ｐＦ等の微小値であるために、容量型センサ１１と寄生容量１４とが同程度の値となり、このような寄生容量を無視することができなくなるからである。なお、演算増幅器１３の非反転入力端子には、容量型センサ１１の変化容量を検出するためのバイアス電圧となる基準電位Ｖh（所定の直流電位）が印加されている。
【００１８】
このような静電容量検出回路１０では、演算増幅器１３の反転入力端子と非反転入力端子とがイマージナリショートの状態となるので、容量型センサ１１の両端には、基準電位Ｖｈに等しい直流電圧が印加された状態となる。したがって、容量型センサ１１の容量Ｃsが変化した場合には、その変化分に相当する電荷が容量型センサ１１と帰還コンデンサ１２との間で移動することとなり、演算増幅器１３の出力端子には、容量型センサ１１の容量に対応する出力電圧Ｖoutが出力される。
【００１９】
具体的には、出力電圧Ｖoutは、以下の式で表される。
【数１】

【００２０】
なお、上記式における入力電圧Ｖinは、説明の便宜上の信号であり、直流電圧Ｖhの印加の下で容量型センサ１１の容量Ｃsが変化するという現象を、固定の容量Ｃsの両端に対して交流電圧Ｖinが入力されるという現象に置き換えて説明するために用いられている。以後、Ｖinについては同じ意味で用いる。
【００２１】
一方、ノイズに着目すると、信号線、つまり、演算増幅器１３の反転入力端子に発生したノイズは、反転入力端子とグランド間の容量、つまり、容量型センサ１１と寄生容量１４との合計容量の影響と受けて増幅される。具体的には、演算増幅器１３の反転入力端子で発生したノイズＶop_nに対応する出力電圧Ｖout_nは、以下の式で表される。
【００２２】
【数２】

【００２３】
このような静電容量検出回路１０は、図９に示された従来の回路に比べ、演算増幅器の非反転入力端子に印加される電圧Ｖhが直流であること、及び、出力信号を取り出すためのトランスが不要になっていること等により、全体の回路がコンパクト化されている。
【００２４】
ところが、ＳＮ比の点に着目すると、上記数２の式から分かるように、演算増幅器１３の非反転入力端子に発生したノイズは、寄生容量１４の影響を受け、信号よりも大きく増幅されている。具体的には、この静電容量検出回路１０のＳＮ比は以下の通りである。
【００２５】
【数３】

【００２６】
以上のように、この静電容量検出回路１０は、図９に示された従来の回路と比べ、回路規模がコンパクト化されたものの、ＳＮ比の点においては、従来の回路と同様の問題を残している。
【００２７】
そこで、本願の発明者らは、この静電容量検出回路１０におけるＳＮ比の向上技術についてさらなる検討と実験を重ねた結果、回路のコンパクト化だけでなく、高いＳＮ比で微小な容量を検出することが可能な静電容量検出回路を着想し、完成させるに至った。
【００２８】
以下、本発明の実施の形態例について、図面を用いて詳細に説明する。
（第１の実施の形態）
図２は、本発明の第１の施の形態における静電容量検出回路２０の回路図である。この静電容量検出回路２０は、容量型センサ２１の静電容量Ｃsに対応する信号Ｖoutを出力する検出回路であり、容量型センサ２１と、抵抗２２と、高入力インピーダンス増幅器２３とから構成される。
【００２９】
容量型センサ２１は、検出対象となるコンデンサであり、ここでは、コンデンサマイクロホン等、静電容量Ｃsの変化を利用して各種物理量を検出するセンサである。この容量型センサ２１は、グランド等の基準電位と高入力インピーダンス増幅器２３の入力端子間に接続されている。
【００３０】
抵抗２２は、１ＧΩ等の高い抵抗値Ｒhをもつ抵抗である。この抵抗２２は、第１バイアス電圧Ｖhと高入力インピーダンス増幅器２３の入力端子間に接続され、高入力インピーダンス増幅器２３の入力端子の直流電位（端子２６の電位Ｖs）を固定するために用いられている。この第１バイアス電圧Ｖhは、より大きな振幅の信号出力Ｖoutを得るために、高入力インピーダンス増幅器２３に供給される電源電圧ＶDDの半分の値（１／２・ＶDD）が好ましい。
【００３１】
高入力インピーダンス増幅器２３は、極めて高い入力インピーダンスと極めて低い出力インピーダンスを持つインピーダンス変換器であり、図３（ａ）に示される、オペアンプを用いたボルテージフォロワ２３ａや、図３（ｂ）に示される非反転増幅回路２３ｂ等が含まれる。
【００３２】
図４は、図２に示された静電容量検出回路２０の実際の回路図、つまり、図２に示された静電容量検出回路２０に寄生容量（容量値Ｃt）２４と寄生抵抗（抵抗値Ｒt）２５とが付加された静電容量検出回路２０ａの回路図である。
【００３３】
寄生容量２４は、高入力インピーダンス増幅器２３の入力端子と基準電位（ここでは、グランド）間に生じる浮遊容量であり、主に、高入力インピーダンス増幅器２３がもつ入力容量である。例えば、高入力インピーダンス増幅器２３がＭＯＳＦＥＴ入力のオペアンプである場合には、寄生容量２４は、ＭＯＳＦＥＴのゲート容量等に相当し、通常、数ｐＦ程度である。
【００３４】
また、寄生抵抗２５は、高入力インピーダンス増幅器２３の入力端子と基準電位（ここでは、グランド）間に生じる浮遊抵抗である。例えば、高入力インピーダンス増幅器２３がＭＯＳＦＥＴ入力のオペアンプである場合には、寄生抵抗２５は、ゲート電極のリーク電流等に起因する抵抗であり、通常、数百ＧΩ程度である。
【００３５】
なお、高入力インピーダンス増幅器２３がＪＦＥＴやバイポーラトランジスタ等を入力段とするオペアンプであっても、ジャンクション容量やリーク電流が存在するため、寄生容量及び寄生抵抗は発生する。また、高入力インピーダンス増幅器２３がオペアンプ等の素子を含む場合には、その入力端子と電源及びグランド間に素子保護用のダイオードが接続され、そのダイオードに起因する寄生容量及び寄生抵抗が発生する。
【００３６】
したがって、本図における寄生容量２４及び寄生抵抗２５は、高入力インピーダンス増幅器２３の入力端子側からその内部を見た時に観測されるものであるといえる。ただし、これらの値は、同種のオペアンプではほぼ一定の値であるが、異種のオペアンプでは異なる値となり得る。寄生容量２４等は、高入力インピーダンス増幅器２３の入力端子を容量計等に接続することにより測定可能である。
【００３７】
以上のように構成された静電容量検出回路２０ａの動作は以下の通りである。
まず、容量型センサ２１の容量Ｃsを、被検出物理量（音など）の変化に拘わらず一定な成分である基準容量Ｃdと、被検出物理量の変化に応じて変化する成分である変化容量ΔＣとの合計値で表す。つまり、
Ｃs＝Ｃd＋ΔＣ
と表す。
【００３８】
いま、容量型センサ２１の容量Ｃsが一定値である（つまり、Ｃs＝Ｃdが成り立つ）場合を考える。この場合には、端子２６の電圧Ｖsは、
【数４】

と表される。ここで、Ｒt≫Ｒhが成り立つとすると、
Ｖs＝Ｖh
が成り立つ。したがって、端子２６に蓄えられる電荷量Ｑsは、容量型センサ２１及び寄生容量２４それぞれに蓄えられる電荷の合計となり、
Ｑs＝（Ｃd＋Ｃt）・Ｖs＝（Ｃd＋Ｃt）・Ｖh
と表される。
【００３９】
次に、容量型センサ２１の容量Ｃsが変化している（つまり、Ｃs＝Ｃd＋ΔＣが成り立つ）場合を考える。この場合には、端子２６に蓄えられる電荷量Ｑs’は、
Ｑs’＝（Ｃd＋ΔＣ＋Ｃt）・Ｖs’
となる。ここで、電圧Ｖs’は容量Ｃsが変化しているときの端子２６の電圧である。
【００４０】
ところで、端子２６と基準電位（ここでは、グランド）及び第１バイアス電圧Ｖh等との間はハイインピーダンスであり、端子２６における電荷が保存されるので、
Ｑs＝Ｑs’
が成り立つ。よって、上記Ｑs及びＱs’の式より、電圧Ｖs’は、
【数５】

となり、変化容量ΔＣに比例する成分を含む。この電圧Ｖs'は、高入力インピーダンス増幅器２３に入力され、一定倍されて出力される。したがって、高入力インピーダンス増幅器２３の出力電圧Ｖoutは、変化容量ΔＣに比例する成分を含む値となる。
【００４１】
次に、この静電容量検出回路２０ａのＳＮ比について考察する。
いま、説明の便宜上、図４に示された静電容量検出回路２０ａを図５に示された静電容量検出回路２０ｂに置き換えて説明する。つまり、容量型センサ２１の容量Ｃsが変化するという現象を、固定の容量Ｃsに対して交流信号Ｖinが入力されるという現象に置き換えて説明する。また、高入力インピーダンス増幅器２３の電圧ゲインは１（ボルテージフォロワ等）とする。
【００４２】
すると、信号成分、つまり、高入力インピーダンス増幅器２３の出力電圧Ｖoutは、以下の式で表される。
【数６】

【００４３】
一方、ノイズ成分、つまり、信号線（高入力インピーダンス増幅器２３の入力端子）におけるノイズＶop_nに対応する出力電圧Ｖout_nは、高入力インピーダンス増幅器２３の電圧ゲインが１であることから、以下の式で表される。
Ｖout_n＝Ｖop_n
よって、ＳＮ比（ｄＢ）は以下の式で表される。
【数７】

【００４４】
図６は、この静電容量検出回路２０ｂのＳＮ比と図１に示された検討技術に係る静電容量検出回路１０のＳＮ比とを比較するグラフ、つまり、上記数７に示されるＳＮ比と上記数３に示されるＳＮ比とを比較するグラフである。本図において、縦軸はＳＮ比（ｄＢ）を示し、横軸は寄生容量２４の容量Ｃtを示す。点線は、図１に示された検討技術に係る静電容量検出回路１０のＳＮ比を示し、実線は、本実施の形態における静電容量検出回路２０ｂのＳＮ比を示す（提案技術）。なお、Ｖin＝１、Ｃs＝２ｐF、Ｃf＝２ｐF、Ｖop_n＝−１００ｄＢＶ（１０μＶ）としている。
【００４５】
このグラフから分かるように、本実施の形態における静電容量検出回路２０ｂは、検討技術に係る静電容量検出回路１０に比べ、ＳＮ比が向上されている。これは、容量型センサ２１を、信号線を介して演算増幅器の非反転入力端子に接続することで、反転入力端子に接続した場合に比べ、信号線に発生したノイズが演算増幅器によって増幅されてしまうことが回避されるためである。
【００４６】
このように、図９に示された従来の回路と比較し、本実施の形態における静電容量検出回路２０、２０ａ、２０ｂでは、演算増幅器の帰還路にコンデンサを挿入するのではなく、演算増幅器等が元来有する寄生容量が積極的に利用され、回路のコンパクト化とＳＮ比の向上が実現されていることが分かる。
【００４７】
（第２の実施の形態）
次に、本発明に係る第２の実施の形態における静電容量検出回路について説明する。
【００４８】
図７は、本発明の第２の実施の形態における静電容量検出回路３０の回路図である。この静電容量検出回路３０は、容量型センサ２１の静電容量Ｃsに対応する信号Ｖoutを出力する検出回路であり、第１の実施の形態における静電容量検出回路２０に抵抗３１とカップリング用のコンデンサ３２とが付加された構成を備える。なお、第１の実施の形態と同一の構成要素については同一の符号を付し、その説明を省略する。
【００４９】
抵抗３１は、１ＧΩ等の高い抵抗値Ｒeをもつ抵抗である。この抵抗３１は、第２バイアス電圧Ｖbと容量型センサ２１の一端（端子３７）との間に接続され、容量型センサ２１に直流電圧を印加するために用いられている。第２バイアス電圧Ｖbは、第１バイアス電圧Ｖhとは独立した電圧に設定することができ、例えば、高入力インピーダンス増幅器２３に供給される電源電圧ＶDDに設定しておく。
【００５０】
コンデンサ３２は、端子３７と端子３８（抵抗２２と高入力インピーダンス増幅器２３の入力端子との接続点）との間に挿入して接続され、端子３７の電圧Ｖsの交流分だけを高入力インピーダンス増幅器２３に入力させるためのカップリングコンデンサである。
【００５１】
図８は、図７に示された静電容量検出回路３０の実際の回路図、つまり、図７に示された静電容量検出回路３０に第１寄生容量（容量値Ｃi）３３と第１寄生抵抗（抵抗値Ｒi）３４と第２寄生容量（容量値Ｃg）３５と第２寄生抵抗（抵抗値Ｒg）３６とが付加された静電容量検出回路３０ａの回路図である。
【００５２】
第１寄生容量３３は、端子３７と基準電位（ここでは、グランド）間に生じる浮遊容量であり、例えば、本静電容量検出回路３０ａのうちの容量型センサ２１を除く部分をＩＣ化した場合における端子３７と電源電圧及びグランド間に付加される素子保護用ダイオード等に起因して発生する容量である。
【００５３】
同様に、第１寄生抵抗３４は、端子３７と基準電位（ここでは、グランド）間に生じる浮遊抵抗であり、例えば、上述の素子保護用ダイオード等に起因して発生する抵抗である。
【００５４】
以上のように構成された静電容量検出回路３０ａの動作は以下の通りである。
まず、容量型センサ２１の容量Ｃsを、被検出物理量（音など）の変化に拘わらず一定な成分である基準容量Ｃdと、被検出物理量の変化に応じて変化する成分である変化容量ΔＣとの合計値で表す。つまり、
Ｃs＝Ｃd＋ΔＣ
と表す。
【００５５】
いま、容量型センサ２１の容量Ｃsが一定値である（つまり、Ｃs＝Ｃdが成り立つ）場合を考える。この場合には、端子３７の電圧Ｖs及び端子３８の電圧Ｖgは、それぞれ、
【数８】

と表される。ここで、Ｒi≫Ｒe、Ｒg≫Ｒhが成り立つとすると、
Ｖs＝Ｖb
Ｖg＝Ｖh
が成り立つ。したがって、端子３７及び端子３８に蓄えられる電荷量Ｑs及びＱgは、それぞれ、

となる。
【００５６】
次に、容量型センサ２１の容量Ｃsが変化している（つまり、Ｃs＝Ｃd＋ΔＣが成り立つ）場合を考える。この場合には、端子３７及び端子３８に蓄えられる電荷量Ｑs’は、それぞれ、
Ｑs’＝（Ｃd＋ΔＣ＋Ｃi＋Ｃe）・Ｖs’−Ｃe・Ｖg’
Ｑg’＝（Ｃe＋Ｃg）・Ｖg’−Ｃe・Ｖs’
となる。ここで、電圧Ｖs’及び電圧Ｖg’は、それぞれ、容量Ｃsが変化しているときの端子３７及び端子３８の電圧である。
【００５７】
ところで、端子３７と基準電位（ここでは、グランド）及び第２バイアス電圧Ｖbとの間はハイインピーダンスであり、同様に、端子３８と基準電位（ここでは、グランド）及び第１バイアス電圧Ｖhとの間はハイインピーダンスであり、端子３７及び端子３８における電荷が保存されるので、
Ｑs＝Ｑs’
Ｑg＝Ｑg’
が成り立つ。よって、上記Ｑs及びＱs’、Ｑg及びＱg’の式より、電圧Ｖg’をＶhとＶbで表すと、
【数９】

となり、特に、ΔＣ≪Ｃdのときには、
【数１０】

と近似でき、電圧Ｖg’は変化容量ΔＣに比例する成分を含む。この電圧Ｖg'は、高入力インピーダンス増幅器２３に入力され、一定倍されて出力される。したがって、高入力インピーダンス増幅器２３の出力電圧Ｖoutは、変化容量ΔＣに比例する成分を含む値となる。
【００５８】
また、この式から、第２バイアス電圧Ｖbを大きくするほど、変化容量ΔＣに対する感度が上がることが分かる。つまり、この静電容量検出回路３０ａでは、第２バイアス電圧Ｖbの値によって検出感度を大きくする等の調整が可能となる。
【００５９】
なお、この静電容量検出回路３０ａのＳＮ比については、第１の実施の形態における静電容量検出回路と同様のことが言える。
つまり、ノイズ成分については、高入力インピーダンス増幅器２３による増幅が回避される。高入力インピーダンス増幅器２３がボルテージフォロワ等である場合には、信号線（高入力インピーダンス増幅器２３の入力端子）におけるノイズＶop_nに対応する出力電圧Ｖout_nは、高入力インピーダンス増幅器２３の電圧ゲインが１であることから、以下の式で表される。
【００６０】
Ｖout_n＝Ｖop_n
よって、本実施の形態における静電容量検出回路３０ａは、検討技術に係る静電容量検出回路１０に比べ、ＳＮ比が向上される。つまり、図９に示された従来の回路と比較し、本実施の形態における静電容量検出回路３０、３０ａでは、演算増幅器の帰還路にコンデンサを挿入するのではなく、演算増幅器等が元来有する寄生容量が積極的に利用され、回路のコンパクト化とＳＮ比の向上が実現されていることが分かる。
【００６１】
以上、本発明に係る静電容量検出回路について、実施の形態に基づいて説明したが、本発明はこれらの実施の形態に限定されるものではない。
本発明では、寄生容量の値と被検出コンデンサ（容量型センサ２１）の容量値との関係においては、いずれが大きくても、また、互いに値が大きく異なっていても、本発明を適用することができる。経験的には、請求項に記載された寄生容量の値は、被検出コンデンサの値と同等レベル以下であることが好ましい。たとえば、容量型センサ２１の値が１０ｐＦ程度の場合であって、寄生容量は元より小さい方が感度は良くなるが、寄生容量が５〜１３ｐＦ程度と容量型センサの容量値と同レベルまで大きくなっても高いＳＮ比を得ることができる。
【００６２】
また、例えば、上記実施の形態では、静電容量検出回路の検出対象となる容量型センサ２１は、コンデンサマイクロホン等であったが、これだけに限られず、加速度センサ、地震計、圧力センサ、変位センサ、変位計、近接センサ、タッチセンサ、イオンセンサ、湿度センサ、雨滴センサ、雪センサ、雷センサ、位置合わせセンサ、接触不良センサ、形状センサ、終点検出センサ、振動センサ、超音波センサ、角速度センサ、液量センサ、ガスセンサ、赤外線センサ、放射線センサ、水位計、凍結センサ、水分計、振動計、帯電センサ、プリント基板検査機等の公知の容量型センサなど、静電容量の変化を利用して各種物理量を検出する全てのトランスデューサ（デバイス）が含まれる。
【００６３】
また、上記実施の形態では、寄生容量及び寄生抵抗は、オペアンプの入力段や保護回路等に起因する容量及び抵抗であったが、配線パターンや電極、信号線等と基準電位（グランドや電源等）との間に存在する浮遊容量及びリーク電流に起因する浮遊抵抗であってもよい。
【００６４】
【発明の効果】
以上の説明から明らかなように、本発明によって、高入力インピーダンス増幅器が有する浮遊容量を利用した被検出コンデンサの静電容量（変化容量）の検出が可能となり、必要な部品が削減され、回路規模がコンパクト化され、高いＳＮ比が得られる。
【００６５】
また、本発明によって、高入力インピーダンス増幅器、信号線、信号線に付加される保護回路等が有する浮遊容量を利用した被検出コンデンサの静電容量（変化容量）の検出が可能となり、必要な部品が削減され、回路規模がコンパクト化され、高いＳＮ比が得られる。
【００６６】
さらに、本発明によって、被検出コンデンサの変化容量に対する検出感度を大きくすることができる。したがって、携帯電話機等の軽量・小型の電子機器に備えられるコンデンサマイク等の容量型センサの微小容量の検出回路として好適であり、その実用的価値は極めて高い。
【図面の簡単な説明】
【図１】本発明の検討技術に係る静電容量検出回路の回路図である。
【図２】本発明の第１の施の形態における静電容量検出回路の回路図である。
【図３】図における高入力インピーダンス増幅器の具体例を示す回路図である。
【図４】図２に示された静電容量検出回路に寄生容量と寄生抵抗とが付加された回路図である。
【図５】図４に示された静電容量検出回路の動作を説明するための等価回路図である。
【図６】図５に示された静電容量検出回路のＳＮ比と図１に示された検討技術に係る静電容量検出回路のＳＮ比とを比較するグラフである。
【図７】本発明の第２の施の形態における静電容量検出回路の回路図である。
【図８】図７に示された静電容量検出回路の動作を説明するための等価回路図である。
【図９】従来の静電容量検出回路の回路図である。
【符号の説明】
２０、２０ａ、２０ｂ静電容量検出回路
２１容量型センサ
２２抵抗
２３高入力インピーダンス増幅器
２３ａボルテージフォロワ
２３ｂ非反転増幅回路
２４寄生容量
２５寄生抵抗
２６端子
３０、３０ａ静電容量検出回路
３１抵抗
３２コンデンサ
３３第１寄生容量
３４第１寄生抵抗
３５第２寄生容量
３６第２寄生抵抗
３７、３８端子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a circuit and method for detecting capacitance such as a capacitive sensor, and more particularly to an apparatus for detecting a minute change in capacitance.
[0002]
[Prior art]
Conventionally, there is a detection device using an operational amplifier as a capacitance detection circuit (see Patent Document 1). FIG. 9 is a circuit diagram of the capacitance detection circuit disclosed in Patent Document 1. In this detection circuit, a capacitive sensor 92 formed of

electrodes

90 and 91 is connected to an inverting input terminal of an operational amplifier 95 via a signal line 93. A feedback capacitor 96 is connected between the output terminal of the operational amplifier 95 and the inverting input terminal, and an AC voltage Vac is applied to the non-inverting input terminal. The signal line 93 is covered with a shield line 94 and is electrically shielded against disturbance noise. The shield line 94 is connected to the non-inverting input terminal of the operational amplifier 95. The output voltage Vd is taken out from the output terminal of the operational amplifier 95 through the transformer 97.
[0003]
In this detection circuit, the inverting input terminal and the non-inverting input terminal of the operational amplifier 95 are in an immediate short state, and the signal line 93 connected to the inverting input terminal and the shield line 94 connected to the non-inverting input terminal are defined. The potentials are substantially the same. As a result, the signal line 93 is guarded by the shield line 94, that is, the stray capacitance between the two 93 and 94 is canceled, and the output voltage Vd that is not easily affected by the stray capacitance, that is, the minute capacitance of the capacitive sensor is supported. Is obtained.
[0004]
[Patent Document 1]
Japanese Patent Laid-Open No. 9-280806
[Problems to be solved by the invention]
However, according to the above prior art, when the capacitance of the capacitive sensor 92 is certainly large to some extent, an accurate output voltage Vd that is not affected by the stray capacitance between the signal line 93 and the shield line 94 can be obtained. However, not only the signal but also noise generated in the signal line 93 is amplified by the operational amplifier 95, and there is a problem that a sufficient S / N ratio cannot be obtained in detecting a minute capacitance of the order of several pF.
[0006]
Furthermore, in a small and light voice communication device represented by a mobile phone or the like, a compact circuit for detecting a change capacitance in a capacitive sensor such as a condenser microphone is required. Vac, transformer 97, etc. are required, and there is a problem that it is not suitable for a small and light voice communication device.
[0007]
Therefore, the present invention has been made in view of such a situation, and a capacitance detection capable of detecting a minute change in capacitance of a condenser microphone or the like with a high SN ratio and a compact circuit. An object is to provide a circuit or the like.
[0008]
[Means for Solving the Problems]
[0009]
Engaging Ru capacitance detection circuit in the present invention is an electrostatic capacitance detection circuit that outputs a signal corresponding to the capacitance of the capacitor to be detected, a high input impedance amplifier having a parasitic capacitance, the high input impedance amplifier A first resistor connected between the input terminal and the first bias voltage, a coupling capacitor having one end connected to the input terminal of the high input impedance amplifier, and a second end connected to the other end of the coupling capacitor A signal line having a parasitic capacitance, a second resistor connected between the signal line and a second bias voltage, and a detected capacitor connected between the signal line and a reference potential. It is characterized by that.
[0010]
Here, before Kisei capacitance detection circuit, the DC component of the signal is cut by a coupling capacitor, that is a second bias voltage of the first bias voltage independently adjusting the detection sensitivity You may control. In this case, the voltage applied to the capacitive sensor is adjusted by adjusting the absolute value of the potential difference between the second bias voltage and the reference potential to be larger than the absolute value of the potential difference between the first bias voltage and the reference potential. Can be made larger and the detection sensitivity can be improved.
[0011]
Further, it is preferable that the first bias voltage is ½ of a power supply voltage supplied to the high input impedance amplifier, and the reference potential is ground. The detected capacitor may be a capacitive sensor that detects a physical quantity in accordance with a change in capacitance.
[0013]
Further, the present invention is a method for detecting the capacitance of a capacitor to be detected, wherein a first bias voltage is applied to a non-inverting input terminal of a feedback operational amplifier through a first resistor, One end of a coupling capacitor is connected to the non-inverting input terminal, a signal line having parasitic capacitance is connected to the other end of the coupling capacitor, and a second bias voltage is applied to the signal line via a second resistor. In addition, a capacitor to be detected is connected between the signal line and a reference potential, and a parasitic capacitance between the signal line and the reference potential and a parasitic capacitance between the non-inverting input terminal and the reference potential are provided. By using this, it is possible to realize a capacitance detection method in which a signal corresponding to the change in the detected capacitor is output from the high input impedance amplifier.
[0014]
Here, the first bias voltage can be arbitrarily set according to required specifications and the like, but if the first bias voltage is set so as to be the voltage at the center point in the operating voltage range of the operational amplifier, the operation is performed. This is more preferable because the voltage range can be utilized to the maximum.
[0015]
Further, the sensitivity of the output signal of the operational amplifier with respect to the change in the capacitance of the detected capacitor may be adjusted by the second bias voltage.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
The inventors of the present application made a prototype of a capacitance detection circuit as shown in FIG.
In FIG. 1, a capacitive sensor 11 is a detected capacitor whose capacitance Cs is changed by sound from a condenser microphone or the like, and a feedback capacitor 12 is a capacitor having a capacitance Cf. These two capacitors correspond to the capacitive sensor 92 and the feedback capacitor 96 in the conventional circuit shown in FIG.
[0017]
The parasitic capacitance 14 is an input capacitance or the like of the operational amplifier 13 having a high input impedance, and is a gate capacitance or the like of a MOSFET in a MOSFET input operational amplifier. In this figure, the parasitic capacitance 14 is shown because the capacitance of the capacitive sensor 11 is a small value such as several pF, so that the capacitance sensor 11 and the parasitic capacitance 14 have the same value. This is because such parasitic capacitance cannot be ignored. Note that a reference potential Vh (predetermined DC potential) serving as a bias voltage for detecting the change capacitance of the capacitive sensor 11 is applied to the non-inverting input terminal of the operational amplifier 13.
[0018]
In such a capacitance detection circuit 10, the inverting input terminal and the non-inverting input terminal of the operational amplifier 13 are in the state of short-circuit, so that a DC voltage equal to the reference potential Vh is present at both ends of the capacitive sensor 11. Is applied. Therefore, when the capacitance Cs of the capacitive sensor 11 changes, the charge corresponding to the change moves between the capacitive sensor 11 and the feedback capacitor 12, and the output terminal of the operational amplifier 13 has An output voltage Vout corresponding to the capacitance of the capacitive sensor 11 is output.
[0019]
Specifically, the output voltage Vout is expressed by the following equation.
[Expression 1]

[0020]
Note that the input voltage Vin in the above equation is a signal for convenience of explanation, and the phenomenon that the capacitance Cs of the capacitive sensor 11 changes under the application of the DC voltage Vh is an alternating current with respect to both ends of the fixed capacitance Cs. It is used to explain by replacing the phenomenon that the voltage Vin is input. Hereinafter, Vin is used in the same meaning.
[0021]
On the other hand, when attention is paid to noise, noise generated at the signal line, that is, the inverting input terminal of the operational amplifier 13 is influenced by the capacitance between the inverting input terminal and the ground, that is, the total capacitance of the capacitive sensor 11 and the parasitic capacitance 14. Received and amplified. Specifically, the output voltage Vout_n corresponding to the noise Vop_n generated at the inverting input terminal of the operational amplifier 13 is expressed by the following equation.
[0022]
[Expression 2]

[0023]
Compared to the conventional circuit shown in FIG. 9, the capacitance detection circuit 10 has a direct current voltage Vh applied to the non-inverting input terminal of the operational amplifier, and takes out an output signal. The entire circuit is made compact by the fact that a transformer is not necessary.
[0024]
However, paying attention to the SN ratio, the noise generated at the non-inverting input terminal of the operational amplifier 13 is influenced by the parasitic capacitance 14 and is amplified larger than the signal, as can be seen from the equation (2). . Specifically, the SN ratio of the capacitance detection circuit 10 is as follows.
[0025]
[Equation 3]

[0026]
As described above, the capacitance detection circuit 10 has a smaller circuit scale than the conventional circuit shown in FIG. 9, but has the same problems as the conventional circuit in terms of the SN ratio. I'm leaving.
[0027]
Therefore, the inventors of the present application have further studied and experimented on the technique for improving the SN ratio in the capacitance detection circuit 10, and as a result, not only the circuit is made compact, but also a small capacitance is detected with a high SN ratio. I came up with an electrostatic capacity detection circuit that can do this.
[0028]
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(First embodiment)
FIG. 2 is a circuit diagram of the capacitance detection circuit 20 according to the first embodiment of the present invention. The capacitance detection circuit 20 is a detection circuit that outputs a signal Vout corresponding to the capacitance Cs of the capacitive sensor 21, and includes a capacitive sensor 21, a resistor 22, and a high input impedance amplifier 23. The
[0029]
The capacitive sensor 21 is a capacitor to be detected. Here, the capacitive sensor 21 is a sensor such as a condenser microphone that detects various physical quantities using changes in the capacitance Cs. The capacitive sensor 21 is connected between a reference potential such as a ground and the input terminal of the high input impedance amplifier 23.
[0030]
The resistor 22 is a resistor having a high resistance value Rh such as 1 GΩ. The resistor 22 is connected between the first bias voltage Vh and the input terminal of the high input impedance amplifier 23, and is used to fix the DC potential of the input terminal of the high input impedance amplifier 23 (the potential Vs of the terminal 26). Yes. The first bias voltage Vh is preferably a half value (1/2 · VDD) of the power supply voltage VDD supplied to the high input impedance amplifier 23 in order to obtain a signal output Vout having a larger amplitude.
[0031]
The high input impedance amplifier 23 is an impedance converter having an extremely high input impedance and an extremely low output impedance, and is illustrated in FIG. 3A as a voltage follower 23a using an operational amplifier or as illustrated in FIG. 3B. A non-inverting amplifier circuit 23b and the like are included.
[0032]
FIG. 4 is an actual circuit diagram of the capacitance detection circuit 20 shown in FIG. 2, that is, the parasitic capacitance (capacitance value Ct) 24 and the parasitic resistance (resistance) are added to the capacitance detection circuit 20 shown in FIG. (Rt) 25 is a circuit diagram of the capacitance detection circuit 20a.
[0033]
The parasitic capacitance 24 is a stray capacitance generated between the input terminal of the high input impedance amplifier 23 and a reference potential (here, ground), and is mainly an input capacitance of the high input impedance amplifier 23. For example, when the high input impedance amplifier 23 is a MOSFET input operational amplifier, the parasitic capacitance 24 corresponds to the gate capacitance of the MOSFET and the like, and is usually about several pF.
[0034]
The parasitic resistance 25 is a floating resistance generated between the input terminal of the high input impedance amplifier 23 and a reference potential (here, ground). For example, when the high input impedance amplifier 23 is a MOSFET input operational amplifier, the parasitic resistance 25 is a resistance caused by the leakage current of the gate electrode and the like, and is usually about several hundred GΩ.
[0035]
Even if the high input impedance amplifier 23 is an operational amplifier having a JFET, a bipolar transistor, or the like as an input stage, parasitic capacitance and parasitic resistance are generated because of junction capacitance and leakage current. When the high input impedance amplifier 23 includes an element such as an operational amplifier, an element protection diode is connected between the input terminal, the power source and the ground, and parasitic capacitance and parasitic resistance due to the diode are generated.
[0036]
Therefore, it can be said that the parasitic capacitance 24 and the parasitic resistance 25 in this figure are observed when the inside is viewed from the input terminal side of the high input impedance amplifier 23. However, these values are almost constant values for the same type of operational amplifier, but may be different values for different types of operational amplifiers. The parasitic capacitance 24 and the like can be measured by connecting the input terminal of the high input impedance amplifier 23 to a capacitance meter or the like.
[0037]
The operation of the capacitance detection circuit 20a configured as described above is as follows.
First, the capacitance Cs of the capacitive sensor 21 includes a reference capacitance Cd that is a constant component regardless of a change in the detected physical quantity (such as sound), and a change capacitance ΔC that is a component that changes in accordance with the change in the detected physical quantity. The total value of That means
Cs = Cd + ΔC
It expresses.
[0038]
Consider a case where the capacitance Cs of the capacitive sensor 21 is a constant value (that is, Cs = Cd holds). In this case, the voltage Vs at the terminal 26 is
[Expression 4]

It is expressed. Here, if Rt >> Rh holds,
Vs = Vh
Holds. Therefore, the charge amount Qs stored in the terminal 26 is the sum of the charges stored in the capacitive sensor 21 and the parasitic capacitor 24, respectively.
Qs = (Cd + Ct) .Vs = (Cd + Ct) .Vh
It is expressed.
[0039]
Next, consider a case where the capacitance Cs of the capacitive sensor 21 has changed (that is, Cs = Cd + ΔC holds). In this case, the charge quantity Qs ′ stored in the terminal 26 is
Qs ′ = (Cd + ΔC + Ct) · Vs ′
It becomes. Here, the voltage Vs ′ is a voltage at the terminal 26 when the capacitance Cs changes.
[0040]
By the way, since the terminal 26 has a high impedance between the reference potential (here, the ground), the first bias voltage Vh, and the like, the charge at the terminal 26 is stored.
Qs = Qs'
Holds. Therefore, from the above equations Qs and Qs ′, the voltage Vs ′ is
[Equation 5]

And includes a component proportional to the change capacity ΔC. This voltage Vs ′ is input to the high input impedance amplifier 23 and is output after being multiplied by a certain value. Therefore, the output voltage Vout of the high input impedance amplifier 23 has a value including a component proportional to the change capacitance ΔC.
[0041]
Next, the S / N ratio of the capacitance detection circuit 20a will be considered.
For convenience of explanation, the capacitance detection circuit 20a shown in FIG. 4 will be replaced with the capacitance detection circuit 20b shown in FIG. That is, the phenomenon that the capacitance Cs of the capacitive sensor 21 changes will be described by replacing it with a phenomenon in which the AC signal Vin is input to the fixed capacitance Cs. The voltage gain of the high input impedance amplifier 23 is 1 (voltage follower or the like).
[0042]
Then, the signal component, that is, the output voltage Vout of the high input impedance amplifier 23 is expressed by the following expression.
[Formula 6]

[0043]
On the other hand, since the voltage gain of the high input impedance amplifier 23 is 1, the output voltage Vout_n corresponding to the noise component, that is, the noise Vop_n in the signal line (input terminal of the high input impedance amplifier 23) is expressed by the following equation. Is done.
Vout_n = Vop_n
Therefore, the SN ratio (dB) is represented by the following formula.
[Expression 7]

[0044]
FIG. 6 is a graph comparing the SN ratio of the capacitance detection circuit 20b with the SN ratio of the capacitance detection circuit 10 according to the study technique shown in FIG. It is a graph which compares the signal to noise ratio shown by said Formula 3, and. In this figure, the vertical axis indicates the SN ratio (dB), and the horizontal axis indicates the capacitance Ct of the parasitic capacitance 24. The dotted line indicates the SN ratio of the capacitance detection circuit 10 according to the study technique shown in FIG. 1, and the solid line indicates the SN ratio of the capacitance detection circuit 20b in the present embodiment (proposed technique). Note that Vin = 1, Cs = 2 pF, Cf = 2 pF, and Vop_n = −100 dBV (10 μV).
[0045]
As can be seen from this graph, the S / N ratio of the capacitance detection circuit 20b according to the present embodiment is improved as compared with the capacitance detection circuit 10 according to the study technique. This is because the noise generated in the signal line is amplified by the operational amplifier by connecting the capacitive sensor 21 to the non-inverting input terminal of the operational amplifier via the signal line, compared to the case where it is connected to the inverting input terminal. This is because it is avoided.
[0046]
In this way, in comparison with the conventional circuit shown in FIG. 9, in the

capacitance detection circuits

20, 20a, 20b in the present embodiment, instead of inserting a capacitor in the feedback path of the operational amplifier, the operational amplifier It can be seen that the parasitic capacitance inherent in the above is actively utilized, and the circuit is made compact and the SN ratio is improved.
[0047]
(Second Embodiment)
Next, a capacitance detection circuit according to the second embodiment of the present invention will be described.
[0048]
FIG. 7 is a circuit diagram of the capacitance detection circuit 30 according to the second embodiment of the present invention. The capacitance detection circuit 30 is a detection circuit that outputs a signal Vout corresponding to the capacitance Cs of the capacitive sensor 21. The capacitance detection circuit 30 is coupled to the capacitance detection circuit 20 according to the first embodiment. And a capacitor 32 are added. In addition, the same code | symbol is attached | subjected about the component same as 1st Embodiment, and the description is abbreviate | omitted.
[0049]
The resistor 31 is a resistor having a high resistance value Re such as 1 GΩ. The resistor 31 is connected between the second bias voltage Vb and one end (terminal 37) of the capacitive sensor 21 and is used to apply a DC voltage to the capacitive sensor 21. The second bias voltage Vb can be set to a voltage independent of the first bias voltage Vh. For example, the second bias voltage Vb is set to the power supply voltage VDD supplied to the high input impedance amplifier 23.
[0050]
The capacitor 32 is inserted and connected between a terminal 37 and a terminal 38 (a connection point between the resistor 22 and the input terminal of the high input impedance amplifier 23), and only the AC component of the voltage Vs at the terminal 37 is connected to the high input impedance amplifier. 23 is a coupling capacitor for inputting to 23.
[0051]
FIG. 8 is an actual circuit diagram of the capacitance detection circuit 30 shown in FIG. 7, that is, the first parasitic capacitance (capacitance value Ci) 33 and the first capacitance are added to the capacitance detection circuit 30 shown in FIG. FIG. 6 is a circuit diagram of a capacitance detection circuit 30a to which a parasitic resistance (resistance value Ri) 34, a second parasitic capacitance (capacitance value Cg) 35, and a second parasitic resistance (resistance value Rg) 36 are added.
[0052]
The first parasitic capacitance 33 is a stray capacitance generated between the terminal 37 and a reference potential (here, ground). For example, when the portion excluding the capacitive sensor 21 in the capacitance detection circuit 30a is formed as an IC. Is a capacitance generated due to an element protection diode or the like added between the terminal 37 and the power supply voltage and ground.
[0053]
Similarly, the first parasitic resistance 34 is a floating resistance generated between the terminal 37 and a reference potential (here, ground), and is a resistance generated due to, for example, the above-described element protection diode.
[0054]
The operation of the capacitance detection circuit 30a configured as described above is as follows.
First, the capacitance Cs of the capacitive sensor 21 includes a reference capacitance Cd that is a constant component regardless of a change in the detected physical quantity (such as sound), and a change capacitance ΔC that is a component that changes in accordance with the change in the detected physical quantity. The total value of That means
Cs = Cd + ΔC
It expresses.
[0055]
Consider a case where the capacitance Cs of the capacitive sensor 21 is a constant value (that is, Cs = Cd holds). In this case, the voltage Vs of the terminal 37 and the voltage Vg of the terminal 38 are respectively
[Equation 8]

It is expressed. Here, if Ri >> Re, Rg >> Rh holds,
Vs = Vb
Vg = Vh
Holds. Therefore, the charge amounts Qs and Qg stored in the

terminals

37 and 38 are respectively

It becomes.
[0056]
Next, consider a case where the capacitance Cs of the capacitive sensor 21 has changed (that is, Cs = Cd + ΔC holds). In this case, the charge amount Qs ′ stored in the terminal 37 and the terminal 38 is respectively
Qs '= (Cd + .DELTA.C + Ci + Ce) .Vs'-Ce.Vg'
Qg '= (Ce + Cg) .Vg'-Ce.Vs'
It becomes. Here, the voltage Vs ′ and the voltage Vg ′ are voltages of the terminal 37 and the terminal 38 when the capacitance Cs changes, respectively.
[0057]
By the way, the terminal 37 has a high impedance between the reference potential (here, ground) and the second bias voltage Vb, and similarly, the terminal 38, the reference potential (here, ground) and the first bias voltage Vh. Since the space between the

terminals

37 and 38 is high impedance,
Qs = Qs'
Qg = Qg '
Holds. Therefore, when the voltage Vg ′ is expressed by Vh and Vb from the above equations of Qs and Qs ′, Qg and Qg ′,
[Equation 9]

In particular, when ΔC << Cd,
[Expression 10]

The voltage Vg ′ includes a component proportional to the change capacity ΔC. This voltage Vg ′ is input to the high input impedance amplifier 23 and is output after being multiplied by a certain value. Therefore, the output voltage Vout of the high input impedance amplifier 23 has a value including a component proportional to the change capacitance ΔC.
[0058]
It can also be seen from this equation that the sensitivity to the change capacitance ΔC increases as the second bias voltage Vb is increased. In other words, the capacitance detection circuit 30a can be adjusted to increase the detection sensitivity depending on the value of the second bias voltage Vb.
[0059]
The SN ratio of the capacitance detection circuit 30a can be said to be the same as that of the capacitance detection circuit in the first embodiment.
That is, amplification of the noise component by the high input impedance amplifier 23 is avoided. When the high input impedance amplifier 23 is a voltage follower or the like, the output voltage Vout_n corresponding to the noise Vop_n in the signal line (input terminal of the high input impedance amplifier 23) has a voltage gain of 1 for the high input impedance amplifier 23. Therefore, it is expressed by the following formula.
[0060]
Vout_n = Vop_n
Therefore, the S / N ratio of the capacitance detection circuit 30a in the present embodiment is improved as compared with the capacitance detection circuit 10 according to the study technique. That is, as compared with the conventional circuit shown in FIG. 9, in the

capacitance detection circuits

30 and 30a in the present embodiment, an operational amplifier or the like is originally not inserted in the feedback path of the operational amplifier. It can be seen that the parasitic capacitance is positively utilized, and the circuit is made compact and the SN ratio is improved.
[0061]
As described above, the capacitance detection circuit according to the present invention has been described based on the embodiments. However, the present invention is not limited to these embodiments.
In the present invention, the present invention is applied regardless of which of the parasitic capacitance value and the capacitance value of the capacitor to be detected (capacitive sensor 21) is large, or which values are greatly different from each other. Can do. Empirically, the value of the parasitic capacitance described in the claims is preferably equal to or lower than the value of the capacitor to be detected. For example, when the value of the capacitive sensor 21 is about 10 pF, the sensitivity is better when the parasitic capacitance is smaller than the original, but the parasitic capacitance is about 5 to 13 pF, which is as large as the capacitance value of the capacitive sensor. Even so, a high S / N ratio can be obtained.
[0062]
Further, for example, in the above-described embodiment, the capacitive sensor 21 to be detected by the capacitance detection circuit is a condenser microphone or the like, but is not limited thereto, and is not limited to an acceleration sensor, seismometer, pressure sensor, displacement sensor. , Displacement meter, proximity sensor, touch sensor, ion sensor, humidity sensor, rain sensor, snow sensor, lightning sensor, alignment sensor, poor contact sensor, shape sensor, end point detection sensor, vibration sensor, ultrasonic sensor, angular velocity sensor, Various types of sensors using changes in capacitance such as liquid volume sensors, gas sensors, infrared sensors, radiation sensors, water level meters, freezing sensors, moisture meters, vibration meters, charging sensors, and printed circuit board inspection machines. All transducers (devices) that detect physical quantities are included.
[0063]
In the above embodiment, the parasitic capacitance and the parasitic resistance are the capacitance and the resistance caused by the input stage of the operational amplifier, the protection circuit, etc. However, the wiring pattern, the electrode, the signal line, etc. and the reference potential (ground, power supply, etc.) Or a stray resistance caused by a leak current.
[0064]
【The invention's effect】
As is apparent from the above description, according to the present invention, it becomes possible to detect the capacitance (change capacitance) of the capacitor to be detected using the stray capacitance of the high input impedance amplifier, the necessary parts are reduced, and the circuit scale is reduced. Is made compact and a high signal-to-noise ratio is obtained.
[0065]
In addition, according to the present invention, it becomes possible to detect the capacitance (change capacitance) of a capacitor to be detected using a stray capacitance of a high input impedance amplifier, a signal line, a protection circuit added to the signal line, and the like. Is reduced, the circuit scale is reduced, and a high S / N ratio is obtained.
[0066]
Furthermore, according to the present invention, it is possible to increase the detection sensitivity with respect to the change capacitance of the capacitor to be detected. Therefore, it is suitable as a minute capacitance detection circuit of a capacitive sensor such as a capacitor microphone provided in a lightweight and small electronic device such as a mobile phone, and its practical value is extremely high.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a capacitance detection circuit according to a study technique of the present invention.
FIG. 2 is a circuit diagram of a capacitance detection circuit according to the first embodiment of the present invention.
FIG. 3 is a circuit diagram showing a specific example of the high input impedance amplifier in the figure.
4 is a circuit diagram in which parasitic capacitance and parasitic resistance are added to the capacitance detection circuit shown in FIG. 2;
5 is an equivalent circuit diagram for explaining the operation of the capacitance detection circuit shown in FIG. 4; FIG.
6 is a graph comparing the SN ratio of the capacitance detection circuit shown in FIG. 5 with the SN ratio of the capacitance detection circuit according to the study technique shown in FIG. 1;
FIG. 7 is a circuit diagram of a capacitance detection circuit according to a second embodiment of the present invention.
8 is an equivalent circuit diagram for explaining the operation of the capacitance detection circuit shown in FIG. 7;
FIG. 9 is a circuit diagram of a conventional capacitance detection circuit.
[Explanation of symbols]
20, 20a, 20b Capacitance detection circuit 21 Capacitance type sensor 22 Resistor 23 High input impedance amplifier 23a Voltage follower 23b Non-inverting amplifier circuit 24 Parasitic capacitance 25 Parasitic resistance 26

Terminals

30, 30a Capacitance detection circuit 31 Resistance 32 Capacitor 33 First parasitic capacitor 34 First parasitic resistor 35 Second parasitic capacitor 36 Second

parasitic resistor

37, 38 terminal

Claims

A capacitance detection circuit that outputs a signal corresponding to the capacitance of the capacitor to be detected,
A high input impedance amplifier having parasitic capacitance;
A first resistor connected between an input terminal of the high input impedance amplifier and a first bias voltage;
A coupling capacitor having one end connected to the input terminal of the high input impedance amplifier;
A signal line having a parasitic capacitance connected to the other end of the coupling capacitor;
A second resistor connected between the signal line and a second bias voltage;
A capacitance detection circuit comprising: a capacitor to be detected connected between the signal line and a reference potential.

The absolute value of the potential difference between the second bias voltage and the reference potential, the electrostatic capacitance detection circuit according to claim 1, wherein greater than the absolute value of the potential difference between the reference potential and the first bias voltage .

The first bias voltage is ½ of a power supply voltage supplied to the high input impedance amplifier;
Said reference potential, the electrostatic capacitance detection circuit according to claim 1 or 2, wherein it is ground.

The capacitance detection circuit according to claim 1, wherein the capacitor to be detected is a capacitive sensor that detects a physical quantity in accordance with a change in capacitance.

A method for detecting the capacitance of a capacitor to be detected,
Applying a first bias voltage to the non-inverting input terminal of the operational amplifier to which feedback has been applied via a first resistor, and connecting one end of a coupling capacitor to the non-inverting input terminal;
A signal line having a parasitic capacitance is connected to the other end of the coupling capacitor;
A second bias voltage is applied to the signal line via a second resistor, and a detected capacitor is connected between the signal line and a reference potential;
Using the parasitic capacitance between the signal line and the reference potential and the parasitic capacitance between the non-inverting input terminal and the reference potential, a signal corresponding to the change in the detected capacitor is sent to the high input impedance. A method for detecting capacitance, comprising: outputting from an amplifier.

The capacitance detection method according to claim 5 , wherein the first bias voltage is set so that the first bias voltage becomes a voltage at a central point in an operating voltage range of the operational amplifier.

The capacitance detection method according to claim 5 , wherein sensitivity of an output signal of the operational amplifier with respect to a change in capacitance of the capacitor to be detected is adjusted by the second bias voltage.