JP4290385B2

JP4290385B2 - Capacitor circuit board mounting method and capacitor mounting circuit board

Info

Publication number: JP4290385B2
Application number: JP2002126595A
Authority: JP
Inventors: 光雄中島; 智風間; 将孝小原
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 2002-04-26
Filing date: 2002-04-26
Publication date: 2009-07-01
Anticipated expiration: 2022-04-26
Also published as: JP2003324030A

Description

【０００１】
【発明の属する技術分野】
本発明は、圧電現象による発生音を低減できる積層セラミックコンデンサの回路基板実装方法及びコンデンサ実装回路基板に関するものである。
【０００２】
【従来の技術】
従来、ＤＣ−ＤＣコンバータ等の電源回路における平滑回路では、電源平滑用のコンデンサとしてアルミニウム電解コンデンサが多く用いられていた。
【０００３】
しかし、電子回路及び電子機器の小型化に伴い、アルミニウム電解コンデンサと同じ静電容量がアルミニウム電解コンデンサよりも小型形状で得られるタンタル電解コンデンサを、電源平滑回路等の高静電容量を必要とする電子回路に用いるようになった。
【０００４】
一方、近年の電子回路及び電子機器の小型化、省エネルギー化に伴い、電子回路に使用されるコンデンサのほとんどが積層セラミックコンデンサに移行してきている。
【０００５】
積層セラミックコンデンサは、小型であって、信頼性、耐久性に優れているので、急速に普及したものである。
【０００６】
【発明が解決しようとする課題】
しかしながら、小型大容量の積層セラミックコンデンサは、誘電体材料として高誘電率系の材料を用いているため、直流電圧を印加しながら、交流電圧を印加すると圧電現象が生じて振動が発生する。この振動は、大きな誘電率を有するもの、形状が大きいものほど顕著に現れる傾向がある。
【０００７】
このため、電源回路の平滑回路では、比較的形状が大きく且つ静電容量の大きな積層セラミックコンデンサを用いることが多いので、この種の振動が発生することが多々あった。
【０００８】
また、積層セラミックコンデンサに上記振動が発生したとき、このコンデンサを実装している回路基板にコンデンサの振動が伝わり、基板が共鳴して音が増幅されることがある。即ち、コンデンサの振動によって、周囲の空気が振動して音が発生すると共に基板も共鳴振動する。このため、音圧が大きくなり可聴音として耳障りになるという問題点があった。
【０００９】
本発明の目的は上記の問題点に鑑み、圧電現象により生ずる音を低減できる積層セラミックコンデンサの回路基板実装方法及びコンデンサ実装回路基板を提供することである。
【００１０】
【課題を解決するための手段】
本発明は上記の目的を達成するために請求項１では、誘電体セラミックからなる誘電体層と内部電極層とを交互に積層してなる直方体形状の素体と、該素体の両端部において該内部電極層に形成された内部電極を交互に並列に接続する一対の外部端子電極とからなる積層セラミックコンデンサを２個以上直列接続或いは並列接続して回路基板へ実装する方法であって、前記回路基板の表面及び裏面のほぼ面対称な位置に前記２個以上のコンデンサを半数ずつ実装するためのランドを形成し、前記回路基板の表面に実装されるコンデンサに流れる電流の方向が、前記回路基板の裏面に実装されるコンデンサに流れる電流の方向と逆方向になるように、前記回路基板の表面に形成されたランドのうちの所定のランドと前記回路基板の裏面に形成されたランドのうちの所定のランドとを導電接続し、前記回路基板の表面及び裏面のランドのそれぞれに前記積層セラミックコンデンサを配置して外部端子電極とランドを導電接続するコンデンサの回路基板実装方法を提案する。
【００１１】
さらに、請求項２では、請求項１記載のコンデンサの回路基板実装方法において、前記回路基板の表面側の他方のランドと裏面側の一方のランドを、該ランド内に形成したスルーホールと前記回路基板の内層に設けた導電体を介して導電接続するコンデンサの回路基板実装方法を提案する。
【００１２】
上記請求項１及び請求項２記載のコンデンサの回路基板実装方法によれば、回路基板の表面及び裏面のそれぞれに実装された積層セラミックコンデンサには同一の信号、或いは電流、電圧が印加されている。従って、一方の積層セラミックコンデンサに圧電効果による振動が発生したときには、他方の積層セラミックコンデンサにも同様の振動が発生する。しかし、回路基板の表面に実装された積層セラミックコンデンサと回路基板の裏面に実装された積層セラミックコンデンサは、互いに面対称になるように実装されている。従って、圧電効果によって発生する振動にも、厚み振動、厚み滑り振動、面滑り振動、ねじり振動、たわみ振動等の様々な状態変化による振動が存在するが、回路基板の表面に実装された積層セラミックコンデンサに生じた状態変化の方向と回路基板の裏面に実装された積層セラミックコンデンサに生じた状態変化の方向とは互いに反対方向となる。このため、一方の積層セラミックコンデンサから回路基板に伝達した振動と他方の積層セラミックコンデンサから回路基板に伝達した振動とが打ち消し合うので、回路基板が共鳴することが無い。従って、積層セラミックコンデンサに生じた振動音が増幅されることがなく、音圧の大きな可聴音の発生が低減される。
【００１３】
また、回路基板の表面に実装された積層セラミックコンデンサに流れる電流の方向と裏面に実装された積層セラミックコンデンサに流れる電流の方向が逆方向になるので、回路基板の表面に実装された積層セラミックコンデンサに電流が流れることによって該積層セラミックコンデンサに発生する磁界の方向と、回路基板の裏面に実装された積層セラミックコンデンサに電流が流れることによって該積層セラミックコンデンサに発生する磁界の方向が、互いに逆方向になるので、これらの磁界が相殺されるため、等価直列インダクタンス（ＥＳＬ：Equivalent Series L）を低減することができる。
【００１４】
さらに、請求項２記載の積層セラミックコンデンサの回路基板実装方法によれば、回路基板の表面のランドと裏面のランドがスルーホールと回路基板内層の導電体によって導通されているので、前記表面のランドに至る電気信号と前記裏面のランドに至る電気信号との間で信号レベル及び信号の位相にほとんど違いが生じることがない。これにより、前記回路基板の表裏面のランドのそれぞれに接続された積層セラミックコンデンサにはほとんど同じレベル及び位相をもつ電圧が印加される。
【００１５】
また、請求項３では、請求項１に記載のコンデンサの回路基板実装方法において、ほぼ同じ電圧が印加される同等仕様の積層セラミックコンデンサを前記回路基板の表面及び裏面の面対称な位置のランドに実装するコンデンサの回路基板実装方法を提案する。
【００１６】
また、請求項４では、誘電体セラミックからなる誘電体層と内部電極層とを交互に積層してなる直方体形状の素体と、該素体の両端部において該内部電極層に形成された内部電極を交互に並列に接続する一対の外部端子電極とからなる積層セラミックコンデンサが２個以上直列接続或いは並列接続されて実装されている回路基板において、前記回路基板は表面及び裏面のほぼ面対称な位置に前記２個以上のコンデンサを半数ずつ実装するためのランドを有すると共に、前記回路基板の表面に実装されるコンデンサに流れる電流の方向が前記回路基板の裏面に実装されるコンデンサに流れる電流の方向と逆方向になるように、前記表面に設けられたランドのうちの所定のランドと前記裏面に設けられた所定のランドとを導電接続する導電体を有し、前記直列接続された積層セラミックコンデンサのそれぞれが前記回路基板の表面及び裏面のランドに実装されているコンデンサ実装回路基板を提案する。
【００１７】
該コンデンサ実装回路基板によれば、回路基板の表面及び裏面のそれぞれに実装された積層セラミックコンデンサには同一の信号、或いは電流、電圧が印加される。従って、一方の積層セラミックコンデンサに圧電効果による振動が発生したときには、他方の積層セラミックコンデンサにも同様の振動が発生する。しかし、回路基板の表面に実装された積層セラミックコンデンサと回路基板の裏面に実装された積層セラミックコンデンサは、互いに面対称になるように実装されている。従って、圧電効果によって発生する振動にも、厚み振動、厚み滑り振動、面滑り振動、ねじり振動、たわみ振動等の様々な状態変化による振動が存在するが、回路基板の表面に実装された積層セラミックコンデンサに生じた状態変化の方向と回路基板の裏面に実装された積層セラミックコンデンサに生じた状態変化の方向とは互いに反対方向となる。このため、一方の積層セラミックコンデンサから回路基板に伝達した振動と他方の積層セラミックコンデンサから回路基板に伝達した振動とが打ち消し合うので、回路基板が共鳴することが無い。従って、積層セラミックコンデンサに生じた振動音が増幅されることがなく、音圧の大きな可聴音の発生が低減される。
【００１８】
また、回路基板の表面に実装された積層セラミックコンデンサに流れる電流の方向と回路基板の裏面に実装された積層セラミックコンデンサに流れる電流の方向が逆方向になるので、回路基板の表面に実装された積層セラミックコンデンサに電流が流れることによって該積層セラミックコンデンサに発生する磁界の方向と、回路基板の裏面に実装された積層セラミックコンデンサに電流が流れることによって該積層セラミックコンデンサに発生する磁界の方向が、互いに逆方向になるので、これらの磁界が相殺されるため、等価直列インダクタンス（ＥＳＬ：Equivalent Series L）を低減することができる。
【００１９】
また、請求項５では、前記振動の打ち消し率を高めるために、請求項４記載のコンデンサ実装回路基板において、前記回路基板の表面及び裏面の面対称位置に配置された積層セラミックコンデンサとして同等仕様に構成されたものを用いた。
【００２０】
また、請求項６乃至請求項１０では、請求項５記載のコンデンサ実装回路基板において、実際に使用する上で上記振動の打ち消し率が必要十分に得られる同等仕様の範囲として次の範囲を提案する。
【００２１】
即ち、請求項６では、前記同等仕様の一方の積層セラミックコンデンサの電気機械結合係数は他方の積層セラミックコンデンサの電気機械結合係数の７０％から１３０％の範囲内に設定されているコンデンサ実装回路基板を提案する。
【００２２】
また、請求項７では、前記同等仕様の一方の積層セラミックコンデンサの誘電率は他方の積層セラミックコンデンサの誘電率の５０％から１５０％の範囲内に設定されているコンデンサ実装回路基板を提案する。
【００２３】
また、請求項８では、前記同等仕様の積層セラミックコンデンサは積層数がほぼ同じであり且つ一方の積層セラミックコンデンサの一層厚みは他方の積層セラミックコンデンサの一層厚みの７０％から１３０％の範囲内に設定されているコンデンサ実装回路基板を提案する。
【００２４】
また、請求項９では、前記同等仕様の積層セラミックコンデンサは一層厚みがほぼ同じであり且つ一方の積層セラミックコンデンサの積層数は他方の積層セラミックコンデンサの積層数の７０％から１３０％の範囲内に設定されているコンデンサ実装回路基板を提案する。
【００２５】
また、請求項１０では、前記同等仕様の一方の積層セラミックコンデンサの長さ、幅、高さのそれぞれは他方の積層セラミックコンデンサの長さ、幅、高さの７０％から１３０％の範囲内に設定されているコンデンサ実装回路基板を提案する。
【００２６】
また、請求項１１及び請求項１２では、請求項４記載のコンデンサ実装回路基板において、実際に使用する上で上記振動の打ち消し率が必要十分に得られる面対称位置のずれの範囲として次の範囲を提案する。
【００２７】
即ち、請求項１１では、前記面対称位置に配置された一方の積層セラミックコンデンサは、他方の積層セラミックコンデンサの長さ方向、幅方向のそれぞれの方向への位置ずれが他方の積層セラミックコンデンサの長さ、幅の３０％の範囲内となる位置に配置されているコンデンサ実装回路基板を提案する。
【００２８】
また、請求項１２では、前記面対称位置に配置された一方の積層セラミックコンデンサの長さ方向の中心軸と、他方の積層セラミックコンデンサの長さ方向の中心軸との成す角度が４０度以内に設定されているコンデンサ実装回路基板を提案する。
【００２９】
また、請求項１３乃至請求項１５では、請求項４記載のコンデンサ実装回路基板において、従来において振動の発生が大きく、上記回路基板を実際に使用する上で上記振動の打ち消し率が必要十分に得られる電子回路として次の電子回路が形成されているコンデンサ実装回路基板を提案する。
【００３０】
即ち、請求項１３では、前記積層セラミックコンデンサを含む電子回路として、前記積層セラミックコンデンサに印加される電圧が変動する電子回路が形成されているコンデンサ実装回路基板を提案する。
【００３１】
また、請求項１４では、前記積層セラミックコンデンサを含む電子回路として、電源回路における平滑回路が形成され、前記積層セラミックコンデンサは平滑コンデンサであるコンデンサ実装回路基板を提案する。
【００３２】
また、請求項１５では、前記積層セラミックコンデンサを含む電子回路として、可聴周波数帯の周波数で前記積層セラミックコンデンサへの印加電圧が変動する電子回路が形成されているコンデンサ実装回路基板を提案する。
【００３３】
また、請求項１６乃至請求項１８では、請求項４記載のコンデンサ実装回路基板において、実際に使用する上で上記振動の打ち消し率が必要十分に得られる前記積層セラミックコンデンサへの印加電圧として次の範囲を提案する。
【００３４】
即ち、請求項１６では、前記積層セラミックコンデンサを含む電子回路において、前記面対称位置に配置された一方の積層セラミックコンデンサへの印加電圧値は、他方の積層セラミックコンデンサへの印加電圧値の８０％から１２０％の範囲内に設定されているコンデンサ実装回路基板を提案する。
【００３５】
また、請求項１７では、前記積層セラミックコンデンサを含む電子回路において、前記面対称位置に配置された一方の積層セラミックコンデンサへの印加電圧の位相に対する他方の積層セラミックコンデンサへの印加電圧の位相のずれは、前記一方の積層セラミックコンデンサへの印加電圧の位相周期の２０％以内に設定されているコンデンサ実装回路基板を提案する。
【００３６】
また、請求項１８では、前記積層セラミックコンデンサを含む電子回路において、前記面対称位置に配置された双方の積層セラミックコンデンサに直流バイアス電圧が印加され且つ、一方の積層セラミックコンデンサへ印加される直流バイアス電圧値は、他方の積層セラミックコンデンサへ印加される直流バイアス電圧値の８０％から１２０％の範囲内に設定されているコンデンサ実装回路基板を提案する。
【００３７】
【発明の実施の形態】
以下、図面に基づいて本発明の一実施形態を説明する。
【００３８】
図１は、本発明の第１実施形態における積層セラミックコンデンサの回路基板実装状態を示す斜視図、図２はその側面断面図である。
【００３９】
本実施形態におけるコンデンサ実装回路基板では、直列接続された２個の積層セラミックコンデンサを実装した回路基板について説明する。
【００４０】
図において、１（１Ａ，１Ｂ）は積層セラミックコンデンサ（以下、単にコンデンサと称す）で、誘電体層１１と内部電極１２とを交互に積層してなる素体１３と、素体１３の両端部において内部電極を交互に並列に接続している一対の外部電極１４ａ，１４ｂとから構成されている。
【００４１】
誘電体層１１は、矩形のシート状のセラミック焼結体からなり、セラミック焼結体は、例えばチタン酸マグネシウム等を主成分とする誘電体磁器材料から形成されている。
【００４２】
内部電極１２は金属ペーストを焼結させた金属薄膜からなり、金属ペーストとしては、例えばＰｄやＡｇ−Ｐｄのような貴金属材料を主成分とするものが使用されている。外部電極１４も内部電極１２と同様の材料により形成され、表面には半田濡れ性をよくするために半田メッキが施されている。
【００４３】
また、コンデンサ１Ａとコンデンサ１Ｂは同一仕様のものである。
【００４４】
尚、コンデンサ１Ａとコンデンサ１Ｂの仕様は同一でなくても、後述する振動の打ち消しが必要十分に得られるような、ほぼ同等の仕様であればよい。
【００４５】
例えば、実際に使用する上で振動の打ち消し率が必要十分に得られる同等仕様の規定要素としては、電気機械結合係数、誘電率、一層あたりの厚み、積層数等が特に重要である。これらの要素の好適な範囲としては実験から次のように得られている。
【００４６】
即ち、コンデンサ１Ａとコンデンサ１Ｂとの間で、一方のコンデンサの電気機械結合係数が、他方のコンデンサの電気機械結合係数の７０％から１３０％の範囲内に設定されていること。
【００４７】
また、コンデンサ１Ａとコンデンサ１Ｂとの間で、一方のコンデンサに用いられている誘電体材料の誘電率が、他方のコンデンサに用いられている誘電体材料の誘電率の５０％から１５０％の範囲内に設定されていること。
【００４８】
また、コンデンサ１Ａとコンデンサ１Ｂとの間で、積層数がほぼ同じであり且つ一方のコンデンサの一層厚みが他方のコンデンサの一層厚みの７０％から１３０％の範囲内に設定されていること。
【００４９】
また、コンデンサ１Ａとコンデンサ１Ｂとの間で、双方における一層の厚みがほぼ同じときは、一方のコンデンサの積層数が他方のコンデンサの積層数の７０％から１３０％の範囲内に設定されていること。
【００５０】
また、コンデンサ１Ａとコンデンサ１Ｂとの間で、一方のコンデンサの長さ、幅、高さのそれぞれが、他方のコンデンサの長さ、幅、高さの７０％から１３０％の範囲内に設定されていること。
【００５１】
上記範囲内に設定されているコンデンサ１Ａとコンデンサ１Ｂを用いることにより発生する振動は大幅に低減される。
【００５２】
２は回路基板で、ここでは多層プリント基板を用いている。さらに、回路基板２の表面２ａと裏面２ｂのそれぞれには、コンデンサ１Ａを面対称な位置に実装するためのランド２１ａ，２１ｂとコンデンサ１Ｂを実装するためのランド２２ａ，２２ｂが面対称な位置に形成されている。また、回路基板２の表面２ａのランド２１ａは、裏面２ｂ側の面対称なランド２２ａとスルーホール２３ａを介して導電接続されている。即ち、回路基板２の表面２ａに形成されているランド２１ａ，２１ｂに実装されているコンデンサ１Ａを流れる電流の方向と、裏面２ｂに形成されているランド２２ａ，２２ｂに実装されているコンデンサ１Ｂを流れる電流の方向が逆方向となるように、表面２ａに形成されている一方のランド２１ａがスルーホール２３ａを介して裏面２ｂに形成されているランド２２ａに導電接続されている。
【００５３】
尚、本実施形態では、回路基板２としてセラミック多層回路基板を用いたが、これ以外の種類のものであっても良い。
【００５４】
また、表面２ａのランド２１ａと裏面２ｂのランド２２ａは、導通されていれば良いのであり、他の導電体とスルーホールを組み合わせて導通させても良いし、ジャンパー配線等を用いて導通させても良い。即ち、直列接続されたコンデンサ１Ａとコンデンサ１Ｂの双方にほぼ同じ電圧が印加されるようにすれば良い。
【００５５】
ここで、実際に使用する上で後述する振動の打ち消し率が必要十分に得られるコンデンサ１Ａ，１Ｂへの印加電圧としては、実験によって次の電圧範囲が得られている。
【００５６】
即ち、コンデンサ１Ａ，１Ｂを用いた電子回路において、コンデンサ１Ａとコンデンサ１Ｂの一方のコンデンサへの印加電圧値が、他方のコンデンサへの印加電圧値の８０％から１２０％の範囲内に設定されていること。
【００５７】
また、電子回路において、一方のコンデンサへの印加電圧の位相に対する他方のコンデンサへの印加電圧の位相のずれが、一方のコンデンサへの印加電圧の位相周期の２０％以内に設定されていること。
【００５８】
また、電子回路において、コンデンサ１Ａ，１Ｂに直流バイアス電圧が印加されているときは、一方のコンデンサへ印加される直流バイアス電圧値が、他方のコンデンサへ印加される直流バイアス電圧値の８０％から１２０％の範囲内に設定されていること。
【００５９】
これらの何れかを満足するほぼ同じ電圧が双方のコンデンサ１Ａ，１Ｂに印加されれば、コンデンサ１Ａ，１Ｂによって発生する振動は大幅に低減される。
【００６０】
一方、回路基板２の表面２ａに実装されたコンデンサ１Ａの一方の外部電極１４ａは半田によってランド２１ａに導電接続され、他方の外部電極１４ｂはランド２１ｂに導電接続されている。また、回路基板２の裏面２ｂに実装されたコンデンサ１Ｂの一方の外部電極１４ａは半田によってランド２２ａに導電接続され、他方の外部電極１４ｂはランド２２ｂに導電接続されている。
【００６１】
ここで、振動の発生を抑えるためには、コンデンサ１Ａとコンデンサ１Ｂを半田付けする際に、コンデンサ１Ａとコンデンサ１Ｂがほぼ面対称となるように配置した状態で半田付けすることが好ましい。
【００６２】
コンデンサ１Ａ，１Ｂを実際に実装する際には完全な面対称状態にすることはほとんど不可能であるので、この位置ずれの許容範囲を求めるための実験結果においては、実際に使用する上で上記振動の打ち消し率が必要十分に得られる面対称位置のずれの範囲として次の範囲内が好ましいことが分かっている。
【００６３】
即ち、ほぼ面対称位置に配置されたコンデンサ１Ａ，１Ｂの一方のコンデンサは、他方のコンデンサの長さ方向、幅方向のそれぞれの方向への位置ずれが他方の積層セラミックコンデンサの長さ、幅の３０％の範囲内となる位置に配置されていること。また、ほぼ面対称位置に配置されたコンデンサ１Ａ，１Ｂの一方のコンデンサの長さ方向の中心軸と他方のコンデンサの長さ方向の中心軸との成す角度が４０度以内に設定されていることである。
【００６４】
また、回路基板２の表面２ａに実装されたコンデンサ１Ａに電流が流れることによってコンデンサ１Ａに発生する磁界の方向と、回路基板２の裏面２ｂに実装されたコンデンサ１Ｂに電流が流れることによってコンデンサ１Ｂに発生する磁界の方向が、互いに逆方向になるので、これらの磁界が相殺されるため、コンデンサ１Ａ，１Ｂにおける等価直列インダクタンス（ＥＳＬ：Equivalent Series L）を低減することができる。
【００６５】
次に、本実施形態における具体的な電子回路の一例を説明する。
【００６６】
図３は、前述したコンデンサの回路基板実装方法を適用したコンデンサ１Ａ，１Ｂを用いたＤＣ−ＤＣコンバータ３０を示す回路図である。図において、３１は直流電源、３２はＰチャネル型のＦＥＴ、３３はパルス幅変調回路、３４はダイオード、３５はインダクタ、１Ａ，１Ｂは前述したコンデンサである。
【００６７】
直流電源３１の正極はＦＥＴ３２のソースに接続され、ＦＥＴ３２のドレインはダイオード３４のカソードに接続されると共に、インダクタ３５を介してコンデンサ１Ａの他端（ランド２１ｂ側）及び出力端子３６ａに接続されている。コンデンサ１Ａの一端（ランド２１ａ側）はコンデンサ１Ｂの一端（ランド２２ａ側）に接続され、これらのコンデンサ１Ａ，１Ｂは直列接続されている。また、ダイオード３４のアノードとコンデンサ１Ｂの他端（ランド２２ｂ側）は直流電源３１の負極及び接地端子３６ｂに接続されている。さらに、ＦＥＴ３２のゲートには、パルス幅変調回路３３から出力される電圧Ｖconが印加されている。
【００６８】
パルス幅変調回路３３は、所定の周期Ｔでパルス幅ｔの電圧Ｖconを出力し、電圧ＶconがＦＥＴ３２のゲートに印加されているときに、ＦＥＴ３２はオン状態となり、ソース・ドレイン間に通電される。
【００６９】
ＦＥＴ３２がオン状態のときには、そのソース・ドレイン間の通電電流は、インダクタ３５を介して出力端子３６ａから出力される。さらに、前記通電電流は、直列接続されたコンデンサ１Ａ，１Ｂに流入し、コンデンサ１Ａ，１Ｂが充電される。
【００７０】
また、ＦＥＴ３２がオフのときは、直流電源３１からの電流はＦＥＴ３２によって遮断される。このときインダクタ３５によって蓄えられていたエネルギーが逆起電力となって出力され、逆起電力によるフリーホィーリング電流がダイオード３４を介してコンデンサ１Ａ，１Ｂ及び出力端子３６ａに通電される。
【００７１】
ここで、出力電圧Ｖｏは、直流電源３１の出力電圧をＶinとすると、(1)式によって表される。
【００７２】
Ｖｏ＝Ｖin・ｔ／Ｔ …（１）
即ち、電圧Ｖｏは、パルス幅ｔを周期Ｔで除算した値に電圧Ｖinを乗算したものとなる。従って、パルス幅変調回路３３において、パルス幅ｔと周期Ｔとの比を変えることにより出力電圧Ｖｏを任意に設定することができる。
【００７３】
上記ＤＣ−ＤＣコンバータ回路３０では、コンデンサ１Ａ，１Ｂは平滑用に用いられるため静電容量の大きなものが必要となる。さらに、コンデンサ１Ａ，１Ｂには、直流電圧を印加しながら、交流電圧が印加されることになる。従って、コンデンサ１Ａ，１Ｂに圧電現象が生じて振動が発生する。
【００７４】
しかし本実施形態においては、前述したようにコンデンサ１Ａ，１Ｂを回路基板２の表裏に面対称となり且つそれぞれに流れる電流の方向が同一方向となるように実装しているため、一方の積層セラミックコンデンサから回路基板に伝達した振動と他方の積層セラミックコンデンサから回路基板に伝達した振動とが打ち消し合うので、回路基板２が共鳴することが無く、音圧の大きな可聴音の発生が低減される。
【００７５】
即ち、図４に示すように、回路基板２の表面２ａに実装されたコンデンサ１Ａに圧電効果による振動が発生したときには、他方の積層セラミックコンデンサ１Ｂにも同様の振動が発生する。尚、圧電効果によって発生する振動にも、厚み振動、厚み滑り振動、面滑り振動、ねじり振動、たわみ振動等の様々な状態変化による振動が存在するが、ここでは回路基板２の面に垂直な方向に変位する振動が発生したものとして説明する。
【００７６】
しかし、回路基板２の表面２ａに実装されたコンデンサ１Ａと裏面２ｂに実装されたコンデンサ１Ｂは、互いに面対称となるように実装された同等仕様のものであるので、一方のコンデンサ１Ａに生じた状態変化の方向（Ｄａ１，Ｄａ２）と他方のコンデンサ１Ｂに生じた状態変化の方向（Ｄｂ１，Ｄｂ２）とは互いに反対方向となる。
【００７７】
このため、一方のコンデンサ１Ａから回路基板２に伝達した振動と他方のコンデンサ１Ｂから回路基板２に伝達した振動とが打ち消し合うので、回路基板２が共鳴することが無い。
【００７８】
従って、コンデンサ１Ａ，１Ｂの振動によって生じた音が増幅されることがなく、音圧の大きな可聴音の発生が低減される。
【００７９】
尚、本実施形態では、同一回路内で通常では１つのコンデンサを用いる部分に直列接続した２つのコンデンサ１Ａ，１Ｂを用い、これらのコンデンサ１Ａ，１Ｂを回路基板２の表裏に配置して振動の発生を抑制したが、これに限定されることはない。
【００８０】
例えば、図５に示すように３個以上の複数の積層セラミックコンデンサ１を直列接続し、これらのうちの半数を回路基板２の表面２ａに実装し、残りを実装位置が面対称になるように裏面２ｂに実装しても良い。また、複数個のコンデンサを並列接続したものを２組用いてこれらを直列接続し、一方の並列接続したコンデンサの組を回路基板２の表面２ａに実装し、他方の並列接続したコンデンサの組を回路基板２の裏面２ｂに実装しても同様の効果を得ることができる。これらの直列接続したコンデンサの組或いは並列接続したコンデンサの組をコンデンサアレイ部品を用いて構成しても良い。
【００８１】
次に、本発明の第２実施形態を説明する。
【００８２】
図６は本発明の第２実施形態における積層セラミックコンデンサの回路基板実装状態を示す斜視図、図７はその側面断面図である。
【００８３】
第２実施形態におけるコンデンサ実装回路基板では、並列接続された２個の積層セラミックコンデンサを実装した回路基板について説明する。また、図において、前述した第１実施形態と同一構成部分は同一符号をもって表しその説明を省略する。
【００８４】
第２実施形態では、回路基板２の表面２ａと裏面２ｂのそれぞれに、コンデンサ１Ａを実装するためのランド２１ａ，２１ｂとコンデンサ１Ｂを実装するためのランド２２ａ，２２ｂが面対称な位置に形成されている。また、回路基板２の内層には長方形の導電体２４ａ，２４ｂが設けられており、導電体２４ａの一端部はスルーホール２３ａを介してランド２２ａに導電接続され、導電体２４ａの他端部はスルーホール２３ｂを介してランド２１ｂに導電接続されている。さらに、導電体２４ｂの一端部はスルーホール２３ｃを介してランド２１ａに導電接続され、導電体２４ｂの他端部はスルーホール２３ｄを介してランド２１ｂに導電接続されている。即ち、回路基板２の表面２ａに形成されているランド２１ａ，２１ｂに実装されているコンデンサ１Ａを流れる電流の方向と、裏面２ｂに形成されているランド２２ａ，２２ｂに実装されているコンデンサ１Ｂを流れる電流の方向が逆方向となるように、表面２ａに形成されている他方のランド２１ａ，２１ｂがスルーホール２３ａ〜２３ｄと導電体２４ａ，２４ｂを介して裏面２ｂの面対称な位置に形成されているランド２２ａ，２２ｂに導電接続されている。
【００８５】
また、表面のランド２１ａ，２１ｂと裏面のランド２２ａ，２２ｂは、コンデンサ１Ａ，１Ｂが並列接続されるように導通されていれば良いのであり、上記以外の配線パターンを組み合わせて導通させても良いし、ジャンパー配線等を用いて導通させても良い。即ち、並列接続されたコンデンサ１Ａとコンデンサ１Ｂの双方にほぼ同じ電圧が印加され、それぞれに流れる電流の方向が逆向きになるようにすれば良い。
【００８６】
並列接続された２つのコンデンサ１Ａ，１Ｂを上記のように配置して回路基板２に実装することにより、コンデンサ１Ａに生じた振動による状態変化の方向とコンデンサ１Ｂに生じた振動による状態変化の方向とは互いに反対方向となるため、コンデンサ１Ａから回路基板２に伝達した振動とコンデンサ１Ｂから回路基板２に伝達した振動とが打ち消し合うので、回路基板２が共鳴することが無い。従って、コンデンサ１Ａ，１Ｂに生じた振動音が増幅されることがなく、音圧の大きな可聴音の発生が低減される。
【００８７】
さらに、上記のようにコンデンサ１Ａに流れる電流の方向とコンデンサ１Ｂに流れる電流の方向が逆方向になるので、コンデンサ１Ａに電流が流れることによってコンデンサ１Ａに発生する磁界の方向と、コンデンサ１Ｂに電流が流れることによってコンデンサ１Ｂに発生する磁界の方向が、互いに逆方向になるので、これらの磁界が相殺されるため、等価直列インダクタンス（ＥＳＬ：Equivalent Series L）を低減することができる。
【００８８】
尚、可聴音の発生を抑えるために好適なコンデンサ１Ａ，１Ｂの仕様及び回路基板への配置は、上記第１実施形態で述べたものと同じである。
【００８９】
次に、第２実施形態における具体的な電子回路の一例を説明する。
【００９０】
図８は、前述したコンデンサの回路基板実装方法を適用したコンデンサ１Ａ，１Ｂを用いたＤＣ−ＤＣコンバータ３７を示す回路図である。図において、前述した第１実施形態におけるＤＣ−ＤＣコンバータ回路３０と同一構成部分は同一符号をもって表しその説明を省略する。
【００９１】
また、図３に示したＤＣ−ＤＣコンバータ回路３０と、図８に示したＤＣ−ＤＣコンバータ回路３７との相違点は、コンデンサ１Ａとコンデンサ１Ｂが上記のように並列に接続されている点である。ＤＣ−ＤＣコンバータ回路３７では、直流電源３１の正極はＦＥＴ３２のドレインはダイオード３４のカソードに接続されると共にインダクタ３５を介してコンデンサ１Ａの他端（ランド２１ｂ側）とコンデンサ１Ｂの一端（ランド２２ａ側）及び出力端子３６ａに接続されている。また、コンデンサ１Ａの一端（ランド２１ａ側）とコンデンサ１Ｂの他端（ランド２２ｂ側）は他方の出力端子３６ｂに接続されている。
【００９２】
上記ＤＣ−ＤＣコンバータ回路３７では、第１実施形態と同様に、コンデンサ１Ａ，１Ｂは平滑用に用いられるため静電容量の大きなものが必要となる。さらに、コンデンサ１Ａ，１Ｂには、直流電圧を印加しながら、交流電圧が印加されることになる。従って、コンデンサ１Ａ，１Ｂに圧電現象が生じて振動が発生する。
【００９３】
しかし本実施形態においては、前述したようにコンデンサ１Ａ，１Ｂを回路基板２の表裏に面対称となり且つそれぞれに流れる電流の方向が逆方向となるように実装しているため、一方のコンデンサ１Ａから回路基板２に伝達した振動と他方のコンデンサ１Ｂから回路基板２に伝達した振動とが打ち消し合うので、回路基板２が共鳴することが無く、音圧の大きな可聴音の発生が低減される。
【００９４】
尚、本実施形態は一例であり、本発明がこれに限定されることはない。例えば、本実施形態ではＤＣ−ＤＣコンバータ回路３０に本発明を適用したが、他の電子回路に適用しても同様の効果を発揮することは言うまでもない。本発明を適用した場合、振動及び可聴音の抑制効果が顕著に現れる電子回路としては、例えば、コンデンサ１Ａ，１Ｂへの印加電圧が変動する電子回路、特に、印加電圧が連続的に変動する電子回路、電源回路においてコンデンサ１Ａ，１Ｂを平滑コンデンサとして用いた平滑回路、可聴周波数帯の周波数でコンデンサ１Ａ，１Ｂへの印加電圧が可聴周波数帯（２０Ｈｚ〜２０ＫＨｚ）の周波数で変動する電子回路等が挙げられる。
【００９５】
【発明の効果】
以上説明したように本発明の請求項１及び請求項２記載のコンデンサの回路基板実装方法によれば、直列接続或いは並列接続された積層セラミックコンデンサを回路基板の表裏面に面対称となるように実装したので、一方の積層セラミックコンデンサから回路基板に伝達した振動と他方の積層セラミックコンデンサから回路基板に伝達した振動とが打ち消し合い、この振動に対して回路基板が共鳴することを防止できる。従って、積層セラミックコンデンサの振動によって生じた音が増幅されることがなく、従来に比べて音圧の大きな可聴音の発生を大幅に低減することができる。さらに、回路基板の表面に実装された積層セラミックコンデンサに流れる電流の方向と裏面に実装された積層セラミックコンデンサに流れる電流の方向が逆方向になるので、回路基板の表面に実装された積層セラミックコンデンサに電流が流れることによって該積層セラミックコンデンサに発生する磁界の方向と、回路基板の裏面に実装された積層セラミックコンデンサに電流が流れることによって該積層セラミックコンデンサに発生する磁界の方向が、互いに逆方向になるので、これらの磁界が相殺されるため、等価直列インダクタンスを低減することができる。
【００９６】
また、請求項３記載のコンデンサの回路基板実装方法によれば、上記効果に加えて、ほぼ同じ電圧が印加される同等仕様の積層セラミックコンデンサを回路基板の表裏面に面対称となるように実装したので、一方の積層セラミックコンデンサから回路基板に伝達した振動と他方の積層セラミックコンデンサから回路基板に伝達した振動とが打ち消し合い、この振動に対して回路基板が共鳴することを防止できる。従って、積層セラミックコンデンサの振動によって生じた音が増幅されることがなく、従来に比べて音圧の大きな可聴音の発生を大幅に低減することができる。
【００９７】
また、請求項４乃至請求項１８記載のコンデンサ実装回路基板によれば、直列接続された積層セラミックコンデンサが回路基板の表裏面に面対称となるように実装されるので、表面側の積層セラミックコンデンサから回路基板に伝達した振動と裏面側の積層セラミックコンデンサから回路基板に伝達した振動とが打ち消し合い、この振動に対して回路基板が共鳴することを防止できる。従って、積層セラミックコンデンサの振動によって生じた音が増幅されることがなく、従来に比べて音圧の大きな可聴音の発生を大幅に低減することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態における積層セラミックコンデンサの回路基板実装状態を示す斜視図
【図２】本発明の第１実施形態における積層セラミックコンデンサの回路基板実装状態を示す側面断面図
【図３】本発明の第１実施形態における積層セラミックコンデンサの回路基板実装方法を適用したＤＣ−ＤＣコンバータを示す回路図
【図４】本発明の第１実施形態における積層セラミックコンデンサの振動状態を説明する図
【図５】本発明の他の実施形態における積層セラミックコンデンサの回路基板実装状態を示す側面断面図
【図６】本発明の第２実施形態における積層セラミックコンデンサの回路基板実装状態を示す斜視図
【図７】本発明の第２実施形態における積層セラミックコンデンサの回路基板実装状態を示す側面断面図
【図８】本発明の第２実施形態における積層セラミックコンデンサの回路基板実装方法を適用したＤＣ−ＤＣコンバータを示す回路図
【符号の説明】
１，１Ａ，１Ｂ…積層セラミックコンデンサ、１１…誘電体層、１２…内部電極、１３…素体、１４ａ，１４ｂ…外部電極、２…回路基板、２ａ…表面、２ｂ…表面、２１ａ，２１ｂ，２２ａ，２２ｂ…ランド、２３ａ，２３ｂ…スルーホール、２４ａ，２４ｂ…導電体、３０，３７…ＤＣ−ＤＣコンバータ回路、３１…直流電源、３２…Ｐチャネル型のＦＥＴ、３３…パルス幅変調回路、３４…ダイオード、３５…インダクタ、３６ａ…出力端子、３６ｂ…接地端子。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a circuit board mounting method of a multilayer ceramic capacitor and a capacitor mounting circuit board capable of reducing sound generated by a piezoelectric phenomenon.
[0002]
[Prior art]
Conventionally, in a smoothing circuit in a power supply circuit such as a DC-DC converter, an aluminum electrolytic capacitor has been often used as a power supply smoothing capacitor.
[0003]
However, with the miniaturization of electronic circuits and electronic devices, tantalum electrolytic capacitors that have the same capacitance as aluminum electrolytic capacitors in a smaller shape than aluminum electrolytic capacitors require high capacitance such as power supply smoothing circuits. Used in electronic circuits.
[0004]
On the other hand, with the recent miniaturization and energy saving of electronic circuits and electronic devices, most of capacitors used in electronic circuits have shifted to multilayer ceramic capacitors.
[0005]
Multilayer ceramic capacitors are rapidly becoming popular because of their small size and excellent reliability and durability.
[0006]
[Problems to be solved by the invention]
However, since a small-capacity monolithic ceramic capacitor uses a high dielectric constant material as a dielectric material, applying an AC voltage while applying a DC voltage causes a piezoelectric phenomenon to generate vibration. This vibration has a tendency to appear more noticeably as the dielectric constant and the shape are larger.
[0007]
For this reason, since the smoothing circuit of the power supply circuit often uses a multilayer ceramic capacitor having a relatively large shape and a large capacitance, this type of vibration often occurs.
[0008]
Further, when the above-described vibration is generated in the multilayer ceramic capacitor, the vibration of the capacitor is transmitted to the circuit board on which the capacitor is mounted, and the board may resonate to amplify the sound. That is, due to the vibration of the capacitor, the surrounding air vibrates and generates sound, and the substrate also resonates. For this reason, there has been a problem that the sound pressure increases and becomes audible as an audible sound.
[0009]
In view of the above problems, an object of the present invention is to provide a circuit board mounting method of a multilayer ceramic capacitor and a capacitor mounting circuit board capable of reducing sound generated by a piezoelectric phenomenon.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides, in claim 1, a rectangular parallelepiped element formed by alternately laminating dielectric layers made of dielectric ceramic and internal electrode layers, and at both ends of the element. A method of mounting two or more multilayer ceramic capacitors comprising a pair of external terminal electrodes alternately and in parallel connected to the internal electrodes formed on the internal electrode layer in series connection or parallel connection and mounting them on a circuit board, A land for mounting half of the two or more capacitors is formed at substantially plane symmetrical positions on the front and back surfaces of the circuit board, and the direction of the current flowing through the capacitor mounted on the front surface of the circuit board is determined by the circuit. A predetermined land of the lands formed on the surface of the circuit board and a back surface of the circuit board are formed so as to be in a direction opposite to a direction of a current flowing in a capacitor mounted on the back surface of the board. A circuit board mounting method for a capacitor in which a predetermined land of the lands is conductively connected, the multilayer ceramic capacitor is disposed on each of the front and back lands of the circuit board, and the external terminal electrode and the land are conductively connected. suggest.
[0011]
Further, according to a second aspect of the present invention, in the circuit board mounting method for a capacitor according to the first aspect, the other land on the front side of the circuit board and the one land on the back side are formed in the land, and the circuit A circuit board mounting method for a capacitor that is conductively connected through a conductor provided in an inner layer of the board is proposed.
[0012]
According to the circuit board mounting method for a capacitor according to claim 1 and claim 2, the same signal, current, or voltage is applied to the multilayer ceramic capacitors mounted on the front surface and the back surface of the circuit board, respectively. . Therefore, when vibration due to the piezoelectric effect occurs in one multilayer ceramic capacitor, similar vibration also occurs in the other multilayer ceramic capacitor. However, the multilayer ceramic capacitor mounted on the front surface of the circuit board and the multilayer ceramic capacitor mounted on the back surface of the circuit board are mounted so as to be symmetrical with each other. Therefore, the vibration generated by the piezoelectric effect also includes vibration due to various state changes such as thickness vibration, thickness shear vibration, face slip vibration, torsional vibration, flexural vibration, etc., but the laminated ceramic mounted on the surface of the circuit board The direction of the state change occurring in the capacitor and the direction of the state change occurring in the multilayer ceramic capacitor mounted on the back surface of the circuit board are opposite to each other. For this reason, the vibration transmitted from one multilayer ceramic capacitor to the circuit board cancels out the vibration transmitted from the other multilayer ceramic capacitor to the circuit board, so that the circuit board does not resonate. Therefore, vibration sound generated in the multilayer ceramic capacitor is not amplified, and generation of audible sound having a large sound pressure is reduced.
[0013]
In addition, the direction of the current flowing in the multilayer ceramic capacitor mounted on the front surface of the circuit board is opposite to the direction of the current flowing in the multilayer ceramic capacitor mounted on the back surface, so the multilayer ceramic capacitor mounted on the surface of the circuit board. The direction of the magnetic field generated in the multilayer ceramic capacitor when the current flows through the multilayer ceramic capacitor and the direction of the magnetic field generated in the multilayer ceramic capacitor when the current flows through the multilayer ceramic capacitor mounted on the back surface of the circuit board are opposite to each other. Therefore, since these magnetic fields are canceled out, the equivalent series inductance (ESL: Equivalent Series L) can be reduced.
[0014]
Furthermore, according to the circuit board mounting method of the multilayer ceramic capacitor according to claim 2, since the land on the front surface of the circuit board and the land on the back surface are electrically connected by the through hole and the conductor on the inner layer of the circuit board, There is almost no difference in the signal level and the signal phase between the electrical signal leading to the ground and the electrical signal leading to the land on the back surface. Thus, voltages having almost the same level and phase are applied to the multilayer ceramic capacitors connected to the front and back lands of the circuit board.
[0015]
According to a third aspect of the present invention, in the method for mounting a capacitor on a circuit board according to the first aspect, a multilayer ceramic capacitor of an equivalent specification to which substantially the same voltage is applied is placed on lands at symmetrical positions on the front and back surfaces of the circuit board. We propose a circuit board mounting method for mounting capacitors.
[0016]
According to a fourth aspect of the present invention, there is provided a rectangular parallelepiped element formed by alternately laminating dielectric layers made of a dielectric ceramic and internal electrode layers, and internal portions formed on the internal electrode layer at both ends of the element body. In a circuit board on which two or more multilayer ceramic capacitors each consisting of a pair of external terminal electrodes that alternately connect electrodes in parallel are mounted in series or parallel connection, the circuit board is substantially plane-symmetrical on the front and back surfaces. A land for mounting half of the two or more capacitors at a position, and the direction of the current flowing in the capacitor mounted on the front surface of the circuit board is the direction of the current flowing in the capacitor mounted on the back surface of the circuit board. A conductor that conductively connects a predetermined land of the lands provided on the front surface and a predetermined land provided on the back surface of the lands so as to be opposite to the direction. Proposes the series connected capacitors mounted circuit board to which each is mounted on the front and back surfaces of the lands of the circuit board of the multilayer ceramic capacitor.
[0017]
According to the capacitor-mounted circuit board, the same signal, current, or voltage is applied to the multilayer ceramic capacitors mounted on the front and back surfaces of the circuit board. Therefore, when vibration due to the piezoelectric effect occurs in one multilayer ceramic capacitor, similar vibration also occurs in the other multilayer ceramic capacitor. However, the multilayer ceramic capacitor mounted on the front surface of the circuit board and the multilayer ceramic capacitor mounted on the back surface of the circuit board are mounted so as to be symmetrical with each other. Therefore, the vibration generated by the piezoelectric effect also includes vibration due to various state changes such as thickness vibration, thickness shear vibration, face slip vibration, torsional vibration, flexural vibration, etc., but the laminated ceramic mounted on the surface of the circuit board The direction of the state change occurring in the capacitor and the direction of the state change occurring in the multilayer ceramic capacitor mounted on the back surface of the circuit board are opposite to each other. For this reason, the vibration transmitted from one multilayer ceramic capacitor to the circuit board cancels out the vibration transmitted from the other multilayer ceramic capacitor to the circuit board, so that the circuit board does not resonate. Therefore, vibration sound generated in the multilayer ceramic capacitor is not amplified, and generation of audible sound having a large sound pressure is reduced.
[0018]
In addition, since the direction of the current flowing through the multilayer ceramic capacitor mounted on the surface of the circuit board is opposite to the direction of the current flowing through the multilayer ceramic capacitor mounted on the back surface of the circuit board, the circuit board is mounted on the surface of the circuit board. The direction of the magnetic field generated in the multilayer ceramic capacitor when a current flows through the multilayer ceramic capacitor, and the direction of the magnetic field generated in the multilayer ceramic capacitor when a current flows through the multilayer ceramic capacitor mounted on the back surface of the circuit board are: Since the directions are opposite to each other, these magnetic fields are canceled out, so that equivalent series inductance (ESL) can be reduced.
[0019]
Further, in claim 5, in order to increase the cancellation ratio of the vibration, in the capacitor-mounted circuit board according to claim 4, the specification is equivalent to a multilayer ceramic capacitor disposed in a plane symmetrical position on the front surface and the back surface of the circuit board. The configured one was used.
[0020]
Further, in claims 6 to 10, in the capacitor-mounted circuit board according to claim 5, the following range is proposed as an equivalent specification range in which the vibration canceling rate can be obtained sufficiently and sufficiently in actual use. .
[0021]
That is, in claim 6, the electromechanical coupling coefficient of one multilayer ceramic capacitor of the equivalent specification is set within a range of 70% to 130% of the electromechanical coupling coefficient of the other multilayer ceramic capacitor. Propose.
[0022]
According to a seventh aspect of the present invention, there is proposed a capacitor-mounted circuit board in which the dielectric constant of one multilayer ceramic capacitor of the same specification is set in the range of 50% to 150% of the dielectric constant of the other multilayer ceramic capacitor.
[0023]
Further, in the present invention, the multilayer ceramic capacitors of the same specification have substantially the same number of layers, and the thickness of one multilayer ceramic capacitor is within the range of 70% to 130% of the thickness of the other multilayer ceramic capacitor. We propose a capacitor-mounted circuit board that has been set.
[0024]
According to a ninth aspect of the present invention, the multilayer ceramic capacitors of the same specification have substantially the same thickness, and the number of laminated layers of one multilayer ceramic capacitor is within the range of 70% to 130% of the number of laminated layers of the other multilayer ceramic capacitor. We propose a capacitor-mounted circuit board that has been set.
[0025]
Further, in claim 10, the length, width and height of one multilayer ceramic capacitor of the same specification are within the range of 70% to 130% of the length, width and height of the other multilayer ceramic capacitor. We propose a capacitor-mounted circuit board that has been set.
[0026]
Further, in claim 11 and claim 12, in the capacitor mounted circuit board according to claim 4, the following range is provided as a range of deviation of the plane symmetry position where the vibration canceling rate can be obtained sufficiently and sufficiently in actual use. Propose.
[0027]
That is, according to an eleventh aspect of the present invention, one of the multilayer ceramic capacitors arranged at the plane-symmetrical position is displaced in the length direction and the width direction of the other multilayer ceramic capacitor. Now, a capacitor-mounted circuit board is proposed that is disposed at a position that is within 30% of the width.
[0028]
According to a twelfth aspect of the invention, an angle formed by a central axis in the length direction of one multilayer ceramic capacitor disposed at the plane-symmetric position and a central axis in the length direction of the other multilayer ceramic capacitor is within 40 degrees. We propose a capacitor-mounted circuit board that has been set.
[0029]
Further, in the thirteenth to fifteenth aspects, in the capacitor-mounted circuit board according to the fourth aspect, the occurrence of vibration is large in the prior art, and the vibration canceling rate is sufficiently and sufficiently obtained when the circuit board is actually used. A capacitor-mounted circuit board is proposed in which the following electronic circuit is formed as an electronic circuit.
[0030]
That is, the present invention proposes a capacitor-mounted circuit board on which an electronic circuit in which a voltage applied to the multilayer ceramic capacitor varies is formed as an electronic circuit including the multilayer ceramic capacitor.
[0031]
According to a fourteenth aspect of the present invention, there is proposed a capacitor-mounted circuit board in which a smoothing circuit in a power supply circuit is formed as an electronic circuit including the multilayer ceramic capacitor, and the multilayer ceramic capacitor is a smoothing capacitor.
[0032]
According to a fifteenth aspect of the present invention, a capacitor-mounted circuit board is proposed in which an electronic circuit in which an applied voltage to the multilayer ceramic capacitor varies at an audible frequency band is formed as an electronic circuit including the multilayer ceramic capacitor.
[0033]
Further, in the sixteenth to eighteenth aspects of the present invention, in the capacitor-mounted circuit board according to the fourth aspect, the voltage applied to the multilayer ceramic capacitor that can obtain the vibration canceling rate necessary and sufficient for actual use is as follows: Suggest a range.
[0034]
That is, in the electronic circuit including the multilayer ceramic capacitor according to claim 16, an applied voltage value to one multilayer ceramic capacitor arranged at the plane-symmetrical position is 80% of an applied voltage value to the other multilayer ceramic capacitor. A capacitor-mounted circuit board set within a range of 120% to 120% is proposed.
[0035]
Further, in the electronic circuit including the multilayer ceramic capacitor according to claim 17, the phase shift of the voltage applied to the other multilayer ceramic capacitor with respect to the phase of the voltage applied to the one multilayer ceramic capacitor disposed at the plane-symmetrical position is performed. Proposes a capacitor-mounted circuit board that is set within 20% of the phase period of the voltage applied to the one multilayer ceramic capacitor.
[0036]
Further, in the electronic circuit including the multilayer ceramic capacitor according to claim 18, a DC bias voltage is applied to both multilayer ceramic capacitors arranged at the plane-symmetrical position, and a DC bias is applied to one multilayer ceramic capacitor. A capacitor-mounted circuit board is proposed in which the voltage value is set within the range of 80% to 120% of the DC bias voltage value applied to the other multilayer ceramic capacitor.
[0037]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
[0038]
FIG. 1 is a perspective view showing a circuit board mounted state of the multilayer ceramic capacitor in the first embodiment of the present invention, and FIG. 2 is a side sectional view thereof.
[0039]
In the capacitor-mounted circuit board in this embodiment, a circuit board on which two multilayer ceramic capacitors connected in series will be described.
[0040]
In the figure, reference numeral 1 (1A, 1B) denotes a multilayer ceramic capacitor (hereinafter simply referred to as a capacitor), an element body 13 formed by alternately laminating dielectric layers 11 and internal electrodes 12, and both end portions of the element body 13. In FIG. 1, a pair of external electrodes 14a and 14b are connected in parallel.
[0041]
The dielectric layer 11 is made of a rectangular sheet-like ceramic sintered body, and the ceramic sintered body is made of a dielectric ceramic material containing, for example, magnesium titanate as a main component.
[0042]
The internal electrode 12 is made of a metal thin film obtained by sintering a metal paste. As the metal paste, for example, a material mainly composed of a noble metal material such as Pd or Ag—Pd is used. The external electrode 14 is also formed of the same material as that of the internal electrode 12, and the surface is plated with solder in order to improve solder wettability.
[0043]
The capacitor 1A and the capacitor 1B have the same specifications.
[0044]
Note that the specifications of the capacitor 1A and the capacitor 1B are not necessarily the same, as long as they are substantially the same so that the vibration cancellation described below can be sufficiently obtained.
[0045]
For example, the electromechanical coupling coefficient, the dielectric constant, the thickness per layer, the number of stacked layers, etc. are particularly important as the defining elements of equivalent specifications that can obtain a vibration canceling rate that is necessary and sufficient for actual use. The preferred range of these elements has been obtained from experiments as follows.
[0046]
That is, between the capacitor 1A and the capacitor 1B, the electromechanical coupling coefficient of one capacitor is set within a range of 70% to 130% of the electromechanical coupling coefficient of the other capacitor.
[0047]
Also, between the capacitor 1A and the capacitor 1B, the dielectric constant of the dielectric material used for one capacitor is in the range of 50% to 150% of the dielectric constant of the dielectric material used for the other capacitor. Must be set in.
[0048]
Further, the number of stacked layers is almost the same between the capacitor 1A and the capacitor 1B, and the thickness of one capacitor is set within the range of 70% to 130% of the thickness of the other capacitor.
[0049]
Further, when the thickness of one layer is almost the same between the capacitor 1A and the capacitor 1B, the number of stacked layers of one capacitor is set within the range of 70% to 130% of the number of stacked layers of the other capacitor. thing.
[0050]
In addition, between the capacitor 1A and the capacitor 1B, the length, width, and height of one capacitor are set within the range of 70% to 130% of the length, width, and height of the other capacitor. That.
[0051]
The vibration generated by using the capacitor 1A and the capacitor 1B set within the above range is greatly reduced.
[0052]
Reference numeral 2 denotes a circuit board, which uses a multilayer printed board. Further, on each of the front surface 2a and the back surface 2b of the circuit board 2, lands 21a and 21b for mounting the capacitor 1A in a plane-symmetrical position and lands 22a and 22b for mounting the capacitor 1B are in a plane-symmetrical position. Is formed. Further, the land 21a on the front surface 2a of the circuit board 2 is conductively connected via a through hole 23a with a plane symmetrical land 22a on the back surface 2b side. That is, the direction of the current flowing through the capacitor 1A mounted on the lands 21a and 21b formed on the front surface 2a of the circuit board 2 and the capacitor 1B mounted on the lands 22a and 22b formed on the back surface 2b. One land 21a formed on the front surface 2a is conductively connected to a land 22a formed on the back surface 2b through a through hole 23a so that the direction of the flowing current is opposite.
[0053]
In the present embodiment, a ceramic multilayer circuit board is used as the circuit board 2, but other types may be used.
[0054]
Further, the land 21a on the front surface 2a and the land 22a on the back surface 2b may be electrically connected, and may be electrically connected by combining other conductors and through holes, or electrically connected using a jumper wiring or the like. Also good. That is, substantially the same voltage may be applied to both the capacitor 1A and the capacitor 1B connected in series.
[0055]
Here, the following voltage range has been obtained by experiment as the voltage applied to the capacitors 1A and 1B, which can obtain the vibration canceling rate described later, which is necessary and sufficient for actual use.
[0056]
That is, in an electronic circuit using capacitors 1A and 1B, the voltage applied to one capacitor 1A and capacitor 1B is set within a range of 80% to 120% of the voltage applied to the other capacitor. Being.
[0057]
In the electronic circuit, the phase shift of the voltage applied to the other capacitor with respect to the phase of the voltage applied to one capacitor is set within 20% of the phase period of the voltage applied to one capacitor.
[0058]
In the electronic circuit, when a DC bias voltage is applied to the capacitors 1A and 1B, the DC bias voltage value applied to one capacitor is from 80% of the DC bias voltage value applied to the other capacitor. It must be set within the range of 120%.
[0059]
If substantially the same voltage satisfying any of these is applied to both capacitors 1A and 1B, vibrations generated by the capacitors 1A and 1B are greatly reduced.
[0060]
On the other hand, one external electrode 14a of the capacitor 1A mounted on the surface 2a of the circuit board 2 is conductively connected to the land 21a by solder, and the other external electrode 14b is conductively connected to the land 21b. Also, one external electrode 14a of the capacitor 1B mounted on the back surface 2b of the circuit board 2 is conductively connected to the land 22a by solder, and the other external electrode 14b is conductively connected to the land 22b.
[0061]
Here, in order to suppress the occurrence of vibration, it is preferable to solder the capacitor 1A and the capacitor 1B in a state where the capacitors 1A and 1B are arranged so as to be substantially plane-symmetric.
[0062]
When the capacitors 1A and 1B are actually mounted, it is almost impossible to achieve a completely plane symmetric state. Therefore, in the experimental results for obtaining the allowable range of this positional deviation, It has been found that the following range is preferable as the range of deviation of the plane symmetry position where the vibration canceling rate can be obtained sufficiently and sufficiently.
[0063]
That is, one capacitor of the capacitors 1A and 1B arranged in a substantially plane-symmetrical position is displaced in the length direction and width direction of the other capacitor by the length and width of the other multilayer ceramic capacitor. Be placed in a position that is within the range of 30%. In addition, the angle formed by the central axis in the length direction of one of the capacitors 1A and 1B arranged at substantially plane symmetry and the central axis in the length direction of the other capacitor is set within 40 degrees. It is.
[0064]
In addition, the direction of the magnetic field generated in the capacitor 1A by the current flowing through the capacitor 1A mounted on the front surface 2a of the circuit board 2 and the current flowing through the capacitor 1B mounted on the back surface 2b of the circuit board 2 cause the capacitor 1B. Since the directions of the magnetic fields generated in are opposite to each other, these magnetic fields are canceled out, so that the equivalent series inductance (ESL: Equivalent Series L) in the capacitors 1A and 1B can be reduced.
[0065]
Next, an example of a specific electronic circuit in the present embodiment will be described.
[0066]
FIG. 3 is a circuit diagram showing a DC-DC converter 30 using capacitors 1A and 1B to which the above-described capacitor circuit board mounting method is applied. In the figure, 31 is a DC power supply, 32 is a P-channel FET, 33 is a pulse width modulation circuit, 34 is a diode, 35 is an inductor, and 1A and 1B are the capacitors described above.
[0067]
The positive electrode of the DC power supply 31 is connected to the source of the FET 32, the drain of the FET 32 is connected to the cathode of the diode 34, and is connected to the other end (land 21b side) of the capacitor 1A and the output terminal 36a via the inductor 35. Yes. One end (land 21a side) of the capacitor 1A is connected to one end (land 22a side) of the capacitor 1B, and these capacitors 1A and 1B are connected in series. The anode of the diode 34 and the other end (land 22b side) of the capacitor 1B are connected to the negative electrode of the DC power supply 31 and the ground terminal 36b. Further, the voltage Vcon output from the pulse width modulation circuit 33 is applied to the gate of the FET 32.
[0068]
The pulse width modulation circuit 33 outputs a voltage Vcon having a pulse width t with a predetermined period T, and when the voltage Vcon is applied to the gate of the FET 32, the FET 32 is turned on and energized between the source and drain. .
[0069]
When the FET 32 is in the ON state, the energization current between the source and drain is output from the output terminal 36 a via the inductor 35. Further, the energized current flows into the capacitors 1A and 1B connected in series, and the capacitors 1A and 1B are charged.
[0070]
Further, when the FET 32 is OFF, the current from the DC power supply 31 is interrupted by the FET 32. At this time, the energy stored by the inductor 35 is output as a counter electromotive force, and a freewheeling current due to the counter electromotive force is supplied to the capacitors 1A and 1B and the output terminal 36a via the diode 34.
[0071]
Here, when the output voltage of the DC power supply 31 is Vin, the output voltage Vo is expressed by the equation (1).
[0072]
Vo = Vin · t / T (1)
That is, the voltage Vo is obtained by multiplying the value obtained by dividing the pulse width t by the period T by the voltage Vin. Therefore, in the pulse width modulation circuit 33, the output voltage Vo can be arbitrarily set by changing the ratio between the pulse width t and the period T.
[0073]
In the DC-DC converter circuit 30, the capacitors 1 </ b> A and 1 </ b> B are used for smoothing, so that a capacitor having a large capacitance is required. Furthermore, an AC voltage is applied to the capacitors 1A and 1B while applying a DC voltage. Therefore, a piezoelectric phenomenon occurs in the capacitors 1A and 1B, and vibration is generated.
[0074]
However, in the present embodiment, as described above, the capacitors 1A and 1B are mounted on the front and back of the circuit board 2 so that they are plane-symmetric and the directions of the currents flowing in the same direction are the same. Therefore, the vibration transmitted from the other multilayer ceramic capacitor to the circuit board cancels out, so that the circuit board 2 does not resonate and the generation of audible sound having a large sound pressure is reduced.
[0075]
That is, as shown in FIG. 4, when vibration due to the piezoelectric effect occurs in the capacitor 1A mounted on the surface 2a of the circuit board 2, the same vibration also occurs in the other multilayer ceramic capacitor 1B. The vibration generated by the piezoelectric effect includes vibrations caused by various state changes such as thickness vibration, thickness shear vibration, face slip vibration, torsional vibration, and flexural vibration. Here, the vibration is perpendicular to the surface of the circuit board 2. A description will be given on the assumption that vibration that is displaced in the direction has occurred.
[0076]
However, the capacitor 1A mounted on the front surface 2a of the circuit board 2 and the capacitor 1B mounted on the back surface 2b have equivalent specifications mounted so as to be symmetrical with respect to each other, and thus occurred in one capacitor 1A. The direction of state change (Da1, Da2) and the direction of state change (Db1, Db2) generated in the other capacitor 1B are opposite to each other.
[0077]
For this reason, the vibration transmitted from one capacitor 1A to the circuit board 2 and the vibration transmitted from the other capacitor 1B to the circuit board 2 cancel each other, so that the circuit board 2 does not resonate.
[0078]
Therefore, the sound generated by the vibration of the capacitors 1A and 1B is not amplified, and the generation of audible sound having a large sound pressure is reduced.
[0079]
In the present embodiment, two capacitors 1A and 1B connected in series to a portion that normally uses one capacitor in the same circuit are used, and these capacitors 1A and 1B are arranged on the front and back of the circuit board 2 to cause vibration. Although generation | occurrence | production was suppressed, it is not limited to this.
[0080]
For example, as shown in FIG. 5, three or more multilayer ceramic capacitors 1 are connected in series, half of them are mounted on the surface 2a of the circuit board 2, and the rest are mounted in plane symmetry. You may mount in the back surface 2b. Further, two sets of capacitors connected in parallel are connected in series, and one set of capacitors connected in parallel is mounted on the surface 2a of the circuit board 2, and the other set of capacitors connected in parallel is connected. Similar effects can be obtained by mounting on the back surface 2b of the circuit board 2. A set of capacitors connected in series or a set of capacitors connected in parallel may be configured using capacitor array components.
[0081]
Next, a second embodiment of the present invention will be described.
[0082]
FIG. 6 is a perspective view showing a circuit board mounted state of the multilayer ceramic capacitor according to the second embodiment of the present invention, and FIG. 7 is a side sectional view thereof.
[0083]
In the capacitor-mounted circuit board according to the second embodiment, a circuit board on which two multilayer ceramic capacitors connected in parallel will be described. In the figure, the same components as those of the first embodiment described above are denoted by the same reference numerals, and the description thereof is omitted.
[0084]
In the second embodiment, lands 21a and 21b for mounting the capacitor 1A and lands 22a and 22b for mounting the capacitor 1B are formed on the front surface 2a and the back surface 2b of the circuit board 2 in plane-symmetrical positions. ing. In addition, rectangular conductors 24a and 24b are provided in the inner layer of the circuit board 2. One end of the conductor 24a is conductively connected to the land 22a through the through hole 23a, and the other end of the conductor 24a is It is conductively connected to the land 21b through the through hole 23b. Furthermore, one end of the conductor 24b is conductively connected to the land 21a through the through hole 23c, and the other end of the conductor 24b is conductively connected to the land 21b through the through hole 23d. That is, the direction of the current flowing through the capacitor 1A mounted on the lands 21a and 21b formed on the front surface 2a of the circuit board 2 and the capacitor 1B mounted on the lands 22a and 22b formed on the back surface 2b. The other lands 21a and 21b formed on the front surface 2a are formed in plane symmetry positions on the back surface 2b through the through holes 23a to 23d and the conductors 24a and 24b so that the direction of the flowing current is opposite. The lands 22a and 22b are electrically connected.
[0085]
Further, the lands 21a and 21b on the front surface and the lands 22a and 22b on the back surface only need to be conductive so that the capacitors 1A and 1B are connected in parallel, and may be made conductive by combining other wiring patterns. However, it may be conducted using a jumper wiring or the like. That is, substantially the same voltage is applied to both the capacitor 1A and the capacitor 1B connected in parallel so that the directions of the currents flowing in the capacitors 1A and 1B are reversed.
[0086]
By arranging the two capacitors 1A and 1B connected in parallel as described above and mounting them on the circuit board 2, the direction of the state change due to the vibration generated in the capacitor 1A and the direction of the state change due to the vibration generated in the capacitor 1B Since the vibrations transmitted from the capacitor 1A to the circuit board 2 and the vibrations transmitted from the capacitor 1B to the circuit board 2 cancel each other, the circuit board 2 does not resonate. Therefore, the vibration sound generated in the capacitors 1A and 1B is not amplified, and the generation of audible sound having a large sound pressure is reduced.
[0087]
Furthermore, since the direction of the current flowing through the capacitor 1A and the direction of the current flowing through the capacitor 1B are opposite as described above, the direction of the magnetic field generated in the capacitor 1A when the current flows through the capacitor 1A and the current flowing through the capacitor 1B Since the directions of the magnetic fields generated in the capacitor 1B due to the flow of the currents are opposite to each other, these magnetic fields are canceled out, so that equivalent series inductance (ESL: Equivalent Series L) can be reduced.
[0088]
The specifications of the capacitors 1A and 1B suitable for suppressing the generation of audible sound and the arrangement on the circuit board are the same as those described in the first embodiment.
[0089]
Next, an example of a specific electronic circuit in the second embodiment will be described.
[0090]
FIG. 8 is a circuit diagram showing a DC-DC converter 37 using capacitors 1A and 1B to which the above-described capacitor circuit board mounting method is applied. In the figure, the same components as those of the DC-DC converter circuit 30 in the first embodiment described above are denoted by the same reference numerals and description thereof is omitted.
[0091]
Further, the difference between the DC-DC converter circuit 30 shown in FIG. 3 and the DC-DC converter circuit 37 shown in FIG. 8 is that the capacitor 1A and the capacitor 1B are connected in parallel as described above. is there. In the DC-DC converter circuit 37, the positive electrode of the DC power supply 31 is connected to the cathode of the diode 34, the drain of the FET 32 is connected to the other end (land 21b side) of the capacitor 1A and one end (land 22a) of the capacitor 1B via the inductor 35. Side) and the output terminal 36a. Further, one end (land 21a side) of the capacitor 1A and the other end (land 22b side) of the capacitor 1B are connected to the other output terminal 36b.
[0092]
In the DC-DC converter circuit 37, as in the first embodiment, the capacitors 1A and 1B are used for smoothing, and therefore need to have a large capacitance. Furthermore, an AC voltage is applied to the capacitors 1A and 1B while applying a DC voltage. Therefore, a piezoelectric phenomenon occurs in the capacitors 1A and 1B, and vibration is generated.
[0093]
However, in the present embodiment, as described above, the capacitors 1A and 1B are mounted on the front and back of the circuit board 2 so that they are plane-symmetric and the directions of the currents flowing in the opposite directions are opposite to each other. Since the vibration transmitted to the circuit board 2 and the vibration transmitted from the other capacitor 1B to the circuit board 2 cancel each other, the circuit board 2 does not resonate and the generation of an audible sound having a large sound pressure is reduced.
[0094]
In addition, this embodiment is an example and this invention is not limited to this. For example, in the present embodiment, the present invention is applied to the DC-DC converter circuit 30, but it goes without saying that the same effect is exhibited even when applied to other electronic circuits. When the present invention is applied, examples of the electronic circuit in which the suppression effect of vibration and audible sound appears remarkably include, for example, an electronic circuit in which the applied voltage to the capacitors 1A and 1B varies, particularly an electronic circuit in which the applied voltage continuously varies. A smoothing circuit using the capacitors 1A and 1B as a smoothing capacitor in a circuit and a power supply circuit, an electronic circuit in which the voltage applied to the capacitors 1A and 1B varies at an audible frequency band frequency (20 Hz to 20 KHz), and the like. Can be mentioned.
[0095]
【The invention's effect】
As described above, according to the circuit board mounting method of the capacitor according to claim 1 and claim 2 of the present invention, the multilayer ceramic capacitors connected in series or in parallel are arranged symmetrically on the front and back surfaces of the circuit board. Since it is mounted, the vibration transmitted from one multilayer ceramic capacitor to the circuit board and the vibration transmitted from the other multilayer ceramic capacitor to the circuit board cancel each other, and the circuit board can be prevented from resonating with this vibration. Therefore, the sound generated by the vibration of the multilayer ceramic capacitor is not amplified, and the generation of audible sound having a large sound pressure compared to the prior art can be greatly reduced. Furthermore, since the direction of the current flowing in the multilayer ceramic capacitor mounted on the front surface of the circuit board is opposite to the direction of the current flowing in the multilayer ceramic capacitor mounted on the back surface, the multilayer ceramic capacitor mounted on the surface of the circuit board. The direction of the magnetic field generated in the multilayer ceramic capacitor when the current flows through the multilayer ceramic capacitor and the direction of the magnetic field generated in the multilayer ceramic capacitor when the current flows through the multilayer ceramic capacitor mounted on the back surface of the circuit board are opposite to each other. Therefore, since these magnetic fields are canceled out, the equivalent series inductance can be reduced.
[0096]
According to the method for mounting a capacitor on a circuit board according to claim 3, in addition to the above effect, a multilayer ceramic capacitor of an equivalent specification to which substantially the same voltage is applied is mounted on the front and back surfaces of the circuit board so as to be symmetrical. Therefore, the vibration transmitted from one multilayer ceramic capacitor to the circuit board cancels out the vibration transmitted from the other multilayer ceramic capacitor to the circuit board, and the circuit board can be prevented from resonating with this vibration. Therefore, the sound generated by the vibration of the multilayer ceramic capacitor is not amplified, and the generation of audible sound having a large sound pressure compared to the prior art can be greatly reduced.
[0097]
In addition, according to the capacitor-mounted circuit board according to any one of claims 4 to 18, since the multilayer ceramic capacitors connected in series are mounted on the front and back surfaces of the circuit board so as to be plane symmetrical, It is possible to prevent the vibration transmitted from the circuit board to the circuit board and the vibration transmitted from the multilayer ceramic capacitor on the back side to the circuit board, and the circuit board to resonate with this vibration. Therefore, the sound generated by the vibration of the multilayer ceramic capacitor is not amplified, and the generation of audible sound having a large sound pressure compared to the prior art can be greatly reduced.
[Brief description of the drawings]
FIG. 1 is a perspective view showing a circuit board mounted state of a multilayer ceramic capacitor according to a first embodiment of the present invention.
FIG. 2 is a side cross-sectional view showing a circuit board mounted state of the multilayer ceramic capacitor in the first embodiment of the present invention.
FIG. 3 is a circuit diagram showing a DC-DC converter to which the multilayer ceramic capacitor circuit board mounting method according to the first embodiment of the present invention is applied.
FIG. 4 is a diagram illustrating a vibration state of the multilayer ceramic capacitor in the first embodiment of the invention.
FIG. 5 is a side sectional view showing a circuit board mounted state of a multilayer ceramic capacitor according to another embodiment of the present invention.
FIG. 6 is a perspective view showing a circuit board mounted state of the multilayer ceramic capacitor in the second embodiment of the present invention.
FIG. 7 is a side sectional view showing a circuit board mounted state of the multilayer ceramic capacitor according to the second embodiment of the present invention.
FIG. 8 is a circuit diagram showing a DC-DC converter to which a multilayer ceramic capacitor circuit board mounting method according to a second embodiment of the present invention is applied.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1,1A, 1B ... Multilayer ceramic capacitor, 11 ... Dielectric layer, 12 ... Internal electrode, 13 ... Element body, 14a, 14b ... External electrode, 2 ... Circuit board, 2a ... Surface, 2b ... Surface, 21a, 21b, 22a, 22b ... land, 23a, 23b ... through hole, 24a, 24b ... conductor, 30, 37 ... DC-DC converter circuit, 31 ... DC power supply, 32 ... P-channel FET, 33 ... pulse width modulation circuit, 34 ... Diode, 35 ... Inductor, 36a ... Output terminal, 36b ... Ground terminal.

Claims

A rectangular parallelepiped element formed by alternately laminating dielectric layers made of dielectric ceramic and internal electrode layers, and internal electrodes formed on the internal electrode layer at both ends of the element body are alternately connected in parallel. A method of mounting two or more multilayer ceramic capacitors comprising a pair of external terminal electrodes connected in series or in parallel on a circuit board,
Forming lands for mounting half or more of the two or more capacitors at substantially plane-symmetrical positions on the front and back surfaces of the circuit board;
The land formed on the surface of the circuit board so that the direction of the current flowing through the capacitor mounted on the surface of the circuit board is opposite to the direction of the current flowing through the capacitor mounted on the back surface of the circuit board. Conductively connecting a predetermined land of the first land and a predetermined land of the lands formed on the back surface of the circuit board,
A method of mounting a capacitor on a circuit board, wherein the multilayer ceramic capacitor is disposed on each of lands on the front and back surfaces of the circuit board, and the external terminal electrode and the land are conductively connected.

One land on the front side of the circuit board and one land on the back side are conductively connected through a through hole formed in the land and a conductor provided in an inner layer of the circuit board. A circuit board mounting method for a capacitor according to Item 1.

2. The method of mounting a capacitor on a circuit board according to claim 1, wherein a monolithic ceramic capacitor having an equivalent specification to which substantially the same voltage is applied is mounted on lands at symmetrical positions on the front and back surfaces of the circuit board.

A rectangular parallelepiped element formed by alternately laminating dielectric layers made of dielectric ceramic and internal electrode layers, and internal electrodes formed on the internal electrode layer at both ends of the element body are alternately connected in parallel. In a circuit board on which two or more multilayer ceramic capacitors composed of a pair of external terminal electrodes are mounted connected in series or in parallel,
The circuit board has lands for mounting half of the two or more capacitors at positions substantially symmetrical with respect to the front surface and the back surface, and the direction of the current flowing through the capacitor mounted on the surface of the mask substrate is Conductive connection is made between a predetermined land of the lands provided on the front surface and a predetermined land provided on the back surface so that the direction of the current flowing through the capacitor mounted on the back surface of the circuit board is opposite. Having a conductor,
Each of the multilayer ceramic capacitors connected in series is mounted on lands on the front and back surfaces of the circuit board.

5. The capacitor-mounted circuit board according to claim 4, wherein the multilayer ceramic capacitors disposed in plane symmetry positions on the front surface and the back surface of the circuit board are configured to have equivalent specifications.

6. The capacitor according to claim 5, wherein the electromechanical coupling coefficient of one multilayer ceramic capacitor of the equivalent specification is set within a range of 70% to 130% of the electromechanical coupling coefficient of the other multilayer ceramic capacitor. Mounting circuit board.

6. The capacitor mounted circuit board according to claim 5, wherein a dielectric constant of one of the multilayer ceramic capacitors having the same specification is set in a range of 50% to 150% of a dielectric constant of the other multilayer ceramic capacitor.

The multilayer ceramic capacitors of the same specification have substantially the same number of layers, and the thickness of one multilayer ceramic capacitor is set within the range of 70% to 130% of the thickness of the other multilayer ceramic capacitor. The capacitor-mounted circuit board according to claim 5.

The monolithic ceramic capacitors of the same specification have substantially the same thickness, and the number of laminated layers of one laminated ceramic capacitor is set within the range of 70% to 130% of the number of laminated layers of the other laminated ceramic capacitor. The capacitor-mounted circuit board according to claim 5.

The length, width and height of one multilayer ceramic capacitor of the same specification are set within the range of 70% to 130% of the length, width and height of the other multilayer ceramic capacitor. The capacitor-mounted circuit board according to claim 5.

One of the multilayer ceramic capacitors arranged in the plane-symmetrical position is 30% of the length and width of the other multilayer ceramic capacitor with a positional shift in the length direction and width direction of the other multilayer ceramic capacitor. 5. The capacitor-mounted circuit board according to claim 4, wherein the capacitor-mounted circuit board is disposed at a position within the range.

The angle formed by the central axis in the length direction of one multilayer ceramic capacitor disposed at the plane-symmetrical position and the central axis in the length direction of the other multilayer ceramic capacitor is set within 40 degrees. The capacitor-mounted circuit board according to claim 4.

5. The capacitor-mounted circuit board according to claim 4, wherein an electronic circuit in which a voltage applied to the multilayer ceramic capacitor varies is formed as an electronic circuit including the multilayer ceramic capacitor.

5. The capacitor-mounted circuit board according to claim 4, wherein a smoothing circuit in a power supply circuit is formed as an electronic circuit including the multilayer ceramic capacitor, and the multilayer ceramic capacitor is a smoothing capacitor.

5. The capacitor-mounted circuit board according to claim 4, wherein an electronic circuit in which a voltage applied to the multilayer ceramic capacitor varies at an audible frequency band is formed as the electronic circuit including the multilayer ceramic capacitor.

In an electronic circuit including the multilayer ceramic capacitor, an applied voltage value to one multilayer ceramic capacitor disposed at the plane-symmetrical position is within a range of 80% to 120% of an applied voltage value to the other multilayer ceramic capacitor. 5. The capacitor-mounted circuit board according to claim 4, wherein the capacitor-mounted circuit board is set.

In the electronic circuit including the multilayer ceramic capacitor, the phase shift of the voltage applied to the other multilayer ceramic capacitor with respect to the phase of the voltage applied to the one multilayer ceramic capacitor disposed at the plane-symmetrical position is the one multilayer ceramic capacitor. 5. The capacitor-mounted circuit board according to claim 4, wherein the capacitor-mounted circuit board is set within 20% of a phase period of a voltage applied to the capacitor.

In the electronic circuit including the multilayer ceramic capacitor, a DC bias voltage is applied to both multilayer ceramic capacitors arranged at the plane-symmetrical position, and a DC bias voltage value applied to one multilayer ceramic capacitor is the other multilayer ceramic capacitor. 5. The capacitor-mounted circuit board according to claim 4, wherein the circuit board is set within a range of 80% to 120% of a DC bias voltage value applied to the ceramic capacitor.