JP4305779B2 - 積層型ローパスフィルタ - Google Patents

Description

本発明は、積層基板内に設けられ、直列に接続された２つのコイルを含む積層型ローパスフィルタに関する。

近年、携帯電話やノート型パーソナルコンピュータに代表される携帯用の電子機器では、小型化、薄型化の要求が強いことから、それに用いられる電子部品の小型化、薄型化が要求されている。上記電子機器における電子部品の一つに、ローパスフィルタがある。このローパスフィルタにおいても、小型化、薄型化が要求されている。そこで、例えば特許文献１および２に示されるように、積層基板を用いてローパスフィルタを構成することが提案されている。このように積層基板を用いて構成されたローパスフィルタを、本出願において積層型ローパスフィルタと呼ぶ。

ローパスフィルタにおいて急峻な減衰特性を得るためには、ローパスフィルタの次数は５次以上であることが好ましい。５次のローパスフィルタは、例えば、直列に接続された第１および第２のコイルと、この２つのコイルの接続点とグランドとの間に設けられたキャパシタと、第１のコイルにおける上記接続点とは反対側の端部とグランドとの間に設けられたキャパシタと、第２のコイルにおける上記接続点とは反対側の端部とグランドとの間に設けられたキャパシタとを含んでいる。

また、より急峻な減衰特性を得ることのできるローパスフィルタとしてはエリプティック（連立チェビシェフ）型のローパスフィルタが知られている。エリプティック型のローパスフィルタでは、通過・減衰特性における阻止帯域に少なくとも１つの減衰極が現れる。特許文献１には、５次のエリプティック型のローパスフィルタの回路構成を有する積層型ローパスフィルタが記載されている。特許文献１に記載された積層型ローパスフィルタでは、通過・減衰特性における阻止帯域に２つの減衰極が現れる。

特許文献２には、ローパスフィルタ回路とトラップ回路とを備えた積層型ＬＣフィルタが記載されている。この積層型ＬＣフィルタにおいて、ローパスフィルタ回路は、入力端子と出力端子の間に直列に接続された２つのインダクタを有している。各インダクタは、ビアホールを用いて構成された柱状インダクタとコイル導体パターンとを直列に接続して構成されている。また、トラップ回路は、ローパスフィルタ回路の２つのインダクタの接続点とグランドの間に直列に接続されたインダクタとキャパシタとを有している。トラップ回路のインダクタはビアホールを用いて構成されている。

特開２００２−２０４１３６号公報 特開２００３−１５８４３７号公報

ところで、ローパスフィルタが使用される装置では、ローパスフィルタの通過信号に対する高調波等のスプリアスを低減することが要求される場合がある。この場合、ローパスフィルタに対して直列に、スプリアスを低減するためのノッチフィルタを設けることが考えられる。しかし、その場合には、ローパスフィルタの通過帯域における挿入損失が大きくなるという問題が生じる。

そこで、ローパスフィルタとして、例えばエリプティック型のように減衰極が現れるローパスフィルタを用い、その減衰極を利用してスプリアスを低減することが考えられる。しかしながら、これを、直列に接続された複数のコイルを有する積層型ローパスフィルタで実現しようとすると、以下のような問題が生じる。すなわち、特許文献１に記載されているように、直列に接続された複数のコイルを有する積層型ローパスフィルタではコイル間の結合が生じる。このコイル間の結合は磁界結合である。このようにコイル間の磁界結合が生じると、コイル間の磁界結合がない場合に比べて２つの減衰極が離れてしまう。すると、減衰量を大きくしたい周波数において、減衰量を大きくすることが難しくなる。

なお、特許文献２に記載された積層型ＬＣフィルタでは、２つのコイル導体パターンが磁界結合すると考えられる。ただし、この積層型ＬＣフィルタでは、２つの柱状インダクタの間には、グランドに接続されたコンデンサパターンが配置されているため、２つの柱状インダクタは磁界結合しないと考えられる。

本発明はかかる問題点に鑑みてなされたもので、その目的は、直列に接続された２つのコイルを含み、且つ通過・減衰特性における阻止帯域に減衰極が現れる積層型ローパスフィルタであって、減衰極における減衰量を大きくすることができるようにした積層型ローパスフィルタを提供することにある。

本発明の積層型ローパスフィルタは、積層された複数の誘電体層を含む積層基板と、積層基板の外周部に配置され、信号が入力される入力端子と、積層基板の外周部に配置され、信号を出力する出力端子と、それぞれ積層基板内に設けられた少なくとも１つの導体層を用いて構成され、直列に接続されて、回路構成上、入力端子と出力端子との間に設けられた第１のコイルおよび第２のコイルと、積層基板内に形成され、回路構成上、第１のコイルと第２のコイルの接続点とグランドとの間に設けられたキャパシタとを備え、通過・減衰特性における阻止帯域に少なくとも１つの減衰極が現れるものである。回路構成上、第１のコイルと第２のコイルのうち第１のコイルの方が入力端子に近い位置に配置されている。また、第１および第２のコイルは、それぞれ、信号が入力される入力端と信号を出力する出力端とを有している。

本発明の積層型ローパスフィルタは、更に、積層基板内に設けられた少なくとも１つのスルーホールを用いて構成され、第１のコイルの出力端とキャパシタとを接続するために用いられる第１の導電路と、積層基板内に設けられた少なくとも１つのスルーホールを用いて構成され、第２のコイルの入力端とキャパシタとを接続するために用いられる第２の導電路とを備えている。第１の導電路と第２の導電路は、それらを流れる電流の方向が互いに逆方向になるように配置され、且つ磁界結合する。

本発明の積層型ローパスフィルタでは、磁界結合する第１の導電路と第２の導電路において、それらを流れる電流の方向は互いに逆方向になる。本発明の積層型ローパスフィルタでは、このような第１の導電路と第２の導電路を備えたことにより、第１の導電路と第２の導電路を介さずに第１のコイルと第２のコイルの接続点とキャパシタとが接続される場合に比べて、通過・減衰特性における阻止帯域に現れる減衰極における減衰量を大きくすることが可能になる。

本発明の積層型ローパスフィルタにおいて、第１のコイルと第２のコイルは、第１の導電路の中心軸方向および第２の導電路の中心軸方向に直交する方向に並べて配置され、それぞれ、入力端から出力端に向けて回転するように延び、第１のコイルにおける入力端から出力端に向けての回転方向と第２のコイルにおける入力端から出力端に向けての回転方向は、互いに逆方向であってもよい。

また、本発明の積層型ローパスフィルタにおいて、第１の導電路と第２の導電路の間には、それらに接続された導体層以外の導体層は配置されていないことが好ましい。

また、本発明の積層型ローパスフィルタは、更に、積層基板内に設けられた少なくとも１つのスルーホールを用いて構成され、第１の導電路と第２の導電路の各々におけるキャパシタに近い端部とキャパシタとを接続するために用いられる第３の導電路を備えていてもよい。この場合、第１の導電路の長さと第２の導電路の長さは等しく、第３の導電路の長さは第１および第２の導電路の長さの２分の１以下であってもよい。

また、本発明の積層型ローパスフィルタは、更に、第１のコイルの入力端とグランドとの間に設けられたキャパシタと、第２のコイルの出力端とグランドとの間に設けられたキャパシタと、第１のコイルに対して並列に接続されたキャパシタと、第２のコイルに対して並列に接続されたキャパシタとを備えていてもよい。

本発明の積層型ローパスフィルタでは、第１の導電路と第２の導電路を備えたことにより、通過・減衰特性における阻止帯域に現れる減衰極における減衰量を大きくすることが可能になるという効果を奏する。

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図４を参照して、本発明の第１の実施の形態に係る積層型ローパスフィルタの回路構成について説明する。図４に示したように、本実施の形態に係る積層型ローパスフィルタ１は、信号が入力される入力端子２と、信号を出力する出力端子３と、２つのコイル１１，１２と、５つのキャパシタ１３〜１７とを備えている。

コイル１１，１２は、直列に接続されて、回路構成上、入力端子２と出力端子３との間に設けられている。回路構成上、コイル１１，１２のうちコイル１１の方が入力端子２に近い位置に配置されている。コイル１１は本発明における第１のコイルに対応し、コイル１２は本発明における第２のコイルに対応する。コイル１１，１２は、それぞれ、信号が入力される入力端と信号を出力する出力端とを有している。コイル１１の入力端は入力端子２に接続されている。コイル１１の出力端はコイル１２の入力端に接続されている。コイル１２の出力端は出力端子３に接続されている。なお、本出願において、「回路構成上」という表現は、物理的な構成における配置ではなく、回路図上での配置を指すために用いている。

回路構成上、キャパシタ１３は、コイル１１とコイル１２の接続点とグランドとの間に設けられている。すなわち、キャパシタ１３の一端はコイル１１とコイル１２の接続点に接続され、キャパシタ１３の他端はグランドに接続されている。

キャパシタ１４は、コイル１１の入力端とグランドとの間に設けられている。すなわち、キャパシタ１４の一端はコイル１１の入力端に接続され、キャパシタ１４の他端はグランドに接続されている。キャパシタ１５は、コイル１２の出力端とグランドとの間に設けられている。すなわち、キャパシタ１５の一端はコイル１２の出力端に接続され、キャパシタ１５の他端はグランドに接続されている。

キャパシタ１６は、コイル１１に対して並列に接続されている。すなわち、キャパシタ１６の一端はコイル１１の入力端に接続され、キャパシタ１６の他端はコイル１１の出力端に接続されている。キャパシタ１７は、コイル１２に対して並列に接続されている。すなわち、キャパシタ１７の一端はコイル１２の入力端に接続され、キャパシタ１７の他端はコイル１２の出力端に接続されている。

積層型ローパスフィルタ１は、５次のエリプティック型のローパスフィルタの回路構成を有している。この積層型ローパスフィルタ１では、入力端子２に信号が入力されると、そのうちの所定の遮断周波数以下の周波数の信号が選択的に積層型ローパスフィルタ１を通過し、出力端子３から出力される。この積層型ローパスフィルタ１では、通過・減衰特性における阻止帯域に少なくとも１つの減衰極が現れる。

次に、図１および図２を参照して、積層型ローパスフィルタ１の構造の概略について説明する。図１は、積層型ローパスフィルタ１の主要部分を示す斜視図である。図２は、積層型ローパスフィルタ１の外観を示す斜視図である。

積層型ローパスフィルタ１は、積層型ローパスフィルタ１の構成要素を一体化するための積層基板２０を備えている。後で詳しく説明するが、積層基板２０は、積層された複数の誘電体層と複数の導体層とを含んでいる。コイル１１，１２は、いずれも、積層基板２０内の少なくとも１つの導体層を用いて構成されている。キャパシタ１３〜１７は、いずれも、積層基板２０内の少なくとも２つ導体層とそれらの間に配置された誘電体層とを用いて構成されて、積層基板２０内に形成されている。

図２に示したように、積層基板２０は、外周部として、上面と、底面と、４つの側面を有する直方体形状をなしている。積層基板２０における１つの側面には入力端子２２が配置され、この側面とは反対側の側面には出力端子２３が配置されている。積層基板２０における残りの２つの側面には、グランド用端子２４，２５が配置されている。入力端子２２は図４における入力端子２に対応し、出力端子２３は図４における出力端子３に対応する。グランド用端子２４，２５はグランドに接続される。積層基板２０において、端子２４が配置される側面と上面との間の稜線の長さは例えば０．８〜２．７ｍｍの範囲内であり、端子２２が配置される側面と上面との間の稜線の長さは例えば０．４〜２．２ｍｍの範囲内であり、端子２２が配置される側面と端子２４が配置される側面との間の稜線の長さは例えば０．２〜１．２ｍｍの範囲内である。

次に、図５ないし図８を参照して、積層基板２０における誘電体層と導体層について詳しく説明する。図５において（ａ）〜（ｃ）は、それぞれ、上から１層目ないし３層目の誘電体層の上面を示している。図６において（ａ）〜（ｃ）は、それぞれ、上から４層目ないし６層目の誘電体層の上面を示している。図７において（ａ）〜（ｃ）は、それぞれ、上から７層目ないし９層目の誘電体層の上面を示している。図８において（ａ）〜（ｃ）は、それぞれ、上から１０層目ないし１２層目の誘電体層の上面を示している。

図５（ａ）に示した１層目の誘電体層３１の上面には導体層は形成されていない。図５（ｂ）に示した２層目の誘電体層３２の上面には、図４におけるコイル１１の一部を構成するコイル用導体層３２１と、図４におけるコイル１２の一部を構成するコイル用導体層３２２とが形成されている。導体層３２１の一端部は入力端子２２に接続される。この導体層３２１の一端部は、コイル１１の入力端となる。導体層３２１は、上方から見たときに、一端部から他端部に向けて時計回り方向に回転するように延びている。導体層３２２の一端部は出力端子２３に接続される。この導体層３２２の一端部は、コイル１２の出力端となる。導体層３２２は、上方から見たときに、一端部から他端部に向けて時計回り方向に回転するように延びている。

また、誘電体層３１には、導体層３２１における他端部の近傍の部分に接続されたスルーホール３２３と、導体層３２２における他端部の近傍の部分に接続されたスルーホール３２４とが形成されている。

図５（ｃ）に示した３層目の誘電体層３３の上面には、コイル１１の他の一部を構成するコイル用導体層３３１と、コイル１２の他の一部を構成するコイル用導体層３３２とが形成されている。導体層３３１における一端部の近傍の部分にはスルーホール３２３が接続されている。導体層３３１は、上方から見たときに、一端部から他端部に向けて時計回り方向に回転するように延びている。導体層３３２における一端部の近傍の部分にはスルーホール３２４が接続されている。導体層３３２は、上方から見たときに、一端部から他端部に向けて時計回り方向に回転するように延びている。

また、誘電体層３２には、導体層３３１における他端部の近傍の部分に接続されたスルーホール３３３と、導体層３３２における他端部の近傍の部分に接続されたスルーホール３３４とが形成されている。導体層３３１においてスルーホール３３３に接続された部分は、コイル１１の出力端となる。導体層３３２においてスルーホール３３４に接続された部分は、コイル１２の入力端となる。

コイル１１は、導体層３２１，３３１とスルーホール３２３とを用いて構成されている。このコイル１１は、上方から見たときに、入力端から出力端に向けて時計回り方向に回転するように延びている。コイル１２は、導体層３２２，３３２とスルーホール３２４とを用いて構成されている。このコイル１２は、上方から見たときに、入力端から出力端に向けて反時計回り方向に回転するように延びている。従って、コイル１１における入力端から出力端に向けての回転方向とコイル１２における入力端から出力端に向けての回転方向は、互いに逆方向である。

図６（ａ）に示した４層目の誘電体層３４の上面には、導体層３４１，３４２が形成されている。また、誘電体層３４には、導体層３４１に接続されたスルーホール３４３と、導体層３４２に接続されたスルーホール３４４とが形成されている。スルーホール３４３，３４４は、それぞれスルーホール３３３，３３４に接続されている。

図６（ｂ）に示した５層目の誘電体層３５の上面には、導体層３５１，３５２が形成されている。また、誘電体層３５には、導体層３５１に接続されたスルーホール３５３と、導体層３５２に接続されたスルーホール３５４とが形成されている。スルーホール３５３，３５４は、それぞれスルーホール３４３，３４４に接続されている。

図６（ｃ）に示した６層目の誘電体層３６の上面には、導体層３６１，３６２が形成されている。また、誘電体層３６には、導体層３６１に接続されたスルーホール３６３と、導体層３６２に接続されたスルーホール３６４とが形成されている。スルーホール３６３，３６４は、それぞれスルーホール３５３，３５４に接続されている。

図７（ａ）に示した７層目の誘電体層３７の上面には、キャパシタ用導体層３７１が形成されている。導体層３７１には、スルーホール３６３，３６４が接続されている。また、誘電体層３７には、導体層３７１に接続されたスルーホール３７２が形成されている。

図７（ｂ）に示した８層目の誘電体層３８の上面には、キャパシタ用導体層３８１，３８２と、導体層３８３とが形成されている。導体層３８１は入力端子２２に接続される。導体層３８２は出力端子２３に接続される。また、誘電体層３８には、導体層３８３に接続されたスルーホール３８４が形成されている。スルーホール３８４はスルーホール３７２に接続されている。

図７（ｃ）に示した９層目の誘電体層３９の上面には、キャパシタ用導体層３９１が形成されている。導体層３９１には、スルーホール３８４が接続されている。

図８（ａ）に示した１０層目の誘電体層４０の上面には、グランド用導体層４０１が形成されている。導体層４０１は、グランド用端子２４，２５に接続される。図８（ｂ）に示した１１層目の誘電体層４１の上面には、キャパシタ用導体層４１１，４１２が形成されている。導体層４１１は入力端子２２に接続される。導体層４１２は出力端子２３に接続される。図８（ｃ）に示した１２層目の誘電体層４２の上面には、グランド用導体層４２１が形成されている。導体層４２１は、グランド用端子２４，２５に接続される。

上述の１層目ないし１２層目の誘電体層３１〜４２および導体層が積層されて、図１および図２に示した積層基板２０が形成される。図２に示した端子２２〜２５は、この積層基板２０の外周部に形成される。

なお、本実施の形態において、積層基板２０としては、誘電体層の材料として樹脂、セラミック、あるいは両者を複合した材料を用いたもの等、種々のものを用いることができる。しかし、積層基板２０としては、特に、高周波特性に優れた低温同時焼成セラミック多層基板を用いることが好ましい。

以下、図３を参照して、積層基板２０の内部の構成について更に説明する。図３は、端子２４が配置される側面から見た積層基板２０の内部を示す説明図である。前述のように、コイル１１は、導体層３２１，３３１とスルーホール３２３とを用いて構成されている。また、コイル１２は、導体層３２２，３３２とスルーホール３２４とを用いて構成されている。

図７（ｂ）に示した導体層３８１，３８２は、誘電体層３７を介して導体層３７１に対向していると共に、誘電体層３８を介して導体層３９１に対向している。導体層３７１，３８１，３９１と誘電体層３７，３８によって、図４におけるキャパシタ１６が構成されている。また、導体層３７１，３８２，３９１と誘電体層３７，３８によって、図４におけるキャパシタ１７が構成されている。

図７（ｃ）に示した導体層３９１は、スルーホール３７２，３８４を介して導体層３７１に接続されている。この導体層３７１は、スルーホール３３３，３４３，３５３，３６３を介して導体層３３１に接続されている。また、導体層３７１は、スルーホール３３４，３４４，３５４，３６４を介して導体層３３２に接続されている。また、導体層３９１は、誘電体層３９を介して導体層４０１に対向している。導体層３９１，４０１と、これらの間に配置された誘電体層３９によって、図４におけるキャパシタ１３が構成されている。

スルーホール３３３，３４３，３５３，３６３は、コイル１１の出力端とキャパシタ１３とを接続するために用いられる第１の導電路５１を構成している。スルーホール３３４，３４４，３５４，３６４は、コイル１２の入力端とキャパシタ１３とを接続するために用いられる第２の導電路５２を構成している。スルーホール３７２，３８４は、第１の導電路５１と第２の導電路５２の各々におけるキャパシタ１３に近い端部とキャパシタ１３とを接続するために用いられる第３の導電路５３を構成している。コイル１１，１２は、導電路５１，５２の各中心軸方向に直交する方向に並べて配置されている。

図８（ｂ）に示した導体層４１１，４１２は、誘電体層４１を介して導体層４２１に対向している。導体層４１１，４２１と、これらの間に配置された誘電体層４１によって、図４におけるキャパシタ１４が構成されている。また、導体層４１２，４２１と、これらの間に配置された誘電体層４１によって、図４におけるキャパシタ１５が構成されている。

次に、図１および図３を参照して、積層型ローパスフィルタ１におけるコイル１１，１２と導電路５１，５２について更に詳しく説明する。図１における矢印はコイル１１，１２と導電路５１，５２を流れる電流の方向を表している。図３において、記号Ｍ１を付した矢印は、導電路５１を流れる電流によって発生する磁界の方向を表し、記号Ｍ２を付した矢印は、導電路５２を流れる電流によって発生する磁界の方向を表している。図３におけるその他の矢印はコイル１１，１２と導電路５１，５２を流れる電流の方向を表している。

図１および図３に示したように、導電路５１，５２は、それらの中心軸方向が平行になり、それらを流れる電流の方向が互いに逆方向になるように配置されている。従って、導電路５１を流れる電流によって発生する磁界の方向（回転方向）と導電路５２を流れる電流によって発生する磁界の方向（回転方向）は互いに逆方向になる。また、導電路５１，５２は磁界結合する。導電路５１，５２の磁界結合を妨げないように、導電路５１と導電路５２の間には、それらに接続された導体層以外の導体層は配置されていない。また、導電路５１の長さと導電路５２の長さは等しい。第３の導電路５３の長さは、導電路５１，５２の長さの２分の１以下であることが好ましい。

以下、本実施の形態に係る積層型ローパスフィルタ１の作用、効果について説明する。始めに、積層型ローパスフィルタ１の特性について説明する。積層型ローパスフィルタ１は、図４に示したように、５次のエリプティック型のローパスフィルタの回路構成を有している。図４に示したローパスフィルタの回路構成は、図９に示した３次のローパスフィルタ１０１を２つ縦続接続したものに相当する。図９に示したローパスフィルタ１０１は、入力端１０２と、出力端１０３と、入力端１０２と出力端１０３の間に設けられたコイル１１１と、入力端１０２とグランドの間に設けられたキャパシタ１１２と、出力端１０３とグランドの間に設けられたキャパシタ１１３と、コイル１１１に対して並列に接続されたキャパシタ１１４とを備えている。図９に示したローパスフィルタ１０１では、通過・減衰特性における阻止帯域に１つの減衰極が現れる。このローパスフィルタ１０１を２つ縦続接続したものに相当する５次のエリプティック型のローパスフィルタでは、通常、通過・減衰特性における阻止帯域に２つの減衰極が現れる。この２つの減衰極の各々は、ローパスフィルタ１０１における１つの減衰極に対応する。従来、積層基板を用いて５次のエリプティック型のローパスフィルタを構成した場合、２つの減衰極の周波数を合わせて、２つの減衰極の代わりに１つの減衰極を形成させることは困難であった。その原因は、２つのコイル間の磁界結合が生じるためと考えられる。

次に、図１０および図１１を参照して、本実施の形態に対する比較例の積層型ローパスフィルタ２０１について説明する。図１０は、比較例の積層型ローパスフィルタ２０１における主要部分を示す斜視図である。図１１は、比較例の積層型ローパスフィルタ２０１における端子２４が配置される側面から見た積層基板２０の内部を示す説明図である。比較例の積層型ローパスフィルタ２０１は、本実施の形態に係る積層型ローパスフィルタ１における導体層３３１，３３２の代わりに、誘電体層３３の上に形成された１つの導体層３３０を備えている。この導体層３３０は、導体層３３１に相当する部分と、導体層３３２に相当する部分と、これら２つの部分を連結する部分とを有している。積層型ローパスフィルタ２０１において、コイル１１は、導体層３２１と、スルーホール３２３と、導体層３３０における導体層３３１に相当する部分とによって構成されている。また、積層型ローパスフィルタ２０１において、コイル１２は、導体層３２２と、スルーホール３２４と、導体層３３０における導体層３３２に相当する部分とによって構成されている。

また、積層型ローパスフィルタ２０１は、積層型ローパスフィルタ１における導電路５１，５２の代わりに、導体層３３０と導体層３７１とを接続する１つの導電路５０を備えている。導電路５０は、誘電体層３３，３４，３５，３６に１つずつ形成されたスルーホールが直列に接続されて構成されている。また、導電路５０は、導電路５３に接続されている。積層型ローパスフィルタ２０１におけるその他の構成は、積層型ローパスフィルタ１と同様である。

図１０における矢印はコイル１１，１２と導電路５０を流れる電流の方向を表している。図１１において、記号Ｍ０を付した矢印は、導電路５０を流れる電流によって発生する磁界の方向を表している。図１１におけるその他の矢印はコイル１１，１２と導電路５０を流れる電流の方向を表している。図１０、図１１から分かるように、積層型ローパスフィルタ２０１では、コイル１１，１２とキャパシタ１３との間に、電流の方向が互いに逆方向になる導電路５１，５２は存在しない。

次に、シミュレーションによって、本実施の形態に係る積層型ローパスフィルタ１と比較例の積層型ローパスフィルタ２０１とで通過・減衰特性を比較した結果について説明する。図１２は、比較例の積層型ローパスフィルタ２０１の通過・減衰特性を示している。図１３は、本実施の形態に係る積層型ローパスフィルタ１の通過・減衰特性を示している。なお、図１２および図１３に示した通過・減衰特性は、シミュレーションによって求めたものである。図１２から分かるように、比較例の積層型ローパスフィルタ２０１では、通過・減衰特性における阻止帯域に２つの減衰極が現れている。これに対し、図１３から分かるように、本実施の形態に係る積層型ローパスフィルタ１では、通過・減衰特性における阻止帯域に減衰極が１つだけ現れ、且つその減衰極における減衰量は、比較例の積層型ローパスフィルタ２０１における２つの減衰極における各減衰量よりも大きくなっている。

上記のシミュレーションの結果から分かるように、本実施の形態に係る積層型ローパスフィルタ１によれば、電流の方向が互いに逆方向になる２つの導電路５１，５２を備えたことにより、このような２つの導電路５１，５２を介さずに、１つの導電路５０のみによってコイル１１，１２の接続点とキャパシタ１３とが接続される場合に比べて、通過・減衰特性における阻止帯域に現れる減衰極における減衰量を大きくすることが可能になる。

また、本実施の形態によれば、積層型ローパスフィルタ１に対して直列にノッチフィルタを設けることなく、減衰極を利用して、積層型ローパスフィルタ１の通過信号に対する高調波等のスプリアスを効果的に低減することが可能になる。そのため、本実施の形態によれば、積層型ローパスフィルタ１の通過帯域における挿入損失が大きくなることを防止することができる。

また、本実施の形態によれば、積層型ローパスフィルタ１の小型化、薄型化に伴って隣接するコイル１１，１２間の磁界結合が生じる場合であっても、減衰極における減衰量を大きくすることができるので、積層型ローパスフィルタ１の小型化、薄型化が容易になる。

次に、図１４ないし図２０を参照して、導電路５１，５２間の距離が積層型ローパスフィルタ１の通過・減衰特性に与える影響について調べた結果について説明する。ここでは、シミュレーションによって、積層型ローパスフィルタ１の第１ないし第３のモデルについて通過・減衰特性を比較した。第１ないし第３のモデルでは、互いに、導電路５１，５２間の距離が異なっている。

図１４は、第１のモデルにおける主要部分を示す斜視図である。図１５は、第１のモデルにおける端子２４が配置される側面から見た積層基板２０の内部を示す説明図である。図１６は、第２のモデルにおける主要部分を示す斜視図である。図１７は、第２のモデルにおける端子２４が配置される側面から見た積層基板２０の内部を示す説明図である。図１８は、第３のモデルにおける主要部分を示す斜視図である。図１９は、第３のモデルにおける端子２４が配置される側面から見た積層基板２０の内部を示す説明図である。

第１ないし第３のモデルでは、互いに、導電路５１，５２の位置が異なり、それに伴い、導電路５１，５２間の距離と、導体層３３１，３３２の長さも異なっている。第２のモデルでは、第１のモデルに比べて、導電路５１，５２間の距離は短くなり、導体層３３１，３３２は長くなっている。また、第３のモデルでは、第１のモデルに比べて、導電路５１，５２間の距離は長くなり、導体層３３１，３３２は短くなっている。

図２０は、シミュレーションによって求めた第１ないし第３のモデルにおける通過・減衰特性を示している。図２０において、符号６１を付した実線は第１のモデルにおける通過・減衰特性を示し、符号６２を付した点線は第２のモデルにおける通過・減衰特性を示し、符号６３を付した破線は第３のモデルにおける通過・減衰特性を示している。図２０から分かるように、第１ないし第３のモデルのいずれにおいても、通過・減衰特性における阻止帯域に減衰極が１つだけ現れている。ただし、第１ないし第３のモデルにおける減衰極の周波数は互いに異なっている。これは、第１ないし第３のモデルでは、互いに導体層３３１，３３２の長さが異なっていることに起因していると考えられる。

図２０に示したシミュレーションの結果から分かるように、本実施の形態によれば、導電路５１，５２間の距離にかかわらずに、通過・減衰特性における阻止帯域に減衰極が１つだけ現れるようにし、且つその減衰極における減衰量を大きくすることが可能である。これは、導電路５１，５２が前述のような寸法の積層基板２０内に配置される限り、導電路５１，５２間の距離にかかわらずに導電路５１，５２間の磁界結合が生じるためと考えられる。

また、本実施の形態では、コイル１１における入力端から出力端に向けての回転方向とコイル１２における入力端から出力端に向けての回転方向は互いに逆方向である。後で説明する第３の実施の形態では、コイル１１における入力端から出力端に向けての回転方向とコイル１２における入力端から出力端に向けての回転方向が同じ方向である。第３の実施の形態の説明において詳しく説明するが、本実施の形態のように、コイル１１における入力端から出力端に向けての回転方向とコイル１２における入力端から出力端に向けての回転方向が互いに逆方向である方が、両回転方向が同じ場合に比べて、減衰極における減衰量を大きくすることができる。

［第２の実施の形態］
次に、本発明の第２の実施の形態に係る積層型ローパスフィルタについて説明する。まず、図２１ないし図２３を参照して、本実施の形態に係る積層型ローパスフィルタの構成について説明する。図２１は、本実施の形態に係る積層型ローパスフィルタの主要部分を示す斜視図である。図２２は、本実施の形態における積層基板の内部を示す説明図である。図２３は、本実施の形態における積層基板内の１つの誘電体層の上面を示す平面図である。なお、図２２は、図３と同様の方向から見た積層基板の内部を示している。

本実施の形態に係る積層型ローパスフィルタ５０１は、以下の点で、第１の実施の形態に係る積層型ローパスフィルタ１と異なっている。積層型ローパスフィルタ５０１は、図６（ｃ）に示した導体層３６１，３６２およびスルーホール３６３，３６４の代わりに、図２３に示した導体層３６５とスルーホール３６６とを備えている。導体層３６５は、誘電体層３６の上に形成されている。導体層３６５における一端部の近傍の部分には、図６（ｂ）に示したスルーホール３５３が接続されている。導体層３６５における他端部の近傍の部分には、図６（ｂ）に示したスルーホール３５４が接続されている。スルーホール３６６は、誘電体層３６に形成され、且つ導体層３６５に接続されている。また、スルーホール３６６は、図７（ａ）に示したスルーホール３７２に接続されている。

本実施の形態では、スルーホール３３３，３４３，３５３によって第１の導電路５１が構成され、スルーホール３３４，３４４，３５４によって第２の導電路５２が構成されている。導電路５１の長さと導電路５２の長さは等しい。また、本実施の形態では、第３の導電路５３は、直列に接続された導電路５３Ａ，５３Ｂを有している。導電路５３Ａはスルーホール３６６によって構成され、導電路５３Ｂは直列に接続されたスルーホール３７２，３８４によって構成されている。

次に、シミュレーションによって、図２２に示した導電路５１，５２の長さＬ１および導電路５３の長さＬ２が積層型ローパスフィルタ５０１の通過・減衰特性に与える影響について調べた結果について説明する。ここでは、一例として、シミュレーションによって、積層型ローパスフィルタ５０１の第１ないし第６のモデルについて通過・減衰特性を比較した結果を示す。第１ないし第６のモデルでは、互いに、導電路５１，５２の長さＬ１および導電路５３の長さＬ２が異なっている。第１ないし第６のモデルにおけるＬ１，Ｌ２の値と、Ｌ２／Ｌ１の値を下記の表１に示す。

第１ないし第６のモデルについての通過・減衰特性を、それぞれ図２４ないし図２９に示す。図２４ないし図２９から分かるように、Ｌ２が小さくなるに従って、２つの減衰極が近づき、Ｌ２が６０μｍ以下になると減衰極が１つになる。従って、減衰極を１つにするためには、Ｌ２は６０μｍ以下であることが好ましい。また、Ｌ２が小さくなるに従って、各減衰極における減衰量が大きくなる。Ｌ２／Ｌ１が０．６９である第３のモデルでは減衰極における減衰量は約３５ｄＢであり、Ｌ２／Ｌ１が０．４７である第４のモデルでは減衰極における減衰量は約３６ｄＢである。表１に示したモデル以外のモデルについてもシミュレーションを行った結果、Ｌ２／Ｌ１を０．５以下とすることにより、減衰極における減衰量を３５ｄＢ以上とすることができることが分かった。従って、減衰極における減衰量を３５ｄＢ以上とするためには、Ｌ２はＬ１の２分の１以下であることが好ましい。なお、これらは、第１の実施の形態にも当てはまる。

本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。

［第３の実施の形態］
次に、本発明の第３の実施の形態に係る積層型ローパスフィルタについて説明する。まず、図３０および図３１を参照して、本実施の形態に係る積層型ローパスフィルタの構成について説明する。図３０は、本実施の形態に係る積層型ローパスフィルタの主要部分を示す斜視図である。図３１は、本実施の形態における積層基板の内部を示す説明図である。なお、図３１は、図３と同様の方向から見た積層基板の内部を示している。

本実施の形態に係る積層型ローパスフィルタ６０１は、以下の点で、第１の実施の形態に係る積層型ローパスフィルタ１と異なっている。まず、積層型ローパスフィルタ６０１では、導体層３２１，３３１の形状とスルーホール３２３の配置が積層型ローパスフィルタ１と異なっている。すなわち、本実施の形態では、導体層３２１，３３１は、導体層３２１，３３１と導体層３２２，３３２との中間に配置された仮想の平面を中心として、導体層３２２，３３２と対称となる形状を有している。また、本実施の形態では、スルーホール３２３は、上記仮想の平面を中心として、スルーホール３２４と対称となる位置に配置されている。従って、本実施の形態では、導体層３２１は、上方から見たときに、一端部から他端部に向けて反時計回り方向に回転するように延び、導体層３３１も、上方から見たときに、一端部から他端部に向けて反時計回り方向に回転するように延びている。スルーホール３２３は、導体層３２１における他端部の近傍の部分と導体層３３１における一端部の近傍の部分とを接続する。従って、本実施の形態では、導体層３２１，３３１とスルーホール３２３とを用いて構成されるコイル１１は、上方から見たときに、入力端から出力端に向けて反時計回り方向に回転するように延びている。そのため、本実施の形態では、コイル１１における入力端から出力端に向けての回転方向とコイル１２における入力端から出力端に向けての回転方向は同じ方向である。また、本実施の形態では、導体層３４１，３５１，３６１およびスルーホール３３３，３４３，３５３，３６３は、導体層３３１の他端部の位置に対応するように配置されている。

図３０における矢印はコイル１１，１２と導電路５１，５２を流れる電流の方向を表している。図３１において、記号Ｍ１を付した矢印は、導電路５１を流れる電流によって発生する磁界の方向を表し、記号Ｍ２を付した矢印は、導電路５２を流れる電流によって発生する磁界の方向を表している。図３１におけるその他の矢印はコイル１１，１２と導電路５１，５２を流れる電流の方向を表している。

次に、図３２を参照して、本実施の形態に対する比較例の積層型ローパスフィルタ７０１について説明する。図３２は、比較例の積層型ローパスフィルタ７０１における主要部分を示す斜視図である。比較例の積層型ローパスフィルタ７０１は、本実施の形態に係る積層型ローパスフィルタ６０１における導体層３３１，３３２の代わりに、誘電体層３３の上に形成された１つの導体層３３７を備えている。この導体層３３７は、導体層３３１に相当する部分と、導体層３３２に相当する部分と、これら２つの部分を連結する部分とを有している。積層型ローパスフィルタ７０１において、コイル１１は、導体層３２１と、スルーホール３２３と、導体層３３７における導体層３３１に相当する部分とによって構成されている。また、積層型ローパスフィルタ７０１において、コイル１２は、導体層３２２と、スルーホール３２４と、導体層３３７における導体層３３２に相当する部分とによって構成されている。

また、積層型ローパスフィルタ７０１は、積層型ローパスフィルタ６０１における導電路５１，５２の代わりに、導体層３３７と導体層３７１とを接続する１つの導電路５０を備えている。導電路５０は、誘電体層３３，３４，３５，３６に１つずつ形成されたスルーホールが直列に接続されて構成されている。また、導電路５０は、導電路５３に接続されている。積層型ローパスフィルタ７０１におけるその他の構成は、積層型ローパスフィルタ６０１と同様である。

図３２における矢印はコイル１１，１２と導電路５０を流れる電流の方向を表している。図３２から分かるように、積層型ローパスフィルタ７０１では、コイル１１，１２とキャパシタ１３との間に、電流の方向が互いに逆方向になる導電路５１，５２は存在しない。

次に、シミュレーションによって、図１ないし図３に示した第１の実施の形態に係る積層型ローパスフィルタ１と、本実施の形態に係る積層型ローパスフィルタ６０１と、比較例の積層型ローパスフィルタ７０１とで通過・減衰特性を比較した結果について説明する。図３３は、積層型ローパスフィルタ１，６０１，７０１における通過・減衰特性を示している。図３３において、符号７１を付した実線は、本実施の形態に係る積層型ローパスフィルタ６０１の通過・減衰特性を示し、符号７２を付した点線は、比較例の積層型ローパスフィルタ７０１の通過・減衰特性を示し、符号７３を付した破線は、第１の実施の形態に係る積層型ローパスフィルタ１の通過・減衰特性を示している。

図３３から分かるように、本実施の形態に係る積層型ローパスフィルタ６０１と比較例の積層型ローパスフィルタ７０１では、通過・減衰特性における阻止帯域に２つの減衰極が現れている。本実施の形態では、比較例に比べて、２つの減衰極が近づき、且つ各減衰極における減衰量が大きくなっている。この結果から分かるように、本実施の形態によれば、電流の方向が互いに逆方向になる２つの導電路５１，５２を備えたことにより、このような２つの導電路５１，５２を介さずに、１つの導電路５０のみによってコイル１１，１２の接続点とキャパシタ１３とが接続される場合に比べて、通過・減衰特性における阻止帯域に現れる減衰極における減衰量を大きくすることが可能になる。

ただし、第１の実施の形態に係る積層型ローパスフィルタ１の通過・減衰特性では減衰極が１つだけ現れるのに対し、本実施の形態に係る積層型ローパスフィルタ６０１の通過・減衰特性では２つの減衰極が現れる。また、本実施の形態における２つの減衰極における各減衰量は、第１の実施の形態における１つの減衰極における減衰量よりも小さい。このことから、第１の実施の形態のようにコイル１１における入力端から出力端に向けての回転方向とコイル１２における入力端から出力端に向けての回転方向が互いに逆方向である方が、本実施の形態のようにコイル１１における入力端から出力端に向けての回転方向とコイル１２における入力端から出力端に向けての回転方向が同じ場合に比べて、減衰極における減衰量を大きくすることができる。従って、コイル１１における入力端から出力端に向けての回転方向とコイル１２における入力端から出力端に向けての回転方向は互いに逆方向である方が好ましい。

本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。

なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、本発明の積層型ローパスフィルタは、直列に接続された３つ以上のコイルを備えていてもよい。この場合、３つ以上のコイルのうち、少なくとも２つのコイルが本発明における第１および第２のコイルに相当するものであればよい。また、本発明において、各コイルは、１つの導体層を用いて構成されていてもよいし、スルーホールによって接続された３つ以上の導体層を用いて構成されていてもよい。また、本発明において、第１ないし第３の導電路は、それぞれ少なくとも１つのスルーホールを用いて構成されていればよく、各導電路を構成するスルーホールの数は任意である。

本発明の積層型ローパスフィルタは、例えば、１セグメント放送用の受信装置において用いられるローパスフィルタとして有用である。

本発明の第１の実施の形態に係る積層型ローパスフィルタの主要部分を示す斜視図である。 本発明の第１の実施の形態に係る積層型ローパスフィルタの外観を示す斜視図である。 本発明の第１の実施の形態における積層基板の内部を示す説明図である。 本発明の第１の実施の形態に係る積層型ローパスフィルタの回路構成を示す回路図である。 本発明の第１の実施の形態における積層基板の１層目ないし３層目の誘電体層の上面を示す説明図である。 本発明の第１の実施の形態における積層基板の４層目ないし６層目の誘電体層の上面を示す説明図である。 本発明の第１の実施の形態における積層基板の７層目ないし９層目の誘電体層の上面を示す説明図である。 本発明の第１の実施の形態における積層基板の１０層目ないし１２層目の誘電体層の上面を示す説明図である。 ３次のローパスフィルタの回路構成を示す回路図である。 本発明の第１の実施の形態に対する比較例の積層型ローパスフィルタにおける主要部分を示す斜視図である。 本発明の第１の実施の形態に対する比較例の積層型ローパスフィルタにおける積層基板の内部を示す説明図である。 本発明の第１の実施の形態に対する比較例の積層型ローパスフィルタの通過・減衰特性を示す特性図である。 本発明の第１の実施の形態に係る積層型ローパスフィルタの通過・減衰特性を示す特性図である。 本発明の第１の実施の形態に係る積層型ローパスフィルタの第１のモデルにおける主要部分を示す斜視図である。 本発明の第１の実施の形態に係る積層型ローパスフィルタの第１のモデルにおける積層基板の内部を示す説明図である。 本発明の第１の実施の形態に係る積層型ローパスフィルタの第２のモデルにおける主要部分を示す斜視図である。 本発明の第１の実施の形態に係る積層型ローパスフィルタの第２のモデルにおける積層基板の内部を示す説明図である。 本発明の第１の実施の形態に係る積層型ローパスフィルタの第３のモデルにおける主要部分を示す斜視図である。 本発明の第１の実施の形態に係る積層型ローパスフィルタの第３のモデルにおける積層基板の内部を示す説明図である。 本発明の第１の実施の形態に係る積層型ローパスフィルタの第１ないし第３のモデルにおける通過・減衰特性を示す特性図である。 本発明の第２の実施の形態に係る積層型ローパスフィルタの主要部分を示す斜視図である。 本発明の第２の実施の形態における積層基板の内部を示す説明図である。 本発明の第２の実施の形態における積層基板内の１つの誘電体層の上面を示す平面図である。 本発明の第２の実施の形態に係る積層型ローパスフィルタの第１のモデルにおける通過・減衰特性を示す特性図である。 本発明の第２の実施の形態に係る積層型ローパスフィルタの第２のモデルにおける通過・減衰特性を示す特性図である。 本発明の第２の実施の形態に係る積層型ローパスフィルタの第３のモデルにおける通過・減衰特性を示す特性図である。 本発明の第２の実施の形態に係る積層型ローパスフィルタの第４のモデルにおける通過・減衰特性を示す特性図である。 本発明の第２の実施の形態に係る積層型ローパスフィルタの第５のモデルにおける通過・減衰特性を示す特性図である。 本発明の第２の実施の形態に係る積層型ローパスフィルタの第６のモデルにおける通過・減衰特性を示す特性図である。 本発明の第３の実施の形態に係る積層型ローパスフィルタの主要部分を示す斜視図である。 本発明の第３の実施の形態における積層基板の内部を示す説明図である。 本発明の第３の実施の形態に対する比較例の積層型ローパスフィルタにおける主要部分を示す斜視図である。 第１の実施の形態に係る積層型ローパスフィルタと第３の実施の形態に係る積層型ローパスフィルタと第３の実施の形態に対する比較例の積層型ローパスフィルタの通過・減衰特性を示す特性図である。

符号の説明

１…積層型ローパスフィルタ、２…入力端子、３…出力端子、１１，１２…コイル、１３〜１７…キャパシタ、２０…積層基板、２２…入力端子、２３…出力端子、２４，２５…グランド用端子、３１〜４２…誘電体層、５１…第１の導電路、５２…第２の導電路、５３…第３の導電路。

Claims (3)

1. 積層された複数の誘電体層を含む積層基板と、
   前記積層基板の外周部に配置され、信号が入力される入力端子と、
   前記積層基板の外周部に配置され、信号を出力する出力端子と、
   それぞれ前記積層基板内に設けられた少なくとも１つの導体層を用いて構成され、直列に接続されて、回路構成上、前記入力端子と出力端子との間に設けられた第１のコイルおよび第２のコイルと、
   前記積層基板内に形成され、回路構成上、前記第１のコイルと第２のコイルの接続点とグランドとの間に設けられた第１のキャパシタとを備え、
   通過・減衰特性における阻止帯域に少なくとも１つの減衰極が現れる積層型ローパスフィルタであって、
   回路構成上、前記第１のコイルと第２のコイルのうち第１のコイルの方が前記入力端子に近い位置に配置され、
   前記第１および第２のコイルは、それぞれ、信号が入力される入力端と信号を出力する出力端とを有し、
   積層型ローパスフィルタは、更に、
   前記第１のコイルの入力端とグランドとの間に設けられた第２のキャパシタと、
   前記第２のコイルの出力端とグランドとの間に設けられた第３のキャパシタと、
   前記第１のコイルに対して並列に接続された第４のキャパシタと、
   前記第２のコイルに対して並列に接続された第５のキャパシタと、
   前記積層基板内に設けられた少なくとも１つのスルーホールを用いて構成され、前記第１のコイルの出力端と前記第１のキャパシタとを接続するために用いられる第１の導電路と、
   前記積層基板内に設けられた少なくとも１つのスルーホールを用いて構成され、前記第２のコイルの入力端と前記第１のキャパシタとを接続するために用いられる第２の導電路と、
   それぞれ前記積層基板内に設けられたスルーホールを用いて構成され、直列に接続された第１の部分と第２の部分とを有し、前記第１の導電路と第２の導電路の各々における前記第１のキャパシタに近い端部と前記第１のキャパシタとを接続するために用いられる第３の導電路とを備え、
   前記第１の導電路と第２の導電路は、それらを流れる電流の方向が互いに逆方向になるように配置され、且つ磁界結合し、
   前記第２の部分の両端に接続された２つのキャパシタ用導体層と、それらの間に設けられ、前記第１のコイルの入力端に接続されたキャパシタ用導体層とによって、前記第４のキャパシタが構成され、
   前記第２の部分の両端に接続された前記２つのキャパシタ用導体層と、それらの間に設けられ、前記第２のコイルの出力端に接続されたキャパシタ用導体層とによって、前記第５のキャパシタが構成されていることを特徴とする積層型ローパスフィルタ。
2. 前記第１のコイルと第２のコイルは、前記第１の導電路の中心軸方向および前記第２の導電路の中心軸方向に直交する方向に並べて配置され、それぞれ、入力端から出力端に向けて回転するように延び、第１のコイルにおける入力端から出力端に向けての回転方向と前記第２のコイルにおける入力端から出力端に向けての回転方向は、互いに逆方向であることを特徴とする請求項１記載の積層型ローパスフィルタ。
3. 前記第１の導電路と第２の導電路の間には、それらに接続された導体層以外の導体層は配置されていないことを特徴とする請求項１または２記載の積層型ローパスフィルタ。

Images