JP4327136B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4327136B2 JP4327136B2 JP2005237067A JP2005237067A JP4327136B2 JP 4327136 B2 JP4327136 B2 JP 4327136B2 JP 2005237067 A JP2005237067 A JP 2005237067A JP 2005237067 A JP2005237067 A JP 2005237067A JP 4327136 B2 JP4327136 B2 JP 4327136B2
- Authority
- JP
- Japan
- Prior art keywords
- junction
- region
- diode
- type region
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 230000001681 protective effect Effects 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 230000015556 catabolic process Effects 0.000 claims description 6
- 238000000638 solvent extraction Methods 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 16
- 230000003068 static effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 244000126211 Hericium coralloides Species 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本発明は、静電破壊から半導体回路を保護する保護ダイオードを備えた半導体装置に関し、特に高周波回路を静電破壊から保護する保護ダイオードを備えた半導体装置に関する。
近年、半導体集積回路の高性能化、高密度化に伴い、静電耐圧が低下する傾向にある。そこで、静電気などの過大入力から半導体回路を保護するため、入力端子と接地との間に、ｐｎ接合ダイオードなどの保護素子が備える構造が採用されている。一方、携帯電話などの高周波領域の分野で広く用いられているＧaＡsなどの化合物半導体を用いた高周波回路においても、ｐｎ接合ダイオードが保護素子として使われはじめている。
従来の高周波回路用保護素子の例として、特許文献１には、印加される高周波電力の増大に伴いインピーダンスが低下する回路を、半導体装置の入力部に接続して保護を行う例が開示されている。具体的には、逆並列接続したダイオード対を一つあるいは多段に接続する保護ダイオードが開示されている。
また特許文献２には、複数個の順方向の第１のダイオードと第１のダイオードと同じ数の逆方向の第２のダイオードとを直列接続したダイオード列を介して、電界効果トランジスタのゲート電極を接地することにより、保護回路を構成する例が開示されている。
特開２００３−２９７９３４号公報
特開２００２−５０６４０号公報
ところが、ｐｎ接合ダイオードを高周波回路の保護ダイオードとして用いる場合、高周波信号が入力端子に入力するとき、保護ダイオードから高調波が発生する問題がある。また、保護ダイオードの容量が高周波特性に影響を及ぼすことから、インピーダンスを大きくするために保護ダイオードの容量を小さくする必要がある。
一方、十分な静電耐圧を持たせるためには接合容量を大きくする必要がある。その場合、直列に複数の保護ダイオードを多段接続すれば容量を下げることができるが、保護ダイオードの面積が大きくなってしまう。このように、静電耐圧と高周波特性、高調波特性はトレードオフの関係にあった。
本発明は、静電耐圧を低下させることなく、インピーダンスを大きくして高周波回路への影響を防ぎ、かつ高調波の発生を抑制することのできる半導体装置を提供することを目的とする。
上記目的を達成するため、本願請求項１に係る発明は、高周波回路の入力端と接地との間に、前記高周波回路を静電破壊から保護する保護ダイオードを備えた半導体装置において、前記保護ダイオードは、半導体基板上に積層したｐ型領域及びｎ型領域の半導体領域を、あるいはさらに前記ｐ型領域と前記ｎ型領域の間に前記ｐ型領域及び前記ｎ型領域よりキャリア濃度の低い中間層を備えた半導体領域を区画して形成されたｐｎ接合部を備え、該区画されたｐｎ接合部は、放電経路となる前記ｐ型領域及び前記ｎ型領域からなるｐｎ接合ダイオード部と、前記ｐｎ接合部の中央部を絶縁化した絶縁領域部とを備えていることを特徴とするものである。
本願請求項２に係る発明は、請求項１記載の半導体装置において、前記半導体基板上に、凹部を挟んで、２つの前記ｐｎ接合ダイオード部と該ｐｎ接合ダイオード部に電気的に接続される電極を備え、前記電極下には前記絶縁領域部が形成され、前記２つのｐｎ接合ダイオード部をアンチシリーズに接続していることを特徴とするものである。
本発明の半導体装置は、区画されたｐｎ接合部に絶縁領域部を備えることにより、保護ダイオードの接合容量が小さく、インピーダンスが高くなり、高周波特性への影響がなく、高調波の発生も抑えられることができる。特に中間層を備えるｐｎ接合ダイオードで問題となる高調波の発生を抑えることができ、効果が大きい。
静電気などの過大入力の放電経路は、区画されたｐｎ接合部の端部が主となるため、ｐｎ接合部のほぼ中央に絶縁領域部を形成することにより、過大電流が流れるｐｎ接合ダイオードの実質的な領域は変わらず、静電耐圧を低下させることはない。
本発明の半導体装置は、保護ダイオードであるｐｎ接合ダイオードのｐ型領域及びｎ型領域をイオン注入法等により絶縁化することで絶縁領域部を形成することができ、簡便に形成することができる。
絶縁領域部上には保護ダイオードの電極を形成することができ、接合容量の増加なしに、半導体装置の接続（例えばワイヤボンディング）に必要な電極面積を確保することができるという利点もある。
以下、本発明について詳細に説明する。本発明の半導体装置の保護ダイオードは、少なくともｐ型領域の半導体層とｎ型領域の半導体層が積層して形成したｐｎ接合部を備える構造とし、半導体層の一部に、ｐ型領域及びｎ型領域を絶縁化した絶縁領域部を備える構造となっている。この絶縁領域部により、ｐｎ接合ダイオードの接合容量を小さくしてインピーダンスを大きくし、高周波特性の劣化を防止するとともに、所望のｐｎ接合ダイオード部を確保することにより、保護ダイオードとして機能するための接合容量を確保できる構造としている。
図１は、本発明の第１の実施例の保護ダイオードの説明図である。図１に示すように本発明の保護ダイオードは、半導体基板１上にｎ+型ＧａＡｓ層２、ｎ-型ＧａＡｓ層３（中間層）、ｐ+型ＧａＡｓ層４が積層した半導体層を備え、ｐ+型ＧａＡｓ層４上に電極５が形成されている。また電極５直下の半導体層は、例えばイオン注入法により絶縁化した絶縁領域部６が形成されている。
図示するように半導体基板１上に、凹部７を形成し、凹部７を挟んでその両側の表面に電極５を形成することにより、アンチシリーズに接続されたｐｎ-ｎ接合ダイオードとｎｎ-ｐ接合ダイオードが形成される。この場合には、静電気等は、図中矢印で示すようにｐｎ接合の端部を通る。
なお、保護ダイオードは、半導体基板１上に積層したｎ+型ＧａＡｓ層２、ｎ-型ＧａＡｓ層３、ｐ+型ＧａＡｓ層４が櫛の歯状に区画され、凹部７側のｐｎ接合部が、放電経路となる構造となっている。
図２は、図１に示した保護ダイオードのイオン注入領域の範囲と高調波特性および静電耐圧の関係を示している。横軸に絶縁領域部の寸法（μｍ）、左縦軸に高調波特性（２次高調波（２ｆ0）◇、３次高調波（３ｆ0）▲）（ｄＢ）および右縦軸にＭＭ（Machine Model）法で測定した静電耐圧（ＥＳＤ）■を示している。なお、図１に示すｎ+型ＧａＡｓ層２、ｐ+型ＧａＡｓ層４の横方向（断面方向）の寸法を６μｍ、電極５の横方向の寸法を４μｍとし、電極４直下の絶縁領域部６の横方向の寸法を１〜３μｍの範囲で、電極５のほぼ中央に絶縁領域部６を形成するものとしてしている。また櫛の歯状に区画される延出方向（凹部の延出方向）の寸法は、２００μｍとした。絶縁領域部６の形成は、ボロン（Ｂ）イオンを加速エネルギー１７０ＫｅＶ、ドーズ量２×１０12ｃｍ-2で注入し、図に示すように半導体基板１に達する絶縁領域部６を形成している。高調波の測定は、入力端子に２．７Ｖの電圧を印加し、周波数１．９ＧＨｚ、２０ｄＢｍの高周波信号を入力し、２次高調波、３次高調波を測定している。静電耐圧の測定は、２００ｐｆのキャパシタに帯電した電荷を放電させ、放電前後の保護ダイオードの電流−電圧特性を比較し、１０％電流変化したとき、破壊と判断した。キャパシタに帯電させる電圧は、５Ｖステップとした。
図２から、絶縁領域部６の寸法を２μｍとすることで、高調波特性が絶縁領域部がない場合に比べて約１０ｄＢ改善されていることがわかる。一方、静電耐圧は、絶縁領域部が２.５μｍ以下ではほぼ一定であるが、３．０μｍ以上で低下している。従って上記構造においては、静電耐圧と高調波特性を満たす注入領域は２μｍが最適であり、静電耐圧を変えずに高調波特性を改善することができることが確認された。なお絶縁領域部の寸法は、上記実施例においては２μｍが最適であったが、高調波特性と静電耐圧特性を考慮し、適宜設定されるものである。
以上、中間層としてｎ-型ＧａＡｓ層を備えたｐｎ接合ダイオードについて説明したが、中間層はｐ-型ＧａＡｓ層や不純物を含まないｉＧａＡｓ層であってもよい。中間層は、保護ダイオードとして機能するために要求されるｐｎ接合ダイオードのブレークダウン電圧に応じて、その厚さや濃度が決定される。従って、中間層は必ずしも必須のものではないが、中間層を備えることで、高調波特性の劣化が顕著となる場合、本発明の絶縁領域部を備えることで、高調波特性の改善を図ることができ、中間層を備える場合について本発明の効果は大きくなる。また、２つのｐｎ-ｎ型ダイオードをアンチシリーズに接続した場合について説明したが、本発明は必ずしも２つのｐｎ接合ダイオードをアンチシリーズに接続する場合に限定されるものではなく、１つのｐｎ接合ダイオードであっても良いし、３つ以上のｐｎ接合ダイオードを接続する構造とすることも可能である。さらにまた、ＧａＡｓの代わりに、他の化合物半導体で構成することも可能である。
１；半導体基板、２；ｎ+型ＧａＡｓ層、３；ｎ-型ＧａＡｓ層、４；ｐ+型ＧａＡｓ層、
５；電極、６；絶縁領域部、７；凹部
５；電極、６；絶縁領域部、７；凹部
Claims (2)
- 高周波回路の入力端と接地との間に、前記高周波回路を静電破壊から保護する保護ダイオードを備えた半導体装置において、
前記保護ダイオードは、半導体基板上に積層したｐ型領域及びｎ型領域の半導体領域を、あるいはさらに前記ｐ型領域と前記ｎ型領域の間に前記ｐ型領域及び前記ｎ型領域よりキャリア濃度の低い中間層を備えた半導体領域を区画して形成されたｐｎ接合部を備え、
該区画されたｐｎ接合部は、放電経路となる前記ｐ型領域及び前記ｎ型領域からなるｐｎ接合ダイオード部と、前記ｐｎ接合部の中央部を絶縁化した絶縁領域部とを備えていることを特徴とする半導体装置。 - 請求項１記載の半導体装置において、前記半導体基板上に、凹部を挟んで、２つの前記ｐｎ接合ダイオード部と該ｐｎ接合ダイオード部に電気的に接続される電極を備え、前記電極下には前記絶縁領域部が形成され、前記２つのｐｎ接合ダイオード部をアンチシリーズに接続していることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005237067A JP4327136B2 (ja) | 2005-08-18 | 2005-08-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005237067A JP4327136B2 (ja) | 2005-08-18 | 2005-08-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007053216A JP2007053216A (ja) | 2007-03-01 |
| JP4327136B2 true JP4327136B2 (ja) | 2009-09-09 |
Family
ID=37917463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005237067A Expired - Fee Related JP4327136B2 (ja) | 2005-08-18 | 2005-08-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4327136B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016047217A1 (ja) | 2014-09-22 | 2016-03-31 | 株式会社村田製作所 | 半導体装置 |
| CN120511631B (zh) * | 2025-07-18 | 2025-12-05 | 厦门市三安集成电路有限公司 | 静电放电防护电路、GaAs基半导体芯片及射频集成电路 |
-
2005
- 2005-08-18 JP JP2005237067A patent/JP4327136B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007053216A (ja) | 2007-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10964686B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US9947648B2 (en) | Semiconductor device including a diode at least partly arranged in a trench | |
| JP5725083B2 (ja) | 半導体装置 | |
| US20060220138A1 (en) | ESD protection circuit with scalable current capacity and voltage capacity | |
| US10497697B2 (en) | Low capacitance transient voltage suppressor | |
| KR102099371B1 (ko) | Esd 보호 회로를 구비한 반도체 장치 | |
| JP5340018B2 (ja) | 半導体装置 | |
| KR101830281B1 (ko) | 배터리 보호회로 모듈, 및 이를 포함하는 배터리 팩 | |
| US8953290B2 (en) | Device for protecting an integrated circuit against overvoltages | |
| US10269987B2 (en) | Bidirectional Zener diode | |
| US9721939B2 (en) | Semiconductor device | |
| US9991173B2 (en) | Bidirectional semiconductor device for protection against electrostatic discharges | |
| CN102844863B (zh) | 用作静电放电保护措施的晶体管组件 | |
| EP3288068B1 (en) | Semiconductor chip having on-chip noise protection circuit | |
| JP4327136B2 (ja) | 半導体装置 | |
| US8866228B2 (en) | Diode and electrostatic discharge protection circuit including the same | |
| TWI714683B (zh) | 具有超晶格結構的表面優化電晶體 | |
| US12538584B2 (en) | Electrostatic discharge device and display driving chip including the same | |
| US9202907B2 (en) | Protection diode | |
| JP4423466B2 (ja) | 半導体装置 | |
| US6768176B1 (en) | Electrostatic discharge protection circuit | |
| US10325905B2 (en) | Semiconductor device and semiconductor circuit device | |
| JP4795613B2 (ja) | 半導体装置 | |
| US20230420446A1 (en) | Semiconductor device | |
| CN114792725A (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090312 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090610 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150619 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |