Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4332440B2 - Light emitting diode manufacturing method, light emitting diode - Google Patents
[go: Go Back, main page]

JP4332440B2 - Light emitting diode manufacturing method, light emitting diode - Google Patents

Light emitting diode manufacturing method, light emitting diode Download PDF

Info

Publication number
JP4332440B2
JP4332440B2 JP2004028608A JP2004028608A JP4332440B2 JP 4332440 B2 JP4332440 B2 JP 4332440B2 JP 2004028608 A JP2004028608 A JP 2004028608A JP 2004028608 A JP2004028608 A JP 2004028608A JP 4332440 B2 JP4332440 B2 JP 4332440B2
Authority
JP
Japan
Prior art keywords
layer
current diffusion
diffusion layer
etching
cap layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004028608A
Other languages
Japanese (ja)
Other versions
JP2005223100A (en
Inventor
浩 梅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004028608A priority Critical patent/JP4332440B2/en
Publication of JP2005223100A publication Critical patent/JP2005223100A/en
Application granted granted Critical
Publication of JP4332440B2 publication Critical patent/JP4332440B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本発明は、発光ダイオードの製造方法、及び発光ダイオードに関する。   The present invention relates to a method for manufacturing a light emitting diode and a light emitting diode.

発光ダイオードの光量を増加させるには、発光ダイオードの光取り出し面からの光取り出し効率を向上させることが重要である。   In order to increase the light quantity of the light emitting diode, it is important to improve the light extraction efficiency from the light extraction surface of the light emitting diode.

光取り出し効率を向上させる方法としては、光取り出し面に凹凸を形成することにより、発光ダイオードから外部への光を取り出す際の光取り出し面での臨界角を緩和させ、光取り出し面での反射を減少させる方法がある。凹凸を形成する方法としては、レーザ等のエネルギービームを照射することによる方法(例えば、特許文献1を参照。)や、ブロックコポリマーによる微細パターン形成とRIEによるエッチングによる方法(例えば、特許文献2を参照。)がある。
2003−218394号公報 2003−218383号公報
As a method of improving the light extraction efficiency, by forming irregularities on the light extraction surface, the critical angle at the light extraction surface when extracting light from the light emitting diode to the outside is relaxed, and reflection at the light extraction surface is reduced. There are ways to reduce it. As a method for forming the unevenness, a method by irradiating an energy beam such as a laser (for example, refer to Patent Document 1), a method by fine pattern formation by block copolymer and etching by RIE (for example, Patent Document 2) See).
No. 2003-218394 No. 2003-218383

しかし、レーザ等のエネルギービームを照射することによる方法では、エネルギービームにより発光ダイオードがダメージが懸念される。   However, in the method using irradiation with an energy beam such as a laser, there is a concern that the light emitting diode may be damaged by the energy beam.

また、ブロックコポリマーによる微細パターン形成とRIEによるエッチングによる方法では、製造プロセスの複雑化及び安定性が懸念される
本発明は、係る事情に鑑みてなされたものであり、表面に凹凸を有する発光ダイオードを簡易に、かつ、安定して製造する方法を提供するものである。
In addition, in the method of forming a fine pattern using a block copolymer and etching using RIE, there is a concern about the complexity and stability of the manufacturing process. Is provided in a simple and stable manner.

本発明の発光ダイオードの製造方法は、(1)基板上に発光層、電流拡散層、及びキャップ層をこの順に積層し、(2)ストライプ状の複数のV溝をキャップ層に形成し、(3)キャップ層のV溝の溝底を起点に電流拡散層を化学的エッチングすることにより、ストライプ状の複数のV溝を電流拡散層に形成する工程を備える。   The light emitting diode manufacturing method of the present invention includes (1) laminating a light emitting layer, a current diffusion layer, and a cap layer in this order on a substrate, (2) forming a plurality of stripe-shaped V grooves in the cap layer, 3) A step of forming a plurality of stripe-shaped V grooves in the current diffusion layer by chemically etching the current diffusion layer starting from the groove bottom of the V groove of the cap layer is provided.

本発明によれば、まず電流拡散層の上層であるキャップ層にストライプ状の複数のV溝を形成し、キャップ層のV溝の溝底を起点に電流拡散層を化学的エッチングしているため、電流拡散層の化学的エッチングの起点を非常に細長くすることができる。起点が非常に細長いため、電流拡散層に良好なストライプ状の複数のV溝を形成することができる。   According to the present invention, first, a plurality of stripe-shaped V grooves are formed in the cap layer, which is an upper layer of the current diffusion layer, and the current diffusion layer is chemically etched starting from the groove bottom of the V groove of the cap layer. The starting point of chemical etching of the current spreading layer can be made very elongated. Since the starting point is very elongated, a plurality of V-grooves having good stripes can be formed in the current diffusion layer.

本発明の発光ダイオードの製造方法は、(1)基板上に発光層、電流拡散層、及びキャップ層をこの順に積層し、(2)ストライプ状の複数のV溝をキャップ層に形成し、(3)キャップ層のV溝の溝底を起点に電流拡散層を化学的エッチングすることにより、ストライプ状の複数のV溝を電流拡散層に形成する工程を備える。   The light emitting diode manufacturing method of the present invention includes (1) laminating a light emitting layer, a current diffusion layer, and a cap layer in this order on a substrate, (2) forming a plurality of stripe-shaped V grooves in the cap layer, 3) A step of forming a plurality of stripe-shaped V grooves in the current diffusion layer by chemically etching the current diffusion layer starting from the groove bottom of the V groove of the cap layer is provided.

まず、上記工程(1)、すなわち、基板上に発光層、電流拡散層、及びキャップ層をこの順に形成する工程について説明する。   First, the step (1), that is, the step of forming the light emitting layer, the current diffusion layer, and the cap layer on the substrate in this order will be described.

基板は、GaAsなどの化合物半導体基板、又はSiなどの元素半導体基板などからなる。基板の導電型は、N型であっても、P型であってもよい。発光層、電流拡散層、及びキャップ層は、基板の(100)面上に形成されることが好ましい。この場合、後工程で電流拡散層、及びキャップ層にV溝を形成するのが容易になるからである。   The substrate is made of a compound semiconductor substrate such as GaAs or an elemental semiconductor substrate such as Si. The conductivity type of the substrate may be N-type or P-type. The light emitting layer, current spreading layer, and cap layer are preferably formed on the (100) plane of the substrate. In this case, it is easy to form V-grooves in the current diffusion layer and the cap layer in a later step.

基板上に形成される発光層は、例えば、第1クラッド層、活性層、及び第2クラッド層をこの順で形成することにより、形成することができる。発光層は、ダブルヘテロ接合構造とするのが好ましいが、シングルヘテロ接合構造、又はホモ接合構造であってもよい。   The light emitting layer formed on the substrate can be formed, for example, by forming a first cladding layer, an active layer, and a second cladding layer in this order. The light emitting layer preferably has a double heterojunction structure, but may have a single heterojunction structure or a homojunction structure.

発光層、電流拡散層、又はキャップ層を形成する各層は、GaAs若しくはGaPなどの二元化合物半導体、GaAlAs若しくはAlInPなどの三元化合物半導体、又はAlGaInPなどの四元化合物半導体などの化合物半導体などからなる。発光層を形成する各層は、MOCVD、MBE法などによってエピタキシャル成長させることが好ましい。「電流拡散層」には、発光層の保護を主な目的として形成される保護層、又は発光層からの光の光取り出し面での反射を低減させることを主な目的として形成される反射防止層など、電流拡散以外の機能を有する層も含まれる。キャップ層は、電流拡散層とは異なる材料又は組成で形成することが好ましい。   Each layer forming the light emitting layer, the current diffusion layer, or the cap layer is made of a compound semiconductor such as a binary compound semiconductor such as GaAs or GaP, a ternary compound semiconductor such as GaAlAs or AlInP, or a quaternary compound semiconductor such as AlGaInP. Become. Each layer forming the light emitting layer is preferably epitaxially grown by MOCVD, MBE, or the like. The “current diffusion layer” is a protective layer formed mainly for the purpose of protecting the light emitting layer, or an antireflection formed mainly for the purpose of reducing the reflection of light from the light emitting layer on the light extraction surface. A layer having a function other than current spreading, such as a layer, is also included. The cap layer is preferably formed of a material or composition different from that of the current spreading layer.

ここで、電流拡散層の厚さは、3μm以上が好ましい。3μmより小さいと電流拡がりが悪くなり、外部光取出し効率が低下する。また、キャップ層の厚さは、1〜5μmが好ましい。この範囲外な場合、次工程でのエッチング制御が難しくなる懸念がある。   Here, the thickness of the current diffusion layer is preferably 3 μm or more. If it is smaller than 3 μm, the current spread becomes worse and the external light extraction efficiency is lowered. Further, the thickness of the cap layer is preferably 1 to 5 μm. If it is out of this range, there is a concern that the etching control in the next process becomes difficult.

また、基板、発光層、電流拡散層、及びキャップ層の隣接する2層間に、バッファ層、絶縁層、保護層、又は電流阻止層などの他の層を形成してもよい。   In addition, another layer such as a buffer layer, an insulating layer, a protective layer, or a current blocking layer may be formed between two adjacent layers of the substrate, the light emitting layer, the current diffusion layer, and the cap layer.

また、「基板上に」という語句には、基板に接して、保護膜や絶縁膜などを介して半導体基板に接して、又は半導体基板と非接触で上方に、などの概念が含まれる。その他の「膜上に」、「層上に」などという語句についても同様である。   Further, the phrase “on the substrate” includes a concept of contacting the substrate, contacting the semiconductor substrate through a protective film, an insulating film, or the like, or contacting the semiconductor substrate and not contacting the semiconductor substrate. The same applies to other phrases such as “on the membrane” and “on the layer”.

また、工程(1)の後に、得られた基板上に電極を形成する工程を備えることが好ましい。電極は、P型又はN型電極である。電極は、コンタクト層を介して形成されてもよい。P型電極は、AuZnなどを蒸着し、アロイ化させる工程を備える方法により形成することができる。N型電極は、AuGeなどを蒸着し、アロイ化させる工程を備える方法により形成することができる。   Moreover, it is preferable to provide the process of forming an electrode on the obtained board | substrate after a process (1). The electrode is a P-type or N-type electrode. The electrode may be formed via a contact layer. The P-type electrode can be formed by a method including a step of vapor-depositing AuZn or the like to form an alloy. The N-type electrode can be formed by a method including a step of vapor-depositing AuGe or the like and forming an alloy.

次に、上記工程(2)、すなわち、ストライプ状の複数のV溝をキャップ層に形成する工程について説明する。   Next, the step (2), that is, the step of forming a plurality of stripe-shaped V grooves in the cap layer will be described.

ストライプ状の複数のV溝とは、例えば、実質的に一方向に延びる複数のV型の細長い溝部をいう。ストライプ状の複数のV溝は、基板の<011>方向に実質的に平行に形成することが好ましい。この場合、斜面がキャップ層の(111)面となるV溝の形成が容易だからである。また、ストライプ状の複数のV溝は、実質的に等間隔であることが好ましい。ストライプ状の複数のV溝の幅は、1μm以上が好ましい。1μmより小さいとパターニング精度が低下し、バラツキが大きくなる。ストライプ状の複数のV溝が形成されるピッチは、3〜15μmが好ましい。これはキャップ層厚さに従った幾何学的結果である。   The plurality of stripe-shaped V grooves refers to, for example, a plurality of V-shaped elongated grooves extending substantially in one direction. The plurality of stripe-shaped V grooves are preferably formed substantially parallel to the <011> direction of the substrate. This is because it is easy to form a V-groove whose slope is the (111) plane of the cap layer. Further, it is preferable that the plurality of stripe-shaped V grooves are substantially equally spaced. The width of the plurality of stripe-shaped V grooves is preferably 1 μm or more. If it is smaller than 1 μm, the patterning accuracy is lowered and the variation becomes large. The pitch at which the plurality of stripe-shaped V grooves are formed is preferably 3 to 15 μm. This is a geometric result according to the cap layer thickness.

各V溝のサイズは、異なっていてもよい。また、先端部が尖っている場合のみならず、丸みを帯びている場合なども「V溝」に含まれる。V溝の溝底は、電流拡散層に到達していても、到達していなくてもよい。到達していない場合は、後工程で、V溝のエッチングを進め、電流拡散層をキャップ層側に露出させた後、電流拡散層のエッチングを開始する。V型の尖った先端部が、ちょうど電流拡散層に到達している状態が好適である。   The size of each V groove may be different. The “V-groove” includes not only a case where the tip is sharp but also a case where the tip is rounded. The groove bottom of the V groove may or may not reach the current diffusion layer. If not reached, the etching of the V-groove is advanced in a later step, and after the current diffusion layer is exposed to the cap layer side, the etching of the current diffusion layer is started. A state in which the V-shaped pointed tip has just reached the current diffusion layer is suitable.

ストライプ状の複数のV溝は、例えば、キャップ層にストライプ状の開口を有する樹脂層をフォトリソグラフィ及びエッチング技術などにより形成し、ストライプ状の開口を通ってキャップ層を化学エッチングする工程を備える方法により、形成することができる。基板の<011>方向に実質的に平行にストライプ状の複数のV溝をキャップ層に形成するために、ストライプ状の開口は、基板の<011>方向に実質的に平行に形成することが好ましい。ストライプ状の開口は、実質的に等間隔に形成することが好ましい。また、ストライプ状の開口の幅及びピッチは、キャップ層厚さをL(μm)とした場合、1.3〜1.5×L(μm)程度が好ましい。この場合、最大限のストライプ形状本数を形成させる事が可能である。   For example, the plurality of stripe-shaped V-grooves include a step of forming a resin layer having a stripe-shaped opening in the cap layer by photolithography and etching techniques, and chemically etching the cap layer through the stripe-shaped opening. Can be formed. In order to form a plurality of stripe-shaped V grooves in the cap layer substantially parallel to the <011> direction of the substrate, the stripe-shaped openings may be formed substantially parallel to the <011> direction of the substrate. preferable. The striped openings are preferably formed at substantially equal intervals. The width and pitch of the stripe-shaped openings are preferably about 1.3 to 1.5 × L (μm) when the cap layer thickness is L (μm). In this case, it is possible to form the maximum number of stripe shapes.

キャップ層の化学エッチングは、例えば、水酸化アンモニウムと、過酸化水素と、水との混合液を用いて行う。キャップ層の化学エッチングは、電流拡散層に対するキャップ層のエッチング選択比が大きくなるエッチング液を用いて行うことが好ましい。キャップ層にストライプ状の複数のV溝を形成する工程で、電流拡散層が大きくエッチングされると、電流拡散層に良好なV溝が形成されにくくなるからである。   The chemical etching of the cap layer is performed using, for example, a mixed solution of ammonium hydroxide, hydrogen peroxide, and water. The chemical etching of the cap layer is preferably performed using an etching solution that increases the etching selectivity of the cap layer to the current spreading layer. This is because if the current diffusion layer is largely etched in the step of forming a plurality of stripe-shaped V grooves in the cap layer, it is difficult to form good V grooves in the current diffusion layer.

次に、上記工程(3)、すなわち、キャップ層のV溝の溝底を起点に電流拡散層を化学的エッチングすることにより、ストライプ状の複数のV溝を電流拡散層に形成する工程について説明する。   Next, the step (3), that is, a step of forming a plurality of striped V grooves in the current diffusion layer by chemically etching the current diffusion layer starting from the groove bottom of the V groove of the cap layer will be described. To do.

上述の通り、キャップ層のV溝の溝底は、電流拡散層に到達していても、到達していなくてもよい。キャップ層のV溝の溝底が電流拡散層に到達している場合、すなわち、電流拡散層がキャップ層側に露出している場合、露出している個所から電流拡散層の化学的エッチングが開始される。   As described above, the groove bottom of the V groove of the cap layer may or may not reach the current diffusion layer. When the groove bottom of the V groove of the cap layer reaches the current diffusion layer, that is, when the current diffusion layer is exposed to the cap layer side, chemical etching of the current diffusion layer starts from the exposed portion. Is done.

キャップ層のV溝の溝底が電流拡散層に到達していない場合、最初は、電流拡散層がキャップ層側に露出していない。そのため、まず、キャップ層のV溝のエッチングを進め、電流拡散層をキャップ層側に露出させた後、電流拡散層のエッチングを開始する。この場合、電流拡散層とキャップ層の両方に反応するエッチング液を用いて、化学的エッチングを行うと、まず、キャップ層のV溝のエッチングを進め、そのまま、電流拡散層をキャップ層側に露出させた後、電流拡散層のエッチングを開始することができる。   When the groove bottom of the V groove of the cap layer does not reach the current diffusion layer, the current diffusion layer is not exposed to the cap layer side at first. Therefore, first, etching of the V groove of the cap layer is advanced to expose the current diffusion layer to the cap layer side, and then etching of the current diffusion layer is started. In this case, when chemical etching is performed using an etchant that reacts with both the current diffusion layer and the cap layer, the V groove of the cap layer is first etched, and the current diffusion layer is exposed to the cap layer side as it is. After that, the etching of the current spreading layer can be started.

また、化学的エッチングは、電流拡散層とキャップ層の両方に反応するエッチング液を用いて、好ましくは、電流拡散層とキャップ層とに対するエッチング速度が実質的に等しいエッチング液を用いて行うことが好ましい。この場合、電流拡散層にV溝を形成すると同時に、キャップ層を除去することができるからである。この化学的エッチングは、リン酸と過酸化水素との混合液などを用いて行うことができる。   The chemical etching is performed using an etching solution that reacts with both the current diffusion layer and the cap layer, and preferably using an etching solution with substantially the same etching rate for the current diffusion layer and the cap layer. preferable. This is because the cap layer can be removed at the same time as forming the V-groove in the current diffusion layer. This chemical etching can be performed using a mixed solution of phosphoric acid and hydrogen peroxide.

電流拡散層は、キャップ層のV溝の溝底を起点に化学的エッチングされる。そのため、電流拡散層の化学的エッチングの起点を非常に細長くすることができる。起点が非常に細長いため、電流拡散層に良好なストライプ状の複数のV溝を形成することができる。電流拡散層のV溝は、例えば、結晶構造の順メサ部を利用したものとなる。   The current spreading layer is chemically etched starting from the groove bottom of the V groove of the cap layer. Therefore, the starting point of chemical etching of the current diffusion layer can be made very long. Since the starting point is very elongated, a plurality of V-grooves having good stripes can be formed in the current diffusion layer. The V-groove of the current diffusion layer is, for example, one using a forward mesa portion of the crystal structure.

また、キャップ層のストライプ状の複数のV溝が基板の<011>方向に実質的に平行に形成されている場合、電流拡散層のストライプ状の複数のV溝も、基板の<011>方向に実質的に平行に形成される。この場合、電流拡散層のV溝は、電流拡散層の(111)面に従った傾斜を有する斜面を備える。また、この場合、電流拡散層のストライプ状の複数のV溝は、光取り出し面の法線に対して50〜65度となる面を含む斜面を備える。また、「V溝」には、電流拡散層のV溝の溝底が尖っている場合のみならず、丸みを帯びている場合なども含まれる。また、「V溝」には、V溝の縁が丸みを帯びている場合も含まれる。本発明の製造方法では、電流拡散層の結晶面を利用するので、安定して、かつ、均一にV溝を形成することができる。また、本発明の製造方法では、化学エッチングを利用するので、大量生産に適している。   Further, when the plurality of stripe-shaped V grooves of the cap layer are formed substantially parallel to the <011> direction of the substrate, the plurality of stripe-shaped V grooves of the current diffusion layer are also formed in the <011> direction of the substrate. Are formed substantially parallel to each other. In this case, the V groove of the current diffusion layer includes a slope having an inclination according to the (111) plane of the current diffusion layer. Further, in this case, the plurality of stripe-shaped V grooves of the current diffusion layer have slopes including a plane that is 50 to 65 degrees with respect to the normal line of the light extraction surface. The “V-groove” includes not only the case where the bottom of the V-groove of the current diffusion layer is sharp but also the case where the current groove is round. The “V-groove” includes a case where the edge of the V-groove is rounded. In the manufacturing method of the present invention, since the crystal plane of the current diffusion layer is used, the V-groove can be formed stably and uniformly. In addition, since the manufacturing method of the present invention uses chemical etching, it is suitable for mass production.

また、電流拡散層のストライプ状の複数のV溝は、実質的に等間隔であることが好ましい。ストライプ状の複数のV溝の幅及びピッチは、キャップ層厚さをL(μm)とした場合、1.3〜1.5×L(μm)程度が好ましい。この場合、最大限のストライプ形状本数を形成させる事が可能である。   Moreover, it is preferable that the plurality of stripe-shaped V grooves in the current spreading layer are substantially equally spaced. The width and pitch of the plurality of stripe-shaped V grooves are preferably about 1.3 to 1.5 × L (μm) when the cap layer thickness is L (μm). In this case, it is possible to form the maximum number of stripe shapes.

ここまでの工程により、電流拡散層の光取り出し面上にストライプ状の複数のV溝が形成されている発光ダイオードを製造することができる。この発光ダイオードでは、光取り出し面上にストライプ状の複数のV溝が形成されているので、発光ダイオードから外部への光を取り出す際の光取り出し面での臨界角が緩和され、光取り出し面での反射が減少する。   Through the steps so far, a light emitting diode in which a plurality of stripe-shaped V grooves are formed on the light extraction surface of the current diffusion layer can be manufactured. In this light emitting diode, since a plurality of stripe-shaped V grooves are formed on the light extraction surface, the critical angle at the light extraction surface when light is extracted from the light emitting diode to the outside is relaxed, and the light extraction surface The reflection of is reduced.

この発光ダイオードでは、反射防止膜による光取り出し効率を向上させているのではなく、V溝を付けることで結晶界面の臨界角を緩和させたものであるので、樹脂モールドされ、パッケージ品になった場合でも、反射率を低減させることができる。   In this light emitting diode, the light extraction efficiency by the antireflection film is not improved, but the critical angle at the crystal interface is relaxed by adding a V-groove. Even in this case, the reflectance can be reduced.

また、工程(4)の後に、電流拡散層のV溝の斜面を酸溶液で処理することにより、斜面上に凹凸を形成する工程をさらに備えることが好ましい。   Moreover, it is preferable to further include a step of forming irregularities on the slope by treating the slope of the V groove of the current diffusion layer with an acid solution after the step (4).

酸溶液での処理は、塩酸溶液などを用いて行うことができる。この処理により、電流拡散層のV溝の斜面に凹凸が形成される。この凹凸は、通常は、電流拡散層のストライプ状の複数のV溝が形成されるピッチよりも細かい。
ここまでの工程により、V溝の斜面上に凹凸が形成されている発光ダイオードを製造することができる。この発光ダイオードでは、V溝の斜面上に凹凸が形成されているので、光取り出し面での反射がさらに減少する。
The treatment with the acid solution can be performed using a hydrochloric acid solution or the like. By this treatment, irregularities are formed on the slope of the V groove of the current spreading layer. This unevenness is usually finer than the pitch at which a plurality of stripe-shaped V grooves in the current diffusion layer are formed.
Through the steps so far, a light emitting diode in which irregularities are formed on the slope of the V-groove can be manufactured. In this light emitting diode, since the irregularities are formed on the slope of the V-groove, the reflection on the light extraction surface is further reduced.

また、基板の裏面を研削する工程をさらに備えてもよく、得られた基板の裏面に電極を形成する工程を備えてもよい。電極は、P型又はN型電極である。電極は、コンタクト層を介して形成されてもよい。   Moreover, the process of grinding the back surface of a board | substrate may be further provided, and the process of forming an electrode in the back surface of the obtained board | substrate may be provided. The electrode is a P-type or N-type electrode. The electrode may be formed via a contact layer.

ここまでの説明は、主に、電流拡散層にストライプ状の複数のV溝を形成する場合についての説明である。しかし、電流拡散層にストライプ状の複数のV溝が形成されている場合のみならず、発光ダイオードの光取り出し面上にストライプ状の複数のV溝が形成されている場合には、一般に、発光ダイオードの光取り出し面からの光取り出し効率を向上させることができる。すなわち、電流拡散層上に、又は電流拡散層の代わりに保護膜、反射防止膜、又は絶縁膜などを形成し、その膜の光取り出し面上にストライプ状の複数のV溝を形成してもよい。   The description so far is mainly for the case where a plurality of stripe-shaped V grooves are formed in the current diffusion layer. However, not only when a plurality of stripe-shaped V grooves are formed in the current diffusion layer, but also when a plurality of stripe-shaped V grooves are formed on the light extraction surface of the light-emitting diode, in general, light emission The light extraction efficiency from the light extraction surface of the diode can be improved. That is, a protective film, an antireflection film, or an insulating film may be formed on the current diffusion layer or instead of the current diffusion layer, and a plurality of stripe-shaped V grooves may be formed on the light extraction surface of the film. Good.

従って、本発明によると、少なくとも発光層を備える発光ダイオードにおいて、発光ダイオードの光取り出し面上にストライプ状の複数のV溝が形成されている発光ダイオードが提供される。また、このような発光ダイオードは、基本的に上述した方法により製造することができる。ここまでの説明は、原則として、このような発光ダイオード及びその製造方法についても当てはまる。   Therefore, according to the present invention, a light emitting diode having at least a light emitting layer and having a plurality of stripe-shaped V grooves formed on the light extraction surface of the light emitting diode is provided. Moreover, such a light emitting diode can be basically manufactured by the method described above. The description so far applies in principle also to such a light emitting diode and its manufacturing method.

図1は、本発明の実施例1に係る発光ダイオードの製造工程を示す断面図である。   FIG. 1 is a cross-sectional view showing a manufacturing process of a light-emitting diode according to Example 1 of the present invention.

まず、N型GaAs基板(100)からなる基板1上に、次の各層を形成する。
バッファ層3:N型GaAs(キャリア濃度:5×1017cm-3,層厚:0.5μm )
発光層5:N型Al0.5In0.5Pクラッド層5a(キャリア濃度:5×1017cm-3,層厚:1.0μm)、アンドープ(Al0.3Ga0.70.5In0.5P活性層5b(層厚:0.6μm)、及びP型Al0.5In0.5Pクラッド層5c(キャリア濃度:3×1017cm-3,層厚:1.0μm)
電流拡散層7:P型GaP(キャリア濃度:50×1017cm-3,層厚:10.0μ m)
キャップ層9:P型GaAs(キャリア濃度:10×1017cm-3,層厚:3.0μ m)
First, the following layers are formed on a substrate 1 made of an N-type GaAs substrate (100).
Buffer layer 3 : N-type GaAs (carrier concentration: 5 × 10 17 cm −3 , layer thickness: 0.5 μm)
Light-emitting layer 5 : N-type Al 0.5 In 0.5 P cladding layer 5a (carrier concentration: 5 × 10 17 cm −3 , layer thickness: 1.0 μm), undoped (Al 0.3 Ga 0.7 ) 0.5 In 0.5 P active layer 5b (layer) (Thickness: 0.6 μm) and P-type Al 0.5 In 0.5 P clad layer 5c (carrier concentration: 3 × 10 17 cm −3 , layer thickness: 1.0 μm)
Current diffusion layer 7 : P-type GaP (carrier concentration: 50 × 10 17 cm −3 , layer thickness: 10.0 μm)
Cap layer 9 : P-type GaAs (carrier concentration: 10 × 10 17 cm −3 , layer thickness: 3.0 μm)

次に、エピウエハ表面にP型オーミック材料AuZn,及びボンディングパッド材料AuによりP型電極11を形成する。電極11を形成工程は、従来どおり材料蒸着、フォトリソグラフィ、電極材料エッチング及びアロイ化を施した。電極配列は、280μm×280μmである。   Next, the P-type electrode 11 is formed on the epi-wafer surface with the P-type ohmic material AuZn and the bonding pad material Au. In the process of forming the electrode 11, material deposition, photolithography, electrode material etching, and alloying were performed as usual. The electrode arrangement is 280 μm × 280 μm.

次に、このP型電極11が形成されたエピウエハ表面に、基板の<011>方向に平行な幅3μm、ピッチ6μmのストライプパターンからなるレジスト12をフォトリソグラフィにより形成し、図1(a)に示す構造を得る。   Next, a resist 12 having a stripe pattern with a width of 3 μm and a pitch of 6 μm parallel to the <011> direction of the substrate is formed by photolithography on the surface of the epitaxial wafer on which the P-type electrode 11 is formed, and FIG. Get the structure shown.

次に、NH4OH:H22:H2O=1:1:10の30℃混合液にてエピウエハ表面のキャップ層9を化学エッチングする。これにより、キャップ層9にV溝13が形成され、図1(b)に示す構造を得る。 Next, the cap layer 9 on the epi-wafer surface is chemically etched with a 30 ° C. mixed solution of NH 4 OH: H 2 O 2 : H 2 O = 1: 1: 10. Thereby, the V-groove 13 is formed in the cap layer 9, and the structure shown in FIG. 1B is obtained.

次に、H3PO4:H22=3:1の60℃混合液を用いて、エピウエハ表面を化学エッチングする。この時、電流拡散層7及びキャップ層9がエッチングされる。電流拡散層7のエッチングは、図1(c)に示すように、先に形成されたキャップ層9のV溝13の先端部15を起点にして始まり、エッチングは、順メサ形状を示しながら進行する。また、キャップ層9のサイドエッチングも同時に進み、電極11の付近以外のキャップ層9は最終的に除去される。この段階で、エピウエハ表面に電流拡散層7が露出している。また、エピウエハ表面には、基板の<011>方向に実質的に平行な方向にストライプ状の複数のV溝17が形成され、図1(d)に示す構造を得る。 Next, the epitaxial wafer surface is chemically etched using a 60 ° C. mixed solution of H 3 PO 4 : H 2 O 2 = 3: 1. At this time, the current diffusion layer 7 and the cap layer 9 are etched. As shown in FIG. 1C, the etching of the current diffusion layer 7 starts from the tip 15 of the V groove 13 of the cap layer 9 formed earlier, and the etching proceeds while showing a normal mesa shape. To do. Further, the side etching of the cap layer 9 proceeds simultaneously, and the cap layer 9 other than the vicinity of the electrode 11 is finally removed. At this stage, the current diffusion layer 7 is exposed on the epi-wafer surface. In addition, a plurality of stripe-shaped V grooves 17 are formed on the epi-wafer surface in a direction substantially parallel to the <011> direction of the substrate, and the structure shown in FIG.

本実施例の方法では、結晶構造を利用してストライプ状の複数のV溝17を形成しているため、ウエハ面内でストライプ状の複数のV溝17を均一に形成することができる。なお、ここでP型電極11はAu系を使用しており、上記2種のエッチング液に対して作用しないので、フォトリソグラフィにてP型電極11を保護する必要はない。Al電極を使用する場合は、フォトレジストなどにより、上記のエッチング液からAl電極を保護する必要がある。この場合、ストライプと電極パターンを組み合わせたフォトマスクを用いることにより、工程が煩雑になる事はない。   In the method of this embodiment, since the plurality of stripe-shaped V grooves 17 are formed using the crystal structure, the plurality of stripe-shaped V grooves 17 can be formed uniformly in the wafer surface. Here, since the P-type electrode 11 uses an Au-based material and does not act on the two kinds of etching solutions, it is not necessary to protect the P-type electrode 11 by photolithography. When using an Al electrode, it is necessary to protect the Al electrode from the above etching solution with a photoresist or the like. In this case, the process is not complicated by using a photomask in which stripes and electrode patterns are combined.

次に、ストライプ状の複数のV溝17が形成されているエピウエハ表面に対して、更に70℃HCl液にて処理すると、V溝17の斜面19に平均0.5μm程度の凸凹(図示せず)が形成される。この時、電極11がAu系材料で形成されている場合は、電極11は、70℃HCl液に浸食されることはない。   Next, when the surface of the epitaxial wafer on which a plurality of stripe-shaped V grooves 17 are formed is further treated with a 70 ° C. HCl solution, the slope 19 of the V grooves 17 has an unevenness of about 0.5 μm on average (not shown). ) Is formed. At this time, when the electrode 11 is formed of an Au-based material, the electrode 11 is not eroded by the 70 ° C. HCl solution.

次に、ウエハを所望の厚みにラッピングし、N型GaAs側電極としてAuGeを蒸着,アロイ化させる。次に、このウエハをP型電極11の配列ピッチにあわせダイシングさせ、チップ作製を完了する。   Next, the wafer is lapped to a desired thickness, and AuGe is deposited and alloyed as an N-type GaAs side electrode. Next, the wafer is diced in accordance with the arrangement pitch of the P-type electrodes 11 to complete the chip fabrication.

以上の方法を用いて、発光ダイオードの製造を行った。今回作製した発光ダイオードのサイズは、280μm×280μm×240μmt,ボンディングパッドの径は、100μmφである。従来構造では50mcd/590nm程度であったが、今回作製した構造では、75mcd/590nmが得られた。また、これらのチップを用いてφ5ランプを作製し、光度比較した。その結果、従来の400mcdに対して、500mcdが得られた。   The light emitting diode was manufactured using the above method. The size of the light-emitting diode manufactured this time is 280 μm × 280 μm × 240 μmt, and the diameter of the bonding pad is 100 μmφ. In the conventional structure, it was about 50 mcd / 590 nm, but in the structure manufactured this time, 75 mcd / 590 nm was obtained. In addition, φ5 lamps were produced using these chips, and their luminosities were compared. As a result, 500 mcd was obtained with respect to the conventional 400 mcd.

本実施例ではGaAs基板上のAlGaInP系LED構造であったが、GaP基板上のAlGaInP系LED構造及びメタルボンディング構造のAlGaInP系LEDであっても、光取り出し効率に対する効果が同様に得られる。また、AlGaInP系LED以外のLEDでも可能である。   In the present embodiment, the AlGaInP-based LED structure on the GaAs substrate is used. However, the AlGaInP-based LED structure on the GaP substrate and the AlGaInP-based LED with the metal bonding structure can also obtain the effect on the light extraction efficiency. Further, LEDs other than AlGaInP-based LEDs are also possible.

図2は、実施例2に係る発光ダイオードの製造工程を示す断面図である。
実施例2と実施例1との違いは、実施例2では、キャップ層9が厚く形成される点である。
FIG. 2 is a cross-sectional view illustrating a manufacturing process of the light-emitting diode according to the second embodiment.
The difference between the second embodiment and the first embodiment is that the cap layer 9 is formed thick in the second embodiment.

まず、実施例1と同様の材料を用いて、半導体層3、5、7、9を積層し、次いで、P型電極11を形成する。次に、このP型電極11が形成されたエピウエハ表面に、基板の<011>方向に平行な幅3μm、ピッチ6μmのストライプパターンからなるレジスト12をフォトリソグラフィにより形成し、図2(a)に示す構造を得る。   First, using the same material as in Example 1, the semiconductor layers 3, 5, 7, and 9 are stacked, and then the P-type electrode 11 is formed. Next, a resist 12 having a stripe pattern with a width of 3 μm and a pitch of 6 μm parallel to the <011> direction of the substrate is formed by photolithography on the surface of the epitaxial wafer on which the P-type electrode 11 is formed, and FIG. Get the structure shown.

次に、NH4OH:H22:H2O=1:1:10の30℃混合液にてエピウエハ表面のキャップ層9を化学エッチングする。これにより、キャップ層9にV溝13が形成され、図2(b)に示す構造を得る。この時点では、キャップ層9のV溝13の先端部15は、電流拡散層7に到達していない。 Next, the cap layer 9 on the epi-wafer surface is chemically etched with a 30 ° C. mixed solution of NH 4 OH: H 2 O 2 : H 2 O = 1: 1: 10. As a result, the V-groove 13 is formed in the cap layer 9 to obtain the structure shown in FIG. At this time, the tip 15 of the V groove 13 of the cap layer 9 does not reach the current spreading layer 7.

次に、H3PO4:H22=3:1の60℃混合液を用いて、エピウエハ表面を化学エッチングする。この時、まず、キャップ層9のエッチングが、点線矢印で示す方向に進む。キャップ層9のエッチングが進み、電流拡散層7が露出されると、電流拡散層7のエッチングが始まる。
以後は、実施例1と同様である。
Next, the epitaxial wafer surface is chemically etched using a 60 ° C. mixed solution of H 3 PO 4 : H 2 O 2 = 3: 1. At this time, first, the etching of the cap layer 9 proceeds in the direction indicated by the dotted arrow. When the etching of the cap layer 9 proceeds and the current diffusion layer 7 is exposed, the etching of the current diffusion layer 7 starts.
The subsequent steps are the same as in the first embodiment.

本発明の実施例1に係る発光ダイオードの製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the light emitting diode which concerns on Example 1 of this invention. 本発明の実施例2に係る発光ダイオードの製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the light emitting diode which concerns on Example 2 of this invention.

符号の説明Explanation of symbols

1 基板
3 バッファ層
5 発光層
7 電流拡散層
9 キャップ層
11 電極
12 レジスト
13 V溝
15 溝底
17 V溝
19 斜面
DESCRIPTION OF SYMBOLS 1 Substrate 3 Buffer layer 5 Light emitting layer 7 Current diffusion layer 9 Cap layer 11 Electrode 12 Resist 13 V groove 15 Groove bottom 17 V groove 19 Slope

Claims (6)

(1)基板上に発光層、電流拡散層、及びキャップ層をこの順に積層し、(2)第1のエッチング液を用いる化学エッチングによりストライプ状の複数のV溝をキャップ層に形成し、(3)第1のエッチング液と異なる第2のエッチング液によりキャップ層のV溝の溝底を起点に電流拡散層を化学的エッチングすることにより、ストライプ状の複数のV溝を電流拡散層に形成する工程を備える発光ダイオードの製造方法。 (1) A light emitting layer, a current diffusion layer, and a cap layer are stacked in this order on a substrate, and (2) a plurality of stripe-shaped V grooves are formed in the cap layer by chemical etching using a first etching solution. 3) A plurality of stripe-shaped V-grooves are formed in the current diffusion layer by chemically etching the current diffusion layer starting from the groove bottom of the V-groove of the cap layer with a second etching liquid different from the first etching liquid. The manufacturing method of a light emitting diode provided with the process to do. 工程(2)は、基板の<011>方向に実質的に平行にストライプ状の複数のV溝をキャップ層に形成する工程である請求項1に記載の製造方法。 The manufacturing method according to claim 1, wherein step (2) is a step of forming a plurality of stripe-shaped V grooves in the cap layer substantially parallel to the <011> direction of the substrate. 工程(3)の後に、電流拡散層のV溝の斜面を酸溶液で処理することにより、斜面上に凹凸を形成する工程をさらに備える請求項1に記載の製造方法。 The manufacturing method of Claim 1 which further comprises the process of forming an unevenness | corrugation on an inclined surface by processing the inclined surface of the V-groove of an electric current diffusion layer with an acid solution after a process (3). 第1のエッチング液は、電流拡散層に対するキャップ層のエッチング選択比が大きくなるエッチング液である請求項1〜3のいずれか1つに記載の製造方法。  The manufacturing method according to claim 1, wherein the first etching solution is an etching solution that increases an etching selectivity of the cap layer to the current diffusion layer. 第2のエッチング液は、電流拡散層とキャップ層の両方に反応するエッチング液である請求項1〜4のいずれか1つに記載の製造方法。  The manufacturing method according to claim 1, wherein the second etching solution is an etching solution that reacts with both the current diffusion layer and the cap layer. 第2のエッチング液は、電流拡散層とキャップ層とに対するエッチング速度が実質的に等しいエッチング液である請求項5に記載の製造方法。  The manufacturing method according to claim 5, wherein the second etching solution is an etching solution having substantially the same etching rate with respect to the current spreading layer and the cap layer.
JP2004028608A 2004-02-04 2004-02-04 Light emitting diode manufacturing method, light emitting diode Expired - Fee Related JP4332440B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004028608A JP4332440B2 (en) 2004-02-04 2004-02-04 Light emitting diode manufacturing method, light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004028608A JP4332440B2 (en) 2004-02-04 2004-02-04 Light emitting diode manufacturing method, light emitting diode

Publications (2)

Publication Number Publication Date
JP2005223100A JP2005223100A (en) 2005-08-18
JP4332440B2 true JP4332440B2 (en) 2009-09-16

Family

ID=34998502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004028608A Expired - Fee Related JP4332440B2 (en) 2004-02-04 2004-02-04 Light emitting diode manufacturing method, light emitting diode

Country Status (1)

Country Link
JP (1) JP4332440B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2436195C1 (en) * 2007-12-28 2011-12-10 Нития Корпорейшн Semiconductor light-emitting instrument and method for its manufacturing
JP5150367B2 (en) 2008-05-27 2013-02-20 東芝ディスクリートテクノロジー株式会社 Light emitting device and manufacturing method thereof
JP2010192645A (en) * 2009-02-18 2010-09-02 Toshiba Corp Semiconductor light emitting element and method of manufacturing same
JP5572202B2 (en) * 2012-11-30 2014-08-13 東芝ディスクリートテクノロジー株式会社 Light emitting device

Also Published As

Publication number Publication date
JP2005223100A (en) 2005-08-18

Similar Documents

Publication Publication Date Title
JP3802424B2 (en) Semiconductor light emitting device and manufacturing method thereof
US7613219B2 (en) Semiconductor devices having self aligned semiconductor mesas and contact layers
EP2132790B1 (en) Led with porous diffusing reflector
JP3724620B2 (en) Manufacturing method of light emitting diode
JP5961359B2 (en) Light emitting diode and manufacturing method thereof
JP6088132B2 (en) Light emitting diode and manufacturing method thereof
WO2005106976A1 (en) Process for producing luminescent device and luminescent device
US20240042166A1 (en) Semiconductor light-emitting device
JP4899348B2 (en) Method for manufacturing light emitting device
CN102208496B (en) Method of manufacturing semiconductor device
JP5077224B2 (en) Group III nitride semiconductor light emitting device and method for manufacturing the same
US8871612B2 (en) Method for forming a cleaved facet of semiconductor device
JP2009158696A (en) Semiconductor light emitting device manufacturing method and semiconductor light emitting device
JP4332440B2 (en) Light emitting diode manufacturing method, light emitting diode
JP4937599B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP2009070991A (en) Light emitting device
JPH07153993A (en) Light emitting diode
US20080310472A1 (en) Laser diode chip and its production method
US5270245A (en) Method of forming a light emitting diode
JP2009033205A (en) Method for fabricating nitride semiconductor light-emitting device
JP5644745B2 (en) Semiconductor light emitting element and light emitting device
CN1193211A (en) Method for manufacturing semiconductor device
US20130217162A1 (en) Method for forming a cleaved facet of semiconductor device
JPH06169104A (en) Emiconductor light-emitting device and manufacture thereof
JP2007081115A (en) Method for manufacturing semiconductor light emitting element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090622

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees