JP4337171B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP4337171B2 JP4337171B2 JP16613299A JP16613299A JP4337171B2 JP 4337171 B2 JP4337171 B2 JP 4337171B2 JP 16613299 A JP16613299 A JP 16613299A JP 16613299 A JP16613299 A JP 16613299A JP 4337171 B2 JP4337171 B2 JP 4337171B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- drain
- light emitting
- thin film
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の属する技術分野】
本発明は、有機エレクトロルミネッセンス(EL)素子等の、電流によって輝度が制御される発光素子を各画素毎に備えた表示装置に関する。より詳しくは、各画素内に設けられた電界効果型薄膜トランジスタ等の能動素子によって発光素子に供給する電流が制御される、所謂アクティブマトリクス型表示装置に関する。
【0002】
【従来の技術】
一般に、アクティブマトリクス型の表示装置では、多数の画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に光強度を制御することによって画像を表示する。電気光学物質として液晶を用いた場合には、各画素に書き込まれる電圧に応じて画素の透過率が変化する。電気光学物質として有機エレクトロルミネッセンス材料を用いたアクティブマトリクス型の表示装置でも、基本的な動作は液晶を用いた場合と同様である。しかし、液晶ディスプレイと異なり、有機ELディスプレイは各画素に発光素子を有する、所謂自発光型であり、液晶ディスプレイに比べて画像の視認性が高い、バックライトが不要、応答速度が早い等の利点を有する。個々の発光素子の輝度は電流量によって制御される。即ち、発光素子が電流駆動型或いは電流制御型であるという点で、液晶ディスプレイ等とは大きく異なる。
【0003】
液晶ディスプレイと同様、有機ELディスプレイもその駆動方式として単純マトリクス方式とアクティブマトリクス方式とが可能である。前者は構造が単純であるものの、大型、且つ、高精細のディスプレイの実現が困難であるため、アクティブマトリクス方式の開発が盛んに行なわれている。アクティブマトリクス方式では、各画素内に設けた発光素子に流れる電流を、画素内部に設けた能動素子(一般には薄膜トランジスタ、TFT)によって制御する。このアクティブマトリクス方式の有機ELディスプレイは、例えば特開平8−234683号公報に開示されており、その概要を図6に示す。図示するように、表示装置は、ガラス基板1の上に形成されており、互いに交差する走査線X及び信号線Yと、これらの交差部に配された画素PXL等から成る。画素PXLは、供給される電流に応じて発光する電流駆動型の発光部と、走査線X及び信号線Yからの信号に応じて動作し、発光部に電流を供給する回路部CKTとから成る。発光部は、画素電極10と対向電極12との間に挟まれた有機エレクトロルミネッセンス(EL)層11から成る。
【0004】
図7は、図6に示した画素PXL1個分の等価回路図であり、特に回路部CKTの構成例を模式的に表している。回路部CKTは、第1の薄膜トランジスタTFT1、第2の薄膜トランジスタTFT2、及び、保持容量Csから成る。各薄膜トランジスタTFT1,TFT2は、図示するように、ゲートG、ソースS及びドレインDを備えている。発光部は有機エレクトロルミネッセンス(EL)素子である。有機EL素子は、多くの場合、整流性があるため、OLED(有機発光ダイオード)と呼ばれることがあり、図では発光素子としてダイオードの記号を用いている。但し、発光素子は必ずしもOLEDに限るものではなく、素子に流れる電流量によって輝度が制御されるものであれば良い。又、発光素子に必ずしも整流性が要求されるものではない。図示の例では、TFT2のソースSを基準電位(接地電位)とし、発光素子OLEDのアノードA(陽極)はV dd (一定の正電位)に接続される一方、カソードK(陰極)はTFT2のドレインDに接続されている。図6と図7を比較すれば明らかなように、OLEDのアノードAが対向電極12に対応し、カソードKが画素電極10に対応している。但し、接続関係はこれに限られるものではなく、例えば、カソードKとアノードAを逆にする場合も有る。
【0005】
図7に示した画素回路部CKTの動作は次の通りである。まず、走査線Xを選択状態(ここでは高レベル)とし、信号線Yにデータ電位を印加すると、TFT1が導通し、保持容量Csが充電又は放電され、TFT2のゲート電位はデータ電位に一致する。走査線Xを非選択状態(ここでは低レベル)とするとTFT1がオフになり、TFT2は電気的にデータ線Yから切り離されるが、TFT2のゲート電位は保持容量Csによって安定に保持される。TFT2を介して発光素子OLEDに流れる電流は、TFT2のゲート/ソース及びドレインに印加された電圧に応じた値となり、発光素子OLEDは、その電流量に応じた輝度で発光し続ける。
【0006】
【発明が解決しようとする課題】
有機EL素子は電流駆動型であるので、ディスプレイの色むらを低減し、正確な階調を出すためには、電流量のばらつきを抑制することが重要である。電流駆動型の発光素子に駆動電流を供給する薄膜トランジスタには、ボトムゲート構造とトップゲート構造がある。ボトムゲート構造の薄膜トランジスタは、ゲート電極と、その上面に重ねられたゲート絶縁膜と、このゲート絶縁膜を介してゲート電極の上方に重ねられた半導体薄膜とから成る。一方、トップゲート構造の薄膜トランジスタは、半導体薄膜と、その上面に重ねられたゲート絶縁膜と、このゲート絶縁膜を介して半導体薄膜の上方に重ねられたゲート電極とから成る。ここで、発光素子の回路部としてボトムゲート構造の薄膜トランジスタを採用した場合、バックチャネル現象や短チャネル効果のため、発光素子に供給されるドレイン電流が変動するという課題がある。
【0007】
【課題を解決するための手段】
上述した従来の技術の課題を解決するために、以下の手段を講じた。即ち、本発明に係る表示装置は、互いに交差する走査線及び信号線と、これらの交差部に配された画素とからなる。前記画素は、供給される電流に応じて発光する電流駆動型の発光部と、該走査線及び該信号線からの信号に応じて動作し該発光部に電流を供給する回路部とからなる。前記回路部は、ゲート電極とその上面に重ねられたゲート絶縁膜と該ゲート絶縁膜を介して該ゲート電極の上方に重ねられた半導体薄膜とからなる薄膜トランジスタを含む。前記薄膜トランジスタは、該発光部に供給される電流の通路となるソース、チャネル及びドレインを該半導体薄膜に備える。前記チャネルは、該ゲート電極に印加される信号に応じて該通路を流れる電流を制御し、該制御された電流を該ドレインを介し該発光部に供給する。特徴事項として、前記薄膜トランジスタは、該ドレインから該発光部にかけて発生する電界の影響を遮断する為に、該チャネルの上方にシールド用の導体膜が配され、かつ該導体膜の上方に該発光部の画素電極が配されており、該発光部に供給される電流を安定化する。好ましくは、前記導体膜は、該信号線又は走査線を構成する導体膜と同一の材料で形成されている。前記導体膜は、定電位に保持されている。或いは、前記導体膜は、該ゲート電極と同電位に保持されている。好ましくは、前記薄膜トランジスタは、該ドレインの電圧上昇に伴う該チャネルの実効長の短縮化を抑制する為に充分な不純物が該チャネルに注入されており、これにより更に該発光部に供給される電流を安定化する。好ましくは、前記発光部は、電流に応じて発光する有機エレクトロルミネッセンス素子からなる。
【0008】
本発明によれば、各画素に集積形成された回路部は、ボトムゲート構造の薄膜トランジスタを含んでいる。この薄膜トランジスタのチャネル上に導体膜を設けることにより、外部電界を遮断して、バックチャネル現象を抑制する。特に、薄膜トランジスタの動作特性上で、飽和領域におけるドレイン電圧の増大に伴うドレイン電流の増加を防いでいる。又、チャネル領域に必要な濃度の不純物を導入することで、短チャネル効果の発生を抑制し、以て、飽和領域におけるドレイン電圧の増大に伴うドレイン電流の漸増を防いでいる。かかるドレイン電流の抑制手段を講ずることにより、有機EL素子等の電流駆動型発光素子を集積形成した表示装置の色むらを低減し、正確な階調を出すことができる。
【0009】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。図1は、本発明にかかる表示装置の実施形態の一例を示す模式的な部分断面図であり、一画素分のみを表している。尚、本表示装置の全体的な構成は、図6及び図7に示した表示装置と基本的には同様である。即ち、本発明にかかる表示装置は、ガラス板等から成る基板1を用いて作製されており、その上には、互いに交差する走査線及び信号線と、これらの交差部に配された画素とが集積的に形成されている。画素は、供給される電流に応じて発光する電流駆動型の発光部と、走査線及び信号線からの信号に応じて動作し、発光部に電流を供給する回路部とから成る。本実施形態では、発光部は、電流に応じて発光する有機EL素子OLEDから成る。このOLEDは、画素電極10、有機EL層11及び対向電極12を順に重ねたものである。画素電極10は、OLEDのカソードKとして機能し、例えば、金属アルミニウムから成る。対向電極12は、OLEDのアノードAとして機能し、例えば、ITO等の透明導電材料から成る。画素電極10は画素毎に細分化されている一方、対向電極12は全ての画素について共通に形成されている。有機EL層11は、例えば、正孔輸送層と電子輸送層とを重ねた複合膜となっている。例えば、カソードK(電子注入電極)として機能する画素電極10の上に電子輸送層としてAlq3を蒸着し、その上に正孔輸送層としてDiamineを蒸着し、その上にアノードA(正孔注入電極)として機能する対向電極12を成膜する。尚、Alq3は、8−hydroxy quinoline aluminumを表している。このような積層構造を有するOLEDは一例に過ぎず、本発明を限定するものではない。かかる構成を有するOLEDのアノード/カソード間に順方向の電圧(10V程度)を印加すると、電子や正孔等キャリアの注入が起こり、発光が観測される。OLEDの動作は、正孔輸送層から注入された正孔と電子輸送層から注入された電子より形成された励起子による発光と考えられる。
【0010】
OLEDを駆動するために画素毎に設けられた回路部は、図示するようにボトムゲート構造のTFTを含んでいる。このTFTは、基板1の上に形成されたゲート電極2と、その上面に重ねられたゲート絶縁膜3と、このゲート絶縁膜3を介してゲート電極2の上方に重ねられた半導体薄膜4とから成る。この半導体薄膜4は、例えば、多結晶シリコン薄膜から成る。TFTは、OLEDに供給される電流の通路となるソースS、チャネルCh及びドレインDを備えている。チャネルChは、丁度、ゲート電極2の直上に位置する。このボトムゲート構造のTFTは層間絶縁膜5により被覆されており、その上にはソース電極6及びドレイン電極7が形成されている。これら回路部の配線となるソース電極6及びドレイン電極7の上には平坦化膜9を介してOLEDが成膜されている。ここで、チャネルChはゲート電極2に印加される信号に応じて上述した通路を流れる電流を制御し、これをドレインD及びドレイン電極7を介してOLEDに供給する。
【0011】
本発明の特徴事項として、薄膜トランジスタTFTにおいては、ドレインD及びこれと同電位のドレイン電極7や画素電極10から発生する電界の影響を遮断するために、チャネルChの上方に層間絶縁膜5を介してシールド用の導体膜8が配されている。この導体膜8によりTFTのバックチャネル現象を抑制し、以て、OLEDに供給されるドレイン電流を安定化する。本実施形態では、導体膜8は、信号線(図示せず)やソース電極6、ドレイン電極7を構成する導体膜と同一の材料で形成されている。場合によっては、走査線(図示せず)やゲート電極2を構成する導体膜と同一の材料で形成してもよい。本実施形態では、導体膜8はゲート電極2と同電位に保持されている。場合によっては、導体膜8を、接地電位若しくは電源電位(V dd )等の定電位に保持してもよい。
【0012】
又、本発明の他の特徴として、薄膜トランジスタTFTにおいては、ドレインDの電圧上昇に伴うチャネルChの実効長の短縮化(短チャネル効果)を抑制するために、十分な不純物が半導体薄膜4のチャネルChに注入されており、OLEDに供給されるドレイン電流を安定化する。ドレインDの電圧上昇に伴う短チャネル効果を抑制するに十分な濃度で、チャネルChの閾値電圧を調整するために不純物が、チャネルChに注入されている。換言すると、TFTの閾値電圧調整用に注入される不純物の濃度を通常に比べ多めに制御することで、短チャネル効果を抑制している。ドーズ量としては1×1014/cm2以下が好ましい。このドーズ量を越えるとTFTの耐圧に問題が生じる場合がある。又、このドーズ量を越えるとTFTの閾値電圧も動作に不適切な範囲に入る場合がある。
【0013】
図2は、本発明の原理的な説明に供する模式図であり、TFTの参考例を表している。この参考例は、基本的には図1に示した実施形態と同様であり、対応する部分には対応する参照番号を付して理解を容易にしている。但し、この参考例は、実施形態と異なり、シールド用の導体膜がない通常のボトムゲート構造となっている。そこで、TFTのドレインDに加わる電圧を増加していくと、電気力線が層間絶縁膜5を通して多結晶シリコン等から成る半導体薄膜4に印加される。この電気力線による電界は、ドレイン電圧の上昇と共に増加するため、バックチャネル現象が発生し、結果的にチャネルChを流れる電流は増加していく。
【0014】
図3は、図2に示した薄膜トランジスタTFTのドレイン電圧V d /ドレイン電流I d の関係を示すグラフである。OLEDを駆動するためには、V d /I d 特性の飽和領域で、ドレイン電流I d はほぼ一定であることが好ましい。これにより、安定した画像輝度が得られる。しかし、図2に示した参考例では、バックチャネル現象のためV d /I d 特性は飽和領域で平坦とならず、カーブaで示すようにV d の上昇と共にI d が漸増している。
【0015】
図4は、図1に示した実施形態の要部を表したものであり、図2の参考例との比較が容易となるように描いてある。ドレインDに印加される電圧による電界を防ぐためには、図示するように、ソース電極6及びドレイン電極7を構成する層と同じ導電材で、チャネルChを構成する半導体薄膜4の上に層間絶縁膜5を介して導体膜8を設ける。このようにすれば、ドレイン電圧による電界はシールドされることになり、チャネルChに悪影響を与えない。この結果、図4のTFTのV d /I d 特性は図3のカーブbのようになり、飽和領域における電流値の変動を抑制することが可能である。
【0016】
図5は、本発明の他の特徴の原理的な説明に供する模式図である。図示するように、TFTは予め必要な電流駆動能力に見合ったチャネルChの長さ寸法Lを有している。しかし、ドレイン電圧の増大と共に、空乏層がドレイン端からソース端に向って伸びていく。空乏層の長さ寸法をΔLとすると、実効チャネル長がL−ΔLとなり、短くなってくる。このようなドレイン電圧の増大に伴う短チャネル効果が発生すると、当然、ドレイン電流I d が漸増してくるため、TFTのV d /I d 特性は図3のカーブaのようになる。ここで、空乏層の長さΔLはチャネルChに注入された不純物濃度が低いほど、長くなる。従って、ドレイン電圧の影響による短チャネル効果を抑制するために必要な程度の濃度で、チャネルに不純物を注入すればよい。具体的には、空乏層の伸びを防止するため、必要な濃度で予め半導体薄膜4に閾値調整を兼ねたイオンインプランテーションを行なっている。これにより、TFTのV d /I d 特性を、図3のカーブbのようにすることが可能である。OLEDは電流駆動型であるので、ドレイン電流のばらつきを抑制することは重要である。
【0017】
【発明の効果】
以上に説明したように、本発明によれば、薄膜トランジスタ(TFT)と電流駆動型発光素子とを組み合わせたアクティブマトリクス型表示装置において、ボトムゲート構造のTFTの上にシールド用の導体膜を設けることにより、TFT動作特性上、飽和領域におけるドレイン電流の漸増を抑制することが可能である。又、チャネルに不純物を注入することで、ドレイン端からの空乏層の伸びを抑制して、ドレイン電流の漸増を防ぐ。このようなシールド用の導体膜とチャネルドーピングとを組み合わせて、飽和領域におけるドレイン電流の漸増を抑える。これにより、電流駆動で発光する有機EL素子等を用いた表示装置の表示むらの低減化が達成可能である。
【図面の簡単な説明】
【図1】 本発明にかかる表示装置の実施形態を示す模式的な部分断面図である。
【図2】 本発明の原理説明に供する参考図である。
【図3】 同じく原理説明に供する薄膜トランジスタの特性図である。
【図4】 本発明にかかる表示装置の要部断面図である。
【図5】 同じく本発明にかかる表示装置の要部断面図である。
【図6】 従来の表示装置の一例を示す模式的な斜視図である。
【図7】 従来の表示装置の一例を示す等価回路図である。
【符号の説明】
1・・・基板、2・・・ゲート電極、3・・・ゲート絶縁膜、4・・・半導体薄膜、5・・・層間絶縁膜、8・・・導体膜、9・・・平坦化膜、10・・・画素電極、11・・・有機EL層、12・・・対向電極、TFT・・・薄膜トランジスタ、Ch・・・チャネル、S・・・ソース、D・・・ドレイン、OLED・・・有機発光ダイオード
Claims (5)
- 互いに交差する走査線及び信号線と、これらの交差部に配された画素とから成り、
前記画素は、供給される電流に応じて発光する電流駆動型の発光部と、該走査線及び該信号線からの信号に応じて動作し、該発光部に電流を供給する回路部とから成り、
前記回路部は、ゲート電極と、その上面に重ねられたゲート絶縁膜と、該ゲート絶縁膜を介して該ゲート電極の上方に重ねられた半導体薄膜とから成る薄膜トランジスタを含み、
前記薄膜トランジスタは、該発光部に供給される電流の通路となるソース、チャネル及びドレインを該半導体薄膜に備え、
前記チャネルは、該ゲート電極に印加される信号に応じて該通路を流れる電流を制御し、該制御された電流を該ドレインを介し該発光部に供給する表示装置であって、
前記発光部は、電流に応じて発光する有機エレクトロルミネッセンス素子から成り、
前記薄膜トランジスタを覆うように、前記薄膜トランジスタの上方には発光部の画素電極が配されており、
前記薄膜トランジスタと前記画素電極との間であって、該チャネルの上方には、ドレイン及び画素電極から発生する電界に起因して飽和領域におけるドレイン電圧の増大に伴うドレイン電流の増加を防ぐためのシールド用の導体膜が配されている表示装置。 - 前記導体膜は、該信号線又は走査線を構成する導体膜と同一の材料で形成されている請求項1に記載の表示装置。
- 前記導体膜は、定電位に保持されている請求項1に記載の表示装置。
- 前記導体膜は、該ゲート電極と同電位に保持されている請求項1に記載の表示装置。
- 該ドレインの電圧上昇に伴う該チャネルの実効長の短縮化を抑制する為に充分な不純物が該チャネルに注入されており、これにより、更に該発光部に供給される電流を安定化する請求項1に記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16613299A JP4337171B2 (ja) | 1999-06-14 | 1999-06-14 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16613299A JP4337171B2 (ja) | 1999-06-14 | 1999-06-14 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000352941A JP2000352941A (ja) | 2000-12-19 |
| JP4337171B2 true JP4337171B2 (ja) | 2009-09-30 |
Family
ID=15825637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16613299A Expired - Fee Related JP4337171B2 (ja) | 1999-06-14 | 1999-06-14 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4337171B2 (ja) |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6724150B2 (en) * | 2001-02-01 | 2004-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| US7569849B2 (en) | 2001-02-16 | 2009-08-04 | Ignis Innovation Inc. | Pixel driver circuit and pixel circuit having the pixel driver circuit |
| EP2180508A3 (en) * | 2001-02-16 | 2012-04-25 | Ignis Innovation Inc. | Pixel driver circuit for organic light emitting device |
| EP1362374B1 (en) * | 2001-02-16 | 2014-05-21 | Ignis Innovation Inc. | Organic light emitting diode display having shield electrodes |
| JP4027614B2 (ja) | 2001-03-28 | 2007-12-26 | 株式会社日立製作所 | 表示装置 |
| US7088052B2 (en) * | 2001-09-07 | 2006-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method of driving the same |
| JP4149168B2 (ja) | 2001-11-09 | 2008-09-10 | 株式会社半導体エネルギー研究所 | 発光装置 |
| CN101009322B (zh) * | 2001-11-09 | 2012-06-27 | 株式会社半导体能源研究所 | 发光器件 |
| TWI280532B (en) * | 2002-01-18 | 2007-05-01 | Semiconductor Energy Lab | Light-emitting device |
| JP4490403B2 (ja) * | 2002-01-18 | 2010-06-23 | 株式会社半導体エネルギー研究所 | 発光装置 |
| TWI263339B (en) | 2002-05-15 | 2006-10-01 | Semiconductor Energy Lab | Light emitting device and method for manufacturing the same |
| JP4391126B2 (ja) * | 2002-05-15 | 2009-12-24 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
| CA2419704A1 (en) * | 2003-02-24 | 2004-08-24 | Ignis Innovation Inc. | Method of manufacturing a pixel with organic light-emitting diode |
| CA2443206A1 (en) | 2003-09-23 | 2005-03-23 | Ignis Innovation Inc. | Amoled display backplanes - pixel driver circuits, array architecture, and external compensation |
| CA2472671A1 (en) | 2004-06-29 | 2005-12-29 | Ignis Innovation Inc. | Voltage-programming scheme for current-driven amoled displays |
| KR100594865B1 (ko) | 2004-08-10 | 2006-06-30 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
| CA2490858A1 (en) | 2004-12-07 | 2006-06-07 | Ignis Innovation Inc. | Driving method for compensated voltage-programming of amoled displays |
| CA2495726A1 (en) | 2005-01-28 | 2006-07-28 | Ignis Innovation Inc. | Locally referenced voltage programmed pixel for amoled displays |
| KR20070041856A (ko) | 2005-10-17 | 2007-04-20 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN101501748B (zh) | 2006-04-19 | 2012-12-05 | 伊格尼斯创新有限公司 | 有源矩阵显示器的稳定驱动设计 |
| CN100433361C (zh) * | 2006-07-10 | 2008-11-12 | 友达光电股份有限公司 | 有机电致发光结构 |
| JP4591451B2 (ja) * | 2007-01-10 | 2010-12-01 | ソニー株式会社 | 半導体装置および表示装置 |
| JP2009175198A (ja) | 2008-01-21 | 2009-08-06 | Sony Corp | El表示パネル及び電子機器 |
| US8462287B2 (en) | 2008-08-28 | 2013-06-11 | Sharp Kabushiki Kaisha | Active matrix substrate and display device using the same |
| JP5402481B2 (ja) * | 2009-09-30 | 2014-01-29 | カシオ計算機株式会社 | 表示装置、電子機器及び表示装置の製造方法 |
| US8633873B2 (en) | 2009-11-12 | 2014-01-21 | Ignis Innovation Inc. | Stable fast programming scheme for displays |
| JP5007844B2 (ja) * | 2010-01-29 | 2012-08-22 | ソニー株式会社 | El表示パネル及び電子機器 |
| WO2012156942A1 (en) | 2011-05-17 | 2012-11-22 | Ignis Innovation Inc. | Systems and methods for display systems with dynamic power control |
| US9606607B2 (en) | 2011-05-17 | 2017-03-28 | Ignis Innovation Inc. | Systems and methods for display systems with dynamic power control |
| US9070775B2 (en) | 2011-08-03 | 2015-06-30 | Ignis Innovations Inc. | Thin film transistor |
| US8901579B2 (en) | 2011-08-03 | 2014-12-02 | Ignis Innovation Inc. | Organic light emitting diode and method of manufacturing |
| US9385169B2 (en) | 2011-11-29 | 2016-07-05 | Ignis Innovation Inc. | Multi-functional active matrix organic light-emitting diode display |
| US10089924B2 (en) | 2011-11-29 | 2018-10-02 | Ignis Innovation Inc. | Structural and low-frequency non-uniformity compensation |
| US9721505B2 (en) | 2013-03-08 | 2017-08-01 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| WO2014140992A1 (en) | 2013-03-15 | 2014-09-18 | Ignis Innovation Inc. | Dynamic adjustment of touch resolutions on an amoled display |
| JP2013214085A (ja) * | 2013-06-04 | 2013-10-17 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| CN103647028B (zh) * | 2013-12-19 | 2016-11-09 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| US9502653B2 (en) | 2013-12-25 | 2016-11-22 | Ignis Innovation Inc. | Electrode contacts |
| US10997901B2 (en) | 2014-02-28 | 2021-05-04 | Ignis Innovation Inc. | Display system |
| US10176752B2 (en) | 2014-03-24 | 2019-01-08 | Ignis Innovation Inc. | Integrated gate driver |
| CA2872563A1 (en) | 2014-11-28 | 2016-05-28 | Ignis Innovation Inc. | High pixel density array architecture |
| JP6131289B2 (ja) * | 2015-05-08 | 2017-05-17 | 株式会社ジャパンディスプレイ | 表示装置 |
| CA2898282A1 (en) | 2015-07-24 | 2017-01-24 | Ignis Innovation Inc. | Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays |
| US10373554B2 (en) | 2015-07-24 | 2019-08-06 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| US10657895B2 (en) | 2015-07-24 | 2020-05-19 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| CA2909813A1 (en) | 2015-10-26 | 2017-04-26 | Ignis Innovation Inc | High ppi pattern orientation |
| KR102628884B1 (ko) | 2015-11-27 | 2024-01-26 | 엘지디스플레이 주식회사 | 유기발광 다이오드 표시장치 |
| US10586491B2 (en) | 2016-12-06 | 2020-03-10 | Ignis Innovation Inc. | Pixel circuits for mitigation of hysteresis |
| US10714018B2 (en) | 2017-05-17 | 2020-07-14 | Ignis Innovation Inc. | System and method for loading image correction data for displays |
| US11025899B2 (en) | 2017-08-11 | 2021-06-01 | Ignis Innovation Inc. | Optical correction systems and methods for correcting non-uniformity of emissive display devices |
| US10971078B2 (en) | 2018-02-12 | 2021-04-06 | Ignis Innovation Inc. | Pixel measurement through data line |
| CN112786670B (zh) * | 2021-01-11 | 2022-07-29 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板、显示面板及阵列基板的制作方法 |
-
1999
- 1999-06-14 JP JP16613299A patent/JP4337171B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000352941A (ja) | 2000-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4337171B2 (ja) | 表示装置 | |
| US12396328B2 (en) | Display device | |
| US6724149B2 (en) | Emissive display device and electroluminescence display device with uniform luminance | |
| US6501448B1 (en) | Electroluminescence display device with improved driving transistor structure | |
| JP4925528B2 (ja) | 表示装置 | |
| US6476419B1 (en) | Electroluminescence display device | |
| US6781320B2 (en) | Active matrix organic electroluminescence display device | |
| US6762564B2 (en) | Display apparatus | |
| US6781155B1 (en) | Electroluminescence display device with a double gate type thin film transistor having a lightly doped drain structure | |
| US7049636B2 (en) | Device including OLED controlled by n-type transistor | |
| KR20090046053A (ko) | 유기전계발광표시장치 및 이의 구동방법 | |
| US12484380B2 (en) | Display panel | |
| US7038240B2 (en) | Color display device | |
| CN100403575C (zh) | 电致发光显示装置及其制造方法 | |
| JP3649927B2 (ja) | エレクトロルミネッセンス表示装置 | |
| JP2001272930A (ja) | エレクトロルミネッセンス表示装置 | |
| KR101928407B1 (ko) | 유기전계 발광표시장치 및 그 제조 방법 | |
| JP2000172199A (ja) | エレクトロルミネッセンス表示装置 | |
| CN100481159C (zh) | 半导体器件以及显示装置 | |
| KR101493223B1 (ko) | 유기발광 표시장치 | |
| KR100627284B1 (ko) | 유기전계 발광 표시 패널 | |
| JP2005215609A (ja) | 単位回路、電気光学装置及び電子機器 | |
| KR100899158B1 (ko) | 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법 | |
| KR100589551B1 (ko) | 표시 장치 | |
| US20040217355A1 (en) | Electroluminescent display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090223 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090223 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090225 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090622 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |